JP3978672B2 - Voltage applied current measuring instrument - Google Patents
Voltage applied current measuring instrument Download PDFInfo
- Publication number
- JP3978672B2 JP3978672B2 JP2003084973A JP2003084973A JP3978672B2 JP 3978672 B2 JP3978672 B2 JP 3978672B2 JP 2003084973 A JP2003084973 A JP 2003084973A JP 2003084973 A JP2003084973 A JP 2003084973A JP 3978672 B2 JP3978672 B2 JP 3978672B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- current
- voltage
- load
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、負荷、被検査対象に電圧を印加し、電流を測定する電圧印加電流測定器に関し、位相遅れ量を低減し高速に応答できる電圧印加電流測定器に関するものである。
【0002】
【従来の技術】
半導体検査装置では、被検査対象、例えばIC,LSI等である負荷を電圧印加電流測定器で駆動して、そこに流れる電流を測定することによって、その良否を判定している。このような電圧印加電流測定器は例えば、特許文献1、特許文献2等に記載されている。以下図4,5を用いて以下に説明する。ここで、図5は図4に示す装置の電流測定の具体的構成を示した図である。
【0003】
図4において、D/Aコンバータ10は、電圧を出力する。抵抗Riは、一端をD/Aコンバータ1の出力端に接続する。バッファ20は、抵抗Riの他端に入力端を接続する。抵抗Rは、バッファ20の出力端に一端を接続する。差動アンプ30は、抵抗Rの他端に反転入力端子を接続し、非反転入力端子を接地する。コンデンサCは、差動アンプ30の非反転入力端子と出力端子との間に設けられる。つまり、差動アンプ30とコンデンサCとにより、積分回路を構成する。アンプ40は、差動アンプ30の出力を入力する。シャント抵抗Rsは、アンプ40の出力端に一端を接続する。負荷50は、シャント抵抗Rsの他端を一端に接続し、他端を接地する。バッファ60は、抵抗Rsの他端に入力端を接続する。抵抗Rfは、バッファ60の出力端に一端を接続し、バッファ20の入力端に他端を接続する。
【0004】
図5において、差動アンプ71は、シャント抵抗Rsの両端に接続し、シャント抵抗Rsの両端の電圧を測定する。A/Dコンバータ72は、差動アンプ71の出力をデジタルデータに変換する。
【0005】
このような装置の動作を以下に説明する。負荷50に印加する電圧値はD/Aコンバータ10に設定され、この設定電圧は、抵抗Riを介して、バッファ20に入力される。また、負荷50の電圧は、バッファ60、抵抗Rfを介してバッファ20に入力される。すなわち、バッファ20の出力は、D/Aコンバータ10の出力と負荷50の両端の電圧との差である誤差電圧になる。
【0006】
この誤差電圧は、抵抗Rによって誤差電流に変換され、差動アンプ30、コンデンサCの積分回路に入力される。この積分回路の出力により、アンプ40は、シャント抵抗Rsを介して、負荷50に設定電圧を与える。
【0007】
このとき、シャント抵抗Rsには、負荷50に流れる電流と同じ電流が流れるので、シャント抵抗Rsの両端の電圧を、差動アンプ71で測定し、A/Dコンバータ72でデジタルデータにする。このように、電圧印加、電流測定を行う。
【0008】
【特許文献1】
特開2002−62333号公報
【0009】
【特許文献2】
特開2002−286808号公報
【0010】
【発明が解決しようとする課題】
負荷50が容量性の場合、シャント抵抗Rsと負荷容量とにより、位相遅れが発生し、帰還系が不安定になるのを防ぐために、応答速度自体を低速にしなければならなかった。
【0011】
そこで、本発明の目的は、位相遅れ量を低減し高速に応答できる電圧印加電流測定器を実現することにある。
【0012】
【課題を解決するための手段】
請求項1記載の発明は、
負荷に電圧を印加し、電流を測定する電圧印加電流測定器において、
前記電流を供給するアンプと、
このアンプの正、負の電源ライン上ごとに設けられるシャント抵抗と、
このシャント抵抗ごとに、シャント抵抗の両端電圧を測定する差動アンプと
を有し、前記差動アンプの出力を引き算して前記電流を測定することを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明において、
差動アンプの出力同士を引き算する引き算器と、
この引き算器の出力をデジタルデータに変換するA/Dコンバータと
を設けたことを特徴とするものである。
請求項3記載の発明は、請求項1または2記載の発明において、
正、負の電源とシャント抵抗との間に、バッファアンプを挿入したことを特徴とするものである。
【0013】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図1は本発明の第1の実施例を示した要部構成図である。ここで、図4に示す主要部は同一なので、図示を省略する。
【0014】
図1において、アンプ80は、図4に示すアンプ40、シャント抵抗Rsの代わりに設けられ、負荷50に電流を供給する。バッファアンプ81,82は、それぞれ正の電源電圧V+、負の電源電圧V−を入力する。シャント抵抗Rs+,Rs−は、それぞれバッファアンプ81,82の負帰還ループ上に設けられる。すなわち、シャント抵抗Rs+,Rs−は、それぞれ、バッファアンプ81,82の出力端に一端を接続し、バッファアンプ81,82の反転入力端子、アンプ80の正、負の電源端子に他端を接続する。差動アンプ83,84は、シャント抵抗Rs+,Rs−ごとに設けられ、シャント抵抗Rs+,Rs−の両端電圧を測定する。引き算器85は、差動アンプ83,84の出力同士を引き算する。A/Dコンバータ86は、引き算器85の出力をデジタルデータに変換する。
【0015】
このような装置の動作を以下で説明する。電圧印加電流測定器の全体の動作は従来例と同じなので説明を省略する。ここで、アンプ80の入力バイアス電流Iinを負荷電流Ioutに対して無視できるほど小さいとする。このようなアンプ80は、FET入力タイプで、入力バイアス電流が負荷条件や温度、入力信号のなどによる変動幅が、測定しようとする電流に対して無視できる程小さいものを選択すれば実現できる。
【0016】
負荷50に負荷電流Ioutが流れていない場合について考える。正側電源に流れる電流I1は、バッファアンプ81からシャント抵抗Rs+を介して、アンプ80に供給される。そして、電流I1は、差動アンプ83により電圧に変換される。同様に、負側電源に流れる電流I2は、アンプ80から、シャント抵抗Rs−、バッファアンプ82を介して、負の電源電圧V−に流れる。そして、電流I2は、差動アンプ84により電圧に変換される。負荷60に電流が流れていないので、引き算器85により引き算した結果は、入力バイアス電流Iinによる値になる。しかし、入力バイアス電流Iinは無視できるほど小さいので、引き算器85からの出力によるA/Dコンバータ86の結果は、ゼロになる。
【0017】
負荷50に電流が流れると、正、負の電源のどちらかから負荷50に必要な負荷電流Ioutが供給され、引き算器85による結果は、負荷電流Ioutに対応する電圧が出力される。すなわち、Iout=I1−I2の関係になる。このとき、電流I1,I2の大きさが変化しても、正側と負側の両者の電流の引き算した結果はゼロになるので、負荷電流Ioutの測定に影響しない。
【0018】
このように、アンプ80の電源ライン上にシャント抵抗Rs+、Rs−を設け、負荷電流の測定を行うので、アンプ80の出力段にシャント抵抗を設ける必要がなく、位相遅れの発生が非常に少なくすることができる。この結果、電圧設定ループの応答を高速にできる。
【0019】
次に、第2の実施例を図2に示し説明する。ここで、図1と同一のものは同一符号を付し説明を省略する。
【0020】
図2において、バッファアンプ87,88は、それぞれバッファアンプ81,82の代わりに設けられ、シャント抵抗Rs+、Rs−の一端に出力端、反転入力端子を接続したものである。
【0021】
また、第3の実施例を図3に示し説明する。ここで、図1と同一のものは同一符号を付し説明を省略する。
【0022】
図3において、アンプ89、90は、アンプ80の代わりに設けられ、シャント抵抗Rs+,Rs−の他端が、正、負の電源端子に接続される。アンプ89の出力がアンプ90に入力され、アンプ90の出力が負荷50に供給される。そして、アンプ89は低入力バイアス電流変動アンプである。すなわち、アンプ89,90を合わせて、1つのアンプを構成してもよい。
【0023】
このような図2,3に示す装置の動作は図1に示す装置と同様なので説明を省略する。
【0024】
なお、本発明はこれに限定されるものではなく、アンプ80の電圧を安定させるために、バッファアンプ81,82,87,88を設けた構成を示したが、バッファアンプ81,82,87,88がない構成でもよい。また、引き算器85の出力後、A/Dコンバータ86で電圧を求める構成を示したが、電圧値の検出はアナログの電圧計等でもよい。また、引き算器85を設けた構成を示したが、差動アンプ83,84の出力ごとに、A/Dコンバータを設け、A/Dコンバータの出力を演算部により引き算して、負荷電流を求める構成でもよい。
【0025】
【発明の効果】
本発明によれば、アンプの電源ライン上にシャント抵抗を設け、負荷電流の測定を行うので、アンプの出力段にシャント抵抗を設ける必要がなく、位相遅れの発生が非常に少なくすることができる。この結果、電圧設定ループの応答を高速にできるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示した要部構成図である。
【図2】本発明の第2の実施例を示した要部構成図である。
【図3】本発明の第3の実施例を示した要部構成図である。
【図4】従来の電圧印加電流測定器の構成を示した図である。
【図5】図4に示す装置の電流測定の具体的構成を示した図である。
【符号の説明】
60 負荷
80,89,90 アンプ
81,82,87,88 バッファアンプ
83,84 差動アンプ
85 引き算器
86 A/Dコンバータ
Rs+,Rs− シャント抵抗[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a voltage application current measuring instrument that measures a current by applying a voltage to a load and an object to be inspected, and relates to a voltage application current measuring instrument that can reduce a phase delay amount and respond quickly.
[0002]
[Prior art]
In a semiconductor inspection apparatus, the quality is determined by driving a load which is an object to be inspected, such as an IC or LSI, with a voltage application current measuring instrument and measuring the current flowing therethrough. Such a voltage application current measuring instrument is described in, for example, Patent Document 1, Patent Document 2, and the like. This will be described below with reference to FIGS. Here, FIG. 5 is a diagram showing a specific configuration of current measurement of the apparatus shown in FIG.
[0003]
In FIG. 4, the D / A converter 10 outputs a voltage. The resistor Ri has one end connected to the output end of the D / A converter 1. The buffer 20 has an input end connected to the other end of the resistor Ri. The resistor R has one end connected to the output end of the buffer 20. In the
[0004]
In FIG. 5, a
[0005]
The operation of such an apparatus will be described below. The voltage value applied to the
[0006]
This error voltage is converted into an error current by the resistor R and input to an integration circuit of the
[0007]
At this time, since the same current as the current flowing through the
[0008]
[Patent Document 1]
Japanese Patent Laid-Open No. 2002-62233
[Patent Document 2]
Japanese Patent Laid-Open No. 2002-286808
[Problems to be solved by the invention]
When the
[0011]
Therefore, an object of the present invention is to realize a voltage application current measuring instrument that can reduce the phase lag and respond at high speed.
[0012]
[Means for Solving the Problems]
The invention described in claim 1
In a voltage application current measuring instrument that applies voltage to a load and measures current,
An amplifier for supplying the current;
A shunt resistor provided on each of the positive and negative power supply lines of the amplifier;
Each shunt resistor has a differential amplifier that measures the voltage across the shunt resistor, and the current is measured by subtracting the output of the differential amplifier.
The invention according to claim 2 is the invention according to claim 1,
A subtractor that subtracts the outputs of the differential amplifier;
An A / D converter for converting the output of the subtractor into digital data is provided.
The invention according to claim 3 is the invention according to claim 1 or 2,
A buffer amplifier is inserted between the positive and negative power supplies and the shunt resistor.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the principal part of a first embodiment of the present invention. Here, since the main part shown in FIG. 4 is the same, illustration is abbreviate | omitted.
[0014]
In FIG. 1, an
[0015]
The operation of such a device will be described below. Since the overall operation of the voltage application current measuring instrument is the same as that of the conventional example, description thereof is omitted. Here, it is assumed that the input bias current Iin of the
[0016]
Consider a case where the load current Iout does not flow through the
[0017]
When a current flows through the
[0018]
As described above, since the shunt resistors Rs + and Rs− are provided on the power supply line of the
[0019]
Next, a second embodiment will be described with reference to FIG. Here, the same components as those shown in FIG.
[0020]
In FIG. 2,
[0021]
A third embodiment will be described with reference to FIG. Here, the same components as those shown in FIG.
[0022]
In FIG. 3,
[0023]
The operation of the apparatus shown in FIGS. 2 and 3 is the same as that of the apparatus shown in FIG.
[0024]
The present invention is not limited to this, and the configuration in which the
[0025]
【The invention's effect】
According to the present invention, since the shunt resistor is provided on the power supply line of the amplifier and the load current is measured, it is not necessary to provide the shunt resistor in the output stage of the amplifier, and the occurrence of the phase delay can be greatly reduced. . As a result, there is an effect that the response of the voltage setting loop can be speeded up.
[Brief description of the drawings]
FIG. 1 is a main part configuration diagram showing a first embodiment of the present invention;
FIG. 2 is a main part configuration diagram showing a second embodiment of the present invention;
FIG. 3 is a block diagram showing the principal part of a third embodiment of the present invention.
FIG. 4 is a diagram showing a configuration of a conventional voltage application current measuring instrument.
5 is a diagram showing a specific configuration for current measurement of the apparatus shown in FIG. 4; FIG.
[Explanation of symbols]
60
Claims (3)
前記電流を供給するアンプと、
このアンプの正、負の電源ライン上ごとに設けられるシャント抵抗と、
このシャント抵抗ごとに、シャント抵抗の両端電圧を測定する差動アンプと
を有し、前記差動アンプの出力を引き算して前記電流を測定することを特徴とする電圧印加電流測定器。In a voltage application current measuring instrument that applies voltage to a load and measures current,
An amplifier for supplying the current;
A shunt resistor provided on each of the positive and negative power supply lines of the amplifier;
A voltage application current measuring instrument comprising a differential amplifier for measuring a voltage across the shunt resistor for each shunt resistor, and measuring the current by subtracting the output of the differential amplifier.
この引き算器の出力をデジタルデータに変換するA/Dコンバータと
を設けたことを特徴とする請求項1記載の電圧印加電流測定器。A subtractor that subtracts the outputs of the differential amplifier;
The voltage applied current measuring device according to claim 1, further comprising an A / D converter for converting the output of the subtractor into digital data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003084973A JP3978672B2 (en) | 2003-03-26 | 2003-03-26 | Voltage applied current measuring instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003084973A JP3978672B2 (en) | 2003-03-26 | 2003-03-26 | Voltage applied current measuring instrument |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004294178A JP2004294178A (en) | 2004-10-21 |
JP3978672B2 true JP3978672B2 (en) | 2007-09-19 |
Family
ID=33400009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003084973A Expired - Fee Related JP3978672B2 (en) | 2003-03-26 | 2003-03-26 | Voltage applied current measuring instrument |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3978672B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE602005006378T2 (en) * | 2005-03-11 | 2009-06-04 | Verigy (Singapore) Pte. Ltd. | Connection elements for an automatic test device for testing integrated circuits |
KR100798082B1 (en) | 2006-09-13 | 2008-01-28 | 한국과학기술원 | Ict(in-circuit tester) using alias sampling and ac measurement method thereof |
-
2003
- 2003-03-26 JP JP2003084973A patent/JP3978672B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004294178A (en) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8866467B1 (en) | Systems and methods to perform integrated power measurement and RDSon measurement | |
US20070103174A1 (en) | Direct current test apparatus | |
CN108802495B (en) | Internal integrated circuit resistance calibration | |
US20180358942A1 (en) | Differential Amplifier with Modified Common Mode Rejection, and to a Circuit with an Improved Common Mode Rejection Ratio | |
WO2006090752A1 (en) | Current measuring device, testing device, current measuring method and testing method | |
CN106443159B (en) | Current detection chip | |
JP4819684B2 (en) | Differential comparator circuit, test head, and test apparatus | |
JPH0719670B2 (en) | Triple-probe plasma measuring device that corrects space potential error | |
JP3978672B2 (en) | Voltage applied current measuring instrument | |
US6946828B1 (en) | Bi-directional current measurement circuit that uses a transconductance amplifier to generate a copy current | |
JP4625453B2 (en) | Measuring circuit with improved accuracy | |
JPS61210965A (en) | Measuring equipment for low resistance | |
JP2862296B2 (en) | Voltage applied current measuring device and current applied voltage measuring device | |
US7429856B1 (en) | Voltage source measurement unit with minimized common mode errors | |
Hébrard et al. | A chopper stabilized biasing circuit suitable for cascaded wheatstone-bridge-like sensors | |
JPH1172529A (en) | Insulation resistance measurement instrument for capacitor | |
JP5016235B2 (en) | Current-voltage converter and impedance measuring device | |
JP2002351557A (en) | Current generator | |
JP2005098896A (en) | Voltage-impressing device | |
JP3589641B2 (en) | AC measuring device | |
JPH09105680A (en) | Temperature measuring circuit | |
JP2000155139A (en) | Current detecting device | |
US20240272209A1 (en) | Circuit topologies for wide dynamic range current measurement | |
JP2565866Y2 (en) | IC tester parallel connected device power supply | |
JPS6348478A (en) | Electronic circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070613 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |