JP2004080511A - Differential amplification circuit - Google Patents

Differential amplification circuit Download PDF

Info

Publication number
JP2004080511A
JP2004080511A JP2002239563A JP2002239563A JP2004080511A JP 2004080511 A JP2004080511 A JP 2004080511A JP 2002239563 A JP2002239563 A JP 2002239563A JP 2002239563 A JP2002239563 A JP 2002239563A JP 2004080511 A JP2004080511 A JP 2004080511A
Authority
JP
Japan
Prior art keywords
differential
differential amplifier
phase signal
output terminal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002239563A
Other languages
Japanese (ja)
Inventor
Masayuki Kawakami
川上 雅之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002239563A priority Critical patent/JP2004080511A/en
Publication of JP2004080511A publication Critical patent/JP2004080511A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a differential amplification circuit for realizing a small circuit size and low power consumption while the same effect as the conventional case is held. <P>SOLUTION: In the differential amplification circuit, n-type MOS transistors Q1 and Q2 constituting a differential pair are provided, and an input voltage is fed to the MOS transistor Q1. The drain of the MOS transistor Q1 is connected to a negative phase signal output terminal 1, and the drain of the MOS transistor Q2 is connected to a positive phase signal output terminal 2. A coil L1 as an inductive element is connected between the drain of the MOS transistor Q1 and the drain of the MOS transistor Q2. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、入力信号を差動増幅する差動増幅回路に関し、光通信において光信号を変換した電流信号を電圧信号に変換する前置増幅器などに好適な差動増幅回路に関するものである。
【0002】
【従来の技術】
従来、この種の差動増幅回路としては、特開2000−357929号公報に記載の前置増幅回路、「ISSCC 2001/SESSION 14/GIGABIT OPTICAL COMMUNICATIONS II/14.3(2001 IEEE International Solid−State Circuits Conference)」に発表の「14.3 A Si Bipolar Laser Diode Driver/Receiver Chip Set for 4−Channel 5Gb/s ParallelOptical Interconnection」に記載されている光受信器などが知られている。
【0003】
上記の前置増幅器は、差動増幅器の正相出力および逆相出力の中点電位を発生させる中点電位発生回路を備え、この中点電位発生回路が発生させた中点電位を、帰還回路により差動増幅器の逆相入力端子にしきい値電圧として帰還するようになっている。このため、この前置増幅器では、電源、温度の変動や、プロセスのばらつき(素子のばらつき)による影響がキャンセルされ、しきい値電圧と入力信号の0レベルの差を減少することができるので、差動増幅回路の線形領域の使用可能範囲の拡大、大信号特性の改善、パルス幅劣化などの歪特性を低減できる。
【0004】
一方、上記の光受信器は、差動増幅器の差動の各出力のしきい値電圧を制御するために、加算器や増幅器などからなる制御回路を備え、その制御回路が、フィードフォワードにより、そのしきい値電圧を制御することができるようになっている。
【0005】
【発明が解決しようとする課題】
ところが、上記の前置増幅器や光受信器では、差動増幅器の差動の各出力を調整または制御する回路の規模が大きく、その回路の消費電力も増大するという不都合があった。
そこで、本発明の目的は、回路規模が小さく、低消費電力でありながら、従来と同様の効果を実現できるようにした差動増幅回路を提供することにある。
【0006】
【課題を解決するための手段】
上記の課題を解決し本発明の目的を達成するために、請求項1〜請求項10に記載の発明は、以下のように構成した。
すなわち、請求項1に記載の発明は、入力信号の差動増幅を行う差動増幅手段を備え、前記差動増幅手段の正相信号出力端子と逆相信号出力端子との間に、所定の誘導性素子を接続するようにしたことを特徴とするものである。
【0007】
請求項2に記載の発明は、入力信号の差動増幅を行う差動増幅手段を備え、前記差動増幅手段の正相信号出力端子と逆相信号出力端子との間に、誘導性素子と容量性素子とからなる所定の誘導性回路を接続するようにしたことを特徴とするものである。
請求項3に記載の発明は、請求項2に記載の差動増幅回路において、前記誘導性素子は少なくとも2つからなり、これらの誘導性素子を前記差動増幅手段の正相信号出力端子と逆相信号出力端子との間に直列に接続するようにし、かつ、前記容量性素子は、前記誘導性素子の共通接続部とアースとの間に接続するようにしたことを特徴とするものである。
【0008】
請求項4に記載の発明は、入力信号の差動増幅を行う差動増幅手段を備え、
前記差動増幅手段の正相信号出力端子と逆相信号出力端子との間に、マイクロストリップラインを接続し、そのマイクロストリップラインの任意の点を容量性素子を介して接地するようにしたことを特徴とするものである。
請求項5に記載の発明は、入力信号の差動増幅を行う差動増幅手段を備え、
前記差動増幅手段の正相信号出力端子と逆相信号出力端子との間に、ストリップラインを接続し、そのストリップラインの任意の点を容量性素子を介して接地するようにしたことを特徴とするものである。
【0009】
請求項6に記載の発明は、請求項1乃至請求項5のうちのいずれかに記載の差動増幅回路において、前記差動増幅手段は、電流信号を電圧信号に変換する差動入出力型の差動増幅手段、電圧信号を増幅する差動入出力型の差動増幅手段、電流信号を増幅する差動入出力型の差動増幅手段、および電力信号を増幅する差動入出力型の差動増幅手段のうちのいずれかであることを特徴とするものである。
【0010】
請求項7に記載の発明は、請求項1乃至請求項6のうちのいずれかに記載の差動増幅回路において、前記差動増幅手段は、逆相信号入力端子を容量性素子を介して接地するようにしたことを特徴とするものである。
請求項8に記載の発明は、請求項1乃至請求項7のうちのいずれかに記載の差動増幅回路において、前記差動増幅手段は、正相信号入力端子と逆相信号出力端子とを第1の帰還回路で接続し、逆相信号入力端子と正相信号出力端子とを第2の帰還回路で接続するようにしたことを特徴とするものである。
【0011】
請求項9に記載の発明は、請求項1乃至請求項8のうちのいずれかに記載の差動増幅回路において、前記差動増幅手段は、差動対のトランジスタからなることを特徴とするものである。
請求項10に記載の発明は、請求項9に記載の差動増幅回路において、前記差動対のトランジスタは、電界効果トランジスタ、およびバイポーラトランジスタのうちのいずれかであることを特徴とするものである。
【0012】
このように、本発明では、差動増幅手段の正相出力端子と逆相出力端子との間に、誘導性素子などにより、差動増幅手段の正相信号出力と逆相信号出力の中点電位を発生する手段を設けるようにした。
その誘導性素子は、差動増幅手段の入力信号に対してインピーダンスとして作用する。
【0013】
このため、入力信号が直流から周波数が低い帯域の場合には、インピーダンスはほぼ零になって差動増幅手段の正相信号出力端子と逆相信号出力端子との間は、短絡状態になり、差動増幅手段は差動増幅の機能がなくなる。このため、差動増幅手段の正相出力信号と逆相出力信号は合成されて打ち消しあうので、正相出力信号と逆相出力信号としては、その合成された中点電位(オフセット電圧)のみが出力される。
【0014】
一方、入力信号が周波数の高い帯域の場合には、インピーダンスはほぼ無限大となって差動増幅手段の正相出力端子と逆相出力端子との間は、開放状態になり、差動増幅手段は差動増幅の機能を持つ。このため、差動増幅手段の正相出力信号と逆相出力信号は、差動信号を出力することになる。このとき、誘導性素子は直流的には短絡状態にあるので、正相出力信号と逆相出力信号の中点電位は等しくなる。従って、正相出力信号と逆相出力信号は、中点電位が共通になり、かつ、高周波成分が互いに逆相の差動信号となる。
【0015】
【発明の実施の形態】
以下、本発明の差動増幅回路の第1実施形態の構成について、図1を参照して説明する。
この第1実施形態に係る差動増幅回路は、光通信において使用される前置増幅器に適用したものであり、光信号を変換した電流信号を電圧信号に変換する差動入出力型のものである。
【0016】
このために、この差動増幅回路は、図1に示すように、差動対を構成するN型のMOSトランジスタQ1、Q2を備えている。MOSトランジスタQ1、Q2の各ソースは共通接続され、その共通接続部は定電流源として機能する抵抗R1を介して接地されている。MOSトランジスタQ1、Q2の各ドレインは、負荷抵抗R2、R3を介して電源VCCにそれぞれ接続されている。
【0017】
MOSトランジスタQ1のゲートとドレインの間に、帰還手段である抵抗R4が接続されている。また、MOSトランジスタQ1のゲートと電源VCCとの間にフォトダイオードPDが接続されている。
MOSトランジスタQ2のゲートとドレインの間に、帰還手段である抵抗R5が接続されている。また、MOSトランジスタQ2のゲートは、コンデンサC1を介して接地されている。このように、そのゲートを高周波的に接地させると、差動増幅動作をより安定にできる。
【0018】
MOSトランジスタQ1のドレインは逆相信号出力端子1に接続され、MOSトランジスタQ2のドレインは正相信号出力端子2に接続されている。また、MOSトランジスタQ1のドレインとMOSトランジスタQ2のドレインとの間に、誘導性素子であるコイル(インダクタ)L1が接続されている。
ここで、コイルL1は、MOSトランジスタQ1のドレイン電圧とMOSトランジスタQ2のドレイン電圧との中点電位を発生する中点電位発生回路を構成する。
【0019】
負荷抵抗R2、R3と電源VCCとを接続する電源ラインが、コンデンサC2を介して接地されている。これにより、電源VCCの雑音を除去するとともに、負荷抵抗R2,R3を高周波的に接地し、回路のアイソレーションを維持するようにしている。
このように構成される差動増幅回路では、MOSトランジスタQ1のゲートが正相信号入力端子として機能し、そのドレインが逆相信号出力端子として機能することになる。また、MOSトランジスタQ2のゲートが逆相信号入力端子として機能し、そのドレインが正相信号出力端子として機能することになる。
【0020】
次に、上記の構成からなる第1実施形態の動作の概要について説明する。
いま、受光素子PDに光信号が入力されると、光信号が電流信号に変換される。電流信号は、MOSトランジスタQ1と抵抗R4との共通接続部に流れ込み、抵抗R4により電圧信号に変換される。この変換された電圧信号はMOSトランジスタQ1の入力電圧Vinとなり(図3(A)参照)、MOSトランジスタQ1で増幅される。
【0021】
一方、MOSトランジスタQ2は、そのゲートがコンデンサC1により高周波的に接地され、かつMOSトランジスタQ1と共通の電流源である抵抗R1に接続されている。このため、MOSトランジスタQ2は、MOSトランジスタQ1とは逆相の入力信号が入力されたものと同等の動作をするので、MOSトランジスタQ1に対して反転動作をする。
【0022】
この結果、逆相信号出力端子1と正相信号出力端子2には、それぞれ出力電圧Vout1、Vout2が発生するが、その出力電圧Vout1、Vout2は互いに逆位相となる(図3(B)参照)。
次に、第1実施形態における入出力動作の詳細について説明する。
この第1実施形態は、MOSトランジスタQ1のドレインとMOSトランジスタQ2のドレインとの間に、誘導性素子であるコイルL1を接続したことに特徴がある。
【0023】
そこで、コイルL1を接続した場合の動作と比較するために、コイルL1を接続しない場合の入出力動作について、図2を参照して説明する。
この場合には、MOSトランジスタQ1の入力電圧はVinは、例えば図2(A)に示すようになる。また、逆相信号出力端子1の出力電圧Vout1と正相信号出力端子2の出力電圧Vout2とは、図2(B)に示すように、MOSトランジスタQ1、Q2のドレイン電圧を中心にそれぞれ存在する。このため、出力電圧Vout1および出力電圧Vout2は、図3(B)に示すように、MOSトランジスタQ1のドレイン電圧とMOSトランジスタQ2のドレイン電圧との中点電位と交差することはない。
【0024】
次に、MOSトランジスタQ1のドレインとMOSトランジスタQ2のドレインとの間に、コイルL1が接続されている場合について説明する。
このようにコイルL1が接続されていると、コイルL1は、図3(A)に示す入力電圧Vinに対してインピーダンスZとして作用することになる。そのインピーダンスZの値は、コイルL1のインダクタンスをL1、入力電圧Vinの周波数をfとすると、次式で表すことができる。
【0025】
Z=2πf×L1・・・・(1)
この結果、入力電圧Vinが直流から周波数が低い帯域(領域)の場合には、インピーダンスZはほぼ零になってMOSトランジスタQ1、Q2のドレイン間はコイルL1により短絡状態になり、MOSトランジスタQ1、Q2は差動増幅の機能がなくなる。このため、差動対のMOSトランジスタQ1、Q2の各出力電圧Vout1、Vout2は合成されて打ち消しあうので、出力電圧Vout1、Vout2としては、その合成された中点電位(オフセット電圧)のみが出力される。
【0026】
一方、入力電圧Vinが周波数が高い帯域の場合には、インピーダンスZはほぼ無限大となってMOSトランジスタQ1、Q2のドレイン間は開放状態になり、MOSトランジスタQ1、Q2は差動増幅の機能を持つことになる。このため、差動対のMOSトランジスタQ1、Q2の各出力電圧Vout1、Vout2は、差動信号を出力することになる。このとき、コイルL1は直流的には短絡状態にあるので、出力電圧Vout1と出力電圧Vout2の中点電位(オフセット電圧を含む直流電圧)は等しくなる。従って、出力電圧Vout1と出力電圧Vout2は、図3(B)に示すように、MOSトランジスタQ1のドレイン電位とMOSトランジスタQ2のドレイン電位の中点電位が共通になり、かつ、高周波成分が互いに逆相の差動信号となる。
【0027】
以上説明したように、第1実施形態によればMOSトランジスタQ1のドレインとMOSトランジスタQ2のドレインとの間に、コイルL1を接続するようにした。このため、回路規模が小さく、かつ回路が低消費電力でありながら、従来と同様の効果(差動増幅回路の線形領域の使用可能範囲の拡大、大信号特性の改善、パルス幅劣化などの歪特性の低減など)を実現できる。
【0028】
また、第1実施形態では、従来に比べて構成素子数を大幅に低減できる。このため、入力信号が高周波帯域の信号(高ビットレートの信号)に、その入力信号への影響を抑制でき、高周波帯域の入力信号に適用できる。
次に、本発明の差動増幅回路の第2実施形態の構成について、図4を参照して説明する。
【0029】
図1に示す第1実施形態では、誘導性素子としてコイルL1を使用するようにした。しかし、コイルL1の高周波特性が劣化している場合(Q値が小さい場合)には、コイルL11は誘導性素子としての機能と果たすことができず、高周波帯域でのインピーダンは低下してMOSトランジスタQ1、Q2は差動増幅ができなくなるおそれがある。
【0030】
そこで、この第2実施形態では、図1に示すコイルL1を、図4に示すように誘導性回路3に置き換えるようにした。なお、第2実施形態の他の部分の構成は、第1実施形態の構成と基本的に同様であるので、同一構成要素には同一符号を付してその説明を省略し、誘導性回路3についてのみ説明する。
誘導性回路3は、図4に示すように、誘導性素子であるコイルL11〜L13と容量性素子であるコンデンサC11、C12とを組み合わせた回路である。
【0031】
さらに詳述すると、MOSトランジスタQ1のドレインとMOSトランジスタQ2のドレインの間に、コイルL11〜L13を直列に接続するようにした。そして、コイルL11とコイルL12の共通接続部をコンデンサC11を介して接地し、コイルL12とコイルL13の共通接続部をコンデンサC12を介して接地するようにした。
【0032】
ここで、コイルL11、L13は、高周波特性(Q値)が優れたものを使用するのが好ましい。このようにすると、入力電圧が高周波帯域の場合に、MOSトランジスタQ1のドレインではコイルL11とコンデンサC11によりアイソレーション(電気的絶縁)が確保され、MOSトランジスタQ2のドレインではコイルL13とコンデンサC12によりアイソレーションが確保される。この結果、高周波帯域において良好な差動出力信号が得られる。
【0033】
また、低周波帯域では、コンデンサC11、C12のインピーダンスは大きいため、第1実施形態同様、出力電圧Vout1、Vout2は同電位となる。
以上説明したように、この第2実施形態によれば、MOSトランジスタQ1のドレインとMOSトランジスタQ2のドレインとの間に、誘導性回路3を設けるようにした。このため、第1実施形態と同様な効果を奏することができる。
【0034】
なお、上記の実施形態では、誘導性素子としてコイルL1、または誘導性回路3としてコイルL11〜L13とコンデンサC11、C12とを組み合わせた回路から形成するようにした。
しかし、本発明では、これらに代えてマイクロストリップラインまたはストリップラインを使用し、その任意の点を容量性素子(コンデンサ)を介して接地するようにしても良い。
【0035】
ここで、マイクロストリップラインとは、マイクロ波集積回路の中の分布定数回路の1つであり、誘電体基板の下面に接地導体を、その上面に中心導体を配置した構造からなるものである。
また、ストリップラインも、マイクロストリップラインの構造と基本的に同様な構造からなるものである。
【0036】
なおまた、上記の実施形態の差動増幅回路は、光通信において使用される前置増幅器に適用したものであって、光信号を変換した電流信号を電圧信号に変換する差動入出力型のものとした。
しかし、本発明の差動増幅回路は、上記の他に、電圧信号を増幅する差動入出力型の差動増幅回路、電流信号を増幅する差動入出力型の差動増幅回路、および電力信号を増幅する差動入出力型の差動増幅回路などにも適用できること勿論である。
【0037】
さらに、上記の実施形態では、差動対のトランジスタとしてMOSトランジスタQ1、Q2を使用するようにした。
しかし、差動対のトランジスタとしてMOSトランジスタの他に、バイポーラトランジスタ、MESFET(metal−semiconductor field−effect transistor)、MISFET(metal insulator semiconductor field effect transistor)などを使用するようにしても良い。
【0038】
【発明の効果】
以上説明したように、本発明によれば、回路規模が小さく、低消費電力でありながら、従来と同様の効果を実現できる。
【図面の簡単な説明】
【図1】本発明の第1実施形態の構成を示す回路図である。
【図2】図1の回路において、コイルがない場合の入出力動作を説明する各部の波形図である。
【図3】図1の回路において、コイルがある場合の入出力動作を説明する各部の波形図である。
【図4】本発明の第2実施形態の構成を示す回路図である。
【符号の説明】
1 逆相信号出力端子,2 正相信号出力端子,3 誘導性回路,Q1、Q2 MOSトランジスタ,L1 コイル,C1、C2 コンデンサ,L11〜L13コイル,C11、C12 コンデンサ,R1 定電流源用の抵抗,R2、R3
負荷抵抗,R4、R5 帰還用の抵抗
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a differential amplifier circuit for differentially amplifying an input signal, and more particularly to a differential amplifier circuit suitable for a preamplifier for converting a current signal obtained by converting an optical signal into a voltage signal in optical communication.
[0002]
[Prior art]
Conventionally, as a differential amplifier circuit of this type, a preamplifier circuit described in Japanese Patent Application Laid-Open No. 2000-357929, "ISSCC 2001 / SESSION 14 / GIGABIT OPTICAL COMMUNICATIONS II / 14.3 (2001 IEEE International Solid-State Circuit) The optical receiver described in "14.3 A Si Bipolar Laser Diode Driver / Receiver Chip Set for 4-Channel 5Gb / s Parallel Optical Interconnection" announced in "Conference".
[0003]
The preamplifier includes a midpoint potential generating circuit that generates a midpoint potential of the positive-phase output and the negative-phase output of the differential amplifier, and outputs a midpoint potential generated by the midpoint potential generating circuit to a feedback circuit. As a result, feedback is made as a threshold voltage to the negative-phase input terminal of the differential amplifier. For this reason, in this preamplifier, the influence of power supply and temperature fluctuations and process variations (element variations) is canceled, and the difference between the threshold voltage and the 0 level of the input signal can be reduced. It is possible to expand the usable range of the linear region of the differential amplifier circuit, improve large signal characteristics, and reduce distortion characteristics such as pulse width deterioration.
[0004]
On the other hand, the above-mentioned optical receiver includes a control circuit including an adder and an amplifier in order to control a threshold voltage of each differential output of the differential amplifier. The threshold voltage can be controlled.
[0005]
[Problems to be solved by the invention]
However, in the preamplifier and the optical receiver, there is a disadvantage that the scale of a circuit for adjusting or controlling each differential output of the differential amplifier is large, and the power consumption of the circuit is also increased.
SUMMARY OF THE INVENTION An object of the present invention is to provide a differential amplifier circuit having a small circuit size and low power consumption, and capable of realizing the same effects as the conventional one.
[0006]
[Means for Solving the Problems]
In order to solve the above problems and achieve the object of the present invention, the inventions according to claims 1 to 10 are configured as follows.
That is, the invention according to claim 1 includes a differential amplifying means for performing differential amplification of an input signal, and a predetermined amplifying means is provided between a positive-phase signal output terminal and a negative-phase signal output terminal of the differential amplifying means. It is characterized by connecting an inductive element.
[0007]
The invention according to claim 2 further includes a differential amplifier for performing differential amplification of an input signal, wherein an inductive element is provided between a positive-phase signal output terminal and a negative-phase signal output terminal of the differential amplifier. The present invention is characterized in that a predetermined inductive circuit including a capacitive element is connected.
According to a third aspect of the present invention, in the differential amplifier circuit according to the second aspect, the inductive element includes at least two inductive elements, and these inductive elements are connected to a positive-phase signal output terminal of the differential amplifier. The capacitor is connected in series between a negative-phase signal output terminal, and the capacitive element is connected between a common connection part of the inductive element and ground. is there.
[0008]
According to a fourth aspect of the present invention, there is provided a differential amplification unit for performing differential amplification of an input signal,
A microstrip line is connected between a positive-phase signal output terminal and a negative-phase signal output terminal of the differential amplifying means, and any point of the microstrip line is grounded via a capacitive element. It is characterized by the following.
The invention according to claim 5 includes a differential amplifying unit that performs differential amplification of an input signal,
A stripline is connected between the positive-phase signal output terminal and the negative-phase signal output terminal of the differential amplifying means, and any point of the stripline is grounded via a capacitive element. It is assumed that.
[0009]
According to a sixth aspect of the present invention, in the differential amplifier circuit according to any one of the first to fifth aspects, the differential amplifying means converts a current signal into a voltage signal by a differential input / output type. Differential amplifying means, a differential input / output type differential amplifying means for amplifying a voltage signal, a differential input / output type differential amplifying means for amplifying a current signal, and a differential input / output type amplifying a power signal It is characterized by being one of the differential amplifying means.
[0010]
According to a seventh aspect of the present invention, in the differential amplifier circuit according to any one of the first to sixth aspects, the differential amplifying means grounds the negative-phase signal input terminal via a capacitive element. It is characterized by doing so.
According to an eighth aspect of the present invention, in the differential amplifier circuit according to any one of the first to seventh aspects, the differential amplifying circuit includes a positive-phase signal input terminal and a negative-phase signal output terminal. The first feedback circuit connects the negative-phase signal input terminal and the positive-phase signal output terminal with the second feedback circuit.
[0011]
According to a ninth aspect of the present invention, in the differential amplifying circuit according to any one of the first to eighth aspects, the differential amplifying means comprises a differential pair of transistors. It is.
According to a tenth aspect of the present invention, in the differential amplifying circuit according to the ninth aspect, the transistor of the differential pair is any one of a field effect transistor and a bipolar transistor. is there.
[0012]
As described above, according to the present invention, the midpoint between the positive-phase signal output and the negative-phase signal output of the differential amplifier means is provided between the positive-phase output terminal and the negative-phase output terminal of the differential amplifier means by an inductive element or the like. A means for generating a potential is provided.
The inductive element acts as an impedance for the input signal of the differential amplifier.
[0013]
For this reason, when the input signal is in a low frequency band from DC, the impedance becomes almost zero, and a short circuit occurs between the positive-phase signal output terminal and the negative-phase signal output terminal of the differential amplifier means, The differential amplification means loses the function of differential amplification. Therefore, the positive-phase output signal and the negative-phase output signal of the differential amplifying means are combined and cancel each other, so that only the combined midpoint potential (offset voltage) is used as the positive-phase output signal and the negative-phase output signal. Is output.
[0014]
On the other hand, when the input signal is in a high frequency band, the impedance becomes almost infinite, and the gap between the positive-phase output terminal and the negative-phase output terminal of the differential amplifier is open, and the differential amplifier Has a function of differential amplification. Therefore, the positive-phase output signal and the negative-phase output signal of the differential amplifier output a differential signal. At this time, since the inductive element is short-circuited in terms of DC, the midpoint potential of the positive-phase output signal and the negative-phase output signal becomes equal. Therefore, the positive-phase output signal and the negative-phase output signal have a common midpoint potential, and the high-frequency components are differential signals having phases opposite to each other.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the configuration of the first embodiment of the differential amplifier circuit of the present invention will be described with reference to FIG.
The differential amplifier circuit according to the first embodiment is applied to a preamplifier used in optical communication, and is a differential input / output type that converts a current signal obtained by converting an optical signal into a voltage signal. is there.
[0016]
For this purpose, as shown in FIG. 1, the differential amplifier circuit includes N-type MOS transistors Q1 and Q2 forming a differential pair. The sources of the MOS transistors Q1 and Q2 are commonly connected, and the common connection is grounded via a resistor R1 functioning as a constant current source. The drains of the MOS transistors Q1 and Q2 are connected to a power supply VCC via load resistors R2 and R3, respectively.
[0017]
A resistor R4 as feedback means is connected between the gate and the drain of the MOS transistor Q1. Further, a photodiode PD is connected between the gate of the MOS transistor Q1 and the power supply VCC.
A resistor R5 as feedback means is connected between the gate and the drain of the MOS transistor Q2. The gate of the MOS transistor Q2 is grounded via the capacitor C1. In this way, when the gate is grounded at a high frequency, the differential amplification operation can be more stabilized.
[0018]
The drain of the MOS transistor Q1 is connected to the negative-phase signal output terminal 1, and the drain of the MOS transistor Q2 is connected to the positive-phase signal output terminal 2. Further, a coil (inductor) L1, which is an inductive element, is connected between the drain of the MOS transistor Q1 and the drain of the MOS transistor Q2.
Here, the coil L1 forms a midpoint potential generating circuit that generates a midpoint potential between the drain voltage of the MOS transistor Q1 and the drain voltage of the MOS transistor Q2.
[0019]
A power supply line connecting the load resistors R2, R3 and the power supply VCC is grounded via a capacitor C2. As a result, the noise of the power supply VCC is removed, and the load resistors R2 and R3 are grounded at a high frequency to maintain the isolation of the circuit.
In the differential amplifier circuit configured as above, the gate of the MOS transistor Q1 functions as a positive-phase signal input terminal, and its drain functions as a negative-phase signal output terminal. Further, the gate of the MOS transistor Q2 functions as a negative-phase signal input terminal, and its drain functions as a positive-phase signal output terminal.
[0020]
Next, an outline of the operation of the first embodiment having the above configuration will be described.
Now, when an optical signal is input to the light receiving element PD, the optical signal is converted into a current signal. The current signal flows into a common connection between the MOS transistor Q1 and the resistor R4, and is converted into a voltage signal by the resistor R4. The converted voltage signal becomes the input voltage Vin of the MOS transistor Q1 (see FIG. 3A), and is amplified by the MOS transistor Q1.
[0021]
On the other hand, the MOS transistor Q2 has its gate grounded at a high frequency by a capacitor C1 and is connected to a resistor R1 which is a current source common to the MOS transistor Q1. Therefore, the MOS transistor Q2 performs the same operation as that in which an input signal having a phase opposite to that of the MOS transistor Q1 is input, and performs an inversion operation on the MOS transistor Q1.
[0022]
As a result, output voltages Vout1 and Vout2 are generated at the negative-phase signal output terminal 1 and the positive-phase signal output terminal 2, respectively, and the output voltages Vout1 and Vout2 have phases opposite to each other (see FIG. 3B). .
Next, the details of the input / output operation in the first embodiment will be described.
The first embodiment is characterized in that a coil L1 which is an inductive element is connected between the drain of the MOS transistor Q1 and the drain of the MOS transistor Q2.
[0023]
Therefore, for comparison with the operation when the coil L1 is connected, the input / output operation when the coil L1 is not connected will be described with reference to FIG.
In this case, the input voltage Vin of the MOS transistor Q1 is, for example, as shown in FIG. As shown in FIG. 2B, the output voltage Vout1 of the negative-phase signal output terminal 1 and the output voltage Vout2 of the positive-phase signal output terminal 2 exist around the drain voltages of the MOS transistors Q1 and Q2, respectively. . Therefore, the output voltage Vout1 and the output voltage Vout2 do not cross the midpoint potential between the drain voltage of the MOS transistor Q1 and the drain voltage of the MOS transistor Q2, as shown in FIG.
[0024]
Next, a case where the coil L1 is connected between the drain of the MOS transistor Q1 and the drain of the MOS transistor Q2 will be described.
When the coil L1 is connected as described above, the coil L1 acts as the impedance Z with respect to the input voltage Vin shown in FIG. The value of the impedance Z can be expressed by the following equation, where L1 is the inductance of the coil L1 and f is the frequency of the input voltage Vin.
[0025]
Z = 2πf × L1 (1)
As a result, when the input voltage Vin is in a band (region) where the frequency is lower than DC, the impedance Z becomes substantially zero, and the drains of the MOS transistors Q1 and Q2 are short-circuited by the coil L1. Q2 loses the function of differential amplification. For this reason, the output voltages Vout1 and Vout2 of the MOS transistors Q1 and Q2 of the differential pair are combined and cancel each other, and only the combined midpoint potential (offset voltage) is output as the output voltages Vout1 and Vout2. You.
[0026]
On the other hand, when the input voltage Vin is in a high frequency band, the impedance Z becomes almost infinite, the drain between the MOS transistors Q1 and Q2 is open, and the MOS transistors Q1 and Q2 have a function of differential amplification. Will have. Therefore, the output voltages Vout1 and Vout2 of the MOS transistors Q1 and Q2 of the differential pair output a differential signal. At this time, since the coil L1 is DC short-circuited, the midpoint potential (the DC voltage including the offset voltage) of the output voltage Vout1 and the output voltage Vout2 becomes equal. Therefore, as shown in FIG. 3B, the output voltage Vout1 and the output voltage Vout2 have the same drain potential of the MOS transistor Q1 and the middle potential of the drain potential of the MOS transistor Q2, and the high-frequency components are opposite to each other. It becomes a phase differential signal.
[0027]
As described above, according to the first embodiment, the coil L1 is connected between the drain of the MOS transistor Q1 and the drain of the MOS transistor Q2. Therefore, while the circuit scale is small and the circuit consumes low power, the same effect as the conventional one (expansion of the usable range of the linear region of the differential amplifier circuit, improvement of large signal characteristics, distortion such as pulse width deterioration, etc.) is obtained. Characteristics reduction) can be realized.
[0028]
Further, in the first embodiment, the number of constituent elements can be significantly reduced as compared with the related art. For this reason, an input signal can be applied to a high-frequency band signal (high bit rate signal) without affecting the input signal, and can be applied to a high-frequency band input signal.
Next, a configuration of a differential amplifier circuit according to a second embodiment of the present invention will be described with reference to FIG.
[0029]
In the first embodiment shown in FIG. 1, the coil L1 is used as the inductive element. However, when the high-frequency characteristics of the coil L1 are deteriorated (when the Q value is small), the coil L11 cannot function as an inductive element, and the impedance in the high-frequency band is reduced to reduce the MOS transistor. Q1 and Q2 may not be able to perform differential amplification.
[0030]
Therefore, in the second embodiment, the coil L1 shown in FIG. 1 is replaced with an inductive circuit 3 as shown in FIG. Since the configuration of the other parts of the second embodiment is basically the same as that of the first embodiment, the same components are denoted by the same reference numerals, and the description thereof will be omitted. Will be described only.
As shown in FIG. 4, the inductive circuit 3 is a circuit in which coils L11 to L13, which are inductive elements, and capacitors C11, C12, which are capacitive elements, are combined.
[0031]
More specifically, coils L11 to L13 are connected in series between the drain of the MOS transistor Q1 and the drain of the MOS transistor Q2. The common connection between the coil L11 and the coil L12 is grounded via the capacitor C11, and the common connection between the coil L12 and the coil L13 is grounded via the capacitor C12.
[0032]
Here, it is preferable that the coils L11 and L13 have excellent high frequency characteristics (Q value). With this configuration, when the input voltage is in the high frequency band, isolation (electrical insulation) is ensured by the coil L11 and the capacitor C11 at the drain of the MOS transistor Q1, and is isolated by the coil L13 and the capacitor C12 at the drain of the MOS transistor Q2. Is secured. As a result, a good differential output signal can be obtained in a high frequency band.
[0033]
Further, in the low frequency band, since the impedance of the capacitors C11 and C12 is large, the output voltages Vout1 and Vout2 have the same potential as in the first embodiment.
As described above, according to the second embodiment, the inductive circuit 3 is provided between the drain of the MOS transistor Q1 and the drain of the MOS transistor Q2. Therefore, the same effect as in the first embodiment can be obtained.
[0034]
In the above embodiment, the inductive element is formed by the coil L1, or the inductive circuit 3 is formed by a combination of the coils L11 to L13 and the capacitors C11 and C12.
However, in the present invention, a microstrip line or a strip line may be used instead, and any point thereof may be grounded via a capacitive element (capacitor).
[0035]
Here, the microstrip line is one of distributed constant circuits in a microwave integrated circuit, and has a structure in which a ground conductor is arranged on the lower surface of a dielectric substrate and a center conductor is arranged on the upper surface.
The strip line also has a structure basically similar to that of the microstrip line.
[0036]
The differential amplifier circuit of the above embodiment is applied to a preamplifier used in optical communication, and is a differential input / output type that converts a current signal obtained by converting an optical signal into a voltage signal. It was taken.
However, in addition to the above, the differential amplifier circuit of the present invention includes a differential input / output type differential amplifier circuit for amplifying a voltage signal, a differential input / output type differential amplifier circuit for amplifying a current signal, and power Of course, the present invention can be applied to a differential input / output type differential amplifier circuit for amplifying a signal.
[0037]
Further, in the above embodiment, the MOS transistors Q1 and Q2 are used as the transistors of the differential pair.
However, in addition to MOS transistors as transistors of the differential pair, bipolar transistors, MESFETs (metal-semiconductor field-effect transistors), and MISFETs (metal insulator semiconductor field effectors that use a good field effector) may be used.
[0038]
【The invention's effect】
As described above, according to the present invention, it is possible to realize the same effect as the conventional one while having a small circuit scale and low power consumption.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a first embodiment of the present invention.
FIG. 2 is a waveform diagram of each section for explaining an input / output operation when no coil is provided in the circuit of FIG. 1;
FIG. 3 is a waveform diagram of each section for explaining an input / output operation when a coil is provided in the circuit of FIG. 1;
FIG. 4 is a circuit diagram showing a configuration of a second embodiment of the present invention.
[Explanation of symbols]
REFERENCE SIGNS LIST 1 negative phase signal output terminal, 2 positive phase signal output terminal, 3 inductive circuit, Q1, Q2 MOS transistor, L1 coil, C1, C2 capacitor, L11 to L13 coil, C11, C12 capacitor, R1 Resistance for constant current source , R2, R3
Load resistance, R4, R5 Feedback resistance

Claims (10)

入力信号の差動増幅を行う差動増幅手段を備え、
前記差動増幅手段の正相信号出力端子と逆相信号出力端子との間に、所定の誘導性素子を接続するようにしたことを特徴とする差動増幅回路。
A differential amplification means for performing differential amplification of the input signal,
A differential amplifier circuit, wherein a predetermined inductive element is connected between a positive-phase signal output terminal and a negative-phase signal output terminal of the differential amplifier.
入力信号の差動増幅を行う差動増幅手段を備え、
前記差動増幅手段の正相信号出力端子と逆相信号出力端子との間に、誘導性素子と容量性素子とからなる所定の誘導性回路を接続するようにしたことを特徴とする差動増幅回路。
A differential amplification means for performing differential amplification of the input signal,
A predetermined inductive circuit comprising an inductive element and a capacitive element is connected between a positive-phase signal output terminal and a negative-phase signal output terminal of the differential amplifying means. Amplifier circuit.
前記誘導性素子は少なくとも2つからなり、これらの誘導性素子を前記差動増幅手段の正相信号出力端子と逆相信号出力端子との間に直列に接続するようにし、かつ、前記容量性素子は、前記誘導性素子の共通接続部とアースとの間に接続するようにしたことを特徴とする請求項2に記載の差動増幅回路。The inductive element comprises at least two elements, and these inductive elements are connected in series between a positive-phase signal output terminal and a negative-phase signal output terminal of the differential amplifying means; The differential amplifier circuit according to claim 2, wherein the element is connected between a common connection portion of the inductive element and ground. 入力信号の差動増幅を行う差動増幅手段を備え、
前記差動増幅手段の正相信号出力端子と逆相信号出力端子との間に、マイクロストリップラインを接続し、そのマイクロストリップラインの任意の点を容量性素子を介して接地するようにしたことを特徴とする差動増幅回路。
A differential amplification means for performing differential amplification of the input signal,
A microstrip line is connected between a positive-phase signal output terminal and a negative-phase signal output terminal of the differential amplifying means, and any point of the microstrip line is grounded via a capacitive element. A differential amplifier circuit.
入力信号の差動増幅を行う差動増幅手段を備え、
前記差動増幅手段の正相信号出力端子と逆相信号出力端子との間に、ストリップラインを接続し、そのストリップラインの任意の点を容量性素子を介して接地するようにしたことを特徴とする差動増幅回路。
A differential amplification means for performing differential amplification of the input signal,
A stripline is connected between the positive-phase signal output terminal and the negative-phase signal output terminal of the differential amplifying means, and any point of the stripline is grounded via a capacitive element. Differential amplifier circuit.
前記差動増幅手段は、電流信号を電圧信号に変換する差動入出力型の差動増幅手段、電圧信号を増幅する差動入出力型の差動増幅手段、電流信号を増幅する差動入出力型の差動増幅手段、および電力信号を増幅する差動入出力型の差動増幅手段のうちのいずれかであることを特徴とする請求項1乃至請求項5のうちのいずれかに記載の差動増幅回路。The differential amplifier includes a differential input / output type differential amplifier that converts a current signal into a voltage signal, a differential input / output type differential amplifier that amplifies a voltage signal, and a differential input / output type that amplifies a current signal. 6. An output type differential amplifying means and a differential input / output type differential amplifying means for amplifying a power signal. Differential amplifier circuit. 前記差動増幅手段は、逆相信号入力端子を容量性素子を介して接地するようにしたことを特徴とする請求項1乃至請求項6のうちのいずれかに記載の差動増幅回路。7. The differential amplifier circuit according to claim 1, wherein said differential amplifier has an anti-phase signal input terminal grounded via a capacitive element. 前記差動増幅手段は、正相信号入力端子と逆相信号出力端子とを第1の帰還回路で接続し、逆相信号入力端子と正相信号出力端子とを第2の帰還回路で接続するようにしたことを特徴とする請求項1乃至請求項7のうちのいずれかに記載の差動増幅回路。The differential amplifier connects the positive-phase signal input terminal and the negative-phase signal output terminal by a first feedback circuit, and connects the negative-phase signal input terminal and the positive-phase signal output terminal by a second feedback circuit. The differential amplifier circuit according to any one of claims 1 to 7, wherein the differential amplifier circuit is configured as described above. 前記差動増幅手段は、差動対のトランジスタからなることを特徴とする請求項1乃至請求項8のうちのいずれかに記載の差動増幅回路。9. The differential amplifier circuit according to claim 1, wherein said differential amplifier comprises a differential pair of transistors. 前記差動対のトランジスタは、電界効果トランジスタ、およびバイポーラトランジスタのうちのいずれかであることを特徴とする請求項9に記載の差動増幅回路。The differential amplifier circuit according to claim 9, wherein the transistor of the differential pair is any one of a field effect transistor and a bipolar transistor.
JP2002239563A 2002-08-20 2002-08-20 Differential amplification circuit Withdrawn JP2004080511A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002239563A JP2004080511A (en) 2002-08-20 2002-08-20 Differential amplification circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002239563A JP2004080511A (en) 2002-08-20 2002-08-20 Differential amplification circuit

Publications (1)

Publication Number Publication Date
JP2004080511A true JP2004080511A (en) 2004-03-11

Family

ID=32022636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002239563A Withdrawn JP2004080511A (en) 2002-08-20 2002-08-20 Differential amplification circuit

Country Status (1)

Country Link
JP (1) JP2004080511A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008510383A (en) * 2004-08-12 2008-04-03 トリアクセス テクノロジーズ インコーポレイテッド Signal power level detection method and circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008510383A (en) * 2004-08-12 2008-04-03 トリアクセス テクノロジーズ インコーポレイテッド Signal power level detection method and circuit

Similar Documents

Publication Publication Date Title
JP4206589B2 (en) Distributed amplifier
US7633337B2 (en) Feedback-type variable gain amplifier and method of controlling the same
KR101125500B1 (en) Lna having a post-distortion mode and a high-gain mode
US7420423B2 (en) Active balun device
JP4481590B2 (en) Active inductance circuit and differential amplifier circuit
US6496067B1 (en) Class AB voltage current convertor having multiple transconductance stages and its application to power amplifiers
JP2009246529A (en) Conversion circuit for converting differential signal into single-phase signal
JP3214474B2 (en) Operational amplifier circuit
US7295072B2 (en) Amplifier circuit
US8022764B2 (en) Differential amplifier
US7282993B2 (en) Frequency characteristics-variable amplifying circuit and semiconductor integrated circuit device
JP4674299B2 (en) Inverting amplifier and crystal oscillator having the same
JP3657079B2 (en) Integrated circuit device having enhancement type transistor circuit bias circuit
US7443207B2 (en) Differential output circuit with stable duty
US10187024B2 (en) Input feed-forward technique for class AB amplifier
JP5344890B2 (en) Frequency converter
US8279000B2 (en) Radio-frequency amplifier
TWI623193B (en) Power amplifier circuit
El-Nozahi et al. A 2–1100 MHz wideband low noise amplifier with 1.43 dB minimum noise figure
JP2004080511A (en) Differential amplification circuit
KR100399585B1 (en) A voltage controlled oscillator using complimentary transistors
JP3515725B2 (en) Low current amplifier circuit
KR101038854B1 (en) Wide-band low noise amplifier
KR100421417B1 (en) Wide band amplifier with high gain
JPH08265065A (en) Amplifier circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051101