JP2004080233A - Branching filter - Google Patents

Branching filter Download PDF

Info

Publication number
JP2004080233A
JP2004080233A JP2002236229A JP2002236229A JP2004080233A JP 2004080233 A JP2004080233 A JP 2004080233A JP 2002236229 A JP2002236229 A JP 2002236229A JP 2002236229 A JP2002236229 A JP 2002236229A JP 2004080233 A JP2004080233 A JP 2004080233A
Authority
JP
Japan
Prior art keywords
filter
electrode
duplexer
transmission
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002236229A
Other languages
Japanese (ja)
Inventor
Kiyoshige Muramatsu
村松　清重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002236229A priority Critical patent/JP2004080233A/en
Publication of JP2004080233A publication Critical patent/JP2004080233A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0571—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Transceivers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a branching filter with a low profile that is downsized and has an excellent characteristic. <P>SOLUTION: A transmitter side filter 4 and a receiver side filter 6 whose center frequencies differ from each other are mounted in a package wherein a plurality of boards 7 are layered. At least one of the boards is provided with a matching element 2 for matching the phase between the transmitter side filter 4 and the receiver side filter 6 and a wiring connected to at least one of external terminals of the transmitter side filter 4 and the receiver side filter 6, and an electrode connected to the ground is provided between the matching element 2 and the wiring. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、パッケージングされた分波器に関し、特に、弾性表面波素子を用いるパッケージングされた分波器に関するものである。
【０００２】
【従来の技術】
近年の電子機器では、多機能化、小型化、軽量化が進んでいる。それに伴い、電子部品に対しても多機能化が要求されている。このような背景の中、携帯電話機等の通信装置に使用される分波器に対しても同様に、さらなる低背化・小型化が要求されている。このような分波器は、少なくとも受信用フィルタおよび送信用フィルタを備え、これらフィルタにより必要な受信信号および送信信号のみを選択している。そして、上記分波器は、これら受信信号と送信信号とが干渉しないように整合素子を備えている。
【０００３】
上記分波器を低背化するためには、１）フィルタを薄くする、２）上記分波器のパッケージにおける上記フィルタが実装される部分を薄くする、２つの方法が挙げられる。しかしながら、上記１）の方法では、フィルタを薄くするのには製造上の限界があるため、２）の方法が有効である。
【０００４】
特に、パッケージに整合素子を内蔵する場合には、整合素子インピーダンスを調整するため、また整合素子間および整合素子と他の線路との相互干渉を抑制するために、整合素子間にグランド層を設けることが一般的に行われている。しかし、グランド層を設けるにはその分のセラミック層が必要であり、そのセラミック層が分波器の低背化を妨げていた。
【０００５】
この低背化を達成するために、例えば、特開２００１−３２０２６０号公報（公開日：２００１年１１月１６日公開）では、図６に示すように、整合回路１１がレイヤ３およびレイヤ４に分割配置されている多層構造のパッケージを備える分波器が開示されている。この分波器では、遅延線からなる整合素子間にグランド層が形成されていない。そして、整合素子の線幅や位置、整合素子間の層厚みを調整することにより整合素子インピーダンスを任意の値に調整している。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記公報における構成では、整合素子と他の線路とが互いに隣合うことになる。これにより、整合素子と他の線路との間では、相互干渉が発生する。
【０００７】
また、上記分波器を小型化するためには、３）パッケージに内蔵する整合素子を小型化する、４）整合素子と他の線路との間隔を縮め、省スペース化を図る、２つの方法が挙げられる。しかしながら、３）の方法では、整合素子は所定のインピーダンスで調整されるために、所定の長さが必要であるため、整合素子を形成する電極の線幅を細くし、整合素子間の層の厚さを薄くしなければならない。電極の線幅を細くする、または層の厚さを薄くするためには製造上の限界がある。さらに、電極の線幅を細くすると、線路の抵抗が大きくなり信号の伝達の損失が大きくなるという問題がある。また、４）の方法では、整合素子と他の線路との間の距離が縮まるため、相互干渉が発生するという問題がある。従って、３）の方法と、４）の方法とを併用したとしても、上記低背化の場合と同様に、整合素子と他の線路との間の相互干渉が発生する。
【０００８】
特に、分波器において、整合素子とフィルタ入出力用外部端子に接続された電極との間に相互干渉が発生すると、フィルタの減衰特性やアイソレーション特性が劣化するという問題が生じる。
【０００９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、低背化、小型化されているとともに、良好な特性を有する分波器を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の分波器は、上記課題を解決するために、複数の基板が積層されているパッケージに、中心周波数の異なる送信側フィルタと受信側フィルタとが搭載されている分波器であって、上記基板の少なくとも１つが、上記送信側フィルタと上記受信側フィルタとの間の位相を整合する遅延線と、上記送信側フィルタおよび受信側フィルタにおける外部端子の少なくとも１つに接続されている配線とを備え、さらに上記遅延線と上記配線との間に、グランドに接続されている電極を備えていることを特徴としている。
【００１１】
上記の構成によれば、上記グランドに接続されている電極により、遅延線と、上記いずれかのフィルタにおける入出力用の外部端子に接続された配線（信号ライン）との間に発生する相互干渉（結合）を抑制することができる。これにより、上記フィルタの減衰特性およびアイソレーションを向上させることができ、分波器の特性を向上させることができる。さらに、上記グランドに接続されている電極は、遅延線と同一の基板に形成されているため、分波器を小型化することができる。
【００１２】
本発明の分波器は、上記の構成に加えて、複数の基板が前記遅延線を備えるとともに、複数の基板が前記配線を備えており、遅延線を備えている或る基板と、該遅延線とが積層方向で重なっている配線を備えている別の基板との間に位置する基板が、該遅延線と該配線とを分離するようにグランドに接続された電極を備えていることが好ましい。
【００１３】
上記の構成によれば、グランドに接続された電極により、異なる基板に備えられている遅延線と、前記配線（信号ライン）との相互干渉（結合）を防止することができる。
【００１４】
また、本発明の分波器は、上記の構成に加えて、上記基板の少なくとも１つが、上記送信側フィルタの外部端子に接続されている配線と、上記受信側フィルタの外部端子に接続されている配線との間に、上記遅延線を備えていることが好ましい。
【００１５】
上記の構成によれば、遅延線により、受信側フィルタに接続された配線と、と送信側フィルタに接続された配線との間の距離をかせぐことができ、アイソレーションを向上させることができる。
【００１６】
また、本発明の分波器は、上記の構成に加えて、上記送信側フィルタおよび受信側フィルタにおける外部端子に接続されている配線を有する基板にて、上記送信側フィルタの外部端子に接続されている配線と、上記受信側フィルタの外部端子に接続されている配線との間にグランドに接続された電極を有することが好ましい。
【００１７】
上記の構成によれば、グランドに接続された電極により、受信側フィルタに接続された配線と、と送信側フィルタに接続された配線との間の距離をかせぐことができ、アイソレーションを向上させることができる。
【００１８】
また、前記配線は、ビアホールで形成されていることが好ましい。さらに、前記送信側フィルタおよび受信側フィルタとパッケージに備えられている外部電極とは、前記ビアホールを介して接続されていることが好ましい。そしてさらに、前記ビアホールは、各基板の外周付近に配置されていることが好ましい。
【００１９】
上記の構成によれば、ビアホールにすることにより、ビアホールと遅延線とは、平面（遅延線）と点（ビアホール）でしか結合できないので、アイソレーションを向上させることができる。
【００２０】
また、本発明の分波器は、前記送信側フィルタおよび受信側フィルタが、弾性表面波フィルタであることが好ましい。
【００２１】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について、図１ないし図５に基づいて説明すれば、以下の通りである。
【００２２】
本発明の分波器９は、図１に示すように、アンテナ外部端子（ＡＮＴ端子）１に接続された整合素子２と、整合素子２と送信側外部端子（Ｔｘ端子）３との間に設けられた送信側フィルタ４と、整合素子２と受信側外部端子（Ｒｘ端子）５との間に設けられた受信側フィルタ６とを有している。また、送信側フィルタ４および受信側フィルタ６は、通過帯域が互いに相違する（中心周波数の異なる）ように設定されている。さらに、上記分波器９は、複数のセラミック基板（多層セラミック基板）７とリッド８とからなるパッケージを備えている。この複数のセラミック基板７には、アンテナ外部端子１、上記整合素子２、送信側外部端子３、および受信側外部端子５が形成されている。上記整合素子２は、送信側フィルタ４と受信側フィルタ６との位相整合させるものであり、本実施の形態では、上記整合素子２は、遅延線である。
【００２３】
さらに、この複数のセラミック基板７は、空洞を備え、この空洞に送信側フィルタ４および受信側フィルタ６を有している。送信側フィルタ４および受信側フィルタ６は、フェースダウンボンディングにより、上記複数のセラミック基板７に形成されている回路となる線路に接続されている。これにより、送信側フィルタ４および受信側フィルタ６は、アンテナ外部端子１、上記整合素子２、受信側外部端子３、および送信側外部端子５に接続されている。また、上記整合素子２は、上記複数のセラミック基板７において、異なるセラミック基板に分割されて形成されている。これは、上記整合素子２における所望の特性を得るための長さを確保するためである。
【００２４】
より詳細には、送信側外部接続端子３は、回路Ｅにより送信側フィルタ４に接続されている。この送信側フィルタ４は、回路Ｄによりアンテナ外部接続端子１に接続されている。このアンテナ外部接続端子１は回路Ｃにより整合素子２に接続され、この整合素子２は受信側フィルタ６に回路Ｂを介して接続されている。この受信側フィルタ６は、回路Ａにより受信側外部接続端子５に接続されている。
【００２５】
本実施の形態にかかる分波器の回路図を図２に示す。本実施の形態では、送信側フィルタ４は、弾性表面波フィルタであり、各直列共振子１１１ａ〜１１１ｃと、各並列共振子１１２ａ、１１２ｂとをラダー型に備えている。上記送信側フィルタ４は、入力側は直列共振子１１１ａで始まり、出力側は直列共振子１１１ｃで終わっていることより、いわゆるＴ字型構成となっている。また、各並列共振子１１２ａ、１１２ｂはインダクタンスを介して接地されている。
【００２６】
また、受信側フィルタ６は、弾性表面波フィルタであり、各並列共振子２１２ａ、２１２ｂ、２１２ｃ、および各直列共振子２１１ａ、２１１ｂをラダー型に備えている。上記受信側フィルタ６は、入力側は並列共振子２１２ａで始まり、出力側は並列共振子２１２ｃで終わっていることより、いわゆるπ字型構成となっている。また、上記各並列共振子２１２ａ、２１２ｂ、２１２ｃは、それぞれ接地されている。
【００２７】
ここで、上記分波器について、パッケージにおける複数のセラミック基板７が、図３に示すように、４層のセラミック基板１０１〜１０４を積層している場合を例に挙げてより詳細に説明する。
【００２８】
上記分波器のパッケージは、図４に示すように、セラミック基板１０１〜１０４の４層からなっている。ここで、セラミック基板１０４にはパターンが両面に施されており、他のセラミック基板１０１〜１０３には上面（セラミック基板１０１からセラミック基板１０４まで上から順に積層した場合の各セラミック基板の上側の面）にのみパターンが施されている。また、セラミック基板１０４の上面を１０４ａとし、下面を１０４ｂとしている。
【００２９】
上記セラミック基板１０１は、中央に四角形状の開口（空洞）を有し、その他の上面には、グランド電極１０を備えている。さらに、上記セラミック基板１０１は、ビアホール３１１〜３１４を備えている。
【００３０】
上記セラミック基板１０２は、グランド電極２０ａ〜２０ｃ、送信側フィルタ接続端子２１、２２、受信側フィルタ接続端子２３、２４、およびインダクタンス電極２５、２６を備えている。また、送信側フィルタ接続端子２１、２２、受信側フィルタ接続端子２３、２４は、上記セラミック基板１０１とセラミック基板１０２とを積層したときに、セラミック基板１０１の開口から露出するように形成されている。さらに、上記セラミック基板１０２は、ビアホール３１１ａ〜３１４ａ、３２１〜３２８を備えている。
【００３１】
上記セラミック基板１０３は、整合素子電極２ａ、隔離電極３１ａ、３１ｂ、接続電極３２〜３７を備えている。さらに、上記セラミック基板１０３は、ビアホール３１１ｂ〜３１４ｂ、３３１〜３３８を備えている。
【００３２】
上記セラミック基板１０４は、上面１０４ａに、整合素子電極２ｂ、隔離電極４１、および接続電極４２〜４９を備えている。さらに、上記セラミック基板１０４は、ビアホール３４１〜３５２を備えている。
【００３３】
上記セラミック基板１０４は、下面１０４ｂに、アンテナ外部接続端子１、送信側外部接続端子３、受信側外部接続端子５、およびグランド電極４０を備えている。また、上記ビアホール３４１〜３５１はアンテナ外部接続端子１、送信側外部接続端子３、受信側外部接続端子５、およびグランド電極４０に接続されている。さらに、上記下面１０４ｂにおいてグランド電極４０は、絶縁性樹脂により覆われている。
【００３４】
上記各セラミック基板１０１〜１０４は積層され、パッケージを形成する。そして、上記セラミック基板１０１の開口において、送信側フィルタ４および受信側フィルタ６が、それぞれ、セラミック基板１０２の送信側フィルタ接続端子２１、２２および受信側フィルタ接続端子２３、２４に接続され、実装される。
【００３５】
次いで、各セラミック基板１０１〜１０４における相互の接続について図１、図２および図４を参照しながら説明する。
【００３６】
送信側外部接続端子３は、ビアホール３４８、３３６を介して接続電極３６に接続されており、この接続電極３６にはビアホール３２７を介して、送信側フィルタ接続端子２２に接続されている。そして、この送信側フィルタ接続端子２２には、送信側フィルタ４に接続される。つまり、上記送信側外部接続端子３から送信側フィルタ接続端子２２までが、回路Ｅに相当する。
【００３７】
また、送信側フィルタ４は、もう一方の送信側フィルタ接続端子２１に接続される。この送信側フィルタ接続端子２１は、ビアホール３２１、３２１ａ、３５１を介してアンテナ外部接続端子１に接続されている。つまり、上記送信側フィルタ接続端子２１からアンテナ外部接続端子１までが、回路Ｄに相当する。
【００３８】
さらに、上記送信側フィルタ４における並列共振子１１２ａ、１１２ｂは、それぞれインダクタンス電極２５、２６に接続されている。インダクタンス電極２５、２６は、ビアホール３２８ｂ、３２８ａを介して接続電極３７に接続され、さらにビアホール３３７を介して接続電極４８に接続されており、最終的にビアホール３４９を介してグランド電極４０に接続されている。つまり、上記送信側フィルタ４における並列共振子１１２ａ、１１２ｂは、インダクタンスを介してグランド接地されている。
【００３９】
また、アンテナ外部接続端子１は、ビアホール３５１を介して整合素子電極２ｂに接続されている。この整合素子電極２ｂはビアホール３３８を介して整合素子電極２ａに接続されている。この整合素子電極２ａは、ビアホール３２２を介して受信側フィルタ接続端子２４に接続されている。この受信側フィルタ接続端子２４には、受信側フィルタ６が接続される。上記整合素子電極２ａ、２ｂにより、整合素子２が形成されることになる。また、アンテナ外部接続端子１から整合素子電極２ｂまでが回路Ｃに相当し、整合素子電極２ａから受信側フィルタ接続端子６までが回路Ｂに相当する。
【００４０】
また、受信側フィルタ４は、もう一方の受信側フィルタ接続端子２３に接続される。この送信側フィルタ接続端子２３は、ビアホール３２４を介して接続電極３３に接続され、この接続電極３３はビアホール３３２を介して接続電極４４に接続され、３４２を介して接続電極４４、ひいては受信側外部接続端子５に接続されている。つまり受信側フィルタ接続端子２３から受信側外部接続端子５までが回路Ａに相当する。
【００４１】
また、上記受信側フィルタ４における並列共振子２１２ａ、２１２ｂ、２１２ｃは、グランド電極２０ａ、２０ｂ、２０ｃにそれぞれ接続されている。
【００４２】
上記グランド電極２０ａは、ビアホール３１１ａ、３１１ｂを介して接続電極４２に接続されており、この接続電極４２は、ビアホール３５２を介してグランド電極４０に接続されている。さらに、上記グランド電極２０ａは、ビアホール３２６ａ、３２６ｂ介して接続電極３５に接続されている。この接続電極３５は、ビアホール３３５ａ、３３５ｂを介して接続電極４７に接続されている。そして、上記接続電極４７は、ビアホール３４６を介してグランド電極４０に接続されている。またさらに、上記グランド電極２０ａは、ビアホール３１１を介してグランド電極１０に接続されている。
【００４３】
また、上記グランド電極２０ｂは、ビアホール３２５ａ、３２５ｂを介して接続電極３４に接続されている。さらに、上記接続電極３４は、ビアホール３３４ａ、３３４ｂを介して接続電極４６に接続されている。そして、この接続電極４６は、ビアホール３４４、３４５を介してグランド電極４０に接続されている。
【００４４】
また、上記グランド電極２０ｃは、ビアホール３２３ａ、３２３ｂを介して接続電極３２に接続されている。さらに、上記接続電極３２は、ビアホール３３１を介して接続電極４３に接続されている。そして、この接続電極４３は、ビアホール３４１を介してグランド電極４０に接続されている。
【００４５】
つまり、上記受信側フィルタ６における並列共振子２１２ａ、２１２ｂ、２１２ｃは、それぞれ個別に接地されている。
【００４６】
さらに、上記グランド電極４０は、ビアホール３５２、３４３、３４７、３５０を介して、それぞれ接続電極４２、４５、５０、４９に接続され、さらにビアホール３１１ｂ、３１２ｂ、３１４ｂ、３１３ｂを介し、ビアホール３１１ａ、３１２ａ、３１４ａ、３１３ａを介し、さらにビアホール３１１、３１２、３１４、３１３を介してグランド電極１０と接続されている。
【００４７】
上記の構成では、整合素子電極２ａと、送信側外部接続端子３に直接接続されている接続電極３６とが同一のセラミック基板１０３に設けられている。この場合、整合素子電極２ａと接続電極３６との間には、相互干渉が生じる。また、セラミック基板１０４では、整合素子電極２ｂとビアホール３４８との間に相互干渉が生じる。つまり、送信側フィルタの入力側において相互干渉が生じるため、減衰特性が劣化する。さらに整合素子においても相互干渉が生じるため、受信側フィルタにおける、アイソレーションが劣化してしまう。
【００４８】
そのため、本発明の分波器では、セラミック基板１０３において、整合素子電極２ａと接続電極３６との間に隔離電極３１ａを備えている。これにより、整合素子電極２ａと接続電極３６との間の相互干渉を防止することができる。また、セラミック基板１０４において、整合素子電極２ｂとビアホール３４８との間に隔離電極４１を備えている。これにより、整合素子電極２ｂとビアホール３４８との間の相互干渉を防止することができる。つまり、上記隔離電極３１ａにより、セラミック基板１０３における二次元的相互干渉を防止することができる。
【００４９】
また、上記の構成では、セラミック基板１０２における送信側フィルタ接続端子２２と、セラミック基板１０４における整合素子電極２ｂとは、３次元的に重なっているため、相互干渉が生じる。つまり、送信側フィルタの入力側において相互干渉が生じるため、減衰特性が劣化する。さらに整合素子においても相互干渉が生じるため、受信側フィルタにおける、アイソレーションが劣化してしまう。
【００５０】
上記の送信側フィルタの減衰特性および受信側フィルタのアイソレーション特性については、図５に示す。
【００５１】
そこで、本発明の分波器９では、上記送信側フィルタ接続端子２２と整合素子電極２ｂとを隔離するために、セラミック基板１０２とセラミック基板１０４との間のセラミック基板１０３に隔離電極３１ｂを備えている。この隔離電極３１ｂは、上記送信側フィルタ接続端子２２と整合素子電極２ｂとが重なっている部分を確実に隔離することができる面積であることが好ましい。この隔離電極３１ｂにより、送信側フィルタ接続端子２２と整合素子電極２ｂとの間の相互干渉を防止することができる。つまり、上記隔離電極３１ｂにより、セラミック基板１０２におけると送信側フィルタ接続端子２２とセラミック基板１０４における整合素子電極２ｂとにおける３次元的相互干渉を防止することができる。
【００５２】
なお、上記隔離電極３１ａ、３１ｂ、４１は、ビアホール３４７、３１４ｂ、３１４ａ、３１４を介してグランド電極１０に接地されている。さらに、上記隔離電極３１ａ、３１ｂ、４１は、ビアホール３１４ａ、３４７を介してグランド電極４０に接地されている。
【００５３】
このように、フィルタに接続された端子と遅延線との間にグランドに接続された電極を形成することで、挿入損失、アイソレーションが共に改善することが図５より分かる。
【００５４】
本実施の形態では、周波数の高い側のフィルタ（受信側フィルタ）には、隔離電極を形成していない。これは、受信側フィルタの出力端は、並列共振子であり、この並列共振子がグランド電極に接続されているため、整合素子（遅延線）との相互干渉が少なくなっているからである。
【００５５】
本実施の形態では、分波器の低背化のために、整合素子としての遅延線の厚さを薄くする。さらに、小型化のために、遅延線の幅をできるだけ細くすることが好ましいが、遅延線の幅を細くした場合には、遅延線での損失が大きくなり特性面において好ましくない。そこで、上記分波器では、所望の特性を得るために上記遅延線の幅をある程度太くする。しかしながら、上記遅延線を太くすると、この遅延線でのインピーダンスが低くなってしまい、所望の特性が得られないという問題が生じる。そこで、整合素子としての遅延線を、異なるセラミック基板上において同じ方向に巻いている。これにより誘導性となり、遅延性のインピーダンスを高くすることができ、所望の分波器の特性を得ることができる。
【００５６】
また、フェースダウンボンディングにより、フィルタを実装する場合には、ワイヤボンディングと比べて、低背化することができるが、電極配置の自由度が小さく、整合素子と、上記フィルタの入出力端子に接続されるパッケージにおける電極との間の物理的距離が近くなる。そのため、上記整合素子とフィルタの入出力端子に接続される電極との間の相互干渉が生じ、分波器としての特性が劣化する。そこで、本実施の形態にかかる分波器では、上記整合素子とフィルタの入出力端子に接続される電極との間にグランド電極に接続された隔離電極を備えている。これにより、上記整合素子とフィルタの入出力端子に接続される電極との間の相互干渉を効果的に抑制することができる。
【００５７】
また、本実施の形態では、基板１０３、１０４において、送信フィルタに接続される接続配線３６およびビアホール３３６、３４８と、受信フィルタに接続される接続配線３３、４４およびビアホール３３２、３４２との間に整合素子が設けられており、隔離されている。これにより、受信側フィルタの端子と送信側フィルタの端子との間の距離をかせぐことができ、アイソレーションを向上させることができる。
【００５８】
また、本実施の形態では、基板１０２において、送信側フィルタ接続端子２１、２２と、受信側フィルタ接続端子２３、２４との間にグランド電極２０ａが設けられており、隔離されている。これにより、送信側フィルタ接続端子２１、２２と受信側フィルタ接続端子２３、２４との間の距離をかせぐことができ、アイソレーションを向上させることができる。
【００５９】
【発明の効果】
本発明の分波器は、以上のように、基板が積層されているパッケージに、中心周波数の異なる送信側フィルタと受信側フィルタとが搭載されている分波器であって、上記基板の少なくとも１つが、上記送信側フィルタと上記受信側フィルタとの間の位相を整合する遅延線と、上記送信側フィルタおよび受信側フィルタにおける外部端子の少なくとも１つに接続されている配線とを備え、さらに上記遅延線と上記配線との間に、グランドに接続されている電極を備えている構成である。
【００６０】
上記の構成によれば、上記電極により、遅延線と、上記いずれかのフィルタにおける入出力用の外部端子に接続された配線（信号ライン）との間に発生する相互干渉（結合）を抑制することができる。これにより、上記フィルタの減衰特性およびアイソレーションを向上させることができ、分波器の特性を向上させることができるという効果を奏する。さらに、上記電極は、遅延線と同一の基板に形成されているため、分波器を小型化することができるという効果を併せて奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる分波器の概略構成図である。
【図２】上記分波器の概略回路図である。
【図３】上記分波器の多層セラミック基板からなるパッケージにおける一部断面図である。
【図４】上記分波器のパッケージにおける各層のセラミック基板の平面図である。
【図５】上記分波器の各フィルタにおける、減衰特性およびアイソレーション特性を示すグラフおよび挿入損失の周波数特性を示すグラフである。
【図６】従来の分波器において整合素子が作成される層のパターンを説明する図である。
【符号の説明】
１　　アンテナ外部接続端子
２　　整合素子
３　　送信側外部接続端子
４　　送信側フィルタ
５　　受信側外部接続端子
６　　受信側フィルタ
７　　多層セラミック基板
９　　分波器[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a packaged duplexer, and more particularly, to a packaged duplexer using a surface acoustic wave device.
[0002]
[Prior art]
2. Description of the Related Art In recent years, electronic devices have become more multifunctional, smaller, and lighter. Accordingly, multi-functionality is also required for electronic components. Against this background, a duplexer used in a communication device such as a mobile phone is also required to be further reduced in height and size. Such a duplexer includes at least a reception filter and a transmission filter, and selects only necessary reception signals and transmission signals by these filters. The duplexer includes a matching element so that the reception signal and the transmission signal do not interfere with each other.
[0003]
In order to reduce the height of the duplexer, there are two methods: 1) making the filter thinner, and 2) making the portion of the duplexer package where the filter is mounted thinner. However, in the above method 1), there is a limit in manufacturing to make the filter thinner, so the method 2) is effective.
[0004]
In particular, when a matching element is incorporated in a package, a ground layer is provided between the matching elements to adjust the impedance of the matching elements and to suppress mutual interference between the matching elements and between the matching elements and other lines. This is commonly done. However, the provision of the ground layer requires the corresponding ceramic layer, and the ceramic layer has hindered the reduction in the height of the duplexer.
[0005]
In order to achieve this reduction in height, for example, in Japanese Patent Application Laid-Open No. 2001-320260 (publication date: published on November 16, 2001), as shown in FIG. A duplexer including a multi-layered package that is divided and arranged is disclosed. In this duplexer, no ground layer is formed between matching elements formed of delay lines. The impedance of the matching element is adjusted to an arbitrary value by adjusting the line width and position of the matching element and the layer thickness between the matching elements.
[0006]
[Problems to be solved by the invention]
However, in the configuration disclosed in the above publication, the matching element and the other line are adjacent to each other. As a result, mutual interference occurs between the matching element and another line.
[0007]
Also, there are two methods for reducing the size of the duplexer, 3) reducing the size of the matching element incorporated in the package, and 4) reducing the space between the matching element and other lines to save space. Is mentioned. However, in the method 3), since the matching element is adjusted with a predetermined impedance and requires a predetermined length, the line width of the electrode forming the matching element is reduced, and the layer between the matching elements is reduced. The thickness must be reduced. There are manufacturing limitations in reducing the line width of the electrode or reducing the thickness of the layer. Further, when the line width of the electrode is reduced, there is a problem that the resistance of the line increases and the loss of signal transmission increases. In the method 4), the distance between the matching element and another line is reduced, so that there is a problem that mutual interference occurs. Therefore, even when the method 3) and the method 4) are used in combination, mutual interference between the matching element and other lines occurs as in the case of the reduction in height.
[0008]
In particular, in the duplexer, when mutual interference occurs between the matching element and an electrode connected to the filter input / output external terminal, a problem arises in that the attenuation characteristics and isolation characteristics of the filter deteriorate.
[0009]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a duplexer which has a low profile, a small size, and excellent characteristics.
[0010]
[Means for Solving the Problems]
In order to solve the above-described problems, a duplexer of the present invention is a duplexer in which a transmitting filter and a receiving filter having different center frequencies are mounted on a package in which a plurality of substrates are stacked. A delay line in which at least one of the substrates matches a phase between the transmission-side filter and the reception-side filter, and a wiring connected to at least one of external terminals of the transmission-side filter and the reception-side filter And an electrode connected to ground between the delay line and the wiring.
[0011]
According to the above configuration, the mutual interference generated between the delay line and the wiring (signal line) connected to the input / output external terminal of any of the filters is caused by the electrode connected to the ground. (Coupling) can be suppressed. Thereby, the attenuation characteristics and isolation of the filter can be improved, and the characteristics of the duplexer can be improved. Further, since the electrode connected to the ground is formed on the same substrate as the delay line, the size of the duplexer can be reduced.
[0012]
In addition to the above configuration, the duplexer according to the present invention further includes a plurality of substrates including the delay line, a plurality of substrates including the wiring, and a substrate including the delay line; The substrate located between the line and another substrate having a wiring overlapping in the stacking direction may include an electrode connected to ground so as to separate the delay line from the wiring. preferable.
[0013]
According to the above configuration, it is possible to prevent mutual interference (coupling) between the delay line provided on the different substrate and the wiring (signal line) by the electrode connected to the ground.
[0014]
In the duplexer of the present invention, in addition to the above configuration, at least one of the substrates is connected to a wiring connected to an external terminal of the transmitting filter and to an external terminal of the receiving filter. It is preferable that the above-mentioned delay line is provided between the wirings.
[0015]
According to the above configuration, the distance between the wiring connected to the reception-side filter and the wiring connected to the transmission-side filter can be increased by the delay line, and the isolation can be improved.
[0016]
Further, in addition to the above configuration, the duplexer of the present invention is connected to the external terminal of the transmission filter on a substrate having a wiring connected to the external terminal of the transmission filter and the reception filter. It is preferable that an electrode connected to the ground be provided between the wiring and the wiring connected to the external terminal of the receiving filter.
[0017]
According to the above configuration, the electrode connected to the ground can increase the distance between the wiring connected to the receiving filter and the wiring connected to the transmitting filter, thereby improving isolation. be able to.
[0018]
Further, it is preferable that the wiring is formed by a via hole. Further, it is preferable that the transmission-side filter and the reception-side filter are connected to an external electrode provided in a package via the via hole. Further, it is preferable that the via hole is arranged near the outer periphery of each substrate.
[0019]
According to the above configuration, the via hole and the delay line can be coupled only at the plane (delay line) and the point (via hole) by using the via hole, so that the isolation can be improved.
[0020]
Further, in the duplexer of the present invention, it is preferable that the transmitting filter and the receiving filter are surface acoustic wave filters.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
[Embodiment 1]
An embodiment of the present invention will be described below with reference to FIGS.
[0022]
As shown in FIG. 1, a duplexer 9 according to the present invention includes a matching element 2 connected to an antenna external terminal (ANT terminal) 1 and a matching element 2 and a transmitting side external terminal (Tx terminal) 3. It has a transmitting filter 4 provided and a receiving filter 6 provided between the matching element 2 and a receiving external terminal (Rx terminal) 5. The transmitting filter 4 and the receiving filter 6 are set so that the pass bands are different from each other (the center frequencies are different). Further, the duplexer 9 includes a package including a plurality of ceramic substrates (multilayer ceramic substrates) 7 and a lid 8. On the plurality of ceramic substrates 7, the antenna external terminal 1, the matching element 2, the transmission-side external terminal 3, and the reception-side external terminal 5 are formed. The matching element 2 performs phase matching between the transmitting filter 4 and the receiving filter 6, and in the present embodiment, the matching element 2 is a delay line.
[0023]
Further, the plurality of ceramic substrates 7 have a cavity, and the transmission side filter 4 and the reception side filter 6 are provided in the cavity. The transmission-side filter 4 and the reception-side filter 6 are connected to lines formed as circuits on the plurality of ceramic substrates 7 by face-down bonding. Thus, the transmitting filter 4 and the receiving filter 6 are connected to the antenna external terminal 1, the matching element 2, the receiving external terminal 3, and the transmitting external terminal 5. Further, the matching element 2 is formed by dividing the plurality of ceramic substrates 7 into different ceramic substrates. This is to secure a length for obtaining desired characteristics of the matching element 2.
[0024]
More specifically, the transmission-side external connection terminal 3 is connected to the transmission-side filter 4 by a circuit E. The transmitting filter 4 is connected to the antenna external connection terminal 1 by a circuit D. The antenna external connection terminal 1 is connected to a matching element 2 by a circuit C, and the matching element 2 is connected to a receiving filter 6 via a circuit B. The receiving filter 6 is connected to the receiving external connection terminal 5 by a circuit A.
[0025]
FIG. 2 shows a circuit diagram of the duplexer according to the present embodiment. In the present embodiment, the transmission-side filter 4 is a surface acoustic wave filter, and includes ladder-type resonators 111a to 111c and parallel resonators 112a and 112b. The transmission-side filter 4 has a so-called T-shaped configuration since the input side starts with the series resonator 111a and the output side ends with the series resonator 111c. Further, each of the parallel resonators 112a and 112b is grounded via an inductance.
[0026]
The receiving filter 6 is a surface acoustic wave filter, and includes ladder-type parallel resonators 212a, 212b, 212c and series resonators 211a, 211b. The receiving side filter 6 has a so-called π-shaped configuration because the input side starts with the parallel resonator 212a and the output side ends with the parallel resonator 212c. Further, each of the parallel resonators 212a, 212b, 212c is grounded.
[0027]
Here, the duplexer will be described in more detail by taking as an example a case where a plurality of ceramic substrates 7 in a package are stacked with four ceramic substrates 101 to 104 as shown in FIG.
[0028]
The package of the duplexer includes four layers of ceramic substrates 101 to 104, as shown in FIG. Here, a pattern is formed on both surfaces of the ceramic substrate 104, and the other ceramic substrates 101 to 103 have upper surfaces (the upper surface of each ceramic substrate when the ceramic substrates 101 to 104 are stacked in order from the top). ) Only have a pattern. Further, the upper surface of the ceramic substrate 104 is defined as 104a, and the lower surface is defined as 104b.
[0029]
The ceramic substrate 101 has a square opening (cavity) at the center and a ground electrode 10 on the other upper surface. Further, the ceramic substrate 101 has via holes 311 to 314.
[0030]
The ceramic substrate 102 includes ground electrodes 20a to 20c, transmission-side filter connection terminals 21 and 22, reception-side filter connection terminals 23 and 24, and inductance electrodes 25 and 26. The transmission-side filter connection terminals 21 and 22 and the reception-side filter connection terminals 23 and 24 are formed so as to be exposed from the openings of the ceramic substrate 101 when the ceramic substrate 101 and the ceramic substrate 102 are stacked. . Further, the ceramic substrate 102 has via holes 311a to 314a and 321 to 328.
[0031]
The ceramic substrate 103 includes a matching element electrode 2a, isolation electrodes 31a and 31b, and connection electrodes 32-37. Further, the ceramic substrate 103 includes via holes 311b to 314b and 331 to 338.
[0032]
The ceramic substrate 104 includes a matching element electrode 2b, an isolation electrode 41, and connection electrodes 42 to 49 on an upper surface 104a. Further, the ceramic substrate 104 has via holes 341 to 352.
[0033]
The ceramic substrate 104 includes an antenna external connection terminal 1, a transmission-side external connection terminal 3, a reception-side external connection terminal 5, and a ground electrode 40 on a lower surface 104b. The via holes 341 to 351 are connected to the antenna external connection terminal 1, the transmission-side external connection terminal 3, the reception-side external connection terminal 5, and the ground electrode 40. Further, the ground electrode 40 is covered with an insulating resin on the lower surface 104b.
[0034]
The ceramic substrates 101 to 104 are stacked to form a package. Then, in the opening of the ceramic substrate 101, the transmission filter 4 and the reception filter 6 are connected to the transmission filter connection terminals 21 and 22 and the reception filter connection terminals 23 and 24 of the ceramic substrate 102, respectively, and mounted. You.
[0035]
Next, the interconnection between the ceramic substrates 101 to 104 will be described with reference to FIGS. 1, 2 and 4. FIG.
[0036]
The transmission-side external connection terminal 3 is connected to the connection electrode 36 via via holes 348 and 336, and the connection electrode 36 is connected to the transmission-side filter connection terminal 22 via a via hole 327. The transmission filter 4 is connected to the transmission filter connection terminal 22. That is, the circuit from the transmission-side external connection terminal 3 to the transmission-side filter connection terminal 22 corresponds to the circuit E.
[0037]
Further, the transmission filter 4 is connected to the other transmission filter connection terminal 21. The transmission-side filter connection terminal 21 is connected to the antenna external connection terminal 1 via via holes 321, 321a, and 351. That is, the portion from the transmission-side filter connection terminal 21 to the antenna external connection terminal 1 corresponds to the circuit D.
[0038]
Further, the parallel resonators 112a and 112b in the transmission-side filter 4 are connected to inductance electrodes 25 and 26, respectively. The inductance electrodes 25 and 26 are connected to the connection electrode 37 via the via holes 328b and 328a, further connected to the connection electrode 48 via the via hole 337, and finally connected to the ground electrode 40 via the via hole 349. ing. That is, the parallel resonators 112a and 112b in the transmitting filter 4 are grounded via the inductance.
[0039]
Further, the antenna external connection terminal 1 is connected to the matching element electrode 2b via the via hole 351. The matching element electrode 2b is connected to the matching element electrode 2a via a via hole 338. The matching element electrode 2 a is connected to the receiving-side filter connection terminal 24 via the via hole 322. The receiving filter 6 is connected to the receiving filter connection terminal 24. The matching element 2 is formed by the matching element electrodes 2a and 2b. The circuit from the antenna external connection terminal 1 to the matching element electrode 2b corresponds to the circuit C, and the circuit from the matching element electrode 2a to the receiving filter connection terminal 6 corresponds to the circuit B.
[0040]
The receiving filter 4 is connected to the other receiving filter connection terminal 23. The transmission-side filter connection terminal 23 is connected to the connection electrode 33 via the via hole 324, and the connection electrode 33 is connected to the connection electrode 44 via the via hole 332. It is connected to the connection terminal 5. That is, the circuit from the reception-side filter connection terminal 23 to the reception-side external connection terminal 5 corresponds to the circuit A.
[0041]
The parallel resonators 212a, 212b, and 212c in the reception-side filter 4 are connected to ground electrodes 20a, 20b, and 20c, respectively.
[0042]
The ground electrode 20a is connected to the connection electrode 42 via via holes 311a and 311b. The connection electrode 42 is connected to the ground electrode 40 via the via hole 352. Further, the ground electrode 20a is connected to the connection electrode 35 via via holes 326a and 326b. The connection electrode 35 is connected to the connection electrode 47 via via holes 335a and 335b. The connection electrode 47 is connected to the ground electrode 40 via the via hole 346. Further, the ground electrode 20a is connected to the ground electrode 10 via a via hole 311.
[0043]
The ground electrode 20b is connected to the connection electrode 34 via via holes 325a and 325b. Further, the connection electrode 34 is connected to the connection electrode 46 via via holes 334a and 334b. The connection electrode 46 is connected to the ground electrode 40 via holes 344 and 345.
[0044]
The ground electrode 20c is connected to the connection electrode 32 via via holes 323a and 323b. Further, the connection electrode 32 is connected to the connection electrode 43 via the via hole 331. The connection electrode 43 is connected to the ground electrode 40 via the via hole 341.
[0045]
That is, the parallel resonators 212a, 212b, and 212c in the reception-side filter 6 are individually grounded.
[0046]
Further, the ground electrode 40 is connected to connection electrodes 42, 45, 50, and 49 via via holes 352, 343, 347, and 350, respectively, and via holes 311a, 312a, and , 314a, 313a, and via holes 311, 312, 314, 313.
[0047]
In the above configuration, the matching element electrode 2 a and the connection electrode 36 directly connected to the transmission-side external connection terminal 3 are provided on the same ceramic substrate 103. In this case, mutual interference occurs between the matching element electrode 2a and the connection electrode 36. In the ceramic substrate 104, mutual interference occurs between the matching element electrode 2b and the via hole 348. That is, mutual interference occurs on the input side of the transmission-side filter, so that the attenuation characteristics are degraded. In addition, mutual interference occurs in the matching element, so that isolation in the filter on the receiving side deteriorates.
[0048]
Therefore, in the duplexer of the present invention, the ceramic substrate 103 includes the isolation electrode 31a between the matching element electrode 2a and the connection electrode 36. Thereby, mutual interference between the matching element electrode 2a and the connection electrode 36 can be prevented. Further, on the ceramic substrate 104, the isolation electrode 41 is provided between the matching element electrode 2b and the via hole 348. Thereby, mutual interference between matching element electrode 2b and via hole 348 can be prevented. That is, the isolation electrode 31a can prevent two-dimensional mutual interference in the ceramic substrate 103.
[0049]
Further, in the above configuration, since the transmission-side filter connection terminal 22 on the ceramic substrate 102 and the matching element electrode 2b on the ceramic substrate 104 are three-dimensionally overlapped, mutual interference occurs. That is, mutual interference occurs on the input side of the transmission-side filter, so that the attenuation characteristics are degraded. In addition, mutual interference occurs in the matching element, so that isolation in the filter on the receiving side deteriorates.
[0050]
FIG. 5 shows the attenuation characteristics of the transmission-side filter and the isolation characteristics of the reception-side filter.
[0051]
Therefore, in the duplexer 9 of the present invention, in order to isolate the transmission-side filter connection terminal 22 and the matching element electrode 2b, the ceramic substrate 103 between the ceramic substrate 102 and the ceramic substrate 104 is provided with the isolation electrode 31b. ing. It is preferable that the isolation electrode 31b has an area capable of reliably isolating a portion where the transmission-side filter connection terminal 22 and the matching element electrode 2b overlap with each other. The isolation electrode 31b can prevent mutual interference between the transmission-side filter connection terminal 22 and the matching element electrode 2b. That is, the isolation electrode 31b can prevent three-dimensional mutual interference between the transmission-side filter connection terminal 22 on the ceramic substrate 102 and the matching element electrode 2b on the ceramic substrate 104.
[0052]
The isolation electrodes 31a, 31b, 41 are grounded to the ground electrode 10 via via holes 347, 314b, 314a, 314. Further, the isolation electrodes 31a, 31b, 41 are grounded to the ground electrode 40 via via holes 314a, 347.
[0053]
It can be seen from FIG. 5 that the insertion loss and the isolation are both improved by forming the electrode connected to the ground between the terminal connected to the filter and the delay line.
[0054]
In this embodiment, no isolation electrode is formed on the filter on the higher frequency side (reception-side filter). This is because the output end of the reception-side filter is a parallel resonator, and since this parallel resonator is connected to the ground electrode, mutual interference with the matching element (delay line) is reduced.
[0055]
In the present embodiment, the thickness of the delay line as a matching element is reduced in order to reduce the height of the duplexer. Further, for the purpose of miniaturization, it is preferable to make the width of the delay line as small as possible. Therefore, in the duplexer, the width of the delay line is increased to some extent in order to obtain desired characteristics. However, if the delay line is made thicker, the impedance of the delay line becomes lower, and there is a problem that desired characteristics cannot be obtained. Therefore, delay lines as matching elements are wound in the same direction on different ceramic substrates. As a result, the impedance becomes inductive, the delay impedance can be increased, and desired characteristics of the duplexer can be obtained.
[0056]
When a filter is mounted by face-down bonding, the height can be reduced as compared with wire bonding, but the degree of freedom in electrode arrangement is small, and the connection between the matching element and the input / output terminal of the filter is performed. The physical distance between the electrodes in the package to be manufactured becomes shorter. Therefore, mutual interference occurs between the matching element and an electrode connected to the input / output terminal of the filter, and the characteristics of the duplexer deteriorate. Therefore, the duplexer according to the present embodiment includes an isolation electrode connected to a ground electrode between the matching element and an electrode connected to the input / output terminal of the filter. Thereby, mutual interference between the matching element and the electrode connected to the input / output terminal of the filter can be effectively suppressed.
[0057]
In the present embodiment, between the connection wiring 36 and the via holes 336 and 348 connected to the transmission filter and the connection wirings 33 and 44 and the via holes 332 and 342 connected to the reception filter on the substrates 103 and 104, respectively. Matching elements are provided and isolated. Thereby, the distance between the terminal of the receiving filter and the terminal of the transmitting filter can be increased, and the isolation can be improved.
[0058]
Further, in the present embodiment, the ground electrode 20a is provided between the transmission-side filter connection terminals 21 and 22 and the reception-side filter connection terminals 23 and 24 on the substrate 102 to be isolated. Thereby, the distance between the transmission-side filter connection terminals 21 and 22 and the reception-side filter connection terminals 23 and 24 can be increased, and the isolation can be improved.
[0059]
【The invention's effect】
As described above, the duplexer of the present invention is a duplexer in which a transmitting filter and a receiving filter having different center frequencies are mounted on a package in which the substrates are stacked, and One includes a delay line that matches a phase between the transmission filter and the reception filter, and a wiring connected to at least one of external terminals of the transmission filter and the reception filter, In this configuration, an electrode connected to the ground is provided between the delay line and the wiring.
[0060]
According to the above configuration, the electrodes suppress mutual interference (coupling) occurring between the delay line and the wiring (signal line) connected to the input / output external terminal of any of the filters. be able to. As a result, it is possible to improve the attenuation characteristics and the isolation of the filter and to improve the characteristics of the duplexer. Further, since the electrodes are formed on the same substrate as the delay line, the size of the duplexer can be reduced.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of a duplexer according to an embodiment of the present invention.
FIG. 2 is a schematic circuit diagram of the duplexer.
FIG. 3 is a partial cross-sectional view of a package of the duplexer including a multilayer ceramic substrate.
FIG. 4 is a plan view of a ceramic substrate of each layer in the package of the duplexer.
FIG. 5 is a graph showing an attenuation characteristic and an isolation characteristic and a graph showing an insertion loss frequency characteristic in each filter of the duplexer.
FIG. 6 is a diagram illustrating a pattern of a layer on which a matching element is formed in a conventional duplexer.
[Explanation of symbols]
REFERENCE SIGNS LIST 1 antenna external connection terminal 2 matching element 3 transmission side external connection terminal 4 transmission side filter 5 reception side external connection terminal 6 reception side filter 7 multilayer ceramic substrate 9 duplexer

Claims (9)

複数の基板が積層されているパッケージに、中心周波数の異なる送信側フィルタと受信側フィルタとが搭載されている分波器であって、
上記基板の少なくとも１つが、
上記送信側フィルタと上記受信側フィルタとの間の位相を整合する遅延線と、上記送信側フィルタおよび受信側フィルタにおける外部端子の少なくとも１つに接続されている配線とを備え、
さらに上記遅延線と上記配線との間に、グランドに接続されている電極を備えていることを特徴とする分波器。A duplexer in which a transmitting filter and a receiving filter having different center frequencies are mounted on a package in which a plurality of substrates are stacked,
At least one of the substrates is
A delay line that matches a phase between the transmission filter and the reception filter, and a wiring connected to at least one of external terminals of the transmission filter and the reception filter;
A duplexer further comprising an electrode connected to ground between the delay line and the wiring. 複数の基板が前記遅延線を備えるとともに、複数の基板が前記配線を備えており、
遅延線を備えている或る基板と、該遅延線とが積層方向で重なっている配線を備えている別の基板との間に位置する基板が、該遅延線と該配線とを分離するようにグランドに接続された電極を備えていることを特徴とする請求項１に記載の分波器。A plurality of substrates include the delay line, and a plurality of substrates include the wiring,
A substrate located between one substrate having a delay line and another substrate having a wiring in which the delay line overlaps in the stacking direction separates the delay line from the wiring. The duplexer according to claim 1, further comprising an electrode connected to the ground. 前記配線は、送信側フィルタの入力用外部端子に接続されていることを特徴とする請求項１または２に記載の分波器。The duplexer according to claim 1, wherein the wiring is connected to an input external terminal of a transmission-side filter. 上記基板の少なくとも１つが、上記送信側フィルタの外部端子に接続されている配線と、上記受信側フィルタの外部端子に接続されている配線との間に、上記遅延線を備えていることを特徴とする請求項１ないし３のいずれか１項に記載の分波器。At least one of the substrates includes the delay line between a wire connected to an external terminal of the transmitting filter and a wire connected to an external terminal of the receiving filter. The duplexer according to any one of claims 1 to 3, wherein 上記基板の少なくとも１つが、上記送信側フィルタの外部端子に接続されている配線と、上記受信側フィルタの外部端子に接続されている配線との間に、グランドに接続された電極を備えていることを特徴とする請求項１ないし４のいずれか１項に記載の分波器。At least one of the substrates has an electrode connected to the ground between a wiring connected to an external terminal of the transmitting filter and a wiring connected to an external terminal of the receiving filter. The duplexer according to any one of claims 1 to 4, wherein: 前記配線は、ビアホールで形成されていることを特徴とする請求項１ないし５のいずれか１項に記載の分波器。The duplexer according to claim 1, wherein the wiring is formed by a via hole. 前記送信側フィルタおよび受信側フィルタとパッケージに備えられている外部電極とは、前記ビアホールを介して接続されていることを特徴とする請求項６に記載の分波器。The duplexer according to claim 6, wherein the transmission-side filter and the reception-side filter are connected to an external electrode provided in a package via the via hole. 前記ビアホールは、各基板の外周付近に配置されていることを特徴とする請求項６または７に記載の分波器。The duplexer according to claim 6, wherein the via hole is arranged near an outer periphery of each substrate. 前記送信側フィルタおよび受信側フィルタは、弾性表面波フィルタであることを特徴とする請求項１ないし８のいずれか１項に記載の分波器。The duplexer according to any one of claims 1 to 8, wherein the transmitting filter and the receiving filter are surface acoustic wave filters.
JP2002236229A 2002-08-14 2002-08-14 Branching filter Pending JP2004080233A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002236229A JP2004080233A (en) 2002-08-14 2002-08-14 Branching filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002236229A JP2004080233A (en) 2002-08-14 2002-08-14 Branching filter

Publications (1)

Publication Number Publication Date
JP2004080233A true JP2004080233A (en) 2004-03-11

Family

ID=32020466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002236229A Pending JP2004080233A (en) 2002-08-14 2002-08-14 Branching filter

Country Status (1)

Country Link
JP (1) JP2004080233A (en)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005107068A1 (en) * 2004-04-30 2005-11-10 Sanyo Electric Co., Ltd. Basic body for filter device and filter device
JP2006014296A (en) * 2004-05-27 2006-01-12 Kyocera Corp Surface acoustic wave device and communication device
US7053731B2 (en) 2003-04-28 2006-05-30 Fujitsu Media Devices, Limited Duplexer using surface acoustic wave filters
JP2007074698A (en) * 2005-08-08 2007-03-22 Fujitsu Media Device Kk Duplexer and ladder type filter
KR100712441B1 (en) * 2004-05-27 2007-04-27 쿄세라 코포레이션 Surface acoustic wave device and communication apparatus
EP1675262A3 (en) * 2004-12-22 2007-09-12 Fujitsu Media Devices Limited Duplexer
WO2007102560A1 (en) * 2006-03-08 2007-09-13 Kyocera Corporation Demultiplexer and communication device
JP2007259296A (en) * 2006-03-24 2007-10-04 Toshiba Corp Antenna duplexer and mobile phone
WO2008029641A1 (en) * 2006-08-30 2008-03-13 Kyocera Corporation Circuit board for wave separator device, wave separator, and communication device
JP2008271421A (en) * 2007-04-24 2008-11-06 Hitachi Metals Ltd Surface acoustic wave filter and multi-function component
EP2031755A1 (en) * 2006-06-12 2009-03-04 Murata Manufacturing Co. Ltd. Wave demultiplexer
WO2009044516A1 (en) * 2007-10-01 2009-04-09 Panasonic Corporation Duplexer
US7629863B2 (en) 2006-05-18 2009-12-08 Fujitsu Media Devices Limited Filter and duplexer
JP4819811B2 (en) * 2004-08-04 2011-11-24 エプコス アクチエンゲゼルシャフト Filter device with two bulk wave resonators
US8416036B2 (en) 2009-12-25 2013-04-09 Murata Manufacturing Co., Ltd. Branching filter
JP2013098804A (en) * 2011-11-01 2013-05-20 Taiyo Yuden Co Ltd Acoustic wave device
US8847699B2 (en) 2010-04-30 2014-09-30 Murata Manufacturing Co., Ltd. Composite component
WO2014168162A1 (en) * 2013-04-11 2014-10-16 株式会社村田製作所 High frequency module
WO2014168161A1 (en) * 2013-04-11 2014-10-16 株式会社村田製作所 High frequency module
WO2015019722A1 (en) * 2013-08-06 2015-02-12 株式会社村田製作所 High frequency module
WO2015019980A1 (en) * 2013-08-06 2015-02-12 株式会社村田製作所 High-frequency module

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053731B2 (en) 2003-04-28 2006-05-30 Fujitsu Media Devices, Limited Duplexer using surface acoustic wave filters
US7432783B2 (en) 2004-04-30 2008-10-07 Sanyo Electric Co., Ltd. Filter device substrate and filter device
WO2005107068A1 (en) * 2004-04-30 2005-11-10 Sanyo Electric Co., Ltd. Basic body for filter device and filter device
JP2006014296A (en) * 2004-05-27 2006-01-12 Kyocera Corp Surface acoustic wave device and communication device
JP4634861B2 (en) * 2004-05-27 2011-02-16 京セラ株式会社 Surface acoustic wave device and communication device
KR100712441B1 (en) * 2004-05-27 2007-04-27 쿄세라 코포레이션 Surface acoustic wave device and communication apparatus
JP4819811B2 (en) * 2004-08-04 2011-11-24 エプコス アクチエンゲゼルシャフト Filter device with two bulk wave resonators
EP1675262A3 (en) * 2004-12-22 2007-09-12 Fujitsu Media Devices Limited Duplexer
US7579927B2 (en) 2004-12-22 2009-08-25 Fujitsu Media Devices Limited Duplexer
EP1755217A3 (en) * 2005-08-08 2014-02-26 Taiyo Yuden Co., Ltd. Duplexer and ladder type filter
JP2007074698A (en) * 2005-08-08 2007-03-22 Fujitsu Media Device Kk Duplexer and ladder type filter
WO2007102560A1 (en) * 2006-03-08 2007-09-13 Kyocera Corporation Demultiplexer and communication device
JP4713636B2 (en) * 2006-03-08 2011-06-29 京セラ株式会社 Duplexer and communication device
JPWO2007102560A1 (en) * 2006-03-08 2009-07-23 京セラ株式会社 Duplexer and communication device
US7808935B2 (en) 2006-03-08 2010-10-05 Kyocera Corporation Duplexer and communication device
US7777592B2 (en) 2006-03-24 2010-08-17 Kabushiki Kaisha Toshiba Antenna sharing device and portable telephone
JP2007259296A (en) * 2006-03-24 2007-10-04 Toshiba Corp Antenna duplexer and mobile phone
US7629863B2 (en) 2006-05-18 2009-12-08 Fujitsu Media Devices Limited Filter and duplexer
EP2031755A1 (en) * 2006-06-12 2009-03-04 Murata Manufacturing Co. Ltd. Wave demultiplexer
EP2031755A4 (en) * 2006-06-12 2010-04-14 Murata Manufacturing Co Wave demultiplexer
US7619491B2 (en) 2006-06-12 2009-11-17 Murata Manufacturing Co., Ltd. Elastic wave duplexer
JPWO2008029641A1 (en) * 2006-08-30 2010-01-21 京セラ株式会社 Circuit board for duplexer device, duplexer, and communication apparatus
WO2008029641A1 (en) * 2006-08-30 2008-03-13 Kyocera Corporation Circuit board for wave separator device, wave separator, and communication device
JP2008271421A (en) * 2007-04-24 2008-11-06 Hitachi Metals Ltd Surface acoustic wave filter and multi-function component
US8330553B2 (en) 2007-10-01 2012-12-11 Panasonic Corporation Duplexer
US8368486B2 (en) 2007-10-01 2013-02-05 Panasonic Corporation Duplexer
JP5178729B2 (en) * 2007-10-01 2013-04-10 パナソニック株式会社 Duplexer
WO2009044516A1 (en) * 2007-10-01 2009-04-09 Panasonic Corporation Duplexer
US8416036B2 (en) 2009-12-25 2013-04-09 Murata Manufacturing Co., Ltd. Branching filter
US8847699B2 (en) 2010-04-30 2014-09-30 Murata Manufacturing Co., Ltd. Composite component
JP2013098804A (en) * 2011-11-01 2013-05-20 Taiyo Yuden Co Ltd Acoustic wave device
WO2014168161A1 (en) * 2013-04-11 2014-10-16 株式会社村田製作所 High frequency module
WO2014168162A1 (en) * 2013-04-11 2014-10-16 株式会社村田製作所 High frequency module
US9503051B2 (en) 2013-04-11 2016-11-22 Murata Manufacturing Co., Ltd. High-frequency module having a matching element coupled to a connection unit
JPWO2014168161A1 (en) * 2013-04-11 2017-02-16 株式会社村田製作所 High frequency module
US9602078B2 (en) 2013-04-11 2017-03-21 Murata Manufacturing Co., Ltd. High-frequency module having a matching element coupled to a connection unit
WO2015019722A1 (en) * 2013-08-06 2015-02-12 株式会社村田製作所 High frequency module
WO2015019980A1 (en) * 2013-08-06 2015-02-12 株式会社村田製作所 High-frequency module
JPWO2015019980A1 (en) * 2013-08-06 2017-03-02 株式会社村田製作所 High frequency module
US9929719B2 (en) 2013-08-06 2018-03-27 Murata Manufacturing Co., Ltd. High-frequency module
US9935613B2 (en) 2013-08-06 2018-04-03 Murata Manufacturing Co., Ltd. High-frequency module

Similar Documents

Publication Publication Date Title
US10454446B2 (en) High-frequency module
JP2004080233A (en) Branching filter
JP4000960B2 (en) Duplexer, communication equipment
US9503051B2 (en) High-frequency module having a matching element coupled to a connection unit
US7084718B2 (en) Band elimination filter, filter device, antenna duplexer and communication apparatus
EP1675262B1 (en) Duplexer
US20070046395A1 (en) Duplexer having matching circuit
US7149494B2 (en) Demultiplexer and communication device
US20130307639A1 (en) Branching filter and communication module component
TWI450659B (en) Circuit substrate
JPWO2015019794A1 (en) High frequency module
US9602078B2 (en) High-frequency module having a matching element coupled to a connection unit
JP2003115748A (en) Elastic surface wave divider, and communication device
US20140206299A1 (en) High-frequency module
US11558035B2 (en) Multiplexer
US20030220083A1 (en) High frequency composite component
JP5660223B2 (en) Demultiplexer
JP2003152590A (en) Antenna-switching module
KR20040011728A (en) Duplexer chip package and methode for manufacturing duplexer chip package
US11368177B2 (en) Radio frequency module and communication device
WO2007069574A1 (en) High-frequency circuit element
KR20220131671A (en) Filter device and SAW filter
KR100540544B1 (en) Semiconductor package
JP2005039407A (en) Branching filter
KR20040060050A (en) Method for manufacturing duplexer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080507