JP2004071774A - Plasma processing method using multi-chamber system - Google Patents
Plasma processing method using multi-chamber system Download PDFInfo
- Publication number
- JP2004071774A JP2004071774A JP2002227927A JP2002227927A JP2004071774A JP 2004071774 A JP2004071774 A JP 2004071774A JP 2002227927 A JP2002227927 A JP 2002227927A JP 2002227927 A JP2002227927 A JP 2002227927A JP 2004071774 A JP2004071774 A JP 2004071774A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plasma
- gas
- plasma processing
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【0001】
【産業上の利用分野】
本発明は、マルチチャンバシステムを用いたプラズマ処理方法に関する。
【0002】
【従来の技術】
従来からプラズマ処理には例えばプラズマエッチング(以下、単に「エッチング」と称す。)やプラズマアッシング(以下、単に「アッシング」と称す。)等がある。エッチング工程では例えば被処理体中の層間絶縁層(例えば、有機絶縁層)をマスク層のパターン開口を介してエッチングし、アッシング工程ではプラズマエッチング後のマスク層をアッシングにより除去していた。従来のプラズマ処理方法では、スループット向上のためにエッチングとアッシングを同一処理容器内で行なっていた。
【0003】
【発明が解決しようとする課題】
しかしながら、エッチングとアッシングを同一処理容器内で行なうと、エッチングによる副生成物、例えばFを含有する副生成物が処理容器の内壁や内部部品に付着し、この付着物が次のアッシング工程中にプラズマ化し、このプラズマが被処理体に作用して思わしくない影響を及ぼし、デバイス性能を劣化させる虞があった。
【0004】
本発明は、上記課題を解決するためになされたもので、エッチングによる副生成物の影響を受けることなくアッシングを行うことができるマルチチャンバシステムを用いたプラズマ処理方法を提供することを目的としている。
【0005】
【課題を解決するための手段】
本発明の請求項1に記載のマルチチャンバシステムを用いたプラズマ処理方法は、複数の処理容器と搬送手段を有するマルチチャンバシステムを用いたプラズマ処理方法において、上記搬送手段を介して一の処理容器内に被処理体を搬入する工程と、上記一の処理容器内にFを含む処理ガスを導入する工程と、上記ガスをプラズマ化し、被処理体中のSiを含有する第1層を覆っている第2層を、第2層を覆っているマスク層のパターン開口を介してエッチングして第1層を露出させる工程と、上記搬送手段を介して上記被処理体を上記一の処理容器から他の処理容器内へ搬送する工程と、上記他の処理容器内で上記被処理体のマスク層を除去する工程と、を有することを特徴とするものである。
【0006】
また、本発明の請求項2に記載のマルチチャンバシステムを用いたプラズマ処理方法は、請求項1に記載の発明において、上記第2層は、有機シロキサンによって形成されてなることを特徴とするものである。
【0007】
また、本発明の請求項3に記載のマルチチャンバシステムを用いたプラズマ処理方法は、複数の処理容器と搬送手段を有するマルチチャンバシステムを用いたプラズマ処理方法において、上記搬送手段を介して一の処理容器内に被処理体を搬入する工程と、上記一の処理容器内にFを含む処理ガスを導入する工程と、上記ガスをプラズマ化し、被処理体中のSiを含有する第1層の途中まで、第1層を覆っているマスク層のパターン開口を介してエッチングする工程と、上記搬送手段を介して上記被処理体を上記一の処理容器から他の処理容器内へ搬送する工程と、上記他の処理容器内で上記被処理体のマスク層を除去する工程と、を有することを特徴とするものである。
【0008】
また、本発明の請求項4に記載のマルチチャンバシステムを用いたプラズマ処理方法は、請求項1〜請求項3のいずれか1項に記載の発明において、上記第1層は、SiN、SiO2、SiCの中から選択されるいずれか一つによって形成されてなることを特徴とするものである。
【0009】
また、本発明の請求項5に記載のマルチチャンバシステムを用いたプラズマ処理方法は、請求項1〜請求項3のいずれか1項に記載の発明において、上記第1層は、ポリシリコン、単結晶シリコン、ドープトシリコン、アモルファスシリコンの中から選択されるいずれか一つによって形成されてなることを特徴とするものである。
【0010】
また、本発明の請求項6に記載のマルチチャンバシステムを用いたプラズマ処理方法は、請求項1〜請求項4のいずれか1項に記載の発明において、上記処理ガスは、CF4、CHF3、CH2F2、CH3F、C2F4、C2F6、C3F6、C3F8、C4F6、C4F8、C8F8の少なくともいずれか1つを含むガスであることを特徴とするものである。
【0011】
また、本発明の請求項7に記載のマルチチャンバシステムを用いたプラズマ処理方法は、請求項1〜請求項6のいずれか1項に記載の発明において、上記マスク層は、有機物によって形成されてなることを特徴とするものである。
【0012】
また、本発明の請求項8に記載のマルチチャンバシステムを用いたプラズマ処理方法は、請求項1〜請求項7のいずれか1項に記載の発明において、上記マスク層は、フォトレジストによって形成されてなることを特徴とするものである。
【0013】
また、本発明の請求項9に記載のマルチチャンバシステムを用いたプラズマ処理方法は、請求項1〜請求項8のいずれか1項に記載の発明において、上記マスク層を除去する工程では、N2及びH2を含むガスのプラズマを用いることを特徴とするものである。
【0014】
【発明の実施の形態】
以下、図1〜図3に示す実施形態に基づいて本発明について説明する。
まず、本発明に好適に用いられるマルチチャンバシステムについて説明する。本実施形態に用いられるマルチチャンバシステム10は、例えば図1に示すように、複数(本実施形態では4つ)の真空処理容器(以下、「プロセスチャンバ」と称す。)11〜14と、これらの第1〜第4プロセスチャンバ11〜14がそれぞれのゲートバルブ11A〜14Aを介して連結された五角形のトランスファチャンバ15と、トランスファチャンバ15の残余の壁面にゲートバルブ16A、17Aを介して連結された2つのカセットチャンバ16、17とを備えている。トランスファチャンバ15内には多関節型の搬送アーム15Aが配設され、この搬送アーム15Aを介してカセットチャンバ16内のカセットからいずれかのプロセスチャンバ11〜14へウエハWを一枚ずつ搬送する。第1〜第4プロセスチャンバ11〜14は、プロセスチャンバ内でプロセスガスのプラズマを発生してサセプタ11B〜14B上のウエハWに対してエッチングまたはアッシングを行うように構成されている。
【0015】
次に、本発明のマルチチャンバシステムを用いたプラズマ処理方法の一実施形態について図2をも参照しながら説明する。まず、カセットチャンバ16のゲートバルブ16Aを開き、搬送アーム15Aを介してカセットチャンバ16内のカセットからトランスファチャンバ15内へウエハWを搬入した後、ゲートバルブ16Aを閉じる。次いで、例えば第1プロセスチャンバ11のゲートバルブ11Aを開いた後、搬送アーム15Aを介してトランスファチャンバ15から第1プロセスチャンバ11内にウエハWを搬入し、サセプタ11B上に載置してゲートバルブ11Aを閉じる。次いで、第1プロセスチャンバ11内を排気しながらFを含む処理ガスをエッチングガスとして導入し、所定の真空度でプラズマ発生手段によってエッチングガスをプラズマ化し、ウエハW中のプラズマ処理対象部分をエッチングする。
【0016】
ウエハWのプラズマ処理対象部は、例えば図2の(a)に示すように、下から上に向かってメタル配線層21、Siを含有する第1層としてのバリア層22、第2層としての絶縁膜層23、マスク層24が形成され、また、マスク層24には所定のパターンで開口部24Aが形成されている。そして、プラズマ処理対象部にはマスク層24の開口部24Aを介してプラズマ処理が施される。プラズマ処理時には例えば同図の(b)に示すようにフロロカーボン等を含むガスを用いてマスク層24の開口部24Aから絶縁膜層23をエッチングしてバリア層22を露出させる。
【0017】
次いで、第1プロセスチャンバ11のゲートバルブ11Aを開き、搬送アーム15Aを介してエッチング後のウエハWを第1プロセスチャンバ11からトランスファチャンバ15へ搬出した後、ゲートバルブ11Aを閉じる。この後、例えば他の第2プロセスチャンバ12のゲートバルブ12Aを開き、搬送アーム15Aを介してエッチング後のバリア層22が露出したウエハWをトランスファチャンバ15から第2プロセスチャンバ12内のサセプタ12B上に載置してゲートバルブ12Aを閉じる。引き続き、第2プロセスチャンバ12内にN2とH2とを含むガスをアッシングガスとして導入し、プラズマ発生手段によってアッシングガスをプラズマ化し、同図の(c)に示すようにマスク層24をアッシングして除去する。
【0018】
このようにバリア層22上の絶縁膜層23のエッチングと、マスク層24の除去をそれぞれ別々の第1、第2プロセスチャンバ11、12内で行うことにより、第2プロセスチャンバ12内にエッチングによるFを含有する副生成物が付着していない状態、即ち、露出したバリア層22に作用するフッ素活性種が生成しない状態でマスク層24をアッシングにより除去できるため、フッ素活性種によるバリア層22の削れを抑制することができ、延いてはデバイスの劣化を防止することができる。
【0019】
また、第2プロセスチャンバ12内でアッシングを行っている間に、必要に応じて第1プロセスチャンバ11内をクリーニングし、エッチングによるFを含む副生成物を除去して次のエッチングに備える。クリーニングの際には、第1プロセスチャンバ11内にO2を含むガスを導入し、プラズマ発生手段を介して酸素をプラズマ化し、このプラズマを用いる。
【0020】
第2プロセスチャンバ12においてウエハWのマスク層24を除去した後、ゲートバルブ12Aが開き、搬送アーム15Aを介して第2プロセスチャンバ12内からトランスファチャンバ15内へウエハWを搬出する。そして、カセットチャンバ17のゲートバルブ17Aが開く。続いて、搬送アーム15Aを介してトランスファチャンバ15からカセットチャンバ17のカセット内にプラズマ処理後のウエハWを収納する。
【0021】
而して、シリコンを含有する第1層であるバリア層22としてはSiN、SiO2、SiCのいずれか1つによって形成されていることが好ましい。また、バリア層22を覆っている第2層である絶縁膜層23としてはデバイス性能を良くするために比誘電率が低い絶縁膜であることが好ましい。比誘電率が低い絶縁膜層23としては、例えば有機シロキサンによって形成されていることが好ましい。その他、第2層としての絶縁膜層23としては、例えばMSQ、ポーラスMSQ(JSR社の商品名:LKD)、ポーラスシリカ、FSG、CVD−SiOC(商品名:CORAL、Black Diamond等)によって形成されていることが好ましい。勿論、SiO2も用いることができる。
【0022】
また、第2層である絶縁膜層23をエッチングするFを含む処理ガスとしては、例えば、CF4、C2F4、C2F6、C3F6、C3F8、C4F6、C4F8、C8F8等のフロロカーボンや、CHF3、CH2F2、CH3F等のハイドロフロロカーボンの少なくともいずれか1つ以上を含むガスを用いることができる。また、これ以外にも、メタン(CH4)、四塩化炭素(CCl4)等やフッ素(F2)、三フッ化塩素(ClF3)等との混合ガスを用いることができる。また、これらに窒素(N2)、酸素(O2)、一酸化炭素(CO)、アルゴン(Ar)、ヘリウム(He)等を添加しても良い。マスク層24としては、例えば有機層が好ましく、また有機層としては例えばフォトレジストが好ましい。このマスク層24をアッシングにより除去するには、アッシングガスとして上記のN2とH2とを含むガスの他、酸素(O2)を含むガスのプラズマを使用することができる。
【0023】
マスク層24を除去するアッシングガスとして、N2を含むガス、またはN2とH2とを含むガスを使用すれば、シリコンを含有するバリア層22上にある絶縁膜層23の側面の削れを抑制することができる。
【0024】
以上説明したように本実施形態によれば、マルチチャンバシステム10を用いてウエハWに対してエッチング及びアッシングのプラズマ処理を施す際に、マルチチャンバ10のトランスファチャンバ15内の搬送アーム15Aを介してカセットチャンバ16から第1プロセスチャンバ11内にウエハWを搬入する工程と、この第1プロセスチャンバ11内にFを含むエッチングガスを導入する工程と、このエッチングガスをプラズマ化し、ウエハW中のSiを含有するバリア層22を覆っている絶縁膜層23を、この絶縁膜層23を覆っているマスク層24の開口部24Aを介してエッチングしてバリア層22を露出させる工程と、搬送アーム15Aを介してウエハWを第1プロセスチャンバ11から他の第2プロセスチャンバ12内へ搬送する工程と、第2プロセスチャンバ12内でウエハWのマスク層24を除去する工程とを有するため、第1プロセスチャンバ11内に付着したFを含む副生成物の影響を受けることなく、第2プロセスチャンバ12内においてウエハW中のマスク層24に対してアッシングを行なってマスク層24を除去することができる。この結果、ウエハWのバリア層22の削れを防止してデバイス性能の劣化を防止することができる。
【0025】
また、本発明は例えば図3に示す溝を形成する場合にも適用することができる。例えば図3の(a)に示すように、ウエハWには下から上に向かってメタル配線層31、第1層としてのシリコンを含有する絶縁膜層(例えば、SiO2膜層)32、マスク層(フォトレジスト層)33が形成され、また、マスク層33には所定のパターンで開口部33Aが形成されている。そして、本実施形態においても上記実施形態と同様に搬送アーム15Aを介してウエハWをカセットチャンバ16から第1プロセスチャンバ11内のサセプタ11A上に載置してゲートバルブ11Aを閉じた後、エッチングガスを第1プロセスチャンバ11内に導入し、プラズマ発生手段を介してエッチングガスをプラズマ化し、プラズマによって図3の(a)に示すようにマスク層33の開口部33AからSiを含有する絶縁膜層32を途中までエッチングして溝32Aを形成する(同図の(b)参照)。次いで、搬送アーム15Aを介して第1プロセスチャンバ11から第2プロセスチャンバ12内へ搬送した後、ゲートバルブ12Aを閉じ、アッシングガスを第2プロセスチャンバ12内へ導入し、プラズマ発生手段を介してアッシングガスをプラズマ化し、プラズマによってマスク層33をアッシングして除去する(同図の(c)参照)。
【0026】
而して、上記実施形態において、第1プロセスチャンバ11内ではエッチングガスとしては、例えばC4F8(またはC5F8、C4F6)とCOとO2とArの混合ガス等を使用することができる。シリコンを含有する絶縁膜層32が有機系の酸化シリコン膜の場合には、更にN2を加えると良い。また、第2プロセスチャンバ12内ではアッシングガスとしては、例えば、N2を含むガス、またはN2とH2とを含むガスを使用することができる。本実施形態においても上記実施形態と同様に、第2プロセスチャンバ12内でアッシングを行っている間に、第1プロセスチャンバ11内で例えば酸素ガスのプラズマを用いて第1プロセスチャンバ11内の部品に付着したフッ素を含有する副生成物を除去する。本実施形態においても上記実施形態と同様の作用効果を期することができる。
【0027】
【実施例】
以下、本発明の実施例を具体的に説明する。
実施例1
本実施例では図1に示すマルチチャンバシステム10を用いて図2に示すウエハWのプラズマ処理を行った。本実施例に用いたウエハWは、バリア層22の種類のみをSiN、SiO2、SiCに変え、バリア層22を覆っている絶縁膜層23が有機シロキサンで、マスク層24がフォトレジストによって形成されている。これら3種類のウエハWをそれぞれ第1プロセスチャンバ11内に搬入した後、第1プロセスチャンバ11内にC4F8、Ar、N2の混合ガスを所定の流量(C4F8:Ar:N2=6sccm:1000sccm:150sccm)でエッチングガスとして導入し、例えば150mTorrの圧力下でこのエッチングガスをプラズマ化し、このプラズマによってバリア層22を覆っている絶縁膜層23のエッチングを行った。エッチング後、各ウエハWを第1プロセスチャンバ11から第2プロセスチャンバ12内へ搬送した後、第2プロセスチャンバ12内にN2ガスとH2ガスの混合ガスをアッシングガスとして導入し、このアッシングガスをプラズマ化し、このプラズマによってマスク層24のアッシングをそれぞれ行った。
【0028】
比較例1
本比較例では同一第1プロセスチャンバ11内で実施例1と同様のプロセス条件で3種類のウエハWのエッチングとアッシングをそれぞれ行った。
【0029】
実施例1と比較例1のマスク層24のアッシング時のバリア層22のエッチングレートを比較した結果、バリア層22が窒化シリコンの場合には実施例1のエッチングレートが比較例1のエッチングレートの1/9であり、炭化シリコンの場合には1/17であり、酸化シリコンの場合には1/66であった。
【0030】
上記実施形態では第1層がSiN、SiO2、SiCによって形成されている場合について説明したが、第1層がポリシリコン、単結晶シリコン、ドープトシリコン、アモルファスシリコンによって形成されている場合にも本発明を適用することができる。
【0031】
【発明の効果】
本発明の請求項1〜請求項9によれば、エッチングによる副生成物の影響を受けることなくアッシングを行うことができるマルチチャンバシステムを用いたプラズマ処理方法を提供することができる。
【図面の簡単な説明】
【図1】本発明に好適に用いられるマルチチャンバシステムの一例を模式的に示す平面図である。
【図2】本発明の一実施形態で使用したウエハの要部を示す断面概略図である。
【図3】本発明の他の実施形態で使用したウエハの要部を示す断面概略図である。
【符号の説明】
W ウエハ(被処理体)
10 マルチチャンバシステム
11、12、13、14 プロセスチャンバ(処理容器)
15 トランスファチャンバ
15A 搬送アーム(搬送手段)
22、32 バリア層(第1層)
23、32 絶縁膜層(第2層)
24、33 マスク層[0001]
[Industrial applications]
The present invention relates to a plasma processing method using a multi-chamber system.
[0002]
[Prior art]
Conventionally, plasma processing includes, for example, plasma etching (hereinafter, simply referred to as "etching") and plasma ashing (hereinafter, simply referred to as "ashing"). In the etching step, for example, an interlayer insulating layer (for example, an organic insulating layer) in the object to be processed is etched through the pattern opening of the mask layer, and in the ashing step, the mask layer after the plasma etching is removed by ashing. In the conventional plasma processing method, etching and ashing are performed in the same processing container in order to improve throughput.
[0003]
[Problems to be solved by the invention]
However, when etching and ashing are performed in the same processing vessel, a by-product of the etching, for example, a by-product containing F, adheres to the inner wall and internal components of the processing vessel, and this adhered substance is formed during the next ashing step. Plasma is generated, and this plasma acts on the object to be processed, giving an undesired effect, and may degrade device performance.
[0004]
The present invention has been made in order to solve the above problems, and has as its object to provide a plasma processing method using a multi-chamber system capable of performing ashing without being affected by by-products of etching. .
[0005]
[Means for Solving the Problems]
A plasma processing method using a multi-chamber system according to claim 1 of the present invention is a plasma processing method using a multi-chamber system having a plurality of processing containers and a transfer unit, wherein one processing container is provided via the transfer unit. Loading the object to be processed into the processing container, introducing a processing gas containing F into the one processing container, converting the gas into plasma, and covering the first layer containing Si in the object to be processed. Etching the second layer through a pattern opening of the mask layer covering the second layer to expose the first layer, and removing the object from the one processing container via the transport means. And a step of removing the mask layer of the object to be processed in the another processing container.
[0006]
According to a second aspect of the present invention, there is provided a plasma processing method using the multi-chamber system according to the first aspect, wherein the second layer is formed of an organic siloxane. It is.
[0007]
A plasma processing method using a multi-chamber system according to a third aspect of the present invention is a plasma processing method using a multi-chamber system having a plurality of processing vessels and a transfer unit. A step of loading the object to be processed into the processing container; a step of introducing a processing gas containing F into the one processing container; and a step of converting the gas into plasma to form a first layer containing Si in the object to be processed. A step of etching halfway through a pattern opening of the mask layer covering the first layer, and a step of transporting the object to be processed from the one processing vessel into another processing vessel via the transporting means. And removing the mask layer of the object to be processed in the other processing container.
[0008]
Further, in the plasma processing method using the multi-chamber system according to claim 4 of the present invention, in the invention according to any one of claims 1 to 3, the first layer is made of SiN, SiO 2. , And SiC.
[0009]
Further, in the plasma processing method using the multi-chamber system according to claim 5 of the present invention, in the invention according to any one of claims 1 to 3, the first layer is made of polysilicon, It is characterized by being formed of any one selected from crystalline silicon, doped silicon and amorphous silicon.
[0010]
Further, in the plasma processing method using the multi-chamber system according to claim 6 of the present invention, in the invention according to any one of claims 1 to 4, the processing gas is CF 4 , CHF 3. , CH 2 F 2 , CH 3 F, C 2 F 4 , C 2 F 6 , C 3 F 6 , C 3 F 8 , C 4 F 6 , C 4 F 8 , C 8 F 8 The gas is characterized by containing.
[0011]
Further, in the plasma processing method using the multi-chamber system according to claim 7 of the present invention, in the invention according to any one of claims 1 to 6, the mask layer is formed of an organic material. It is characterized by becoming.
[0012]
Also, in the plasma processing method using the multi-chamber system according to claim 8 of the present invention, in the invention according to any one of claims 1 to 7, the mask layer is formed of a photoresist. It is characterized by becoming.
[0013]
In the plasma processing method using the multi-chamber system according to the ninth aspect of the present invention, in the method according to any one of the first to eighth aspects, the step of removing the mask layer may include: It is characterized by using a plasma of a gas containing H 2 and H 2 .
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described based on the embodiment shown in FIGS.
First, a multi-chamber system suitably used in the present invention will be described. The multi-chamber system 10 used in the present embodiment includes a plurality (four in the present embodiment) of vacuum processing vessels (hereinafter, referred to as “process chambers”) 11 to 14 as shown in FIG. The first to fourth process chambers 11 to 14 are connected via
[0015]
Next, an embodiment of a plasma processing method using the multi-chamber system of the present invention will be described with reference to FIG. First, the
[0016]
As shown in, for example, FIG. 2A, the portion of the wafer W to be subjected to the plasma processing includes a
[0017]
Next, the
[0018]
As described above, the etching of the insulating
[0019]
Further, while the ashing is performed in the second process chamber 12, the inside of the first process chamber 11 is cleaned as necessary to remove by-products including F by etching to prepare for the next etching. At the time of cleaning, a gas containing O 2 is introduced into the first process chamber 11, oxygen is converted into plasma through plasma generation means, and this plasma is used.
[0020]
After removing the
[0021]
Thus, it is preferable that the
[0022]
Examples of the processing gas containing F for etching the insulating
[0023]
As the ashing gas to remove the
[0024]
As described above, according to the present embodiment, when performing the etching and ashing plasma processing on the wafer W using the multi-chamber system 10, the transfer arm 15A in the
[0025]
In addition, the present invention can be applied to, for example, a case where a groove shown in FIG. 3 is formed. For example, as shown in FIG. 3A, a
[0026]
Thus, in the above embodiment, as the etching gas in the first process chamber 11, for example, a mixed gas of C 4 F 8 (or C 5 F 8 , C 4 F 6 ), CO, O 2, and Ar is used. Can be used. When the insulating
[0027]
【Example】
Hereinafter, examples of the present invention will be specifically described.
Example 1
In the present embodiment, the plasma processing of the wafer W shown in FIG. 2 was performed using the multi-chamber system 10 shown in FIG. In the wafer W used in this example, only the type of the
[0028]
Comparative Example 1
In this comparative example, etching and ashing of three types of wafers W were performed in the same first process chamber 11 under the same process conditions as in Example 1.
[0029]
As a result of comparing the etching rate of the
[0030]
In the above embodiment, the case where the first layer is formed of SiN, SiO 2 , or SiC has been described. However, the case where the first layer is formed of polysilicon, single crystal silicon, doped silicon, or amorphous silicon is also described. The present invention can be applied.
[0031]
【The invention's effect】
According to the first to ninth aspects of the present invention, it is possible to provide a plasma processing method using a multi-chamber system capable of performing ashing without being affected by by-products due to etching.
[Brief description of the drawings]
FIG. 1 is a plan view schematically showing an example of a multi-chamber system suitably used in the present invention.
FIG. 2 is a schematic sectional view showing a main part of a wafer used in one embodiment of the present invention.
FIG. 3 is a schematic sectional view showing a main part of a wafer used in another embodiment of the present invention.
[Explanation of symbols]
W Wafer (workpiece)
10
15 Transfer chamber 15A Transfer arm (transport means)
22, 32 barrier layer (first layer)
23, 32 insulating film layer (second layer)
24, 33 mask layer
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002227927A JP2004071774A (en) | 2002-08-05 | 2002-08-05 | Plasma processing method using multi-chamber system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002227927A JP2004071774A (en) | 2002-08-05 | 2002-08-05 | Plasma processing method using multi-chamber system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004071774A true JP2004071774A (en) | 2004-03-04 |
Family
ID=32014808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002227927A Pending JP2004071774A (en) | 2002-08-05 | 2002-08-05 | Plasma processing method using multi-chamber system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004071774A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006100628A (en) * | 2004-09-30 | 2006-04-13 | Hitachi High-Technologies Corp | Method of plasma processing |
KR100655445B1 (en) | 2005-10-04 | 2006-12-08 | 삼성전자주식회사 | Apparatus and method for treating plasma, and facility for manufacturing semiconductor devices |
KR20070111165A (en) * | 2006-05-17 | 2007-11-21 | 동부일렉트로닉스 주식회사 | Removing method of copper diffusion barrier layer |
JP2007537602A (en) * | 2004-05-11 | 2007-12-20 | アプライド マテリアルズ インコーポレイテッド | Carbon doped silicon oxide etching using H2 additive in fluorocarbon chemical etching |
US7622725B2 (en) | 2005-03-30 | 2009-11-24 | Panaosnic Corporation | Impurity introducing apparatus and impurity introducing method |
JP4825911B2 (en) * | 2006-03-24 | 2011-11-30 | アプライド マテリアルズ インコーポレイテッド | Plasma etching and photoresist strip process with defluorination and wafer defluorination steps in intervening chamber |
JP2016174013A (en) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | Semiconductor device manufacturing method |
-
2002
- 2002-08-05 JP JP2002227927A patent/JP2004071774A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007537602A (en) * | 2004-05-11 | 2007-12-20 | アプライド マテリアルズ インコーポレイテッド | Carbon doped silicon oxide etching using H2 additive in fluorocarbon chemical etching |
JP2006100628A (en) * | 2004-09-30 | 2006-04-13 | Hitachi High-Technologies Corp | Method of plasma processing |
JP4537818B2 (en) * | 2004-09-30 | 2010-09-08 | 株式会社日立ハイテクノロジーズ | Plasma processing method |
US7622725B2 (en) | 2005-03-30 | 2009-11-24 | Panaosnic Corporation | Impurity introducing apparatus and impurity introducing method |
US7626184B2 (en) | 2005-03-30 | 2009-12-01 | Panasonic Corporation | Impurity introducing apparatus and impurity introducing method |
KR100655445B1 (en) | 2005-10-04 | 2006-12-08 | 삼성전자주식회사 | Apparatus and method for treating plasma, and facility for manufacturing semiconductor devices |
JP4825911B2 (en) * | 2006-03-24 | 2011-11-30 | アプライド マテリアルズ インコーポレイテッド | Plasma etching and photoresist strip process with defluorination and wafer defluorination steps in intervening chamber |
KR20070111165A (en) * | 2006-05-17 | 2007-11-21 | 동부일렉트로닉스 주식회사 | Removing method of copper diffusion barrier layer |
JP2016174013A (en) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | Semiconductor device manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8492287B2 (en) | Substrate processing method | |
US6872322B1 (en) | Multiple stage process for cleaning process chambers | |
US4613400A (en) | In-situ photoresist capping process for plasma etching | |
JP2010245512A (en) | Method and system for etching substrate | |
JPH05226299A (en) | Manufacture of semiconductor device | |
JP4326746B2 (en) | Plasma processing method | |
US11605539B2 (en) | Defect correction on metal resists | |
KR20030031190A (en) | Integration of silicon etch and chamber cleaning processes | |
JP2018207088A (en) | Etching method | |
US6897120B2 (en) | Method of forming integrated circuitry and method of forming shallow trench isolation in a semiconductor substrate | |
JPH1168095A (en) | Semiconductor device and its manufacture | |
JP2004071774A (en) | Plasma processing method using multi-chamber system | |
JP2006270030A (en) | Plasma treatment method and post-treatment method | |
JP2011151141A (en) | Substrate processing method and storage medium | |
JP2003282539A (en) | Plasma etching method | |
JP5233097B2 (en) | Substrate processing method, substrate processing apparatus, and storage medium | |
EP0791669B1 (en) | Method for etching inside of cvd reaction chamber | |
TWI817066B (en) | Methods for etching a material layer for semiconductor applications | |
US7199018B2 (en) | Plasma assisted pre-planarization process | |
US20050090113A1 (en) | Method for removing photoresist after etching the metal layer | |
US7055532B2 (en) | Method to remove fluorine residue from bond pads | |
JP2597606B2 (en) | Dry etching method of silicon nitride film | |
JP2003197617A (en) | Method for reducing photoresist contamination from silicon carbide film | |
US20050239290A1 (en) | Trench photolithography rework for removal of photoresist residue | |
US6329294B1 (en) | Method for removing photoresist mask used for etching of metal layer and other etching by-products |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050715 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20070614 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |