JP2004064682A - Quadrature synchronous detector, rake receiver, interference wave canceller, and impedance measuring device - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a quadrature synchronous detector capable of properly reducing influence caused by an interference wave, a rake receiver using the quadrature synchronous detector, an interference wave canceller, and an impedance measuring device. <P>SOLUTION: The quadrature synchronous detector 100 performs quadrature synchronous detection to produce a reference signal of a common phase stem component and a quadrature stem component of a desired wave from an input signal including the desired wave and at least one interference wave. The detectro 100 comprises calculating means 104 for calculating the phase rotation volume caused by the interference wave in the reference signal of the common phase stem component and the quadrature stem component, each produced by the quadrature synchronous detection based on information on the level of the interference wave and the delay time of the interference wave; and a plurality of controlling means 101, 102, 106 for each controlling the reference signal of the common phase stem component and the quadrature stem component, each produced by the quadrature synchronous detection to become the reference signal of the common phase stem component and the quadrature stem component each produced by the quadrature synchronous detection when the interference wave is not included. <P>COPYRIGHT: (C)2004,JPO

Description

の演算を行い、時間幅ｎ（ｎは実数）の設定により相関器出力の値は変化する。このため、相関器を通過した信号は、相関を検出するための時間幅に起因する誤差が生じるという問題がある。
【０００６】
また、二乗回路のダイナミックレンジは、雑音などにより、二乗回路の入力レベルが設定値より高くなる場合は、ダイナミックレンジが不足し、二乗回路を通過した信号は、二乗回路入力レベルに起因する誤差が生じ、歪の発生や誤り特性の劣化が生じるという問題がある。
【０００７】
上記に加え、参考文献２に示した従来のレイク受信器は、妨害となるレイリーフエージング波を二乗するため、各レイリーフエージング波の遅延時間が希望波の遅延時間に一致していない状態では、妨害波となるレイリーフエージング波は希望波に対し相関の低い雑音となるため、希望波信号の抽出や希望波信号の周波数再生、位相再生の誤差は、妨害波となるレイリーフエージング波の電力に依存するという問題がある。
【０００８】
また、参考文献３に示した従来のインピーダンス測定器においても、同様に相関器と二乗回路を使用しているため、上記と同様の問題がある。
相関器を通過した測定信号は、相関を検出するための時間幅に起因する測定誤差が生じる。
【０００９】
また、二乗回路のダイナミックレンジの問題点は、例えば参考文献３を例にした場合、平衡点以外での測定信号レベルをｖ１、平衡点での測定信号レベルをｖ２とすると、二乗回路のダイナミックレンジはｖ１^２−ｖ２^２＝（ｖｌ＋ｖ２）（ｖ１−ｖ２）となり、二乗回路を使用しない場合に必要なダイナミックレンジはｖｌ−Ｖ２であるため、二乗回路によりｖｌ＋ｖ２倍のダイナミックレンジが必要となる。このため、雑音などにより、二乗回路の入力レベルが設定値より高くなる場合は、ダイナミックレンジが不足し、二乗回路を通過した信号は、二乗回路入力レベルに起因する誤差が生じるという問題がある。
【００１０】
上記に加え、参考文献３に示した従来のインピーダンス測定器は、同文献の記載のとおり、測定信号レベルは到来外来波の信号レベルにより決定されるため、到来外来波の信号レベルが高くなれば、必要な測定信号レベルも高くしなければならないという問題点がある。
【００１１】
本発明は、かかる問題を解決するためになされたものであり、その目的は、妨害波の影響を適切に除去し、希望波成分の抽出を可能とする直交同期検波器、直交同期検波器を使用したレイク受信器、干渉波キャンセラ、およびインピーダンス測定器を提供することにある。
【００１２】
【課題を解決するための手段】
そこで、本発明では下記の手段を用いることにより、上記問題を解決している。
本発明による直交同期検波器は、トレーニング信号、遅延プロファイルなどの妨害波のレベルと遅延時間を得るための信号を使用して得た妨害波レベルと妨害波の遅延時間から妨害波による直交同期検波器の同相軸、直交軸の位相回転量を算出し、妨害がない時の直交同期検波器の同相軸、直交軸の基準信号になるように直交同期検波器の同相軸、直交軸の基準信号制御をすることにより、妨害波による同相軸、直交軸の位相回転の影響をなくしている。
この基準信号制御を行う手段として、本発明は、直交同期検波の同相軸、直交軸の基準信号を生成する位相同期ループにおいて、妨害波による位相回転量を記憶するし、記憶した位相回転量を希望波と直交するように制御する手段、または妨害波が存在しない時点における位相同期ループにより制御する周波数発振器の位相を記憶し、妨害波が存在する時点では同周波数発振器の位相制御を行わない手段を用いている。
【００１３】
また、請求項２に係る発明は、請求項１において、前記位相同期ループは、さらに前記妨害波のレベルが所定値以内か否かを判断し、前記メモリを制御する判定制御手段を含み、前記判定制御手段は、前記妨害波のレベルが所定値以内と判断した場合は、前記妨害波による位相回転量を前記メモリに記憶させ、前記妨害波のレベルが所定値を超えると判断した場合は、前記妨害波による位相回転量を前記メモリに記憶させ内容に制御する構成を有している。
【００１４】
また、請求項３に係る発明は、請求項１または２において、前記直交同期検波器は、さらに同一チャネル妨害波およびフェージングにより発生する妨害波を含む妨害波によって生じる前記同相軸成分および前記直交軸成分の位相回転、またはドップラーシフトを含む位相回転要因の発生によって生ずる位相回転の影響を受けた信号を発生する第２の周波数発振器と、前記位相同期ループに含まれる周波数発振器が発生させる信号の位相と前記第２の周波数発振器が発生させる信号の位相との位相差を検出する手段と、前記第２の周波数発振器が発生する信号であって、前記妨害波または前記ドップラーシフトを含む位相回転要因の影響を受けた信号の位相から前記位相差を検出する手段が検出した位相差を除去するように補正する手段を備えた構成を有している。
【００１５】
また、請求項４に係る発明は、希望波と少なくとも１波以上の妨害波が混在する信号を入力とし、前記希望波に前記各妨害波を同位相で加算するレイク受信器において、請求項１または２に記載の直交同期検波器と、前記入力された信号を遅延させる１または複数の遅延タップと、前記各遅延タップを通過した各受信信号に前記直交同期検波器によって生成された直交同期検波後の前記同相軸成分および前記直交軸成分の基準信号を乗算する手段と、前記乗算する手段によって前記各遅延タップを通過した各受信信号を同相軸成分と直交軸成分の信号とに分離する手段とを備えた構成を有している。
【００１６】
また、請求項５に係る発明は、希望波と少なくとも１波以上の妨害波が混在する入力信号から前記希望波を抽出するための干渉波キャンセラにおいて、請求項１または２に記載の直交同期検波器と、前記直交同期検波器における直交同期検波によって生成される前記妨害波による位相誤差信号と周波数誤差信号とに基づいて前記妨害波を再生する手段と、前記妨害波を再生する手段によって再生された妨害波を前記希望波と前記各妨害波とが混在する入力信号から除去する手段とを備えた構成を有している。
【００１７】
また、請求項６に係る発明は、妨害信号が生ずることがある被測定物のインピーダンスを測定するためのインピーダンス測定器において、測定用信号を発生する信号発生手段と、前記信号発生手段が発生する前記測定用信号を入力とし、前記被測定物が接続されたときに得られる不平衡信号を生成するブリッジと、前記ブリッジによって生成された不平衡信号を入力とする請求項１または２に記載の直交同期検波器とを備え、前記直交同期検波器は、前記直交同期検波器に入力される信号の位相と前記直交同期検波によって生成される基準信号の位相との位相差に関する情報を前記信号発生手段に供給し、前記信号発生手段は、前記位相差に関する情報に基づいて前記直交同期検波器に入力される信号の位相と前記直交同期検波によって生成される前記基準信号の位相とが一致するように前記測定用信号の位相を制御し、前記直交同期検波器は、前記直交同期検波によって得られた直交軸信号成分を検出信号として出力する構成を有している。
【００１８】
また、請求項７に係る発明は、請求項６において、前記ブリッジは、前記直交同期検器によって出力された検出信号が所定値以下となるように前記ブリッジを構成するインピーダンスを変更する構成を有している。
【００１９】
また、請求項８に係る発明は、請求項６において、前記被測定物は、所定のネットワークであり、インピーダンス測定に妨害を与える前記妨害信号を反射信号検出端子経由で検出し、前記測定用信号を進行信号端子に供給し、前記反射信号検出端子経由で検出されて前記直交同期検波器に入力され、前記直交同期検波器によって生成された前記直交軸成分の信号と、前記進行信号端子に供給された前記測定用信号とに基づいて反射係数を測定する構成を有している。
【００２０】
また、請求項９に係る発明は、請求項６において、前記インピーダンス測定器は、前記測定用信号に妨害を与える妨害信号を被測定物接続端子経由で検出し、前記測定用信号が前記被測定物接続端子の一つの端子に接続され、前記被測定物接続端子の残りの端子に前記直交同期検波器が接続され、前記直交同期検波器による直交同期検波によって得られた直交軸成分の信号の振幅が所定値以下となるようにベクトル比検出を行う構成を有している。
【００２１】
また、請求項１０に係る発明は、請求項６において、前記インピーダンス測定器は、Ｉ−Ｖ法、およびＲＦ−ＩＶ法に基づいてインピーダンスを測定し、前記測定用信号に妨害を与える前記妨害信号を前記被測定物接続端子で検出し、前記測定用信号を電流または電圧検出用抵抗に接続し、電流計電圧計端子の各々に前記直交同期検波器を接続し、前記各直交同期検波器によって得られる直交軸成分の信号を電圧計および電流計に出力することにより、前記測定用信号の電圧または電流を検出する構成を有している。
【００２２】
また、請求項１１に係る発明は、請求項６から１０のいずれかにおいて、前記インピーダンス測定器は、さらに、前記測定用信号に妨害を与える前記妨害信号のキャリア周波数とキャリア位相を再生するための周波数および位相を検出し、検出した妨害信号に基づいて検出した妨害信号を復調して再変調した信号を減算することにより、変調成分を除去する手段を備えた構成を有している。
【００２３】
また、請求項１２に係る発明は、請求項６から１１のいずれかにおいて、前記インピーダンス測定器は、さらに、前記妨害信号に基づいて前記妨害信号を復調して再変調した信号を減算することによって変調成分を除去し、前記変調成分を除去した後の信号を測定用信号とする構成を有している。
【００２４】
また、請求項１３に係る発明は、請求項６から１２のいずれかにおいて、前記インピーダンス測定器は、前記妨害信号を測定回路、または空中線とは別の回路、または空中線により取り出す構成を有している。
【００２５】
また、請求項１４に係る発明は、請求項６から１３のいずれかにおいて、前記インピーダンス測定器は、放送波へ与える妨害を軽減するため、前記測定用信号が妨害を与える周波数成分中に放送内容に応じて前記周波数成分を含む信号を発生し、前記測定用信号が妨害を与える影響を軽減する構成を有している。
【００２６】
また、請求項１５に係る発明は、請求項６から１４のいずれかにおいて、前記インピーダンス測定器は、さらに、指定した周波数幅を指定した間隔で測定周波数を掃引させる手段を備え、インピーダンス測定によって得られる結果を画面表示、保存、または印字出力する構成を有している。
【００２７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
図１は、本発明の第１の実施の形態に係る直交同期検波器のブロック構成を示す図である。図１において、直交同期検波器１００は、位相検出手段１０１、第１のメモリ１０２、遅延プロファイル検出手段１０３、位相回転量算出手段１０４、第２のメモリ１０５、および減算器１０６によって構成される。入力信号は、図１の左側から入力される。
【００２８】
位相検出手段１０１は、希望波と妨害波が混在する入力信号において、希望波と妨害波が混在した状態の位相を検出し、第１のメモリ１０２に出力する手段である。
第１のメモリ１０２は、位相検出手段１０１によって出力された位相の情報を記憶し、減算器１０６に出力する手段である。
遅延プロファイル検出手段１０３は、希望波と妨害波が混在する入力信号に基づいて妨害波レベルと妨害波の遅延時間を検出し、検出した妨害波レベルと妨害波の遅延時間の情報を位相回転量算出手段１０４に出力するための手段である。
【００２９】
位相回転量算出手段１０４は、遅延プロファイル検出手段１０３によって出力された妨害波レベルと妨害波の遅延時間の情報に基づいて妨害波による直交同期検波器の同相軸、直交軸の基準信号の位相回転量を算出し、同相軸および直交軸の基準信号の位相回転量に関する情報を第２のメモリ１０５に出力する手段である。
第２のメモリ１０５は、位相回転量算出手段１０４によって出力された同相軸および直交軸の基準信号の位相回転量に関する情報を記憶し、減算器１０６に出力する手段である。
【００３０】
減算器１０６は、第１のメモリ１０２に記憶された希望波と妨害波が混在する入力信号の位相から第２のメモリ１０５に記憶された位相回転量を差し引き、差し引いて得られた情報を出力する手段である。
したがって、本発明の第１の実施の形態に係る直交同期検波器１００は、図２に示すように、妨害波による直交同期検波器の基準信号の回転φを検出してキャンセルすることにより、妨害波がない（希望波のみの）直交同期検波器の基準信号を得ることができる。
【００３１】
図３は、本発明の第２の実施の形態に係る直交同期検波器のブロック構成を示す図である。図３において、直交同期検波器３００は、遅延プロファイル検出手段１０３、位相回転量算出手段１０４、位相回転手段３０２、第２のメモリ１０５、および加算器３０４によって構成される。入力信号は、図３の左側から入力される。
【００３２】
ここで、本発明の第２の実施の形態に係る直交同期検波器３００を構成する構成手段のうち、上記本発明の第１の実施の形態に係る直交同期検波器１００における構成手段と同様の処理を行うものには同一の符号を付し、その説明を省略する。
【００３３】
位相回転手段３０２は、加算器３０４で加算された信号が希望波と直交するように位相回転量算出手段１０４で算出された同相軸、直交軸の基準信号の位相回転を制御させメモリ１０５へ出力するための手段である。
これにより、図４に示すように妨害波を希望波と直交させることにより、妨害波による直交同期検波器の位相回転を微小にすることができる。
【００３４】
図５は、本発明の第３の実施の形態に係る直交同期検波器のブロック構成を示す図である。図５において、直交同期検波器５００は、位相検出手段１０１、メモリ５０２、遅延プロファイル検出手段１０３、妨害量算出手段５０４、および判定器５０５によって構成される。入力信号は、図５の左側から入力される。
ここで、本発明の第３の実施の形態に係る直交同期検波器５００を構成する構成手段のうち、上記本発明の第１の実施の形態に係る直交同期検波器１００における構成手段と同様の処理を行うものには同一の符号を付し、その説明を省略する。
【００３５】
メモリ５０２は、判定器５０５の制御の下、位相検出手段１０１によって出力された位相の情報を記憶し、直交同期検波器５００の外部の装置に出力する手段である。
妨害量算出手段５０４は、遅延プロファイル検出手段１０３によって出力された妨害波レベルと妨害波の遅延時間の情報に基づいて、妨害波による妨害量を算出し、算出した妨害量に関する情報を判定器５０５に出力するための手段である。
【００３６】
判定器５０５は、妨害量算出手段５０４によって出力された妨害波による妨害量に関する情報を入力とし、この情報に基づいて上記の妨害量が所定量か否かを判断し、妨害量が所定値以下の場合は位相検出手段１０１によって出力された位相の情報をメモリ５０２に記憶させ、妨害量が所定値を超える場合は位相検出手段１０１によって出力された位相の情報をメモリ５０２に記憶させないように制御する手段である。
【００３７】
したがって、本発明の第３の実施の形態に係る直交同期検波器５００は、図６に示すように、妨害波による基準信号の位相回転の影響が所定値以下の位相検出を行うことから、妨害波による直交同期検波器の基準信号の位相回転を微小にすることができる。
【００３８】
図７は、本発明の第４の実施の形態に係る直交同期検波器のブロック構成を示す図である。図７において、直交同期検波器７００は、位相同期ループ７０１、位相検出器７０２、メモリ７０３、第１の加算器７０４、第２の加算器７０５、９０度移相器７０６、第１の乗算器７０７、第２の乗算器７０８、第１の低域通過フィルタ（以下、ＬＰＦという。）７０９、および第２の低域通過フィルタ７１０によって構成される。入力信号は、図７の左側から入力される。
【００３９】
位相同期ループ７０１は、希望波と妨害波の混在した入力信号に同期させて得られる信号（以下、周波数信号という。）を発生させ、位相検出器７０２および第２の加算器７０５に出力する手段である。
位相検出器７０２は、位相同期ループ７０１によって出力された信号に基づいて、この出力信号の位相を検出し、検出した位相の情報をメモリ７０３に出力する手段である。
【００４０】
メモリ７０３は、位相検出器７０２によって出力された位相の情報を記憶し、第１の加算器７０４に出力する手段である。
第１の加算器７０４は、メモリ７０３に格納された位相の情報と、本発明の第１〜３の実施の形態において説明した装置構成によって得られた妨害波の影響のない位相の情報とを入力とし、メモリ７０３に格納された位相から妨害波の影響のない位相を差し引き、差し引いて得られた位相差に関する情報を第２の加算器７０５に出力するための手段である。したがって、第１の加算器７０４からの出力は、入力信号が妨害波によって位相回転した量に関する情報が出力される。
【００４１】
第２の加算器７０５は、位相同期ループ７０１によって出力された周波数信号と、第１の加算器７０４によって出力された位相回転量に関する情報とを入力とし、周波数信号の位相を上記位相回転量だけ引き戻し、希望波と同相の信号を生成し、９０度移相器７０６および第１の乗算器７０７に出力するための手段である。
【００４２】
第１の乗算器７０７は、希望波と妨害波の混在した入力信号と、第２の加算器７０５によって得られた希望波と同相の信号とを入力とを掛算し、掛算して得られた結果を第１のＬＰＦ７０９に出力するための手段である。
第１のＬＰＦ７０９は、第１の乗算器７０７によって出力された信号のうち、低周波成分を抽出して不図示の外部の装置に出力するための手段である。これにより同相軸成分の信号が得られる。
【００４３】
９０度移相器７０６は、入力された第２の加算器７０５によって得られた希望波と同相の信号の位相を９０°引き戻し、位相を引き戻して得られた信号を第２の乗算器７０８に出力するための手段である。
第２の乗算器７０８は、希望波と妨害波の混在した入力信号と、９０度移相器７０６によって位相が引き戻された信号とを入力とし、入力されたこれらの信号とを掛算し、掛算して得られた結果を第２のＬＰＦ７１０に出力するための手段である。
【００４４】
第２のＬＰＦ７１０は、第２の乗算器７０８によって出力された信号のうち、低周波成分を抽出して不図示の外部の装置に出力するための手段である。これにより直交軸成分の信号が得られる。
以上説明したように、本発明の第４の実施の形態に係る直交同期検波器は、希望波と位相同期した信号を生成できるため、妨害波による影響を排除した直交同期検波器を実現できる。
【００４５】
図８は、本発明の第５の実施の形態に係る直交同期検波器のブロック構成を示す図である。図８は図１に示した本発明による直交同期検波器の基準信号の周波数、位相を得る実施例を示している。図８において、直交同期検波器８００は、第１の周波数発振器８０１、第１の乗算器８０２、第２の周波数発振器８０３、９０度移相器８０４、第２の乗算器８０５、第３の乗算器８０６、第１の低域通過フィルタ（以下、ＬＰＦという。）８０７、第２の低域通過フィルタ８０８、第４の乗算器８０９、微分器８１０、第５の乗算器８１１、キャリア位相再生手段８１２、ローカル位相制御手段８１３、キャリア周波数再生手段８１４、およびローカル周波数制御手段８１５によって構成される。入力信号は、図５の左側から入力される。
【００４６】
第１の周波数発振器８０１は、ローカル位相制御手段８１３によって出力された信号と、ローカル周波数制御手段８１５によって出力された信号とを入力し、ローカル位相制御手段８１３によって出力された信号が有する位相と、ローカル周波数制御手段８１５によって出力された信号が有する周波数とを有する信号を発生し、発生させた信号を第１の乗算器８０２に出力する手段である。
【００４７】
第１の乗算器８０２は、希望波と妨害波が混在する入力信号と、第１の周波数発振器８０１によって出力された信号とを入力とし、入力されたこれらの信号を掛算し、掛算して得られた信号を第２の乗算器８０５および第３の乗算器８０６に出力する手段である。
【００４８】
第２の周波数発振器８０３は、ローカル位相制御手段８１３によって出力された信号と、ローカル周波数制御手段８１５によって出力された信号とを入力し、ローカル位相制御手段８１３によって出力された信号が有する位相と、ローカル周波数制御手段８１５によって出力された信号が有する周波数とを有する信号を発生し、発生させた信号を第１の９０度移相器８０４と第２の乗算器８０５とに出力する手段である。
【００４９】
第１の９０度移相器８０４は、第２の周波数発振器８０３によって出力された信号を入力とし、入力された信号の位相を９０度引き戻して第３の乗算器８０６に出力する手段である。
第２の乗算器８０５は、第１の乗算器８０２によって出力された信号と、第２の周波数発振器８０３によって出力された信号とを入力とし、入力されたこれらの信号を掛算し、掛算して得られた信号を第１のＬＰＦ８０７に出力する手段である。
【００５０】
第３の乗算器８０６は、第１の乗算器８０２によって出力された信号と、９０度移相器８０４によって出力された信号とを入力とし、入力されたこれらの信号を掛算し、掛算して得られた信号を第２のＬＰＦ８０８に出力する手段である。第１のＬＰＦ８０７は、第２の乗算器８０５によって出力された信号を入力とし、入力された信号のうちの低周波数成分を第４の乗算器８０９および第１の微分器８１０に出力する手段である。
【００５１】
第２のＬＰＦ８０８は、第３の乗算器８０６によって出力された信号を入力とし、入力された信号のうちの低周波数成分を第４の乗算器８０９および第５の乗算器８１１に出力する手段である。
第４の乗算器８０９は、第１のＬＰＦ８０７によって出力された低周波数成分からなる信号と、第２のＬＰＦ８０８によって出力された低周波数成分からなる信号とを入力とし、入力されたこれらの信号を掛算し、掛算して得られた信号を位相制御信号（図８に、ＡＰＣとして示す。）として出力する手段である。
【００５２】
第１の微分器８１０は、第１のＬＰＦ８０７によって出力された低周波数成分からなる信号を入力とし、入力された信号を微分して位相の微係数に関する情報を含む信号を生成し、生成された信号を第５の乗算器８１１に出力する手段である。
第５の乗算器８１１は、第２のＬＰＦ８０８によって出力された信号と、第１の微分器８１０によって出力された位相の微係数に関する情報を含む信号とを入力とし、入力されたこれらの信号を掛算し、掛算して得られた信号を周波数制御信号（図８に、ＡＦＣとして示す。）として出力するための手段である。
【００５３】
キャリア位相再生手段８１２は、希望波と妨害波が混在する入力信号に基づいて、キャリアの位相を再生するための手段である。
ローカル位相制御手段８１３は、キャリア位相再生手段８１２によって出力された信号を入力とし、この信号の局所的な位相を調整し、第１の周波数発振器８０１および第２の周波数発振器８０３に出力するための手段である。
【００５４】
キャリア周波数再生手段８１４は、希望波と妨害波が混在する入力信号に基づいて、キャリアの周波数を再生するための手段である。
ローカル周波数制御手段８１５は、キャリア周波数再生手段８１４によって出力された信号を入力とし、この信号の局所的な周波数を調整し、第１の周波数発振器８０１および第２の周波数発振器８０３に出力するための手段である。
【００５５】
本発明による直交検波器の実施例と従来の技術との違いは、従来からのコスタスループの周波数発振器８０１、周波数発振器８０３を制御する方法にある。従来のコスタスループは乗算器８０９出力のＡＰＣ、乗算器８１１出力のＡＦＣの周波数発振器８０１、あるいは周波数発振器８０３にフィードバックすることにより基準信号の位相と周波数を得ている。本発明による直交同期検波器の実施例は、キャリア位相再生手段８１２で再生した希望波の位相をローカル位相制御手段８１３で制御量を調整した位相制御と、キャリア周波数再生手段８１４で再生した希望波の周波数をローカル周波数制御手段８１５で制御量を調整した周波数制御により、周波数発振器８０１と周波数発振器８０３を制御し、フィードフォワードでＡＰＣ、ＡＦＣの制御信号を得る点にある。
【００５６】
以上説明したように、本発明の第５の実施の形態に係る直交同期検波器８００は、図８に示すように、キャリア位相再生手段によって再生した希望波の位相をローカル位相制御手段によって局所的に位相を制御し、キャリア周波数再生手段によって再生した希望波の周波数をローカル周波数制御手段によって局所的に周波数を制御しているため、精度よく位相および周波数の再生することができる。
【００５７】
図９は、本発明の第６の実施の形態に係る直交同期検波器のブロック構成を示す図である。図９において、直交同期検波器９００は、第１の周波数発振器８０１、第１の乗算器８０２、第２の周波数発振器８０３、９０度移相器８０４、第２の乗算器８０５、第３の乗算器８０６、第１の低域通過フィルタ（以下、ＬＰＦという。）８０７、第２のＬＰＦ８０８、第４の乗算器８０９、微分器８１０、第５の乗算器８１１、ローカル位相設定手段９０２、ローカル位相制御手段８１３、キャリア周波数再生手段８１４、およびローカル周波数制御手段８１５によって構成される。
【００５８】
ここで、本発明の第６の実施の形態に係る直交同期検波器９００を構成する構成手段のうち、上記本発明の第５の実施の形態に係る直交同期検波器８００における構成手段と同様の処理を行うものには同一の符号を付し、その説明を省略する。
【００５９】
ローカル位相設定手段９０２は、手動で位相を設定しローカル位相制御手段８１３へ出力する手段である。
ローカル位相設定手段９０２は、本発明の第５の実施の形態に係る直交同期検波器８００におけるキャリア再生手段８１２の替わりに、位相を設定させ、設定された位相をローカル位相制御手段８１３に出力する手段である。
これにより位相再生をすることなく、再生するキャリア成分の位相および周波数を制御することができ、キャリア再生の容易化が図れる。
【００６０】
図１０は、本発明の第７の実施の形態に係る直交同期検波器のブロック構成を示す図である。図１０において、直交同期検波器１０００は、第１の周波数発振器８０１、第１の乗算器８０２、第２の周波数発振器８０３、９０度移相器８０４、第２の乗算器８０５、第３の乗算器８０６、第１の低域通過フィルタ（以下、ＬＰＦという。）８０７、第２のＬＰＦ８０８、第４の乗算器８０９、微分器８１０、第５の乗算器８１１、キャリア位相再生手段８１２、ローカル位相制御手段８１３、キャリア周波数再生手段８１４、ローカル周波数制御手段８１５、および第２のロ−カル位相制御手段１００１によって構成される。
【００６１】
ここで、本発明の第７の実施の形態に係る直交同期検波器１０００を構成する構成手段のうち、上記本発明の第５の実施の形態に係る直交同期検波器８００における構成手段と同様の処理を行うものには同一の符号を付し、その説明を省略する。
【００６２】
第２のローカル位相制御手段１００１は、キャリア位相再手段生８１２から希望波の位相と第４の乗算器８０９から妨害波の位相を入力とし直交するように制御出力する手段である。
これにより希望波と妨害波が直交するように妨害波の位相を制御することができ、希望波と妨害波の分離の容易化が図れる。
【００６３】
図１１は、本発明の第８の実施の形態に係る直交同期検波器のブロック構成を示す図である。図１１において、直交同期検波器１１００は、第１の周波数発振器８０１、第１の乗算器８０２、第２の周波数発振器８０３、９０度移相器８０４、第２の乗算器８０５、第３の乗算器８０６、第１の低域通過フィルタ（以下、ＬＰＦという。）８０７、第２の低域通過フィルタ８０８、第４の乗算器８０９、微分器８１０、第５の乗算器８１１、ローカル位相設定手段１１１２、ローカル位相制御手段８１３、キャリア周波数再生手段８１４、ローカル周波数制御手段８１５、および第２のローカル位相制御手段１００１によって構成される。
【００６４】
ここで、本発明の第８の実施の形態に係る直交同期検波器１１００を構成する構成手段のうち、上記本発明の第７の実施の形態に係る直交同期検波器１０００における構成手段と同様の処理を行うものには同一の符号を付し、その説明を省略する。
【００６５】
ローカル位相設定手段１１１２は、本発明の第７の実施の形態に係る直交同期検波器１０００におけるキャリア位相再生手段８１２の替わりに、位相を設定させ、設定された位相をローカル位相制御手段８１３および第２のローカル位相制御手段１００１に出力する手段である。
これにより、希望波と妨害波の混在した入力信号に基づいてキャリアの位相再生をすることなく、精度よく位相および周波数の再生すること、および、簡易にキャリアの位相を再生することができる。
【００６６】
図１２は、本発明の第９の実施の形態に係る直交同期検波器のブロック構成を示す図である。図１２において、直交同期検波器１２００は、第１の周波数発振器８０１、第１の乗算器８０２、第２の周波数発振器８０３、９０度移相器８０４、第２の乗算器８０５、第３の乗算器８０６、第１の低域通過フィルタ（以下、ＬＰＦという。）８０７、第２のＬＰＦ８０８、第４の乗算器８０９、第１の微分器８１０、第５の乗算器８１１、キャリア位相再生手段８１２、ローカル位相制御手段８１３、キャリア周波数再生手段８１４、ローカル周波数制御手段８１５、第３の周波数発振器１２０１、第６の乗算器１２０２、第４の周波数発振器１２０３、第２の９０度移相器１２０４、第７の乗算器１２０５、第８の乗算器１２０６、第３のＬＰＦ１２０７、第４のＬＰＦ１２０８、第９の乗算器１２０９、第２の微分器１２１０、第１０の乗算器１２１１、第１の加算器１２１２、および第２の加算器１２１３によって構成される。
【００６７】
ここで、本発明の第９の実施の形態に係る直交同期検波器１２００を構成する構成手段のうち、上記本発明の第５の実施の形態に係る直交同期検波器８００における構成手段と同様の処理を行うものには同一の符号を付し、その説明を省略する。
【００６８】
第３の周波数発振器１２０１は、第９の乗算器１２０９によって出力された信号と、第１０の乗算器１２１１によって出力された信号とを入力し、第９の乗算器１２０９によって出力された信号が有する位相と、第１０の乗算器１２１１によって出力された信号が有する周波数とを有する信号を発生し、発生させた信号を第６の乗算器１２０２に出力する手段である。
【００６９】
第６の乗算器１２０２は、希望波と妨害波が混在する入力信号と、第３の周波数発振器１２０１によって出力された信号とを入力とし、入力されたこれらの信号を掛算し、掛算して得られた信号を第７の乗算器１２０５および第８の乗算器１２０６に出力する手段である。
【００７０】
第４の周波数発振器１２０３は、第９の乗算器１２０９によって出力された信号と、第１０の乗算器１２１１によって出力された信号とを入力し、第９の乗算器１２０９によって出力された信号が有する位相と、第１０の乗算器１２１１によって出力された信号が有する周波数とを有する信号を発生し、発生させた信号を第２の９０度移相器１２０４と第７の乗算器１２０５とに出力する手段である。
【００７１】
第２の９０度移相器１２０４は、第４の周波数発振器１２０３によって出力された信号を入力とし、入力された信号の位相を９０度引き戻して第８の乗算器１２０６に出力する手段である。
第７の乗算器１２０５は、第６の乗算器１２０２によって出力された信号と、第４の周波数発振器１２０３によって出力された信号とを入力とし、入力されたこれらの信号を掛算し、掛算して得られた信号を第３のＬＰＦ１２０７に出力する手段である。
【００７２】
第８の乗算器１２０６は、第６の乗算器１２０２によって出力された信号と、第２の９０度移相器１２０４によって出力された信号とを入力とし、入力されたこれらの信号を掛算し、掛算して得られた信号を第４のＬＰＦ１２０８に出力する手段である。
第３のＬＰＦ１２０７は、第７の乗算器１２０５によって出力された信号を入力とし、入力された信号のうちの低周波数成分を第９の乗算器１２０９および第２の微分器１２１０に出力する手段である。
【００７３】
第４のＬＰＦ１２０８は、第８の乗算器１２０６によって出力された信号を入力とし、入力された信号のうちの低周波数成分を第９の乗算器１２０９および第１０の乗算器１２１１に出力する手段である。
第９の乗算器１２０９は、第３のＬＰＦ１２０７によって出力された低周波数成分からなる信号と、第４のＬＰＦ１２０８によって出力された低周波数成分からなる信号とを入力とし、入力されたこれらの信号を掛算し、掛算して得られた信号を第３の周波数発振器１２０１、第４の周波数発振器１２０３、および第２の加算器１２１３に出力する手段である。
【００７４】
第２の微分器１２１０は第３のＬＰＦ１２０７によって出力された低周波数成分からなる信号を入力とし、入力された信号を微分して位相の微係数に関する情報を含む信号を生成し、生成された信号を第１０の乗算器１２１１に出力する手段である。
第１０の乗算器１２１１は、第４のＬＰＦ１２０８によって出力された信号と、第２の微分器１２１０によって出力された位相の微係数に関する情報を含む信号とを入力とし、入力されたこれらの信号を掛算し、掛算して得られた信号を第３の周波数発振器１２０１、第４の周波数発振器１２０３、および第１の加算器１２１２に出力するための手段である。
【００７５】
第１の加算器１２１２は、第５の乗算器８１１によって出力された信号と、第１０の乗算器１２１１によって出力された信号とを入力とし、第１０の乗算器１２１１によって出力された信号から第５の乗算器８１１によって出力された信号を差し引き、差し引いて得られた信号を周波数制御信号（図１２に、ＡＦＣとして示す。）として出力する手段である。
【００７６】
第２の加算器１２１３は、第４の乗算器８０９によって出力された信号と、第９の乗算器１２０９によって出力された信号とを入力とし、第９の乗算器１２０９によって出力された信号から第４の乗算器８０９によって出力された信号を差し引き、差し引いて得られた信号を位相制御信号（図１２に、ＡＰＣとして示す。）として出力する手段である。
【００７７】
第１０の乗算器１２１１は、第４のＬＰＦ１２０８によって出力された信号と、第２の微分器１２１０によって出力された位相の微係数に関する情報を含む信号とを入力とし、入力されたこれらの信号を掛算し、掛算して得られた信号を周波数制御信号（図１２に、ＡＦＣとして示す。）として出力するための手段である。
【００７８】
以上説明したように、本発明の第９の実施の形態に係る直交同期検波器１２００は、図１２に示すように、１つめのコスタスループによって希望波と妨害波の影響が混在した周波数制御信号と位相制御信号を生成し、２つめのコスタスループで希望波に対する周波数制御信号と位相制御信号を生成し、１つめのコスタスループの制御信号から希望波に対する制御信号を減算することにより、妨害波に対する周波数制御信号と位相制御信号を得ることができる。
【００７９】
図１３は、本発明の第１０の実施の形態に係るレイク受信機のブロック構成を示す図である。図１３において、レイク受信機１３００は、ｎ個のタップ付き遅延線１３１０−１〜１３１０−ｎ、２ｎ個の乗算器１３２１−１〜１３２１−ｎ、１３２２−１〜１３２２−ｎ、第１の加算器１３３１、第２の加算器１３３２、減算器１３４０、およびサンプリング手段１３５０によって構成される。
【００８０】
タップ付き遅延線１３１０−１〜１３１０−ｎは、入力された信号に対してマルチパスの遅延補正を行い、遅延補正後の信号を出力する手段である。したがって、タップ付き遅延線１３１０−１は、希望波と妨害波が混在する入力信号に対してマルチパスの遅延補正を行い、遅延補正後の信号をタップ付き遅延線１３１０−２、乗算器１３２１−２、および乗算器１３２２−１に出力するものである。
【００８１】
乗算器１３２１−１〜１３２１−ｎは、入力された信号を掛算し、掛算して得られた信号を第１の加算器１３３１に出力する手段である。
乗算器１３２２−１〜１３２２−ｎは、入力された信号を掛算し、掛算して得られた信号を第２の加算器１３３２に出力する手段である。
第１の加算器１３３１は、乗算器１３２１−１〜１３２１−ｎによって出力された信号を加算し、減算器１３４０に出力する手段である。
【００８２】
第２の加算器１３３２は、乗算器１３２２−１〜１３２２−ｎによって出力された信号を加算し、減算器１３４０に出力する手段である。
減算器１３４０は、第１の加算器１３３１によって出力された信号を第２の加算器１３３２によって出力された信号から減算し、減算して得られた信号をサンプリング手段１３５０に出力するための手段である。
サンプリング手段１３５０は、減算器１３４０によって出力された信号を入力とし、入力された信号をサンプリングし、サンプリングして得られた信号を出力するための手段である。
【００８３】
したがって、本発明の第１０の実施の形態に係るレイク受信機１３００は、入力された信号に対し、複数のタップ付き遅延線を用いてマルチパスの遅延補正を行い、補正後の信号とそれぞれのマルチパス信号に対応した拡散信号と掛算し、加算し、加算して得られた信号を減算してサンプリングすることによって、それぞれ異なるパスで到来する信号を合成するものである。
【００８４】
以上説明したように、本発明の第１０の実施の形態に係るレイク受信機は、従来のレイク受信機に含まれた二乗回路と積分器を含むことなく実現できる。
【００８５】
図１４は、本発明の第１１の実施の形態に係るレイク受信機のブロック構成を示す図である。図１４において、レイク受信機１４００は、本発明の第９の実施の形態に係る直交同期検波器１２００、周波数発振器１４０１、９０度移相器１４０２、第１の乗算器１４０３、第２の乗算器１４０４、第１の低域通過フィルタ（以下、ＬＰＦという。）１４０５、第２のＬＰＦ１４０６、第１の加算器１４０７、第２の加算器１４０８、本発明の第１０の実施の形態に係るレイク受信機１３００、位相回転補正手段１４０９、およびドップラーシフト波再生手段１４１０によって構成される。
【００８６】
本発明の第９の実施の形態に係る直交同期検波器１２００、および本発明の第１１の実施の形態に係るレイク受信機１３００については、上記の実施の形態において説明したものと同一であり、その説明は省略する。
【００８７】
周波数発振器１４０１は、位相回転補正手段１４０９によって出力された信号を入力し、位相回転補正手段１４０９によって出力された信号が有する位相に応じた位相の信号を発生し、発生させた信号を９０度移相器１４０２と第１の乗算器１４０３とに出力する手段である。
９０度移相器１４０２は、周波数発振器１４０１によって出力された信号を入力とし、入力された信号の位相を９０度引き戻して第２の乗算器１４０４に出力する手段である。
【００８８】
第１の乗算器１４０３は、希望波と妨害波が混在する入力信号と、周波数発振器１４０１によって出力された信号とを入力とし、入力されたこれらの信号を掛算し、掛算して得られた信号を第１のＬＰＦ１４０５に出力する手段である。
第２の乗算器１４０４は、希望波と妨害波が混在する入力信号と、９０度移相器１４０２によって出力された信号とを入力とし、入力されたこれらの信号を掛算し、掛算して得られた信号を第２のＬＰＦ１４０６に出力する手段である。
【００８９】
第１のＬＰＦ１４０５は、第１の乗算器１４０３によって出力された信号を入力とし、入力された信号のうちの低周波数成分を第１の加算器１４０７に出力する手段である。
第２のＬＰＦ１４０６は、第２の乗算器１４０４によって出力された信号を入力とし、入力された信号のうちの低周波数成分を第２の加算器１４０８に出力する手段である。
【００９０】
第１の加算器１４０７は、第１のＬＰＦ１４０５によって出力された低周波数成分の信号と、ドップラーシフト波再生手段１４１０によって出力されたドップラーシフト波に関する信号とを入力とし、第１のＬＰＦ１４０５によって出力された低周波数成分の信号からドップラーシフト波を除去し、本発明の第１０の実施の形態に係るレイク受信機１３００に出力するための手段である。
【００９１】
第２の加算器１４０８は、第２のＬＰＦ１４０６によって出力された低周波数成分の信号と、ドップラーシフト波再生手段１４１０によって出力されたドップラーシフト波に関する信号とを入力とし、第２のＬＰＦ１４０６によって出力された低周波数成分の信号からドップラーシフト波を除去し、本発明の第１０の実施の形態に係るレイク受信機１３００に出力するための手段である。
【００９２】
位相回転補正手段１４０９は、本発明の第９の実施の形態に係る直交同期検波器１２００によって出力される位相制御信号および周波数制御信号を入力とし、入力されたこれらの信号に基づいて妨害波の位相回転補正のための信号を生成し、周波数発振器１４０１に出力するための手段である。
ドップラーシフト波再生手段１４１０は、本発明の第９の実施の形態に係る直交同期検波器１２００によって出力される位相制御信号および周波数制御信号を入力とし、入力されたこれらの信号に基づいてドップラーシフト波を再生し、再生したドップラーシフト波に関する信号を第１の加算器１４０７と第２の加算器１４０８とに出力する。
【００９３】
以上説明したように、本発明の第１１の実施の形態に係るレイク受信機１４００は、希望波と妨害波の混在した入力信号に対して妨害波についての位相を補正するための手段と、ドップラーシフト成分を補正するための手段とを設けたため、直交同期検波器の基準信号位相の回転、ドップラーシフトによる符号間干渉、マルチパスによる符号間干渉の各影響を軽減が図れ、より精度よく希望波に含まれている情報を抽出することができる。
【００９４】
図１５は、本発明の第１２の実施の形態に係る干渉波キャンセラのブロック構成を示す図である。本発明の第１２の実施の形態に係るの干渉波キャンセラ１５００は、本発明の第１１の実施の形態に係るレイク受信機１４００を構成する、本発明の第１０の実施の形態に係るレイク受信機１３００をＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ　Ｆｒｅｑｕｅｎｃｙ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘｉｎｇ）復調器１５０１に替え、ドップラーシフト波再生手段１４１０を干渉波再生手段１５０２に替えたものである。
【００９５】
干渉波キャンセラ１５００を構成する手段のうち、ＯＦＤＭ復調器１５０１および干渉波再生手段１５０２を除く手段は、本発明の第１１の実施の形態において説明したものと同様であるため、その説明を省略する。
ＯＦＤＭ復調器１５０１は、受信したＯＦＤＭ波を復調するための手段である。
【００９６】
干渉波再生手段１５０２は、本発明の第９の実施の形態に係る直交同期検波器１２００によって出力される位相制御信号および周波数制御信号を入力とし、入力されたこれらの信号に基づいてマルチパスによる干渉波を再生し、再生した干渉波に関する信号を第１の加算器１４０７と第２の加算器１４０８とに出力する。
【００９７】
以上説明したように、本発明の第１２の実施の形態に係る干渉波キャンセラ１５００は、干渉波再生手段により干渉波を再生し、ＯＦＤＭ復調器の入力段において干渉波をキャンセルするため、干渉渡波による直交同期検波器の基準信号位相の回転と符号間干渉の軽減が図れ、より精度よく希望波に含まれている情報を抽出することができる。
【００９８】
図１６は、本発明の第１３の実施の形態に係るインピーダンス測定器のブロック構成を示す図である。本発明の第１３の実施の形態に係るインピーダンス測定器は、被測定物に測定と用いる周波数と同一または近接する周波数の信号が存在する場合におけるインピーダンス測定に用いるものである。図１６において、インピーダンス測定器１６００は、交流ブリッジ１６１０、増幅器１６２０、直交同期検波器１６３０、ロックインアンプ１６４０、レベル調整手段１６５０、および測定信号発生手段１６６０によって構成される。
【００９９】
交流ブリッジ１６１０は、レベル調整手段１６５０を介して測定用信号が供給され、入力端子１６０１に被測定対象が接続された場合に生じる不平衡信号を増幅器１６２０に出力する手段である。
増幅器１６２０は、交流ブリッジ１６１０によって出力された不平衡信号を増幅し、直交同期検波器１６３０に出力するための手段である。ここで、増幅器１６２０からの出力には、被測定物に測定と用いる周波数と同一または近接する周波数の信号が存在するため、測定信号と同一の周波数または近接する周波数の測定の妨げとなる信号が含まれる。
【０１００】
直交同期検波器１６３０は、増幅器１６２０によって出力された信号を同期検波し、検波後の信号のうちの測定信号が含まれるいずれか一方の信号成分をロックインアンプ１６４０と測定信号発生手段１６６０とに出力する。
ロックインアンプ１６４０は、直交同期検波器１６３０によって出力される信号と、測定信号発生手段１６６０によって出力される信号とを入力とし、測定信号発生手段１６６０によって出力された信号を参照信号としてロックイン動作を行い、直交同期検波器１６３０に含まれる参照信号成分を抽出し、出力する手段である。
【０１０１】
測定信号発生手段１６６０は、直交同期検波器１６３０によって出力された信号に応じて入力端子１６０１に接続された被測定物に存在する信号が測定の妨げとならないように位相等を調整して測定信号を発生し、レベル調整手段１６５０に出力するための手段である。ここで、「入力端子１６０１に接続された被測定物に存在する信号が測定の妨げとならないように」とは、例えば、測定信号の位相が被測定物に存在する信号の位相と直交するように制御し、直交同期検波器１６３０による直交同期検波で測定信号成分のみを抽出してロックインアンプ１６４０に出力するようにすることによって実現できる。
【０１０２】
レベル調整手段１６５０は、測定信号発生手段１６６０によって出力された測定用信号のレベルを調整し、交流ブリッジ１６１０に出力するための手段である。したがって、以上の構成によって、被測定物に存在する測定の妨げとなる信号があっても、測定信号と直交する位相にすることができる。
【０１０３】
図１７は、本発明の第１３の実施の形態に係るインピーダンス測定器における直交同期検波器１６３０のブロック構成を示す図である。
直交同期検波器１６３０は、位相同期ループ１７０１、位相検出手段１７０２、メモリ１７０３、第２の加算器１７０４、第１の加算器１７０５、第１の乗算器１７０６、９０度移相器１７０７、第１の低域通過フィルタ（以下、ＬＰＦという。）１７０８、第２の乗算器１７０９、第２のＬＰＦ１７１０、第１の周波数発振器１７１１、第２の周波数発振器１７１２、第３の乗算器１７１３、および第３のＬＰＦ１７１４によって構成される。
【０１０４】
位相同期ループ１７０１は、増幅器１６２０によって出力された信号を入力とし、入力された信号と位相同期させ、位相同期した信号を位相検出手段１７０２と第２の加算器１７０５とに出力する手段である。
位相検出手段１７０２は、位相同期ループ１７０１によって出力された位相同期した信号を入力とし、入力された信号の位相を検出し、検出した位相に関する情報をメモリ１７０３に出力する手段である。
【０１０５】
メモリ１７０３は、位相検出手段１７０２によって検出された位相に関する情報を記憶するためのメモリである。
第２の加算器１７０４は、メモリ１７０３に記憶された位相に関する情報と、測定信号による位相回転量とを入力とし、検出された位相から上記の位相回転量を差し引き、差し引いて得られた情報を含む信号を第１の加算器１７０５に出力する手段である。
【０１０６】
第１の加算器１７０５は、位相同期ループ１７０１によって出力された位相同期のとれた信号と、第２の加算器１７０４によって出力された信号とを入力とし、位相同期のとれた信号の位相から第２の加算器１７０４によって出力された信号の位相を差し引いた信号を生成し、第１の乗算器１７０６、９０度移相器１７０７とに出力する手段である。
【０１０７】
第１の乗算器１７０６は、増幅器１６２０によって出力された信号と第１の加算器１７０５によって出力された信号とを入力とし、入力されたこれらの信号を掛算し、掛算して得られた信号を第２の乗算器１７０８に出力する手段である。第１のＬＰＦ１７０８は、第１の乗算器１７０６によって出力される信号を入力とし、入力された信号のうちの低周波数成分の信号を同相軸信号として出力する手段である。
【０１０８】
９０度移相器１７０７は、第１の加算器１７０５によって出力された信号を入力とし、入力された信号の位相を９０度引き戻して第２の乗算器１７０９と第２の周波数発振器１７１２とに出力するための手段である。
第２の乗算器１７０９は、増幅器１６２０によって出力された信号と、９０度移相器１７０７によって出力された信号とを入力とし、入力されたこれらの信号を掛算し、掛算して得られた信号を第２のＬＰＦ１７１０に出力するための手段である。
【０１０９】
第２のＬＰＦ１７１０は、第２の乗算器１７０９によって出力された信号を入力とし、入力された信号のうちの低周波数成分の信号を直交軸信号として出力するための手段である。
第１の周波数発振器１７１１は、第１の加算器１７０５によって出力された信号の位相に応じた信号を生成し、生成した信号を第３の乗算器１７１３に出力する手段である。
【０１１０】
第２の周波数発振器１７１２は、９０度移相器１７０７によって出力された信号の位相に応じた信号を生成し、生成した信号を第３の乗算器１７１３に出力する手段である。
第３の乗算器１７１３は、第１の周波数発振器１７１１によって出力された信号と、第２の周波数発振器１７１２によって出力された信号とを掛算し、掛算して得られた信号を第３のＬＰＦ１７１４に出力するための手段である。
【０１１１】
第３のＬＰＦ１７１４は、第３の乗算器１７１３によって出力された信号を入力とし、入力された信号のうちの低周波数成分の信号を測定信号発生手段１６６０に出力する手段である。第３のＬＰＦ１７１４によって出力される信号に基づいて、測定信号発生手段１６６０は、測定用信号の位相を調整する。
図１８は、測定用信号があるときとないときの同相軸と直交軸との関係を示す説明図である。
【０１１２】
なお、上記の被測定物は、所定のネットワークであり、インピーダンス測定に妨害を与える妨害信号を反射信号検出端子経由で検出し、上記の測定用信号をブリッジの進行信号端子に供給し、反射信号検出端子経由で検出されて上記の直交同期検波器に入力され、直交同期検波器によって生成された直交軸成分の信号と、進行信号端子に供給された測定用信号とに基づいて反射係数を測定するものであっても良い。
【０１１３】
また、上記のインピーダンス測定器は、測定用信号に妨害を与える妨害信号を被測定物接続端子経由で検出し、測定用信号が上記の被測定物接続端子の一つの端子に接続され、被測定物接続端子の残りの端子に直交同期検波器が接続され、直交同期検波器による直交同期検波によって得られた直交軸成分の信号の振幅が所定値以下となるようにベクトル比検出を行うものであっても良い。
【０１１４】
また、上記のインピーダンス測定器は、Ｉ−Ｖ法、およびＲＦ−ＩＶ法に基づいてインピーダンスを測定し、測定用信号に妨害を与える妨害信号を被測定物接続端子で検出し、測定用信号を電流または電圧検出用抵抗に接続し、電流計電圧計端子の各々に上記の直交同期検波器を接続し、各直交同期検波器によって得られる直交軸成分の信号を電圧計および電流計に出力することにより、測定用信号の電圧または電流を検出するものであっても良い。
【０１１５】
また、上記のインピーダンス測定器は、さらに、測定用信号に妨害を与える妨害信号のキャリア周波数とキャリア位相を再生するための周波数および位相を検出し、検出した妨害信号に基づいて検出した妨害信号を復調して再変調した信号を減算することにより、変調成分を除去する手段を備えたものであっても良い。
【０１１６】
また、上記のインピーダンス測定器は、さらに、妨害信号に基づいて妨害信号を復調して再変調した信号を減算することによって変調成分を除去し、変調成分を除去した後の信号を測定用信号とするものであっても良い。
また、上記のインピーダンス測定器は、妨害信号を測定回路、または空中線とは別の回路、または空中線により取り出すものであっても良い。
【０１１７】
また、上記のインピーダンス測定器は、放送波へ与える妨害を軽減するため、測定用信号が妨害を与える周波数成分中に放送内容に応じて上記の周波数成分を含む信号を発生し、測定用信号が妨害を与える影響を軽減するものであっても良い。
また、上記のインピーダンス測定器は、さらに、指定した周波数幅を指定した間隔で測定周波数を掃引させる手段を備え、インピーダンス測定によって得られる結果を画面表示、保存、または印字出力するものであっても良い。
【０１１８】
以上説明したように、本発明の第１３の実施の形態に係るインピーダンス測定器は、上記本発明の第１の実施の形態から本発明の第８の実施の形態に係る直交同期検波器を用いることにより、直交同期検波器の基準信号の位相が測定信号の有無で変化しないように制御できるため、図１９に示すように被測定物に存在する測定の妨げとなる信号と測定信号とが直交するため検波でき、直交同期検波器の直交軸には交流ブリッジ通過後の測定信号が得られ、これをロックインアンプで選択した復調周波数成分を増幅し、この出力が最小点になることをオシロスコープやレベルメータで検出することで交流ブリッジの平衡点を得ることができる。
【０１１９】
また、本発明によるインピーダンス測定器をネットワーク法に適応するインピーダンス測定器は、測定信号に妨害を与える妨害信号を反射信号検出端子から検出し、測定信号を進行信号端子に接続し、反射信号検出端子を直交同期検波に接続した直交軸出力の信号と進行端子に接続した測定信号から反射係数を測定するものである。
【０１２０】
また、本発明によるインピーダンス測定器を自動平衡ブリッジ法に適応するインピーダンス測定器は、測定信号に妨害を与える妨害信号を被測定物接続端子で検出し、測定信号を被測定物接続端子の一つの端子に接続し、被測定物接続端子の残りの端子に直交同期検波を接続し、直交同期検波直交軸の振幅が最小となるよでうにベクトル比検出を行うものである。
【０１２１】
また、本発明によるインピーダンス測定器をＩ−Ｖ法、およびＲＦ−ＩＶ法に適応するインピーダンス測定器は、測定信号に妨害を与える妨害信号を被測定物接続端子で検出し、測定信号を電流、電圧検出用抵抗に接続し、電流計、電圧計端子の各々に直交同期検波を接続し、各直交同期検波直交軸出力を電圧計、電流計に接続することにより、測定信号の電圧、電流を検出するものである。
【０１２２】
また、本発明によるインピーダンス測定器は、周波数・位相検出により、到来受信波のキャリア周波数とキャリア位相を再生するために、図２０に示すように、検出した到来受信波を復調２００２し、位相反転２００３して再変調２００４した信号を到来受信波を遅延２００１した信号から減算２００５することにより、変調成分を除去することが可能である。
【０１２３】
また、本発明によるインピーダンス測定器は、到来受信波を被測定物、または被測定空中線とは別の回路、または空中線により取り出すことが可能である。
また、本発明によるインピーダンス測定器は、放送波へ与える妨害を軽減するため、測定信号が妨害を与える周波数成分に放送による周波数成分が発生した場合のみ測定信号を発生し、測定信号が妨害を与える影響を軽減することが可能である。
【０１２４】
また、本発明によるインピーダンス測定器は、指定した周波数幅を指定した間隔で測定周波数を自動で掃引し、結果を画面表示、保存、印字出力することが可能である。
【０１２５】
なお、本発明の第１の実施の形態〜本発明の第９の実施の形態において、希望波の抽出および妨害波の抽出は、例えば、笹岡著、「移動通信」、オーム社、平成１１年３月、２７８−２７９頁に開示された技術におけるように、フレームの先頭にトレーニング系列を挿入し、遅延プロファイルを検出する方法を用いるのでも良いが、同様なことが実現できる他の方法でも良い。
【０１２６】
以下、本発明の効果をわかりやすく説明するために、簡単な例を用いて、数式により説明する。このため、直交同期検波器の入力信号を例えばＡＭ変調波とした例を用い、Ｓ０を入力信号、Ａを希望波の送信キャリアレベル、Ａｍ＊ｃｏｓ（２＊π＊ｆｍ＊ｔ）を希望波の変調波、ｆ０を送信キャリア周波数、ｆａｉ０を送信キャリア位相、Ｂｏｕｇａｉを妨害波のキャリアレベル、ｆ０＋ｄｅｌｆを妨害波のキャリア周波数、ｆａｉＢｏｕｇａｉを妨害波のキャリア位相、ｓ１（＝Ｂ＊ｃｏｓ（２＊π＊ｆ１＊ｔ＋ｆａｉ１））を第１の発振信号、ｓ２（＝Ｃ＊ｃｏｓ（２＊π＊ｆ２＊ｔ＋ｆａｉ２））を同相軸基準信号の発振信号、ｓｓ２（＝Ｃ＊ｓｉｎ（２＊π＊ｆ２＊ｔ＋ｆａｉ２））を直交軸基準信号の発振信号とすると、下記の信号を得る。
【数２】

【数３】

【数４】

ここで、希望波のみを処理した場合、下記の信号を得る。
【数５】

したがって、妨害波による影響は、下記となる。
【数６】

本発明の例として、本発明により、ｆａｉ１＝ｆａｉ２＝ｆａｉ０、（簡易化のため、ｄｅｌｆ＝０）とする信号処理を行うとすると、ＡＰＣは誤差によるＡＰＣのみとなる。
【数７】

ここで、数値を具体的に、Ａｍ＝１、ｆｍ＝１０００、ｆａｉＢｏｕｇａｉ＝π／４、Ｂｏｕｇａｉ＝０．５とし、ｆａｉ１＝ｆａｉ２＝ｆａｉ０とすると、図２１に示すようなＡＰＣは、妨害波のみの影響による信号となる。
さらにｆ１＋ｆ２→ｆ０とすると、ＡＦＣは誤差によるＡＦＣのみとなる。
【数８】

ここで、数値を具体的に、ｆ０＝２００００、ｆ１＝ｆ０−１００００とすると、ＡＦＣは図２２に示すような信号となる。
本発明で、Ｂｏｕｇａｉ＝０、ｆａｉＢｏｕｇａｉ＝０とする信号処理を行った場合、ＡＦＣ信号は、以下の式で表される。
【数９】

これを、ｆａｉ０＝０、ｆａｉ１＝π／４、ｆａｉ２＝０としてプロットすると、図２３に示すような信号となる。
この条件で妨害波の振幅を０．５とすると、図２４に示すような妨害波の影響がＡＦＣ出力に発生する。
ここで、本発明により、ｆａｉＢｏｕｇａｉをｆａｉ０と比較してπ／２シフトするように信号処理をすると、図２５に示すように妨害波の影響はなくなる。
【０１２７】
【発明の効果】
以上説明したように、本発明は、妨害波の影響を適切に除去し、希望波成分の抽出を可能とする直交同期検波器、直交同期検波器を使用したレイク受信器、干渉波キャンセラ、およびインピーダンス測定器を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る直交同期検波器のブロック構成を示す図である。
【図２】本発明の第１の実施の形態に係る直交同期検波器の動作を説明するための説明図である。
【図３】本発明の第２の実施の形態に係る直交同期検波器のブロック構成を示す図である。
【図４】本発明の第２の実施の形態に係る直交同期検波器の動作を説明するための説明図である。
【図５】本発明の第３の実施の形態に係る直交同期検波器のブロック構成を示す図である。
【図６】本発明の第３の実施の形態に係る直交同期検波器の動作を説明するための説明図である。
【図７】本発明の第４の実施の形態に係る直交同期検波器のブロック構成を示す図である。
【図８】本発明の第５の実施の形態に係る直交同期検波器のブロック構成を示す図である。
【図９】本発明の第６の実施の形態に係る直交同期検波器のブロック構成を示す図である。
【図１０】本発明の第７の実施の形態に係る直交同期検波器のブロック構成を示す図である。
【図１１】本発明の第８の実施の形態に係る直交同期検波器のブロック構成を示す図である。
【図１２】本発明の第９の実施の形態に係る直交同期検波器のブロック構成を示す図である。
【図１３】本発明の第１０の実施の形態に係るレイク受信機のブロック構成を示す図である。
【図１４】本発明の第１１の実施の形態に係るレイク受信機のブロック構成を示す図である。
【図１５】本発明の第１２の実施の形態に係る干渉波キャンセラのブロック構成を示す図である。
【図１６】本発明の第１３の実施の形態に係るインピーダンス測定器のブロック構成を示す図である。
【図１７】本発明の第１３の実施の形態に係るインピーダンス測定器を構成する直交同期検波器のブロック構成を示す図である。
【図１８】本発明の第１３の実施の形態に係るインピーダンス測定器の動作を説明するための図である。
【図１９】本発明の第１３の実施の形態に係るインピーダンス測定器の動作を説明するための図である。
【図２０】本発明の第１３の実施の形態に係るインピーダンス測定器に用いられる妨害信号を除去する手段のブロック構成を示す図である。
【図２１】本発明の効果についての説明図である。
【図２２】本発明の効果についての説明図である。
【図２３】本発明の効果についての説明図である。
【図２４】本発明の効果についての説明図である。
【図２５】本発明の効果についての説明図である。
【符号の説明】
１００、３００、５００、７００、８００、９００、１０００、１１００、１２００　直交同期検波器
１０１、７０２　位相検出手段
１０２、１０５、５０２、７０３、１７０３　メモリ
１０３　遅延プロファイル検出手段
１０４　位相回転量算出手段
１０６、７０４、７０５、１２１２、１２１３、１３４０、１４０７、１４０８、１７０４、１７０５、２００５　減算器
３０２　位相回転手段
３０４、１３３１、１３３２　加算器
５０４　妨害量算出手段
５０５　判定器
７０１、１７０１　位相同期ループ手段
７０２、１７０２　位相検出手段
７０６、８０４、１２０４、１４０２、１７０７　９０度移相器
７０７、７０８、８０２、８０５、８０６、８０９、８１１、１２０２、１２０５、１２０６、１２０９、１２１１、１３２１−１〜１３２１−ｎ、１３２２−１〜１３２２−ｎ、１４０３、１４０４、１７０６、１７０９、１７１３　乗算器
７０９、７１０、８０７、８０８、１２０７、１２０８、１４０５、１４０６、１７０８、１７１０、１７１４　低域通過フィルタ（ＬＰＦ）
８０１、８０３、１２０１、１２０３、１４０１、１７１１、１７１２　周波数発振器
８１０、１２１０　微分器
８１２、１１１２　キャリア位相再生手段
８１３、１００１　ローカル位相制御手段
８１４　キャリア周波数再生手段
８１５　ローカル周波数制御手段
９０２　ローカル位相設定手段
１３００、１４００　レイク受信機
１３１０−１〜１３１０−ｎ　タップ付き遅延線
１３５０　サンプリング手段
１４０９　位相回転補正手段
１４１０　ドップラーシフト波再生手段
１５００　干渉波キャンセラ
１５０１　ＯＦＤＭ復調器
１５０２　干渉波再生手段
１６００　インピーダンス測定器
１６０１　入力端子
１６１０　交流ブリッジ
１６２０　増幅器
１６３０　直交同期検波器
１６４０　ロックインアンプ
１６５０　レベル調整手段
１６６０　測定信号発生手段
２０００　妨害信号除去手段
２００１　遅延手段
２００２　復調手段
２００３　位相反転手段
２００４　再変調手段[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a quadrature synchronous detector, a rake receiver using the quadrature synchronous detector, an interference wave canceller, and an impedance measuring device, and particularly to a quadrature synchronous detection when one or more interference waves exist in addition to a desired signal. Rake receiver using quadrature synchronous detector, interference wave canceller, and impedance measuring device.
[0002]
[Prior art]
Conventional quadrature synchronous detectors include, for example, a digital PLL (Phase-Locked Loop) disclosed in Hata, "How to Use PLL-IC", Akiba Publishing, February 1986, p. 157. There is a quadrature synchronous detector used in a phase locked loop. Further, a conventional rake receiver is described in, for example, (Reference Document 2) John P. Prokis, “Digital Communication”, McGraw-Hill, 1989, p. There is a disclosed rake receiver that includes a correlator and a squaring circuit in its constituent means. Further, a conventional impedance measuring instrument is described in, for example, (Reference 3) by Uenakada and Hoshino, "Measurement of Antenna Constant in the Presence of External Radio Waves", NHK STRL, Vol. 17, No. 5, PP 36-43. There is a correlator shown and an impedance measuring device using a squaring circuit.
[0003]
[Problems to be solved by the invention]
However, the conventional quadrature synchronous detector uses an interference signal other than the desired signal in the input signal. For example, (Reference Document 4) Tsutake, et al., “Effect of Delayed Wave on OFDM Transmission”, video As disclosed in the Journal of the Media Society of Japan, Vol. 51, No. 9, pp. 1493-1503, 1997, there is a problem that the reference signal phases of the in-phase axis and the orthogonal axis of the quadrature synchronous detector rotate.
Further, as is generally known, the phase locked loop has a problem that the loop gain cannot be increased when the response time is increased, and the response time cannot be increased when the loop gain is increased.
[0004]
In addition, a conventional quadrature synchronous detector is disclosed in, for example, (Reference 5) Sasaoka, “Mobile Communication,” Ohmsha, March 1999, p. In the middle of the training signal insertion interval, since the latest detected delay profile is used as a fixed value, the reference phase rotation generated by Doppler shift and the reference generated by frequency selective fading There is a problem that the phase rotation cannot be handled in the middle of the training signal insertion interval.
[0005]
Next, the conventional rake receiver requires signal processing by a correlator and a squaring circuit because the in-phase and quadrature-axis reference signal phases of the quadrature synchronous detector rotate as shown in Reference 2. The device has a problem of a time width for detecting a correlation, and the squaring circuit has a problem of requiring a large dynamic range.
The problem of the time width for detecting the correlation of the correlator is that, for example, in a correlator in which the modulation signal is cos (2πft), for example, a correlation in a time width of −n / f to + n / f is calculated
(Equation 1)

And the value of the correlator output changes according to the setting of the time width n (n is a real number). For this reason, there is a problem that an error due to the time width for detecting the correlation occurs in the signal that has passed through the correlator.
[0006]
When the input level of the squaring circuit is higher than the set value due to noise or the like, the dynamic range of the squaring circuit is insufficient, and the signal passing through the squaring circuit has an error due to the input level of the squaring circuit. This causes a problem that distortion occurs and error characteristics deteriorate.
[0007]
In addition to the above, the conventional rake receiver shown in Reference 2 squares the interfering ray-leaf aging wave, so that the delay time of each ray-leaf aging wave does not match the delay time of the desired wave. However, because the ray-leaf aging wave, which is the interfering wave, has low correlation with the desired wave, errors in the extraction of the desired wave signal, frequency reproduction of the desired wave signal, and phase reproduction are caused by the interference of the ray-leaf aging wave, which is the interfering wave. There is a problem of power dependence.
[0008]
Further, the conventional impedance measuring device shown in Reference 3 also has the same problem as described above because the correlator and the squaring circuit are similarly used.
The measurement signal passing through the correlator has a measurement error due to the time width for detecting the correlation.
[0009]
The problem of the dynamic range of the squaring circuit is that, for example, in the case of Reference Document 3, if the measurement signal level at a point other than the equilibrium point is v1 and the measurement signal level at the equilibrium point is v2, the dynamic range of the squaring circuit Is v1 ² -V2 ² = (Vl + v2) (v1-v2), and the dynamic range required when the squaring circuit is not used is vl-V2. Therefore, the squaring circuit requires a dynamic range of vl + v2 times. For this reason, when the input level of the squaring circuit becomes higher than the set value due to noise or the like, there is a problem that the dynamic range is insufficient and a signal passing through the squaring circuit has an error due to the input level of the squaring circuit.
[0010]
In addition to the above, in the conventional impedance measuring instrument shown in Reference 3, the measurement signal level is determined by the signal level of the incoming extraneous wave, as described in the same document. However, there is a problem that the required measurement signal level must be increased.
[0011]
The present invention has been made to solve such a problem, and an object of the present invention is to provide a quadrature synchronous detector and a quadrature synchronous detector that can appropriately remove the influence of an interfering wave and extract a desired wave component. An object of the present invention is to provide a rake receiver, an interference wave canceller, and an impedance measuring device used.
[0012]
[Means for Solving the Problems]
Therefore, the present invention solves the above problem by using the following means.
A quadrature synchronous detector according to the present invention performs quadrature synchronous detection by a disturbing wave from a disturbing wave level and a delay time of a disturbing wave obtained by using a signal for obtaining a level and a delay time of the disturbing wave such as a training signal and a delay profile. Calculate the phase rotation amount of the in-phase axis and quadrature axis of the detector, and set the in-phase axis and quadrature axis reference signal of the quadrature synchronous detector to be the in-phase axis and quadrature axis reference signal of the quadrature synchronous detector when no interference By controlling, the influence of the phase rotation of the in-phase axis and the orthogonal axis due to the interfering wave is eliminated.
As a means for performing this reference signal control, the present invention stores the phase rotation amount due to an interfering wave in a phase locked loop that generates a reference signal of an in-phase axis and a quadrature axis of quadrature synchronous detection, and stores the stored phase rotation amount. Means for controlling so as to be orthogonal to the desired wave, or means for storing the phase of a frequency oscillator controlled by a phase-locked loop when no interfering wave is present and not performing phase control of the same frequency oscillator when an interfering wave is present Is used.
[0013]
In the invention according to claim 2, in claim 1, the phase-locked loop further includes a determination control unit that determines whether the level of the interference wave is within a predetermined value and controls the memory, The determination control means, when it is determined that the level of the interference wave is within a predetermined value, stores the amount of phase rotation due to the interference wave in the memory, when it is determined that the level of the interference wave exceeds a predetermined value, The memory is configured to store the amount of phase rotation caused by the interference wave in the memory and control the content.
[0014]
According to a third aspect of the present invention, in the first or second aspect, the quadrature synchronous detector further includes the in-phase axis component and the quadrature axis generated by an interfering wave including a co-channel interfering wave and an interfering wave generated by fading. A second frequency oscillator for generating a signal affected by a phase rotation caused by the occurrence of a phase rotation factor including a component phase rotation or a Doppler shift, and a phase of a signal generated by a frequency oscillator included in the phase locked loop. Means for detecting a phase difference between a phase of a signal generated by the second frequency oscillator and a signal generated by the second frequency oscillator, and a phase rotation factor including the interference wave or the Doppler shift. Means for correcting so as to remove the phase difference detected by the means for detecting the phase difference from the phase of the affected signal. It has a configuration.
[0015]
According to a fourth aspect of the present invention, there is provided a rake receiver for receiving a signal in which a desired wave and at least one or more interfering waves are mixed, and adding each of the interfering waves to the desired wave in the same phase. Or the quadrature synchronous detector according to claim 2, one or more delay taps for delaying the input signal, and quadrature synchronous detection generated by the quadrature synchronous detector for each of the received signals passing through each of the delay taps Means for later multiplying the reference signal of the in-phase axis component and the reference signal of the quadrature axis component, and means for separating each received signal passing through each of the delay taps into a signal of an in-phase axis component and a quadrature axis component by the multiplication means. .
[0016]
According to a fifth aspect of the present invention, there is provided an interference wave canceller for extracting the desired wave from an input signal in which a desired wave and at least one or more interfering waves coexist. And a means for reproducing the interfering wave based on a phase error signal and a frequency error signal due to the interfering wave generated by the quadrature synchronous detection in the quadrature synchronous detector; and a means for reproducing the interfering wave. Means for removing the interfering wave from the input signal in which the desired wave and each of the interfering waves coexist.
[0017]
According to a sixth aspect of the present invention, in the impedance measuring device for measuring the impedance of the device under test in which a disturbing signal may be generated, the signal generating means for generating the measurement signal and the signal generating means are generated. 3. The bridge according to claim 1, wherein the measurement signal is input, and a bridge that generates an unbalanced signal obtained when the device under test is connected, and an unbalanced signal generated by the bridge is input. 4. A quadrature synchronous detector, wherein the quadrature synchronous detector generates information on a phase difference between a phase of a signal input to the quadrature synchronous detector and a phase of a reference signal generated by the quadrature synchronous detection. The signal generation means supplies the signal to the quadrature synchronous detector based on the information on the phase difference, and generates the signal by the quadrature synchronous detection. The quadrature synchronization detector controls the phase of the measurement signal so that the phase of the reference signal coincides with the reference signal, and the quadrature synchronization detector outputs a quadrature axis signal component obtained by the quadrature synchronization detection as a detection signal. are doing.
[0018]
The invention according to claim 7 is based on claim 6, wherein the bridge changes an impedance configuring the bridge such that a detection signal output by the quadrature synchronous detector is equal to or less than a predetermined value. are doing.
[0019]
The invention according to claim 8 is the communication device according to claim 6, wherein the device under test is a predetermined network, and the interference signal that interferes with impedance measurement is detected via a reflected signal detection terminal, and the measurement signal is detected. To the traveling signal terminal, detected via the reflected signal detection terminal and input to the quadrature synchronization detector, and supplied to the traveling signal terminal and the signal of the quadrature axis component generated by the quadrature synchronization detector. A reflection coefficient is measured based on the measured measurement signal.
[0020]
According to a ninth aspect of the present invention, in the sixth aspect, the impedance measuring device detects, via the DUT connection terminal, an interference signal that interferes with the measurement signal, and sets the measurement signal to the measured signal. The quadrature synchronous detector is connected to one of the object connection terminals, the quadrature synchronous detector is connected to the remaining terminals of the DUT connection terminal, and a signal of a quadrature axis component obtained by quadrature synchronous detection by the quadrature synchronous detector. It has a configuration in which vector ratio detection is performed so that the amplitude becomes equal to or less than a predetermined value.
[0021]
According to a tenth aspect of the present invention, in the sixth aspect, the impedance measuring device measures the impedance based on the IV method and the RF-IV method, and disturbs the measurement signal. Is detected at the DUT connection terminal, the measurement signal is connected to a current or voltage detection resistor, the quadrature synchronous detector is connected to each of the ammeter voltmeter terminals, by each of the quadrature synchronous detector It has a configuration for detecting the voltage or current of the measurement signal by outputting the obtained signal of the orthogonal axis component to a voltmeter and an ammeter.
[0022]
According to an eleventh aspect of the present invention, in any one of the sixth to tenth aspects, the impedance measuring device further comprises a carrier frequency and a carrier phase of the interfering signal that interfere with the measurement signal. A configuration is provided that includes means for detecting a frequency and a phase, demodulating a detected interference signal based on the detected interference signal, and subtracting a re-modulated signal to remove a modulation component.
[0023]
According to a twelfth aspect of the present invention, in any one of the sixth to eleventh aspects, the impedance measuring device further demodulates the interfering signal based on the interfering signal and subtracts a re-modulated signal. The modulation component is removed, and the signal after removing the modulation component is used as a measurement signal.
[0024]
According to a thirteenth aspect of the present invention, in any one of the sixth to twelfth aspects, the impedance measuring device has a configuration in which the interference signal is extracted by a measurement circuit, a circuit different from an antenna, or an antenna. I have.
[0025]
According to a fourteenth aspect of the present invention, in any one of the sixth to thirteenth aspects, the impedance measuring device reduces a broadcast content in a frequency component in which the measurement signal causes the interference in order to reduce interference to a broadcast wave. , A signal including the frequency component is generated in accordance with the above-described configuration, and the influence of the measurement signal that causes interference is reduced.
[0026]
According to a fifteenth aspect of the present invention, in any one of the sixth to fourteenth aspects, the impedance measuring device further includes a unit for sweeping a measurement frequency at a specified interval at a specified frequency width, and obtains the impedance by measuring the impedance. The result is displayed on the screen, saved, or printed out.
[0027]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a diagram showing a block configuration of the quadrature synchronous detector according to the first embodiment of the present invention. In FIG. 1, the quadrature synchronous detector 100 includes a phase detection unit 101, a first memory 102, a delay profile detection unit 103, a phase rotation amount calculation unit 104, a second memory 105, and a subtractor 106. The input signal is input from the left side of FIG.
[0028]
The phase detecting means 101 is means for detecting a phase in which a desired wave and an interfering wave are mixed in an input signal in which a desired wave and an interfering wave are mixed, and outputs the detected phase to the first memory 102.
The first memory 102 is a unit that stores information on the phase output by the phase detection unit 101 and outputs the information to the subtractor 106.
The delay profile detection means 103 detects the interference wave level and the delay time of the interference wave based on the input signal in which the desired wave and the interference wave are mixed, and converts the information of the detected interference wave level and the delay time of the interference wave into the phase rotation amount. This is a means for outputting to the calculating means 104.
[0029]
The phase rotation amount calculating means 104 calculates the phase rotation of the reference signal of the in-phase and quadrature axes of the quadrature synchronous detector due to the interfering wave based on the information of the interfering wave level and the interfering wave delay time outputted by the delay profile detecting means 103. This is a means for calculating the amount and outputting information on the amount of phase rotation of the reference signal of the in-phase axis and the orthogonal axis to the second memory 105.
The second memory 105 is a means for storing information relating to the phase rotation amounts of the reference signals of the in-phase axis and the orthogonal axis output by the phase rotation amount calculating means 104 and outputting the information to the subtracter 106.
[0030]
The subtractor 106 subtracts the phase rotation amount stored in the second memory 105 from the phase of the input signal in which the desired wave and the interference wave stored in the first memory 102 are mixed, and outputs information obtained by subtracting the amount. It is a means to do.
Therefore, the quadrature synchronous detector 100 according to the first embodiment of the present invention detects and cancels the rotation φ of the reference signal of the quadrature synchronous detector due to the interfering wave as shown in FIG. The reference signal of the quadrature synchronous detector having no wave (only the desired wave) can be obtained.
[0031]
FIG. 3 is a diagram showing a block configuration of a quadrature synchronous detector according to a second embodiment of the present invention. 3, the quadrature synchronous detector 300 includes a delay profile detecting unit 103, a phase rotation amount calculating unit 104, a phase rotating unit 302, a second memory 105, and an adder 304. The input signal is input from the left side of FIG.
[0032]
Here, among the constituent means constituting the quadrature synchronous detector 300 according to the second embodiment of the present invention, the same as the constituent means in the quadrature synchronous detector 100 according to the first embodiment of the present invention. Those performing the processing are denoted by the same reference numerals, and description thereof will be omitted.
[0033]
The phase rotation unit 302 controls the phase rotation of the in-phase axis and quadrature axis reference signals calculated by the phase rotation amount calculation unit 104 so that the signal added by the adder 304 is orthogonal to the desired wave, and outputs the signal to the memory 105. It is a means for doing.
Thereby, the phase rotation of the quadrature synchronous detector due to the interfering wave can be reduced by making the interfering wave orthogonal to the desired wave as shown in FIG.
[0034]
FIG. 5 is a diagram showing a block configuration of a quadrature synchronous detector according to the third embodiment of the present invention. 5, the quadrature synchronous detector 500 includes a phase detecting unit 101, a memory 502, a delay profile detecting unit 103, an interference amount calculating unit 504, and a determining unit 505. The input signal is input from the left side of FIG.
Here, among the constituent means of the quadrature synchronous detector 500 according to the third embodiment of the present invention, the same as the constituent means in the quadrature synchronous detector 100 according to the first embodiment of the present invention. Those performing the processing are denoted by the same reference numerals, and description thereof will be omitted.
[0035]
The memory 502 is a unit that stores information on the phase output by the phase detection unit 101 under the control of the determination unit 505, and outputs the information to a device external to the quadrature synchronous detector 500.
The interference amount calculation means 504 calculates the interference amount due to the interference wave based on the information of the interference wave level and the delay time of the interference wave output from the delay profile detection means 103, and determines the information on the calculated interference amount to the determiner 505. Means for outputting to
[0036]
The determiner 505 receives as input the information on the amount of interference due to the interference wave output by the interference amount calculation means 504, and determines whether or not the amount of interference is a predetermined amount based on this information. In the case of, the phase information output by the phase detecting means 101 is stored in the memory 502, and when the amount of interference exceeds a predetermined value, the phase information output by the phase detecting means 101 is controlled not to be stored in the memory 502. It is a means to do.
[0037]
Therefore, as shown in FIG. 6, the quadrature synchronous detector 500 according to the third embodiment of the present invention performs the phase detection in which the influence of the phase rotation of the reference signal due to the interfering wave is equal to or less than the predetermined value. The phase rotation of the reference signal of the quadrature synchronous detector by the wave can be reduced.
[0038]
FIG. 7 is a diagram illustrating a block configuration of a quadrature synchronous detector according to a fourth embodiment of the present invention. 7, a quadrature synchronous detector 700 includes a phase locked loop 701, a phase detector 702, a memory 703, a first adder 704, a second adder 705, a 90-degree phase shifter 706, and a first multiplier. 707, a second multiplier 708, a first low-pass filter (hereinafter referred to as LPF) 709, and a second low-pass filter 710. The input signal is input from the left side of FIG.
[0039]
The phase locked loop 701 generates a signal (hereinafter, referred to as a frequency signal) synchronized with an input signal in which a desired wave and an interfering wave are mixed, and outputs the signal to the phase detector 702 and the second adder 705. It is.
The phase detector 702 is means for detecting the phase of the output signal based on the signal output by the phase locked loop 701, and outputting information on the detected phase to the memory 703.
[0040]
The memory 703 is a unit that stores information on the phase output by the phase detector 702 and outputs the information to the first adder 704.
The first adder 704 combines the phase information stored in the memory 703 with the phase information free from the influence of the interfering wave obtained by the device configuration described in the first to third embodiments of the present invention. This is a means for subtracting a phase that is not affected by an interference wave from the phase stored in the memory 703 as an input, and outputting the information about the phase difference obtained by subtraction to the second adder 705. Therefore, the output from the first adder 704 outputs information on the amount of phase rotation of the input signal due to the interfering wave.
[0041]
The second adder 705 receives the frequency signal output from the phase locked loop 701 and the information about the amount of phase rotation output from the first adder 704 as inputs, and adjusts the phase of the frequency signal by the amount of phase rotation. This is means for pulling back, generating a signal in phase with the desired wave, and outputting the signal to the 90-degree phase shifter 706 and the first multiplier 707.
[0042]
A first multiplier 707 multiplies an input signal in which a desired wave and an interfering wave are mixed and a signal having the same phase as the desired wave obtained by the second adder 705 by multiplying the input and obtains the result. This is a means for outputting the result to the first LPF 709.
The first LPF 709 is means for extracting a low-frequency component from the signal output by the first multiplier 707 and outputting the extracted low-frequency component to an external device (not shown). As a result, a signal of the in-phase axis component is obtained.
[0043]
The 90-degree phase shifter 706 pulls back the phase of the signal having the same phase as the desired wave obtained by the input second adder 705 by 90 °, and outputs the signal obtained by pulling back the phase to the second multiplier 708. This is a means for outputting.
The second multiplier 708 receives an input signal in which a desired wave and an interfering wave are mixed and a signal whose phase has been returned by the 90-degree phase shifter 706, multiplies the input signals, and performs multiplication. This is a means for outputting the result obtained as a result to the second LPF 710.
[0044]
The second LPF 710 is means for extracting a low-frequency component from the signal output by the second multiplier 708 and outputting the low-frequency component to an external device (not shown). Thereby, a signal of the orthogonal axis component is obtained.
As described above, the quadrature synchronous detector according to the fourth embodiment of the present invention can generate a signal that is phase-synchronized with the desired wave, and thus can realize a quadrature synchronous detector that eliminates the influence of an interfering wave.
[0045]
FIG. 8 is a diagram illustrating a block configuration of a quadrature synchronous detector according to a fifth embodiment of the present invention. FIG. 8 shows an embodiment for obtaining the frequency and phase of the reference signal of the quadrature synchronous detector according to the present invention shown in FIG. 8, a quadrature synchronous detector 800 includes a first frequency oscillator 801, a first multiplier 802, a second frequency oscillator 803, a 90-degree phase shifter 804, a second multiplier 805, and a third multiplier. 806, a first low-pass filter (hereinafter referred to as LPF) 807, a second low-pass filter 808, a fourth multiplier 809, a differentiator 810, a fifth multiplier 811, a carrier phase reproducing unit. 812, a local phase control means 813, a carrier frequency reproduction means 814, and a local frequency control means 815. The input signal is input from the left side of FIG.
[0046]
The first frequency oscillator 801 receives the signal output by the local phase control unit 813 and the signal output by the local frequency control unit 815, and outputs a signal having the phase of the signal output by the local phase control unit 813, This is a means for generating a signal having the same frequency as the signal output by the local frequency control means 815 and outputting the generated signal to the first multiplier 802.
[0047]
The first multiplier 802 receives an input signal in which a desired wave and an interfering wave are mixed and a signal output by the first frequency oscillator 801, multiplies these input signals, and multiplies the obtained signals. Means for outputting the obtained signal to the second multiplier 805 and the third multiplier 806.
[0048]
The second frequency oscillator 803 receives the signal output by the local phase control unit 813 and the signal output by the local frequency control unit 815, and outputs the phase of the signal output by the local phase control unit 813, This is a means for generating a signal having the frequency of the signal output by the local frequency control means 815, and outputting the generated signal to the first 90-degree phase shifter 804 and the second multiplier 805.
[0049]
The first 90-degree phase shifter 804 is a unit that receives the signal output from the second frequency oscillator 803 as an input, pulls back the phase of the input signal by 90 degrees, and outputs the phase to the third multiplier 806.
The second multiplier 805 receives the signal output by the first multiplier 802 and the signal output by the second frequency oscillator 803 as inputs, multiplies these input signals, and performs multiplication. This is means for outputting the obtained signal to the first LPF 807.
[0050]
The third multiplier 806 receives the signal output by the first multiplier 802 and the signal output by the 90-degree phase shifter 804 as inputs, multiplies these input signals, and performs multiplication. A means for outputting the obtained signal to the second LPF 808. The first LPF 807 receives the signal output from the second multiplier 805 as an input, and outputs a low-frequency component of the input signal to the fourth multiplier 809 and the first differentiator 810. is there.
[0051]
The second LPF 808 receives the signal output from the third multiplier 806 as an input, and outputs a low frequency component of the input signal to the fourth multiplier 809 and the fifth multiplier 811. is there.
The fourth multiplier 809 receives the signal composed of the low-frequency component output by the first LPF 807 and the signal composed of the low-frequency component output by the second LPF 808, and A means for multiplying and outputting a signal obtained by the multiplication as a phase control signal (shown as APC in FIG. 8).
[0052]
The first differentiator 810 receives a signal including a low-frequency component output by the first LPF 807 as an input, differentiates the input signal, generates a signal including information regarding a phase differential coefficient, and generates the signal. A means for outputting a signal to the fifth multiplier 811.
The fifth multiplier 811 receives the signal output by the second LPF 808 and the signal output by the first differentiator 810 and containing information on the differential coefficient of the phase, and converts these input signals. This is a means for multiplying and outputting a signal obtained by the multiplication as a frequency control signal (shown as AFC in FIG. 8).
[0053]
The carrier phase reproducing means 812 is a means for reproducing a carrier phase based on an input signal in which a desired wave and an interfering wave are mixed.
The local phase control unit 813 receives the signal output by the carrier phase reproducing unit 812 as an input, adjusts a local phase of the signal, and outputs the signal to the first frequency oscillator 801 and the second frequency oscillator 803. Means.
[0054]
The carrier frequency reproducing unit 814 is a unit for reproducing a carrier frequency based on an input signal in which a desired wave and an interfering wave are mixed.
The local frequency control unit 815 receives the signal output by the carrier frequency reproduction unit 814 as an input, adjusts the local frequency of the signal, and outputs the signal to the first frequency oscillator 801 and the second frequency oscillator 803. Means.
[0055]
The difference between the embodiment of the quadrature detector according to the present invention and the conventional technique lies in a method of controlling the conventional oscillators 801 and 803 of the Costas loop. In the conventional Costas loop, the phase and frequency of the reference signal are obtained by feeding back to the APC output from the multiplier 809, the AFC frequency oscillator 801 output from the multiplier 811 or the frequency oscillator 803. Embodiments of the quadrature synchronous detector according to the present invention include a phase control in which the phase of a desired wave reproduced by the carrier phase reproducing means 812 is adjusted by a local phase control means 813 and a desired wave reproduced by the carrier frequency reproducing means 814. The point is that the frequency oscillator 801 and the frequency oscillator 803 are controlled by the frequency control in which the control amount is adjusted by the local frequency control means 815 to obtain the APC and AFC control signals in feedforward.
[0056]
As described above, in the quadrature synchronous detector 800 according to the fifth embodiment of the present invention, as shown in FIG. 8, the phase of the desired wave reproduced by the carrier phase reproducing means is locally controlled by the local phase control means. Since the frequency of the desired wave reproduced by the carrier frequency reproducing means is locally controlled by the local frequency control means, the phase and frequency can be accurately reproduced.
[0057]
FIG. 9 is a diagram showing a block configuration of a quadrature synchronous detector according to a sixth embodiment of the present invention. 9, a quadrature synchronous detector 900 includes a first frequency oscillator 801, a first multiplier 802, a second frequency oscillator 803, a 90-degree phase shifter 804, a second multiplier 805, and a third multiplier. 806, a first low-pass filter (hereinafter, referred to as LPF) 807, a second LPF 808, a fourth multiplier 809, a differentiator 810, a fifth multiplier 811, a local phase setting unit 902, a local phase It comprises a control means 813, a carrier frequency reproduction means 814, and a local frequency control means 815.
[0058]
Here, among the constituent means of the quadrature synchronous detector 900 according to the sixth embodiment of the present invention, the same as the constituent means in the quadrature synchronous detector 800 according to the fifth embodiment of the present invention. Those performing the processing are denoted by the same reference numerals, and description thereof will be omitted.
[0059]
The local phase setting means 902 is a means for manually setting a phase and outputting the phase to the local phase control means 813.
The local phase setting means 902 sets a phase instead of the carrier recovery means 812 in the quadrature synchronous detector 800 according to the fifth embodiment of the present invention, and outputs the set phase to the local phase control means 813. Means.
This makes it possible to control the phase and frequency of the carrier component to be reproduced without performing phase reproduction, thereby facilitating carrier reproduction.
[0060]
FIG. 10 is a diagram showing a block configuration of a quadrature synchronous detector according to a seventh embodiment of the present invention. 10, the quadrature synchronous detector 1000 includes a first frequency oscillator 801, a first multiplier 802, a second frequency oscillator 803, a 90-degree phase shifter 804, a second multiplier 805, and a third multiplier. 806, a first low-pass filter (hereinafter, referred to as LPF) 807, a second LPF 808, a fourth multiplier 809, a differentiator 810, a fifth multiplier 811, a carrier phase reproducing means 812, a local phase. It comprises a control means 813, a carrier frequency reproduction means 814, a local frequency control means 815, and a second local phase control means 1001.
[0061]
Here, among the constituent means constituting the quadrature synchronous detector 1000 according to the seventh embodiment of the present invention, the same as the constituent means in the quadrature synchronous detector 800 according to the fifth embodiment of the present invention. Those performing the processing are denoted by the same reference numerals, and description thereof will be omitted.
[0062]
The second local phase control unit 1001 is a unit that receives the phase of the desired wave from the carrier phase regenerating unit 812 and the phase of the interfering wave from the fourth multiplier 809, and performs control output so as to be orthogonal.
This makes it possible to control the phase of the interference wave so that the desired wave and the interference wave are orthogonal to each other, thereby facilitating separation of the desired wave and the interference wave.
[0063]
FIG. 11 is a diagram showing a block configuration of a quadrature synchronous detector according to the eighth embodiment of the present invention. 11, a quadrature synchronous detector 1100 includes a first frequency oscillator 801, a first multiplier 802, a second frequency oscillator 803, a 90-degree phase shifter 804, a second multiplier 805, and a third multiplier. 806, first low-pass filter (hereinafter referred to as LPF) 807, second low-pass filter 808, fourth multiplier 809, differentiator 810, fifth multiplier 811, local phase setting means 1112, a local phase control means 813, a carrier frequency reproduction means 814, a local frequency control means 815, and a second local phase control means 1001.
[0064]
Here, among the constituent units constituting the quadrature synchronous detector 1100 according to the eighth embodiment of the present invention, the same units as those in the quadrature synchronous detector 1000 according to the seventh embodiment of the present invention are used. Those performing the processing are denoted by the same reference numerals, and description thereof will be omitted.
[0065]
The local phase setting means 1112 causes the phase to be set instead of the carrier phase reproducing means 812 in the quadrature synchronous detector 1000 according to the seventh embodiment of the present invention, and sets the set phase to the local phase control means 813 2 is a means for outputting to the local phase control means 1001.
Thereby, it is possible to accurately reproduce the phase and frequency without reproducing the carrier phase based on the input signal in which the desired wave and the interfering wave are mixed, and to easily reproduce the carrier phase.
[0066]
FIG. 12 is a diagram showing a block configuration of a quadrature synchronous detector according to a ninth embodiment of the present invention. 12, a quadrature synchronous detector 1200 includes a first frequency oscillator 801, a first multiplier 802, a second frequency oscillator 803, a 90-degree phase shifter 804, a second multiplier 805, and a third multiplier. 806, a first low-pass filter (hereinafter, referred to as LPF) 807, a second LPF 808, a fourth multiplier 809, a first differentiator 810, a fifth multiplier 811, and a carrier phase reproducing unit 812. , Local phase control means 813, carrier frequency reproduction means 814, local frequency control means 815, third frequency oscillator 1201, sixth multiplier 1202, fourth frequency oscillator 1203, second 90 degree phase shifter 1204, Seventh multiplier 1205, eighth multiplier 1206, third LPF 1207, fourth LPF 1208, ninth multiplier 1209, second differentiator 1210, first Multiplier 1211, and the first adder 1212, and a second adder 1213.
[0067]
Here, among the constituent units of the quadrature synchronous detector 1200 according to the ninth embodiment of the present invention, the same units as those of the quadrature synchronous detector 800 according to the fifth embodiment of the present invention are used. Those performing the processing are denoted by the same reference numerals, and description thereof will be omitted.
[0068]
The third frequency oscillator 1201 receives the signal output by the ninth multiplier 1209 and the signal output by the tenth multiplier 1211, and has a signal output by the ninth multiplier 1209. This is a means for generating a signal having the phase and the frequency of the signal output by the tenth multiplier 1211 and outputting the generated signal to the sixth multiplier 1202.
[0069]
The sixth multiplier 1202 receives an input signal in which a desired wave and an interfering wave are mixed and a signal output by the third frequency oscillator 1201, multiplies the input signals, and multiplies these signals. Means for outputting the obtained signal to the seventh multiplier 1205 and the eighth multiplier 1206.
[0070]
The fourth frequency oscillator 1203 inputs the signal output by the ninth multiplier 1209 and the signal output by the tenth multiplier 1211, and the signal output by the ninth multiplier 1209 has A signal having a phase and a frequency of the signal output by the tenth multiplier 1211 is generated, and the generated signal is output to the second 90-degree phase shifter 1204 and the seventh multiplier 1205. Means.
[0071]
The second 90-degree phase shifter 1204 receives the signal output from the fourth frequency oscillator 1203 as input, pulls back the phase of the input signal by 90 degrees, and outputs the phase to the eighth multiplier 1206.
The seventh multiplier 1205 receives the signal output by the sixth multiplier 1202 and the signal output by the fourth frequency oscillator 1203 as inputs, multiplies these input signals, and performs multiplication. A means for outputting the obtained signal to the third LPF 1207.
[0072]
The eighth multiplier 1206 receives the signal output by the sixth multiplier 1202 and the signal output by the second 90-degree phase shifter 1204 as inputs, and multiplies these input signals by multiplication. This is a means for outputting the signal obtained by the multiplication to the fourth LPF 1208.
The third LPF 1207 receives the signal output from the seventh multiplier 1205 as an input, and outputs a low frequency component of the input signal to the ninth multiplier 1209 and the second differentiator 1210. is there.
[0073]
The fourth LPF 1208 receives the signal output from the eighth multiplier 1206 as an input, and outputs a low frequency component of the input signal to the ninth multiplier 1209 and the tenth multiplier 1211. is there.
The ninth multiplier 1209 receives the signal composed of the low-frequency component output by the third LPF 1207 and the signal composed of the low-frequency component output by the fourth LPF 1208 as inputs, and converts these input signals. This is a means for multiplying and outputting the signal obtained by the multiplication to the third frequency oscillator 1201, the fourth frequency oscillator 1203, and the second adder 1213.
[0074]
The second differentiator 1210 receives a signal including a low frequency component output from the third LPF 1207 as an input, differentiates the input signal to generate a signal including information regarding a phase differential coefficient, and generates the generated signal. Is output to the tenth multiplier 1211.
The tenth multiplier 1211 receives the signal output from the fourth LPF 1208 and the signal output from the second differentiator 1210 and containing information relating to the phase differential coefficient, and inputs these signals. This is a means for outputting a signal obtained by multiplication and multiplication to the third frequency oscillator 1201, the fourth frequency oscillator 1203, and the first adder 1212.
[0075]
The first adder 1212 receives the signal output by the fifth multiplier 811 and the signal output by the tenth multiplier 1211 as inputs, and outputs the first signal from the signal output by the tenth multiplier 1211. 5 is a means for subtracting the signal output by the multiplier 811 of 5 and outputting the signal obtained by subtraction as a frequency control signal (shown as AFC in FIG. 12).
[0076]
The second adder 1213 receives the signal output from the fourth multiplier 809 and the signal output from the ninth multiplier 1209 as inputs, and outputs the signal from the signal output from the ninth 4 is a means for subtracting the signal output by the multiplier 809 of FIG. 4 and outputting the resulting signal as a phase control signal (shown as APC in FIG. 12).
[0077]
The tenth multiplier 1211 receives the signal output from the fourth LPF 1208 and the signal output from the second differentiator 1210 and containing information relating to the phase differential coefficient, and inputs these signals. This is a means for multiplying and outputting a signal obtained by the multiplication as a frequency control signal (shown as AFC in FIG. 12).
[0078]
As described above, the quadrature synchronous detector 1200 according to the ninth embodiment of the present invention, as shown in FIG. 12, uses the first Costas loop to control the frequency control signal in which the influence of the desired signal and the interference signal are mixed. The second Costas loop generates a frequency control signal and a phase control signal for the desired wave, and the first Costas loop subtracts the control signal for the desired wave from the control signal of the first Costas loop. , A frequency control signal and a phase control signal can be obtained.
[0079]
FIG. 13 is a diagram illustrating a block configuration of a rake receiver according to the tenth embodiment of the present invention. In FIG. 13, rake receiver 1300 includes n tap delay lines 1310-1 to 1310-n, 2n multipliers 1321-1 to 1321-n, 1322-1 to 1322-n, and a first addition. It comprises a unit 1331, a second adder 1332, a subtractor 1340, and sampling means 1350.
[0080]
The tapped delay lines 1310-1 to 1310-n are means for performing multipath delay correction on an input signal and outputting a signal after the delay correction. Therefore, the tapped delay line 1310-1 performs multipath delay correction on an input signal in which a desired wave and an interfering wave are mixed, and outputs the signal after the delay correction with the tapped delay line 1310-2 and the multiplier 1321- 2 and a multiplier 1322-1.
[0081]
The multipliers 1321-1 to 1321-n are means for multiplying the input signal and outputting a signal obtained by the multiplication to the first adder 1331.
The multipliers 1322-1 to 1322-n are means for multiplying the input signal and outputting a signal obtained by the multiplication to the second adder 1332.
The first adder 1331 is a unit that adds the signals output from the multipliers 1321-1 to 1321-n and outputs the signal to the subtractor 1340.
[0082]
The second adder 1332 is a unit that adds the signals output from the multipliers 1322-1 to 1322-n and outputs the signals to the subtractor 1340.
The subtractor 1340 is a means for subtracting the signal output by the first adder 1331 from the signal output by the second adder 1332 and outputting the signal obtained by the subtraction to the sampling means 1350. is there.
The sampling unit 1350 is a unit that receives the signal output by the subtractor 1340 as an input, samples the input signal, and outputs a signal obtained by sampling.
[0083]
Therefore, rake receiver 1300 according to the tenth embodiment of the present invention performs multipath delay correction on the input signal using a plurality of tapped delay lines, and outputs the corrected signal and the respective signals. Signals arriving on different paths are synthesized by multiplying by a spread signal corresponding to the multipath signal, adding the signals, subtracting a signal obtained by the addition, and sampling the resulting signal.
[0084]
As described above, the rake receiver according to the tenth embodiment of the present invention can be realized without including the square circuit and the integrator included in the conventional rake receiver.
[0085]
FIG. 14 is a diagram showing a block configuration of a rake receiver according to the eleventh embodiment of the present invention. 14, a rake receiver 1400 includes a quadrature synchronous detector 1200, a frequency oscillator 1401, a 90-degree phase shifter 1402, a first multiplier 1403, and a second multiplier according to a ninth embodiment of the present invention. 1404, a first low-pass filter (hereinafter referred to as LPF) 1405, a second LPF 1406, a first adder 1407, a second adder 1408, and rake reception according to the tenth embodiment of the present invention. 1300, a phase rotation correction unit 1409, and a Doppler shift wave reproduction unit 1410.
[0086]
The quadrature synchronous detector 1200 according to the ninth embodiment of the present invention and the rake receiver 1300 according to the eleventh embodiment of the present invention are the same as those described in the above embodiments, The description is omitted.
[0087]
The frequency oscillator 1401 receives the signal output by the phase rotation correction unit 1409, generates a signal having a phase corresponding to the phase of the signal output by the phase rotation correction unit 1409, and shifts the generated signal by 90 degrees. This is means for outputting to the phaser 1402 and the first multiplier 1403.
The 90-degree phase shifter 1402 is a unit that receives a signal output from the frequency oscillator 1401, pulls back the phase of the input signal by 90 degrees, and outputs the phase to the second multiplier 1404.
[0088]
The first multiplier 1403 receives an input signal in which a desired wave and an interfering wave are mixed and a signal output by the frequency oscillator 1401, multiplies the input signals, and obtains a signal obtained by multiplication. Is output to the first LPF 1405.
The second multiplier 1404 receives an input signal in which a desired wave and an interfering wave are mixed and a signal output by the 90-degree phase shifter 1402 as inputs, multiplies these input signals, and multiplies the obtained signals. This is a means for outputting the obtained signal to the second LPF 1406.
[0089]
The first LPF 1405 is a unit that receives the signal output by the first multiplier 1403 as an input, and outputs a low frequency component of the input signal to the first adder 1407.
The second LPF 1406 is a unit that receives a signal output from the second multiplier 1404 as an input, and outputs a low frequency component of the input signal to the second adder 1408.
[0090]
The first adder 1407 receives the low-frequency component signal output by the first LPF 1405 and the signal related to the Doppler shift wave output by the Doppler shift wave reproducing unit 1410 as inputs, and outputs the signal by the first LPF 1405. This is means for removing a Doppler shifted wave from the low frequency component signal and outputting the signal to the rake receiver 1300 according to the tenth embodiment of the present invention.
[0091]
The second adder 1408 receives as input the low frequency component signal output from the second LPF 1406 and the signal related to the Doppler shift wave output from the Doppler shift wave reproducing unit 1410, and outputs the signal from the second LPF 1406. This is means for removing a Doppler shifted wave from the low frequency component signal and outputting the signal to the rake receiver 1300 according to the tenth embodiment of the present invention.
[0092]
The phase rotation correction means 1409 receives the phase control signal and the frequency control signal output by the quadrature synchronous detector 1200 according to the ninth embodiment of the present invention as inputs, and performs the control of the interference wave based on these input signals. This is a means for generating a signal for phase rotation correction and outputting the signal to the frequency oscillator 1401.
The Doppler shift wave reproducing means 1410 receives the phase control signal and the frequency control signal output from the quadrature synchronous detector 1200 according to the ninth embodiment of the present invention as inputs, and performs Doppler shift based on these input signals. The wave is reproduced, and a signal related to the reproduced Doppler shifted wave is output to the first adder 1407 and the second adder 1408.
[0093]
As described above, the rake receiver 1400 according to the eleventh embodiment of the present invention includes a means for correcting the phase of an interference signal for an input signal in which a desired signal and an interference signal are mixed, and a Doppler Since means for correcting the shift component are provided, the effects of rotation of the reference signal phase of the quadrature synchronous detector, intersymbol interference due to Doppler shift, and intersymbol interference due to multipath can be reduced, and the desired signal can be more accurately determined. Can be extracted.
[0094]
FIG. 15 is a diagram showing a block configuration of the interference wave canceller according to the twelfth embodiment of the present invention. An interference wave canceller 1500 according to the twelfth embodiment of the present invention constitutes a rake receiver 1400 according to the eleventh embodiment of the present invention, and rake reception according to the tenth embodiment of the present invention. The apparatus 1300 is replaced by an OFDM (Orthogonal Frequency Division Multiplexing) demodulator 1501, and the Doppler shift wave reproducing means 1410 is replaced by an interference wave reproducing means 1502.
[0095]
Among the units constituting the interference wave canceller 1500, the units other than the OFDM demodulator 1501 and the interference wave reproducing unit 1502 are the same as those described in the eleventh embodiment of the present invention, and therefore, the description thereof is omitted. .
OFDM demodulator 1501 is means for demodulating a received OFDM wave.
[0096]
The interference wave reproducing unit 1502 receives the phase control signal and the frequency control signal output from the quadrature synchronous detector 1200 according to the ninth embodiment of the present invention as inputs, and performs multipath based on these input signals. The interference wave is reproduced, and a signal related to the reproduced interference wave is output to the first adder 1407 and the second adder 1408.
[0097]
As described above, the interference wave canceller 1500 according to the twelfth embodiment of the present invention reproduces the interference wave by the interference wave reproducing means and cancels the interference wave at the input stage of the OFDM demodulator. , The rotation of the reference signal phase of the quadrature synchronous detector and the reduction of intersymbol interference can be achieved, and the information contained in the desired wave can be extracted with higher accuracy.
[0098]
FIG. 16 is a diagram showing a block configuration of the impedance measuring device according to the thirteenth embodiment of the present invention. The impedance measuring instrument according to the thirteenth embodiment of the present invention is used for impedance measurement when a signal to be measured has a frequency that is the same as or close to the frequency used for measurement. 16, the impedance measuring device 1600 includes an AC bridge 1610, an amplifier 1620, a quadrature synchronous detector 1630, a lock-in amplifier 1640, a level adjusting unit 1650, and a measurement signal generating unit 1660.
[0099]
The AC bridge 1610 is a unit to which a measurement signal is supplied via the level adjustment unit 1650 and outputs to the amplifier 1620 an unbalanced signal generated when the measurement target is connected to the input terminal 1601.
The amplifier 1620 is means for amplifying the unbalanced signal output by the AC bridge 1610 and outputting the amplified signal to the quadrature synchronous detector 1630. Here, in the output from the amplifier 1620, there is a signal of the same frequency or a frequency close to the frequency used for measurement on the device under test. included.
[0100]
The quadrature synchronous detector 1630 synchronously detects the signal output by the amplifier 1620, and outputs one of the signal components including the measurement signal of the detected signal to the lock-in amplifier 1640 and the measurement signal generation unit 1660. Output.
The lock-in amplifier 1640 receives the signal output by the quadrature synchronous detector 1630 and the signal output by the measurement signal generator 1660 as inputs, and uses the signal output by the measurement signal generator 1660 as a reference signal to perform a lock-in operation. To extract and output the reference signal components included in the quadrature synchronous detector 1630.
[0101]
The measurement signal generator 1660 adjusts the phase and the like so that the signal present in the device under test connected to the input terminal 1601 does not disturb the measurement in accordance with the signal output by the quadrature synchronous detector 1630. Is generated and output to the level adjustment unit 1650. Here, “so that the signal present in the device under test connected to the input terminal 1601 does not disturb the measurement” means, for example, that the phase of the measurement signal is orthogonal to the phase of the signal present in the device under test. , And only the measurement signal component is extracted by the quadrature synchronous detection by the quadrature synchronous detector 1630 and output to the lock-in amplifier 1640.
[0102]
The level adjusting unit 1650 adjusts the level of the measurement signal output by the measurement signal generating unit 1660 and outputs the adjusted signal to the AC bridge 1610. Therefore, with the above configuration, even if there is a signal existing in the device under test that hinders measurement, the phase can be set to a phase orthogonal to the measurement signal.
[0103]
FIG. 17 is a diagram showing a block configuration of the quadrature synchronous detector 1630 in the impedance measuring device according to the thirteenth embodiment of the present invention.
The quadrature synchronous detector 1630 includes a phase locked loop 1701, a phase detecting means 1702, a memory 1703, a second adder 1704, a first adder 1705, a first multiplier 1706, a 90-degree phase shifter 1707, and a first , A second multiplier 1709, a second LPF 1710, a first frequency oscillator 1711, a second frequency oscillator 1712, a third multiplier 1713, and a third LPF 1714.
[0104]
The phase locked loop 1701 is a unit that receives a signal output from the amplifier 1620 as an input, synchronizes the phase with the input signal, and outputs the phase-synchronized signal to the phase detection unit 1702 and the second adder 1705.
The phase detection unit 1702 is a unit that receives the phase-locked signal output by the phase-locked loop 1701 as input, detects the phase of the input signal, and outputs information related to the detected phase to the memory 1703.
[0105]
The memory 1703 is a memory for storing information related to the phase detected by the phase detection unit 1702.
The second adder 1704 receives the information on the phase stored in the memory 1703 and the phase rotation amount based on the measurement signal as inputs, subtracts the phase rotation amount from the detected phase, and subtracts the information obtained by the subtraction. This is a means for outputting the included signal to the first adder 1705.
[0106]
The first adder 1705 receives the phase-locked signal output by the phase-locked loop 1701 and the signal output by the second adder 1704 as inputs, and outputs the second signal from the phase of the phase-locked signal. This is a means for generating a signal obtained by subtracting the phase of the signal output by the adder 1704, and outputting the generated signal to the first multiplier 1706 and the 90-degree phase shifter 1707.
[0107]
The first multiplier 1706 receives the signal output from the amplifier 1620 and the signal output from the first adder 1705 as inputs, multiplies these input signals, and multiplies the signal obtained by the multiplication. A means for outputting to the second multiplier 1708. The first LPF 1708 is a unit that receives a signal output by the first multiplier 1706 as an input, and outputs a signal of a low frequency component of the input signal as an in-phase axis signal.
[0108]
The 90-degree phase shifter 1707 receives the signal output from the first adder 1705 as an input, pulls back the phase of the input signal by 90 degrees, and outputs the signal to the second multiplier 1709 and the second frequency oscillator 1712. It is a means for doing.
The second multiplier 1709 receives the signal output from the amplifier 1620 and the signal output from the 90-degree phase shifter 1707 as inputs, multiplies the input signals, and obtains a signal obtained by multiplication. Is output to the second LPF 1710.
[0109]
The second LPF 1710 is a unit that receives the signal output by the second multiplier 1709 as an input, and outputs a signal of a low frequency component of the input signal as an orthogonal axis signal.
The first frequency oscillator 1711 is a unit that generates a signal corresponding to the phase of the signal output by the first adder 1705 and outputs the generated signal to the third multiplier 1713.
[0110]
The second frequency oscillator 1712 is a unit that generates a signal corresponding to the phase of the signal output by the 90-degree phase shifter 1707, and outputs the generated signal to the third multiplier 1713.
The third multiplier 1713 multiplies the signal output by the first frequency oscillator 1711 and the signal output by the second frequency oscillator 1712, and outputs the signal obtained by the multiplication to the third LPF 1714. This is a means for outputting.
[0111]
The third LPF 1714 is a unit that receives the signal output by the third multiplier 1713 as an input, and outputs a signal of a low frequency component of the input signal to the measurement signal generating unit 1660. Based on the signal output by third LPF 1714, measurement signal generating means 1660 adjusts the phase of the measurement signal.
FIG. 18 is an explanatory diagram showing the relationship between the in-phase axis and the orthogonal axis when there is a signal for measurement and when there is no signal for measurement.
[0112]
The device under test is a predetermined network, detects an interference signal that interferes with impedance measurement via a reflection signal detection terminal, supplies the measurement signal to a traveling signal terminal of the bridge, and outputs a reflection signal. The reflection coefficient is measured based on the signal of the orthogonal axis component detected by the detection terminal and input to the above quadrature synchronous detector and generated by the quadrature synchronous detector, and the measurement signal supplied to the traveling signal terminal. It may be something to do.
[0113]
The impedance measuring instrument detects an interference signal that interferes with the measurement signal via the DUT connection terminal, and the measurement signal is connected to one of the DUT connection terminals. A quadrature synchronous detector is connected to the remaining terminals of the object connection terminals, and the vector ratio detection is performed so that the amplitude of the signal of the quadrature axis component obtained by the quadrature synchronous detection by the quadrature synchronous detector becomes a predetermined value or less. There may be.
[0114]
Further, the impedance measuring device measures the impedance based on the IV method and the RF-IV method, detects an interference signal that interferes with the measurement signal at the DUT connection terminal, and outputs the measurement signal. Connect to the current or voltage detection resistor, connect the above quadrature synchronous detector to each of the ammeter voltmeter terminals, and output the quadrature axis component signal obtained by each quadrature synchronous detector to the voltmeter and ammeter Thereby, the voltage or current of the measurement signal may be detected.
[0115]
Further, the impedance measuring device further detects a frequency and a phase for reproducing a carrier frequency and a carrier phase of the interference signal that interferes with the measurement signal, and detects the interference signal detected based on the detected interference signal. A device may be provided with a means for removing the modulated component by subtracting the demodulated and remodulated signal.
[0116]
Further, the impedance measuring device further removes the modulation component by subtracting the re-modulated signal by demodulating the disturbing signal based on the disturbing signal, and the signal after removing the modulating component is referred to as a measurement signal. It may be something to do.
Further, the impedance measuring device described above may be configured to extract the interference signal by a measuring circuit, a circuit different from the antenna, or an antenna.
[0117]
In addition, the above-mentioned impedance measuring instrument generates a signal containing the above-mentioned frequency component in accordance with the broadcast content in a frequency component that causes a disturbance to the measurement signal in order to reduce disturbance to the broadcast wave, and the measurement signal is It may be one that reduces the effect of interfering.
Further, the impedance measuring device may further include a unit for sweeping a measurement frequency at a specified interval at a specified frequency width, and may display, save, or print out a result obtained by the impedance measurement. good.
[0118]
As described above, the impedance measuring apparatus according to the thirteenth embodiment of the present invention uses the quadrature synchronous detector according to the first to eighth embodiments of the present invention. This makes it possible to control the phase of the reference signal of the quadrature synchronous detector so that it does not change depending on the presence or absence of the measurement signal. As shown in FIG. The oscilloscope detects that the measurement signal after passing the AC bridge is obtained on the orthogonal axis of the quadrature synchronous detector, amplifies the demodulated frequency component selected by the lock-in amplifier, and that this output becomes the minimum point. The balance point of the AC bridge can be obtained by detecting with a level meter.
[0119]
Further, the impedance measuring instrument adapting the impedance measuring instrument according to the present invention to the network method detects an interference signal which interferes with the measurement signal from the reflection signal detection terminal, connects the measurement signal to the traveling signal terminal, and detects the reflection signal detection terminal. Is used to measure the reflection coefficient from the orthogonal axis output signal connected to the quadrature synchronous detection and the measurement signal connected to the traveling terminal.
[0120]
Further, the impedance measuring instrument which adapts the impedance measuring instrument according to the present invention to the automatic balancing bridge method detects an interference signal which interferes with the measurement signal at the DUT connection terminal, and outputs the measurement signal to one of the DUT connection terminals. A quadrature synchronous detection is connected to the remaining terminals of the DUT, and the vector ratio is detected so that the amplitude of the quadrature axis of the quadrature synchronous detection becomes minimum.
[0121]
Further, the impedance measuring instrument according to the present invention adapted to the IV method and the RF-IV method detects an interfering signal that interferes with the measuring signal at the DUT connection terminal and outputs the measuring signal with a current, Connect the quadrature synchronous detection to each of the ammeter and voltmeter terminals, and connect each quadrature synchronous detection quadrature axis output to the voltmeter and ammeter to measure the voltage and current of the measurement signal. It is to detect.
[0122]
In addition, the impedance measuring device according to the present invention demodulates the detected incoming wave as shown in FIG. 20 to reproduce the carrier frequency and carrier phase of the incoming wave by frequency / phase detection, as shown in FIG. It is possible to remove a modulation component by subtracting 2005 from the signal obtained by performing the remodulation 2004 and delaying the received wave with respect to the received wave 2001.
[0123]
In addition, the impedance measuring device according to the present invention can take out an incoming reception wave by an object to be measured, a circuit different from the antenna to be measured, or an antenna.
In addition, the impedance measuring device according to the present invention generates a measurement signal only when a frequency component due to broadcasting occurs in a frequency component that causes interference with a measurement signal in order to reduce interference with a broadcast wave, and the measurement signal causes interference. The effect can be reduced.
[0124]
In addition, the impedance measuring device according to the present invention can automatically sweep a measurement frequency at a specified interval at a specified frequency width, and display, save, and print out the result on a screen.
[0125]
In the first embodiment to the ninth embodiment of the present invention, extraction of a desired wave and extraction of an interference wave are performed, for example, by Sasaoka, "Mobile Communication", Ohmsha, 1999 As in the technique disclosed in March, pages 278-279, a method of inserting a training sequence at the beginning of a frame and detecting a delay profile may be used, or another method that can achieve the same effect may be used. .
[0126]
Hereinafter, in order to explain the effects of the present invention in an easy-to-understand manner, the effects will be described using simple examples and mathematical expressions. Therefore, using an example in which the input signal of the quadrature synchronous detector is, for example, an AM modulation wave, S0 is the input signal, A is the transmission carrier level of the desired wave, and Am * cos (2 * π * fm * t) is the desired wave. F0 is the transmission carrier frequency, fai0 is the transmission carrier phase, Bougai is the carrier level of the interference wave, f0 + delf is the carrier frequency of the interference wave, faiBougai is the carrier phase of the interference wave, and s1 (= B * cos (2 * π * F1 * t + fai1) is the first oscillation signal, s2 (= C * cos (2 * π * f2 * t + fai2)) is the oscillation signal of the common-mode axis reference signal, and ss2 (= C * sin (2 * π * f2) Assuming that * t + fai2)) is the oscillation signal of the orthogonal axis reference signal, the following signal is obtained.
(Equation 2)

[Equation 3]

(Equation 4)

Here, when only the desired wave is processed, the following signals are obtained.
(Equation 5)

Therefore, the influence of the interference wave is as follows.
(Equation 6)

As an example of the present invention, if signal processing is performed according to the present invention such that fai1 = fai2 = fai0 (for simplicity, delf = 0), APC is only APC due to an error.
(Equation 7)

Here, assuming that the numerical values are specifically Am = 1, fm = 1000, faiBougai = π / 4, Bougai = 0.5, and fai1 = fai2 = fai0, the APC shown in FIG. Signal.
Further, if f1 + f2 → f0, the AFC becomes only the AFC due to the error.
(Equation 8)

Here, assuming that the numerical values are specifically f0 = 20,000 and f1 = f0-10000, the AFC becomes a signal as shown in FIG.
In the present invention, when signal processing is performed with Bougai = 0 and faiBougai = 0, the AFC signal is represented by the following equation.
(Equation 9)

When this is plotted as fai0 = 0, fai1 = π / 4, and fai2 = 0, a signal as shown in FIG. 23 is obtained.
If the amplitude of the interference wave is set to 0.5 under this condition, the influence of the interference wave as shown in FIG. 24 occurs in the AFC output.
Here, according to the present invention, if signal processing is performed so that faiBougai is shifted by π / 2 compared to fai0, the influence of the interfering wave is eliminated as shown in FIG.
[0127]
【The invention's effect】
As described above, the present invention appropriately removes the influence of an interfering wave, a quadrature synchronous detector that enables extraction of a desired wave component, a rake receiver using the quadrature synchronous detector, an interference wave canceller, and An impedance measuring instrument can be realized.
[Brief description of the drawings]
FIG. 1 is a diagram showing a block configuration of a quadrature synchronous detector according to a first embodiment of the present invention.
FIG. 2 is an explanatory diagram for explaining an operation of the quadrature synchronous detector according to the first embodiment of the present invention.
FIG. 3 is a diagram illustrating a block configuration of a quadrature synchronous detector according to a second embodiment of the present invention.
FIG. 4 is an explanatory diagram for explaining an operation of a quadrature synchronous detector according to a second embodiment of the present invention.
FIG. 5 is a diagram illustrating a block configuration of a quadrature synchronous detector according to a third embodiment of the present invention.
FIG. 6 is an explanatory diagram for explaining an operation of a quadrature synchronous detector according to a third embodiment of the present invention.
FIG. 7 is a diagram illustrating a block configuration of a quadrature synchronous detector according to a fourth embodiment of the present invention.
FIG. 8 is a diagram showing a block configuration of a quadrature synchronous detector according to a fifth embodiment of the present invention.
FIG. 9 is a diagram illustrating a block configuration of a quadrature synchronous detector according to a sixth embodiment of the present invention.
FIG. 10 is a diagram illustrating a block configuration of a quadrature synchronous detector according to a seventh embodiment of the present invention.
FIG. 11 is a diagram showing a block configuration of a quadrature synchronous detector according to an eighth embodiment of the present invention.
FIG. 12 is a diagram illustrating a block configuration of a quadrature synchronous detector according to a ninth embodiment of the present invention.
FIG. 13 is a diagram illustrating a block configuration of a rake receiver according to a tenth embodiment of the present invention.
FIG. 14 is a diagram illustrating a block configuration of a rake receiver according to an eleventh embodiment of the present invention.
FIG. 15 is a diagram illustrating a block configuration of an interference wave canceller according to a twelfth embodiment of the present invention.
FIG. 16 is a diagram showing a block configuration of an impedance measuring device according to a thirteenth embodiment of the present invention.
FIG. 17 is a diagram showing a block configuration of a quadrature synchronous detector included in an impedance measuring device according to a thirteenth embodiment of the present invention.
FIG. 18 is a diagram for explaining an operation of the impedance measuring device according to the thirteenth embodiment of the present invention.
FIG. 19 is a diagram for explaining an operation of the impedance measuring device according to the thirteenth embodiment of the present invention.
FIG. 20 is a diagram showing a block configuration of a means for removing an interference signal used in an impedance measuring device according to a thirteenth embodiment of the present invention.
FIG. 21 is an explanatory diagram of an effect of the present invention.
FIG. 22 is an explanatory diagram of an effect of the present invention.
FIG. 23 is an explanatory diagram of an effect of the present invention.
FIG. 24 is an explanatory diagram of an effect of the present invention.
FIG. 25 is an explanatory diagram of an effect of the present invention.
[Explanation of symbols]
100, 300, 500, 700, 800, 900, 1000, 1100, 1200 Quadrature synchronous detector
101, 702 Phase detection means
102, 105, 502, 703, 1703 Memory
103 Delay Profile Detecting Means
104 phase rotation amount calculation means
106, 704, 705, 1212, 1213, 1340, 1407, 1408, 1704, 1705, 2005 Subtractor
302 Phase rotation means
304, 1331, 1332 Adder
504 Interference amount calculation means
505 Judge
701, 1701 Phase locked loop means
702, 1702 Phase detection means
706, 804, 1204, 1402, 1707 90-degree phase shifter
707, 708, 802, 805, 806, 809, 811, 1202, 1205, 1206, 1209, 1211, 1321-1 to 1321-n, 1322-1 to 1322-n, 1403, 1404, 1706, 1709, 1713 vessel
709, 710, 807, 808, 1207, 1208, 1405, 1406, 1708, 1710, 1714 Low-pass filter (LPF)
801, 803, 1201, 1203, 1401, 1711, 1712 Frequency oscillator
810, 1210 Differentiator
812, 1112 Carrier phase reproducing means
813, 1001 Local phase control means
814 Carrier frequency reproducing means
815 Local frequency control means
902 Local phase setting means
1300, 1400 rake receiver
1310-1 to 1310-n Delay line with tap
1350 Sampling means
1409 Phase rotation correction means
1410 Doppler shift wave reproducing means
1500 interference wave canceller
1501 OFDM demodulator
1502 interference wave reproducing means
1600 Impedance measuring instrument
1601 Input terminal
1610 AC Bridge
1620 amplifier
1630 Quadrature synchronous detector
1640 Lock-in amplifier
1650 Level adjustment means
1660 Measurement signal generation means
2000 Interference signal removal means
2001 Delay means
2002 Demodulation means
2003 Phase inversion means
2004 Remodulation means

Claims (15)

In a quadrature synchronous detector for performing quadrature synchronous detection for generating a reference signal of an in-phase axis component and a quadrature axis component of the desired wave from an input signal in which a desired wave and at least one interfering wave are mixed, a training signal and a delay The level generated by the quadrature synchronous detection based on information on the level of the interference wave and the delay time of the interference wave obtained using a signal for obtaining the level and the delay time of the interference wave including the profile Means for calculating the amount of phase rotation due to the interfering wave in the reference signal of the in-phase axis component and the quadrature axis component; and the in-phase axis component and the quadrature generated by the quadrature synchronous detection when the interfering wave is not included. A reference signal of the in-phase axis component and the quadrature axis component generated by the quadrature synchronous detection so as to be a reference signal of an axis component. Means for controlling the reference signal, wherein the means for controlling the reference signal includes a phase for generating a reference signal for the in-phase axis component and the quadrature axis component generated by the quadrature synchronous detection for controlling the reference signal. A phase locked loop having a frequency oscillator for generating the reference signal, a memory for storing a phase rotation amount due to the interference wave, and a phase of the interference wave based on the stored phase rotation amount. Means for controlling the frequency oscillator so as to be orthogonal to the phase of the desired wave to remove the rotation of the reference signal of the in-phase axis component and the quadrature axis component generated by each of the interference waves. And a quadrature synchronous detector. The phase locked loop further includes a determination control unit that determines whether the level of the interference wave is within a predetermined value and controls the memory, wherein the determination control unit determines that the level of the interference wave is within a predetermined value. If it is determined, the amount of phase rotation due to the interference wave is stored in the memory, and if it is determined that the level of the interference wave exceeds a predetermined value, the amount of phase rotation due to the interference wave is stored in the memory and the content is stored. The quadrature synchronous detector according to claim 1, wherein the quadrature synchronous detector is controlled. The quadrature synchronous detector is further caused by the phase rotation of the in-phase axis component and the quadrature axis component caused by interfering waves including co-channel interfering waves and interfering waves generated by fading, or the occurrence of phase rotation factors including Doppler shift. A second frequency oscillator for generating a signal affected by the phase rotation, and a phase of a signal generated by the frequency oscillator included in the phase locked loop and a phase of a signal generated by the second frequency oscillator. Means for detecting a phase difference, and means for detecting the phase difference from a phase of a signal generated by the second frequency oscillator and affected by a phase rotation factor including the interfering wave or the Doppler shift. 3. The quadrature synchronous detection according to claim 1, further comprising means for correcting so as to remove the detected phase difference. . A quadrature synchronous detector according to claim 1 or 2, wherein a rake receiver receives a signal in which a desired wave and at least one or more interfering waves are mixed and adds each of the interfering waves to the desired wave in the same phase. One or a plurality of delay taps for delaying the input signal, and the in-phase axis component and the quadrature axis after quadrature synchronous detection generated by the quadrature synchronous detector on each of the received signals passing through the respective delay taps A means for multiplying the reference signal of the component, and means for separating each received signal passed through each of the delay taps into a signal of an in-phase axis component and a signal of a quadrature axis component by the multiplying means. Receiver. 3. A quadrature synchronous detector according to claim 1 or 2, wherein the quadrature synchronous detector according to claim 1 or 2 is an interference wave canceller for extracting the desired wave from an input signal in which a desired wave and at least one or more interfering waves are mixed. Means for reproducing the interfering wave based on the phase error signal and the frequency error signal by the interfering wave generated by the synchronous detection; and the interfering wave reproduced by the interfering wave reproducing means, the desired wave and the respective Means for removing from an input signal in which an interfering wave is mixed. In an impedance measuring device for measuring the impedance of a device under test where an interference signal may be generated, a signal generator for generating a signal for measurement, and the signal for measurement generated by the signal generator are input to the device for measuring the impedance. 3. The quadrature synchronous detector according to claim 1, further comprising: a bridge that generates an unbalanced signal obtained when a measurement object is connected; and the quadrature synchronous detector according to claim 1, to which the unbalanced signal generated by the bridge is input. 4. The synchronous detector supplies information on a phase difference between a phase of a signal input to the quadrature synchronous detector and a phase of a reference signal generated by the quadrature synchronous detection to the signal generation unit, and the signal generation unit includes: The phase of the signal input to the quadrature synchronous detector based on the information about the phase difference and the phase of the reference signal generated by the quadrature synchronous detection are Match so the controlling the phase of the measurement signal, the quadrature synchronous detector is an impedance measuring instrument and outputting the quadrature axis signal component obtained by said quadrature synchronous detection as a detection signal. The impedance measuring device according to claim 6, wherein the bridge changes an impedance configuring the bridge so that a detection signal output by the quadrature synchronous detector is equal to or less than a predetermined value. The device under test is a predetermined network, detects the interfering signal that interferes with impedance measurement via a reflected signal detection terminal, supplies the measurement signal to a traveling signal terminal, via the reflected signal detection terminal A reflection coefficient is measured based on the signal of the orthogonal axis component detected and input to the quadrature synchronous detector, generated by the quadrature synchronous detector, and the measurement signal supplied to the traveling signal terminal. 7. The impedance measuring device according to claim 6, wherein: The impedance measuring device detects an interference signal that interferes with the measurement signal via the DUT connection terminal, and the measurement signal is connected to one of the DUT connection terminals, and the DUT The quadrature synchronous detector is connected to the other terminals of the connection terminals, and the vector ratio detection is performed so that the amplitude of the signal of the quadrature axis component obtained by the quadrature synchronous detection by the quadrature synchronous detector becomes a predetermined value or less. The impedance measuring device according to claim 6, wherein: The impedance measuring device measures the impedance based on the IV method and the RF-IV method, detects the disturbing signal that interferes with the measuring signal at the DUT connection terminal, and Is connected to a resistor for current or voltage detection, the quadrature synchronous detector is connected to each of the ammeter voltmeter terminals, and signals of the quadrature axis components obtained by the quadrature synchronous detectors are output to a voltmeter and an ammeter. 7. The impedance measuring device according to claim 6, wherein a voltage or a current of the measurement signal is detected. The impedance measuring device further detects a frequency and a phase for reproducing a carrier frequency and a carrier phase of the interference signal that interferes with the measurement signal, and demodulates the detected interference signal based on the detected interference signal. The impedance measuring device according to any one of claims 6 to 10, further comprising a unit that removes a modulation component by subtracting the re-modulated signal. The impedance measuring device further removes the modulation component by subtracting the re-modulated signal by demodulating the interference signal based on the interference signal, and the signal after removing the modulation component as a measurement signal. The impedance measuring device according to any one of claims 6 to 11, wherein: 13. The impedance measuring device according to claim 6, wherein the impedance measuring device extracts the interference signal using a measurement circuit, a circuit different from the antenna, or an antenna. The impedance measuring device generates a signal including the frequency component according to the broadcast content in the frequency component that the measurement signal interferes with, in order to reduce interference to the broadcast wave, and the measurement signal causes the interference. The impedance measuring instrument according to any one of claims 6 to 13, wherein the influence is reduced. 7. The impedance measuring device according to claim 6, further comprising: a unit for sweeping a measurement frequency at a specified interval at a specified frequency width, and displaying, saving, or printing out a result obtained by the impedance measurement. 15. The impedance measuring instrument according to any one of items 1 to 14.

Images