JP2004064098A - Automatic frequency control system - Google Patents

Automatic frequency control system Download PDF

Info

Publication number
JP2004064098A
JP2004064098A JP2002215328A JP2002215328A JP2004064098A JP 2004064098 A JP2004064098 A JP 2004064098A JP 2002215328 A JP2002215328 A JP 2002215328A JP 2002215328 A JP2002215328 A JP 2002215328A JP 2004064098 A JP2004064098 A JP 2004064098A
Authority
JP
Japan
Prior art keywords
circuit
frequency control
frequency
signal
comparison circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002215328A
Other languages
Japanese (ja)
Inventor
Shigeki Takahashi
高橋　茂樹
Tomoyuki Watanabe
渡辺　智之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002215328A priority Critical patent/JP2004064098A/en
Publication of JP2004064098A publication Critical patent/JP2004064098A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an automatic frequency control system wherein the power consumption of an automatic frequency control circuit of which can be reduced. <P>SOLUTION: The automatic frequency control system is provided with a configuration wherein a comparison circuit receives a control voltage applied to a voltage-controlled oscillator configuring a phase lock oscillator and a prescribed voltage, a frequency control signal outputted from the comparison circuit controls the frequency of the phase lock oscillator and a drive propriety signal outputted from the comparison circuit stops the operation of the automatic frequency control circuit when the comparison circuit discriminates that the frequency control by the automatic frequency control circuit is not required as a result of comparison between the control voltage and the prescribed voltage or the frequency control signal outputted from the automatic frequency control circuit controls the frequency of the phase lock oscillator when the comparison circuit discriminates that the frequency control by the automatic frequency control circuit is required. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、復調信号より自動周波数制御回路が周波数制御信号を生成し、該周波数制御信号によって位相ロック発振器の周波数を制御して搬送波を生成する自動周波数制御方式に係り、特に、該自動周波数制御回路による電力消費を縮減可能な自動周波数制御方式に関する。
【０００２】
有線通信システム、無線通信システムにおいては、発信局と受信局における搬送波の周波数及び位相を一致させる（正確には「発信局と受信局における搬送波の周波数及び位相を一致させる」のであるが、通常は省略して「発信局と受信局における搬送波の周波数を一致させる」と表現することが多い。この明細書でも、「搬送波の周波数を一致させる」、「搬送波の周波数を制御する」という、後者にのっとった言い方をすることがあるが、意味は前者と同じであると理解されたい。）必要がある。
【０００３】
このために、受信した搬送波帯域の信号から復調した信号を用いて自動周波数制御回路によって受信側の搬送波の周波数を制御して、送信側と受信側の搬送波の周波数を一致させる自動周波数制御方式が適用される。
ところで、最近の発振器の発振周波数は極めて安定であり、一旦受信側の搬送波の周波数が送信側の搬送波の周波数に一致すると両者の偏差が大幅に変化することはないので、該自動周波数制御回路を常時動作させて大きな電力を消費させることを避けるのが好ましい。
【０００４】
【従来の技術】
図１０は、従来の自動周波数制御方式である。尚、自動周波数制御方式は有線通信システムにも無線通信システムにも適用しうるものであるが、ここでは無線通信システムを例に説明する。
図１０において、１は無線周波信号を受信するアンテナ、２はアンテナ１が受信した無線周波受信信号（図では、Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ　の頭文字を使用して「ＲＦ受信信号」と記載している。以降も、図では同様に略記する。）を無線周波搬送波（図では「ＲＦ搬送波」と記載している。以降も、図では同様に略記する。）によって中間周波信号に周波数変換する無線周波ミキサ、３は無線周波ミキサが出力する中間周波信号を選択的に通過させる帯域通過ろ波器（図では英語のＢａｎｄＰａｔｈ　Ｆｉｌｔｅｒの頭文字による略語「ＢＰＦ」を記載している。以降も、図では同様に略記する。）、４は該中間周波信号を中間周波搬送波（図では、「ＩＦ搬送波」と記載している。「ＩＦ」はＩｎｔｅｒｍｅｄｉａｔｅ　Ｆｒｅｑｕｅｎｃｙの頭文字による略語である。以降も、図では同様に略記する。）によって周波数変換する直交検波回路、５は直交検波回路４の出力をデジタル変換するアナログ・デジタル変換回路（図では英語のＡｎａｌｏｇ　Ｄｉｇｉｔａｌ　Ｃｏｎｖｅｒｔｏｒの意味で「Ａ／Ｄ」と記載している。以降も、図では同様に略記する。）、６はアナログ・デジタル変換回路５の出力を復調してベースバンド信号を出力する復調回路、７は復調回路６の出力を利用して周波数制御信号を生成する自動周波数制御回路（図ではＡｕｔｏｍａｔｉｃ　Ｆｒｅｑｕｅｎｃｙ　Ｃｏｎｔｒｏｌｌｅｒの頭文字による略語「ＡＦＣ」を記載している。以降も、図では同様に略記する。）である。
【０００５】
８は自動周波数制御回路７の出力をアナログ変換するデジタル・アナログ変換回路（図では英語のＤｅｇｉｔａｌ　Ａｎａｌｏｇ　Ｃｏｎｖｅｒｔｏｒの意味で「Ｄ／Ａ」と記載している。以降も、図では同様に略記する。）、９はデジタル・アナログ変換回路８の出力を受けて無線周波搬送波と中間周波搬送波を生成する位相ロック発振器（図には英語のＰｈａｓｅ　Ｌｏｃｋｅｄ　Ｏｓｃｉｌｌａｔｏｒ　の頭文字による略語「ＰＬＯ」を記載している。以降も、図では同様に略記する。）である。そして、デジタル・アナログ変換回路８及び位相ロック発振器９がシンセサイザ部を構成する。
【０００６】
図１１は、位相ロック発振器の構成である。
図１１において、９−１は温度制御水晶発振回路（図には英語のＴｅｍｐｅｒａｔｕｒｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｃｒｉｓｔａｌ（Ｘｔａｌ）　Ｏｓｃｉｌｌａｔｏｒ　の頭文字による略語「ＴＣＸＯ」を記載している。以降も、図では同様に略記する。）である。
又、９−２は温度制御水晶発振回路９−１の出力周波数を１／Ｒに分周する１／Ｒ分周回路（図では単に「１／Ｒ」と記載している。以降も、図では同様に略記する。）、９−３は無線周波搬送波を出力する電圧制御発振回路、９−４は電圧制御発振回路９−３の出力周波数を１／Ｎに分周する１／Ｎ分周回路、９−５は１／Ｒ分周回路９−２の出力と１／Ｎ分周回路９−４の出力の位相を比較する位相比較回路、９−６は位相比較回路９−５の出力から直流分を抽出すると共に電圧制御発振回路９−３、１／Ｎ分周回路９−４、位相比較回路９−５を含む位相ロック・ループの特性を制御する低域通過ろ波器である。
【０００７】
又、９−２ａは温度制御水晶発振回路９−１の出力周波数を１／ｒに分周する１／ｒ分周回路（図では単に「１／ｒ」と記載している。以降も、図では同様に略記する。）、９−３ａは中間周波搬送波を出力する電圧制御発振回路、９−４ａは電圧制御発振回路９−３ａの出力周波数を１／ｎに分周する１／ｎ分周回路、９−５ａは１／ｒ分周回路９−２ａの出力と１／ｎ分周回路９−４ａの出力の位相を比較する位相比較回路、９−６ａは位相比較回路９−５ａの出力から直流分を抽出すると共に電圧制御発振回路９−３ａ、１／ｎ分周回路９−４ａ、位相比較回路９−５ａを含む位相ロック・ループの特性を制御する低域通過ろ波器である。
【０００８】
図１０及び図１１により、従来の自動周波数制御方式を簡単に説明すると下記の通りである。
即ち、自動周波数制御回路７が出力する周波数制御信号をデジタル・アナログ変換回路８によってアナログ変換して温度制御水晶発振回路９−１に供給し、温度制御水晶発振回路９−１の発振周波数を制御する。
【０００９】
無線周波搬送波を生成するためには、温度制御水晶発振回路９−１の出力周波数を１／Ｒに分周して位相比較回路９−５の一方の入力端子に供給する。一方、電圧制御発振回路９−３が出力する無線周波搬送波の周波数を１／Ｎ分周回路９−４によって１／Ｎに分周して位相比較回路９−５の一方のもう一方の入力端子に供給する。
【００１０】
位相比較回路９−５は、２つの入力の位相を比較した結果を出力する。
低域通過ろ波器９−６は、位相比較回路９−５の出力から直流成分を抽出して電圧制御発振回路９−３の周波数制御端子に供給する。
これによって、アンテナで受信された無線周波搬送波に周波数が一致した無線周波搬送波が生成され、無線周波ミキサ２に供給される。
【００１１】
同様に、１／ｒ分周回路９−２ａ、位相比較回路９−５ａ、低域通過ろ波器９−６ａ、電圧制御発振回路９−３ａ及び１／ｎ分周回路９−４ａによって、帯域通過ろ波器３が出力する中間周波信号を形成する中間周波搬送波と周波数が一致した中間周波搬送波が生成され、直交検波回路４に供給される。
そして、図１０の場合には、双方の搬送波を使って無線周波信号から２段の周波数変換を行なってデジタル変換した信号から復調回路６によってベースバンド信号が生成されるので、該ベースバンド信号は送信側のベースバンド信号を忠実に再生したものになる。
【００１２】
【発明が解決しようとする課題】
さて、図１０と図１１にて示した構成の自動周波数制御方式を適用する場合、連続的に受信を行なう場合も、間欠的に受信を行なう場合も、受信している間は自動周波数制御回路７を継続的に動作させておく必要がある。これは、温度制御水晶発振回路９−１が温度特性や電源電圧特性や経年変化特性による出力周波数に偏差が生ずるのを抑圧するために必要なことである。このため、図１０の構成において自動周波数制御回路７が動作する時間が長くなり、図１０の構成の消費電力を大きくすることになる。
【００１３】
本発明は、かかる問題点に鑑み、復調信号より自動周波数制御回路が周波数制御信号を生成し、該周波数制御信号によって位相ロック発振器の周波数を制御して搬送波を生成する自動周波数制御方式において、該自動周波数制御回路による電力消費を縮減可能な自動周波数制御方式を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記の如く、従来の自動周波数制御方式においては、温度制御水晶発振回路の温度特性、電源電圧特性及び経年変化特性を抑圧するために、受信している間は常に自動周波数制御回路を動作させて、該自動周波数制御回路が出力する周波数制御信号によって温度制御水晶発振回路の発振周波数を制御し、該温度制御水晶発振回路の出力周波数に基づいて搬送波を生成していた。
【００１５】
しかし、短時間で見ると、位相ロック発振器を構成する温度制御水晶発振回路や電圧制御発振回路の出力周波数は安定しており、図１０の構成が一旦受信信号の搬送波の周波数と同期した搬送波を出力できるようになれば、図１０の構成が生成する搬送波の周波数を一定に制御するために自動周波数制御回路を常時動作させなくても所望の周波数確度を有する搬送波を生成することが可能である。
【００１６】
本発明は、かかる技術を適用して、一旦受信信号の搬送波と同期した後は該自動周波数制御回路の動作を停止させて搬送波を生成し、生成される搬送波の周波数が所望の周波数確度を保てなくなった時に該自動周波数制御回路による周波数制御に切り替える方式を採用することにより、該自動周波数制御回路による消費電力の増加を抑止するものである。
【００１７】
第一の発明は、受信信号を復調した復調信号より自動周波数制御回路が周波数制御信号を生成し、該周波数制御信号によって位相ロック発振器の周波数を制御して搬送波を生成する自動周波数制御方式において、該位相ロック発振器を構成する電圧制御発振器に供給する制御電圧と一定電圧とを比較回路に供給し、該比較回路が該制御電圧と該一定電圧を比較した結果、生成した搬送波が該受信信号を形成する搬送波と同期していると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、該比較回路が生成した搬送波が該受信信号を形成する搬送波と同期していないと判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御する構成を設けたことを特徴とする自動周波数制御方式である。
【００１８】
第一の発明によれば、該比較回路が該制御電圧と該一定電圧を比較した結果、生成した搬送波と該受信信号を形成する搬送波が同期していて該自動周波数制御回路による周波数制御が不要であると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、該比較回路が両搬送波が同期していないために該自動周波数制御回路による周波数制御が必要であると判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御するので、搬送波の周波数が所望の周波数近傍にある通常の場合には該自動周波数制御回路の動作を停止させることができる一方、新たに設けた回路の消費電力は該自動周波数制御回路の消費電力より小さいために、自動周波数制御方式の消費電力を縮減することができる。
【００１９】
第二の発明は、復調信号より自動周波数制御回路が周波数制御信号を生成し、該周波数制御信号によって位相ロック発振器の周波数を制御して搬送波を生成する自動周波数制御方式において、該位相ロック発振器を構成する電圧制御発振器に供給する制御電圧の平均値と一定電圧とを比較回路に供給し、該比較回路が該制御電圧の平均値と該一定電圧を比較した結果、生成した搬送波が該受信信号を形成する搬送波と同期していると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、該比較回路が生成した搬送波が該受信信号を形成する搬送波と同期していないと判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御する構成を設けたことを特徴とする自動周波数制御方式である。
【００２０】
第二の発明によれば、該比較回路が該制御電圧の平均値と該一定電圧を比較した結果、生成した搬送波と該受信信号を形成する搬送波が同期していて該自動周波数制御回路による周波数制御が不要であると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、該比較回路が両搬送波が同期していないために該自動周波数制御回路による周波数制御が必要であると判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御するので、搬送波の周波数が所望の周波数近傍にある通常の場合には該自動周波数制御回路の動作を停止させることができる一方、新たに設けた回路の消費電力は該自動周波数制御回路の消費電力より小さいために、自動周波数制御方式の消費電力を縮減することができる。更に、該比較回路が該制御電圧の平均値と該一定電圧を比較するので、該制御電圧のゆらぎの影響を縮減することができる。
【００２１】
第三の発明は、復調信号より自動周波数制御回路が周波数制御信号を生成し、該周波数制御信号によって位相ロック発振器の周波数を制御して搬送波を生成する自動周波数制御方式において、該位相ロック発振器を構成する電圧制御発振器に供給する制御電圧と複数の電圧から選択された一定電圧とを比較回路に供給し、該比較回路が該制御電圧と該一定電圧を比較した結果、生成した搬送波が該受信信号を形成する搬送波と同期していると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、該比較回路が生成した搬送波が該受信信号を形成する搬送波と同期していないと判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御する構成を設けたことを特徴とする自動周波数制御方式である。
【００２２】
第三の発明によれば、該比較回路が該制御電圧と該複数の電圧から選択された一定電圧を比較した結果、生成した搬送波と該受信信号を形成する搬送波が同期していて該自動周波数制御回路による周波数制御が不要であると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、該比較回路が両搬送波が同期していないために該自動周波数制御回路による周波数制御が必要であると判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御するので、搬送波の周波数が所望の周波数近傍にある通常の場合には該自動周波数制御回路の動作を停止させることができる一方、新たに設けた回路の消費電力は該自動周波数制御回路の消費電力より小さいために、自動周波数制御方式の消費電力を縮減することができる。更に、該比較回路が該制御電圧と該複数の電圧から選択された一定電圧を比較するので、搬送波の周波数帯域が変わる場合にも効率よく自動周波数制御することができる。
【００２３】
第四の発明は、復調信号より自動周波数制御回路が周波数制御信号を生成し、該周波数制御信号によって位相ロック発振器の周波数を制御して搬送波を生成する自動周波数制御方式において、該位相ロック発振器を構成する電圧制御発振器に供給する制御電圧と該制御電圧を遅延させた制御電圧とを比較回路に供給し、該比較回路が該制御電圧と該遅延させた制御電圧を比較した結果、生成した搬送波が該受信信号を形成する搬送波と同期していると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、該比較回路が生成した搬送波が該受信信号を形成する搬送波と同期していないと判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御する構成を設けたことを特徴とする自動周波数制御方式。である。
【００２４】
第四の発明によれば、該比較回路が該制御電圧と該遅延させた制御電圧を比較した結果、生成した搬送波と該受信信号を形成する搬送波が同期していて該自動周波数制御回路による周波数制御が不要であると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、該比較回路が両搬送波が同期していないために該自動周波数制御回路による周波数制御が必要であると判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御するので、搬送波の周波数が所望の周波数近傍にある通常の場合には該自動周波数制御回路の動作を停止させることができる一方、新たに設けた回路の消費電力は該自動周波数制御回路の消費電力より小さいために、自動周波数制御方式の消費電力を縮減することができる。更に、該比較回路が該制御電圧と該遅延させた制御電圧を比較するので、構成を簡略化することができる。
【００２５】
【発明の実施の形態】
以降、図面を併用して本発明の技術を詳細に説明する。
図１は、本発明の自動周波数制御方式の第一の実施の形態である。尚、自動周波数制御方式は有線通信システムにも無線通信システムにも適用しうるものであるが、ここでは無線通信システムに適用することを想定している。これは、以降に説明する自動周波数制御方式の実施の形態においても同様である。
【００２６】
図１において、１は無線周波信号を受信するアンテナ、２はアンテナ１が受信した無線周波受信信号を無線周波搬送波によって中間周波信号に周波数変換する無線周波ミキサ、３は無線周波ミキサが出力する中間周波信号を選択的に通過させる帯域通過ろ波器、４は該中間周波信号を中間周波搬送波によって周波数変換する直交検波回路、５は直交検波回路４の出力をデジタル変換するアナログ・デジタル変換回路、６はアナログ・デジタル変換回路５の出力を復調してベースバンド信号を出力する復調回路、７は復調回路６の出力を利用して周波数制御信号を生成する自動周波数制御回路である。
【００２７】
８はデジタル形式で入力される量をアナログ量に変換するデジタル・アナログ変換回路、９はデジタル・アナログ変換回路８の出力を受けて無線周波搬送波と中間周波搬送波を生成する位相ロック発振器で、デジタル・アナログ変換回路８及び位相ロック発振器９によってシンセサイザ部が構成される。
１０は位相ロック発振器９を構成する電圧制御発振回路の発振周波数制御のための電圧をデジタル変換するアナログ・デジタル変換回路、１１は一定の電圧値を保持しているレジスタ（図では英語のＲｅｇｉｓｔｅｒの最初の３文字による略語「ＲＥＧ」を記載している。以降も、図では同様に略記する。）、１４はアナログ・デジタル変換回路１０とレジスタ１１の出力を比較して周波数制御信号と自動周波数制御回路７の駆動可否信号を出力する比較回路、１５は自動周波数制御回路７が出力する周波数制御信号と比較回路１４が出力する周波数制御信号とを加算する加算回路で、アナログ・デジタル変換回路１０、レジスタ１１、比較回路１４及び加算回路１５によって本発明特有の制御回路が構成される。
【００２８】
図５は、図１の構成における位相ロック発振器と制御回路の接続を示す図である。
図５において、９−１は温度制御水晶発振回路である。
又、９−２は温度制御水晶発振回路９−１の出力周波数を１／Ｒに分周する１／Ｒ分周回路、９−３は無線周波搬送波を出力する電圧制御発振回路、９−４は電圧制御発振回路９−３の出力周波数を１／Ｎに分周する１／Ｎ分周回路、９−５は１／Ｒ分周回路９−２の出力と１／Ｎ分周回路９−４の出力の位相を比較する位相比較回路、９−６は位相比較回路９−５の出力から直流分を抽出すると共に電圧制御発振回路９−３、１／Ｎ分周回路９−４、位相比較回路９−５を含む位相ロック・ループの特性を制御する低域通過ろ波器である。
【００２９】
又、９−２ａは温度制御水晶発振回路９−１の出力周波数を１／ｒに分周する１／ｒ分周回路、９−３ａは中間周波搬送波を出力する電圧制御発振回路、９−４ａは電圧制御発振回路９−３ａの出力周波数を１／ｎに分周する１／ｎ分周回路、９−５ａは１／ｒ分周回路９−２ａの出力と１／ｎ分周回路９−４ａの出力の位相を比較する位相比較回路、９−６ａは位相比較回路９−５ａの出力から直流分を抽出すると共に電圧制御発振回路９−３ａ、１／ｎ分周回路９−４ａ、位相比較回路９−５ａを含む位相ロック・ループの特性を制御する低域通過ろ波器である。
【００３０】
又、１０は位相ロック発振器９を構成する電圧制御発振回路９−３の発振周波数制御のための電圧をデジタル変換するアナログ・デジタル変換回路、１１は一定の電圧値を保持しているレジスタ、１４はアナログ・デジタル変換回路１０とレジスタ１１の出力を比較して周波数制御信号と自動周波数制御回路７の駆動可否信号を出力する比較回路、１５は自動周波数制御回路７が出力する周波数制御信号と比較回路１４が出力する周波数制御信号とを加算する加算回路で、この部分は図１の説明において記載した制御回路である。尚、図５では電圧制御発振回路９−３に供給される周波数制御電圧をアナログ・デジタル変換回路１０に供給するようになっているが、電圧制御発振回路９−３ａに供給される周波数制御電圧をアナログ・デジタル変換回路１０に供給してもよい。
【００３１】
そして、比較回路１４が出力する周波数制御信号は加算回路１５の一方の入力端子に供給され、図示していない自動周波数制御回路が出力する周波数制御信号と加算され、デジタル・アナログ変換回路８によってアナログ変換された後温度制御水晶発振回路９−１に供給される。
又、比較回路１４が出力する駆動可否信号が図示していない自動周波数制御回路に供給され、該自動周波数制御回路の駆動又は停止を制御する。
【００３２】
図１及び図５により、従来の自動周波数制御方式を簡単に説明すると下記の通りである。
即ち、比較回路１４が出力する駆動可否信号が図１の自動周波数制御回路７に供給され、自動周波数制御回路７の駆動又は停止を制御すると共に、自動周波数制御回路７が出力する周波数制御信号と比較回路１４が出力する周波数制御信号が加算回路１５に供給され、加算回路１５の出力をデジタル・アナログ変換回路８によってアナログ変換して温度制御水晶発振回路９−１に供給し、温度制御水晶発振回路９−１の発振周波数を制御する。
【００３３】
無線周波搬送波を生成するためには、温度制御水晶発振回路９−１の出力周波数を１／Ｒに分周して位相比較回路９−５の一方の入力端子に供給する。一方、電圧制御発振回路９−３が出力する無線周波搬送波の周波数を１／Ｎ分周回路９−４によって１／Ｎに分周して位相比較回路９−５の一方のもう一方の入力端子に供給する。
【００３４】
位相比較回路９−５は、２つの入力の位相を比較した結果を出力する。
低域通過ろ波器９−６は、位相比較回路９−５の出力から直流成分を抽出して電圧制御発振回路９−３の周波数制御端子に供給する。
これによって、アンテナで受信された無線周波搬送波に周波数が一致した無線周波搬送波が生成され、無線周波ミキサ２に供給される。
【００３５】
同様に、１／ｒ分周回路９−２ａ、位相比較回路９−５ａ、低域通過ろ波器９−６ａ、電圧制御発振回路９−３ａ及び１／ｎ分周回路９−４ａによって、帯域通過ろ波器３が出力する中間周波信号を形成する中間周波搬送波と周波数が一致した中間周波搬送波が生成され、直交検波回路４に供給される。
そして、図１の場合には、双方の搬送波を使って無線周波信号から２段の周波数変換を行なってデジタル変換した信号から復調回路６によってベースバンド信号が生成されるので、該ベースバンド信号は送信側のベースバンド信号を忠実に再生したものになる。
【００３６】
ここで、図１の構成の特徴は、比較回路１４が出力する駆動可否信号が図１の自動周波数制御回路７に供給され、自動周波数制御回路７の駆動又は停止を制御すると共に、自動周波数制御回路７が出力する周波数制御信号と比較回路１４が出力する周波数制御信号が加算回路１５に供給され、加算回路１５の出力をデジタル・アナログ変換回路８によってアナログ変換して温度制御水晶発振回路９−１に供給し、温度制御水晶発振回路９−１の発振周波数を制御する点にある。
【００３７】
更に詳しく説明すると、比較回路１４がアナログ・デジタル変換回路１０の出力とレジスタ１１の出力を比較した結果、電圧制御発振回路９−３の発振周波数が所望の周波数の近傍にあると判断した場合には該駆動可否信号によって自動周波数制御回路７の動作を停止し、電圧制御発振回路９−３の発振周波数が所望の周波数に対して大幅な誤差を持っていると判断した場合には該駆動可否信号によって自動周波数制御回路７の動作を継続させる。
【００３８】
従って、該駆動可否信号が自動周波数制御回路７を停止させた場合には比較回路１４が出力する周波数制御信号が加算回路１５及びデジタル・アナログ変換回路８を経由して温度制御水晶発振回路９−１に供給されて温度制御水晶発振回路９−１の発振周波数制御を行ない、該駆動可否信号が自動周波数制御回路７を動作させている場合には比較回路１４が出力する周波数制御信号と自動周波数制御回路７が出力する周波数制御信号が加算回路１５によって加算されて、デジタル・アナログ変換回路８を経由して温度制御水晶発振回路９−１に供給されて温度制御水晶発振回路９−１の発振周波数制御を行なう。
【００３９】
即ち、比較回路１４がアナログ・デジタル変換回路１０の出力とレジスタ１１の出力を比較した結果、電圧制御発振回路９−３の発振周波数が所望の周波数の近傍にあると判断した場合には該駆動可否信号によって自動周波数制御回路７の動作を停止して、比較回路１４が出力する周波数制御信号のみによって温度制御水晶発振回路９−１の発振周波数を制御するので、自動周波数制御回路７が不要な電力を消費しなくなる。
【００４０】
一方、上記の動作をさせるためにアナログ・デジタル変換回路１０、レジスタ１１、比較回路１４及び加算回路１５が付加されるが、回路規模において自動周波数制御回路７の方がアナログ・デジタル変換回路１０、レジスタ１１、比較回路１４及び加算回路１５より大きいので、全体として消費電力を縮減することができる。
【００４１】
図６は、比較回路の第一の構成例であり、図７は、図６の構成の動作を説明する図である。以降、図１、図５、図６及び図７を参照して、図６に示した比較回路の動作を説明する。
図６において、１４−１は図５のアナログ・デジタル変換回路１０の出力と図５のレジスタ１１の出力の差分をとる減算回路、１４−２は減算回路１４−１の出力の絶対値を求めると共に減算回路１４−１の出力の符号を抽出する絶対値回路、１４−３は絶対値回路１４−２が出力する絶対値をレジスタ１１が出力する一定値で割算する除算回路、１４−４は除算回路１４−３の出力と設定されている閾値とを比較して除算回路１４−３の出力が設定閾値より大きい時に論理レベル“１”の信号を出力し、除算回路１４−３の出力が設定閾値より小さい時に論理レベル“０”の信号を出力するコンパレータ、１４−６はコンパレータ１４−４の出力の論理レベルによって設定されている周波数制御信号を通過させたりマスクする論理積回路、１４−８は論理積回路１４−６の出力に絶対値回路１４−２が出力する符号を掛算する乗算回路である。
【００４２】
そして、コンパレータ１４−４の出力が図５の自動周波数制御回路７の動作を制御する駆動可否信号であり、乗算回路１４−８の出力が周波数制御信号である。
図７において、周波数ｆ０　は図５の電圧制御発振回路９−３に求められる所望の発振周波数、周波数（ｆ０　−ｆＡ　）乃至（ｆ０　＋ｆＡ　）は所望の発振周波数に近い帯域なので自動周波数制御回路７を動作させる必要がない周波数領域である。又、周波数がｆ０　の時の図１のアナログ・デジタル変換回路１０から減算回路に供給される値及び図１のレジスタ１１に格納している値がＣ、周波数（ｆ０　−ｆＡ　）の時のアナログ・デジタル変換回路１０から減算回路に供給される値が（Ｃ−Ａ）、周波数（ｆ０　＋ｆＡ　）の時のアナログ・デジタル変換回路１０から減算回路に供給される値が（Ｃ＋Ａ）であるものとする。尚、アナログ・デジタル変換回路１０から減算回路に供給される値は電圧制御発振回路９−３の発振周波数の偏差に対応するので、電圧制御発振回路９−３の発振周波数の変化に対して単調に変化する。
【００４３】
更に、図６のコンパレータ１４−４の反転入力端子に供給されている設計閾値はＡ／Ｃであるものとする。
今、発振周波数が（ｆ０　＋ｆＡ　）より高い時には除算回路１４−３の出力は設定閾値Ａ／Ｃより大きいので、コンパレータ１４−４は論理レベル“１”の信号を出力する。これが、自動周波数制御回路７に与えられて自動周波数制御回路７を動作モードに制御する。同時に、コンパレータ１４−４が出力する論理レベル“１”の信号は論理積回路１４−６の反転入力端子に供給されるので、論理積回路１４−６は設定周波数制御信号をマスクする。このため、乗算回路１４−８の出力は０となる。
【００４４】
従って、図１の加算回路１５には自動周波数制御回路７が出力する周波数制御信号のみが供給されて、温度制御水晶発振回路９−１の発振周波数を制御することになる。
一方、発振周波数が（ｆ０　＋ｆＡ　）より低くてｆ０　より高い時には除算回路１４−３の出力は設定閾値Ａ／Ｃより小さいので、コンパレータ１４−４は論理レベル“０”の信号を出力する。これが、自動周波数制御回路７に与えられて自動周波数制御回路７を停止モードに制御する。同時に、コンパレータ１４−４が出力する論理レベル“０”の信号は論理積回路１４−６の反転入力端子に供給されるので、論理積回路１４−６は設定周波数制御信号を乗算回路１４−８を経由して図１の加算回路１５に供給する。
【００４５】
従って、図１の加算回路１５には比較回路１４が出力する周波数制御信号のみが供給されて、温度制御水晶発振回路９−１の発振周波数を制御することになる。
同様に、発振周波数が（ｆ０　−ｆＡ　）より低い時には、自動周波数制御回路７が出力する周波数制御信号によって、発振周波数が（ｆ０　−ｆＡ　）より高くてｆ０　より低い時には比較回路１４が出力する周波数制御信号によって温度制御水晶発振回路９−１の発振周波数を制御することになる。但し、この場合には図６の減算回路１４−１の出力の符号が異なるので、乗算回路１４−８が出力する周波数制御信号の符号は先の場合とは異なる。
【００４６】
上記の如く比較回路１４が動作するので、図５の電圧制御発振回路９−３の発振周波数が所望の周波数の近傍にあれば図１の自動周波数制御回路を停止させて比較回路１４の出力のみで周波数制御を行ない、図５の電圧制御発振回路９−３の発振周波数が所望の周波数に対して偏差が大きい場合には図１の自動周波数制御回路を動作させて周波数制御を行なうので、自動周波数制御回路７が常時動作する必要がなくなる。
【００４７】
尚、上記の如く図６のコンパレータ１４−４に供給される設定閾値をＡ／Ｃと等しいものとしているので、自動周波数制御回路７と比較回路１４のいずれかによって周波数制御を行なうようになっているが、図６のコンパレータ１４−４に供給される設定閾値をＡ／Ｃと異なる値にしておけば、自動周波数制御回路７と比較回路１４の双方が出力する周波数制御信号によって周波数制御を行なうこともできる。この場合も、自動周波数制御回路７が常時動作する必要がなくなることは同じである。
【００４８】
図８は、比較回路の第二の構成例であり、図９は、図８の構成の動作を説明する図である。以降、図１、図５、図８及び図９を参照して、図８に示した比較回路の動作を説明する。
図８において、１４−１は図５のアナログ・デジタル変換回路１０の出力と図５のレジスタ１１の出力の差分をとる減算回路、１４−２は減算回路１４−１の出力の絶対値を求めると共に減算回路１４−１の出力の符号を抽出する絶対値回路、１４−３は絶対値回路１４−２が出力する絶対値をレジスタ１１が出力する一定値で割算する除算回路、１４−４は除算回路１４−３の出力と設定されている閾値＃１とを比較して除算回路１４−３の出力が設定閾値＃１より大きい時に論理レベル“１”の信号を出力し、除算回路１４−３の出力が設定閾値＃１より小さい時に論理レベル“０”の信号を出力するコンパレータ、１４−４ａは除算回路１４−３の出力と設定されている閾値＃２とを比較して除算回路１４−３の出力が設定閾値＃２より大きい時に論理レベル“１”の信号を出力し、除算回路１４−３の出力が設定閾値＃２より小さい時に論理レベル“０”の信号を出力するコンパレータ、１４−４ｂは除算回路１４−３の出力と設定されている閾値＃３とを比較して除算回路１４−３の出力が設定閾値＃３より大きい時に論理レベル“１”の信号を出力し、除算回路１４−３の出力が設定閾値＃３より小さい時に論理レベル“０”の信号を出力するコンパレータ、１４−５はコンパレータ１４−４、１４−４ａ及び１４−４ｂの出力の論理積演算をする論理積回路、１４−５ａはコンパレータ１４−４の出力の反転、１４−４ａの出力及び１４−４ｂの出力の論理積演算をする論理積回路、１４−５ｂはコンパレータ１４−４及び１４−４ａの出力の反転と１４−４ｂの出力の論理積演算をする論理積回路、１４−６は論理積回路１４−５の出力の論理レベルによって設定されている周波数制御信号＃１を通過させたりマスクする論理積回路、１４−６ａは論理積回路１４−５及び１４−５ａの出力の論理レベルによって設定されている周波数制御信号＃２を通過させたりマスクする論理積回路、１４−６ｂは論理積回路１４−５及び１４−５ｂの出力の論理レベルによって設定されている周波数制御信号＃３を通過させたりマスクする論理積回路、１４−７は論理積回路１４−６、１４−６ａ及び１４−６ｂの出力の論理和演算をする論理和回路、１４−８は論理和回路１４−７の出力に絶対値回路１４−２が出力する符号を掛算する乗算回路である。
【００４９】
そして、論理積回路１４−５の出力が図５の自動周波数制御回路７の動作を制御する駆動可否信号であり、乗算回路１４−８の出力が周波数制御信号である。図９において、周波数ｆ０　は図５の電圧制御発振回路９−３に求められる所望の発振周波数、周波数（ｆ０　−ｆＡ　）乃至（ｆ０　＋ｆＡ　）は所望の発振周波数に近い帯域なので自動周波数制御回路７を動作させる必要がない周波数領域であり、周波数（ｆ０　−ｆＢ　）乃至（ｆ０　＋ｆＢ　）は所望の発振周波数に更に近い帯域なので自動周波数制御回路７を動作させる必要がない周波数領域である。又、周波数がｆ０　の時の図１のアナログ・デジタル変換回路１０から減算回路に供給される値及び図１のレジスタ１１に格納している値がＣ、周波数（ｆ０　−ｆＡ　）の時のアナログ・デジタル変換回路１０から減算回路に供給される値が（Ｃ−Ａ）、周波数（ｆ０　−ｆＢ　）の時のアナログ・デジタル変換回路１０から減算回路に供給される値が（Ｃ−Ｂ）、周波数（ｆ０　＋ｆＢ　）の時のアナログ・デジタル変換回路１０から減算回路に供給される値が（Ｃ＋Ｂ）、周波数（ｆ０　＋ｆＡ　）の時のアナログ・デジタル変換回路１０から減算回路に供給される値が（Ｃ＋Ａ）であるものとする。尚、アナログ・デジタル変換回路１０から減算回路に供給される値は電圧制御発振回路９−３の発振周波数の偏差に対応するので、電圧制御発振回路９−３の発振周波数の変化に対して単調に変化する。
【００５０】
更に、図６のコンパレータ１４−４の反転入力端子に供給されている設定閾値＃１はＡ／Ｃ、コンパレータ１４−４ａの反転入力端子に供給されている設定閾値＃２はＢ／Ｃ、コンパレータ１４−４ａの反転入力端子に供給されている設定閾値＃３は０であるものとする。
今、発振周波数が（ｆ０　＋ｆＡ　）より高い時には除算回路１４−３の出力は設定閾値Ａ／Ｃより大きいので、全てのコンパレータ１４−４、１４−４ａ及び１４−４ｂは論理レベル“１”の信号を出力する。これらが、それぞれ、論理積回路１４−５、１４−５ａ及び１４−５ｂに供給されるので、論理積回路１４−５は論理レベル“１”の信号を出力し、論理積回路１４−５ａ及び１４−５ｂは論理レベル“０”の信号を出力する。そして、論理積回路１４−５が出力する論理レベル“１”の信号が、自動周波数制御回路７に与えられて自動周波数制御回路７を動作モードに制御する。同時に、論理積回路１４−５が出力する論理レベル“１”の信号は論理積回路１４−６、１４−６ａ及び１４−６ｂの反転入力端子に供給されるので、論理積回路１４−６は設定周波数制御信号＃１を、論理積回路１４−６ａは設定周波数制御信号＃２を、論理積回路１４−６ｂは設定周波数制御信号＃３をマスクする。このため、乗算回路１４−８の出力は０となる。
【００５１】
従って、図１の加算回路１５には自動周波数制御回路７が出力する周波数制御信号のみが供給されて、温度制御水晶発振回路９−１の発振周波数を制御することになる。
次に、発振周波数が（ｆ０　＋ｆＡ　）より低くて（ｆ０　＋ｆＢ　）より高い時には除算回路１４−３の出力は設定閾値Ａ／Ｃより小さくＢ／Ｃより大きいので、コンパレータ１４−４は論理レベル“０”の信号を出力し、コンパレータ１４−４ａ及び１４−４ｂは論理レベル“１”の信号を出力する。これらが論理積回路１４−５乃至１４−５ｂに供給されるので、論理積回路１４−５は論理レベル“０”、論理積回路１４−５ａは論理レベル“１”、論理積回路１４−５ｂは論理レベル“０”の信号を出力する。この、論理積回路１４−５の出力が、自動周波数制御回路７に与えられて自動周波数制御回路７を停止モードに制御する。同時に、論理積回路１４−５が出力する論理レベル“０”の信号は論理積回路１４−６の反転入力端子に供給されるので、論理積回路１４−６は設定周波数制御信号＃１をマスクし、論理積回路１４−６ａは設定周波数制御信号＃２を通過させ、論理積回路１４−６ｂは設定周波数制御信号＃３をマスクする。従って、設定周波数制御信号＃２のみが乗算回路１４−８を経由して図１の加算回路１５に供給される。
【００５２】
従って、この場合にも図１の加算回路１５には比較回路１４が出力する周波数制御信号のみが供給されて、温度制御水晶発振回路９−１の発振周波数を制御することになる。
次に、発振周波数が（ｆ０　＋ｆＢ　）より低くてｆ０　より高い時には、同様に、論理積回路１４−５が出力する駆動可否信号によって自動周波数制御回路７が停止モードになり、設定周波数制御信号＃３のみが乗算回路１４−８を経由して図１の加算回路１５に供給される。
【００５３】
従って、この場合にも図１の加算回路１５には比較回路１４が出力する周波数制御信号のみが供給されて、温度制御水晶発振回路９−１の発振周波数を制御することになる。
同様に、発振周波数が（ｆ０　−ｆＡ　）より低い時には、自動周波数制御回路７が出力する周波数制御信号によって、発振周波数が（ｆ０　−ｆＡ　）より高くてｆ０　より低い時には比較回路１４が出力する周波数制御信号によって温度制御水晶発振回路９−１の発振周波数を制御することになる。但し、この場合には図６の減算回路１４−１の出力の符号が異なるので、乗算回路１４−８が出力する周波数制御信号の符号は先の場合とは異なる。
【００５４】
上記の如く比較回路１４が動作するので、図５の電圧制御発振回路９−３の発振周波数が所望の周波数の近傍にあれば図１の自動周波数制御回路を停止させて比較回路１４の出力のみで周波数制御を行ない、図５の電圧制御発振回路９−３の発振周波数が所望の周波数に対して偏差が大きい場合には図１の自動周波数制御回路を動作させて周波数制御を行なうので、自動周波数制御回路７が常時動作する必要がなくなる。
【００５５】
尚、上記の如く図６のコンパレータ１４−４に供給される設定閾値をＡ／Ｃと等しいものとしているので、自動周波数制御回路７と比較回路１４のいずれかによって周波数制御を行なうようになっているが、図６のコンパレータ１４−４に供給される設定閾値をＡ／Ｃと異なる値にしておけば、自動周波数制御回路７と比較回路１４の双方が出力する周波数制御信号によって周波数制御を行なうこともできる。この場合も、自動周波数制御回路７が常時動作する必要がなくなることは同じである。
【００５６】
図２は、本発明の自動周波数制御方式の第二の実施の形態である。
図２において、１は無線周波信号を受信するアンテナ、２はアンテナ１が受信した無線周波受信信号を無線周波搬送波によって中間周波信号に周波数変換する無線周波ミキサ、３は無線周波ミキサが出力する中間周波信号を選択的に通過させる帯域通過ろ波器、４は該中間周波信号を中間周波搬送波によって周波数変換する直交検波回路、５は直交検波回路４の出力をデジタル変換するアナログ・デジタル変換回路、６はアナログ・デジタル変換回路５の出力を復調してベースバンド信号を出力する復調回路、７は復調回路６の出力を利用して周波数制御信号を生成する自動周波数制御回路である。
【００５７】
８はデジタル形式で入力される量をアナログ量に変換するデジタル・アナログ変換回路、９はデジタル・アナログ変換回路８の出力を受けて無線周波搬送波と中間周波搬送波を生成する位相ロック発振器で、デジタル・アナログ変換回路８及び位相ロック発振器９によってシンセサイザ部が構成される。
１０は位相ロック発振器９を構成する電圧制御発振回路の発振周波数制御のための電圧をデジタル変換するアナログ・デジタル変換回路、１１は一定の電圧値を保持しているレジスタ、１２はアナログ・デジタル変換回路１０の出力を所定時間内で平均化する平均化回路、１４はアナログ・デジタル変換回路１０とレジスタ１１の出力を比較して周波数制御信号と自動周波数制御回路７の駆動可否信号を出力する比較回路、１５は自動周波数制御回路７が出力する周波数制御信号と比較回路１４が出力する周波数制御信号とを加算する加算回路で、アナログ・デジタル変換回路１０、レジスタ１１、平均化回路１２、比較回路１４及び加算回路１５によって本発明特有の制御回路が構成される。
【００５８】
上記の如く、図２の構成は、図１の構成においてアナログ・デジタル変換回路１０と比較回路１４の間に平均化回路１２を挿入したことのみが図１の構成と異なる点であり、位相ロック発振器と制御回路との接続も図５に準ずるものである。更に、図２の構成における比較回路１４には図６及び図８にて示した構成をそのまま適用することができる。従って、これ以上の説明は省略したい。
【００５９】
そして、図２の構成も、比較回路１４がアナログ・デジタル変換回路１０の出力の平均値とレジスタ１１の出力を比較した結果、自動周波数制御回路７による周波数制御が不要であると判断した場合には、比較回路１４が出力する周波数制御信号によって位相ロック発振器の周波数を制御すると共に、比較回路１４が出力する駆動可否信号によって自動周波数制御回路７の動作を停止させ、比較回路１４が自動周波数制御回路７による周波数制御が必要であると判断した場合には、自動周波数制御回路７が出力する周波数制御信号によって該位相ロック発振器の周波数を制御するので、搬送波の周波数が所望の周波数近傍にある通常の場合には自動周波数制御回路７の動作を停止させることができる一方、新たに設けた制御回路の消費電力は自動周波数制御回路７の消費電力より小さいために、自動周波数制御方式の消費電力を縮減することができる。更に、比較回路１４がアナログ・デジタル変換回路１０の出力の平均値とレジスタ１１の出力を比較するので、アナログ・デジタル変換回路１０の出力電圧のゆらぎの影響を縮減することができる。
【００６０】
図３は、本発明の自動周波数制御方式の第三の実施の形態である。
図３において、１は無線周波信号を受信するアンテナ、２はアンテナ１が受信した無線周波受信信号を無線周波搬送波によって中間周波信号に周波数変換する無線周波ミキサ、３は無線周波ミキサが出力する中間周波信号を選択的に通過させる帯域通過ろ波器、４は該中間周波信号を中間周波搬送波によって周波数変換する直交検波回路、５は直交検波回路４の出力をデジタル変換するアナログ・デジタル変換回路、６はアナログ・デジタル変換回路５の出力を復調してベースバンド信号を出力する復調回路、７は復調回路６の出力を利用して周波数制御信号を生成する自動周波数制御回路である。
【００６１】
８はデジタル形式で入力される量をアナログ量に変換するデジタル・アナログ変換回路、９はデジタル・アナログ変換回路８の出力を受けて無線周波搬送波と中間周波搬送波を生成する位相ロック発振器で、デジタル・アナログ変換回路８及び位相ロック発振器９によってシンセサイザ部が構成される。
１０は位相ロック発振器９を構成する電圧制御発振回路の発振周波数制御のための電圧をデジタル変換するアナログ・デジタル変換回路、１１ａは異なる一定の電圧値を保持している複数のレジスタ、１４はアナログ・デジタル変換回路１０とレジスタ１１の出力を比較して周波数制御信号と自動周波数制御回路７の駆動可否信号を出力する比較回路、１５は自動周波数制御回路７が出力する周波数制御信号と比較回路１４が出力する周波数制御信号とを加算する加算回路で、アナログ・デジタル変換回路１０、レジスタ１１ａ、比較回路１４及び加算回路１５によって本発明特有の制御回路が構成される。
【００６２】
上記の如く、図３の構成は、図１の構成において単一の一定の電圧値を格納するレジスタを異なる一定の電圧値を保持している複数のレジスタに置換したことのみが図１の構成と異なる点であり、位相ロック発振器と制御回路との接続も図５に準ずるものである。更に、図３の構成における比較回路１４には図６及び図８にて示した構成をそのまま適用することができる。従って、これ以上の説明は省略したい。
【００６３】
そして、図３の構成も、比較回路１４がアナログ・デジタル変換回路１０の出力と複数の一定電圧から選択された一定電圧を比較した結果、自動周波数制御回路７による周波数制御が不要であると判断した場合には、比較回路１４が出力する周波数制御信号によって位相ロック発振器の周波数を制御すると共に、比較回路１４が出力する駆動可否信号によって自動周波数制御回路７の動作を停止させ、比較回路１４が自動周波数制御回路７による周波数制御が必要であると判断した場合には、自動周波数制御回路７が出力する周波数制御信号によって該位相ロック発振器の周波数を制御するので、搬送波の周波数が所望の周波数近傍にある通常の場合には自動周波数制御回路７の動作を停止させることができる一方、新たに設けた制御回路の消費電力は自動周波数制御回路７の消費電力より小さいために、自動周波数制御方式の消費電力を縮減することができる。更に、比較回路１４がアナログ・デジタル変換回路１０の出力と複数の一定電圧から選択された一定電圧を比較するので、搬送波の周波数帯域が変わる場合にも効率よく自動周波数制御することができる。
【００６４】
図４は、本発明の自動周波数制御方式の第四の実施の形態である。
図４において、１は無線周波信号を受信するアンテナ、２はアンテナ１が受信した無線周波受信信号を無線周波搬送波によって中間周波信号に周波数変換する無線周波ミキサ、３は無線周波ミキサが出力する中間周波信号を選択的に通過させる帯域通過ろ波器、４は該中間周波信号を中間周波搬送波によって周波数変換する直交検波回路、５は直交検波回路４の出力をデジタル変換するアナログ・デジタル変換回路、６はアナログ・デジタル変換回路５の出力を復調してベースバンド信号を出力する復調回路、７は復調回路６の出力を利用して周波数制御信号を生成する自動周波数制御回路である。
【００６５】
８はデジタル形式で入力される量をアナログ量に変換するデジタル・アナログ変換回路、９はデジタル・アナログ変換回路８の出力を受けて無線周波搬送波と中間周波搬送波を生成する位相ロック発振器で、デジタル・アナログ変換回路８及び位相ロック発振器９によってシンセサイザ部が構成される。
１０は位相ロック発振器９を構成する電圧制御発振回路の発振周波数制御のための電圧をデジタル変換するアナログ・デジタル変換回路、１３はアナログ・デジタル変換回路１０の出力を所定時間遅延させる遅延回路、１４はアナログ・デジタル変換回路１０と遅延回路１３の出力を比較して周波数制御信号と自動周波数制御回路７の駆動可否信号を出力する比較回路、１５は自動周波数制御回路７が出力する周波数制御信号と比較回路１４が出力する周波数制御信号とを加算する加算回路で、アナログ・デジタル変換回路１０、遅延回路１３、比較回路１４及び加算回路１５によって本発明特有の制御回路が構成される。
【００６６】
上記の如く、図２の構成は、図１の構成においてレジスタ１１を削除して、遅延回路１３の出力を図１のレジスタの出力に対応させたことのみが図１の構成と異なる点であり、位相ロック発振器と制御回路との接続も図５に準ずるものである。更に、図４の構成における比較回路１４には図６及び図８にて示した構成をそのまま適用することができる。従って、これ以上の説明は省略したい。
【００６７】
そして、図３の構成も、比較回路１４がアナログ・デジタル変換回路１０の出力電圧とアナログ・デジタル変換回路１０の出力電圧を遅延させた電圧を比較した結果、自動周波数制御回路７による周波数制御が不要であると判断した場合には、比較回路１４が出力する周波数制御信号によって位相ロック発振器の周波数を制御すると共に、比較回路１４が出力する駆動可否信号によって自動周波数制御回路７の動作を停止させ、比較回路１４が自動周波数制御回路７による周波数制御が必要であると判断した場合には、自動周波数制御回路７が出力する周波数制御信号によって該位相ロック発振器の周波数を制御するので、搬送波の周波数が所望の周波数近傍にある通常の場合には自動周波数制御回路７の動作を停止させることができる一方、新たに設けた制御回路の消費電力は自動周波数制御回路７の消費電力より小さいために、自動周波数制御方式の消費電力を縮減することができる。更に、比較回路１４がアナログ・デジタル変換回路１０の出力電圧とアナログ・デジタル変換回路１０の出力電圧を遅延させた電圧を比較比較するので、構成を簡略化することができる。
（付記１）　受信信号を復調した復調信号より自動周波数制御回路が周波数制御信号を生成し、該周波数制御信号によって位相ロック発振器の周波数を制御して搬送波を生成する自動周波数制御方式において、該位相ロック発振器を構成する電圧制御発振器に供給する制御電圧と一定電圧とを比較回路に供給し、該比較回路が該制御電圧と該一定電圧を比較した結果、生成した搬送波が該受信信号を形成する搬送波と同期していると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、該比較回路が生成した搬送波が該受信信号を形成する搬送波と同期していないと判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御する構成を設けたことを特徴とする自動周波数制御方式。
（付記２）　受信信号を復調した復調信号より自動周波数制御回路が周波数制御信号を生成し、該周波数制御信号によって位相ロック発振器の周波数を制御して搬送波を生成する自動周波数制御方式において、該位相ロック発振器を構成する電圧制御発振器に供給する制御電圧の平均値と一定電圧とを比較回路に供給し、該比較回路が該制御電圧の平均値と該一定電圧を比較した結果、生成した搬送波が該受信信号を形成する搬送波と同期していると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、該比較回路が生成した搬送波が該受信信号を形成する搬送波と同期していないと判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御する構成を設けたことを特徴とする自動周波数制御方式。
（付記３）　受信信号を復調した復調信号より自動周波数制御回路が周波数制御信号を生成し、該周波数制御信号によって位相ロック発振器の周波数を制御して搬送波を生成する自動周波数制御方式において、該位相ロック発振器を構成する電圧制御発振器に供給する制御電圧と複数の電圧から選択された一定電圧とを比較回路に供給し、該比較回路が該制御電圧と該一定電圧を比較した結果、生成した搬送波が該受信信号を形成する搬送波と同期していると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、該比較回路が生成した搬送波が該受信信号を形成する搬送波と同期していないと判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御する構成を設けたことを特徴とする自動周波数制御方式。
（付記４）　受信信号を復調した復調信号より自動周波数制御回路が周波数制御信号を生成し、該周波数制御信号によって位相ロック発振器の周波数を制御して搬送波を生成する自動周波数制御方式において、該位相ロック発振器を構成する電圧制御発振器に供給する制御電圧と該制御電圧を遅延させた制御電圧とを比較回路に供給し、該比較回路が該制御電圧と該遅延させた制御電圧を比較した結果、生成した搬送波が該受信信号を形成する搬送波と同期していると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、該比較回路が生成した搬送波が該受信信号を形成する搬送波と同期していないと判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御する構成を設けたことを特徴とする自動周波数制御方式。
（付記５）　付記１乃至付記４のいずれかに記載の自動周波数制御方式において、上記比較回路が、上記位相ロック発振器を構成する電圧制御発振器に供給する制御電圧と一定電圧との差分の絶対値を該一定電圧との比をとり、該比の値が設定閾値を越える場合に上記自動周波数制御回路を停止させる信号を出力すると共に、周波数制御信号を該差分の符号を勘案して出力することを特徴とする自動周波数制御方式。
（付記６）　付記１乃至付記４のいずれかに記載の自動周波数制御方式において、上記比較回路が、上記位相ロック発振器を構成する電圧制御発振器に供給する制御電圧と一定電圧との差分の絶対値を該一定電圧との比をとり、該比の値が全ての設定閾値を越える場合に上記自動周波数制御回路を停止させる信号を出力し、該比の値と全ての設定閾値との関係に対応する周波数制御信号を選択して該差分の符号を勘案して出力することを特徴とする自動周波数制御方式。
【００６８】
【発明の効果】
以上詳述した如く、本発明により、復調信号より自動周波数制御回路が周波数制御信号を生成し、該周波数制御信号によって位相ロック発振器の周波数を制御して搬送波を生成する自動周波数制御方式において、該自動周波数制御回路による電力消費を縮減可能な自動周波数制御方式を実現することができる。
【００６９】
即ち、第一の発明によれば、該比較回路が該制御電圧と該一定電圧を比較した結果、生成した搬送波と該受信信号を形成する搬送波が同期していて該自動周波数制御回路による周波数制御が不要であると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、該比較回路が両搬送波が同期していないために該自動周波数制御回路による周波数制御が必要であると判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御するので、搬送波の周波数が所望の周波数近傍にある通常の場合には該自動周波数制御回路の動作を停止させることができる一方、新たに設けた回路の消費電力は該自動周波数制御回路の消費電力より小さいために、自動周波数制御方式の消費電力を縮減することができる。
【００７０】
又、第二の発明によれば、該比較回路が該制御電圧の平均値と該一定電圧を比較した結果、生成した搬送波と該受信信号を形成する搬送波が同期していて該自動周波数制御回路による周波数制御が不要であると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、該比較回路が両搬送波が同期していないために該自動周波数制御回路による周波数制御が必要であると判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御するので、搬送波の周波数が所望の周波数近傍にある通常の場合には該自動周波数制御回路の動作を停止させることができる一方、新たに設けた回路の消費電力は該自動周波数制御回路の消費電力より小さいために、自動周波数制御方式の消費電力を縮減することができる。更に、該比較回路が該制御電圧の平均値と該一定電圧を比較するので、該制御電圧のゆらぎの影響をしく現することができる。
【００７１】
又、第三の発明によれば、該比較回路が該制御電圧と該複数の電圧から選択された一定電圧を比較した結果、生成した搬送波と該受信信号を形成する搬送波が同期していて該自動周波数制御回路による周波数制御が不要であると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、該比較回路が両搬送波が同期していないために該自動周波数制御回路による周波数制御が必要であると判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御するので、搬送波の周波数が所望の周波数近傍にある通常の場合には該自動周波数制御回路の動作を停止させることができる一方、新たに設けた回路の消費電力は該自動周波数制御回路の消費電力より小さいために、自動周波数制御方式の消費電力を縮減することができる。更に、該比較回路が該制御電圧と該複数の電圧から選択された一定電圧を比較するので、搬送波の周波数帯域が変わる場合にも効率よく自動周波数制御することができる。
【００７２】
更に、第四の発明によれば、該比較回路が該制御電圧と該遅延させた制御電圧を比較した結果、生成した搬送波と該受信信号を形成する搬送波が同期していて該自動周波数制御回路による周波数制御が不要であると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、該比較回路が両搬送波が同期していないために該自動周波数制御回路による周波数制御が必要であると判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御するので、搬送波の周波数が所望の周波数近傍にある通常の場合には該自動周波数制御回路の動作を停止させることができる一方、新たに設けた回路の消費電力は該自動周波数制御回路の消費電力より小さいために、自動周波数制御方式の消費電力を縮減することができる。更に、該比較回路が該制御電圧と該遅延させた制御電圧を比較するので、構成を簡略化することができる。
【図面の簡単な説明】
【図１】本発明の自動周波数制御方式の第一の実施の形態。
【図２】本発明の自動周波数制御方式の第二の実施の形態。
【図３】本発明の自動周波数制御方式の第三の実施の形態。
【図４】本発明の自動周波数制御方式の第四の実施の形態。
【図５】図１の構成における位相ロック発振器と制御回路との接続。
【図６】比較回路の第一の構成例。
【図７】図６の構成の動作を説明する図。
【図８】比較回路の第二の構成例。
【図９】図８の構成の動作を説明する図。
【図１０】従来の自動周波数制御方式。
【図１１】位相ロック発振器の構成。
【符号の説明】
１　アンテナ
２　無線周波ミキサ
３　帯域通過ろ波器
４　直交検波回路
５　アナログ・デジタル変換回路
６　復調回路
７　自動周波数制御回路
８　デジタル・アナログ変換回路
９　位相ロック発振器
９−１　温度制御水晶発振回路
９−２　１／Ｒ分周回路
９−２ａ　１／ｒ分周回路
９−３　電圧制御発振回路
９−３ａ　電圧制御発振回路
９−４　１／Ｎ分周回路
９−４ａ　１／ｎ分周回路
９−５　位相比較回路
９−５ａ　位相比較回路
１０　アナログ・デジタル変換回路
１１、１１ａ　レジスタ
１２　平均化回路
１３　遅延回路
１４　比較回路
１４−１　減算回路
１４−２　絶対値回路
１４−３　除算回路
１４−４　コンパレータ
１４−４ａ　コンパレータ
１４−４ｂ　コンパレータ
１４−５　論理積回路
１４−５ａ　論理積回路
１４−５ｂ　論理積回路
１４−６　論理積回路
１４−６ａ　論理積回路
１４−６ｂ　論理積回路
１４−７　論理和回路
１４−８　乗算回路
１５　加算回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an automatic frequency control system in which an automatic frequency control circuit generates a frequency control signal from a demodulated signal and controls the frequency of a phase-locked oscillator to generate a carrier by the frequency control signal. The present invention relates to an automatic frequency control method capable of reducing power consumption by a circuit.
[0002]
In a wired communication system and a wireless communication system, the frequency and phase of the carrier wave at the transmitting station and the receiving station are matched (to be exact, "the frequency and phase of the carrier wave at the transmitting station and the receiving station are matched". It is often abbreviated and described as “matching the frequency of the carrier wave at the transmitting station and the receiving station.” In this specification, too, “matching the frequency of the carrier wave” and “controlling the frequency of the carrier wave” are the latter. It is sometimes used in a sloppy way, but it should be understood that the meaning is the same as the former.)
[0003]
For this purpose, there is an automatic frequency control method in which the frequency of the carrier on the receiving side is controlled by an automatic frequency control circuit using a signal demodulated from the signal of the received carrier band, and the frequency of the carrier on the transmitting side is matched with that on the receiving side. Applied.
By the way, the oscillation frequency of recent oscillators is extremely stable, and once the frequency of the carrier on the receiving side matches the frequency of the carrier on the transmitting side, the deviation between the two does not change significantly. It is preferable that the power supply is always operated to avoid consuming large power.
[0004]
[Prior art]
FIG. 10 shows a conventional automatic frequency control method. Note that the automatic frequency control method is applicable to both a wired communication system and a wireless communication system. Here, a wireless communication system will be described as an example.
In FIG. 10, 1 is an antenna for receiving a radio frequency signal, and 2 is a radio frequency reception signal received by the antenna 1 (in the figure, "RF reception signal" is described using an acronym of Radio Frequency. Are also abbreviated in the figure as well.) A radio frequency mixer that converts the frequency into an intermediate frequency signal by using a radio frequency carrier (hereinafter, abbreviated as “RF carrier” in the figure). Reference numeral 3 denotes a band-pass filter that selectively passes an intermediate frequency signal output from the radio frequency mixer (abbreviated as “BPF” in the acronym of “BandPath Filter” in the figure. The symbol 4 indicates the intermediate frequency signal as an intermediate frequency carrier ("IF carrier" in the figure. "IF" is an Intermediate Frequency). ncy is an abbreviation of an acronym for ncy. Hereinafter, the abbreviation will be similarly abbreviated in the figure.) An analog-to-digital conversion circuit (in FIG. Analog / Digital Converter is described as “A / D.” In the following, this is similarly abbreviated in the drawings.) 6 is a demodulator that demodulates the output of the analog / digital conversion circuit 5 and outputs a baseband signal. The circuit 7 is an automatic frequency control circuit that generates a frequency control signal by using the output of the demodulation circuit 6 (in the figure, the abbreviation "AFC" with the acronym of "Automatic Frequency Controller" is described. Abbreviated.)
[0005]
Reference numeral 8 denotes a digital-to-analog conversion circuit for converting the output of the automatic frequency control circuit 7 from analog to analog (in the figure, it is described as "D / A" in the meaning of English "Digital Analog Converter." ) And 9 are phase-locked oscillators that receive the output of the digital-to-analog conversion circuit 8 and generate a radio frequency carrier and an intermediate frequency carrier (in the figure, the abbreviation "PLO" is acronym for Phase Locked Oscillator in English). The same applies to the subsequent drawings.) Then, the digital / analog conversion circuit 8 and the phase lock oscillator 9 constitute a synthesizer unit.
[0006]
FIG. 11 shows the configuration of the phase locked oscillator.
11, 9-1 denotes an abbreviation "TCXO" with an acronym of "Temperature Controlled Crystal (Xtal) Oscillator" in the figure. ).
Reference numeral 9-2 denotes a 1 / R frequency dividing circuit that divides the output frequency of the temperature control crystal oscillation circuit 9-1 by 1 / R (in the figure, simply referred to as “1 / R”. , 9-3 is a voltage-controlled oscillation circuit that outputs a radio frequency carrier, and 9-4 is a 1 / N frequency divider that divides the output frequency of the voltage-controlled oscillation circuit 9-3 by 1 / N. Circuit 9-5, a phase comparator for comparing the phase of the output of the 1 / R divider 9-2 with the output of the 1 / N divider 9-4, and 9-6, the output of the phase comparator 9-5 Is a low-pass filter that extracts a DC component from the filter and controls the characteristics of a phase-locked loop including a voltage-controlled oscillator 9-3, a 1 / N divider 9-4, and a phase comparator 9-5. .
[0007]
Reference numeral 9-2a denotes a 1 / r frequency dividing circuit for dividing the output frequency of the temperature control crystal oscillation circuit 9-1 into 1 / r (in the figure, simply referred to as "1 / r". 9-3a is a voltage controlled oscillation circuit that outputs an intermediate frequency carrier, and 9-4a is a 1 / n frequency divider that divides the output frequency of the voltage controlled oscillation circuit 9-3a by 1 / n. A circuit 9-5a for comparing the phase of the output of the 1 / r frequency dividing circuit 9-2a with the phase of the output of the 1 / n frequency dividing circuit 9-4a, and 9-6a the output of the phase comparing circuit 9-5a Is a low-pass filter that extracts a DC component from the filter and controls the characteristics of a phase-locked loop including a voltage-controlled oscillator 9-3a, a 1 / n divider 9-4a, and a phase comparator 9-5a. .
[0008]
A conventional automatic frequency control method will be briefly described with reference to FIGS.
That is, the frequency control signal output from the automatic frequency control circuit 7 is converted into an analog signal by the digital / analog conversion circuit 8 and supplied to the temperature control crystal oscillation circuit 9-1 to control the oscillation frequency of the temperature control crystal oscillation circuit 9-1. I do.
[0009]
In order to generate a radio frequency carrier, the output frequency of the temperature control crystal oscillation circuit 9-1 is divided by 1 / R and supplied to one input terminal of the phase comparison circuit 9-5. On the other hand, the frequency of the radio frequency carrier output from the voltage controlled oscillation circuit 9-3 is divided into 1 / N by a 1 / N frequency dividing circuit 9-4, and the other input terminal of one of the phase comparing circuits 9-5. To supply.
[0010]
The phase comparison circuit 9-5 outputs the result of comparing the phases of the two inputs.
The low-pass filter 9-6 extracts a DC component from the output of the phase comparison circuit 9-5 and supplies the extracted DC component to the frequency control terminal of the voltage control oscillation circuit 9-3.
As a result, a radio frequency carrier whose frequency matches the radio frequency carrier received by the antenna is generated and supplied to the radio frequency mixer 2.
[0011]
Similarly, a 1 / r frequency dividing circuit 9-2a, a phase comparing circuit 9-5a, a low-pass filter 9-6a, a voltage controlled oscillator 9-3a, and a 1 / n frequency dividing circuit 9-4a form a band. An intermediate frequency carrier having the same frequency as the intermediate frequency carrier forming the intermediate frequency signal output from the pass filter 3 is generated and supplied to the quadrature detection circuit 4.
In the case of FIG. 10, a baseband signal is generated by the demodulation circuit 6 from a signal obtained by performing two-stage frequency conversion from a radio frequency signal using both carrier waves and converting the signal into a digital signal. The transmission baseband signal is faithfully reproduced.
[0012]
[Problems to be solved by the invention]
Now, when the automatic frequency control system having the configuration shown in FIGS. 10 and 11 is applied, whether the reception is performed continuously or intermittently, the automatic frequency control circuit is used during reception. 7 must be continuously operated. This is necessary for the temperature control crystal oscillation circuit 9-1 to suppress the occurrence of deviation in the output frequency due to temperature characteristics, power supply voltage characteristics, and aging characteristics. Therefore, the operation time of the automatic frequency control circuit 7 in the configuration of FIG. 10 increases, and the power consumption of the configuration of FIG. 10 increases.
[0013]
In view of the above problems, the present invention provides an automatic frequency control circuit in which an automatic frequency control circuit generates a frequency control signal from a demodulated signal, and controls the frequency of a phase locked oscillator by the frequency control signal to generate a carrier. An object of the present invention is to provide an automatic frequency control method capable of reducing power consumption by an automatic frequency control circuit.
[0014]
[Means for Solving the Problems]
As described above, in the conventional automatic frequency control method, in order to suppress the temperature characteristics, power supply voltage characteristics and aging characteristics of the temperature controlled crystal oscillation circuit, the automatic frequency control circuit is always operated during reception. In addition, the oscillation frequency of the temperature controlled crystal oscillation circuit is controlled by a frequency control signal output from the automatic frequency control circuit, and a carrier is generated based on the output frequency of the temperature controlled crystal oscillation circuit.
[0015]
However, in a short time, the output frequency of the temperature-controlled crystal oscillation circuit and the voltage-controlled oscillation circuit that constitute the phase-locked oscillator is stable, and the configuration of FIG. If output is enabled, it is possible to generate a carrier having a desired frequency accuracy without constantly operating the automatic frequency control circuit in order to control the frequency of the carrier generated by the configuration of FIG. 10 to be constant. .
[0016]
According to the present invention, after applying such a technique, once synchronizing with the carrier of the received signal, the operation of the automatic frequency control circuit is stopped to generate a carrier, and the frequency of the generated carrier maintains a desired frequency accuracy. By adopting a method of switching to frequency control by the automatic frequency control circuit when the automatic frequency control circuit has run out of power, an increase in power consumption by the automatic frequency control circuit is suppressed.
[0017]
The first invention is an automatic frequency control system in which an automatic frequency control circuit generates a frequency control signal from a demodulated signal obtained by demodulating a received signal, and controls a frequency of a phase lock oscillator by the frequency control signal to generate a carrier. A control voltage and a constant voltage supplied to a voltage-controlled oscillator constituting the phase-locked oscillator are supplied to a comparison circuit, and the comparison circuit compares the control voltage and the constant voltage. If it is determined that the frequency is synchronized with the carrier to be formed, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the automatic frequency control is controlled by the drive enable / disable signal output by the comparison circuit. If the operation of the circuit is stopped and it is determined that the carrier generated by the comparison circuit is not synchronized with the carrier forming the received signal, An automatic frequency control method, characterized in that the frequency control circuit is provided with a configuration for controlling the frequency of the phase-locked oscillator by the frequency control signal to be output.
[0018]
According to the first invention, as a result of the comparison circuit comparing the control voltage with the constant voltage, the generated carrier wave and the carrier wave forming the reception signal are synchronized, and the frequency control by the automatic frequency control circuit is unnecessary. When it is determined that the frequency control signal is output from the comparison circuit, the frequency of the phase-locked oscillator is controlled, and the operation of the automatic frequency control circuit is stopped by the drive enable / disable signal output from the comparison circuit. If the comparison circuit determines that frequency control by the automatic frequency control circuit is necessary because the two carriers are not synchronized, the frequency control signal output by the automatic frequency control circuit outputs Since the frequency is controlled, the operation of the automatic frequency control circuit can be stopped in a normal case where the frequency of the carrier is near the desired frequency. , The power consumption of the circuit which is newly provided may be reduced to smaller than the power consumption of the automatic frequency control circuit, the power consumption of the automatic frequency control method.
[0019]
A second invention is an automatic frequency control system in which an automatic frequency control circuit generates a frequency control signal from a demodulated signal and controls the frequency of the phase locked oscillator by the frequency control signal to generate a carrier wave. The average value and the constant voltage of the control voltage supplied to the voltage controlled oscillator to be configured are supplied to a comparison circuit, and the comparison circuit compares the average value of the control voltage with the constant voltage, and as a result, the generated carrier is the received signal. If it is determined that the phase locked oscillator is synchronized with the carrier, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the automatic frequency is controlled by the drive enable / disable signal output by the comparison circuit. If the operation of the control circuit is stopped and it is determined that the carrier generated by the comparison circuit is not synchronized with the carrier forming the received signal, the automatic An automatic frequency control method, characterized in that a configuration for controlling the frequency of the phase-locked oscillator by the frequency control signal wave number control circuit outputs.
[0020]
According to the second aspect, as a result of the comparison circuit comparing the average value of the control voltage and the constant voltage, the generated carrier wave and the carrier wave forming the received signal are synchronized, and the frequency by the automatic frequency control circuit is If it is determined that control is unnecessary, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the operation of the automatic frequency control circuit is controlled by the drive enable / disable signal output by the comparison circuit. When the comparison circuit determines that the frequency control by the automatic frequency control circuit is necessary because the two carriers are not synchronized, the phase control is performed by the frequency control signal output from the automatic frequency control circuit. Since the frequency of the lock oscillator is controlled, the operation of the automatic frequency control circuit can be stopped in a normal case where the frequency of the carrier is near the desired frequency. Kill one, power consumption of the circuit which is newly provided may be reduced to smaller than the power consumption of the automatic frequency control circuit, the power consumption of the automatic frequency control method. Further, since the comparison circuit compares the average value of the control voltage with the constant voltage, the influence of the fluctuation of the control voltage can be reduced.
[0021]
A third invention is an automatic frequency control system in which an automatic frequency control circuit generates a frequency control signal from a demodulated signal and controls the frequency of the phase locked oscillator by the frequency control signal to generate a carrier. A control voltage to be supplied to a voltage controlled oscillator to be configured and a constant voltage selected from a plurality of voltages are supplied to a comparison circuit, and the comparison circuit compares the control voltage with the constant voltage. If it is determined that the signal is synchronized with the carrier forming the signal, the frequency of the phase-locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the automatic control signal is output by the drive enable / disable signal output by the comparison circuit. When the operation of the frequency control circuit is stopped and it is determined that the carrier generated by the comparison circuit is not synchronized with the carrier forming the received signal, An automatic frequency control method, characterized in that a configuration for controlling the frequency of the phase-locked oscillator by the frequency control signal in which the automatic frequency control circuit outputs.
[0022]
According to the third aspect, as a result of the comparison circuit comparing the control voltage and a constant voltage selected from the plurality of voltages, the generated carrier and the carrier forming the reception signal are synchronized and the automatic frequency If it is determined that the frequency control by the control circuit is unnecessary, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the automatic frequency is controlled by the drive enable / disable signal output by the comparison circuit. When the operation of the control circuit is stopped and the comparison circuit determines that the frequency control by the automatic frequency control circuit is necessary because the two carriers are not synchronized, the frequency control output by the automatic frequency control circuit is performed. Since the frequency of the phase-locked oscillator is controlled by the signal, the operation of the automatic frequency control circuit is normally performed when the frequency of the carrier is near the desired frequency. While it is possible to locked, the power consumption of the circuit which is newly provided may be reduced to smaller than the power consumption of the automatic frequency control circuit, the power consumption of the automatic frequency control method. Further, since the comparison circuit compares the control voltage with a fixed voltage selected from the plurality of voltages, automatic frequency control can be efficiently performed even when the frequency band of the carrier changes.
[0023]
A fourth invention is an automatic frequency control system in which an automatic frequency control circuit generates a frequency control signal from a demodulated signal and controls the frequency of the phase locked oscillator by the frequency control signal to generate a carrier. The control voltage supplied to the voltage controlled oscillator and the control voltage obtained by delaying the control voltage are supplied to a comparison circuit, and the comparison circuit compares the control voltage with the delayed control voltage. If it is determined that the phase locked oscillator is synchronized with the carrier forming the received signal, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the drive enable / disable signal output by the comparison circuit Stops the operation of the automatic frequency control circuit, and determines that the carrier generated by the comparison circuit is not synchronized with the carrier forming the received signal. Expediently, the automatic frequency control method, characterized in that a configuration for controlling the frequency of the phase-locked oscillator by the frequency control signal in which the automatic frequency control circuit outputs. It is.
[0024]
According to the fourth aspect, as a result of the comparison circuit comparing the control voltage with the delayed control voltage, the generated carrier wave and the carrier wave forming the received signal are synchronized, and the frequency by the automatic frequency control circuit is If it is determined that control is unnecessary, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the operation of the automatic frequency control circuit is controlled by the drive enable / disable signal output by the comparison circuit. When the comparison circuit determines that the frequency control by the automatic frequency control circuit is necessary because the two carriers are not synchronized, the phase control is performed by the frequency control signal output from the automatic frequency control circuit. Since the frequency of the lock oscillator is controlled, the operation of the automatic frequency control circuit should be stopped in a normal case where the frequency of the carrier is near the desired frequency. Be one, the power consumption of the circuit which is newly provided may be reduced to smaller than the power consumption of the automatic frequency control circuit, the power consumption of the automatic frequency control method. Further, since the comparison circuit compares the control voltage with the delayed control voltage, the configuration can be simplified.
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the technology of the present invention will be described in detail with reference to the drawings.
FIG. 1 shows a first embodiment of the automatic frequency control system according to the present invention. Note that the automatic frequency control method can be applied to both a wired communication system and a wireless communication system. Here, it is assumed that the automatic frequency control method is applied to a wireless communication system. This is the same in the embodiment of the automatic frequency control system described below.
[0026]
In FIG. 1, reference numeral 1 denotes an antenna that receives a radio frequency signal, 2 denotes a radio frequency mixer that converts a radio frequency reception signal received by the antenna 1 into an intermediate frequency signal by using a radio frequency carrier, and 3 denotes an intermediate frequency output by the radio frequency mixer. A band-pass filter for selectively passing the frequency signal; a quadrature detection circuit for frequency-converting the intermediate frequency signal with an intermediate-frequency carrier; an analog-to-digital conversion circuit for digitally converting an output of the quadrature detection circuit; Reference numeral 6 denotes a demodulation circuit that demodulates the output of the analog-to-digital conversion circuit 5 and outputs a baseband signal. Reference numeral 7 denotes an automatic frequency control circuit that generates a frequency control signal using the output of the demodulation circuit 6.
[0027]
Reference numeral 8 denotes a digital-to-analog conversion circuit for converting an amount input in a digital format into an analog amount. Reference numeral 9 denotes a phase-locked oscillator that receives the output of the digital-to-analog conversion circuit 8 and generates a radio frequency carrier and an intermediate frequency carrier. A synthesizer unit is configured by the analog conversion circuit 8 and the phase lock oscillator 9.
Reference numeral 10 denotes an analog-to-digital converter for converting a voltage for controlling the oscillation frequency of a voltage-controlled oscillator constituting the phase-locked oscillator 9 to digital. Reference numeral 11 denotes a register holding a constant voltage value (in FIG. The abbreviation "REG" using the first three letters is described, and in the following, the abbreviation is similarly abbreviated.) And 14 compare the output of the analog-to-digital conversion circuit 10 with the output of the register 11 to determine the frequency control signal and the automatic frequency. A comparison circuit 15 for outputting a drive enable / disable signal for the control circuit 7; an adder circuit 15 for adding the frequency control signal output from the automatic frequency control circuit 7 and the frequency control signal output from the comparison circuit 14; , Register 11, comparison circuit 14 and addition circuit 15 constitute a control circuit unique to the present invention.
[0028]
FIG. 5 is a diagram showing the connection between the phase locked oscillator and the control circuit in the configuration of FIG.
In FIG. 5, reference numeral 9-1 denotes a temperature control crystal oscillation circuit.
9-2 is a 1 / R divider circuit for dividing the output frequency of the temperature controlled crystal oscillation circuit 9-1 into 1 / R, 9-3 is a voltage controlled oscillator circuit for outputting a radio frequency carrier, and 9-4. Is a 1 / N divider circuit for dividing the output frequency of the voltage controlled oscillator circuit 9-3 by 1 / N, and 9-5 is an output of the 1 / R divider circuit 9-2 and a 1 / N divider circuit 9-. A phase comparator 9-6 for extracting the DC component from the output of the phase comparator 9-5, a voltage controlled oscillator 9-3, a 1 / N frequency divider 9-4, This is a low-pass filter for controlling characteristics of a phase locked loop including a comparison circuit 9-5.
[0029]
9-2a is a 1 / r frequency dividing circuit for dividing the output frequency of the temperature controlled crystal oscillation circuit 9-1 to 1 / r, 9-3a is a voltage controlled oscillator for outputting an intermediate frequency carrier, and 9-4a. Is a 1 / n frequency divider that divides the output frequency of the voltage controlled oscillator 9-3a by 1 / n, and 9-5a is the output of the 1 / r frequency divider 9-2a and the 1 / n frequency divider 9-. A phase comparison circuit 9-6a extracts a DC component from an output of the phase comparison circuit 9-5a, and outputs a voltage controlled oscillation circuit 9-3a, a 1 / n frequency dividing circuit 9-4a, and a phase comparison circuit 9-6a. This is a low-pass filter for controlling characteristics of a phase locked loop including a comparison circuit 9-5a.
[0030]
Reference numeral 10 denotes an analog-to-digital converter for converting the voltage for controlling the oscillation frequency of the voltage-controlled oscillator 9-3 constituting the phase-locked oscillator 9 into digital signals. Reference numeral 11 denotes a register holding a constant voltage value. Is a comparison circuit that compares the output of the analog-to-digital conversion circuit 10 and the register 11 to output a frequency control signal and a drive enable / disable signal of the automatic frequency control circuit 7, and 15 is a comparison circuit that compares the frequency control signal output by the automatic frequency control circuit 7. This is an addition circuit for adding the frequency control signal output from the circuit 14, and this is the control circuit described in the description of FIG. In FIG. 5, the frequency control voltage supplied to the voltage controlled oscillation circuit 9-3 is supplied to the analog / digital conversion circuit 10, but the frequency control voltage supplied to the voltage controlled oscillation circuit 9-3a is supplied. May be supplied to the analog / digital conversion circuit 10.
[0031]
The frequency control signal output from the comparison circuit 14 is supplied to one input terminal of an addition circuit 15 and added to the frequency control signal output from an automatic frequency control circuit (not shown). After the conversion, it is supplied to the temperature control crystal oscillation circuit 9-1.
Further, the drive enable / disable signal output from the comparison circuit 14 is supplied to an automatic frequency control circuit (not shown), and controls the drive or stop of the automatic frequency control circuit.
[0032]
The conventional automatic frequency control method will be briefly described with reference to FIGS. 1 and 5 as follows.
That is, the drive enable / disable signal output from the comparison circuit 14 is supplied to the automatic frequency control circuit 7 of FIG. 1 to control the drive or stop of the automatic frequency control circuit 7, and to control the frequency control signal output from the automatic frequency control circuit 7 The frequency control signal output from the comparison circuit 14 is supplied to the addition circuit 15, and the output of the addition circuit 15 is converted into an analog signal by the digital / analog conversion circuit 8 and supplied to the temperature control crystal oscillation circuit 9-1. The oscillation frequency of the circuit 9-1 is controlled.
[0033]
In order to generate a radio frequency carrier, the output frequency of the temperature control crystal oscillation circuit 9-1 is divided by 1 / R and supplied to one input terminal of the phase comparison circuit 9-5. On the other hand, the frequency of the radio frequency carrier output from the voltage controlled oscillation circuit 9-3 is divided into 1 / N by a 1 / N frequency dividing circuit 9-4, and the other input terminal of one of the phase comparing circuits 9-5. To supply.
[0034]
The phase comparison circuit 9-5 outputs the result of comparing the phases of the two inputs.
The low-pass filter 9-6 extracts a DC component from the output of the phase comparison circuit 9-5 and supplies the extracted DC component to the frequency control terminal of the voltage control oscillation circuit 9-3.
As a result, a radio frequency carrier whose frequency matches the radio frequency carrier received by the antenna is generated and supplied to the radio frequency mixer 2.
[0035]
Similarly, a 1 / r frequency dividing circuit 9-2a, a phase comparing circuit 9-5a, a low-pass filter 9-6a, a voltage controlled oscillator 9-3a, and a 1 / n frequency dividing circuit 9-4a form a band. An intermediate frequency carrier having the same frequency as the intermediate frequency carrier forming the intermediate frequency signal output from the pass filter 3 is generated and supplied to the quadrature detection circuit 4.
In the case of FIG. 1, a baseband signal is generated by the demodulation circuit 6 from a digitally converted signal obtained by performing two-stage frequency conversion from a radio frequency signal using both carrier waves. The transmission baseband signal is faithfully reproduced.
[0036]
Here, the feature of the configuration of FIG. 1 is that the drive enable / disable signal output from the comparison circuit 14 is supplied to the automatic frequency control circuit 7 of FIG. The frequency control signal output from the circuit 7 and the frequency control signal output from the comparison circuit 14 are supplied to an addition circuit 15, and the output of the addition circuit 15 is converted into an analog signal by a digital-to-analog conversion circuit 8 to perform a temperature control crystal oscillation circuit 9- 1 to control the oscillation frequency of the temperature control crystal oscillation circuit 9-1.
[0037]
More specifically, when the comparison circuit 14 compares the output of the analog-to-digital conversion circuit 10 with the output of the register 11 and determines that the oscillation frequency of the voltage control oscillation circuit 9-3 is close to the desired frequency, Stops the operation of the automatic frequency control circuit 7 in response to the drive enable / disable signal. If it is determined that the oscillation frequency of the voltage controlled oscillator 9-3 has a large error with respect to the desired frequency, The operation of the automatic frequency control circuit 7 is continued by the signal.
[0038]
Accordingly, when the drive enable / disable signal stops the automatic frequency control circuit 7, the frequency control signal output from the comparison circuit 14 is transmitted via the addition circuit 15 and the digital / analog conversion circuit 8 to the temperature control crystal oscillation circuit 9-. 1 to control the oscillation frequency of the temperature control crystal oscillation circuit 9-1. When the drive enable / disable signal operates the automatic frequency control circuit 7, the frequency control signal output from the comparison circuit 14 and the automatic frequency The frequency control signal output from the control circuit 7 is added by the addition circuit 15 and supplied to the temperature control crystal oscillation circuit 9-1 via the digital / analog conversion circuit 8 to oscillate the temperature control crystal oscillation circuit 9-1. Perform frequency control.
[0039]
That is, if the comparison circuit 14 compares the output of the analog-to-digital conversion circuit 10 with the output of the register 11 and determines that the oscillation frequency of the voltage controlled oscillation circuit 9-3 is near the desired frequency, Since the operation of the automatic frequency control circuit 7 is stopped by the enable / disable signal, and the oscillation frequency of the temperature control crystal oscillation circuit 9-1 is controlled only by the frequency control signal output from the comparison circuit 14, the automatic frequency control circuit 7 is unnecessary. No more power is consumed.
[0040]
On the other hand, an analog-to-digital converter 10, a register 11, a comparator 14, and an adder 15 are added to perform the above operation. Since it is larger than the register 11, the comparison circuit 14, and the addition circuit 15, power consumption can be reduced as a whole.
[0041]
FIG. 6 is a first configuration example of the comparison circuit, and FIG. 7 is a diagram illustrating the operation of the configuration of FIG. Hereinafter, the operation of the comparison circuit shown in FIG. 6 will be described with reference to FIG. 1, FIG. 5, FIG. 6, and FIG.
6, reference numeral 14-1 denotes a subtraction circuit for obtaining a difference between the output of the analog / digital conversion circuit 10 in FIG. 5 and the output of the register 11 in FIG. 5, and 14-2 obtains the absolute value of the output of the subtraction circuit 14-1. An absolute value circuit for extracting the sign of the output of the subtraction circuit 14-1; a division circuit 14-3 for dividing the absolute value output by the absolute value circuit 14-2 by a constant value output by the register 11; Compares the output of the division circuit 14-3 with the set threshold value and outputs a signal of a logic level "1" when the output of the division circuit 14-3 is larger than the set threshold value. A comparator that outputs a signal of a logic level “0” when is smaller than a set threshold; 14-6, an AND circuit that passes or masks a frequency control signal set by the logic level of the output of the comparator 14-4; 4-8 is a multiplication circuit for multiplying a code the absolute value circuit 14-2 is output to the output of the AND circuit 14-6.
[0042]
The output of the comparator 14-4 is a drive enable / disable signal for controlling the operation of the automatic frequency control circuit 7 in FIG. 5, and the output of the multiplication circuit 14-8 is a frequency control signal.
In FIG. 7, the frequency f 0 Is the desired oscillation frequency and frequency (f) required for the voltage-controlled oscillation circuit 9-3 in FIG. 0 −f A ) Through (f) 0 + F A ) Is a frequency region in which the automatic frequency control circuit 7 does not need to be operated because the band is close to the desired oscillation frequency. Also, if the frequency is f 0 At this time, the value supplied to the subtraction circuit from the analog / digital conversion circuit 10 in FIG. 1 and the value stored in the register 11 in FIG. 0 −f A ), The value supplied from the analog / digital conversion circuit 10 to the subtraction circuit is (C−A), and the frequency (f) 0 + F A It is assumed that the value supplied from the analog / digital conversion circuit 10 to the subtraction circuit at the time of ()) is (C + A). Since the value supplied from the analog / digital conversion circuit 10 to the subtraction circuit corresponds to the deviation of the oscillation frequency of the voltage controlled oscillation circuit 9-3, the value is monotonic with respect to the change of the oscillation frequency of the voltage controlled oscillation circuit 9-3. Changes to
[0043]
Further, it is assumed that the design threshold value supplied to the inverting input terminal of the comparator 14-4 in FIG. 6 is A / C.
Now, the oscillation frequency is (f 0 + F A Since the output of the division circuit 14-3 is higher than the set threshold A / C when the output voltage is higher than the threshold value A / C, the comparator 14-4 outputs a signal of a logical level "1". This is given to the automatic frequency control circuit 7 to control the automatic frequency control circuit 7 to the operation mode. At the same time, the signal of the logic level "1" output from the comparator 14-4 is supplied to the inverting input terminal of the AND circuit 14-6, so that the AND circuit 14-6 masks the set frequency control signal. Therefore, the output of the multiplying circuit 14-8 becomes 0.
[0044]
Therefore, only the frequency control signal output from the automatic frequency control circuit 7 is supplied to the addition circuit 15 in FIG. 1 to control the oscillation frequency of the temperature control crystal oscillation circuit 9-1.
On the other hand, when the oscillation frequency is (f 0 + F A ) Lower than f 0 When it is higher, the output of the division circuit 14-3 is smaller than the set threshold value A / C, so that the comparator 14-4 outputs a signal of logic level "0". This is given to the automatic frequency control circuit 7 to control the automatic frequency control circuit 7 to the stop mode. At the same time, the signal of the logic level "0" output from the comparator 14-4 is supplied to the inverting input terminal of the AND circuit 14-6, so that the AND circuit 14-6 multiplies the set frequency control signal by the multiplication circuit 14-8. Is supplied to the addition circuit 15 of FIG.
[0045]
Therefore, only the frequency control signal output from the comparison circuit 14 is supplied to the addition circuit 15 in FIG. 1 to control the oscillation frequency of the temperature control crystal oscillation circuit 9-1.
Similarly, when the oscillation frequency is (f 0 −f A ), The oscillation frequency is (f) by the frequency control signal output from the automatic frequency control circuit 7. 0 −f A ) Higher and f 0 When the frequency is lower, the oscillation frequency of the temperature control crystal oscillation circuit 9-1 is controlled by the frequency control signal output from the comparison circuit 14. However, in this case, since the sign of the output of the subtraction circuit 14-1 in FIG. 6 is different, the sign of the frequency control signal output from the multiplication circuit 14-8 is different from the previous case.
[0046]
Since the comparison circuit 14 operates as described above, if the oscillation frequency of the voltage controlled oscillation circuit 9-3 in FIG. 5 is near a desired frequency, the automatic frequency control circuit in FIG. When the oscillation frequency of the voltage controlled oscillation circuit 9-3 in FIG. 5 has a large deviation from the desired frequency, the automatic frequency control circuit in FIG. 1 is operated to perform the frequency control. It is not necessary for the frequency control circuit 7 to always operate.
[0047]
Since the set threshold value supplied to the comparator 14-4 in FIG. 6 is equal to A / C as described above, the frequency control is performed by either the automatic frequency control circuit 7 or the comparison circuit 14. However, if the set threshold value supplied to the comparator 14-4 in FIG. 6 is set to a value different from A / C, the frequency control is performed by the frequency control signals output from both the automatic frequency control circuit 7 and the comparison circuit 14. You can also. Also in this case, the automatic frequency control circuit 7 does not need to operate constantly.
[0048]
FIG. 8 is a second configuration example of the comparison circuit, and FIG. 9 is a diagram illustrating the operation of the configuration of FIG. Hereinafter, the operation of the comparison circuit shown in FIG. 8 will be described with reference to FIGS. 1, 5, 8, and 9.
In FIG. 8, reference numeral 14-1 denotes a subtraction circuit for obtaining a difference between the output of the analog / digital conversion circuit 10 in FIG. 5 and the output of the register 11 in FIG. 5, and 14-2 obtains the absolute value of the output of the subtraction circuit 14-1. An absolute value circuit for extracting the sign of the output of the subtraction circuit 14-1; a division circuit 14-3 for dividing the absolute value output by the absolute value circuit 14-2 by a constant value output by the register 11; Compares the output of the division circuit 14-3 with the set threshold value # 1 and outputs a signal of logic level "1" when the output of the division circuit 14-3 is larger than the set threshold value # 1. A comparator 14-4a outputs a signal of a logic level "0" when the output of -3 is smaller than the set threshold value # 1, and the comparator 14-4a compares the output of the divider circuit 14-3 with the set threshold value # 2. The output of 14-3 is the set threshold # 2 A comparator which outputs a signal of a logic level "1" when it is larger and outputs a signal of a logic level "0" when the output of the division circuit 14-3 is smaller than a set threshold value # 2. The output is compared with the set threshold value # 3, and when the output of the division circuit 14-3 is larger than the set threshold value # 3, a signal of logic level "1" is output. A comparator which outputs a signal of logic level "0" when smaller than # 3, 14-5 is a logical product circuit for performing a logical product operation of the outputs of the comparators 14-4, 14-4a and 14-4b, and 14-5a is a comparator An AND circuit for inverting the output of 14-4, ANDing the output of 14-4a and the output of 14-4b, and 14-5b inverting the outputs of the comparators 14-4 and 14-4a and inverting the output of 14-4b Out An AND circuit for performing an AND operation of the AND circuit 14-6 is an AND circuit for passing or masking the frequency control signal # 1 set by the logical level of the output of the AND circuit 14-5, and 14-6a is a logical circuit An AND circuit for passing or masking the frequency control signal # 2 set by the logical level of the output of the AND circuits 14-5 and 14-5a, and 14-6b is the output of the AND circuits 14-5 and 14-5b The AND circuit 14-7 passes or masks the frequency control signal # 3 set by the logical level of the AND circuit 14-7. The AND circuit 14-7 performs a logical OR operation on the outputs of the AND circuits 14-6, 14-6a and 14-6b. The sum circuit 14-8 is a multiplication circuit that multiplies the output of the OR circuit 14-7 by the sign output by the absolute value circuit 14-2.
[0049]
The output of the AND circuit 14-5 is a drive enable / disable signal for controlling the operation of the automatic frequency control circuit 7 in FIG. 5, and the output of the multiplication circuit 14-8 is a frequency control signal. In FIG. 9, the frequency f 0 Is the desired oscillation frequency and frequency (f) required for the voltage-controlled oscillation circuit 9-3 in FIG. 0 −f A ) Through (f) 0 + F A ) Is a frequency range in which the automatic frequency control circuit 7 does not need to operate because the band is close to the desired oscillation frequency. 0 −f B ) Through (f) 0 + F B ) Is a frequency range in which the automatic frequency control circuit 7 does not need to be operated because the band is closer to the desired oscillation frequency. Also, if the frequency is f 0 At this time, the value supplied to the subtraction circuit from the analog / digital conversion circuit 10 in FIG. 1 and the value stored in the register 11 in FIG. 0 −f A ), The value supplied from the analog / digital conversion circuit 10 to the subtraction circuit is (C−A), and the frequency (f) 0 −f B ), The value supplied to the subtraction circuit from the analog / digital conversion circuit 10 is (CB), and the frequency (f) 0 + F B ), The value supplied from the analog / digital conversion circuit 10 to the subtraction circuit is (C + B), and the frequency (f) 0 + F A It is assumed that the value supplied from the analog / digital conversion circuit 10 to the subtraction circuit at the time of ()) is (C + A). Since the value supplied from the analog / digital conversion circuit 10 to the subtraction circuit corresponds to the deviation of the oscillation frequency of the voltage controlled oscillation circuit 9-3, the value is monotonic with respect to the change of the oscillation frequency of the voltage controlled oscillation circuit 9-3. Changes to
[0050]
Further, the setting threshold value # 1 supplied to the inverting input terminal of the comparator 14-4 in FIG. 6 is A / C, the setting threshold value # 2 supplied to the inverting input terminal of the comparator 14-4a is B / C, It is assumed that the set threshold value # 3 supplied to the inverting input terminal 14-4a is 0.
Now, the oscillation frequency is (f 0 + F A ), The output of the division circuit 14-3 is larger than the set threshold value A / C, so that all the comparators 14-4, 14-4a and 14-4b output signals of the logic level "1". These are supplied to the AND circuits 14-5, 14-5a and 14-5b, respectively, so that the AND circuit 14-5 outputs a signal of the logical level "1", and the AND circuits 14-5a and 14-5a and 14-5b outputs a signal of logic level "0". Then, the signal of the logic level "1" output from the AND circuit 14-5 is supplied to the automatic frequency control circuit 7 to control the automatic frequency control circuit 7 to the operation mode. At the same time, the signal of the logic level "1" output from the AND circuit 14-5 is supplied to the inverting input terminals of the AND circuits 14-6, 14-6a and 14-6b. The set frequency control signal # 1, the AND circuit 14-6a masks the set frequency control signal # 2, and the AND circuit 14-6b masks the set frequency control signal # 3. Therefore, the output of the multiplying circuit 14-8 becomes 0.
[0051]
Therefore, only the frequency control signal output from the automatic frequency control circuit 7 is supplied to the addition circuit 15 in FIG. 1 to control the oscillation frequency of the temperature control crystal oscillation circuit 9-1.
Next, the oscillation frequency becomes (f 0 + F A ) Lower than (f 0 + F B ), The output of the dividing circuit 14-3 is smaller than the set threshold value A / C and larger than B / C, so that the comparator 14-4 outputs a signal of logic level "0", and the comparators 14-4a and 14-4b. Outputs a signal of logic level "1". These are supplied to the AND circuits 14-5 to 14-5b, so that the AND circuit 14-5 has the logical level "0", the AND circuit 14-5a has the logical level "1", and the AND circuit 14-5b. Outputs a signal of logic level "0". The output of the AND circuit 14-5 is supplied to the automatic frequency control circuit 7 to control the automatic frequency control circuit 7 in the stop mode. At the same time, the signal of logic level "0" output from the AND circuit 14-5 is supplied to the inverting input terminal of the AND circuit 14-6, so that the AND circuit 14-6 masks the set frequency control signal # 1. The AND circuit 14-6a passes the set frequency control signal # 2, and the AND circuit 14-6b masks the set frequency control signal # 3. Therefore, only the set frequency control signal # 2 is supplied to the addition circuit 15 of FIG. 1 via the multiplication circuit 14-8.
[0052]
Therefore, also in this case, only the frequency control signal output from the comparison circuit 14 is supplied to the addition circuit 15 in FIG. 1 to control the oscillation frequency of the temperature control crystal oscillation circuit 9-1.
Next, the oscillation frequency becomes (f 0 + F B ) Lower than f 0 When the frequency is higher, the automatic frequency control circuit 7 enters the stop mode in response to the drive enable / disable signal output from the AND circuit 14-5, and only the set frequency control signal # 3 passes through the multiplication circuit 14-8. Is supplied to the addition circuit 15.
[0053]
Therefore, also in this case, only the frequency control signal output from the comparison circuit 14 is supplied to the addition circuit 15 in FIG. 1 to control the oscillation frequency of the temperature control crystal oscillation circuit 9-1.
Similarly, when the oscillation frequency is (f 0 −f A ), The oscillation frequency is (f) by the frequency control signal output from the automatic frequency control circuit 7. 0 −f A ) Higher and f 0 When the frequency is lower, the oscillation frequency of the temperature control crystal oscillation circuit 9-1 is controlled by the frequency control signal output from the comparison circuit 14. However, in this case, since the sign of the output of the subtraction circuit 14-1 in FIG. 6 is different, the sign of the frequency control signal output from the multiplication circuit 14-8 is different from the previous case.
[0054]
Since the comparison circuit 14 operates as described above, if the oscillation frequency of the voltage controlled oscillation circuit 9-3 in FIG. 5 is near a desired frequency, the automatic frequency control circuit in FIG. When the oscillation frequency of the voltage controlled oscillation circuit 9-3 in FIG. 5 has a large deviation from the desired frequency, the automatic frequency control circuit in FIG. 1 is operated to perform the frequency control. It is not necessary for the frequency control circuit 7 to always operate.
[0055]
Since the set threshold value supplied to the comparator 14-4 in FIG. 6 is equal to A / C as described above, the frequency control is performed by either the automatic frequency control circuit 7 or the comparison circuit 14. However, if the set threshold value supplied to the comparator 14-4 in FIG. 6 is set to a value different from A / C, the frequency control is performed by the frequency control signals output from both the automatic frequency control circuit 7 and the comparison circuit 14. You can also. Also in this case, it is the same that the automatic frequency control circuit 7 does not need to always operate.
[0056]
FIG. 2 shows a second embodiment of the automatic frequency control system according to the present invention.
In FIG. 2, reference numeral 1 denotes an antenna for receiving a radio frequency signal, 2 denotes a radio frequency mixer for converting a radio frequency reception signal received by the antenna 1 into an intermediate frequency signal by a radio frequency carrier, and 3 denotes an intermediate frequency output by the radio frequency mixer. A band-pass filter for selectively passing the frequency signal; a quadrature detection circuit for frequency-converting the intermediate frequency signal with an intermediate-frequency carrier; an analog-to-digital conversion circuit for digitally converting an output of the quadrature detection circuit; Reference numeral 6 denotes a demodulation circuit that demodulates the output of the analog-to-digital conversion circuit 5 and outputs a baseband signal. Reference numeral 7 denotes an automatic frequency control circuit that generates a frequency control signal using the output of the demodulation circuit 6.
[0057]
Reference numeral 8 denotes a digital-to-analog conversion circuit for converting an amount input in a digital format into an analog amount. Reference numeral 9 denotes a phase-locked oscillator that receives the output of the digital-to-analog conversion circuit 8 and generates a radio frequency carrier and an intermediate frequency carrier. A synthesizer unit is configured by the analog conversion circuit 8 and the phase lock oscillator 9.
Reference numeral 10 denotes an analog-to-digital converter for converting a voltage for controlling the oscillation frequency of a voltage-controlled oscillator constituting the phase-locked oscillator 9 into a digital signal. Reference numeral 11 denotes a register holding a constant voltage value. Reference numeral 12 denotes an analog-to-digital converter. An averaging circuit 14 for averaging the output of the circuit 10 within a predetermined time; a comparison 14 for comparing the output of the analog / digital conversion circuit 10 and the output of the register 11 to output a frequency control signal and a drive enable / disable signal of the automatic frequency control circuit 7; A circuit 15 for adding the frequency control signal output from the automatic frequency control circuit 7 and the frequency control signal output from the comparison circuit 14; an analog / digital conversion circuit 10, a register 11, an averaging circuit 12, a comparison circuit; The control circuit unique to the present invention is constituted by the adder 14 and the adder circuit 15.
[0058]
As described above, the configuration of FIG. 2 differs from the configuration of FIG. 1 only in that the averaging circuit 12 is inserted between the analog / digital conversion circuit 10 and the comparison circuit 14 in the configuration of FIG. The connection between the oscillator and the control circuit is also in accordance with FIG. Further, the configuration shown in FIGS. 6 and 8 can be applied as it is to the comparison circuit 14 in the configuration of FIG. Therefore, further description is omitted.
[0059]
In the configuration shown in FIG. 2, when the comparison circuit 14 compares the average value of the output of the analog / digital conversion circuit 10 with the output of the register 11, it is determined that the frequency control by the automatic frequency control circuit 7 is unnecessary. Controls the frequency of the phase-locked oscillator by the frequency control signal output from the comparison circuit 14, stops the operation of the automatic frequency control circuit 7 by the drive enable / disable signal output from the comparison circuit 14, When it is determined that the frequency control by the circuit 7 is necessary, the frequency of the phase locked oscillator is controlled by the frequency control signal output from the automatic frequency control circuit 7, so that the frequency of the carrier wave is close to the desired frequency. In the case of, the operation of the automatic frequency control circuit 7 can be stopped, while the power consumption of the newly provided control circuit is For smaller than the power consumption of the dynamic frequency control circuit 7, it is possible to reduction of power consumption of the automatic frequency control method. Further, since the comparison circuit 14 compares the average value of the output of the analog-to-digital conversion circuit 10 with the output of the register 11, the influence of the fluctuation of the output voltage of the analog-to-digital conversion circuit 10 can be reduced.
[0060]
FIG. 3 shows a third embodiment of the automatic frequency control system according to the present invention.
In FIG. 3, 1 is an antenna for receiving a radio frequency signal, 2 is a radio frequency mixer for converting a radio frequency reception signal received by the antenna 1 into an intermediate frequency signal by a radio frequency carrier, and 3 is an intermediate frequency output from the radio frequency mixer. A band-pass filter for selectively passing the frequency signal; a quadrature detection circuit for frequency-converting the intermediate frequency signal with an intermediate-frequency carrier; an analog-to-digital conversion circuit for digitally converting an output of the quadrature detection circuit; Reference numeral 6 denotes a demodulation circuit that demodulates the output of the analog / digital conversion circuit 5 and outputs a baseband signal, and 7 denotes an automatic frequency control circuit that generates a frequency control signal using the output of the demodulation circuit 6.
[0061]
Reference numeral 8 denotes a digital-to-analog conversion circuit for converting an amount input in a digital format into an analog amount. Reference numeral 9 denotes a phase-locked oscillator that receives the output of the digital-to-analog conversion circuit 8 and generates a radio frequency carrier and an intermediate frequency carrier. A synthesizer unit is configured by the analog conversion circuit 8 and the phase lock oscillator 9.
Reference numeral 10 denotes an analog-to-digital converter for converting a voltage for controlling the oscillation frequency of the voltage-controlled oscillator constituting the phase-locked oscillator 9 into digital signals. 11a denotes a plurality of registers holding different constant voltage values. A comparison circuit for comparing the outputs of the digital conversion circuit 10 and the register 11 to output a frequency control signal and a drive enable / disable signal for the automatic frequency control circuit 7; and 15, a frequency control signal output from the automatic frequency control circuit 7 and a comparison circuit 14 The analog-to-digital conversion circuit 10, the register 11a, the comparison circuit 14, and the addition circuit 15 constitute a control circuit unique to the present invention.
[0062]
As described above, the configuration of FIG. 3 is different from the configuration of FIG. 1 only in that a register storing a single constant voltage value is replaced with a plurality of registers holding different constant voltage values in the configuration of FIG. The connection between the phase locked oscillator and the control circuit is similar to that in FIG. Further, the configuration shown in FIGS. 6 and 8 can be applied as it is to the comparison circuit 14 in the configuration of FIG. Therefore, further description is omitted.
[0063]
In the configuration of FIG. 3 as well, the comparison circuit 14 compares the output of the analog-to-digital conversion circuit 10 with a constant voltage selected from a plurality of constant voltages, and determines that frequency control by the automatic frequency control circuit 7 is unnecessary. In this case, the frequency of the phase-locked oscillator is controlled by the frequency control signal output from the comparison circuit 14, and the operation of the automatic frequency control circuit 7 is stopped by the drive enable / disable signal output from the comparison circuit 14, and the comparison circuit 14 When it is determined that the frequency control by the automatic frequency control circuit 7 is necessary, the frequency of the phase locked oscillator is controlled by the frequency control signal output from the automatic frequency control circuit 7, so that the frequency of the carrier wave is close to the desired frequency. In the normal case described above, the operation of the automatic frequency control circuit 7 can be stopped. Expenses power is smaller than the power consumption of the automatic frequency control circuit 7, it is possible to reduction of power consumption of the automatic frequency control method. Further, since the comparison circuit 14 compares the output of the analog / digital conversion circuit 10 with a constant voltage selected from a plurality of constant voltages, automatic frequency control can be efficiently performed even when the frequency band of the carrier changes.
[0064]
FIG. 4 shows a fourth embodiment of the automatic frequency control system according to the present invention.
In FIG. 4, 1 is an antenna for receiving a radio frequency signal, 2 is a radio frequency mixer for converting a radio frequency reception signal received by the antenna 1 into an intermediate frequency signal by a radio frequency carrier, and 3 is an intermediate frequency output from the radio frequency mixer. A band-pass filter for selectively passing the frequency signal; a quadrature detection circuit for frequency-converting the intermediate frequency signal with an intermediate-frequency carrier; an analog-to-digital conversion circuit for digitally converting an output of the quadrature detection circuit; Reference numeral 6 denotes a demodulation circuit that demodulates the output of the analog-to-digital conversion circuit 5 and outputs a baseband signal. Reference numeral 7 denotes an automatic frequency control circuit that generates a frequency control signal using the output of the demodulation circuit 6.
[0065]
Reference numeral 8 denotes a digital-to-analog conversion circuit for converting an amount input in a digital format into an analog amount. Reference numeral 9 denotes a phase-locked oscillator that receives the output of the digital-to-analog conversion circuit 8 and generates a radio frequency carrier and an intermediate frequency carrier. A synthesizer unit is configured by the analog conversion circuit 8 and the phase lock oscillator 9.
Reference numeral 10 denotes an analog-to-digital converter for converting a voltage for controlling the oscillation frequency of a voltage-controlled oscillator constituting the phase-locked oscillator 9 to digital; 13, a delay circuit for delaying the output of the analog-to-digital converter 10 for a predetermined time; Is a comparison circuit that compares the output of the analog-to-digital conversion circuit 10 and the delay circuit 13 and outputs a frequency control signal and a drive enable / disable signal of the automatic frequency control circuit 7. 15 is a frequency control signal that the automatic frequency control circuit 7 outputs. The analog-to-digital conversion circuit 10, the delay circuit 13, the comparison circuit 14, and the addition circuit 15 constitute an addition circuit for adding the frequency control signal output from the comparison circuit 14, and a control circuit unique to the present invention.
[0066]
As described above, the configuration of FIG. 2 is different from the configuration of FIG. 1 only in that the register 11 is deleted from the configuration of FIG. 1 and the output of the delay circuit 13 corresponds to the output of the register of FIG. The connection between the phase locked oscillator and the control circuit is also in accordance with FIG. Further, the configuration shown in FIGS. 6 and 8 can be applied as it is to the comparison circuit 14 in the configuration of FIG. Therefore, further description is omitted.
[0067]
Also in the configuration of FIG. 3, the comparison circuit 14 compares the output voltage of the analog / digital conversion circuit 10 with a voltage obtained by delaying the output voltage of the analog / digital conversion circuit 10, and the frequency control by the automatic frequency control circuit 7 is performed. If it is determined that it is unnecessary, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit 14 and the operation of the automatic frequency control circuit 7 is stopped by the drive enable / disable signal output by the comparison circuit 14. If the comparison circuit 14 determines that the frequency control by the automatic frequency control circuit 7 is necessary, the frequency of the phase locked oscillator is controlled by the frequency control signal output from the automatic frequency control circuit 7, so that the carrier frequency In the normal case where is near the desired frequency, the operation of the automatic frequency control circuit 7 can be stopped. Power consumption of the control circuit newly provided in smaller than the power consumption of the automatic frequency control circuit 7, it is possible to reduction of power consumption of the automatic frequency control method. Furthermore, since the comparison circuit 14 compares and compares the output voltage of the analog-to-digital conversion circuit 10 with the voltage obtained by delaying the output voltage of the analog-to-digital conversion circuit 10, the configuration can be simplified.
(Supplementary Note 1) In an automatic frequency control method in which an automatic frequency control circuit generates a frequency control signal from a demodulated signal obtained by demodulating a received signal, and controls a frequency of a phase locked oscillator by the frequency control signal to generate a carrier wave, A control voltage and a constant voltage to be supplied to a voltage-controlled oscillator constituting a lock oscillator are supplied to a comparison circuit, and the comparison circuit compares the control voltage with the constant voltage. As a result, the generated carrier forms the reception signal. When it is determined that the frequency is synchronized with the carrier, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the automatic frequency control circuit is controlled by the drive enable / disable signal output by the comparison circuit. If the operation is stopped and it is determined that the carrier generated by the comparison circuit is not synchronized with the carrier forming the received signal, the automatic frequency An automatic frequency control system comprising a configuration for controlling the frequency of the phase locked oscillator by a frequency control signal output from a wave number control circuit.
(Supplementary Note 2) In an automatic frequency control system in which an automatic frequency control circuit generates a frequency control signal from a demodulated signal obtained by demodulating a received signal, and controls a frequency of a phase locked oscillator by the frequency control signal to generate a carrier wave, The average value of the control voltage and the constant voltage supplied to the voltage-controlled oscillator constituting the lock oscillator are supplied to a comparison circuit, and the comparison circuit compares the average value of the control voltage with the constant voltage. If it is determined that the received signal is synchronized with the carrier forming the received signal, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the drive enable / disable signal output by the comparison circuit is used. If the operation of the automatic frequency control circuit is stopped and it is determined that the carrier generated by the comparison circuit is not synchronized with the carrier forming the received signal, A frequency control signal output from the automatic frequency control circuit to control the frequency of the phase locked oscillator.
(Supplementary Note 3) In an automatic frequency control method in which an automatic frequency control circuit generates a frequency control signal from a demodulated signal obtained by demodulating a received signal, and controls a frequency of a phase locked oscillator by the frequency control signal to generate a carrier wave, A control voltage supplied to a voltage-controlled oscillator constituting a lock oscillator and a constant voltage selected from a plurality of voltages are supplied to a comparison circuit, and the comparison circuit compares the control voltage with the constant voltage, and as a result, generates a carrier wave. If it is determined that the phase locked oscillator is synchronized with the carrier forming the received signal, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the drive enable / disable signal output by the comparison circuit Stops the operation of the automatic frequency control circuit, and determines that the carrier generated by the comparison circuit is not synchronized with the carrier forming the received signal. An automatic frequency control system, characterized in that a frequency control signal output from the automatic frequency control circuit is used to control the frequency of the phase locked oscillator when the power is cut off.
(Supplementary Note 4) In an automatic frequency control method in which an automatic frequency control circuit generates a frequency control signal from a demodulated signal obtained by demodulating a received signal, and controls a frequency of a phase locked oscillator by the frequency control signal to generate a carrier wave, A control voltage supplied to the voltage-controlled oscillator constituting the lock oscillator and a control voltage obtained by delaying the control voltage are supplied to a comparison circuit, and the comparison circuit compares the control voltage with the delayed control voltage. If it is determined that the generated carrier is synchronized with the carrier forming the received signal, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the comparison circuit outputs the frequency. The operation of the automatic frequency control circuit is stopped by the drive enable / disable signal, and the carrier generated by the comparison circuit is synchronized with the carrier forming the reception signal. An automatic frequency control system, characterized in that a frequency control signal output from the automatic frequency control circuit is used to control the frequency of the phase-locked oscillator when it is determined that there is no frequency lock.
(Supplementary note 5) In the automatic frequency control method according to any one of Supplementary notes 1 to 4, the absolute value of a difference between a control voltage supplied to the voltage-controlled oscillator included in the phase-locked oscillator and a fixed voltage, is provided by the comparison circuit. Taking a ratio with the constant voltage, outputting a signal for stopping the automatic frequency control circuit when the value of the ratio exceeds a set threshold, and outputting a frequency control signal in consideration of the sign of the difference. Automatic frequency control system characterized by the following.
(Supplementary Note 6) In the automatic frequency control method according to any one of Supplementary notes 1 to 4, the absolute value of a difference between a control voltage supplied to the voltage-controlled oscillator included in the phase-locked oscillator and a fixed voltage is obtained by the comparison circuit. Takes a ratio with the constant voltage, and outputs a signal for stopping the automatic frequency control circuit when the value of the ratio exceeds all the set thresholds, corresponding to the relationship between the value of the ratio and all the set thresholds. An automatic frequency control method, wherein a frequency control signal to be selected is selected and output in consideration of the sign of the difference.
[0068]
【The invention's effect】
As described in detail above, according to the present invention, an automatic frequency control circuit generates a frequency control signal from a demodulated signal, and controls the frequency of a phase-locked oscillator by the frequency control signal to generate a carrier wave. An automatic frequency control method capable of reducing power consumption by the automatic frequency control circuit can be realized.
[0069]
That is, according to the first aspect, as a result of the comparison circuit comparing the control voltage with the constant voltage, the generated carrier wave and the carrier wave forming the received signal are synchronized and the frequency control by the automatic frequency control circuit is performed. If it is determined that is unnecessary, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the operation of the automatic frequency control circuit is controlled by the drive enable / disable signal output by the comparison circuit. When the comparison circuit determines that the frequency control by the automatic frequency control circuit is necessary because both carrier waves are not synchronized, the phase lock is performed by the frequency control signal output from the automatic frequency control circuit. Since the frequency of the oscillator is controlled, the operation of the automatic frequency control circuit can be stopped in a normal case where the frequency of the carrier is near the desired frequency. That one, the power consumption of the circuit which is newly provided may be reduced to smaller than the power consumption of the automatic frequency control circuit, the power consumption of the automatic frequency control method.
[0070]
According to the second invention, as a result of the comparison circuit comparing the average value of the control voltage with the constant voltage, the generated carrier wave and the carrier wave forming the received signal are synchronized, and the automatic frequency control circuit If it is determined that the frequency control by the comparator is unnecessary, the frequency of the phase-locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the automatic frequency control circuit is controlled by the drive enable / disable signal output by the comparison circuit. When the comparison circuit determines that the frequency control by the automatic frequency control circuit is necessary because the two carrier waves are not synchronized, the frequency control signal output from the automatic frequency control circuit Since the frequency of the phase-locked oscillator is controlled, the operation of the automatic frequency control circuit can be stopped when the frequency of the carrier wave is near the desired frequency in a normal case. While it is, power consumption of the circuit which is newly provided may be reduced to smaller than the power consumption of the automatic frequency control circuit, the power consumption of the automatic frequency control method. Further, since the comparison circuit compares the average value of the control voltage with the constant voltage, the influence of the fluctuation of the control voltage can be well represented.
[0071]
According to the third aspect, the comparison circuit compares the control voltage with a constant voltage selected from the plurality of voltages, and as a result, the generated carrier wave and the carrier wave forming the reception signal are synchronized with each other. When it is determined that the frequency control by the automatic frequency control circuit is unnecessary, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the frequency is controlled by the drive enable / disable signal output by the comparison circuit. When the operation of the automatic frequency control circuit is stopped and the comparison circuit determines that the frequency control by the automatic frequency control circuit is necessary because both carriers are not synchronized, the automatic frequency control circuit outputs Since the frequency of the phase-locked oscillator is controlled by the frequency control signal, the operation of the automatic frequency control circuit is usually performed when the frequency of the carrier is near the desired frequency. While it is possible to stop the power consumption of the circuit which is newly provided may be reduced to smaller than the power consumption of the automatic frequency control circuit, the power consumption of the automatic frequency control method. Further, since the comparison circuit compares the control voltage with a fixed voltage selected from the plurality of voltages, automatic frequency control can be efficiently performed even when the frequency band of the carrier changes.
[0072]
Further, according to the fourth aspect, as a result of the comparison circuit comparing the control voltage with the delayed control voltage, the generated carrier wave and the carrier wave forming the received signal are synchronized, and the automatic frequency control circuit If it is determined that the frequency control by the comparator is unnecessary, the frequency of the phase-locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the automatic frequency control circuit is controlled by the drive enable / disable signal output by the comparison circuit. When the comparison circuit determines that the frequency control by the automatic frequency control circuit is necessary because the two carrier waves are not synchronized, the frequency control signal output from the automatic frequency control circuit Since the frequency of the phase-locked oscillator is controlled, the operation of the automatic frequency control circuit is stopped when the frequency of the carrier is normally near the desired frequency. While it is possible, the power consumption of the circuit which is newly provided may be reduced to smaller than the power consumption of the automatic frequency control circuit, the power consumption of the automatic frequency control method. Further, since the comparison circuit compares the control voltage with the delayed control voltage, the configuration can be simplified.
[Brief description of the drawings]
FIG. 1 shows a first embodiment of an automatic frequency control system according to the present invention.
FIG. 2 is a second embodiment of the automatic frequency control system according to the present invention.
FIG. 3 is a third embodiment of the automatic frequency control system according to the present invention.
FIG. 4 is a fourth embodiment of the automatic frequency control system according to the present invention.
FIG. 5 shows a connection between a phase-locked oscillator and a control circuit in the configuration of FIG. 1;
FIG. 6 is a first configuration example of a comparison circuit.
FIG. 7 is a view for explaining the operation of the configuration of FIG. 6;
FIG. 8 shows a second configuration example of the comparison circuit.
FIG. 9 is a view for explaining the operation of the configuration of FIG. 8;
FIG. 10 shows a conventional automatic frequency control method.
FIG. 11 shows a configuration of a phase locked oscillator.
[Explanation of symbols]
1 antenna
2 Radio frequency mixer
3 Bandpass filter
4 Quadrature detection circuit
5. Analog-digital conversion circuit
6. Demodulation circuit
7 Automatic frequency control circuit
8 Digital-to-analog conversion circuit
9 Phase locked oscillator
9-1 Temperature controlled crystal oscillation circuit
9-2 1 / R divider circuit
9-2a 1 / r frequency dividing circuit
9-3 Voltage controlled oscillator
9-3a Voltage controlled oscillator
9-4 1 / N frequency dividing circuit
9-4a 1 / n frequency dividing circuit
9-5 Phase comparison circuit
9-5a Phase comparison circuit
10. Analog-digital conversion circuit
11, 11a register
12 Averaging circuit
13 Delay circuit
14 Comparison circuit
14-1 Subtraction circuit
14-2 Absolute value circuit
14-3 Division circuit
14-4 Comparator
14-4a Comparator
14-4b Comparator
14-5 AND circuit
14-5a AND circuit
14-5b AND circuit
14-6 AND circuit
14-6a AND circuit
14-6b AND circuit
14-7 OR circuit
14-8 Multiplication circuit
15 Addition circuit

Claims (4)

受信信号を復調した復調信号より自動周波数制御回路が周波数制御信号を生成し、該周波数制御信号によって位相ロック発振器の周波数を制御して搬送波を生成する自動周波数制御方式において、
該位相ロック発振器を構成する電圧制御発振器に供給する制御電圧と一定電圧とを比較回路に供給し、
該比較回路が該制御電圧と該一定電圧を比較した結果、
生成した搬送波が該受信信号を形成する搬送波と同期していると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、
該比較回路が生成した搬送波が該受信信号を形成する搬送波と同期していないと判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御する
構成を設けた
ことを特徴とする自動周波数制御方式。An automatic frequency control circuit generates a frequency control signal from a demodulated signal obtained by demodulating a received signal, and controls a frequency of a phase locked oscillator by the frequency control signal to generate a carrier wave.
A control voltage and a constant voltage supplied to a voltage-controlled oscillator constituting the phase-locked oscillator are supplied to a comparison circuit,
The comparison circuit compares the control voltage with the constant voltage,
If it is determined that the generated carrier is synchronized with the carrier forming the received signal, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the comparison circuit outputs the frequency. The operation of the automatic frequency control circuit is stopped by the drive enable / disable signal,
When it is determined that the carrier generated by the comparison circuit is not synchronized with the carrier forming the reception signal, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the automatic frequency control circuit. An automatic frequency control system characterized by being provided. 受信信号を復調した復調信号より自動周波数制御回路が周波数制御信号を生成し、該周波数制御信号によって位相ロック発振器の周波数を制御して搬送波を生成する自動周波数制御方式において、
該位相ロック発振器を構成する電圧制御発振器に供給する制御電圧の平均値と一定電圧とを比較回路に供給し、
該比較回路が該制御電圧の平均値と該一定電圧を比較した結果、
生成した搬送波が該受信信号を形成する搬送波と同期していると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、
該比較回路が生成した搬送波が該受信信号を形成する搬送波と同期していないと判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御する構成を設けた
ことを特徴とする自動周波数制御方式。An automatic frequency control circuit generates a frequency control signal from a demodulated signal obtained by demodulating a received signal, and controls a frequency of a phase locked oscillator by the frequency control signal to generate a carrier wave.
An average value and a constant voltage of the control voltage supplied to the voltage controlled oscillator constituting the phase locked oscillator are supplied to a comparison circuit,
The comparison circuit compares the average value of the control voltage with the constant voltage,
If it is determined that the generated carrier is synchronized with the carrier forming the received signal, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the comparison circuit outputs the frequency. The operation of the automatic frequency control circuit is stopped by the drive enable / disable signal,
When it is determined that the carrier generated by the comparison circuit is not synchronized with the carrier forming the reception signal, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the automatic frequency control circuit. An automatic frequency control system characterized by being provided. 受信信号を復調した復調信号より自動周波数制御回路が周波数制御信号を生成し、該周波数制御信号によって位相ロック発振器の周波数を制御して搬送波を生成する自動周波数制御方式において、
該位相ロック発振器を構成する電圧制御発振器に供給する制御電圧と複数の電圧から選択された一定電圧とを比較回路に供給し、
該比較回路が該制御電圧と該一定電圧を比較した結果、
生成した搬送波が該受信信号を形成する搬送波と同期していると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、
該比較回路が生成した搬送波が該受信信号を形成する搬送波と同期していないと判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御する構成を設けた
ことを特徴とする自動周波数制御方式。An automatic frequency control circuit generates a frequency control signal from a demodulated signal obtained by demodulating a received signal, and controls a frequency of a phase locked oscillator by the frequency control signal to generate a carrier wave.
Supplying a control voltage supplied to a voltage-controlled oscillator constituting the phase-locked oscillator and a constant voltage selected from a plurality of voltages to a comparison circuit,
The comparison circuit compares the control voltage with the constant voltage,
If it is determined that the generated carrier is synchronized with the carrier forming the received signal, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the comparison circuit outputs the frequency. The operation of the automatic frequency control circuit is stopped by the drive enable / disable signal,
When it is determined that the carrier generated by the comparison circuit is not synchronized with the carrier forming the reception signal, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the automatic frequency control circuit. An automatic frequency control system characterized by being provided. 受信信号を復調した復調信号より自動周波数制御回路が周波数制御信号を生成し、該周波数制御信号によって位相ロック発振器の周波数を制御して搬送波を生成する自動周波数制御方式において、
該位相ロック発振器を構成する電圧制御発振器に供給する制御電圧と該制御電圧を遅延させた制御電圧とを比較回路に供給し、
該比較回路が該制御電圧と該遅延させた制御電圧を比較した結果、
生成した搬送波が該受信信号を形成する搬送波と同期していると判断した場合には、該比較回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御すると共に、該比較回路が出力する駆動可否信号によって該自動周波数制御回路の動作を停止させ、
該比較回路が生成した搬送波が該受信信号を形成する搬送波と同期していないと判断した場合には、該自動周波数制御回路が出力する周波数制御信号によって該位相ロック発振器の周波数を制御する構成を設けた
ことを特徴とする自動周波数制御方式。An automatic frequency control circuit generates a frequency control signal from a demodulated signal obtained by demodulating a received signal, and controls a frequency of a phase locked oscillator by the frequency control signal to generate a carrier wave.
A control voltage supplied to a voltage controlled oscillator constituting the phase locked oscillator and a control voltage obtained by delaying the control voltage are supplied to a comparison circuit,
As a result of the comparison circuit comparing the control voltage with the delayed control voltage,
If it is determined that the generated carrier is synchronized with the carrier forming the received signal, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the comparison circuit, and the comparison circuit outputs the frequency. The operation of the automatic frequency control circuit is stopped by the drive enable / disable signal,
When it is determined that the carrier generated by the comparison circuit is not synchronized with the carrier forming the reception signal, the frequency of the phase locked oscillator is controlled by the frequency control signal output by the automatic frequency control circuit. An automatic frequency control system characterized by being provided.
JP2002215328A 2002-07-24 2002-07-24 Automatic frequency control system Pending JP2004064098A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002215328A JP2004064098A (en) 2002-07-24 2002-07-24 Automatic frequency control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002215328A JP2004064098A (en) 2002-07-24 2002-07-24 Automatic frequency control system

Publications (1)

Publication Number Publication Date
JP2004064098A true JP2004064098A (en) 2004-02-26

Family

ID=31937388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002215328A Pending JP2004064098A (en) 2002-07-24 2002-07-24 Automatic frequency control system

Country Status (1)

Country Link
JP (1) JP2004064098A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177765A (en) * 2007-01-17 2008-07-31 Nippon Telegr & Teleph Corp <Ntt> Automatic frequency control circuit
JP2011150491A (en) * 2010-01-20 2011-08-04 Panasonic Electric Works Co Ltd Radio communication system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177765A (en) * 2007-01-17 2008-07-31 Nippon Telegr & Teleph Corp <Ntt> Automatic frequency control circuit
JP4644822B2 (en) * 2007-01-17 2011-03-09 日本電信電話株式会社 Automatic frequency control circuit
JP2011150491A (en) * 2010-01-20 2011-08-04 Panasonic Electric Works Co Ltd Radio communication system

Similar Documents

Publication Publication Date Title
JP5256535B2 (en) Phase-locked loop circuit
US5140698A (en) Mobile telephone system with intermittent control of receiver components in standby state
US5734970A (en) Single oscillator transceiver with multiple frequency converters
US7643572B2 (en) Modulator with controlled transmission bandwidth, and a corresponding method for controlling the transmission bandwidth
JP2002050963A (en) Process and apparatus for reducing power consumption of digital information transmitting/receiving device
US7502435B2 (en) Two-point modulator arrangement and use thereof in a transmission arrangement and in a reception arrangement
JPH04260219A (en) Phase synchronizing loop synthesizer
JP2010081247A (en) Frequency synthesizer and radio transmitting apparatus
JPH1117750A (en) Automatic frequency controller
US7769352B2 (en) Receiver and wireless communication apparatus
JP2929965B2 (en) Wireless communication terminal
JPH0715371A (en) Superheterodyne system transmission/reception method and transmitter/receiver
KR20010093099A (en) Phase locked loop frequency generating circuit and a receiver using the circuit
JP5122004B2 (en) Wireless device
JP2002204162A (en) Frequency synthesizer, mobile communication apparatus, and method of generating oscillation signal
JPH11289270A (en) Receiver
JP2004064098A (en) Automatic frequency control system
US6329847B1 (en) Radio device including a frequency synthesizer and phase discriminator for such a device
US6407643B2 (en) Phase-locked loop enabling the generation of a reference signal having a high spectral purity
JP3898839B2 (en) Transmitter
JP2752850B2 (en) Receiving machine
JP2000209293A (en) Demodulation circuit for digitally modulated wave
JP2003046398A (en) Reception system, and transmission and reception system
JP2000236364A (en) Digital demodulator
JPH10322171A (en) Automatic frequency control circuit

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040610

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040610

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070227