JP2004063890A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2004063890A
JP2004063890A JP2002221721A JP2002221721A JP2004063890A JP 2004063890 A JP2004063890 A JP 2004063890A JP 2002221721 A JP2002221721 A JP 2002221721A JP 2002221721 A JP2002221721 A JP 2002221721A JP 2004063890 A JP2004063890 A JP 2004063890A
Authority
JP
Japan
Prior art keywords
opening
manufacturing
semiconductor device
tab tape
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002221721A
Other languages
Japanese (ja)
Inventor
Masaji Takenaka
竹中　正司
Satoshi Kikuchi
菊地　智
Shiro Yota
要田　史郎
Hideo Sato
佐藤　秀夫
Hidekazu Matsubayashi
松林　秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002221721A priority Critical patent/JP2004063890A/en
Publication of JP2004063890A publication Critical patent/JP2004063890A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

<P>PROBLEM TO BE SOLVED: To prevent generation of breaks or cracks in a joint part between a semiconductor element and a substrate, in a method for manufacturing semiconductor devices having a structure where a semiconductor element is mounted on a film substrate, such as COF or the like. <P>SOLUTION: The method for manufacturing the semiconductor device is used to manufacture a semiconductor 20, wherein a semiconductor element 21 is mounted on a TAB tape 23 through a plurality of manufacturing steps, including a step accompanied with heating (for example, element-mounting step and ball joint step, etc.). In this method, after the step accompanied by the heating step is finished, an opening 40A (stress-relaxing part) is formed in the TAB tape 23 to relax stress produced in the TAB tape 23. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特にＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）等のフィルム状基板に半導体素子を搭載した構造を有する半導体装置の製造に適用して好適な半導体装置の製造方法に関する。
【０００２】
近年の半導体装置では、高集積化の流れの中で、パッケージ内に占める半導体素子の占有率が大きくなる傾向にある。これに伴い、大容量のセル回路等を有する半導体素子を搭載する場合には、半導体素子を搭載する基板の大型化がなされることがある。
【０００３】
また、一方では半導体素子が搭載される電子機器の高機能化や高性能化が進み、これに伴い半導体素子も小型化が要求されている。これに対応すべく、半導体素子を搭載する基板としてＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）等のフィルム状基板を用いた、ＣＯＦタイプの半導体装置が開発される様になってきている。
【０００４】
また、ＣＯＦタイプの半導体装置の中でも、ＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）テープに半導体素子を搭載した半導体装置は、バンプピッチをファイン化できる事により注目されている。また一方に於いて、半導体装置には高い信頼性が要求されており、使用環境の温度変化等に拘わらず安定した動作を実現できる半導体装置が望まれている。
【０００５】
【従来の技術】
図１乃至図３は、従来のＣＯＦタイプの半導体装置及びその製造方法の一例を説明するための図である。各図に示す半導体装置は、基板としてＴＡＢテープ３を用いており、また半導体素子１はＴＡＢテープ３にフリップチップ接続技術を用いて搭載されている。
【０００６】
尚、図１は半導体装置を平面視した状態を示す透視図であり、図２は半導体装置を背面視した状態を示している。また、図３は、半導体装置の製造方法を示している。但し、図１及び図２において、説明及び図示の便宜上、半導体素子１をＴＡＢテープ３に固定する接着剤８及び外部接続端子となるボール１０の図示は省略している。
【０００７】
図１及び図２に示すように、半導体装置は、大略すると半導体素子１、ＴＡＢテープ３、接着剤８（図３参照）、及びボール１０により構成されている。半導体素子１は、その上面に回路が形成されており、また回路形成領域を取り囲むように複数のバンプ２が形成されている。
【０００８】
一方、ＴＡＢテープ３は、ベースフィルム４、配線６、ソルダーレジスト５Ａ，５Ｂ、ボール実装用ランド７等により構成されている。ベースフィルム４は例えばポリイミド等の樹脂からなるフィルム状の基板であり、上面にはソルダーレジスト５Ａと、所定パターンで形成された配線６が形成されている。
【０００９】
ソルダーレジスト５Ａは絶縁性樹脂であり、半導体素子１が搭載される所定範囲においては除去されてデバイスホール１１を形成している。一方、配線６は、その内側端部はデバイスホール１１内に位置しており、半導体素子１に設けられたバンプ２とフリップチップ接合される（図１参照）。
【００１０】
また、配線６の外側端部は、ボール実装用ランド７と接続されている。このボール実装用ランド７は、後述するように外部接続端子となるはんだボール１０（以下、単にボールという）が接続される。よって、半導体素子１は、配線６及びボール実装用ランド７を介してボール１０と接続される。
【００１１】
続いて、従来における半導体装置の製造方法の主要な工程について説明する。図１及び図２に示す半導体装置を製造するには、先ず図３（Ａ）に示すＴＡＢテープ３を作製する。このＴＡＢテープ３は、ベースフィルム４の表面（半導体素子１が搭載される側の面）にソルダーレジスト５Ａ及び配線６を形成し、またベースフィルム４の背面にソルダーレジスト５Ｂを形成し、更にベースフィルム４を貫通するようボール実装用ランド７を形成することにより製造される。
【００１２】
また、ソルダーレジスト５Ａの半導体素子１が搭載される所定領域には、配線６を露出するためのデバイスホール１１が形成される。更に、ソルダーレジスト５Ｂのボール実装用ランド７と対向する位置には、ボールホール１２が形成される。
【００１３】
上記のようにして作製されたＴＡＢテープ３には、接着剤８が配設される。この接着剤８は、ＴＡＢテープ３のデバイスホール１１に露出した配線６を覆うように配設される。また、接着剤８の配設領域は、配線６の半導体素子１との接続部及びその周辺全体が覆われるよう選定されている。尚、接着剤８は配線６上に塗布する構成としても、また接着剤８として接着フィルムを用いてこれを配線６上に貼着する構成としてもよい。
【００１４】
接着剤８がＴＡＢテープ３上に配設されると、続いて図３（Ｂ）に示すように、半導体素子１をＴＡＢテープ３に搭載する工程が実施される。この半導体素子１をＴＡＢテープ３に搭載する処理は、フリップチップ接続法を用いて実施される。具体的には、半導体素子１をＴＡＢテープ３上の所定搭載位置に載置し、その上で加熱ツール９を用いて半導体素子１を加熱処理し、接着剤８を溶融されると共にバンプ２を配線６に接合する。
【００１５】
半導体素子１がＴＡＢテープ３に搭載されると、続いてボールホール１２を介してボール実装用ランド７にボール１０が接合される。このボール１０をボール実装用ランド７に接合するときにも、はんだよりなるボール１０をボール実装用ランド７に接合するため加熱処理が実施される。図３（Ｃ）は、ボール１０がＴＡＢテープ３に接合された状態を示している。
【００１６】
そして、上記一連の処理が終了した後、ＴＡＢテープ３を個々の半導体装置単位で切断し個辺化するこにより、半導体装置の製造は完了する。
【００１７】
【発明が解決しようとする課題】
上記した半導体装置の製造方法では、半導体素子１を搭載する際のフリップチップボンディング時と、ボール１０をボール実装用ランド７に実装する際に、高い温度が加えられる。この加熱処理による急激な温度変化等の熱ストレスが印加されると、半導体素子１とベースフィルム４の熱線膨張率差に起因して、ＴＡＢテープ３内に応力が発生する。
【００１８】
特に、半導体素子１及びソルダーレジスト５Ａ，５Ｂはベースフィルム４に対して硬度が固いため、この応力は半導体素子１の搭載部とソルダーレジスト５Ａ，５Ｂの配設部に発生しやすくなる。また、応力の発生は断面積の変化が急激な箇所に集中する特性が有るため、半導体素子１の搭載部ではバンプ２と配線６との接合部に集中し、ソルダーレジスト５Ａ，５Ｂの配設部ではデバイスホール１１或いはボールホール１２のコーナー部と対抗する位置に集中する。
【００１９】
このように、従来構成の半導体装置の製造方法では、フリップチップ接続等の加熱処理時に発生した応力がＴＡＢテープ３に残留することにより、バンプ２と配線６との接続部に常に負荷が掛かった状態となってしまい、接続強度の劣化や最悪の場合には破壊が発生するおそれがあった。また、ソルダーレジスト５Ａ，５Ｂの配設部では、各ホール１１，１２のコーナー部と対向する位置にクラックや割れが発生してしまうという問題点があった。このクラックが大きく発生した場合には、近接する配線６が切断されてしまう可能性があり、半導体装置の信頼性が低下してしまう。
【００２０】
更に、加熱処理時に発生する熱ストレスは、半導体素子１やＴＡＢテープ３のサイズが大きくなる程より顕著に現れてくる。このため、従来構成の半導体装置の製造方法では、搭載する半導体素子１やＴＡＢテープ３のサイズ（ピン数等）が信頼性の面から制限され、大型化を図ることができないという問題点もあった。
【００２１】
本発明は上記の点に鑑みてなされたものであり、半導体素子と基板との接続部において破壊やクラック（割れ）等が発生しない信頼性の高い半導体装置の製造方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００２３】
請求項１記載の発明は、
加熱処理を伴う工程を含む複数の製造工程を経ることにより、基板上に半導体素子が搭載された半導体装置を製造する半導体装置の製造方法において、
前記加熱処理を伴う工程が終了した後に、前記基板に応力緩和部を形成することにより前記加熱処理を伴う工程で前記基板に発生した応力の応力緩和を行なう応力緩和工程を設けたことを特徴とするものである。
【００２４】
上記の発明によれば、加熱処理を伴う工程が終了した後に応力緩和工程を実施し基板に応力緩和部を形成することにより、加熱処理を伴う工程で基板に発生した応力は緩和される。従って、従来制限されていた半導体素子や基板の大型化が可能となり、半導体素子の多機能化や大容量化および基板の多ピン化を可能とすることが出来る。また、応力を緩和することで半導体装置の信頼性を向上させることが可能となる。
【００２５】
また、上記発明において、基板としてフィルム状基板を用いた場合、効果が大である。
【００２６】
また、請求項２記載の発明は、
請求項１記載の半導体装置の製造方法において、
応力緩和工程で、前記応力緩和部として前記基板に開口部を形成したことを特徴とするものである。
【００２７】
上記発明によれば、基板に形成した開口部を応力緩和部としたことにより、簡単な構成で基板に発生した応力を緩和することができる。
【００２８】
また、請求項３記載の発明は、
請求項２記載の半導体装置の製造方法において、
前記開口部を、レーザ加工により形成したことを特徴とするものである。
【００２９】
上記発明によれば、基板上の任意の位置に応力緩和部を形成することができるため、応力緩和部の形成のために半導体素子や端子の配設位置に変更を加える必要がなくなる。
【００３０】
また、応力緩和部となる開口部は、，エッチング法を用いて形成しても、また加熱治具により基板の一部を溶解除去することにより形成してもよい。
【００３１】
また、請求項４記載の発明は、
加熱処理を伴う工程を含む複数の製造工程を経ることにより、基板上に半導体素子が搭載された半導体装置を製造する半導体装置の製造方法において、
前記加熱処理を伴う工程が終了する前に、前記基板に応力緩和部を形成すると共に該応力緩和部による応力緩和機能を規制する規制部材を設ける予備工程と、
前記加熱処理を伴う工程が終了した後に、前記応力緩和部に設けられている規制部材を除去することにより、前記加熱処理を伴う工程で前記基板に発生した応力の応力緩和を行なう応力緩和工程を設けたことを特徴とするものである。
【００３２】
上記発明によれば、加熱処理を伴う工程が終了する前に予備工程を実施することにより、基板に応力緩和部を形成すると共にこの応力緩和部による応力緩和機能を規制する規制部材を設ける。よって、予備工程を実施し基板に応力緩和部を形成しても、その後の工程において応力緩和部に起因して基板に撓みや反りが発生することはなく、半導体素子の実装等を高精度に行なうことができる。
【００３３】
また、加熱処理を伴う工程が終了すると、応力緩和工程が実施され、応力緩和部に設けられている規制部材が除去される。これにより、加熱処理を伴う工程において基板に発生した応力は、応力緩和部により緩和される。従って、従来制限されていた半導体素子や基板の大型化が可能となり、半導体素子の多機能化や大容量化および基板の多ピン化を可能とすることが出来る。また、応力を緩和することで半導体装置の信頼性を向上させることが可能となる。
【００３４】
また、請求項５記載の発明は、
請求項４記載の半導体装置の製造方法において、
前記予備工程で前記応力緩和部として開口部を形成すると共に、前記規制部材を前記開口部を塞ぐ樹脂により構成し、
かつ、前記応力緩和工程では、前記樹脂を薬剤により溶かして除去することにより応力緩和を行なうことを特徴とするものである。
【００３５】
上記発明によれば、応力緩和部となる開口部の形成処理、及びこの開口部への規制部材となる樹脂充填処理は容易に行なうことができるため、予備工程を容易に行なうとができる。また、応力緩和工程では規制部材となる樹脂を薬剤により溶かして除去するため、応力緩和工程も容易に行なうことができる。
【００３６】
また、上記請求項４記載の発明において、前記予備工程で前記応力緩和部として開口部を形成すると共に、前記規制部材を前記開口部に貼着することによりこれを塞ぐ保護テープにより構成し、かつ、前記応力緩和工程では、前記保護テープを剥がすことにより応力緩和を行なう方法としてもよい。
【００３７】
また、前記予備工程で前記応力緩和部として開口部を形成すると共に、前記規制部材を前記基板に埋設されることにより前記開口部を塞ぐ金属箔により構成し、かつ、前記応力緩和工程では、前記金属箔を切断することにより応力緩和を行なう方法としてもよい。このいずれの方法においても、予備工程及び応力緩和工程を容易に行なうことができる。
【００３８】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３９】
図４は、本発明の第１実施例である半導体装置２０の製造方法を製造工程順に示す図である。また、図５（Ａ）は第１実施例である製造方法により製造された半導体装置２０を平面視した状態を示す透視図であり、図５（Ｂ）は第１実施例である製造方法により製造された半導体装置２０を背面視した状態を示している。
【００４０】
半導体装置２０を製造するには、図４（Ａ）に示すＴＡＢテープ２３を作製する（以下、ＴＡＢテープ作製工程という）。このＴＡＢテープ２３は、ベースフィルム２４、配線２６、ソルダーレジスト２５Ａ，２５Ｂ、ボール実装用ランド２７等により構成されている。ベースフィルム４２は、例えばポリイミド等の樹脂からなるフィルム状の基板であり、後述する個片化処理が行なわれるまでは連続した状態となっている（図５参照）。但し、図４においては、図示の便宜上、１個の半導体装置に相当する部分を示している。
【００４１】
ＴＡＢテープ２３を作製するには、ベースフィルム２４のボール実装用ランド２７が形成される位置に予めビアを形成しておく。続いて、このベースフィルム２４の上面に配線２６が形成される。
【００４２】
この配線２６は、例えば銅により形成される。また、配線２６の形成方法としては、メッキ法を用いてベースフィルム２４上に銅膜を形成するか、或いは銅箔をベースフィルム２４上に貼着した後、この銅膜或いは銅箔をエッチングにより所定のパターンに形成する方法が考えられる。配線２６が形成されると、続いてビアを埋めるよう、また配線２６と接続されるようボール実装用ランド２７を形成する。このボール実装用ランド２７も材質として銅を用いており、メッキ法等を用いて形成される。
【００４３】
上記のように配線２６及びボール実装用ランド２７が形成されたベースフィルム２４には、ソルダーレジスト２５Ａ，２５Ｂが形成される。このソルダーレジスト２５Ａ，２５Ｂは絶縁性樹脂であり、例えば印刷法を用いてベースフィルム２４上に形成される。
【００４４】
ソルダーレジスト２５Ａはベースフィルム２４の上面に形成されるが、このソルダーレジスト２５Ａの半導体素子１が搭載される位置にはデバイスホール３１（ソルダーレジスト２５Ａが配設されない領域）が形成される。また、ソルダーレジスト２５Ｂはベースフィルム２４の背面に形成されるが、このソルダーレジスト２５Ｂのボール１０が配設れる位置にはボールホール３２（ソルダーレジスト２５Ｂが配設されない領域）が形成される。よって、配線２６はデバイスホール３１内では露出した状態となり、またボール実装用ランド２７もボールホール３２内では露出した状態となる。
【００４５】
上記のようにＴＡＢテープ作製工程においてＴＡＢテープ２３が作製されると、続いて配線２６のデバイスホール３１内に露出している部分に接着剤２８が配設される。この接着剤２８は、ＴＡＢテープ２３のデバイスホール３１に露出した配線２６を覆うように配設される。また、接着剤２８の配設領域は、配線２６の半導体素子２１との接続部及びその周辺全体が覆われるよう選定されている。尚、接着剤２８は配線２６上に塗布する構成としても、また接着剤２８として接着フィルムを用いてこれを配線６上に貼着する構成としてもよい。
【００４６】
接着剤２８がＴＡＢテープ２３上に配設されると、続いて図４（Ｂ）に示すように、半導体素子２１をＴＡＢテープ２３に搭載する工程（以下、素子搭載工程という）が実施される。この半導体素子２１をＴＡＢテープ２３に搭載する処理は、フリップチップ接続法を用いて実施される。
【００４７】
具体的には、半導体素子２１をＴＡＢテープ２３上の所定搭載位置に載置し、その上で加熱ツール２９を用いて半導体素子２１を加熱処理し、接着剤２８を溶融すると共にバンプ２２を配線２６に接合する。これにより、半導体素子２１は配線２６と電気的に接続される。また、接着剤２８は溶融することにより、半導体素子２１とＴＡＢテープ２３との間でバンプ２２と配線２６との接合位置を封止する構成となり、いわゆるアンダーフィル樹脂として機能する。
【００４８】
この時に加熱ツール２９から印加される熱は、半導体素子２１を介してＴＡＢテープ２３にも印加される。この素子搭載工程は、請求項に記載の「加熱処理を伴う工程」の一つに該当する。
【００４９】
素子搭載工程が終了すると、続いてボールホール３２を介してボール実装用ランド２７にボール３０を接合する工程（以下、ボール接合工程という）が実施される。ボール３０をボール実装用ランド２７に接合することにより、半導体素子２１は配線２６及びボール実装用ランド２７を介して外部接続端子となるボール３０と電気的に接続された構成となる。
【００５０】
このボール３０をボール実装用ランド２７に接合するには、先ずはんだよりなるボール３０をはんだペーストによりボール実装用ランド２７に仮止めする。続いて、これを例えば加熱炉を通して加熱処理し、これによりボール３０をボール実装用ランド２７に接合させる。
【００５１】
図４（Ｃ）は、ボール３０がＴＡＢテープ２３に接合された状態を示している。尚、このボール接合工程も、請求項に記載の「加熱処理を伴う工程」の一つに該当する。
【００５２】
ところで、上記したボール３０をＴＡＢテープ２３に配設するまでの工程おいて、前記したように素子搭載工程及びボール接合工程において、ＴＡＢテープ２３には加熱処理が実施される。このように加熱処理処理が実施され、ＴＡＢテープ２３に急激な温度変化等の熱ストレスが印加されると、半導体素子２１とベースフィルム２４の熱線膨張率差に起因して、ＴＡＢテープ２３内に応力が発生し、これが残留することは前述した通りである。
また、ＴＡＢテープ２３内に応力が残留すると、バンプ２２と配線２６との接続部に常に負荷が掛かった状態となり破壊が発生するおそれが生じ、またソルダーレジスト２５Ａ，２５Ｂの配設部では、各ホール３１，３２のコーナー部と対向する位置にクラックや割れが発生するおそれが生じることも前述したところである。
【００５３】
そこで、本実施例では一連の加熱処理を伴う工程（即ち、素子搭載工程及びボール接合工程）が終了した後、ＴＡＢテープ２３に応力緩和部となる開口部４０Ａを形成し、これにより加熱処理を伴う工程でＴＡＢテープ２３内に発生した応力の応力緩和を行なう工程（請求項に記載の応力緩和工程）を設けたことを特徴としている。
【００５４】
具体的には、図４（Ｄ）に示すように、レーザ照射装置３３からレーザ光３４をＴＡＢテープ２３の背面に向け照射する。これにより、ＴＡＢテープ２３のレーザ光３４の照射位置が除去され、開口部４０Ａが形成される。この開口部４０Ａの形成は、レーザ照射装置３３を用いてＴＡＢテープ２３に開口部４０Ａ（即ち、所定の穴）を形成する処理であるため容易に行なうことができる。また、レーザ照射装置３３を用いることにより、ＴＡＢテープ２３上の任意の位置に開口部４０Ａを形成することができるため、開口部４０Ａの形成のために半導体素子２１や配線２６の配設位置に変更を加える必要もない。
【００５５】
本実施例では、図５に示すように、半導体素子２１と対向する位置に十字状の開口部４０Ａを形成した例を示している。また、開口部４０Ａの形成位置は、半導体素子２１のバンプ２２が配線２６と接合する位置を避けるよう構成されている。これは、開口部４０Ａを加工する際に、半導体素子２１のバンプ２２及びＴＡＢテープ２３上の配線２６を破損させないようにするためである。
【００５６】
本実施例のように、加熱処理を伴う工程が終了した後に応力緩和工程を実施してＴＡＢテープ２３に開口部４０Ａを形成することにより、素子搭載工程やボール接合工程等の加熱処理を伴う工程でＴＡＢテープ２３に発生した応力は緩和される。このように、ＴＡＢテープ２３内の応力が緩和されることにより、従来制限されていた半導体素子２１やＴＡＢテープ２３の大型化が可能となり、半導体素子２１の多機能化や大容量化、及びＴＡＢテープ２３の多ピン化が可能となる。また、ＴＡＢテープ２３内の応力が緩和されることで、ソルダーレジスト２５Ａ，２５Ｂの割れや配線２６の断線がなくなるため、製造される半導体装置２０の信頼性を向上させることができる。
【００５７】
一方、上記のように応力が緩和される際、開口部４０Ａに若干の変形が発生することが考えられる。しかしながら、開口部４０Ａの形成は、既に加熱処理を伴う工程が終了した後、換言すれば半導体素子２１やボール１０がＴＡＢテープ２３に配設された後である。このため、開口部４０Ａが変形してもＴＡＢテープ２３に対する半導体素子２１やボール１０の接合状態に変化が生じるようなことはなく、開口部４０Ａを形成しても製造される半導体装置２０に不都合は発生しない。
【００５８】
尚、上記した応力緩和工程が終了すると、ＴＡＢテープ２３は個々の半導体装置２０の単位で切断されて個辺化される。これにより、半導体装置２０の製造は完了する。
【００５９】
続いて、本発明の第２実施例について説明する。
図６は、本発明の第２実施例である半導体装置の製造方法を製造工程順に示す図である。尚、図６において前記した第１実施例の説明に用いた図４及び図５に示した構成と同一構成については同一符号を付してその説明を省略する。また、後述する第３実施例以降の説明に用いる図７乃至図１１についても同様とする。
【００６０】
前記した第１実施例に係る製造方法では、開口部４０Ａを形成するのにレーザ照射装置３３を用いる方法とした。これに対し、本実施例に係る製造方法では、開口部４０Ａをエッチング法を用いて形成したことを特徴とするものである。以下、詳細について説明する。
【００６１】
図６（Ａ）はＴＡＢテープ作製工程を示し、図６（Ｂ）は素子搭載工程を示している。このＴＡＢテープ作製工程及び素子搭載工程は、第１実施例と同一の工程である。
【００６２】
本実施例では、この素子搭載工程が終了すると、続いてエッチングマスク３５を形成するエッチングマスク形成工程が実施される。エッチングマスク３５は、例えばホトレジスト材により形成されており、ＴＡＢテープ２３の背面にホトレジスト材を塗布した後、周知のホトリソクラフィ技術を用いて露光，現像処理を行なうことにより形成される。尚、開口部４０Ａの精度は、さほど高い精度を必要とされないため、ホトリソクラフィ技術を用いても比較的安価に開口部４０Ａを形成することができる。
【００６３】
図６（Ｃ）は、エッチングマスク３５が形成されたＴＡＢテープ２３の背面図である。同図に示すように、エッチングマスク３５には十字状のパターン孔３６が形成されている。このパターン孔３６は、後に形成される開口部４０Ａの型となるものである。
【００６４】
上記のようにＴＡＢテープ２３にエッチングマスク３５が形成されると、続いてエッチングマスク３５をマスクとしてエッチング処理が実施される。本実施例では、ベースフィルム２４及びソルダーレジスト２５Ｂは溶解するが、エッチングマスク３５は溶解しない薬剤を用いてエッチング処理を実施する（図６（Ｄ）参照）。具体的には、上記薬液が充填された容器に、ＴＡＢテープ２３の背面側のみを浸漬させる。
【００６５】
これにより、ベースフィルム２４及びソルダーレジスト２５Ｂには、エッチングマスク３５に形成されたパターン孔３６の形状と対応した形状の開口部４０Ａが形成される（応力緩和工程）。このようにしてＴＡＢテープ２３に開口部４０Ａが形成されると、エッチングマスク３５が除去されると共に洗浄処理が行なわれる。続いて、ボール実装用ランド２７にボール３０が配設され、その後に個片化処理（個片化工程）が実施され、これにより図６（Ｅ）に示す半導体装置２０が製造される。
【００６６】
本実施例による製造方法によっても、加熱処理を伴う素子搭載工程が終了した後、応力緩和工程を実施してＴＡＢテープ２３に開口部４０Ａを形成することにより、素子搭載工程でＴＡＢテープ２３内に発生した応力は緩和される。
よって、本実施例によっても、半導体素子２１やＴＡＢテープ２３の大型化が可能となり、またソルダーレジスト２５Ａ，２５Ｂの割れや配線２６の断線がなくなり半導体装置２０の信頼性を向上させることができる。また、本実施例に係る製造方法では、設備コストが安価なエッチング法を用いて開口部４０Ａを形成するため、製造される半導体装置２０のコストを低減することができる。
【００６７】
続いて、本発明の第３実施例について説明する。
図７は、本発明の第３実施例である半導体装置の製造方法を製造工程順に示す図である。本実施例に係る製造方法では、開口部４０Ａを形成するのに、金型３７を用いたことを特徴とするものである。
【００６８】
尚、図７（Ａ）に示すＴＡＢテープ作製工程、図７（Ｂ）に示す素子搭載工程、及び図７（Ｃ）に示すボール接合工程は、いずれも第１実施例において図４（Ａ）〜（Ｃ）を用いて説明したテープ作製工程，素子搭載工程，ボール接合工程と同一工程である。また、開口部４０Ａが形成された後に実施される個片化も第１実施例と同一である。このため、第１実施例と同一工程については説明は省略し、相違する工程についてのみ説明することとする。
【００６９】
本実施例では、図７（Ｄ）に示すように、金型３７を用いて開口部４０Ａを形成したことを特徴とするものである。この金型３７は、その上面に開口部４０Ａの形状に対応した凸部３８が形成されており、また図示しない加熱手段によりベースフィルム２４及びソルダーレジスト２５Ｂを溶融しうる温度まで加熱できる構成となっている。
【００７０】
上記構成とされた金型３７は、素子搭載工程，ボール接合工程等の加熱処理を伴う工程が終了した後にＴＡＢテープ２３の所定開口部４０Ａの形成位置に押し当てられる。これにより、ベースフィルム２４及びソルダーレジスト２５Ｂの金型３７が押し当てられた部位は溶融除去され、開口部４０Ａが形成される（応力緩和工程）。このように、ＴＡＢテープ２３に開口部４０Ａが形成されることにより、上記の加熱処理を伴う工程でＴＡＢテープ２３内に発生した応力は緩和される。
よって、本実施例によっても、半導体素子２１やＴＡＢテープ２３の大型化が可能となり、またソルダーレジスト２５Ａ，２５Ｂの割れや配線２６の断線がなくなり半導体装置２０の信頼性を向上させることができる。また、本実施例に係る製造方法では、設備コストが安価なエッチング法を用いて開口部４０Ａを形成するため、製造される半導体装置２０のコストを低減することができる。
【００７１】
また、加熱した金型３７をＴＡＢテープ２３に押し当てて開口部４０Ａを形成するため、開口部４０Ａの形成を短時間で形成することが可能となり、半導体装置２０の製造時間の短縮を図ることができる。尚、本実施例に係る製造方法では、半導体素子２１を破損させない様に、金型３７を押し当てる荷重をコントロールする必要がある。
【００７２】
続いて、本発明の第４実施例について説明する。
図８及び図９は、本発明の第４実施例である半導体装置の製造方法を製造工程順に示す図である。前記した第１乃至第３実施例に係る製造方法は、いずれも開口部４０Ａを加熱処理を伴う工程（具体的には、素子搭載工程，ボール接合工程）が終了した後に応力緩和工程を実施して形成していた。
【００７３】
これに対し、本実施例に係る半導体装置の製造方法では、加熱処理を伴う工程（素子搭載工程，ボール接合工程）が終了する前に、予めＴＡＢテープ２３に開口部４０Ａを形成しておくことを特徴とするものである。以下、具体的な構成について詳述する。
【００７４】
図８（Ａ），（Ｂ）は、本実施例に係る半導体装置の製造方法で用いるＴＡＢテープ２３を示している。図８（Ａ）はＴＡＢテープ２３の断面図であり、図８（Ｂ）はＴＡＢテープ２３を背面視した図である。
【００７５】
各図に示すように本実施例では、後述する素子搭載工程，ボール接合工程等の加熱処理を伴う工程が実施される前に、予め開口部４０Ａが形成されている。この開口部４０Ａの形成方法は、前記した各実施例で用いた開口部４０Ａの形成方法を用いることができる。具体的には、レーザ照射装置３３を用いる方法、エッチングを用いる方法，金型３７を用いる方法等を適用することができる。
【００７６】
また、本実施例では、ＴＡＢテープ２３に開口部４０Ａが形成された後、この開口部４０Ａをエポキシ系の樹脂等よりなる開口封止樹脂３９（請求項に記載の規制部材に相当する）により封止する処理を行なっている。即ち、開口部４０Ａは、開口封止樹脂３９により埋められた構成となっている。尚、以下の説明において、ＴＡＢテープ２３に開口部４０Ａを形成する処理と、開口部４０Ａを開口封止樹脂３９で塞ぐ処理を合わせて予備工程というものとする。
【００７７】
ところで、ＴＡＢテープ２３に開口部４０Ａが形成された場合、ＴＡＢテープ２３の可撓性が高まり、換言すれば弾性変形が起こり易くなる。よって、前記したようにＴＡＢテープ２３に応力が残留している場合、開口部４０Ａを形成することにより応力の緩和を図ることができる。
【００７８】
しかしながら、素子搭載工程，ボール接合工程等の位置決め処理を必要とする工程を実施する前にＴＡＢテープ２３に開口部４０Ａが形成されると、ＴＡＢテープ２３が弾性変形しやすいことにより、半導体素子２１が搭載される際の位置精度、及びボール１０が配設される際の位置精度が低下するおそれがある。そこで、本実施例ではＴＡＢテープ２３に形成された開口部４０Ａを開口封止樹脂３９で封止することにより、後に実施される素子搭載工程，ボール接合工程における位置精度の低下を防止することとした。
【００７９】
また、本実施例のように素子搭載工程を実施する前の工程である予備工程において開口部４０Ａを形成するのは、素子搭載工程で搭載される半導体素子２１に損傷が発生することを防止すると共に、応力緩和工程を容易化するためである。即ち、前記した各実施例では、素子搭載工程で半導体素子２１がＴＡＢテープ２３に搭載された後、後工程として実施される応力緩和工程でＴＡＢテープ２３に開口部４０Ａ（即ち、穴）を形成していた。
【００８０】
しかしながら、ＴＡＢテープ２３に開口部４０Ａを形成する処理は、エネルギーを要する処理である。このため、開口部４０Ａの形成位置に半導体素子２１が搭載されている場合には、開口部４０Ａの形成時に半導体素子２１が損傷しないよう細心の注意を払う必要があり、よって開口部４０Ａの形成処理は面倒なものとなる。また、応力の緩和を図る面からは、開口部４０Ａの形成位置は半導体素子２１の形成位置近傍に設定することが望ましい。
【００８１】
そこで本実施例では、素子搭載工程で半導体素子２１がＴＡＢテープ２３に搭載される前に、ＴＡＢテープ２３に開口部４０Ａを形成することにより、半導体素子２１に損傷が生じることを防止すると共に、応力緩和工程を容易化を図ることとした。
【００８２】
上記した理由に基づき予備工程が実施され、図８（Ａ），（Ｂ）に示されるようにＴＡＢテープ２３に開口部４０Ａ及び開口封止樹脂３９が設けられると、図８（Ｃ）に示すＴＡＢテープ作製工程、図８（Ｄ）に示す素子搭載工程、及び図９（Ｅ）に示すボール接合工程が実施される。この各工程は、いずれも第１実施例において図４（Ａ）〜（Ｃ）を用いて説明したテープ作製工程，素子搭載工程，ボール接合工程と同一工程であるため、その説明は省略する。
【００８３】
ところで、図８（Ｄ）に示す素子搭載工程及び図９（Ｅ）に示すボール接合工程では加熱処理が実施され、また開口部４０Ａには開口封止樹脂３９が設けられて応力緩和効果が規制されているため、本実施例においても上記加熱処理によりＴＡＢテープ２３内には応力が発生する。
【００８４】
図９（Ｅ）に示すボール接合工程が終了すると、続いて図９（Ｆ）に示す応力緩和工程が実施される。この応力緩和工程では、開口部４０Ａに封止されていた開口封止樹脂３９を除去する処理が行なわれる。
【００８５】
具体的には、図示されるようにＴＡＢテープ２３を上下反転配置した上で、ノズル４２から開口封止樹脂３９を溶解する薬液４１を滴下する。これにより、開口部４０Ａの応力緩和機能を規制していた開口封止樹脂３９が除去される。この際、開口封止樹脂３９は薬液４１により溶解されることにより除去されるため、比較的容易に応力緩和工程を実施することができる。その後、薬液４１の洗浄処理を行い、続いて個片化工程を実施することにより図９（Ｇ）に示す半導体装置２０の製造処理が完了する。
【００８６】
上記したように本実施例においても、応力緩和工程で開口封止樹脂３９が除去されＴＡＢテープ２３に開口部４０Ａが形成されるため、素子搭載工程等の加熱処理を伴う工程でＴＡＢテープ２３内に発生した応力は開口部４０Ａが可撓（変形）することにより緩和される。
【００８７】
よって、半導体素子２１やＴＡＢテープ２３の大型化が可能となり、またソルダーレジスト２５Ａ，２５Ｂの割れや配線２６の断線がなくなり半導体装置２０の信頼性を向上させることができる。また、本実施例に係る製造方法では、設備コストが安価なエッチング法を用いて開口部４０Ａを形成するため、製造される半導体装置２０のコストを低減することができる。
【００８８】
続いて、本発明の第５実施例について説明する。
図１０及び図１１は、本発明の第５実施例である半導体装置の製造方法を製造工程順に示す図である。本実施例に係る半導体装置の製造方法も、前記した第４実施例に係る製造方法と同様に、加熱処理を伴う工程（素子搭載工程，ボール接合工程）が終了する前に、予めＴＡＢテープ２３に開口部４０Ａが形成される。
【００８９】
図１０（Ａ），（Ｂ）は、本実施例に係る半導体装置の製造方法で用いるＴＡＢテープ２３を示している。図１０（Ａ）はＴＡＢテープ２３の断面図であり、図１０（Ｂ）はＴＡＢテープ２３を背面視した図である。尚、図１０及び図１１において、先に第４実施例の説明に用いた図８及び図９に示した構成と同一構成については、同一符号を付してその説明を省略するものとする。また、後の説明に用いる各図についても同様とする。
【００９０】
図１０（Ａ），（Ｂ）に示すように本実施例においても、素子搭載工程，ボール接合工程等の加熱処理を伴う工程が実施される前に、レーザ加工法等を用いて予め開口部４０Ａが形成されている。また本実施例では、ＴＡＢテープ２３に開口部４０Ａが形成された後、ＴＡＢテープ２３に保護テープ４３を張り付けることにより、開口部４０Ａを保護テープ４３（請求項に記載の規制部材に相当する）により封止する処理を行なっている。尚、以下の説明において、ＴＡＢテープ２３に開口部４０Ａを形成する処理と、開口部４０Ａを保護テープ４３で封止する処理を合わせて予備工程というものとする。
【００９１】
上記のように本実施例においても、素子搭載工程やボール接合工程等の位置決め処理を必要とする工程を実施する前に開口部４０Ａが形成されるため、半導体素子２１の搭載時やボール１０の配設時に位置精度が低下するおそれがある。しかしながら、開口部４０Ａが保護テープ４３により封止されることにより、開口部４０Ａの応力緩和機能は規制されている。
【００９２】
よって、ＴＡＢテープ２３に開口部４０Ａを形成しても、素子搭載工程やボール接合工程においてＴＡＢテープ２３に反りや歪みが発生することはなく、よって位置精度が低下するようことはない。また、素子搭載工程で半導体素子２１がＴＡＢテープ２３に搭載される前に開口部４０Ａが形成されるため、開口部４０Ａの形成時に形成半導体素子２１が損傷することはない。
【００９３】
上記の予備工程が実施され、図１０（Ａ），（Ｂ）に示されるようにＴＡＢテープ２３に開口部４０Ａ及び保護テープ４３が設けられると、図１０（Ｃ）に示すＴＡＢテープ作製工程、図１０（Ｄ）に示す素子搭載工程、及び図１１（Ｅ）に示すボール接合工程が実施される。この各工程は、いずれも第１実施例において図４（Ａ）〜（Ｃ）を用いて説明したテープ作製工程，素子搭載工程，ボール接合工程と同一工程であるため、その説明は省略する。
【００９４】
ところで、図１０（Ｄ）に示す素子搭載工程及び図１１（Ｅ）に示すボール接合工程では加熱処理が実施され、また開口部４０Ａには保護テープ４３が設けられて応力緩和効果が規制されているため、本実施例においても上記加熱処理によりＴＡＢテープ２３内に応力が発生する。
【００９５】
そこで、本実施例においても、図１１（Ｅ）に示すボール接合工程が終了すると、図１１（Ｆ）に示す応力緩和工程が実施される。この応力緩和工程では、開口部４０Ａに貼着されていた保護テープ４３を剥離する処理が行なわれる。このように、応力緩和工程で保護テープ４３が除去されることにより、ＴＡＢテープ２３に開口部４０Ａが形成され、素子搭載工程等の加熱処理を伴う工程でＴＡＢテープ２３内に発生した応力は緩和される。
【００９６】
よって、半導体素子２１やＴＡＢテープ２３の大型化が可能となり、またソルダーレジスト２５Ａ，２５Ｂの割れや配線２６の断線がなくなり半導体装置２０の信頼性を向上させることができる。また、本実施例に係る製造方法における応力緩和工程は、単に保護テープ４３を剥がすだけの簡単な処理であるため、応力緩和工程を容易に行なうことができる。
【００９７】
続いて、本発明の第６実施例について説明する。
図１２及び図１３は、本発明の第６実施例である半導体装置の製造方法を製造工程順に示す図である。本実施例に係る半導体装置の製造方法も、前記した第４及び第５実施例に係る製造方法と同様に、加熱処理を伴う工程（素子搭載工程，ボール接合工程）が終了する前に、予めＴＡＢテープ２３に開口部４０Ａが形成される。
【００９８】
図１２（Ａ）及び図１２（Ｂ）は、本実施例に係る半導体装置の製造方法で用いるＴＡＢテープ２３を示している。本実施例では、ＴＡＢテープ作製工程において、開口部４０Ａの形成位置に銅箔４４Ａ，４４Ｂを形成することを特徴としている。
【００９９】
この銅箔４４Ａ，４４Ｂは、ボール実装用ランド２７の形成時に一括的に形成するとが可能である。よって、銅箔４４Ａ，４４Ｂの形成処理は、工程を増やすことなく容易に行なうことができる。
【０１００】
図１２（Ａ）に示す銅箔４４Ａは、開口部４０Ａの十字形状に対応した十字形状とされており、その外周部分はベースフィルム２４に保持され、また開口部４０Ａ内に位置する銅箔４４Ａは外部に露出した状態となっている。また、図１２（Ｂ）に示す銅箔４４Ｂは４個あり、それぞれは十字形状とされた開口部４０Ａの所定位置に配設されている。この銅箔４４Ｂも、その外周部分はベースフィルム２４に保持され、また開口部４０Ａ内に位置する銅箔４４Ｂは外部に露出した状態となっている。尚、以下の説明では、図１２（Ａ）に示した銅箔４４Ａを適用した例について説明するものとする。
【０１０１】
一方、本実施例においても、素子搭載工程，ボール接合工程等の加熱処理を伴う工程が実施される前に、レーザ加工法等を用いてＴＡＢテープ２３に開口部４０Ａが形成される。この開口部４０Ａの形成の際、前記のように開口部４０Ａの形成位置には銅箔４４Ａが形成されているが、レーザ光の強さはベースフィルム２４及びソルダーレジスト２５Ａ，２５Ｂは除去し、かつ銅箔４４Ａは除去されない強さに設定されている。
【０１０２】
このため、開口部４０Ａの形成時に銅箔４４Ａが破損するようなことはない。従って、開口部４０Ａの形成後も銅箔４４Ａは存在し、開口部４０Ａは銅箔４４Ａ（請求項に記載の規制部材に相当する）により塞がれた構成となる。尚、以下の説明において、銅箔４４Ａを形成する処理と、この銅箔４４Ａを損傷させないようＴＡＢテープ２３に開口部４０Ａを形成する処理を合わせて予備工程というものとする。
【０１０３】
本実施例においても、素子搭載工程やボール接合工程等の位置決め処理を必要とする工程を実施する前に予備工程が実施され、ＴＡＢテープ２３に開口部４０Ａが形成される。このため、半導体素子２１の搭載時やボール１０の配設時において、その搭載位置や配設位置の精度が低下するおそれがある。
【０１０４】
しかしながら、上記のように開口部４０Ａ内には銅箔４４Ａが配設されており、開口部４０Ａの応力緩和機能は規制されている。よって、ＴＡＢテープ２３に開口部４０Ａを形成しても、素子搭載工程やボール接合工程においてＴＡＢテープ２３に反りや歪みが発生することはなく、よって上記したような位置精度が低下するようことはない。また、素子搭載工程で半導体素子２１がＴＡＢテープ２３に搭載される前に開口部４０Ａが形成されるため、開口部４０Ａの形成時に形成半導体素子２１が損傷することはない。
【０１０５】
上記の予備工程が実施され、図１２（Ａ）に示されるようにＴＡＢテープ２３に開口部４０Ａ及び銅箔４４Ａが設けられると、図１２（Ｃ）に示すＴＡＢテープ作製工程、図１２（Ｄ）に示す素子搭載工程、及び図１３（Ｅ）に示すボール接合工程が実施される。この各工程は、いずれも第１実施例において図４（Ａ）〜（Ｃ）を用いて説明したテープ作製工程，素子搭載工程，ボール接合工程と同一工程であるため、その説明は省略する。
【０１０６】
ところで、図１２（Ｄ）に示す素子搭載工程及び図１３（Ｅ）に示すボール接合工程では加熱処理が実施され、また開口部４０Ａ内には銅箔４４Ａが設けられて応力緩和効果が規制されているため、本実施例においても上記加熱処理によりＴＡＢテープ２３内に応力が発生する。
【０１０７】
そこで、本実施例においても、図１３（Ｅ）に示すボール接合工程が終了すると、図１３（Ｆ）に示す応力緩和工程が実施される。この応力緩和工程では、開口部４０Ａ内に設けられていた銅箔４４Ａを除去する処理が行なわれる。具体的には、レーザ照射装置３３を用い、レーザ光３４により銅箔４４Ａを溶融除去する。
【０１０８】
このように、応力緩和工程で銅箔４４Ａが除去されることにより、ＴＡＢテープ２３に開口部４０Ａが形成され、素子搭載工程等の加熱処理を伴う工程でＴＡＢテープ２３内に発生した応力は緩和される。
【０１０９】
よって、本実施例によっても、半導体素子２１やＴＡＢテープ２３の大型化が可能となり、またソルダーレジスト２５Ａ，２５Ｂの割れや配線２６の断線がなくなり半導体装置２０の信頼性を向上させることができる。
【０１１０】
ところで、上記した各実施例では、開口部４０Ａの形状として十字形状であるものを例に挙げて説明した。しかしながら、開口部４０Ａの形状はこれに限定されものではない。図１４及び図１５は、本発明に適用可能な各種形状の開口部４０Ａ〜４０Ｉを示している。
【０１１１】
図１４（Ａ）は、先に説明した十字形状の開口部４０Ａを示している。図１４（Ｂ）は、×形状の開口部４０Ｂを示している。図１４（Ｃ）は、※形状の開口部４０Ｃを示している。図１４（Ｄ）は、円形状の開口部４０Ｄを示している。図１４（Ｅ）は、三角形状の開口部４０Ｅを示している。
【０１１２】
図１４（Ｆ）は、四角形状の開口部４０Ｆを示している。図１５（Ｇ）は、長方形状の３本のスリットが縦に列設された形状の開口部４０Ｇを示している。図１５（Ｈ）は、長方形状の３本のスリットが横に列設された形状の開口部４０Ｈを示している。更に、図１５（Ｉ）は、長方形状の３本のスリットが斜めに列設された形状の開口部４０Ｈを示している。このように、開口部４０Ａの形状は、種々の形状から選定することが可能である。
【０１１３】
尚、上記した各実施例では、応力緩和部となる開口部４０Ａ〜４０ＩをＴＡＢテープ２３を貫通する開口（穴）により形成したが、応力緩和部は必ずしもＴＡＢテープ２３を貫通する開口（穴）とする必要はなく、応力の緩和が図れればＴＡＢテープ２３の一部を残した溝等により構成してもよい。
【０１１４】
以上の説明に関し、更に以下の項を開示する。
【０１１５】
（付記１）　加熱処理を伴う工程を含む複数の製造工程を経ることにより、基板上に半導体素子が搭載された半導体装置を製造する半導体装置の製造方法において、
前記加熱処理を伴う工程が終了した後に、前記基板に応力緩和部を形成することにより前記加熱処理を伴う工程で前記基板に発生した応力の応力緩和を行なう応力緩和工程を設けたことを特徴とする半導体装置の製造方法。
【０１１６】
（付記２）　付記１記載の半導体装置の製造方法において、
前記基板はフィルム状基板であることを特徴とする半導体装置の製造方法。
【０１１７】
（付記３）　付記１または２記載の半導体装置の製造方法において、
応力緩和工程で、前記応力緩和部として前記基板に開口部を形成したことを特徴とする半導体装置の製造方法。
【０１１８】
（付記４）　付記３記載の半導体装置の製造方法において、
前記開口部を、レーザ加工により形成したことを特徴とする半導体装置の製造方法。
【０１１９】
（付記５）　付記３記載の半導体装置の製造方法において、
前記開口部を、エッチング法を用いて形成したことを特徴とする半導体装置の製造方法。
【０１２０】
（付記６）　付記３記載の半導体装置の製造方法において、
前記開口部を、加熱治具により前記基板の一部を溶解除去することにより形成したことを特徴とする半導体装置の製造方法。
【０１２１】
（付記７）　加熱処理を伴う工程を含む複数の製造工程を経ることにより、基板上に半導体素子が搭載された半導体装置を製造する半導体装置の製造方法において、
前記加熱処理を伴う工程が終了する前に、前記基板に応力緩和部を形成すると共に該応力緩和部による応力緩和機能を規制する規制部材を設ける予備工程と、
前記加熱処理を伴う工程が終了した後に、前記応力緩和部に設けられている規制部材を除去することにより、前記加熱処理を伴う工程で前記基板に発生した応力の応力緩和を行なう応力緩和工程を設けたことを特徴とする半導体装置の製造方法。
【０１２２】
（付記８）　付記７記載の半導体装置の製造方法において、
前記予備工程で前記応力緩和部として開口部を形成すると共に、前記規制部材を前記開口部を塞ぐ樹脂により構成し、
かつ、前記応力緩和工程では、前記樹脂を薬剤により溶かして除去することにより応力緩和を行なうことを特徴とする半導体装置の製造方法。
【０１２３】
（付記９）　付記７記載の半導体装置の製造方法において、
前記予備工程で前記応力緩和部として開口部を形成すると共に、前記規制部材を前記開口部に貼着することによりこれを塞ぐ保護テープにより構成し、
かつ、前記応力緩和工程では、前記保護テープを剥がすことにより応力緩和を行なうことを特徴とする半導体装置の製造方法。
【０１２４】
（付記１０））　付記７記載の半導体装置の製造方法において、
前記予備工程で前記応力緩和部として開口部を形成すると共に、前記規制部材を前記基板に埋設されることにより前記開口部を塞ぐ金属箔により構成し、
かつ、前記応力緩和工程では、前記金属箔を切断することにより応力緩和を行なうことを特徴とする半導体装置の製造方法。
【０１２５】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【０１２６】
請求項１記載の発明によれば、加熱処理を伴う工程で基板に発生した応力は緩和されるため、従来制限されていた半導体素子や基板の大型化が可能となり、半導体素子の多機能化や大容量化および基板の多ピン化を可能とすることが出来る。また、応力を緩和することで半導体装置の信頼性を向上させることが可能となる。
【０１２７】
また、請求項２記載の発明によれば、基板に形成した開口部を応力緩和部としたことにより、簡単な構成で基板に発生した応力を緩和することができる。
【０１２８】
また、請求項３記載の発明によれば、基板上の任意の位置に応力緩和部を形成することができるため、応力緩和部の形成のために半導体素子や端子の配設位置に変更を加える必要がなくなる。
【０１２９】
また、請求項４記載の発明によれば予備工程を実施し基板に応力緩和部を形成しても、その後の工程において応力緩和部に起因して基板に撓みや反りが発生することはなく、半導体素子の実装等を高精度に行なうことができる。また、加熱処理を伴う工程において基板に発生した応力は応力緩和部により緩和されるため、従来制限されていた半導体素子や基板の大型化が可能となり、半導体素子の多機能化や大容量化および基板の多ピン化を可能とすることが出来る。また、応力を緩和することで半導体装置の信頼性を向上させることが可能となる。
【０１３０】
また、請求項５記載の発明によれば、予備工程及び応力緩和工程を容易に行なうことができる。
【図面の簡単な説明】
【図１】従来の一例である半導体装置の透視平面図である。
【図２】従来の一例である半導体装置のボールを取り除いた状態の背面図である。
【図３】従来の一例である半導体装置の製造方法を説明するための工程図である。
【図４】本発明の第１実施例である半導体装置の製造方法を説明するための工程図である。
【図５】第１実施例である製造方法により製造された半導体装置を示しており、（Ａ）は透視平面図、（Ｂ）はボールを取り除いた状態の背面図である。
【図６】本発明の第２実施例である半導体装置の製造方法を説明するための工程図である。
【図７】本発明の第３実施例である半導体装置の製造方法を説明するための工程図である。
【図８】本発明の第４実施例である半導体装置の製造方法を説明するための工程図である（その１）。
【図９】本発明の第４実施例である半導体装置の製造方法を説明するための工程図である（その２）。
【図１０】本発明の第５実施例である半導体装置の製造方法を説明するための工程図である（その１）。
【図１１】本発明の第５実施例である半導体装置の製造方法を説明するための工程図である（その２）。
【図１２】本発明の第６実施例である半導体装置の製造方法を説明するための工程図である（その１）。
【図１３】本発明の第６実施例である半導体装置の製造方法を説明するための工程図である（その２）。
【図１４】開口部の各種変形例を示す図である（その１）。
【図１５】開口部の各種変形例を示す図である（その２）。
【符号の説明】
２０　半導体装置
２１　半導体素子
２２　バンプ
２３　ＴＡＢテープ
２４　ベースフィルム
２５Ａ，２５Ｂ　ソルダーレジスト
２６　配線
２７　ボール実装用ランド
２８　接着剤
２９　加熱ツール
３０　ボール
３１　デバイスホール
３２　ボールホール
３３　レーザ照射装置
３４　レーザ光
３５　エッチングマスク
３６　パターン孔
３７　金型
３８　凸部
３９　開口封止樹脂
４０Ａ〜４０Ｉ　開口部
４１　薬液
４２　ノズル
４３　保護テープ
４４Ａ，４４Ｂ　銅箔[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device which is suitable for manufacturing a semiconductor device having a structure in which a semiconductor element is mounted on a film-like substrate such as a COF (Chip On Film).
[0002]
2. Description of the Related Art In recent years, in a semiconductor device, the occupation ratio of a semiconductor element in a package tends to increase in a flow of high integration. Accordingly, when a semiconductor element having a large-capacity cell circuit or the like is mounted, a substrate on which the semiconductor element is mounted may be increased in size.
[0003]
On the other hand, electronic devices on which semiconductor elements are mounted are becoming more sophisticated and more sophisticated, and accordingly, semiconductor elements are also required to be smaller. To cope with this, a COF type semiconductor device using a film-like substrate such as a COF (Chip On Film) as a substrate on which a semiconductor element is mounted has been developed.
[0004]
Further, among COF-type semiconductor devices, a semiconductor device in which a semiconductor element is mounted on a TAB (Tape Automated Bonding) tape has attracted attention because its bump pitch can be made finer. On the other hand, a semiconductor device is required to have high reliability, and a semiconductor device capable of realizing stable operation regardless of a temperature change in a use environment is desired.
[0005]
[Prior art]
1 to 3 are views for explaining an example of a conventional COF type semiconductor device and a method for manufacturing the same. The semiconductor device shown in each figure uses a TAB tape 3 as a substrate, and the semiconductor element 1 is mounted on the TAB tape 3 using a flip-chip connection technique.
[0006]
FIG. 1 is a perspective view showing a state of the semiconductor device in plan view, and FIG. 2 shows a state of the semiconductor device in rear view. FIG. 3 shows a method for manufacturing a semiconductor device. However, in FIGS. 1 and 2, illustration of an adhesive 8 for fixing the semiconductor element 1 to the TAB tape 3 and a ball 10 serving as an external connection terminal are omitted for convenience of description and illustration.
[0007]
As shown in FIGS. 1 and 2, the semiconductor device generally includes a semiconductor element 1, a TAB tape 3, an adhesive 8 (see FIG. 3), and a ball 10. The semiconductor element 1 has a circuit formed on its upper surface, and a plurality of bumps 2 formed so as to surround a circuit formation region.
[0008]
On the other hand, the TAB tape 3 is composed of a base film 4, wiring 6, solder resists 5A and 5B, ball mounting lands 7, and the like. The base film 4 is a film-shaped substrate made of, for example, a resin such as polyimide, and has a solder resist 5A and wirings 6 formed in a predetermined pattern on the upper surface.
[0009]
The solder resist 5A is an insulating resin, and is removed in a predetermined range in which the semiconductor element 1 is mounted to form the device hole 11. On the other hand, the wiring 6 has its inner end located in the device hole 11 and is flip-chip bonded to the bump 2 provided on the semiconductor element 1 (see FIG. 1).
[0010]
The outer end of the wiring 6 is connected to the ball mounting land 7. The ball mounting lands 7 are connected to solder balls 10 (hereinafter, simply referred to as balls) which will be external connection terminals as described later. Therefore, the semiconductor element 1 is connected to the ball 10 via the wiring 6 and the ball mounting land 7.
[0011]
Subsequently, main steps of a conventional method for manufacturing a semiconductor device will be described. To manufacture the semiconductor device shown in FIGS. 1 and 2, first, a TAB tape 3 shown in FIG. The TAB tape 3 has a solder resist 5A and wiring 6 formed on the surface of the base film 4 (the surface on which the semiconductor element 1 is mounted), and a solder resist 5B formed on the back surface of the base film 4. It is manufactured by forming a ball mounting land 7 so as to penetrate the film 4.
[0012]
In a predetermined region of the solder resist 5A where the semiconductor element 1 is mounted, a device hole 11 for exposing the wiring 6 is formed. Further, a ball hole 12 is formed at a position of the solder resist 5B facing the ball mounting land 7.
[0013]
The adhesive 8 is provided on the TAB tape 3 manufactured as described above. The adhesive 8 is provided so as to cover the wiring 6 exposed in the device hole 11 of the TAB tape 3. The area where the adhesive 8 is provided is selected so as to cover the connection portion of the wiring 6 with the semiconductor element 1 and the entire periphery thereof. The adhesive 8 may be applied to the wiring 6 or may be an adhesive film used as the adhesive 8 and attached to the wiring 6.
[0014]
When the adhesive 8 is provided on the TAB tape 3, a step of mounting the semiconductor element 1 on the TAB tape 3 is subsequently performed as shown in FIG. The process of mounting the semiconductor element 1 on the TAB tape 3 is performed using a flip chip connection method. Specifically, the semiconductor element 1 is placed at a predetermined mounting position on the TAB tape 3, and then the semiconductor element 1 is heated using a heating tool 9 to melt the adhesive 8 and to remove the bump 2. It is joined to the wiring 6.
[0015]
When the semiconductor element 1 is mounted on the TAB tape 3, the ball 10 is subsequently joined to the ball mounting land 7 via the ball hole 12. When the ball 10 is joined to the ball mounting land 7, a heat treatment is also performed to join the ball 10 made of solder to the ball mounting land 7. FIG. 3C shows a state in which the ball 10 is joined to the TAB tape 3.
[0016]
Then, after the above-described series of processes is completed, the TAB tape 3 is cut into individual semiconductor device units to separate the individual devices, thereby completing the manufacture of the semiconductor device.
[0017]
[Problems to be solved by the invention]
In the method of manufacturing a semiconductor device described above, a high temperature is applied during flip chip bonding when mounting the semiconductor element 1 and when mounting the ball 10 on the ball mounting land 7. When a thermal stress such as a rapid change in temperature due to the heat treatment is applied, a stress is generated in the TAB tape 3 due to a difference in thermal expansion coefficient between the semiconductor element 1 and the base film 4.
[0018]
In particular, since the semiconductor element 1 and the solder resists 5A and 5B are harder than the base film 4, this stress is likely to be generated in the mounting portion of the semiconductor element 1 and the disposition of the solder resists 5A and 5B. In addition, since the generation of the stress has a characteristic of being concentrated on a portion where the cross-sectional area changes rapidly, the stress is concentrated on the junction between the bump 2 and the wiring 6 in the mounting portion of the semiconductor element 1, and the solder resists 5A and 5B are provided. The part concentrates on a position opposing the corner of the device hole 11 or the ball hole 12.
[0019]
As described above, in the method of manufacturing the semiconductor device having the conventional configuration, the stress generated during the heat treatment such as the flip-chip connection remains on the TAB tape 3, so that the connection between the bump 2 and the wiring 6 is always loaded. In such a case, the connection strength may be degraded or, in the worst case, broken. Further, in the portion where the solder resists 5A and 5B are provided, there is a problem that cracks and cracks occur at positions facing the corners of the holes 11 and 12. When this crack is generated significantly, the adjacent wiring 6 may be cut, and the reliability of the semiconductor device is reduced.
[0020]
Further, the thermal stress generated at the time of the heat treatment appears more remarkably as the size of the semiconductor element 1 or the TAB tape 3 increases. For this reason, in the conventional method of manufacturing a semiconductor device, the size (number of pins, etc.) of the semiconductor element 1 and the TAB tape 3 to be mounted is limited in terms of reliability, and there is also a problem that the size cannot be increased. Was.
[0021]
The present invention has been made in view of the above points, and it is an object of the present invention to provide a method for manufacturing a highly reliable semiconductor device in which destruction, cracking, or the like does not occur at a connection portion between a semiconductor element and a substrate. I do.
[0022]
[Means for Solving the Problems]
In order to solve the above problems, the present invention is characterized by taking the following means.
[0023]
The invention according to claim 1 is
Through a plurality of manufacturing steps including a step involving a heat treatment, in a semiconductor device manufacturing method for manufacturing a semiconductor device having a semiconductor element mounted on a substrate,
After the step involving the heat treatment is completed, a stress relaxation step is provided for forming a stress relaxation portion on the substrate to thereby relieve the stress generated in the substrate in the step involving the heat treatment. Is what you do.
[0024]
According to the above invention, the stress generated in the substrate in the step involving the heat treatment is reduced by performing the stress relaxation step after the step involving the heat treatment is completed to form the stress relaxation portion in the substrate. Therefore, it is possible to increase the size of the semiconductor element and the substrate, which have been conventionally restricted, and to make the semiconductor element multifunctional, increase the capacity, and increase the number of pins of the substrate. In addition, the reliability of the semiconductor device can be improved by relaxing the stress.
[0025]
In the above invention, when a film-like substrate is used as the substrate, the effect is large.
[0026]
The invention according to claim 2 is
The method for manufacturing a semiconductor device according to claim 1,
In the stress relaxing step, an opening is formed in the substrate as the stress relaxing portion.
[0027]
According to the above invention, the stress generated in the substrate can be reduced with a simple configuration by using the opening formed in the substrate as the stress relaxation portion.
[0028]
The invention according to claim 3 is:
The method for manufacturing a semiconductor device according to claim 2,
The opening is formed by laser processing.
[0029]
According to the above invention, since the stress relaxation portion can be formed at an arbitrary position on the substrate, it is not necessary to change the arrangement positions of the semiconductor elements and the terminals for forming the stress relaxation portion.
[0030]
The opening serving as the stress relaxation portion may be formed by using an etching method, or may be formed by dissolving and removing a part of the substrate using a heating jig.
[0031]
The invention according to claim 4 is
Through a plurality of manufacturing steps including a step involving a heat treatment, in a semiconductor device manufacturing method for manufacturing a semiconductor device having a semiconductor element mounted on a substrate,
Before the step involving the heat treatment is completed, a preliminary step of forming a stress relaxing portion on the substrate and providing a regulating member for regulating a stress relaxing function of the stress relaxing portion,
After the step involving the heat treatment is completed, a stress relaxation step of relaxing the stress generated in the substrate in the step involving the heat treatment by removing the regulating member provided in the stress relaxation unit. It is characterized by having been provided.
[0032]
According to the above invention, by performing the preliminary step before the step involving the heat treatment is completed, the stress relaxing portion is formed on the substrate, and the regulating member that regulates the stress relaxing function of the stress relaxing portion is provided. Therefore, even if the stress relief portion is formed on the substrate by performing the preliminary process, the substrate does not bend or warp due to the stress relief portion in the subsequent process, and the mounting of the semiconductor element and the like can be performed with high precision. Can do it.
[0033]
When the step involving the heat treatment is completed, the stress relaxation step is performed, and the regulating member provided in the stress relaxation section is removed. Thereby, the stress generated in the substrate in the step involving the heat treatment is relieved by the stress relieving portion. Therefore, it is possible to increase the size of the semiconductor element and the substrate, which have been conventionally restricted, and to make the semiconductor element multifunctional, increase the capacity, and increase the number of pins of the substrate. In addition, the reliability of the semiconductor device can be improved by relaxing the stress.
[0034]
The invention according to claim 5 is
The method for manufacturing a semiconductor device according to claim 4,
While forming an opening as the stress relaxation portion in the preliminary step, the regulating member is made of a resin that closes the opening,
Further, in the stress relaxation step, the resin is dissolved by a chemical to remove the resin, thereby relaxing the stress.
[0035]
According to the above invention, the forming process of the opening serving as the stress relieving portion and the process of filling the opening with the resin serving as the regulating member can be easily performed, so that the preliminary process can be easily performed. Further, in the stress relaxation step, the resin serving as the regulating member is dissolved and removed with a chemical, so that the stress relaxation step can be easily performed.
[0036]
Further, in the invention according to claim 4, an opening is formed as the stress relieving part in the preliminary step, and the regulating member is formed of a protective tape that is attached to the opening to close the opening, and In the stress relaxation step, a method of relaxing the stress by peeling the protective tape may be adopted.
[0037]
In the preliminary step, an opening is formed as the stress relieving portion, and the regulating member is made of a metal foil that covers the opening by being buried in the substrate, and in the stress relieving step, A method of relaxing the stress by cutting the metal foil may be used. In any of these methods, the preliminary step and the stress relaxation step can be easily performed.
[0038]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
[0039]
FIG. 4 is a diagram showing a method of manufacturing the semiconductor device 20 according to the first embodiment of the present invention in the order of manufacturing steps. FIG. 5A is a perspective view showing a plan view of the semiconductor device 20 manufactured by the manufacturing method of the first embodiment, and FIG. 5B is a perspective view of the semiconductor device 20 manufactured by the manufacturing method of the first embodiment. This figure shows a state in which the manufactured semiconductor device 20 is viewed from the rear.
[0040]
To manufacture the semiconductor device 20, a TAB tape 23 shown in FIG. 4A is manufactured (hereinafter, referred to as a TAB tape manufacturing step). The TAB tape 23 includes a base film 24, a wiring 26, solder resists 25A and 25B, a ball mounting land 27, and the like. The base film 42 is a film-shaped substrate made of a resin such as polyimide, for example, and is in a continuous state until a singulation process described later is performed (see FIG. 5). However, FIG. 4 shows a portion corresponding to one semiconductor device for convenience of illustration.
[0041]
In order to manufacture the TAB tape 23, a via is previously formed at a position where the ball mounting land 27 of the base film 24 is formed. Subsequently, the wiring 26 is formed on the upper surface of the base film 24.
[0042]
This wiring 26 is formed of, for example, copper. As a method for forming the wiring 26, a copper film is formed on the base film 24 by using a plating method, or a copper foil is adhered on the base film 24, and then the copper film or the copper foil is etched. A method of forming a predetermined pattern can be considered. After the wiring 26 is formed, a ball mounting land 27 is formed so as to fill the via and to be connected to the wiring 26. The ball mounting land 27 also uses copper as a material, and is formed by plating or the like.
[0043]
Solder resists 25A and 25B are formed on the base film 24 on which the wiring 26 and the ball mounting lands 27 are formed as described above. The solder resists 25A and 25B are insulating resins, and are formed on the base film 24 by using, for example, a printing method.
[0044]
The solder resist 25A is formed on the upper surface of the base film 24, and a device hole 31 (a region where the solder resist 25A is not provided) is formed at a position of the solder resist 25A where the semiconductor element 1 is mounted. The solder resist 25B is formed on the back surface of the base film 24, and a ball hole 32 (a region where the solder resist 25B is not disposed) is formed at a position where the ball 10 of the solder resist 25B is disposed. Therefore, the wiring 26 is exposed in the device hole 31, and the ball mounting land 27 is also exposed in the ball hole 32.
[0045]
When the TAB tape 23 is manufactured in the TAB tape manufacturing process as described above, subsequently, the adhesive 28 is provided on the portion of the wiring 26 exposed in the device hole 31. The adhesive 28 is provided so as to cover the wiring 26 exposed in the device hole 31 of the TAB tape 23. The region where the adhesive 28 is provided is selected so as to cover the connection between the wiring 26 and the semiconductor element 21 and the entire periphery thereof. The adhesive 28 may be applied to the wiring 26 or may be applied to the wiring 6 by using an adhesive film as the adhesive 28.
[0046]
When the adhesive 28 is provided on the TAB tape 23, a step of mounting the semiconductor element 21 on the TAB tape 23 (hereinafter, referred to as an element mounting step) is performed as shown in FIG. . The process of mounting the semiconductor element 21 on the TAB tape 23 is performed using a flip chip connection method.
[0047]
Specifically, the semiconductor element 21 is placed at a predetermined mounting position on the TAB tape 23, and then the semiconductor element 21 is heated using a heating tool 29 to melt the adhesive 28 and to connect the bump 22 to the wiring. 26. Thus, the semiconductor element 21 is electrically connected to the wiring 26. The adhesive 28 is melted to seal the bonding position between the bump 22 and the wiring 26 between the semiconductor element 21 and the TAB tape 23, and functions as a so-called underfill resin.
[0048]
At this time, the heat applied from the heating tool 29 is also applied to the TAB tape 23 via the semiconductor element 21. This element mounting step corresponds to one of the “steps involving heat treatment” described in the claims.
[0049]
When the element mounting step is completed, a step of bonding the ball 30 to the ball mounting land 27 via the ball hole 32 (hereinafter, referred to as a ball bonding step) is performed. By joining the ball 30 to the ball mounting land 27, the semiconductor element 21 is electrically connected to the ball 30 serving as an external connection terminal via the wiring 26 and the ball mounting land 27.
[0050]
In order to join the ball 30 to the ball mounting land 27, first, the ball 30 made of solder is temporarily fixed to the ball mounting land 27 with a solder paste. Subsequently, this is subjected to a heat treatment through, for example, a heating furnace, whereby the ball 30 is bonded to the ball mounting land 27.
[0051]
FIG. 4C shows a state in which the ball 30 is joined to the TAB tape 23. This ball bonding step also corresponds to one of the “steps involving a heat treatment” described in the claims.
[0052]
By the way, in the process up to disposing the ball 30 on the TAB tape 23, the TAB tape 23 is subjected to a heat treatment in the element mounting process and the ball joining process as described above. When the heat treatment is performed as described above and a thermal stress such as a rapid temperature change is applied to the TAB tape 23, the TAB tape 23 has a thermal expansion coefficient difference between the semiconductor element 21 and the base film 24. As described above, stress is generated and remains.
If the stress remains in the TAB tape 23, a load is always applied to the connection between the bump 22 and the wiring 26, which may cause breakage. In addition, in the arrangement of the solder resists 25A and 25B, As described above, cracks and cracks may occur at positions facing the corners of the holes 31 and 32.
[0053]
Therefore, in this embodiment, after a series of steps involving a heat treatment (ie, an element mounting step and a ball bonding step) are completed, an opening 40A serving as a stress relieving part is formed in the TAB tape 23. The method is characterized in that a step of reducing stress generated in the TAB tape 23 in the accompanying step (stress relaxation step described in claims) is provided.
[0054]
Specifically, as shown in FIG. 4D, a laser beam 34 is irradiated from the laser irradiation device 33 toward the back surface of the TAB tape 23. Thereby, the irradiation position of the laser beam 34 on the TAB tape 23 is removed, and the opening 40A is formed. The opening 40A can be easily formed because the opening 40A (that is, a predetermined hole) is formed in the TAB tape 23 using the laser irradiation device 33. Further, by using the laser irradiation device 33, the opening 40A can be formed at an arbitrary position on the TAB tape 23, so that the semiconductor element 21 and the wiring 26 are arranged at the position where the semiconductor element 21 and the wiring 26 are formed for forming the opening 40A. No changes need to be made.
[0055]
In the present embodiment, as shown in FIG. 5, an example in which a cross-shaped opening 40A is formed at a position facing the semiconductor element 21 is shown. Further, the formation position of the opening 40 </ b> A is configured to avoid the position where the bump 22 of the semiconductor element 21 is bonded to the wiring 26. This is to prevent damage to the bumps 22 of the semiconductor element 21 and the wiring 26 on the TAB tape 23 when processing the opening 40A.
[0056]
As in the present embodiment, by performing the stress relaxation step after the step involving the heat treatment is completed to form the opening 40A in the TAB tape 23, the step involving the heat treatment such as the element mounting step and the ball bonding step is performed. Thus, the stress generated in the TAB tape 23 is reduced. As described above, by relaxing the stress in the TAB tape 23, it is possible to increase the size of the semiconductor element 21 and the TAB tape 23 which have been limited in the past, and to increase the number of functions and the capacity of the semiconductor element 21 and increase the capacity of the TAB tape. The number of pins of the tape 23 can be increased. In addition, since the stress in the TAB tape 23 is reduced, cracks in the solder resists 25A and 25B and breakage of the wiring 26 are eliminated, so that the reliability of the manufactured semiconductor device 20 can be improved.
[0057]
On the other hand, when the stress is relaxed as described above, it is conceivable that slight deformation occurs in the opening 40A. However, the opening 40A is formed after the step involving the heat treatment has already been completed, in other words, after the semiconductor element 21 and the ball 10 are disposed on the TAB tape 23. For this reason, even if the opening 40A is deformed, the bonding state of the semiconductor element 21 and the ball 10 to the TAB tape 23 does not change, and even if the opening 40A is formed, it is inconvenient for the manufactured semiconductor device 20. Does not occur.
[0058]
When the above-described stress relaxation step is completed, the TAB tape 23 is cut into individual semiconductor devices 20 to be individualized. Thereby, the manufacture of the semiconductor device 20 is completed.
[0059]
Next, a second embodiment of the present invention will be described.
FIG. 6 is a view showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention in the order of manufacturing steps. In FIG. 6, the same components as those shown in FIGS. 4 and 5 used in the description of the first embodiment are given the same reference numerals, and description thereof will be omitted. The same applies to FIGS. 7 to 11 used in the description of the third embodiment and thereafter, which will be described later.
[0060]
In the manufacturing method according to the first embodiment described above, the laser irradiation device 33 is used to form the opening 40A. On the other hand, the manufacturing method according to the present embodiment is characterized in that the openings 40A are formed by using the etching method. Hereinafter, the details will be described.
[0061]
FIG. 6A shows a TAB tape manufacturing process, and FIG. 6B shows an element mounting process. The TAB tape manufacturing step and the element mounting step are the same steps as in the first embodiment.
[0062]
In this embodiment, when the element mounting step is completed, an etching mask forming step of forming an etching mask 35 is subsequently performed. The etching mask 35 is formed of, for example, a photoresist material. The etching mask 35 is formed by applying a photoresist material on the back surface of the TAB tape 23 and performing exposure and development processing using a known photolithography technique. Since the accuracy of the opening 40A does not need to be very high, the opening 40A can be formed relatively inexpensively even by using the photolithography technique.
[0063]
FIG. 6C is a rear view of the TAB tape 23 on which the etching mask 35 is formed. As shown in the figure, a cross-shaped pattern hole 36 is formed in the etching mask 35. This pattern hole 36 serves as a mold for an opening 40A to be formed later.
[0064]
When the etching mask 35 is formed on the TAB tape 23 as described above, an etching process is subsequently performed using the etching mask 35 as a mask. In this embodiment, an etching process is performed using a chemical that dissolves the base film 24 and the solder resist 25B but does not dissolve the etching mask 35 (see FIG. 6D). Specifically, only the back side of the TAB tape 23 is immersed in the container filled with the chemical solution.
[0065]
Thus, an opening 40A having a shape corresponding to the shape of the pattern hole 36 formed in the etching mask 35 is formed in the base film 24 and the solder resist 25B (stress relaxation step). When the opening 40A is formed in the TAB tape 23 in this manner, the etching mask 35 is removed and a cleaning process is performed. Subsequently, the balls 30 are arranged on the ball mounting lands 27, and thereafter, a singulation process (singulation process) is performed, whereby the semiconductor device 20 shown in FIG. 6E is manufactured.
[0066]
Also in the manufacturing method according to the present embodiment, after the element mounting step involving heat treatment is completed, a stress relaxation step is performed to form the opening 40A in the TAB tape 23, so that the TAB tape 23 is formed in the TAB tape 23 in the element mounting step. The generated stress is relieved.
Therefore, according to the present embodiment, it is possible to increase the size of the semiconductor element 21 and the TAB tape 23, and it is possible to improve the reliability of the semiconductor device 20 by eliminating cracks in the solder resists 25A and 25B and disconnection of the wiring 26. Further, in the manufacturing method according to the present embodiment, since the opening 40A is formed by using the etching method with low equipment cost, the cost of the manufactured semiconductor device 20 can be reduced.
[0067]
Next, a third embodiment of the present invention will be described.
FIG. 7 is a view showing a method of manufacturing a semiconductor device according to a third embodiment of the present invention in the order of manufacturing steps. The manufacturing method according to the present embodiment is characterized in that a mold 37 is used to form the opening 40A.
[0068]
The TAB tape manufacturing step shown in FIG. 7A, the element mounting step shown in FIG. 7B, and the ball bonding step shown in FIG. This is the same as the tape manufacturing step, the element mounting step, and the ball bonding step described with reference to FIGS. In addition, the singulation performed after the opening 40A is formed is the same as that of the first embodiment. Therefore, description of the same steps as in the first embodiment will be omitted, and only different steps will be described.
[0069]
In this embodiment, as shown in FIG. 7D, an opening 40A is formed using a mold 37. The mold 37 has a configuration in which a convex portion 38 corresponding to the shape of the opening 40A is formed on the upper surface thereof, and can be heated to a temperature at which the base film 24 and the solder resist 25B can be melted by a heating means (not shown). ing.
[0070]
The mold 37 having the above configuration is pressed against the position where the predetermined opening 40A of the TAB tape 23 is formed after the steps including the heat treatment such as the element mounting step and the ball bonding step are completed. As a result, the portion of the base film 24 and the solder resist 25B against which the mold 37 is pressed is melted and removed, and an opening 40A is formed (stress relaxation step). By forming the opening 40A in the TAB tape 23 in this manner, the stress generated in the TAB tape 23 in the step involving the above-described heat treatment is reduced.
Therefore, according to the present embodiment, it is possible to increase the size of the semiconductor element 21 and the TAB tape 23, and it is possible to improve the reliability of the semiconductor device 20 by eliminating cracks in the solder resists 25A and 25B and disconnection of the wiring 26. Further, in the manufacturing method according to the present embodiment, since the opening 40A is formed by using the etching method with low equipment cost, the cost of the manufactured semiconductor device 20 can be reduced.
[0071]
Further, since the heated mold 37 is pressed against the TAB tape 23 to form the opening 40A, the opening 40A can be formed in a short time, and the manufacturing time of the semiconductor device 20 can be reduced. Can be. In the manufacturing method according to the present embodiment, it is necessary to control the load for pressing the mold 37 so as not to damage the semiconductor element 21.
[0072]
Next, a fourth embodiment of the present invention will be described.
8 and 9 are views showing a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention in the order of manufacturing steps. In all of the manufacturing methods according to the first to third embodiments, the stress relaxation step is performed after the step involving the heat treatment of the opening 40A (specifically, the element mounting step and the ball bonding step) is completed. Had formed.
[0073]
On the other hand, in the method of manufacturing a semiconductor device according to the present embodiment, the opening 40A is previously formed in the TAB tape 23 before the steps involving the heat treatment (the element mounting step and the ball bonding step) are completed. It is characterized by the following. Hereinafter, a specific configuration will be described in detail.
[0074]
FIGS. 8A and 8B show a TAB tape 23 used in the method for manufacturing a semiconductor device according to the present embodiment. FIG. 8A is a cross-sectional view of the TAB tape 23, and FIG.
[0075]
As shown in each drawing, in the present embodiment, the opening 40A is formed in advance before a step involving a heat treatment such as an element mounting step and a ball bonding step described later is performed. As the method of forming the opening 40A, the method of forming the opening 40A used in each of the above-described embodiments can be used. Specifically, a method using a laser irradiation device 33, a method using etching, a method using a mold 37, and the like can be applied.
[0076]
In this embodiment, after the opening 40A is formed in the TAB tape 23, the opening 40A is filled with an opening sealing resin 39 made of epoxy resin or the like (corresponding to a regulating member described in the claims). A sealing process is being performed. That is, the opening 40A is configured to be filled with the opening sealing resin 39. In the following description, the process of forming the opening 40A in the TAB tape 23 and the process of closing the opening 40A with the opening sealing resin 39 will be referred to as a preliminary process.
[0077]
By the way, when the opening 40A is formed in the TAB tape 23, the flexibility of the TAB tape 23 increases, in other words, elastic deformation tends to occur. Therefore, when stress remains in the TAB tape 23 as described above, the stress can be reduced by forming the opening 40A.
[0078]
However, if the opening 40A is formed in the TAB tape 23 before performing a step requiring a positioning process such as an element mounting step and a ball bonding step, the TAB tape 23 is likely to be elastically deformed. There is a possibility that the positional accuracy when the ball 10 is mounted and the positional accuracy when the ball 10 is arranged are reduced. Therefore, in the present embodiment, the opening 40A formed in the TAB tape 23 is sealed with the opening sealing resin 39 to prevent a decrease in positional accuracy in an element mounting step and a ball bonding step performed later. did.
[0079]
Further, the formation of the opening 40A in the preliminary step, which is a step before the element mounting step as in the present embodiment, prevents the semiconductor element 21 mounted in the element mounting step from being damaged. In addition, it is for facilitating the stress relaxation step. That is, in each of the above-described embodiments, after the semiconductor element 21 is mounted on the TAB tape 23 in the element mounting step, the opening 40A (that is, a hole) is formed in the TAB tape 23 in a stress relaxation step performed as a subsequent step. Was.
[0080]
However, the process of forming the opening 40A in the TAB tape 23 is a process that requires energy. For this reason, when the semiconductor element 21 is mounted at the position where the opening 40A is formed, it is necessary to pay close attention so that the semiconductor element 21 is not damaged when the opening 40A is formed. The process is cumbersome. In addition, from the viewpoint of relaxing the stress, it is desirable that the formation position of the opening 40 </ b> A is set near the formation position of the semiconductor element 21.
[0081]
Therefore, in this embodiment, before the semiconductor element 21 is mounted on the TAB tape 23 in the element mounting step, the opening 40A is formed in the TAB tape 23, thereby preventing the semiconductor element 21 from being damaged, The stress relaxation process was facilitated.
[0082]
When the preliminary step is performed based on the above-described reason and the opening 40A and the opening sealing resin 39 are provided in the TAB tape 23 as shown in FIGS. 8A and 8B, the state shown in FIG. A TAB tape manufacturing step, an element mounting step shown in FIG. 8D, and a ball bonding step shown in FIG. 9E are performed. Each of these steps is the same as the tape manufacturing step, the element mounting step, and the ball bonding step described with reference to FIGS. 4A to 4C in the first embodiment, and a description thereof will be omitted.
[0083]
By the way, in the element mounting step shown in FIG. 8D and the ball bonding step shown in FIG. 9E, a heat treatment is performed, and an opening sealing resin 39 is provided in the opening 40A to regulate the stress relaxation effect. Therefore, also in the present embodiment, a stress is generated in the TAB tape 23 due to the heat treatment.
[0084]
When the ball joining step shown in FIG. 9E is completed, a stress relaxation step shown in FIG. 9F is subsequently performed. In this stress relaxation step, a process of removing the opening sealing resin 39 sealed in the opening 40A is performed.
[0085]
Specifically, after the TAB tape 23 is turned upside down as shown in the figure, a chemical 41 for dissolving the opening sealing resin 39 is dropped from the nozzle 42. As a result, the opening sealing resin 39 that has restricted the stress relaxing function of the opening 40A is removed. At this time, since the opening sealing resin 39 is removed by being dissolved by the chemical 41, the stress relaxation step can be performed relatively easily. After that, a cleaning process of the chemical solution 41 is performed, and then a singulation process is performed, whereby the manufacturing process of the semiconductor device 20 illustrated in FIG. 9G is completed.
[0086]
As described above, also in this embodiment, since the opening sealing resin 39 is removed in the stress relaxation step and the opening 40A is formed in the TAB tape 23, the inside of the TAB tape 23 is subjected to a heat treatment such as an element mounting step. Is relieved by the flexibility (deformation) of the opening 40A.
[0087]
Therefore, the size of the semiconductor element 21 and the TAB tape 23 can be increased, and cracks in the solder resists 25A and 25B and disconnection of the wiring 26 can be eliminated, thereby improving the reliability of the semiconductor device 20. Further, in the manufacturing method according to the present embodiment, since the opening 40A is formed by using the etching method with low equipment cost, the cost of the manufactured semiconductor device 20 can be reduced.
[0088]
Next, a fifth embodiment of the present invention will be described.
10 and 11 are views showing a method of manufacturing a semiconductor device according to a fifth embodiment of the present invention in the order of manufacturing steps. As in the method of manufacturing the semiconductor device according to the present embodiment, similarly to the manufacturing method according to the above-described fourth embodiment, the TAB tape 23 beforehand is completed before the steps involving the heat treatment (element mounting step, ball bonding step). An opening 40A is formed in the opening.
[0089]
FIGS. 10A and 10B show a TAB tape 23 used in the method for manufacturing a semiconductor device according to the present embodiment. FIG. 10A is a cross-sectional view of the TAB tape 23, and FIG. 10 and 11, the same components as those shown in FIGS. 8 and 9 used in the description of the fourth embodiment are denoted by the same reference numerals, and description thereof will be omitted. The same applies to each drawing used in the following description.
[0090]
As shown in FIGS. 10 (A) and 10 (B), in this embodiment as well, before the steps involving heat treatment such as the element mounting step and the ball bonding step are performed, the opening is formed in advance using a laser processing method or the like. 40A are formed. Further, in this embodiment, after the opening 40A is formed in the TAB tape 23, the protection tape 43 is adhered to the TAB tape 23, so that the opening 40A is protected by the protection tape 43 (corresponding to a regulating member described in claims). ). In the following description, the process of forming the opening 40A in the TAB tape 23 and the process of sealing the opening 40A with the protective tape 43 are referred to as a preliminary process.
[0091]
As described above, also in the present embodiment, since the opening 40A is formed before performing a step requiring a positioning process such as an element mounting step or a ball bonding step, when the semiconductor element 21 is mounted or the ball 10 is mounted. There is a possibility that the positional accuracy may be reduced at the time of disposition. However, since the opening 40A is sealed with the protective tape 43, the stress relaxing function of the opening 40A is regulated.
[0092]
Therefore, even if the opening 40A is formed in the TAB tape 23, no warpage or distortion occurs in the TAB tape 23 in the element mounting step or the ball bonding step, and the positional accuracy does not decrease. Further, since the opening 40A is formed before the semiconductor element 21 is mounted on the TAB tape 23 in the element mounting step, the formed semiconductor element 21 is not damaged when the opening 40A is formed.
[0093]
When the above preparatory process is performed and the opening 40A and the protective tape 43 are provided in the TAB tape 23 as shown in FIGS. 10A and 10B, the TAB tape manufacturing process shown in FIG. The element mounting step shown in FIG. 10D and the ball joining step shown in FIG. 11E are performed. Each of these steps is the same as the tape manufacturing step, the element mounting step, and the ball bonding step described with reference to FIGS. 4A to 4C in the first embodiment, and a description thereof will be omitted.
[0094]
By the way, heat treatment is performed in the element mounting step shown in FIG. 10D and the ball bonding step shown in FIG. 11E, and a protective tape 43 is provided in the opening 40A to regulate the stress relaxation effect. Therefore, also in the present embodiment, a stress is generated in the TAB tape 23 due to the heat treatment.
[0095]
Therefore, also in this embodiment, when the ball joining step shown in FIG. 11E is completed, the stress relaxation step shown in FIG. 11F is performed. In this stress relaxation step, a process of peeling the protective tape 43 adhered to the opening 40A is performed. As described above, by removing the protective tape 43 in the stress relaxation step, the opening 40A is formed in the TAB tape 23, and the stress generated in the TAB tape 23 in a step involving a heat treatment such as an element mounting step is reduced. Is done.
[0096]
Therefore, the size of the semiconductor element 21 and the TAB tape 23 can be increased, and cracks in the solder resists 25A and 25B and disconnection of the wiring 26 can be eliminated, thereby improving the reliability of the semiconductor device 20. Further, since the stress relaxation step in the manufacturing method according to the present embodiment is a simple process of simply peeling off the protection tape 43, the stress relaxation step can be easily performed.
[0097]
Next, a sixth embodiment of the present invention will be described.
12 and 13 are views showing a method of manufacturing a semiconductor device according to a sixth embodiment of the present invention in the order of manufacturing steps. As in the manufacturing method according to the fourth and fifth embodiments, the method of manufacturing the semiconductor device according to the present embodiment is also similar to the manufacturing method according to the fourth and fifth embodiments described above. An opening 40A is formed in the TAB tape 23.
[0098]
FIGS. 12A and 12B show a TAB tape 23 used in the method for manufacturing a semiconductor device according to the present embodiment. The present embodiment is characterized in that copper foils 44A and 44B are formed at the formation positions of the openings 40A in the TAB tape manufacturing process.
[0099]
The copper foils 44A and 44B can be formed collectively when the ball mounting lands 27 are formed. Therefore, the forming process of the copper foils 44A and 44B can be easily performed without increasing the number of steps.
[0100]
The copper foil 44A shown in FIG. 12A has a cross shape corresponding to the cross shape of the opening 40A, and its outer peripheral portion is held by the base film 24, and the copper foil 44A located in the opening 40A. Is exposed to the outside. Also, there are four copper foils 44B shown in FIG. 12 (B), each of which is disposed at a predetermined position of the cross-shaped opening 40A. The outer periphery of the copper foil 44B is also held by the base film 24, and the copper foil 44B located in the opening 40A is exposed to the outside. In the following description, an example in which the copper foil 44A shown in FIG. 12A is applied will be described.
[0101]
On the other hand, also in the present embodiment, the opening 40A is formed in the TAB tape 23 using a laser processing method or the like before a step involving a heat treatment such as an element mounting step and a ball bonding step is performed. When the opening 40A is formed, the copper foil 44A is formed at the position where the opening 40A is formed as described above, but the intensity of the laser beam is removed by removing the base film 24 and the solder resists 25A and 25B. In addition, the strength is set so that the copper foil 44A is not removed.
[0102]
Therefore, there is no possibility that the copper foil 44A is damaged when the opening 40A is formed. Therefore, the copper foil 44A exists even after the formation of the opening 40A, and the opening 40A is closed by the copper foil 44A (corresponding to the regulating member described in the claims). In the following description, the process of forming the copper foil 44A and the process of forming the opening 40A in the TAB tape 23 so as not to damage the copper foil 44A will be referred to as a preliminary process.
[0103]
Also in this embodiment, a preliminary process is performed before performing a process requiring a positioning process such as an element mounting process or a ball bonding process, and an opening 40 </ b> A is formed in the TAB tape 23. Therefore, when the semiconductor element 21 is mounted or the ball 10 is arranged, the accuracy of the mounting position or the arrangement position may be reduced.
[0104]
However, the copper foil 44A is provided in the opening 40A as described above, and the stress relaxing function of the opening 40A is regulated. Therefore, even if the opening 40A is formed in the TAB tape 23, no warping or distortion occurs in the TAB tape 23 in the element mounting step or the ball bonding step, and the positional accuracy as described above does not decrease. Absent. Further, since the opening 40A is formed before the semiconductor element 21 is mounted on the TAB tape 23 in the element mounting step, the formed semiconductor element 21 is not damaged when the opening 40A is formed.
[0105]
When the above-described preliminary step is performed and the opening 40A and the copper foil 44A are provided in the TAB tape 23 as shown in FIG. 12A, the TAB tape manufacturing step shown in FIG. 13) and a ball bonding step shown in FIG. Each of these steps is the same as the tape manufacturing step, the element mounting step, and the ball bonding step described with reference to FIGS. 4A to 4C in the first embodiment, and a description thereof will be omitted.
[0106]
By the way, in the element mounting step shown in FIG. 12D and the ball bonding step shown in FIG. 13E, heat treatment is performed, and a copper foil 44A is provided in the opening 40A to regulate the stress relaxation effect. Therefore, also in the present embodiment, a stress is generated in the TAB tape 23 due to the heat treatment.
[0107]
Therefore, also in this embodiment, when the ball bonding step shown in FIG. 13E is completed, a stress relaxation step shown in FIG. 13F is performed. In this stress relaxation step, a process of removing the copper foil 44A provided in the opening 40A is performed. Specifically, the copper foil 44A is melted and removed by the laser beam 34 using the laser irradiation device 33.
[0108]
As described above, by removing the copper foil 44A in the stress relaxation step, the opening 40A is formed in the TAB tape 23, and the stress generated in the TAB tape 23 in a step involving a heat treatment such as an element mounting step is reduced. Is done.
[0109]
Therefore, according to the present embodiment, it is possible to increase the size of the semiconductor element 21 and the TAB tape 23, and it is possible to improve the reliability of the semiconductor device 20 by eliminating cracks in the solder resists 25A and 25B and disconnection of the wiring 26.
[0110]
By the way, in each of the embodiments described above, the opening 40A has a cross shape as an example. However, the shape of the opening 40A is not limited to this. 14 and 15 show openings 40A to 40I of various shapes applicable to the present invention.
[0111]
FIG. 14A shows the cross-shaped opening 40A described above. FIG. 14B shows an X-shaped opening 40B. FIG. 14C shows an opening 40 </ b> C having a * shape. FIG. 14D shows a circular opening 40D. FIG. 14E shows a triangular opening 40E.
[0112]
FIG. 14F shows a rectangular opening 40F. FIG. 15G shows an opening 40G in which three rectangular slits are vertically arranged. FIG. 15H shows an opening 40H having a shape in which three rectangular slits are arranged horizontally. FIG. 15I shows an opening 40H in which three rectangular slits are obliquely arranged. As described above, the shape of the opening 40A can be selected from various shapes.
[0113]
In each of the above-described embodiments, the openings 40A to 40I serving as the stress relaxation portions are formed by the openings (holes) penetrating the TAB tape 23. However, the stress relaxation portions are not necessarily the openings (holes) penetrating the TAB tape 23. The TAB tape 23 may be formed by a groove or the like that leaves a part of the TAB tape 23 if the stress can be relaxed.
[0114]
With respect to the above description, the following items are further disclosed.
[0115]
(Supplementary Note 1) In a semiconductor device manufacturing method for manufacturing a semiconductor device in which a semiconductor element is mounted on a substrate through a plurality of manufacturing processes including a process involving a heat treatment,
After the step involving the heat treatment is completed, a stress relaxation step is provided for forming a stress relaxation portion on the substrate to thereby relieve the stress generated in the substrate in the step involving the heat treatment. Semiconductor device manufacturing method.
[0116]
(Supplementary Note 2) In the method of manufacturing a semiconductor device according to Supplementary Note 1,
The method for manufacturing a semiconductor device, wherein the substrate is a film substrate.
[0117]
(Supplementary Note 3) In the method of manufacturing a semiconductor device according to Supplementary note 1 or 2,
A method for manufacturing a semiconductor device, wherein an opening is formed in the substrate as the stress relaxing portion in the stress relaxing step.
[0118]
(Supplementary Note 4) In the method for manufacturing a semiconductor device according to Supplementary Note 3,
A method of manufacturing a semiconductor device, wherein the opening is formed by laser processing.
[0119]
(Supplementary Note 5) In the method of manufacturing a semiconductor device according to Supplementary Note 3,
A method for manufacturing a semiconductor device, wherein the opening is formed by an etching method.
[0120]
(Supplementary Note 6) In the method of manufacturing a semiconductor device according to Supplementary Note 3,
The method of manufacturing a semiconductor device, wherein the opening is formed by dissolving and removing a part of the substrate with a heating jig.
[0121]
(Supplementary Note 7) In a method of manufacturing a semiconductor device in which a semiconductor device in which a semiconductor element is mounted on a substrate is manufactured through a plurality of manufacturing processes including a process involving a heat treatment,
Before the step involving the heat treatment is completed, a preliminary step of forming a stress relaxing portion on the substrate and providing a regulating member for regulating a stress relaxing function of the stress relaxing portion,
After the step involving the heat treatment is completed, a stress relaxation step of relaxing the stress generated in the substrate in the step involving the heat treatment by removing the regulating member provided in the stress relaxation unit. A method for manufacturing a semiconductor device, comprising:
[0122]
(Supplementary Note 8) In the method of manufacturing a semiconductor device according to supplementary note 7,
While forming an opening as the stress relaxation portion in the preliminary step, the regulating member is made of a resin that closes the opening,
Further, in the stress relaxing step, the stress is relaxed by dissolving and removing the resin with a chemical.
[0123]
(Supplementary Note 9) In the method of manufacturing a semiconductor device according to supplementary note 7,
In the preliminary step, an opening is formed as the stress relieving portion, and the regulating member is formed of a protective tape that covers the opening by attaching the regulating member to the opening,
Further, in the stress relaxing step, the stress is relaxed by peeling off the protective tape.
[0124]
(Supplementary Note 10)) In the method for manufacturing a semiconductor device according to Supplementary Note 7,
While forming an opening as the stress relaxation portion in the preliminary step, the regulating member is configured by a metal foil that closes the opening by being buried in the substrate,
Further, in the stress relaxing step, a stress is relaxed by cutting the metal foil.
[0125]
【The invention's effect】
As described above, according to the present invention, the following various effects can be realized.
[0126]
According to the first aspect of the present invention, since the stress generated in the substrate in the step involving the heat treatment is relieved, it is possible to increase the size of the semiconductor element or the substrate, which has been limited in the past, and to increase the number of functions of the semiconductor element. It is possible to increase the capacity and increase the number of pins of the substrate. In addition, the reliability of the semiconductor device can be improved by relaxing the stress.
[0127]
According to the second aspect of the present invention, since the opening formed in the substrate is used as the stress relaxation portion, the stress generated in the substrate can be reduced with a simple configuration.
[0128]
According to the third aspect of the present invention, since the stress relaxation portion can be formed at an arbitrary position on the substrate, the arrangement positions of the semiconductor elements and the terminals are changed to form the stress relaxation portion. Eliminates the need.
[0129]
Further, according to the invention as set forth in claim 4, even if the preliminary step is performed to form the stress relaxation portion on the substrate, the substrate does not bend or warp due to the stress relaxation portion in the subsequent process. The semiconductor element can be mounted with high accuracy. In addition, since the stress generated in the substrate in the step involving heat treatment is relieved by the stress relieving portion, the size of the semiconductor element or the substrate, which has been limited in the past, can be increased. The number of pins of the substrate can be increased. In addition, the reliability of the semiconductor device can be improved by relaxing the stress.
[0130]
According to the fifth aspect of the present invention, the preliminary step and the stress relaxation step can be easily performed.
[Brief description of the drawings]
FIG. 1 is a perspective plan view of a conventional semiconductor device.
FIG. 2 is a rear view of a conventional semiconductor device with a ball removed.
FIG. 3 is a process chart for explaining a method of manufacturing a semiconductor device as an example of the related art.
FIG. 4 is a process chart for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present invention.
FIGS. 5A and 5B show a semiconductor device manufactured by the manufacturing method according to the first embodiment, in which FIG. 5A is a perspective plan view and FIG. 5B is a rear view with balls removed;
FIG. 6 is a process chart illustrating a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
FIG. 7 is a process chart for explaining a method of manufacturing a semiconductor device according to a third embodiment of the present invention.
FIG. 8 is a process chart for explaining a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention (part 1).
FIG. 9 is a process chart for describing a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention (part 2).
FIG. 10 is a process chart for describing a method of manufacturing a semiconductor device according to a fifth embodiment of the present invention (part 1).
FIG. 11 is a process chart for explaining the method of manufacturing the semiconductor device according to the fifth embodiment of the present invention (part 2).
FIG. 12 is a process chart for describing a method of manufacturing a semiconductor device according to a sixth embodiment of the present invention (part 1).
FIG. 13 is a process chart for explaining the method of manufacturing the semiconductor device according to the sixth embodiment of the present invention (part 2).
FIG. 14 is a view showing various modifications of the opening (part 1).
FIG. 15 is a view showing various modifications of the opening (part 2).
[Explanation of symbols]
20 Semiconductor device
21 Semiconductor element
22 Bump
23 TAB tape
24 Base film
25A, 25B Solder resist
26 Wiring
27 Land for ball mounting
28 adhesive
29 heating tools
30 balls
31 Device Hole
32 ball hole
33 Laser irradiation equipment
34 Laser light
35 Etching mask
36 pattern holes
37 Mold
38 convex
39 Opening sealing resin
40A-40I Opening
41 Chemical
42 nozzle
43 Protective tape
44A, 44B Copper foil

Claims (5)

加熱処理を伴う工程を含む複数の製造工程を経ることにより、基板上に半導体素子が搭載された半導体装置を製造する半導体装置の製造方法において、
前記加熱処理を伴う工程が終了した後に、前記基板に応力緩和部を形成することにより前記加熱処理を伴う工程で前記基板に発生した応力の応力緩和を行なう応力緩和工程を設けたことを特徴とする半導体装置の製造方法。Through a plurality of manufacturing steps including a step involving a heat treatment, in a semiconductor device manufacturing method for manufacturing a semiconductor device having a semiconductor element mounted on a substrate,
After the step involving the heat treatment is completed, a stress relaxation step is provided for forming a stress relaxation portion on the substrate to thereby relieve the stress generated in the substrate in the step involving the heat treatment. Semiconductor device manufacturing method. 請求項１記載の半導体装置の製造方法において、
応力緩和工程で、前記応力緩和部として前記基板に開口部を形成したことを特徴とする半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 1,
A method for manufacturing a semiconductor device, wherein an opening is formed in the substrate as the stress relaxing portion in the stress relaxing step. 請求項２記載の半導体装置の製造方法において、
前記開口部を、レーザ加工により形成したことを特徴とする半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 2,
A method of manufacturing a semiconductor device, wherein the opening is formed by laser processing. 加熱処理を伴う工程を含む複数の製造工程を経ることにより、基板上に半導体素子が搭載された半導体装置を製造する半導体装置の製造方法において、
前記加熱処理を伴う工程が終了する前に、前記基板に応力緩和部を形成すると共に該応力緩和部による応力緩和機能を規制する規制部材を設ける予備工程と、
前記加熱処理を伴う工程が終了した後に、前記応力緩和部に設けられている規制部材を除去することにより、前記加熱処理を伴う工程で前記基板に発生した応力の応力緩和を行なう応力緩和工程を設けたことを特徴とする半導体装置の製造方法。Through a plurality of manufacturing steps including a step involving a heat treatment, in a semiconductor device manufacturing method for manufacturing a semiconductor device having a semiconductor element mounted on a substrate,
Before the step involving the heat treatment is completed, a preliminary step of forming a stress relaxing portion on the substrate and providing a regulating member for regulating a stress relaxing function of the stress relaxing portion,
After the step involving the heat treatment is completed, a stress relaxation step of relaxing the stress generated in the substrate in the step involving the heat treatment by removing the regulating member provided in the stress relaxation unit. A method for manufacturing a semiconductor device, comprising: 請求項４記載の半導体装置の製造方法において、
前記予備工程で前記応力緩和部として開口部を形成すると共に、前記規制部材を前記開口部を塞ぐ樹脂により構成し、
かつ、前記応力緩和工程では、前記樹脂を薬剤により溶かして除去することにより応力緩和を行なうことを特徴とする半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 4,
While forming an opening as the stress relaxation portion in the preliminary step, the regulating member is made of a resin that closes the opening,
Further, in the stress relaxing step, the stress is relaxed by dissolving and removing the resin with a chemical.
JP2002221721A 2002-07-30 2002-07-30 Method for manufacturing semiconductor device Withdrawn JP2004063890A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002221721A JP2004063890A (en) 2002-07-30 2002-07-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002221721A JP2004063890A (en) 2002-07-30 2002-07-30 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2004063890A true JP2004063890A (en) 2004-02-26

Family

ID=31941954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002221721A Withdrawn JP2004063890A (en) 2002-07-30 2002-07-30 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2004063890A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010632A (en) * 2006-06-29 2008-01-17 Aoi Electronics Co Ltd Method for manufacturing semiconductor device, semiconductor device manufactured thereby, and sheet to be used therein
JP2008522396A (en) * 2004-11-26 2008-06-26 イムベラ エレクトロニクス オサケユキチュア Manufacturing method of electronic module
CN101599474B (en) * 2008-06-02 2011-04-13 相丰科技股份有限公司 Integrated circuit module and manufacture method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008522396A (en) * 2004-11-26 2008-06-26 イムベラ エレクトロニクス オサケユキチュア Manufacturing method of electronic module
JP2008010632A (en) * 2006-06-29 2008-01-17 Aoi Electronics Co Ltd Method for manufacturing semiconductor device, semiconductor device manufactured thereby, and sheet to be used therein
JP4549318B2 (en) * 2006-06-29 2010-09-22 アオイ電子株式会社 Semiconductor device and manufacturing method of semiconductor device
CN101599474B (en) * 2008-06-02 2011-04-13 相丰科技股份有限公司 Integrated circuit module and manufacture method thereof

Similar Documents

Publication Publication Date Title
EP2156465B1 (en) Electrical interconnect structure and method of forming the same
JP5113114B2 (en) Wiring board manufacturing method and wiring board
TWI413223B (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
WO2014129351A1 (en) Semiconductor device and method for manufacturing same
TWI546924B (en) Method for making electronic device with cover layer with openings and related devices
JPH10135270A (en) Semiconductor device and manufacture thereof
JP2010251408A (en) Semiconductor device and method of manufacturing the same, and electronic device
WO2007063954A1 (en) Circuit device and method for manufacturing circuit device
TWI353046B (en) Land grid array semiconductor device packages, ass
TWI761342B (en) Semiconductor package and fabricating method thereof
JP6764666B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP6458801B2 (en) Semiconductor device and manufacturing method thereof
WO2015198836A1 (en) Semiconductor device and manufacturing method therefor
JP2000150701A (en) Semiconductor device, connection board used therefor, and manufacture thereof
JP2008130704A (en) Method of manufacturing semiconductor device
WO2009104599A1 (en) Electronic apparatus, mounting board laminated body and method of manufacturing electronic apparatus and mounting board laminated body
JPWO2005076352A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20050121757A1 (en) Integrated circuit package overlay
WO2015198837A1 (en) Semiconductor device and manufacturing method therefor
JP2002359323A (en) Semiconductor device and its manufacturing method
JP4416776B2 (en) Package substrate, semiconductor package, and semiconductor package manufacturing method
WO2015198838A1 (en) Semiconductor device and manufacturing method therefor
JP2004221600A (en) Ball grid array package construction with raised solder ball pad
JP2004063890A (en) Method for manufacturing semiconductor device
CN108321142B (en) Semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004