JP2004063805A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2004063805A
JP2004063805A JP2002220424A JP2002220424A JP2004063805A JP 2004063805 A JP2004063805 A JP 2004063805A JP 2002220424 A JP2002220424 A JP 2002220424A JP 2002220424 A JP2002220424 A JP 2002220424A JP 2004063805 A JP2004063805 A JP 2004063805A
Authority
JP
Japan
Prior art keywords
pressure
mark
bonding film
substrate
stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002220424A
Other languages
Japanese (ja)
Inventor
Hidetsugu Otani
大谷 英嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002220424A priority Critical patent/JP2004063805A/en
Publication of JP2004063805A publication Critical patent/JP2004063805A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device formed by mounting a semiconductor chip on a substrate via a contact bonding film, wherein no positional misalignment occurs in the contact bonding film superimposed on the substrate and moreover an extension of the contact bonding film at the time of a thermo-compression bonding of the thermo-compression bonding film is suppressed. <P>SOLUTION: A mark for positioning the contact bonding film is formed in a part which is to be an outer peripheral part of the contact bonding film in the substrate. The mark is formed in a frame enclosing the contact bonding film. Outside of a contact bonding film arranging region set by the mark, a stopper for preventing an extension due to the thermo-compression bonding of the contact bonding film is formed. The stopper is formed in a frame enclosing the contact bonding film arranging region. The mark and stopper are formed with a resist. An inner lead on the substrate which is connected via a metal wire to an external connection terminal of the semiconductor chip mounted in the contact bonding film arranging region is provided outside of the stopper. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、圧着フィルムを介して基板に半導体チップを設けた半導体装置に関するものである。
【0002】
【従来の技術】
従来、基板に半導体チップを載設し、同半導体チップを密封封止して形成する半導体装置において、基板に載設した半導体チップ上面に別の半導体チップを重合させて積層構造とし、高性能化あるいは多機能化をはかった半導体装置が知られている。
【0003】
かかる半導体装置として、図8に示すように、基板100には、半導体チップの配設領域内に第1インナーリード(図示せず)を設けるとともに、半導体チップの配設領域外には第2インナーリード200を設け、基板100の半導体チップの配設領域に異方導電性フィルムからなる圧着フィルム300を重合し、同圧着フィルム300を介して基板100に第1半導体チップ400を熱圧着して、基板100の各第1インナーリードと第1半導体チップ400の各外部接続端子とを電気的に接続した後、第1半導体チップ400の上面に適宜の接続手段を用いて第2半導体チップ500を重合載設し、同第2半導体チップ500の各外部接続端子600と第2インナーリード200とを金線等の金属線700によって電気的に接続し、その後、第1半導体チップ400と第2半導体チップ500とを適宜の封止材によって密封封止して形成する半導体装置が知られている。
【0004】
かかる半導体装置の基板100の上面には、第1インナーリード及び第2インナーリード200となる接続用電極のみを形成しており、異方導電性フィルムからなる圧着フィルム300の基板上面への配設を補助する構成は、何も設けてはいなかった。
【0005】
【発明が解決しようとする課題】
しかしながら、上記したように、異方導電性フィルムからなる圧着フィルムを用いて第1半導体チップを基板に熱圧着した場合には、圧着フィルムを基板に重合した際に、圧着フィルムが確実に全ての第1インナーリード上に位置しているかを確認する必要があり、確認作業に手間がかかるという問題があった。
【0006】
また、基板への第1半導体チップの熱圧着を行なった場合には、熱圧着によって圧着フィルムが基板上面に沿って伸延するとともに、伸延した圧着フィルムが半導体チップの配設領域外に設けた第2インナーリードを被覆する場合があり、第2インナーリードを被覆した圧着フィルムによって、同第2インナーリードへの金属線の接続が不可能となるおそれがあった。
【0007】
そこで、圧着フィルムの伸延にともなう第2インナーリードの同圧着フィルムによる被覆を防止すべく、第2インナーリードの配設位置を半導体チップの配設領域からできるだけ離隔させることが望ましいが、第2インナーリードを半導体チップの配設領域から離隔した場合には、基板の小型化の要求を満たすことが困難となるとともに、第2インナーリードと第2半導体チップの外部接続端子とを接続する金属線の長さが長くなることによる電気的な不具合が生じるおそれがあり、第2インナーリードはできるだけ半導体チップ配設領域の近隣に設けなければならず、圧着フィルムによる第2インナーリードの被覆を完全に解消することが困難であった。
【0008】
【課題を解決するための手段】
上記の問題を解決すべく、本発明の半導体装置では、圧着フィルムを介して基板に半導体チップを設けた半導体装置において、基板には、圧着フィルムの外周縁部となるべき部分に、圧着フィルム位置決めのためのマークを形成した。
【0009】
また、以下の点にも特徴を有するものである。すなわち、
(1)マークは、圧着フィルムを囲繞する枠状に形成したこと。
(2)マークによって設定した圧着フィルム配設領域の外方には、圧着フィルムの熱圧着による伸延を防止するストッパーを形成したこと。
(3)ストッパーは、圧着フィルム配設領域を囲繞する枠状に形成したこと。
(4)マーク及びストッパーはレジストにより形成したこと。
(5)圧着フィルム配設領域内に設けた半導体チップの外部接続端子と金属線を介して接続する基板上のインナーリードは、ストッパーの外方に設けたこと。
【0010】
【発明の実施の形態】
本発明の半導体装置は、圧着フィルムを介して基板に半導体チップを設けた半導体装置において、基板の圧着フィルムの外周縁部となるべき部分に、圧着フィルム位置決めのためのマークを形成したものである。
【0011】
すなわち、基板に圧着フィルムを重合配設する場合には、基板に設けたマークに合わせながら圧着フィルムを重合配設することにより、所定位置への配設を容易に行なうことができる。しかも、所定の位置に配設した圧着フィルムの位置ズレ等の検査を行なう場合には、検査装置によって視認しやすいマークを基準として検査を行なうことにより、検査を容易にかつ確実に行なうことができる。
【0012】
また、マークを、圧着フィルムを囲繞する枠状に形成した場合には、マークの認識性を向上させることができるので、圧着フィルムを精度良く所定位置に重合配設することができる。
【0013】
また、マークによって設定した圧着フィルム配設領域の外方に、圧着フィルムの熱圧着による伸延を防止するストッパーを形成した場合には、圧着フィルムによる半導体チップの熱圧着を行なった際に生じる圧着フィルムの過剰な伸延をストッパーで防止でき、圧着フィルムの伸延を所定領域内に規制できる。
【0014】
特に、ストッパーを、圧着フィルム配設領域を囲繞する枠状に形成した場合には、枠状となったストッパーによって伸延する圧着フィルムを小面積の領域に規制できる。
【0015】
また、マーク及びストッパーをレジストにより形成した場合には、マーク及びストッパーを極めて容易に形成することができるとともに、マークもストッパーも基板上面に突出形状に形成することができ、二重のダムを形成したこととなって圧着フィルムの伸延の防止効果を向上させることができる。
【0016】
特に、レジストによってマークを突設することにより、マークによっても圧着フィルムの伸延を防止することができるだけでなく、圧着フィルムによって接合した半導体チップと基板との間に介在する圧着フィルムの厚みを所定の厚みに制御することができ、同圧着フィルムによる応力緩和機能を十分に機能させることができる。
【0017】
しかも、マーク及びストッパーはレジストで形成することにより、マーク及びストッパーの突出寸法調整を容易に行なうことができ、使用する圧着フィルムの種類、及び同圧着フィルムを介して基板に接合する半導体チップの形態に応じたマーク及びストッパーの突出寸法への調整を行なうことができる。
【0018】
また、圧着フィルム配設領域内に設けた半導体チップの外部接続端子と金属線を介して接続する基板上のインナーリードを、ストッパーの外方に設けた場合には、同インナーリードが圧着フィルムによって被覆されるおそれを解消することができるので、インナーリードをストッパーに近接させて設けることができる。
従って、基板の小型化をはかることができ、その結果、半導体装置を小型化することができる。
【0019】
以下において、図面に基づいて本発明の実施形態をさらに詳説する。
【0020】
図1に示すように、基板1は絶縁材料からなる平板であって、本実施形態の場合には、基板1上面における半導体チップ配設領域2の内側には複数の第1インナーリード3を設けており、半導体チップ配設領域2の外側には複数の第2インナーリード4を設けている。第1インナーリード3及び第2インナーリード4にはそれぞれ内部配線(図示せず)を接続し、基板1裏面に設けた実装用外部接続端子(図示せず)と電気的に接続している。
【0021】
さらに、基板1上面には、略矩形状とした半導体チップ配設領域2の外周縁に沿って矩形枠状のマーク5を設けており、半導体チップ配設領域2に圧着フィルムを重合する場合に、同マーク5を圧着フィルムの位置決めに用いるべく構成している。そして、マーク5で囲むことにより設定した領域が圧着フィルム配設領域6となっている。
【0022】
さらに、マーク5の外方には、マーク5と略相似とした略矩形枠状のストッパー7を設けている。特に、ストッパー7は、半導体チップ配設領域2の外方に設けた第2インナーリード4の内側に設け、第1インナーリード3と第2インナーリード4とを、マーク5とストッパー7とからなる二重のリングで仕切っている。
【0023】
特に、第2インナーリード4はストッパー7に近接させて設けており、基板1の外形寸法が大きくなることを抑制して、同基板1を用いた半導体装置を小型化可能としている。
【0024】
マーク5及びストッパー7はレジストによって形成している。すなわち、マーク5及びストッパー7は、同マーク5及び同ストッパー7を形成するためのパターンを形成したマスク(図示せず)を用い、同マスクを基板1上面に重合させてレジストを印刷塗布することにより形成している。
【0025】
本実施の形態においては、マーク5及びストッパー7の基板1上面からの高さ寸法は、10〜30μm程度としている。なお、マーク5とストッパー7とは互いに同一の高さである必要はなく、それぞれ異なる高さとしてもよい。また、マーク5及びストッパー7の幅寸法も互いに同一の幅寸法である必要はなく、それぞれ異なる幅寸法としてもよい。
【0026】
マーク5及びストッパー7をレジストで形成することによって、マーク5及びストッパー7の突出寸法及び幅寸法は容易に調整可能とすることができ、使用する圧着フィルムの種類、及び同圧着フィルムを介して基板1に接合する半導体チップの形態に応じて、マーク5及びストッパー7の突出寸法及び幅寸法を適宜調整してよい。
【0027】
さらには、マーク5は必ずしも枠状である必要はなく、図2に示すように、四隅に設けた「く」の字状のマーク5’によって圧着フィルム配設領域6を設定してもよいし、図3に示すように、四隅に設けた丸状のマーク5”によって圧着フィルム配設領域6を設定してもよい。
【0028】
また、ストッパー7も必ずしも枠状である必要はなく、図2に示すように、後述する熱圧着によって伸延する圧着フィルムの最も伸延する領域、すなわち、略矩形状となった圧着フィルム配設領域6の外周縁において角部を除いた直線部分と略平行に、それぞれ直線状のストッパー7’を設けてもよい。
【0029】
図1〜3においては、説明の便宜上、単体の基板1のみを示しているが、基板1は、一方向に複数の基板1が連続的に連なった短冊状基板を構成するものであってもよいし、上下左右に複数の基板1が連続的に連なったシート状基板を構成するものであってもよい。
【0030】
上記したようにマーク5及びストッパー7を設けた基板1に半導体チップを載設する場合には、図4に示すように、まず、圧着フィルム配設領域6に圧着フィルム8を重合させて貼着し、次いで、図5に示すように、圧着フィルム8の上面に第1半導体チップ9を載設する。
【0031】
本実施の形態においては、圧着フィルム8は異方導電性フィルムであって、基板1の各第1インナーリード3の直上方に、圧着フィルム8を介在させて第1半導体チップ9の外部接続端子(図示せず)を位置させ、圧着フィルム8を加熱しながら第1半導体チップ9を押下することにより、図6に示すように、第1半導体チップ9を基板1に熱圧着し、第1インナーリード3と第1半導体チップ9の外部接続端子とを電気的に接続している。
【0032】
基板1にはマーク5を設けていることにより、圧着フィルム8を基板1の圧着フィルム配設領域6に貼着する場合には、圧着フィルム8の端縁をマーク5に合わせながら貼着することによって正確な位置に圧着フィルム8の貼着を行なうことができ、第1インナーリード3と第1半導体チップ9の外部接続端子との間に圧着フィルム8を確実に位置させて、適正な接続を可能とすることができる。
【0033】
また、圧着フィルム配設領域6への圧着フィルム8の貼着後、圧着フィルム8の貼着位置を確認する検査を行なう場合には、検査装置によって視認しやすいマーク5を基準として検査を行なうことができ、検査を容易にかつ確実に行なうことができる。
【0034】
特に、マーク5を、圧着フィルム8を囲繞する枠状とした場合には、マーク5の視認性を向上させることができ、圧着フィルム配設領域6の所定位置に圧着フィルム8をより精度良く貼着することができる。しかも、圧着フィルム8の貼着位置を確認する検査を行なう場合には、圧着フィルム8の位置ずれの程度を、マーク5を用いることによって精度良く測定することができる。
【0035】
上記したように圧着フィルム8を介して第1半導体チップ9を基板1に熱圧着した場合には、加熱にともなって粘性の低下した圧着フィルム8が第1半導体チップ9によって押下されることにより、同圧着フィルム8は、図6に示すように、基板1上面に沿って伸延する。
【0036】
このとき、伸延する圧着フィルム8は、マーク5の外方に突設したストッパー7によって受け止められることにより、圧着フィルム8がさらに外方にまで伸延することを防止できる。従って、伸延した圧着フィルム8が、ストッパー7の外方に位置させた第2インナーリード4を被覆することを防止でき、後述する第2インナーリード4への金属線13の接続において、接続不良が生じることを防止できる。
【0037】
特に、ストッパー7を、圧着フィルム配設領域6を囲繞する枠状に形成した場合には、ストッパー7によって形成される領域内に圧着フィルム8の伸延を規制することができるとともに、同領域を比較的小面積とすることができる。従って、ストッパー7の外方に位置させた第2インナーリード4を、より半導体チップ配設領域2に近接させることができ、後述するように第2インナーリード4に接続する金属線13の長さを短くすることができるので、電気的な不良の生起を抑制できる。
【0038】
また、マーク5も突設していることにより、マーク5によっても圧着フィルム8の伸延の防止することができるとともに、圧着フィルム8によって接合した第1半導体チップ9と基板1との間に介在する圧着フィルム8を所定の厚みに制御することができる。従って、第1半導体チップ9と基板1との間に所定の厚みの圧着フィルム8を介在させることができ、第1半導体チップ9の発熱にともなう第1半導体チップ9及び基板1の熱膨張に起因して第1半導体チップ9に作用する応力を、圧着フィルム8によって緩和することができ、第1半導体チップ9におけるクラックの生起を防止できる。
【0039】
上記したように、圧着フィルム8を介して第1半導体チップ9を基板1に熱圧着した後、第1半導体チップ9上面には適宜の接着剤を塗布して接着層10を形成し、図7に示すように、同接着層10を介して第1半導体チップ9上面に第2半導体チップ11を載設する。
【0040】
その後、第2半導体チップ11上面に設けた外部接続端子12と、ストッパー7の外方に位置させた第2インナーリード4とを金線などの金属線13を用いて電気的に接続するワイヤーボンディングを行なっている。
【0041】
ワイヤーボンディングの後、図示していないが、基板1上面の第1半導体チップ9及び第2半導体チップ11を適宜のモールド樹脂で気密封止することにより半導体装置を形成している。
【0042】
【発明の効果】
請求項1記載の発明によれば、基板における圧着フィルムの外周縁部となるべき部分に、圧着フィルム位置決めのためのマークを形成したことによって、同マークに基づいて、極めて容易に圧着フィルを所定位置に重合配設することができる。しかも、所定の位置に配設した圧着フィルムの位置ズレ等の検査を行なう場合には、検査装置によって視認しやすいマークを基準として検査を行なうことにより、検査を容易にかつ確実に行なうことができる。
【0043】
請求項2記載の発明によれば、基板に形成したマークは、圧着フィルムを囲繞する枠状に形成したことによって、マークの認識性を向上させることができ、圧着フィルムを精度良く所定位置に重合配設することができる。
【0044】
請求項3記載の発明によれば、マークによって設定した圧着フィルム配設領域の外方には、圧着フィルムの熱圧着による伸延を防止するストッパーを形成したことによって、熱圧着にともなって基板上面に沿って伸延する圧着フィルムのさらなる伸延をストッパーで防止でき、圧着フィルムの伸延を所定領域内に規制できる。
【0045】
請求項4記載の発明によれば、ストッパーは、圧着フィルム配設領域を囲繞する枠状に形成したことによって、同ストッパーによって伸延する圧着フィルムを小面積の領域に規制できる。
【0046】
請求項5記載の発明によれば、マーク及びストッパーはレジストにより形成したことによって、マーク及びストッパーを極めて容易に形成することができる。
特に、マークもストッパーも基板上面に突出形状に形成することができるので、二重のダムを形成したこととなり、圧着フィルムの伸延の防止効果を向上させることができる。
【0047】
しかも、レジストによってマークを突設することにより、マークによっても圧着フィルムの伸延の防止することができるとともに、圧着フィルムによって接合した半導体チップと基板との間に介在する圧着フィルムを所定の厚みに制御することができ、同圧着フィルムによる応力緩和機能を十分に機能させることができる。
【0048】
そのうえ、マーク及びストッパーをレジストで形成することにより、マーク及びストッパーの突出寸法の調整を容易に行なうことができ、使用する圧着フィルムの種類、及び同圧着フィルムを介して基板に接合する半導体チップの形態に応じたマーク及びストッパーの突出寸法の調整を可能とすることができる。
【0049】
請求項6記載の発明によれば、圧着フィルム配設領域内に載設した半導体チップの外部接続端子と金属線を介して接続する基板上のインナーリードは、ストッパーの外方に設けたことによって、同インナーリードが圧着フィルムによって被覆されるおそれを解消することができるので、インナーリードをストッパーに近接させて設けることにより基板の小型化をはかることができ、半導体装置を小型化することができる。
【0050】
しかも、インナーリードを半導体チップの外部接続端子に近接させることができるので、インナーリードと半導体チップの外部接続端子とを接続する金属線の長さを短くすることができ、電気的な不良の生起を抑制できる。
【図面の簡単な説明】
【図1】本発明にかかる半導体装置に用いる基板の一部切欠斜視図である。
【図2】他の実施形態を説明する説明図である。
【図3】他の実施形態を説明する説明図である。
【図4】本発明にかかる半導体装置の製造工程を説明する説明図である。
【図5】本発明にかかる半導体装置の製造工程を説明する説明図である。
【図6】本発明にかかる半導体装置の製造工程を説明する説明図である。
【図7】本発明にかかる半導体装置の製造工程を説明する説明図である。
【図8】従来の半導体装置を説明する一部切欠斜視図である。
【符号の説明】
1   基板
2   半導体チップ配設領域
3   第1インナーリード
4   第2インナーリード
5,5’,5” マーク
6   圧着フィルム配設領域
7,7’  ストッパー
8   圧着フィルム
9   第1半導体チップ
10   接着層
11   第2半導体チップ
12   外部接続端子
13   金属線
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device in which a semiconductor chip is provided on a substrate via a pressure bonding film.
[0002]
[Prior art]
Conventionally, in a semiconductor device in which a semiconductor chip is mounted on a substrate and the semiconductor chip is hermetically sealed, another semiconductor chip is superimposed on the upper surface of the semiconductor chip mounted on the substrate to form a laminated structure, thereby improving performance. Alternatively, a multifunctional semiconductor device is known.
[0003]
As such a semiconductor device, as shown in FIG. 8, a first inner lead (not shown) is provided on a substrate 100 in a region where a semiconductor chip is provided, and a second inner lead is provided outside a region where the semiconductor chip is provided. A lead 200 is provided, a pressure bonding film 300 made of an anisotropic conductive film is superimposed on a region where the semiconductor chip is provided on the substrate 100, and the first semiconductor chip 400 is thermocompression-bonded to the substrate 100 via the pressure bonding film 300. After each first inner lead of the substrate 100 is electrically connected to each external connection terminal of the first semiconductor chip 400, the second semiconductor chip 500 is superimposed on the upper surface of the first semiconductor chip 400 using an appropriate connection means. The external connection terminals 600 of the second semiconductor chip 500 and the second inner leads 200 are electrically connected by a metal wire 700 such as a gold wire. A semiconductor device is known which is formed by sealed hermetic the first semiconductor chip 400 and the second semiconductor chip 500 by a suitable sealing material.
[0004]
Only connection electrodes serving as first and second inner leads 200 are formed on the upper surface of the substrate 100 of such a semiconductor device, and the pressure-sensitive adhesive film 300 made of an anisotropic conductive film is disposed on the upper surface of the substrate. No configuration was provided for assisting the user.
[0005]
[Problems to be solved by the invention]
However, as described above, when the first semiconductor chip is thermocompression-bonded to the substrate using the pressure-bonding film made of an anisotropic conductive film, when the pressure-bonding film is superimposed on the substrate, the pressure-bonding film surely becomes It is necessary to check whether or not it is located on the first inner lead, and there has been a problem that the checking operation is troublesome.
[0006]
When the first semiconductor chip is thermocompressed to the substrate, the thermocompression bonding extends the crimping film along the upper surface of the substrate, and the extended crimping film is provided outside the area where the semiconductor chip is provided. There was a case where the second inner lead was covered, and there was a possibility that connection of the metal wire to the second inner lead could not be performed by the pressure-bonded film covering the second inner lead.
[0007]
Therefore, in order to prevent the second inner lead from being covered with the crimping film due to the extension of the crimping film, it is desirable to dispose the position of the second inner lead as far as possible from the area where the semiconductor chip is disposed. When the lead is separated from the area where the semiconductor chip is provided, it becomes difficult to satisfy the demand for the miniaturization of the substrate, and the metal wire for connecting the second inner lead and the external connection terminal of the second semiconductor chip becomes difficult. There is a possibility that an electrical problem may occur due to the lengthening, and the second inner lead must be provided as close to the semiconductor chip mounting area as possible, and the covering of the second inner lead with the pressure-sensitive adhesive film is completely eliminated. It was difficult to do.
[0008]
[Means for Solving the Problems]
In order to solve the above problems, in the semiconductor device of the present invention, in a semiconductor device having a semiconductor chip provided on a substrate via a pressure bonding film, the substrate has a positioning position of the pressure bonding film at a portion to be an outer peripheral portion of the pressure bonding film. Formed a mark for
[0009]
In addition, the present invention has the following features. That is,
(1) The mark is formed in a frame shape surrounding the pressure-sensitive adhesive film.
(2) A stopper for preventing elongation by thermocompression bonding of the pressure-sensitive adhesive film is formed outside the pressure-sensitive adhesive film setting area set by the mark.
(3) The stopper is formed in a frame shape surrounding the area where the pressure-sensitive film is provided.
(4) The mark and the stopper are formed by resist.
(5) The inner lead on the substrate connected to the external connection terminal of the semiconductor chip provided in the area where the pressure-sensitive film is provided via a metal wire is provided outside the stopper.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
The semiconductor device of the present invention is a semiconductor device in which a semiconductor chip is provided on a substrate via a pressure-bonding film, wherein a mark for positioning the pressure-bonding film is formed on a portion of the substrate to be an outer peripheral portion of the pressure-bonding film. .
[0011]
That is, when a pressure-bonded film is superposed on a substrate, the pressure-sensitive film can be easily disposed at a predetermined position by superposing the pressure-bonded film while matching the mark provided on the substrate. In addition, in the case of inspecting the pressure-sensitive adhesive film disposed at a predetermined position for misalignment or the like, the inspection can be easily and reliably performed by performing the inspection based on the mark that is easily recognized by the inspection device. .
[0012]
Further, when the mark is formed in a frame shape surrounding the pressure-sensitive adhesive film, the recognizability of the mark can be improved, so that the pressure-sensitive adhesive film can be precisely arranged at a predetermined position.
[0013]
In addition, when a stopper is formed outside the area where the pressure-sensitive film is set by the mark to prevent elongation due to the heat-pressure bonding of the pressure-sensitive film, the pressure-sensitive adhesive film generated when the semiconductor chip is heat-pressed by the pressure-sensitive film. Can be prevented by a stopper, and the extension of the pressure-bonded film can be restricted within a predetermined area.
[0014]
In particular, when the stopper is formed in a frame shape surrounding the area where the pressure-sensitive adhesive film is provided, the stretched pressure-sensitive adhesive film can be restricted to a small area by the frame-shaped stopper.
[0015]
When the mark and the stopper are formed by the resist, the mark and the stopper can be formed very easily, and the mark and the stopper can be formed in a protruding shape on the upper surface of the substrate, thereby forming a double dam. As a result, the effect of preventing the extension of the pressure-bonded film can be improved.
[0016]
In particular, by protruding the mark with the resist, not only can the extension of the pressure-bonded film be prevented by the mark, but also the thickness of the pressure-bonded film interposed between the semiconductor chip and the substrate joined by the pressure-bonded film has a predetermined thickness. The thickness can be controlled, and the stress relaxation function of the pressure-bonded film can be sufficiently performed.
[0017]
In addition, since the marks and the stoppers are formed of resist, the protrusion dimensions of the marks and the stoppers can be easily adjusted, and the type of the crimping film to be used and the form of the semiconductor chip bonded to the substrate via the crimping film. Adjustment to the protrusion dimensions of the mark and the stopper in accordance with the conditions can be performed.
[0018]
When the inner lead on the board connected via a metal wire to the external connection terminal of the semiconductor chip provided in the crimping film disposition area is provided outside the stopper, the inner lead is formed by the crimping film. Since the possibility of coating can be eliminated, the inner lead can be provided close to the stopper.
Therefore, the size of the substrate can be reduced, and as a result, the size of the semiconductor device can be reduced.
[0019]
Hereinafter, embodiments of the present invention will be described in more detail with reference to the drawings.
[0020]
As shown in FIG. 1, the substrate 1 is a flat plate made of an insulating material. In the case of this embodiment, a plurality of first inner leads 3 are provided inside the semiconductor chip disposition area 2 on the upper surface of the substrate 1. A plurality of second inner leads 4 are provided outside the semiconductor chip mounting area 2. Internal wirings (not shown) are connected to the first inner leads 3 and the second inner leads 4, respectively, and are electrically connected to mounting external connection terminals (not shown) provided on the back surface of the substrate 1.
[0021]
Furthermore, a rectangular frame-shaped mark 5 is provided on the upper surface of the substrate 1 along the outer peripheral edge of the semiconductor chip mounting area 2 having a substantially rectangular shape. The mark 5 is configured to be used for positioning the pressure-sensitive adhesive film. The area set by surrounding the area with the mark 5 is the area 6 where the pressure-sensitive adhesive film is provided.
[0022]
Further, a stopper 7 having a substantially rectangular frame shape substantially similar to the mark 5 is provided outside the mark 5. In particular, the stopper 7 is provided inside the second inner lead 4 provided outside the semiconductor chip disposition area 2, and the first inner lead 3 and the second inner lead 4 are composed of the mark 5 and the stopper 7. Partitioned by double rings.
[0023]
In particular, the second inner leads 4 are provided close to the stoppers 7 so that the outer dimensions of the substrate 1 are suppressed from increasing, and the semiconductor device using the substrate 1 can be reduced in size.
[0024]
The mark 5 and the stopper 7 are formed of a resist. That is, the mark 5 and the stopper 7 are formed by using a mask (not shown) on which a pattern for forming the mark 5 and the stopper 7 is formed, and printing and applying a resist by overlapping the mask on the upper surface of the substrate 1. It is formed by.
[0025]
In the present embodiment, the height of the mark 5 and the stopper 7 from the upper surface of the substrate 1 is about 10 to 30 μm. The mark 5 and the stopper 7 need not be at the same height, but may be at different heights. Also, the width dimensions of the mark 5 and the stopper 7 do not need to be the same as each other, but may be different from each other.
[0026]
By forming the mark 5 and the stopper 7 with a resist, the protrusion dimension and the width dimension of the mark 5 and the stopper 7 can be easily adjusted, and the type of the pressure-sensitive film to be used and the substrate via the same pressure-sensitive film The protrusion size and width size of the mark 5 and the stopper 7 may be appropriately adjusted according to the form of the semiconductor chip to be bonded to the semiconductor chip 1.
[0027]
Further, the mark 5 does not necessarily have to be frame-shaped, and as shown in FIG. 2, the pressure-bonding film disposition area 6 may be set by “C” -shaped marks 5 ′ provided at four corners. As shown in FIG. 3, the pressure-bonding film disposition area 6 may be set by round marks 5 ″ provided at four corners.
[0028]
Also, the stopper 7 does not necessarily have to be frame-shaped, as shown in FIG. 2, as shown in FIG. A linear stopper 7 ′ may be provided on the outer peripheral edge substantially parallel to a straight line portion excluding a corner.
[0029]
1 to 3 show only a single substrate 1 for convenience of description, the substrate 1 may be a strip-shaped substrate in which a plurality of substrates 1 are continuously connected in one direction. Alternatively, a sheet-like substrate in which a plurality of substrates 1 are continuously arranged vertically and horizontally may be used.
[0030]
When the semiconductor chip is mounted on the substrate 1 provided with the marks 5 and the stoppers 7 as described above, first, as shown in FIG. Then, as shown in FIG. 5, the first semiconductor chip 9 is mounted on the upper surface of the pressure-bonding film 8.
[0031]
In the present embodiment, the pressure bonding film 8 is an anisotropic conductive film, and the external connection terminal of the first semiconductor chip 9 is disposed directly above each of the first inner leads 3 of the substrate 1 with the pressure bonding film 8 interposed therebetween. (Not shown), and pressing the first semiconductor chip 9 while heating the pressure-bonding film 8, the first semiconductor chip 9 is thermo-compressed to the substrate 1 as shown in FIG. The leads 3 and the external connection terminals of the first semiconductor chip 9 are electrically connected.
[0032]
Since the substrate 1 is provided with the mark 5, when the pressure-bonding film 8 is bonded to the pressure-bonding film disposition area 6 of the substrate 1, the bonding is performed while aligning the edge of the pressure-bonding film 8 with the mark 5. With this, the pressure-sensitive adhesive film 8 can be stuck to an accurate position, and the pressure-sensitive adhesive film 8 can be reliably positioned between the first inner lead 3 and the external connection terminal of the first semiconductor chip 9 so that an appropriate connection can be made. Can be possible.
[0033]
In addition, in the case where an inspection for confirming the position where the pressure-sensitive film 8 is adhered is performed after the pressure-sensitive adhesive film 8 is adhered to the pressure-sensitive film disposition area 6, the inspection should be performed based on the mark 5 which is easily recognized by the inspection device. And the inspection can be performed easily and reliably.
[0034]
In particular, when the mark 5 is formed in a frame shape surrounding the pressure-sensitive adhesive film 8, the visibility of the mark 5 can be improved, and the pressure-sensitive adhesive film 8 can be more accurately attached to a predetermined position of the pressure-sensitive adhesive film disposition area 6. You can wear it. Moreover, in the case of performing an inspection for confirming the bonding position of the pressure-sensitive adhesive film 8, the degree of displacement of the pressure-sensitive adhesive film 8 can be accurately measured by using the mark 5.
[0035]
When the first semiconductor chip 9 is thermocompression-bonded to the substrate 1 via the pressure-bonding film 8 as described above, the pressure-bonding film 8 having reduced viscosity due to heating is pressed down by the first semiconductor chip 9, The compression film 8 extends along the upper surface of the substrate 1 as shown in FIG.
[0036]
At this time, the stretched pressure-bonding film 8 is received by the stopper 7 protruding outside the mark 5, thereby preventing the pressure-bonding film 8 from further extending outward. Accordingly, it is possible to prevent the extended pressure-bonding film 8 from covering the second inner lead 4 located outside the stopper 7, and connection failure of the metal wire 13 to the second inner lead 4, which will be described later, occurs. Can be prevented.
[0037]
In particular, when the stopper 7 is formed in a frame shape surrounding the pressure-bonding film disposition region 6, the extension of the pressure-bonding film 8 can be restricted in the region formed by the stopper 7, and the region can be compared. It can be a very small area. Therefore, the second inner lead 4 located outside the stopper 7 can be brought closer to the semiconductor chip mounting area 2, and the length of the metal wire 13 connected to the second inner lead 4 will be described later. Can be shortened, so that occurrence of electrical failure can be suppressed.
[0038]
Further, since the marks 5 are also provided so as to protrude, the extension of the pressure-bonding film 8 can be prevented by the marks 5, and the mark 5 is interposed between the first semiconductor chip 9 joined by the pressure-bonding film 8 and the substrate 1. The pressure-bonding film 8 can be controlled to a predetermined thickness. Therefore, the pressure-bonding film 8 having a predetermined thickness can be interposed between the first semiconductor chip 9 and the substrate 1, which is caused by the thermal expansion of the first semiconductor chip 9 and the substrate 1 due to the heat generated by the first semiconductor chip 9. As a result, the stress acting on the first semiconductor chip 9 can be reduced by the pressure bonding film 8, and the occurrence of cracks in the first semiconductor chip 9 can be prevented.
[0039]
As described above, after the first semiconductor chip 9 is thermocompression-bonded to the substrate 1 via the compression film 8, an appropriate adhesive is applied to the upper surface of the first semiconductor chip 9 to form an adhesive layer 10. As shown in (2), the second semiconductor chip 11 is mounted on the upper surface of the first semiconductor chip 9 via the adhesive layer 10.
[0040]
Thereafter, wire bonding for electrically connecting the external connection terminals 12 provided on the upper surface of the second semiconductor chip 11 and the second inner leads 4 located outside the stopper 7 using a metal wire 13 such as a gold wire. Are doing.
[0041]
After the wire bonding, although not shown, the first semiconductor chip 9 and the second semiconductor chip 11 on the upper surface of the substrate 1 are hermetically sealed with an appropriate mold resin to form a semiconductor device.
[0042]
【The invention's effect】
According to the first aspect of the present invention, a mark for positioning the pressure-sensitive adhesive film is formed on a portion of the substrate that is to be the outer peripheral edge of the pressure-sensitive adhesive film, so that the pressure-sensitive adhesive fill can be determined very easily based on the mark. It can be superposed on the position. In addition, in the case of inspecting the pressure-sensitive adhesive film disposed at a predetermined position for misalignment or the like, the inspection can be easily and reliably performed by performing the inspection based on the mark that is easily recognized by the inspection device. .
[0043]
According to the second aspect of the present invention, the mark formed on the substrate is formed in a frame shape surrounding the pressure-sensitive adhesive film, so that the recognizability of the mark can be improved. Can be arranged.
[0044]
According to the third aspect of the present invention, a stopper for preventing extension of the pressure-sensitive film by thermocompression is formed outside the area where the pressure-sensitive film is provided, which is set by the mark. The stopper can prevent further extension of the pressure-bonded film extending along, and can restrict the extension of the pressure-bonded film within a predetermined area.
[0045]
According to the fourth aspect of the present invention, since the stopper is formed in a frame shape surrounding the area where the pressure-sensitive adhesive film is provided, the pressure-sensitive adhesive film extending by the stopper can be restricted to a small area.
[0046]
According to the fifth aspect of the present invention, since the mark and the stopper are formed of the resist, the mark and the stopper can be formed very easily.
In particular, since both the mark and the stopper can be formed in a projecting shape on the upper surface of the substrate, a double dam is formed, and the effect of preventing the crimp film from being extended can be improved.
[0047]
In addition, by protruding the mark with the resist, the extension of the pressure-bonding film can be prevented by the mark, and the pressure-bonding film interposed between the semiconductor chip and the substrate joined by the pressure-bonding film is controlled to a predetermined thickness. Therefore, the stress relaxation function of the pressure-bonding film can be sufficiently functioned.
[0048]
In addition, by forming the mark and the stopper with the resist, it is possible to easily adjust the protrusion dimensions of the mark and the stopper, and to use the type of the pressure-bonding film and the semiconductor chip to be bonded to the substrate via the pressure-bonding film. It is possible to adjust the protrusion dimensions of the mark and the stopper according to the form.
[0049]
According to the invention as set forth in claim 6, the inner lead on the substrate connected via a metal wire to the external connection terminal of the semiconductor chip mounted in the pressure-bonding film disposition area is provided outside the stopper. Since the possibility that the inner lead is covered with the pressure-bonding film can be eliminated, the substrate can be miniaturized by providing the inner lead close to the stopper, and the semiconductor device can be miniaturized. .
[0050]
In addition, since the inner leads can be brought close to the external connection terminals of the semiconductor chip, the length of the metal wire connecting the inner leads and the external connection terminals of the semiconductor chip can be shortened, resulting in the occurrence of electrical failure. Can be suppressed.
[Brief description of the drawings]
FIG. 1 is a partially cutaway perspective view of a substrate used in a semiconductor device according to the present invention.
FIG. 2 is an explanatory diagram illustrating another embodiment.
FIG. 3 is an explanatory diagram illustrating another embodiment.
FIG. 4 is an explanatory diagram illustrating a manufacturing process of the semiconductor device according to the present invention.
FIG. 5 is an explanatory diagram illustrating a manufacturing process of the semiconductor device according to the present invention.
FIG. 6 is an explanatory diagram illustrating a manufacturing process of the semiconductor device according to the present invention.
FIG. 7 is an explanatory diagram illustrating a manufacturing process of the semiconductor device according to the present invention.
FIG. 8 is a partially cutaway perspective view illustrating a conventional semiconductor device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Substrate 2 Semiconductor chip mounting area 3 First inner lead 4 Second inner lead 5, 5 ', 5 "mark 6 Crimp film mounting area 7, 7' Stopper 8 Crimp film 9 First semiconductor chip 10 Adhesive layer 11 2 semiconductor chip 12 external connection terminal 13 metal wire

Claims (6)

圧着フィルムを介して基板に半導体チップを設けた半導体装置において、
基板には、圧着フィルムの外周縁部となるべき部分に、圧着フィルム位置決めのためのマークを形成したことを特徴とする半導体装置。
In a semiconductor device in which a semiconductor chip is provided on a substrate via a pressure bonding film,
A semiconductor device characterized in that a mark for positioning a pressure-bonding film is formed on a portion of the substrate that is to be an outer peripheral portion of the pressure-bonding film.
マークは、圧着フィルムを囲繞する枠状に形成したことを特徴とする請求項1記載の半導体装置。2. The semiconductor device according to claim 1, wherein the mark is formed in a frame shape surrounding the pressure bonding film. マークによって設定した圧着フィルム配設領域の外方には、圧着フィルムの熱圧着による伸延を防止するストッパーを形成したことを特徴とする請求項1または請求項2に記載の半導体装置。3. The semiconductor device according to claim 1, wherein a stopper is formed outside the area where the pressure-sensitive adhesive film is set by the mark to prevent the pressure-sensitive adhesive film from being elongated by thermocompression. ストッパーは、圧着フィルム配設領域を囲繞する枠状に形成したことを特徴とする請求項3記載の半導体装置。4. The semiconductor device according to claim 3, wherein the stopper is formed in a frame shape surrounding the area where the pressure bonding film is provided. マーク及びストッパーはレジストにより形成したことを特徴とする請求項3または請求項4に記載の半導体装置。5. The semiconductor device according to claim 3, wherein the mark and the stopper are formed of a resist. 圧着フィルム配設領域内に設けた半導体チップの外部接続端子と金属線を介して接続する基板上のインナーリードは、ストッパーの外方に設けたことを特徴とする請求項3〜5のいずれか1項に記載の半導体装置。6. An inner lead on a substrate connected via a metal wire to an external connection terminal of a semiconductor chip provided in a region where a pressure-sensitive adhesive film is provided, wherein the inner lead is provided outside the stopper. 2. The semiconductor device according to claim 1.
JP2002220424A 2002-07-29 2002-07-29 Semiconductor device Pending JP2004063805A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002220424A JP2004063805A (en) 2002-07-29 2002-07-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002220424A JP2004063805A (en) 2002-07-29 2002-07-29 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2004063805A true JP2004063805A (en) 2004-02-26

Family

ID=31941041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002220424A Pending JP2004063805A (en) 2002-07-29 2002-07-29 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2004063805A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066551A (en) * 2004-08-25 2006-03-09 Renesas Technology Corp Method for manufacturing semiconductor device
JP2006210478A (en) * 2005-01-26 2006-08-10 Renesas Technology Corp Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066551A (en) * 2004-08-25 2006-03-09 Renesas Technology Corp Method for manufacturing semiconductor device
JP4565931B2 (en) * 2004-08-25 2010-10-20 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP2006210478A (en) * 2005-01-26 2006-08-10 Renesas Technology Corp Semiconductor device

Similar Documents

Publication Publication Date Title
TW557522B (en) Semiconductor device
US6433414B2 (en) Method of manufacturing flexible wiring board
TW454282B (en) Probe card and method of testing wafer having a plurality of semiconductor devices
TWI292682B (en) Semiconductor apparatus, manufacturing method thereof, semiconductor module apparatus using semiconductor apparatus, and wire substrate for semiconductor apparatus
JP4946872B2 (en) Memory card manufacturing method
JP3502014B2 (en) Semiconductor device and liquid crystal module
JP2005311321A (en) Semiconductor device and its manufacturing method, and liquid crystal module/semiconductor module provided with the semiconductor device
US20100165587A1 (en) Memory card and method for manufacturing the same
JPH0974115A (en) Tape carrier package
JP2000332055A (en) Flip-chip mounting structure and mounting method
JP5125314B2 (en) Electronic equipment
JP3833669B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2004063805A (en) Semiconductor device
TW322614B (en)
US20050003153A1 (en) Flexible substrate and a connection method thereof that can achieve reliable connection
JP3827978B2 (en) Manufacturing method of semiconductor device
JPH10261851A (en) Flexible substrate
US7119423B2 (en) Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument
JP3032111B2 (en) Display device mounting structure
JPH06140554A (en) Outgoing lead of electronic component and joining method therefor
JP4562950B2 (en) Semiconductor device and manufacturing method thereof
JP3792227B2 (en) Semiconductor device and manufacturing method thereof
JP2551243B2 (en) Semiconductor device
JP2001077154A (en) Mounting method and mounting structure of semiconductor chip, and chip-integrated liquid crystal display module
JP3915325B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040817