JP2004063649A - Substrate treatment apparatus - Google Patents

Substrate treatment apparatus Download PDF

Info

Publication number
JP2004063649A
JP2004063649A JP2002218060A JP2002218060A JP2004063649A JP 2004063649 A JP2004063649 A JP 2004063649A JP 2002218060 A JP2002218060 A JP 2002218060A JP 2002218060 A JP2002218060 A JP 2002218060A JP 2004063649 A JP2004063649 A JP 2004063649A
Authority
JP
Japan
Prior art keywords
spacer
wafer
wafer support
substrate
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002218060A
Other languages
Japanese (ja)
Other versions
JP3911210B2 (en
Inventor
Hajime Karasawa
柄澤 元
Hiromasa Takazawa
高澤 裕真
Arihito Ogawa
小川 有人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2002218060A priority Critical patent/JP3911210B2/en
Publication of JP2004063649A publication Critical patent/JP2004063649A/en
Application granted granted Critical
Publication of JP3911210B2 publication Critical patent/JP3911210B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate treatment apparatus by which productivity is improved and costs are reduced by equalizing the etching speed distribution in the case of cleaning. <P>SOLUTION: A seating 4, a wafer support plate 2, a heat leveling plate 3 and a wafer support plate 2 are provided in this order from a lower side. A spacer 6 is provided in respective spaces between these members. A support 5 is fitted to the seating 4 and extends a hole 21 at the wafer support plate 2, a hole 31 at the heat leveling plate 3, and a hole 61 at the spacer 6. The spacer 6 is provided with a notch 62. Since etching gas or an etching liquid is easily infiltrated to the space between the spacer 6 and the support 5 via the notch 62 of the spacer 6, this part is prevented from remaining un-etched, thereby equalizing the etching speed distribution. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、基板処理装置に関し、特に、半導体製造プロセスにおいて、半導体ウェハ基板表面に金属膜、金属シリサイド膜、酸化膜、窒化膜、あるいは不純物などをドープしたシリコン膜などの薄膜を形成する熱CVD装置、プラズマCVD装置、半導体ウェハ基板上に単結晶層を成長させるエピタキシャル成長装置、薄膜を所定のパターンにエッチングするドライエッチング装置等の半導体ウェハ処理装置に関わり、その中でも特に、処理装置の反応管壁面およびウェハ基板保持部に反応副生成物の付着堆積が生じ得る場合に好適な半導体ウェハ処理装置に関する。
【0002】
【従来の技術】
半導体素子の製造において、ウェハに回路作成を行う処理装置として、CVD装置やエッチング装置等の種々の真空処理装置が用いられている。これら装置によるウェハの処理過程において、処理室内に発生する反応副生成物等による微小塵埃がウェハ表面に付着する。これが、半導体素子の製造過程の歩留まりや装置稼働率低下の主原因となっている。そこで、このウェハ表面に付着する塵埃を低減するために、成膜により処理室の壁面に堆積する反応副生成物を適宜、クリーニング(除去)することが行われる。
【0003】
このような成膜およびクリーニングに関する公知技術としては、例えば、特開平7−94419号公報記載のものがある。この公知技術においては、2枚の平行平板ヒータにより形成される加熱空間内に偏平な石英製などの反応管を設け、その反応管内部に配置されウェハ領域にほぼ相当する部分が切り欠かれたウェハ支持板上に半導体ウェハを載置し、加熱しつつ処理室内にガスを供給しながら排気することにより、ウェハ表面に薄膜形成(またはエピタキシャル成長)を行わせる。そしてこの成膜処理が繰り返されて反応管壁面に反応副生成物が堆積し、その量が限界値(厚さ)を越え堆積物が剥がれ落ちてくるようになった場合には、適宜ガス反応クリーニングを実施し、エッチングによって堆積物を除去する。
【0004】
上記公知例の半導体処理装置に使用されるウェハ支持体としては、例えば、図1に示すようなウェハ支持体200が挙げられる。このウェハ支持体200は、半導体処理装置の処理室内に設置され、台座4(図2参照)、ウェハ支持板2(図3参照)、必要ならば均熱板3(図4参照)およびウェハ支持板間スペーサ6(図5参照)で構成される。図2に示すように台座4には少なくとも3本以上の支柱5が設けられ、図3に示すようにウェハ支持板2には台座支柱5に合わせた穴21が空けられている。スペーサ6の内径は支柱5の外径およびウェハ支持板2の穴21の径より大きく、スペーサ6を介してウェハ支持板2の高さを決める。またウェハ支持板2あるいは均熱板3等が2枚以上ある場合はそれぞれの高さと間隔をスペーサ6によって決めることができる。またウェハ支持板2または均熱板3とスペーサ6との接点は平面平坦で接触させるのが一般的であった。
【0005】
【発明が解決しようとする課題】
上述のウェハ支持体200を使用した従来の半導体ウェハ処理装置において成膜処理を繰り返し行うと、反応管内壁およびウェハ支持体200に反応副生成物が堆積する。さらに図7に示すように、スペーサ6の部分に着目すると、台座支柱5とスペーサ内壁64に挟まれた極狭い空間にも反応副生成物63が堆積する。これら反応副生成物63を例えば反応ガスにてクリーニングする際、台座支柱5とスペーサ内壁64に挟まれた空間にはエッチングガスが回り込みずらくエッチングレートはその他大部分と比較して極端に遅い。従ってエッチング残りが発生しやすく、再びウェハ成膜処理を再開した場合に前述のエッチング残り部分がParticle発生源になってしまう。またエッチング残りなく完全に堆積物を除去するには長いエッチング時間を要し、装置の稼働率が低下すると共に他部分のオーバーエッチングが発生し、ウェハ支持体200の材料である石英へのダメージが発生するのでパーティクルの発生や石英部分交換周期が短くなり運用コストが高くなる。
【0006】
上記課題はウェットクリーニングを行った場合も同様で、支柱5とスペーサ内壁64に挟まれた部分はエッチング残りが発生する。対策方法としてはウェハ支持体200を構成する石英部材を分解してウェットクリーニングする方法があるが、反応副生成物63が堆積した状態では石英部材間で癒着していることが多く無理に分解しようとすると石英を破損してしまい非効率的である。
【0007】
本発明の主な目的は、クリーニングの際のエッチング速度分布の均一化を図ることにより、生産性向上と低コスト化が実現できる基板処理装置を提供することにある。
【0008】
【課題を解決するための手段】
本発明によれば、基板を処理する処理室と、前記処理室内で基板を支持する基板支持体とを備える基板処理装置であって、前記基板支持体は複数の構成部材からなり、前記複数構成部材の少なくとも一つの部材に、前記複数部材間の空間の少なくとも一部へのクリーニング媒体の回り込みを補助するガイドを設けたことを特徴とする基板処理装置が提供される。
【0009】
基板支持体の複数の構成部材は、好ましくは、基板を支持する複数枚の基板支持板と、複数枚の基板支持板間に設けられ基板支持板同士を離間させるスペーサとを備え、クリーニング媒体の回り込みを補助するガイドは、基板支持板とスペーサの接触部において、基板支持板およびスペーサの少なくとも一方に設けられる。
【0010】
また、基板支持体の複数の構成部材は、好ましくは、台座と、基板を支持する基板支持板と、台座と基板支持板間に設けられ台座と基板支持板とを離間させるスペーサとを備える。この場合に、好ましくは、クリーニング媒体の回り込みを補助するガイドは、基板支持板とスペーサの接触部において、基板支持板およびスペーサの少なくとも一方に設けられる。また、クリーニング媒体の回り込みを補助するガイドは、台座とスペーサの接触部において、台座およびスペーサの少なくとも一方に設けられることも好ましい。より好ましくは、クリーニング媒体の回り込みを補助するガイドは、基板支持板とスペーサの接触部において、基板支持板およびスペーサの少なくとも一方に設け、また、台座とスペーサの接触部において、台座およびスペーサの少なくとも一方にも設ける。
【0011】
また、基板支持体の複数の構成部材は、好ましくは、基板を支持する基板支持板と、均熱板と、均熱板と基板支持板間に設けられ均熱板と基板支持板とを離間させるスペーサとを備える。この場合に、好ましくは、クリーニング媒体の回り込みを補助するガイドは、基板支持板とスペーサの接触部において、基板支持板およびスペーサの少なくとも一方に設けられる。また、クリーニング媒体の回り込みを補助するガイドは、均熱板とスペーサの接触部において、均熱板およびスペーサの少なくとも一方に設けられることも好ましい。より好ましくは、クリーニング媒体の回り込みを補助するガイドは、基板支持板とスペーサの接触部において、基板支持板およびスペーサの少なくとも一方に設け、また、均熱板とスペーサの接触部において、均熱板およびスペーサの少なくとも一方にも設ける。
【0012】
また、好ましくは、基板支持体の複数の構成部材は、支柱をさらに備える。支柱は3本以上設けることが好ましい。また、好ましくは、スペーサ、基板支持板および(基板支持体の複数の構成部材に含まれる場合には)均熱板にそれぞれ穴を開け、支柱をこれらの穴に通す。
【0013】
上記各場合において、好ましくは、クリーニング媒体の回り込みを補助するガイドは、スペーサに設けられる。
【0014】
また、好ましくは、クリーニング媒体の回り込みを補助するガイドは、複数個(少なくとも2つ)設けられる。
【0015】
上記クリーニング媒体は、好ましくは、クリーニングガス(エッチングガス)である。
また、上記クリーニング媒体は、好ましくは、エッチング液である。
【0016】
また、本発明によれば、上記基板処理装置を用いて基板を処理する基板処理方法が提供される。
【0017】
また、本発明によれば、上記基板処理装置を用いて基板を処理する工程を備える半導体装置の製造方法が提供される。
【0018】
なお、基板としては、好ましくは、半導体ウェハが使用される。
【0019】
また、本発明によれば、
半導体ウェハを処理するための処理室と、処理室内を加熱可能な加熱手段と、少なくとも3本以上支柱を有する台座、1枚あるいは複数枚のウェハ支持板、1枚あるいは複数枚の均熱板、およびスペーサを備えて構成されたウェハ支持体とを有する半導体ウェハ処理装置であって、前述のスペーサ寸法によってウェハ支持板間、均熱板間、ウェハ支持板と均熱板間の距離を決定でき、ウェハ支持板とスペーサとの接触部にクリーニングガス等のエッチャントの回り込みを補助する隙間を有したことを特徴とする半導体ウェハ処理装置が提供される。
好ましくは、ウェハ支持体材に石英を用いる。
【0020】
また、本発明によれば、上記半導体ウェハ処理装置を使用して、処理室内壁およびウェハ支持体表面に堆積した反応副生成物を処理室内にCIF等のエッチングガスを導入することで付着した堆積物を除去することを特徴とする半導体ウェハ処理装置のクリーニング方法が提供される。
【0021】
また、本発明によれば、上記半導体ウェハ処理装置を使用して、ウェハ支持体表面に堆積した反応副生成物をフッ酸あるいはフッ硝酸溶液等のエッチング液中にウェハ支持体を分解することなく浸すことで付着した堆積物を除去することを特徴とする半導体処理装置のクリーニング方法が提供される。
【0022】
このような半導体ウェハ処理装置および半導体処理装置のクリーニング方法によれば、台座支柱とスペーサ内壁表面に付着した反応副生成物はエッチャントが回り込みやすくなりその他大部分とのエッチングレート差が小さくなる。この結果、反応ガスクリーニングを行うに際してはエッチング時間の短縮とオーバーエッチングによる石英部材のダメージが軽減できる。また、ウェットクリーニングを行う際にも台座支柱とスペーサ内壁表面とその他大部分とのエッチングレートの差は小さくなり、オーバーエッチングが少なく保持部全表面のクリーニングが可能となる。従って石英部材を分解する必要が無くなり作業性が向上する。
【0023】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。
まず、図9、10を参照して本発明の一実施の形態の半導体ウェハ処理装置の概略を説明する。図9は、本発明の一実施の形態の半導体ウェハ処理装置の概略縦断面図であり、図10は、本発明の一実施の形態の半導体ウェハ処理装置の概略横断面図である。
【0024】
石英製または炭化硅素、アルミナ製の反応管101は水平方向に偏平な空間を有する筒状であり、反応管101の内部にウェハ支持体200が設けられ、反応管101両端には気密にガス導入フランジ103、ガス導入フランジ104が設けられ、一方のガス導入フランジ103には更にゲート弁105を介して搬送室(図示せず)が連設されている。ガス導入フランジ103、ガス導入フランジ104にはそれぞれガス導入ライン107、108、排気ライン109、110が連通され、また反応管101の上下には、それぞれ上ヒータ106a、下ヒータ106bが設けられ、反応管101内部を均一に加熱する様になっている。また、上ヒータ106a、下ヒータ106bおよび反応管101を覆うように断熱材113が設けられている。
【0025】
ゲート弁105が開かれ、図示しないウェハ搬送ロボットにより図中左方よりウェハ1が搬入され、ウェハ支持体200に載置される。本例ではウェーハ支持体200には2枚のウェハ1が載置される。
【0026】
ウェーハ搬送ロボットが後退してゲート弁105が閉じられ、反応管101内にガス導入ライン107、108より反応ガスが導入され、排気ライン109、110より排気される。なお、処理の均一性を確保するため、反応ガスは対角に向かって、例えばガス導入ライン107から排気ライン110に向かって流れ、あるいはガス導入ライン108から排気ライン109に向かって流れ、更に所要時間毎に流れの向きが変更されるようになっている。
【0027】
ウェハ1の処理が完了すると、ゲート弁105が開かれ、ウェハ搬送ロボットによりウェハ1が搬出される。
【0028】
次に、本実施の形態で使用するウェハ支持体について説明する。図1は、本実施の形態のウェハ支持体概略図であり、図2は、本実施の形態の支柱を有する台座の概略図であり、図3は、本実施の形態のウェハ支持板およびウェハの平面図であり、図4は、本実施の形態の均熱板の平面図であり、図6は、本実施の形態の隙間を設けたスペーサの概略図であり、図8は、本実施の形態のウェハ支持体の台座支柱とスペーサ、ウェハ支持板および均熱板で構成された部分の断面詳細図である。
【0029】
本実施の形態のウェハ支持体200は、半導体ウェハ処理装置の処理室(反応管101)内に設置され、台座4および支柱5(図2参照)、2枚のウェハ支持板2(図3参照)、1枚の均熱板3(図4参照)ならびにスペーサ6(図5参照)で構成されている。図2に示すように台座4には3本の支柱5が設けられている。支柱5は3本以上であることが好ましい。図3に示すように、ウェハ支持板2には支柱5に合わせた穴21が空けられている。ウェハ支持板2の中央には、ウェハ1の直径よりも大きい径の開口22が設けられており、開口22内に突出して4つのウェハ支持部材23が設けられている。ウェハ1は、このウェハ支持部材23に支持されて、開口22内に支持される。図4に示すように、均熱板3にも支柱5に合わせた穴31が空けられている。図6に示すように、スペーサ6の形状は円筒状であり、スペーサ6の中央には円柱状の穴61が設けられ、スペーサ6の内径は支柱5の外径およびウェハ支持板2の穴21の径より大きい。スペーサ6の上下面は平面であり、ウェハ支持板2または均熱板3とスペーサ6とは、平面平坦で接触するように構成している。また、スペーサ6の上下面には、それぞれ切り欠き部62が設けられている。切り欠き部62は上面、下面にそれぞれ3箇所設けている。切り欠き部62によって、スペーサ6の外側面と穴61が連通している。なお、台座4、支柱5、ウェハ支持板2、均熱板3は石英で構成されている。
【0030】
台座4、下側のウェハ支持板2、均熱板3、上側のウェハ支持板2が下側からこの順序で設けられている。台座4とウェハ支持板2との間、下側のウェハ支持板2と均熱板3との間、均熱板3と上側のウェハ支持板2との間には、それぞれスペーサ6が設けられている。ウェハ支持板2および均熱板3の高さ、ならびにウェハ支持板2および均熱板3との間の間隔をスペーサ6によって決めている。支柱5は、ウェハ支持板2の穴21、均熱板3の穴31およびスペーサ6の穴61を貫通している。
【0031】
このようにして組み立てたウェハ支持体200では、図8に示すように、クリーニング時にエッチングガスまたはエッチング液がスペーサ6に設けた切り欠き部62を介してスペーサ6と支柱5との間の空間に容易に回り込むので、この部分にエッチング残りが発生することが防止できる。その結果、反応ガスクリーニングを行うに際してはエッチング時間の短縮とオーバーエッチングによる石英部材のダメージが軽減できるようになる。
【0032】
処理室(反応管101)内を650℃程度に加熱し、SiHガスを導入して反応管101内壁およびウェハ支持体200に10μm程度シリコン膜を堆積させた後、570℃程度の温度でCIFガスを用いたガスクリーニングを180分行った。
【0033】
図5に示す従来の石英スペーサ6ではエッチング残りが確認できたが、本実施の形態の、隙間(切り欠き部62)を設けたスペーサ6を用いた場合にはエッチング残りはないことが確認された。従って、本実施の形態によれば、スペーサ6の内壁および支柱5の表面のエッチングレートが増加し、処理室内のエッチングレート分布を均一に出来ることが明らかとなった。
【0034】
以上説明したように、本発明に従えば、ガス反応クリーニングおよびウェットクリーニングの際のエッチング速度分布の均一化を図ることができる。従って、反応管壁面およびウェハ支持体に付着した堆積物をもれなく全て除去する場合にも、反応管壁面およびウェハ支持体表面自体をエッチングしダメージを与えることが少なくなるので、パーティクル発生による歩留まり低下を抑制し生産性を構造することができる。また反応管等の石英部品交換・ウェットクリーニングの頻度を低減し、クリーニング時の装置停止時間を短縮できるので装置稼働率やスループットを向上し、これによっても生産性を向上することができる。
【0035】
【発明の効果】
本発明によれば、ガス反応クリーニングおよびウェットクリーニングの際のエッチング速度分布の均一化を図ることにより、生産性向上と低コスト化が実現できる基板処理装置が提供される。
【図面の簡単な説明】
【図1】本発明の一実施の形態および従来技術のウェハ支持体概略図である。
【図2】本発明の一実施の形態および従来技術の支柱を有する台座の概略図である。
【図3】本発明の一実施の形態および従来技術のウェハ支持板およびウェハの平面図である。
【図4】本発明の一実施の形態および従来技術の均熱板の平面図である。
【図5】従来技術のスペーサの概略図である。
【図6】本発明の一実施の形態の隙間を設けたスペーサの概略図である。
【図7】従来技術のウェハ支持体の台座支柱とスペーサ、ウェハ支持板および均熱板で構成された部分の断面詳細図である。
【図8】本発明の一実施の形態のウェハ支持部の台座支柱とスペーサ、ウェハ支持板および均熱板で構成された部分の断面詳細図である。
【図9】本発明の一実施の形態の半導体ウェハ処理装置の概略縦断面図である。
【図10】本発明の一実施の形態の半導体ウェハ処理装置の概略横断面図である。
【符号の説明】
1…ウェハ
2…ウェハ支持板
3…均熱板
4…台座
5…支柱
6…スペーサ
21、31、61…穴
62…切り抜き部
63…反応副生成物
64…内壁
101…反応管
103、104…ガス導入フランジ
105…ゲート弁
107、108…ガス導入ライン
109、110…排気ライン
106a…上ヒータ
106b…下ヒータ
113…断熱材
200…ウェハ支持体
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a substrate processing apparatus, and more particularly to a thermal CVD for forming a thin film such as a metal film, a metal silicide film, an oxide film, a nitride film, or a silicon film doped with impurities or the like on a semiconductor wafer substrate surface in a semiconductor manufacturing process. Equipment, a plasma CVD apparatus, an epitaxial growth apparatus for growing a single crystal layer on a semiconductor wafer substrate, and a semiconductor wafer processing apparatus such as a dry etching apparatus for etching a thin film into a predetermined pattern. Further, the present invention relates to a semiconductor wafer processing apparatus suitable for a case where reaction by-products can be deposited on a wafer substrate holding section.
[0002]
[Prior art]
In the manufacture of semiconductor devices, various vacuum processing apparatuses such as CVD apparatuses and etching apparatuses are used as processing apparatuses for forming circuits on wafers. In the process of processing a wafer by these devices, minute dust due to reaction by-products and the like generated in the processing chamber adheres to the wafer surface. This is the main cause of the yield in the manufacturing process of the semiconductor element and the reduction of the operation rate of the device. Therefore, in order to reduce dust adhering to the wafer surface, reaction by-products deposited on the wall surface of the processing chamber by film formation are appropriately cleaned (removed).
[0003]
As a known technique relating to such film formation and cleaning, for example, there is a technique described in Japanese Patent Application Laid-Open No. 7-94419. In this known technique, a flat quartz-made reaction tube or the like is provided in a heating space formed by two parallel flat plate heaters, and a portion substantially disposed in the reaction tube and substantially corresponding to a wafer region is cut out. A semiconductor wafer is placed on a wafer support plate and exhausted while supplying gas into the processing chamber while heating, thereby forming a thin film (or epitaxial growth) on the wafer surface. When this film forming process is repeated and reaction by-products accumulate on the wall surface of the reaction tube, and the amount of the reaction by-product exceeds a limit value (thickness) and the sediment comes off, the gas reaction is appropriately performed. A cleaning is performed and deposits are removed by etching.
[0004]
As a wafer support used in the above-mentioned known semiconductor processing apparatus, for example, a wafer support 200 as shown in FIG. 1 can be mentioned. The wafer support 200 is set in the processing chamber of the semiconductor processing apparatus, and includes a pedestal 4 (see FIG. 2), a wafer support plate 2 (see FIG. 3), a heat equalizing plate 3 (see FIG. 4) if necessary, and a wafer support. It is composed of an inter-plate spacer 6 (see FIG. 5). As shown in FIG. 2, the pedestal 4 is provided with at least three or more columns 5, and the wafer support plate 2 is provided with holes 21 corresponding to the pedestal columns 5 as shown in FIG. The inner diameter of the spacer 6 is larger than the outer diameter of the column 5 and the diameter of the hole 21 of the wafer support plate 2, and determines the height of the wafer support plate 2 via the spacer 6. When there are two or more wafer support plates 2 or heat equalizing plates 3 or the like, the height and spacing of each can be determined by the spacer 6. In general, the contact between the wafer support plate 2 or the soaking plate 3 and the spacer 6 is flat and flat.
[0005]
[Problems to be solved by the invention]
When the film forming process is repeatedly performed in the conventional semiconductor wafer processing apparatus using the above-described wafer support 200, a reaction by-product is deposited on the inner wall of the reaction tube and the wafer support 200. Further, as shown in FIG. 7, when attention is paid to the spacer 6, the reaction by-product 63 is deposited also in an extremely narrow space between the pedestal support 5 and the spacer inner wall 64. When these reaction by-products 63 are cleaned with, for example, a reaction gas, the etching gas does not easily flow into the space between the pedestal support 5 and the inner wall 64 of the spacer, and the etching rate is extremely slow as compared with most other parts. Therefore, the etching residue easily occurs, and when the wafer film forming process is restarted, the above-mentioned etching remaining portion becomes a particle generation source. In addition, it takes a long etching time to completely remove the deposit without remaining the etching, the operation rate of the apparatus is reduced, over-etching of other parts occurs, and damage to quartz, which is a material of the wafer support 200, is reduced. As a result, the generation of particles and the quartz part replacement cycle are shortened, and the operating cost is increased.
[0006]
The above-described problem is the same when wet cleaning is performed, and a portion sandwiched between the column 5 and the inner wall 64 of the spacer has an etching residue. As a countermeasure method, there is a method of disassembling the quartz member constituting the wafer support 200 and performing wet cleaning. However, in a state where the reaction by-product 63 is deposited, the quartz member often adheres to the quartz member, and forcibly disassemble. In this case, quartz is damaged, which is inefficient.
[0007]
A main object of the present invention is to provide a substrate processing apparatus capable of realizing an improvement in productivity and a reduction in cost by achieving a uniform etching rate distribution during cleaning.
[0008]
[Means for Solving the Problems]
According to the present invention, there is provided a substrate processing apparatus including a processing chamber for processing a substrate, and a substrate support for supporting the substrate in the processing chamber, wherein the substrate support includes a plurality of constituent members, A substrate processing apparatus is provided in which at least one of the members is provided with a guide for assisting the cleaning medium to go around at least a part of the space between the plurality of members.
[0009]
The plurality of constituent members of the substrate support preferably include a plurality of substrate support plates that support the substrate, and a spacer that is provided between the plurality of substrate support plates and separates the substrate support plates from each other. The guide for assisting the wraparound is provided on at least one of the substrate support plate and the spacer at a contact portion between the substrate support plate and the spacer.
[0010]
The plurality of constituent members of the substrate support preferably include a pedestal, a substrate support plate for supporting the substrate, and a spacer provided between the pedestal and the substrate support plate for separating the pedestal and the substrate support plate. In this case, preferably, the guide for assisting the wraparound of the cleaning medium is provided on at least one of the substrate support plate and the spacer at a contact portion between the substrate support plate and the spacer. It is also preferable that the guide for assisting the cleaning medium to wrap around is provided on at least one of the pedestal and the spacer at the contact portion between the pedestal and the spacer. More preferably, a guide for assisting the wraparound of the cleaning medium is provided on at least one of the substrate support plate and the spacer at a contact portion between the substrate support plate and the spacer, and at a contact portion between the pedestal and the spacer, at least one of the pedestal and the spacer. Also provided on one side.
[0011]
Further, the plurality of constituent members of the substrate support are preferably provided with a substrate supporting plate for supporting the substrate, a soaking plate, and provided between the soaking plate and the substrate supporting plate to separate the soaking plate and the substrate supporting plate. And a spacer to be used. In this case, preferably, the guide for assisting the wraparound of the cleaning medium is provided on at least one of the substrate support plate and the spacer at a contact portion between the substrate support plate and the spacer. It is also preferable that the guide for assisting the cleaning medium to wrap around is provided on at least one of the heat equalizing plate and the spacer at the contact portion between the heat equalizing plate and the spacer. More preferably, a guide for assisting the wraparound of the cleaning medium is provided on at least one of the substrate support plate and the spacer at a contact portion between the substrate support plate and the spacer. And at least one of the spacers.
[0012]
Preferably, the plurality of constituent members of the substrate support further include a support. It is preferable to provide three or more columns. Also, preferably, holes are made in the spacer, the substrate support plate, and the heat equalizing plate (when included in a plurality of components of the substrate support), and the columns are passed through these holes.
[0013]
In each of the above cases, preferably, a guide for assisting the wraparound of the cleaning medium is provided on the spacer.
[0014]
Preferably, a plurality of guides (at least two) are provided to assist the cleaning medium to wrap around.
[0015]
The cleaning medium is preferably a cleaning gas (etching gas).
Further, the cleaning medium is preferably an etchant.
[0016]
Further, according to the present invention, there is provided a substrate processing method for processing a substrate using the above substrate processing apparatus.
[0017]
Further, according to the present invention, there is provided a method of manufacturing a semiconductor device including a step of processing a substrate using the substrate processing apparatus.
[0018]
Note that a semiconductor wafer is preferably used as the substrate.
[0019]
According to the present invention,
A processing chamber for processing a semiconductor wafer, heating means capable of heating the processing chamber, a pedestal having at least three or more columns, one or more wafer support plates, one or more heat equalizing plates, And a wafer support configured with a spacer, wherein the distance between the wafer support plate, the soaking plate, the distance between the wafer support plate and the soaking plate can be determined by the spacer dimensions described above. A semiconductor wafer processing apparatus characterized by having a gap at a contact portion between a wafer support plate and a spacer for assisting the flow of an etchant such as a cleaning gas.
Preferably, quartz is used for the wafer support material.
[0020]
Further, according to the present invention, using the above-described semiconductor wafer processing apparatus, reaction by-products deposited on the inner wall of the processing chamber and the surface of the wafer support are attached by introducing an etching gas such as CIF 3 into the processing chamber. There is provided a method for cleaning a semiconductor wafer processing apparatus, comprising removing a deposit.
[0021]
Further, according to the present invention, by using the semiconductor wafer processing apparatus, the reaction by-product deposited on the wafer support surface is not decomposed into an etching solution such as a hydrofluoric acid or a hydrofluoric nitric acid solution without decomposing the wafer support. A method for cleaning a semiconductor processing apparatus, wherein a deposited substance is removed by immersion is provided.
[0022]
According to such a semiconductor wafer processing apparatus and a method for cleaning a semiconductor processing apparatus, the reaction by-products adhering to the pedestal support and the inner wall surface of the spacer are apt to flow around the etchant, and the difference in etching rate from most of the other by-products is reduced. As a result, when performing the reactive gas cleaning, the etching time can be shortened, and damage to the quartz member due to over-etching can be reduced. Further, even when performing wet cleaning, the difference in etching rate between the pedestal support, the inner surface of the spacer, and most of the other portions is reduced, and overetching is reduced, and the entire surface of the holding portion can be cleaned. Therefore, there is no need to disassemble the quartz member, and workability is improved.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
First, an outline of a semiconductor wafer processing apparatus according to an embodiment of the present invention will be described with reference to FIGS. FIG. 9 is a schematic longitudinal sectional view of a semiconductor wafer processing apparatus according to one embodiment of the present invention, and FIG. 10 is a schematic transverse sectional view of a semiconductor wafer processing apparatus according to one embodiment of the present invention.
[0024]
The reaction tube 101 made of quartz, silicon carbide, or alumina has a cylindrical shape having a flat space in the horizontal direction, a wafer support 200 is provided inside the reaction tube 101, and gas is introduced into both ends of the reaction tube 101 in an airtight manner. A flange 103 and a gas introduction flange 104 are provided, and one of the gas introduction flanges 103 is further provided with a transfer chamber (not shown) via a gate valve 105. Gas introduction lines 107 and 108 and exhaust lines 109 and 110 are connected to the gas introduction flange 103 and the gas introduction flange 104, respectively, and upper and lower heaters 106a and 106b are provided above and below the reaction tube 101, respectively. The inside of the tube 101 is uniformly heated. Further, a heat insulator 113 is provided so as to cover the upper heater 106a, the lower heater 106b, and the reaction tube 101.
[0025]
The gate valve 105 is opened, and the wafer 1 is carried in from the left side in the figure by a wafer transfer robot (not shown) and placed on the wafer support 200. In this example, two wafers 1 are placed on the wafer support 200.
[0026]
The wafer transfer robot retreats, the gate valve 105 is closed, the reaction gas is introduced into the reaction tube 101 from the gas introduction lines 107 and 108, and is exhausted from the exhaust lines 109 and 110. In order to ensure the uniformity of the treatment, the reaction gas flows diagonally, for example, from the gas introduction line 107 to the exhaust line 110, or from the gas introduction line 108 to the exhaust line 109, and The direction of the flow is changed every time.
[0027]
When the processing of the wafer 1 is completed, the gate valve 105 is opened, and the wafer 1 is unloaded by the wafer transfer robot.
[0028]
Next, the wafer support used in the present embodiment will be described. FIG. 1 is a schematic view of a wafer support of the present embodiment, FIG. 2 is a schematic view of a pedestal having a support of the present embodiment, and FIG. 3 is a wafer support plate and a wafer of the present embodiment. FIG. 4 is a plan view of the heat equalizing plate of the present embodiment, FIG. 6 is a schematic view of a spacer provided with a gap of the present embodiment, and FIG. FIG. 6 is a detailed cross-sectional view of a portion of the wafer support of the embodiment having a pedestal support, a spacer, a wafer support plate, and a heat equalizing plate.
[0029]
The wafer support 200 of the present embodiment is installed in a processing chamber (reaction tube 101) of a semiconductor wafer processing apparatus, and includes a pedestal 4 and a support 5 (see FIG. 2), and two wafer support plates 2 (see FIG. 3). ), And is composed of one heat equalizing plate 3 (see FIG. 4) and a spacer 6 (see FIG. 5). As shown in FIG. 2, the pedestal 4 is provided with three columns 5. It is preferable that the number of the columns 5 is three or more. As shown in FIG. 3, a hole 21 is formed in the wafer support plate 2 so as to correspond to the column 5. An opening 22 having a diameter larger than the diameter of the wafer 1 is provided at the center of the wafer support plate 2, and four wafer support members 23 projecting into the opening 22 are provided. The wafer 1 is supported by the wafer support member 23 and is supported in the opening 22. As shown in FIG. 4, the heat equalizing plate 3 is also provided with holes 31 corresponding to the columns 5. As shown in FIG. 6, the spacer 6 has a cylindrical shape, and a cylindrical hole 61 is provided at the center of the spacer 6. The inner diameter of the spacer 6 is the outer diameter of the support 5 and the hole 21 of the wafer support plate 2. Larger than the diameter of. The upper and lower surfaces of the spacer 6 are flat, and the wafer support plate 2 or the heat equalizing plate 3 and the spacer 6 are configured to be flat and in contact with each other. Notches 62 are provided on the upper and lower surfaces of the spacer 6, respectively. The cutouts 62 are provided at three locations on the upper surface and the lower surface, respectively. The notch 62 allows the outer surface of the spacer 6 to communicate with the hole 61. The pedestal 4, the support 5, the wafer support plate 2, and the soaking plate 3 are made of quartz.
[0030]
The pedestal 4, the lower wafer support plate 2, the heat equalizing plate 3, and the upper wafer support plate 2 are provided in this order from the bottom. Spacers 6 are provided between the pedestal 4 and the wafer support plate 2, between the lower wafer support plate 2 and the heat equalizing plate 3, and between the heat equalizing plate 3 and the upper wafer support plate 2, respectively. ing. The height of the wafer support plate 2 and the heat equalizing plate 3 and the distance between the wafer support plate 2 and the heat equalizing plate 3 are determined by the spacer 6. The support 5 penetrates the hole 21 of the wafer support plate 2, the hole 31 of the heat equalizing plate 3, and the hole 61 of the spacer 6.
[0031]
In the wafer support 200 assembled in this manner, as shown in FIG. 8, an etching gas or an etching solution is supplied to the space between the spacer 6 and the support post 5 through the cutout portion 62 provided in the spacer 6 during cleaning. Since it easily goes around, it is possible to prevent the occurrence of etching residue in this portion. As a result, when performing the reactive gas cleaning, the etching time can be reduced, and damage to the quartz member due to over-etching can be reduced.
[0032]
The inside of the processing chamber (reaction tube 101) is heated to about 650 ° C., a SiH 4 gas is introduced to deposit a silicon film of about 10 μm on the inner wall of the reaction tube 101 and the wafer support 200, and then CIF is heated at about 570 ° C. Gas cleaning using three gases was performed for 180 minutes.
[0033]
Although the etching residue was confirmed in the conventional quartz spacer 6 shown in FIG. 5, it was confirmed that there was no etching residue in the case of using the spacer 6 provided with the gap (notch portion 62) in the present embodiment. Was. Therefore, according to the present embodiment, it has become clear that the etching rate on the inner wall of the spacer 6 and the surface of the column 5 can be increased, and the etching rate distribution in the processing chamber can be made uniform.
[0034]
As described above, according to the present invention, it is possible to make the etching rate distribution uniform during gas reaction cleaning and wet cleaning. Therefore, even when all the deposits attached to the reaction tube wall surface and the wafer support are completely removed, etching and damage to the reaction tube wall surface and the wafer support surface itself are reduced, so that the yield reduction due to particle generation is reduced. It is possible to suppress and structure the productivity. Further, the frequency of replacing and wet cleaning of quartz parts such as a reaction tube can be reduced, and the downtime of the apparatus during cleaning can be shortened. Therefore, the operation rate and throughput of the apparatus can be improved, and thereby the productivity can be improved.
[0035]
【The invention's effect】
According to the present invention, there is provided a substrate processing apparatus capable of realizing an improvement in productivity and a reduction in cost by making the etching rate distribution uniform in gas reaction cleaning and wet cleaning.
[Brief description of the drawings]
FIG. 1 is a schematic diagram of an embodiment of the present invention and a wafer support of the prior art.
FIG. 2 is a schematic view of a pedestal having a pillar according to an embodiment of the present invention and a prior art.
FIG. 3 is a plan view of a wafer support plate and a wafer according to an embodiment of the present invention and a conventional technique.
FIG. 4 is a plan view of a heat equalizing plate according to an embodiment of the present invention and a conventional technology.
FIG. 5 is a schematic view of a prior art spacer.
FIG. 6 is a schematic view of a spacer provided with a gap according to an embodiment of the present invention.
FIG. 7 is a detailed sectional view of a portion of a conventional wafer support composed of a pedestal support, a spacer, a wafer support plate, and a heat equalizing plate.
FIG. 8 is a detailed cross-sectional view of a portion composed of a pedestal support, a spacer, a wafer support plate, and a heat equalizing plate of the wafer support unit according to one embodiment of the present invention.
FIG. 9 is a schematic vertical sectional view of a semiconductor wafer processing apparatus according to one embodiment of the present invention.
FIG. 10 is a schematic cross-sectional view of a semiconductor wafer processing apparatus according to one embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Wafer 2 ... Wafer support plate 3 ... Heat equalizing plate 4 ... Pedestal 5 ... Post 6 ... Spacer 21, 31, 61 ... Hole 62 ... Cutout 63 ... Reaction by-product 64 ... Inner wall 101 ... Reaction tubes 103, 104 ... Gas introduction flange 105 Gate valves 107 and 108 Gas introduction lines 109 and 110 Exhaust line 106a Upper heater 106b Lower heater 113 Insulation material 200 Wafer support

Claims (1)

基板を処理する処理室と、前記処理室内で基板を支持する基板支持体とを備える基板処理装置であって、前記基板支持体は複数の構成部材からなり、前記複数構成部材の少なくとも一つの部材に、前記複数部材間の空間の少なくとも一部へのクリーニング媒体の回り込みを補助するガイドを設けたことを特徴とする基板処理装置。A substrate processing apparatus comprising: a processing chamber for processing a substrate; and a substrate support for supporting the substrate in the processing chamber, wherein the substrate support includes a plurality of constituent members, and at least one member of the plurality of constituent members. A substrate processing apparatus provided with a guide for assisting the cleaning medium to wrap around at least a part of the space between the plurality of members.
JP2002218060A 2002-07-26 2002-07-26 Substrate processing equipment Expired - Fee Related JP3911210B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002218060A JP3911210B2 (en) 2002-07-26 2002-07-26 Substrate processing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002218060A JP3911210B2 (en) 2002-07-26 2002-07-26 Substrate processing equipment

Publications (2)

Publication Number Publication Date
JP2004063649A true JP2004063649A (en) 2004-02-26
JP3911210B2 JP3911210B2 (en) 2007-05-09

Family

ID=31939359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002218060A Expired - Fee Related JP3911210B2 (en) 2002-07-26 2002-07-26 Substrate processing equipment

Country Status (1)

Country Link
JP (1) JP3911210B2 (en)

Also Published As

Publication number Publication date
JP3911210B2 (en) 2007-05-09

Similar Documents

Publication Publication Date Title
TWI674617B (en) Method for performing plasma treatment process after plasma cleaning process
JP3979849B2 (en) Plasma processing apparatus and semiconductor device manufacturing method
JP2662365B2 (en) Single-substrate vacuum processing apparatus with improved discharge system
US5015330A (en) Film forming method and film forming device
JP2016500920A (en) Shadow frame support
JP4435111B2 (en) ALD apparatus and method for manufacturing semiconductor device
JPH0794419A (en) Semiconductor treating device
JP2010199475A (en) Cleaning method of plasma processing apparatus and storage medium
JP2017010993A (en) Plasma processing method
JP2013065872A (en) Manufacturing method of semiconductor device and substrate processing apparatus
JP2004063649A (en) Substrate treatment apparatus
JPH0831752A (en) Cleaning and coating of reaction chamber of cvd system
JPH09272979A (en) Plasma film formation device and cleaning method therefor
JP5438266B2 (en) Semiconductor device manufacturing method, cleaning method, and substrate processing apparatus
JP2005039153A (en) Substrate processing apparatus and method of manufacturing semiconductor device
JP2006303516A (en) Processing tube
JP2004289166A (en) Batch-type remote plasma processing apparatus
TWI809496B (en) High conductance process kit
JP3224743B2 (en) Semiconductor wafer processing apparatus cleaning method, semiconductor wafer processing apparatus, and semiconductor element
JP3261795B2 (en) Plasma processing equipment
JP3282326B2 (en) Plasma processing equipment
JP5370209B2 (en) Manufacturing method of silicon epitaxial wafer
US20230257875A1 (en) Deflector for chamber cleaning
JP3147868U (en) Substrate processing equipment
KR20070090567A (en) Cleaning method of processing chamber in semiconductor device manufacturing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070126

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140202

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees