JP2004062422A - データ通信システムおよびデータキャリア装置 - Google Patents

データ通信システムおよびデータキャリア装置 Download PDF

Info

Publication number
JP2004062422A
JP2004062422A JP2002218416A JP2002218416A JP2004062422A JP 2004062422 A JP2004062422 A JP 2004062422A JP 2002218416 A JP2002218416 A JP 2002218416A JP 2002218416 A JP2002218416 A JP 2002218416A JP 2004062422 A JP2004062422 A JP 2004062422A
Authority
JP
Japan
Prior art keywords
signal
voltage
circuit
data communication
communication system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002218416A
Other languages
English (en)
Inventor
Atsuo Inoue
井上 敦雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002218416A priority Critical patent/JP2004062422A/ja
Publication of JP2004062422A publication Critical patent/JP2004062422A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】コントロール装置とデータキャリア装置とが第1および第2の接点を介してデータ通信を行うシステムにおいて、データキャリア装置が、接点から安定した動作電圧を得つつ、容易かつ正確に受信信号を検出できるようにする。
【解決手段】データキャリア装置2Aにおいて、整流回路21の後段に平滑回路23を設ける。これにより、データキャリア装置2Aの動作電圧Vinが平滑化され、回路動作が安定化する。また、コントロール装置1から接点A,Bにそれぞれ供給された信号CK,ICKを検波し、電圧信号Vsigを出力する検波回路24を設ける。この電圧信号Vsigには送信信号TSが電圧レベルの変化として重畳されている。これにより、信号検出回路22は、電圧信号Vsigの電圧レベルの変化を、受信信号RSとして容易かつ正確に抽出することができる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、データ通信システムに関するものであり、特に、コントロール装置とデータキャリア装置とが2線で接続された接触式データキャリアシステムに好適なデータ伝送技術に属する。
【0002】
【従来の技術】
近年、情報の高セキュリティ性や高信頼性などの要望により、LSI内蔵のデータキャリア装置を用いたデータ通信システムが、工場での工程管理やOA分野での物品管理などに広く用いられるようになってきた。このようなデータ通信システムとして、特願2001−254266号や特願2001−366480号(いずれも、本願発明者らによるものである。)に開示されたものがある。これら先願に開示されたデータ通信システムでは、コントロール装置とデータキャリア装置とが2線のみで接続され、この2線を通じて、コントロール装置からデータキャリア装置に電力およびクロックが供給されるとともに、両装置間でデータ伝送が行われる。
【0003】
図6は、先願に開示されたデータ通信システムの構成を示す。コントロール装置1は、電力を供給する電源11と、クロックパルス信号CKおよびこれと逆相の反転クロックパルス信号ICKを生成して第1の接点Aおよび第2の接点Bにそれぞれに供給するクロック発生回路12と、電源11の電圧を変換してクロック発生回路12に第1の動作電圧Voutとして供給する電圧レベル発生回路13と、電圧レベル発生回路13が生成する第1の動作電圧Voutを送信信号TSに応じて変化させる送信回路14とを備えている。一方、データキャリア装置2は、第1および第2の接点A,B間の電圧を整流してデータキャリア装置2に第2の動作電圧Vinとして供給する整流回路21と、整流回路21によって整流された第2の動作電圧Vin(C−D間の電圧)の変化を受信信号RSとして検出する信号検出回路22とを備えている。
【0004】
次に、先願に開示されたデータ通信システムの動作概要、特に、コントロール装置1からデータキャリア装置2へのデータ伝送および電力供給について、図7のタイミングチャートを参照しながら説明する。
【0005】
コントロール装置1は、クロック発生回路12のクロック源であるクロック信号CK1(図7(a))に対して、送信信号TSに基づく(図7(b))パルス振幅変調を行い、クロックパルス信号CK(図7(c))および反転クロックパルス信号ICK(図7(d))を生成する。そして、これら信号CK,ICKを、接点A,Bにそれぞれ供給する。
【0006】
データキャリア装置2は、整流回路21によって、接点A,Bにそれぞれ供給された信号CK,ICKを整流し、第2の動作電圧Vin(図7(e))を得る。この第2の動作電圧Vinには送信信号TSが重畳されているので、信号検出回路22によって第2の動作電圧Vinのレベル変化を、受信信号RSとして検出する。
【0007】
【発明が解決しようとする課題】
先願のデータ通信システムでは、第2の動作電圧Vinに送信信号TSが重畳されており、図7(e)からわかるように、動作電圧Vinの変動が大きいという問題がある。
【0008】
データキャリア装置の動作電圧は、変動の少ないものが好ましい。このため、第2の動作電圧Vinを平滑化しようとすると、今度は、動作電圧Vinに重畳された送信信号TSの信号成分が消滅し、受信信号RSの検出が不可能になるという問題が生じる。
【0009】
上記問題に鑑み、本発明は、コントロール装置とデータキャリア装置とが第1および第2の接点を介してデータ通信を行うシステムにおいて、データキャリア装置が、接点から安定した動作電圧を得つつ、容易かつ正確に受信信号を検出できるようにすることを課題とする。
【0010】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項1の発明が講じた手段は、コントロール装置とデータキャリア装置とが第1および第2の接点を介してデータ通信を行うシステムとして、前記コントロール装置は、電力を供給する電源と、クロックパルス信号を生成して前記第1および第2の接点の少なくとも一方に供給するクロック発生回路と、前記電源の電圧を変換して前記クロック発生回路に第1の動作電圧として供給する電圧レベル発生回路と、前記電圧レベル発生回路が生成する前記第1の動作電圧を送信信号に応じて変化させる送信回路とを備えたものとする。そして、前記データキャリア装置は、前記第1および第2の接点間の電圧を整流する整流回路と、前記整流回路によって整流された電圧を平滑化して当該データキャリア装置に第2の動作電圧として供給する平滑回路と、前記第1および第2の接点の少なくとも一方に供給された前記クロックパルス信号を検波して電圧信号として出力する検波回路と、前記電圧信号のレベル変化を受信信号として検出する信号検出回路とを備えたものとする。
【0011】
請求項1の発明によると、コントロール装置側では、クロック発生回路によって第1および第2の接点の少なくとも一方にクロックパルス信号が供給される。そして、データキャリア装置側では、整流回路によって第1および第2の接点間の電圧が整流され、この整流された電圧は平滑回路によって平滑化されてデータキャリア装置の動作電圧(第2の動作電圧)として供給される。また、コントロール装置側では、電圧レベル発生回路から供給される第1の動作電圧(この第1の動作電圧は、電源の電圧を変換したものである。)は、送信回路によって送信信号に応じて変化させられる。つまり、クロックパルス信号に送信信号が重畳され、送信信号に応じてクロックパルス信号の振幅は変化する。データキャリア装置側では、検波回路によって、第1および第2の接点の少なくとも一方に供給されたクロックパルス信号が検波され、電圧信号が出力される。そして、信号検出回路によって、この電圧信号のレベル変化が受信信号として検出される。以上のように、請求項1の発明によると、データキャリア装置側において、第1および第2の接点間に与えられた電圧、つまりコントロール装置から供給されたクロックパルス信号を基にして平滑化された動作電圧(第2の動作電圧)が得られるとともに、このクロックパルス信号に重畳された信号を、受信信号として容易かつ正確に検出することができる。
【0012】
そして、好ましくは、請求項2の発明のように、請求項1記載の前記検波回路は、前記クロックパルス信号が供給された前記接点と前記信号検出回路との間に設けられた整流素子を有するものとする。さらに、請求項3や4の発明のように、請求項2記載の前記整流素子は、ダイオードやダイオード接続されたトランジスタであることが好ましい。
【0013】
また、請求項5の発明のように、請求項4記載の前記トランジスタがpMOSにあっては、このpMOSトランジスタの基板バイアスとして前記第2の動作電圧を与えることが好ましい。これにより、基板バイアス効果によってゲートの閾値電圧が安定化し、整流特性が向上する。
【0014】
そして、請求項6の発明では、請求項1記載の前記クロック発生回路は、前記第1の接点に前記クロックパルス信号を供給するとともに、前記第2の接点に前記クロックパルス信号と逆相の反転クロックパルス信号を供給するものとする。また、前記検波回路は、前記第1の接点と前記信号検出回路との間に設けられた第1の整流素子と、前記第2の接点と前記信号検出回路との間に設けられた第2の整流素子とを有し、これら第1および第2の整流素子によって前記クロックパルス信号および反転クロックパルス信号を検波して前記電圧信号を出力するものとする。
【0015】
一方、請求項7の発明が講じた手段は、コントロール装置との間で第1および第2の接点を介してデータ通信を行うデータキャリア装置として、前記第1および第2の接点間の電圧を整流する整流回路と、前記整流回路によって整流された電圧を平滑化して当該データキャリア装置の動作電圧として供給する平滑回路と、前記第1および第2の接点の少なくとも一方に供給された信号を検波して電圧信号として出力する検波回路と、前記電圧信号のレベル変化を受信信号として検出する信号検出回路とを備えたものとする。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
【0017】
(第1の実施形態)
図1は、本発明の第1の実施形態であるデータ通信システムの構成を示す。本実施形態のデータ通信システムはコントロール装置1とデータキャリア装置2Aとからなり、これら装置間で、第1の接点Aおよび第2の接点Bの2点のみを介して、データ通信を行うものである。なお、図1において、図6に示したデータ通信システムにおける構成要素と機能が共通のものについては同じ符号を付し、説明を省略する。
【0018】
信号検出回路22は、後述する電圧信号Vsigに重畳されている信号を受信信号RSとして検出する。一方、図6に示した信号検出回路22は、前述したように第2の動作電圧Vin(C−D間の電圧)に重畳された信号を受信信号RSとして検出するものであった。このように、本実施形態の信号検出回路22と図6に示した信号検出回路22とは、受信信号RSを検出する基となる信号が異なるのみであり、内部構成は同様のものである。
【0019】
平滑回路23は、整流回路21によって整流された電圧を平滑化し、データキャリア装置2Aに第2の動作電圧Vinとして供給する。平滑回路23は、たとえば、容量素子やフィルタ回路によって実現することができる。
【0020】
検波回路24は、接点Aと信号検出回路22との間に設けられたpMOSトランジスタTr1(本発明の第1の整流素子に相当する。)と、接点Bと信号検出回路22との間に設けられたpMOSトランジスタTr2(本発明の第2の整流素子に相当する。)とを有し、これらpMOSトランジスタTr1,Tr2によって信号CK,ICKを検波し、電圧信号Vsigを出力する。
【0021】
pMOSトランジスタTr1,Tr2は、いずれも、ソースとゲートとが接続された、いわゆるダイオード接続の状態にある。これにより、pMOSトランジスタTr1,Tr2は、ドレインをアノード、ソースをカソードとするダイオードとして動作する。そして、pMOSトランジスタTr1は、クロックパルス信号CKがハイレベルのとき、このハイレベルの電圧を電圧信号Vsigとして出力する。同様に、pMOSトランジスタTr2は、反転クロックパルス信号ICKがハイレベルのとき、このハイレベルの電圧を電圧信号Vsigとして出力する。すなわち、検波回路24は、実質的に、接点A,B間の電圧を全波整流している。さらに、pMOSトランジスタTr1,Tr2は、基板バイアスとして第2の動作電圧Vinが与えられている。
【0022】
次に、上記のとおりに構成された本実施形態のデータ通信システムの動作について、特に、コントロール装置1からデータキャリア装置2Aへのデータ伝送および電力供給について、図2のタイミングチャートを参照しながら詳細に説明する。
【0023】
コントロール装置1において、クロック発生回路12の入力端子にはコントロール装置1の動作クロックCK1(図2(a))が入力され、インバータ12aから動作クロックCK1と同相のクロックパルス信号CK(図2(c))が出力されるとともに、インバータ12bから動作クロックCK1と逆相の反転クロックパルス信号ICK(図2(d))が出力される。そして、送信信号TS(図2(b))が“L”レベルのとき、送信回路14のMOSトランジスタ14aは導通状態になるので、電圧レベル発生回路13から出力される第1の動作電圧Voutは、電源11の電圧のR1/(R1+R2)倍になる。一方、第1の送信信号TS1が“H”レベルのとき、MOSトランジスタ14aは非導通状態になるので、第1の動作電圧Voutは電源11の電圧になる。すなわち、信号CK,ICKの電圧レベルは、送信信号TSが“L”のときは小さくなる一方、“H”のときは大きくなる。信号CK,ICKは、接点A,Bにそれぞれ出力される。
【0024】
データキャリア装置2Aは、接点A,Bからクロックパルス信号CKおよび反転クロックパルス信号ICKを受ける。この信号CK,ICKは整流回路21によって整流され、さらに、平滑回路23によって平滑化される。これによりデータキャリア装置2Aの動作電圧である第2の動作電圧Vin(図2(e))が生成される。一方、信号CK,ICKは、検波回路24によって検波され、電圧信号Vsig(図2(f))が出力される。図2(f)からわかるように、電圧信号Vsigには送信信号TSの変化が電圧レベルとして現れている。信号検出回路22は、この電圧信号Vsigのレベル変化を受信信号RSとして検出する。
【0025】
以上、本実施形態によると、データキャリア装置2A側において、整流回路21および平滑回路23によって、接点A,B間に与えられた電圧、つまりコントロール装置1から供給されたクロックパルス信号CKおよび反転クロックパルス信号ICKを基にして、平滑化された第2の動作電圧Vinが生成される。また、検波回路24および信号検出回路22によって、信号CK,ICKから、容易かつ正確に受信信号RSを検出することができる。
【0026】
なお、pMOSトランジスタTr1,Tr2の基板バイアスとして、必ずしも第2の動作電圧Vinを与える必要はなく、たとえば、ソース電極と基板電極とを接続するようにしてもよい。
【0027】
また、検波回路24が有する整流素子は、必ずしもpMOSトランジスタである必要はなく、たとえば、nMOSトランジスタやダイオードであってもよい。図3は、本実施形態の検波回路24とは異なる構成の検波回路の回路図である。同図(a)は、ダイオード接続されたnMOSトランジスタTr1a,Tr2aによって構成された検波回路24Aである。一方、同図(b)は、ダイオードD1,D2によって構成された検波回路24Bである。これら検波回路24A,24Bは、本実施形態の検波回路24と同様に作用するものである。
【0028】
また、トランジスタはMOSFETに限らず、JFETやMESFETやバイポーラであってもよい。また、必ずしも同一のチャネル型のトランジスタを対にして用いる必要はなく、CMOSで構成することも可能である。
【0029】
(第2の実施形態)
図4は、本発明の第2の実施形態であるデータ通信システムの構成を示す。本実施形態のデータ通信システムはコントロール装置1Aとデータキャリア装置2Bとからなり、これら装置間で、第1の接点Aおよび第2の接点Bの2点のみを介して、データ伝送を行うものである。本実施形態は、コントロール装置1Aからデータキャリア装置2Bへのデータ通信が第1の接点Aに供給されるクロックパルス信号CKによってのみ行われ、第2の接点Bは接地されている点で、第1の実施形態とは異なっている。なお、図4において、図1および図6に示したデータ通信システムにおける構成要素と機能が共通のものについては同じ符号を付し、説明を省略する。
【0030】
クロック発生回路12Aは、インバータ12cを有し、クロック信号CK1と逆相のクロックパルス信号CKを接点Aに供給する。このクロックパルス信号CKの電圧レベルは、第1の動作電圧Voutに応じて変化する。
【0031】
検波回路24Cは、接点Aと信号検出回路22との間に設けられたpMOSトランジスタTr1(本発明の整流素子に相当する。)を有し、このpMOSトランジスタTr1によって信号CKを検波し、電圧信号Vsigを出力する。
【0032】
pMOSトランジスタTr1は、第1の実施形態のデータ通信システムにおける検波回路24と同様に、ソースとゲートとが接続された、いわゆるダイオード接続の状態にある。そして、pMOSトランジスタTr1は、クロックパルス信号CKがハイレベルのとき、このハイレベルの電圧を電圧信号Vsigとして出力する。すなわち、検波回路24Cは、実質的に、接点Aの電圧を半波整流している。なお、pMOSトランジスタTr1には、基板バイアスとして第2の動作電圧Vinが与えられている。
【0033】
次に、上記のとおりに構成された本実施形態のデータ通信システムの動作について、特に、コントロール装置1Aからデータキャリア装置2Bへのデータ伝送および電力供給について、図5のタイミングチャートを参照しながら詳細に説明する。
【0034】
コントロール装置1Aにおいて、クロック発生回路12Aの入力端子にはコントロール装置1の動作クロックCK1(図5(a))が入力され、インバータ12cから動作クロックCK1と逆相のクロックパルス信号CK(図5(c))が出力される。第1の動作電圧Voutは送信信号TS(図5(b))に応じて変化し、この変化に応じて、信号CKの電圧レベルが変化する。そして、信号CKは接点Aに出力される。
【0035】
データキャリア装置2Bは、接点Aからクロックパルス信号CKを受ける。そして、整流回路21によって接点A,B間の電圧が整流され、さらに、平滑回路23によって平滑化される。これによりデータキャリア装置2Bの動作電圧である第2の動作電圧Vin(図5(d))が生成される。一方、信号CKは、検波回路24Cによって検波され、電圧信号Vsig(図5(e))が出力される。図5(e)からわかるように、電圧信号Vsigには送信信号TSの変化が電圧レベルとして現れている。信号検出回路22は、この電圧信号Vsigのレベル変化を受信信号RSとして検出する。
【0036】
以上、本実施形態によると、データキャリア装置2B側において、整流回路21および平滑回路23によって、接点Aに与えられた電圧、つまりコントロール装置1Aから供給されたクロックパルス信号CKを基にして、平滑化された第2の動作電圧Vinが生成される。また、検波回路24Cおよび信号検出回路22によって、信号CKから、容易かつ正確に受信信号RSを検出することができる。
【0037】
なお、検波回路24CにおけるpMOSトランジスタの他の素子への置換可能性については、第1の実施形態で説明したとおりである。
【0038】
【発明の効果】
以上、本発明によると、コントロール装置とデータキャリア装置とが互いに2点の接点を介してデータ通信を行うデータ通信システムにおいて、コントロール装置から供給されたクロックパルス信号を基にして、データキャリア装置側で平滑化された動作電圧を得ることができるとともに、このクロックパルス信号に重畳された信号を、容易かつ正確に抽出することができる。これにより、データキャリア装置の回路動作の安定化が図れるとともに、コントロール装置からデータキャリア装置へ、データを正確に伝送することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態であるデータ通信システムの構成図である。
【図2】図1のデータ通信システムのタイミングチャートである。
【図3】図1のデータ通信システムにおける検波回路とは異なる構成の検波回路の回路図である。
【図4】本発明の第2の実施形態であるデータ通信システムの構成図である。
【図5】図4のデータ通信システムのタイミングチャートである。
【図6】先願に開示されたデータ通信システムの構成図である。
【図7】図6のデータ通信システムのタイミングチャートである。
【符号の説明】
1,1A コントロール装置
2A,2B データキャリア装置
11 電源
12,12A クロック発生回路
13 電圧レベル発生回路
14 送信回路
21 整流回路
22 信号検出回路
23 平滑回路
24,24A,24B,24C 検波回路
A 第1の接点
B 第2の接点
Tr1 pMOSトランジスタ(第1の整流素子)
Tr2 pMOSトランジスタ(第2の整流素子)
Tr1a nMOSトランジスタ(第1の整流素子)
Tr2a nMOSトランジスタ(第2の整流素子)
D1 ダイオード(第1の整流素子)
D2 ダイオード(第2の整流素子)
CK クロックパルス信号
ICK 反転クロックパルス信号
Vout 第1の動作電圧
Vin 第2の動作電圧
Vsig 電圧信号
TS 送信信号
RS 受信信号

Claims (7)

  1. コントロール装置とデータキャリア装置とが、第1および第2の接点を介してデータ通信を行うシステムであって、
    前記コントロール装置は、
    電力を供給する電源と、
    クロックパルス信号を生成し、前記第1および第2の接点の少なくとも一方に供給するクロック発生回路と、
    前記電源の電圧を変換し、前記クロック発生回路に第1の動作電圧として供給する電圧レベル発生回路と、
    前記電圧レベル発生回路が生成する前記第1の動作電圧を、送信信号に応じて変化させる送信回路とを備えたものであり、
    前記データキャリア装置は、
    前記第1および第2の接点間の電圧を整流する整流回路と、
    前記整流回路によって整流された電圧を平滑化し、当該データキャリア装置に第2の動作電圧として供給する平滑回路と、
    前記第1および第2の接点の少なくとも一方に供給された前記クロックパルス信号を検波し、電圧信号として出力する検波回路と、
    前記電圧信号のレベル変化を、受信信号として検出する信号検出回路とを備えたものである
    ことを特徴とするデータ通信システム。
  2. 請求項1記載のデータ通信システムにおいて、
    前記検波回路は、前記クロックパルス信号が供給された前記接点と前記信号検出回路との間に設けられた整流素子を有するものである
    ことを特徴とするデータ通信システム。
  3. 請求項2記載のデータ通信システムにおいて、
    前記整流素子は、ダイオードである
    ことを特徴とするデータ通信システム。
  4. 請求項2記載のデータ通信システムにおいて、
    前記整流素子は、ダイオード接続されたトランジスタである
    ことを特徴とするデータ通信システム。
  5. 請求項4記載のデータ通信システムにおいて、
    前記トランジスタは、pMOSトランジスタであり、
    前記pMOSトランジスタは、基板バイアスとして、前記第2の動作電圧が与えられる
    ことを特徴とするデータ通信システム。
  6. 請求項1記載のデータ通信システムにおいて、
    前記クロック発生回路は、
    前記第1の接点に前記クロックパルス信号を供給するとともに、前記第2の接点に前記クロックパルス信号と逆相の反転クロックパルス信号を供給するものであり、
    前記検波回路は、
    前記第1の接点と前記信号検出回路との間に設けられた第1の整流素子と、
    前記第2の接点と前記信号検出回路との間に設けられた第2の整流素子とを有し、
    これら第1および第2の整流素子によって前記クロックパルス信号および反転クロックパルス信号を検波し、前記電圧信号として出力するものである
    ことを特徴とするデータ通信システム。
  7. コントロール装置との間で、第1および第2の接点を介してデータ通信を行うデータキャリア装置であって、
    前記第1および第2の接点間の電圧を整流する整流回路と、
    前記整流回路によって整流された電圧を平滑化し、当該データキャリア装置の動作電圧として供給する平滑回路と、
    前記第1および第2の接点の少なくとも一方に供給された信号を検波し、電圧信号として検出する検波回路と、
    前記電圧信号のレベル変化を、受信信号として検出する信号検出回路とを備えた
    ことを特徴とするデータキャリア装置。
JP2002218416A 2002-07-26 2002-07-26 データ通信システムおよびデータキャリア装置 Pending JP2004062422A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002218416A JP2004062422A (ja) 2002-07-26 2002-07-26 データ通信システムおよびデータキャリア装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002218416A JP2004062422A (ja) 2002-07-26 2002-07-26 データ通信システムおよびデータキャリア装置

Publications (1)

Publication Number Publication Date
JP2004062422A true JP2004062422A (ja) 2004-02-26

Family

ID=31939613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002218416A Pending JP2004062422A (ja) 2002-07-26 2002-07-26 データ通信システムおよびデータキャリア装置

Country Status (1)

Country Link
JP (1) JP2004062422A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123035A (ja) * 2007-11-16 2009-06-04 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123035A (ja) * 2007-11-16 2009-06-04 Hitachi Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US7876150B2 (en) ASK demodulator, communication module, communication device, and ASK demodulation method
US6134130A (en) Power reception circuits for a device receiving an AC power signal
US20150365013A1 (en) RF-DC Power Converter
JP2016220351A (ja) 同期整流回路、その制御回路、ワイヤレス受電装置および電子機器
CN101605114A (zh) 解调器
US20040072552A1 (en) Wireless communication medium and method for operating the same
JP4263023B2 (ja) 2線式データ通信方法、システム、コントロール装置およびデータ記憶装置
JP2006101670A (ja) 整流回路
KR100777766B1 (ko) 리액턴스 조정 시스템, 이것을 사용한 트랜시버 및 송신 장치, 및 리액턴스 조정 방법, 송신 방법, 및 수신 방법
US7792514B2 (en) Envelope detector for AM radio
JP2005033534A (ja) 信号伝送方法
JP3519708B2 (ja) データ通信システム
JP2004062422A (ja) データ通信システムおよびデータキャリア装置
JP6158610B2 (ja) 復調器およびそれを用いた、制御回路、ワイヤレス送電装置
US7795971B2 (en) Electronic circuit and electronic device
US6727737B2 (en) Delay locked loop design with diode for loop filter capacitance leakage current control
CN107294409B (zh) 有源整流器
JP5301030B2 (ja) 受信装置、リモコンシステム
JP4430117B2 (ja) データ記憶装置
JP6492848B2 (ja) 復調回路及びこれを用いた無線タグ装置
US20230074648A1 (en) Touch sensor device and electronic device equipped with touch sensor device
JP3850297B2 (ja) 接触式データキャリア
JP2003169002A (ja) データ通信システムおよびコントロール装置
KR101839081B1 (ko) 오프셋 캘리브레이션 기능이 내장된 ask 디모듈레이터 및 이를 포함하는 nfc 태그
US20050133603A1 (en) Integrated circuit comprising a clock generator, a chip card comprising one such integrated circuit and the associated clock generation method