KR101839081B1 - 오프셋 캘리브레이션 기능이 내장된 ask 디모듈레이터 및 이를 포함하는 nfc 태그 - Google Patents

오프셋 캘리브레이션 기능이 내장된 ask 디모듈레이터 및 이를 포함하는 nfc 태그 Download PDF

Info

Publication number
KR101839081B1
KR101839081B1 KR1020160160110A KR20160160110A KR101839081B1 KR 101839081 B1 KR101839081 B1 KR 101839081B1 KR 1020160160110 A KR1020160160110 A KR 1020160160110A KR 20160160110 A KR20160160110 A KR 20160160110A KR 101839081 B1 KR101839081 B1 KR 101839081B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
input
ask
control signals
Prior art date
Application number
KR1020160160110A
Other languages
English (en)
Inventor
김성완
이평한
박광범
천성훈
류창호
Original Assignee
쓰리에이로직스(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리에이로직스(주) filed Critical 쓰리에이로직스(주)
Priority to KR1020160160110A priority Critical patent/KR101839081B1/ko
Application granted granted Critical
Publication of KR101839081B1 publication Critical patent/KR101839081B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

NFC IC가 개시된다. 상기 NFC IC는 ASK 변조된 RF 입력 신호를 정류하여 정류된 신호를 출력하는 정류기와, 상기 정류기로부터 출력된 상기 정류된 신호를 제어 신호들에 응답하여 트래킹하고, 트래킹의 결과에 따라 제1입력 신호를 생성하는 오프셋 캘리브레이터와, 상기 제1입력 신호와 기준 신호를 수신하여 비교하고, 비교 신호를 출력하는 비교기를 포함한다.

Description

오프셋 캘리브레이션 기능이 내장된 ASK 디모듈레이터 및 이를 포함하는 NFC 태그{ASK DEMODULATOR HAVING OFFSET CALIBRATION FUNCTION AND NFC TAG INCLUDING THE SAME}
본 발명의 개념에 따른 실시 예는 ASK(amplitude shift keying) 디모듈레이터에 관한 것으로, 특히 오프셋 캘리브레이션(offset calibration) 기능이 내장된 ASK 디모듈레이터와 이를 포함하는 NFC(Near Field Communication) 태그에 관한 것이다.
NFC(near field communication)는 근거리 통신 규약으로서 13.56MHz의 주파수 대역을 사용하여 10cm 이내의 이동 통신 기기, 가전제품, PC들 사이의 통신을 지원하고, 교통카드, 출입통제, 또는 전자화폐 등에 사용되고 응용되고 있다.
NFC의 국제 표준은 ISO/IEC-18092이고, 비접촉식 근접형 IC 카드 표준 ISO/IEC-14443은 변조 방식에 따라 ISO/IEC-14443A와 ISO/IEC-14443B로 나누며, NFC 리더와 리더 통신을 위한 능동 모드와 상기 NFC 리더와 태크 통신을 위한 수동 모드를 지원한다.
NFC 아날로그 프론트엔드(analog frontend)는 데이터의 송수신을 위한 ASK 복조기와 부하 변조기를 포함한다. 상기 ASK 복조기는 NFC 리더로부터 유기된 ASK 신호를 수신하고, 포락선 검출기는 상기 ASK 신호의 윗부분을 검출한다. 검출된 신호는 비교기의 기준 전압과 비교되고, 비교 결과에 따라 상기 ASK 신호를 데이터로서 복조되고, 복조된 신호는 디지털 블록으로 전달된다.
1. 공개번호: 특2001-0083951 (2001년 09월03일 공개) 2. 공개번호: 10-2011-0060204 (2011년 06월 08일 공개)
본 발명이 이루고자 하는 기술적인 과제는 복조 성능을 향상시키기 위해 RF(Radio frequency) 입력 신호를 트래킹(tracking)한 후, 그 결과에 따라 ASK 복조기의 비교기의 오프셋을 자동으로 캘리브레이션할 수 있는 ASK 디모듈레이터 및 이를 포함하는 NFC 태그를 제공하는 것이다.
본 발명의 실시 예에 따른 NFC IC는 ASK 변조된 RF 입력 신호를 정류하여 정류된 신호를 출력하는 정류기와, 상기 정류기로부터 출력된 상기 정류된 신호를 제어 신호들에 응답하여 트래킹하고, 트래킹의 결과에 따라 제1입력 신호를 생성하는 오프셋 캘리브레이터와, 상기 제1입력 신호와 기준 신호를 수신하여 비교하고, 비교 신호를 출력하는 비교기를 포함한다.
상기 NFC IC는 상기 비교 신호를 수신하고, 상기 비교 신호의 레벨이 변할 때까지 상기 제어 신호들을 변화시키는 제어 회로를 더 포함한다.
본 발명의 실시 예에 따른, ASK 디모듈레이터를 포함하는 집적 회로에서, 상기 ASK 디모듈레이터는 반파 정류된 ASK 변조 신호의 전압을 분배하여 제1입력 전압을 생성하는 전압 분배기와, 상기 제1입력 전압과 기준 전압을 비교하고, 복조 신호를 생성하는 비교기와, 상기 전압 분배기와 접지 사이에 접속되고, 상기 제1입력 전압과 제어 신호들에 응답하여 상기 제1입력 전압의 레벨을 조절하는 오프셋 캘리브레이터를 포함한다.
본 발명의 실시 예에 따른 본 발명의 실시 예에 따른 ASK 디모듈레이터 및 이를 포함하는 NFC IC는 RF(radio frequency) 입력 신호를 트래킹(tracking)한 후, 그 결과에 따라 상기 ASK 디모듈레이터의 비교기의 오프셋을 자동으로 캘리브레이션할 수 있는 효과가 있다. 따라서, 상기 ASK 디모듈레이터는 ASK 변조된 입력 신호를 정확하게 복조할 수 있으므로, 상기 ASK 디모듈레이터의 복조 성능이 향상되는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 NFC 태그 IC 또는 NFC 브리지 IC를 포함하는 전자 장치의 블록도이다.
도 2는 도 1의 RF 인터페이스에 포함된 정류기와 복조기의 실시 예를 나타내는 회로도이다.
도 3은 도 2의 RF 입력 신호를 트래킹하여 비교기의 오프셋 캘리브레이션 기능을 수행하는 오프셋 캘리브레이터의 실시 예를 나타내는 회로도이다.
도 4는 본 발명의 실시 예에 따른 오프셋 캘리브레이터의 작동을 개념적으로 설명하는 타이밍 도이다.
도 5는 도 3의 오프셋 캘리브레이터의 작동과 이에 따른 비교기의 출력 전압을 나타낸다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 NFC 태그 IC 또는 NFC 브리지 IC를 포함하는 전자 장치의 블록도이다.
도 1을 참조하면, NFC 태그(또는 NFC 브리지(100))는 안테나(ANT)와 NFC 태그 IC(또는 NFC 브리지 IC: 110)를 포함한다. NFC 브리지(bridge)는 다이나믹 (dynamic) NFC 태그라고도 한다. 여기서, NFC 브리지(또는 NFC 브리지 IC)는 각종 장치와 전자 장치 내부에 배치된 NFC 컨트롤러 (또는 NFC 컨트롤러 칩)을 연결하는 장치(또는 칩)를 의미할 수 있다. 본 명세서에 기재된 본 발명의 기술적 사상이 구현된 NFC IC는 NFC 태그 IC와 NFC 브리지 IC 모두를 포함하는 넓은 의미의 IC로 해석된다. 이하에서는 NFC 태그 IC를 위주로 설명하나 본 발명의 기술적 사상에 이에 한정되는 것은 아니다.
전자 장치(100)는 NFC 태그 또는 모바일 장치를 의미할 수 있다. 상기 모바일 장치는 NFC를 이용하여 RF 신호를 주고받을 수 있는 이동 전화기, 스마트폰, 태블릿 PC, 모바일 인터넷 장치(mobile internet device(MID)), 사물 인터넷 (Internet of things(IoT)) 장치, IoE(Internet of Everything) 장치, 또는 웨어러블(wearable) 장치를 의미한다.
NFC 태그 IC(또는 NFC 브리지 IC: 110)는 안테나(ANT)를 통해 NFC 리더의 기능을 갖는 모바일 장치와 RF 신호를 주고받을 수 있다. NFC 태그 IC(110)는 안테나 (ANT)에 연결된 마이크로 칩을 의미할 수 있다. 안테나(ANT)는 NFC 태그 IC(110)에 배치된 패드들에 접속될 수 있고, 상기 패드들 사이에는 커패시터(C0)가 배치될 수 있다.
NFC 태그 IC(110)는 RF 인터페이스(120), 전력 관리 회로(130), 내부 오실레이터(140), 및 디지털 로직(또는 디지털 로직 회로)으로 불리는 제어 회로(150)를 포함할 수 있다. 구성 요소들(120, 130, 140, 및 150)은 하나의 실리콘 기판 (silicon substrate)에 구현(또는 형성)될 수 있다.
RF 인터페이스(120)를 통해 제어 회로(150)와 안테나는 신호(또는 ASK 변조된 신호 또는 RF 데이터)를 주고받을 수 있다. RF 인터페이스(120)는 정류기(122), 변조기와 복조기를 포함하는 변조기/복조기(modulator/demodulator; 124), 및 파워-온 리셋 회로(power on reset(POR))와 클락 추출기(126)를 포함하는 POR/클락 추출기(126)할 수 있다.
정류기(122)는 ASK 변조된 입력 신호(또는 입력 전압)를 수신하여 정류할 수 있다. 변조기는 안테나(ANT)를 통해 전자 장치(100)의 외부로 출력될 ASK 변조된 RF 신호를 생성할 수 있고, 복조기(예컨대, 10% ASK 디모듈레이터)는 안테나(ANT)를 통해 전자 장치(100)의 외부로부터 전송된 ASK 변조된 RF 신호를 수신하여 복조하고, 복조 신호(CS)를 생성하고, 복조 신호(CS)를 제어 회로(150)로 전송할 수 있다. 또한, 복조기는 복조 신호(CS)에 기초하여 제어 회로(150)에 의해 생성된 제어 신호들(CNT)을 수신하고, 제어 신호들(CNT)에 기초하여 복조 신호(CS)를 복조하는 비교기의 성능(예컨대, 상기 비교기의 오프셋)을 조절(calibrate)할 수 있다.
POR은 파워-온 리셋 신호를 생성하고, 생성된 파워-온 리셋 신호를 제어 회로(150)로 출력할 수 있다. 클락 추출기는 ASK 변조된 RF 입력 신호로부터 클락 신호를 추출하고(또는 ASK 변조된 RF 입력 신호에 기초하여 클락 신호를 생성하고), 상기 클락 신호를 위상 복조기로 전송할 수 있다.
전력 관리 회로(130)는 NFC 태그 IC(110)에 구현된 구성 요소들 각각에 의해 사용될 전압(또는 전력(power))을 관리할 수 있다. 내부 오실레이터(140)는 NFC 태그 IC(110)에 구현된 구성 요소들 각각에 의해 사용될 클락 신호를 생성할 수 있다.
제어 회로(150)는 NFC 태그 IC(110)에 구현된 구성 요소들 각각의 작동을 제어할 수 있다. 특히, 제어 회로(150)는 변조기/복조기(124)로부터 출력된 복조 신호(CS)에 기초하여 제어 신호들(CNT) 각각의 레벨을 가변할 수 있고, POR/클락 추출기(126)로부터 출력된 파워-온 리셋 신호에 응답하여 오프셋 캘리브레이터의 작동의 시작 타이밍을 제어하고, 복조 신호(CS)의 레벨 천이(level transition)에 응답하여 상기 오프셋 캘리브레이터의 작동의 종료 타이밍을 제어할 수 있다.
도 2는 도 1의 RF 인터페이스에 포함된 정류기와 복조기의 실시 예를 나타내는 회로도이다. NFC 태그(110)의 RF 인터페이스(120)에 구현(또는 배치)되는 정류기(122)와 복조기(124)의 구성과 작동은 도 1과 도 2를 참조하여 상세히 설명된다.
정류기(122)는 ASK 변조된 RF 입력 신호들(LA와 LB) 각각을 정류하여 정류된 신호(VDD)를 출력할 수 있다. 정류기(122)는 트랜지스터들(N1~N5)을 포함하고, 각 트랜지스터(N1~N5)는 MOSFET로 구현될 수 있다. 제1트랜지스터(N1)는 제1RF 입력 신호(LA)가 전송되는 제1전송 라인과 제2RF 입력 신호(LB)가 전송되는 제2전송 라인 사이에 접속되고, 증폭기(122-1)의 출력 신호(VG)에 응답하여 온 또는 오프될 수 있다.
예컨대, 제1트랜지스터(N1)는 AC 션트(shunt) 회로로 작동할 수 있고, 증폭기(122-1)는 상기 AC 션트 회로를 제어하는 제어 신호(VG)를 생성하는 AC 션트 제어 회로의 기능을 수행할 수 있다. 예컨대, 상기 AC 션트 회로가 온(on) 되면, 제1전송 라인을 통해 전송되는 제1RF 입력 신호(LA)의 전류의 일부는 상기 제1전송 라인을 통해 흐르고 제1RF 입력 신호(LA)의 전류의 나머지 일부는 상기 AC 션트 회로를 통해 제2전송 라인 쪽으로 흐른다. 이와 동시에, 상기 제2전송 라인을 통해 전송되는 제2RF 입력 신호(LB)의 전류의 일부는 상기 제2전송 라인을 통해 흐르고 제2RF 입력 신호(LB)의 전류의 나머지 일부는 상기 AC 션트 회로를 통해 상기 제1전송 라인 쪽으로 흐른다.
제2트랜지스터(N2)와 제3트랜지스터(N3)는 상기 제1전송 라인과 상기 제2전송 라인 사이에 직렬로 접속되고, 제2트랜지스터(N2)는 상기 제2전송 라인의 전압에 따라 온(on) 또는 오프(off) 되고, 제3트랜지스터(N3)는 상기 제1전송 라인의 전압에 따라 온 또는 오프되고, 제2트랜지스터(N2)와 제3트랜지스터(N3)의 공통 노드는 접지에 연결된다. 제4트랜지스터(N4)는 상기 제1전송 라인과 정류기(122)의 출력 단자 사이에 연결되고, 상기 제1전송 라인의 전압에 따라 온 또는 오프된다. 제5트랜지스터(N5)는 상기 제2전송 라인과 정류기(122)의 상기 출력 단자 사이에 연결되고, 상기 제2전송 라인의 전압에 따라 온 또는 오프된다. 예컨대, 각 트랜지스터(N4와 N5)는 다이오드-연결된(diode-connected) 트랜지스터일 수 있다.
커패시터(C1)는 정류기(122)의 상기 출력 단자와 접지 사이에 연결되고, 정류된 신호(VDD)에 해당하는 전하들을 저장하는 기능을 수행할 수 있다.
증폭기(122-1)는 감쇠기(122-2)의 출력 신호와 기준 신호(VREF) 사이의 전압 차이를 증폭하여 출력 신호(VG)를 제1트랜지스터(N1)의 게이트 단자로 출력한다. 감쇠기(122-2)는 상기 제2전송 라인의 전압을 감쇠시켜 기준 신호(VREF)와 비교되는 전압을 생성할 수 있다.
예컨대, 감쇠기(122-2)는 입력 RF 신호를 제한하는 RF 리미터(limiter)의 기능을 수행할 수 있고, 제2RF 입력 신호(LB)의 레벨이 감쇠기(122-2)에 설정된 기준 레벨과 같거나 클 때, 제1트랜지스터(N1)의 작동을 제어하기 위한 출력 신호를 증폭기(122-1)로 전송한다. 증폭기(122-1)는 감쇠기(122-2)의 출력 신호와 기준 신호 (VREF)를 이용하여 제1트랜지스터(N1)를 제어하는 신호(VG)를 출력한다. 제1트랜지스터(N1)가 온되면, 각 RF 입력 신호(LA와 LB)의 레벨은 낮아진다.
복조기(124)는 정류된 신호(VDD), 바이어스 전압(NVB), 제어 신호들(CNT), 및 기준 신호(VREF)를 이용하여 정류된 신호(VDD)를 복조하고, 비교 신호(CS)로서 복조 신호를 생성하고, 비교 신호(CS)를 제어 회로(150)로 출력할 수 있다.
복조기(124)는 비교기(201), DC 션트 회로, 저항들(R1, R2, 및 R3)을 포함하는 전압 분배기, 및 오프셋 캘리브레이터(또는 오프셋 조절기; 205)를 포함할 수 있다.
비교기(201)는 정류된 신호(VDD) 보다 낮은 제1입력 신호(VDIV)와 기준 신호 (VREF)의 전압 차이를 비교(또는 증폭)하고, 비교(또는 증폭)의 결과에 따라 비교 신호(CS)를 복조 신호로서 출력할 수 있다. 제1입력 신호(VDIV)는 제1입력 전압이고, 기준 신호(VREF)는 기준 전압일 수 있다.
비교기(201)는 증폭기를 포함할 수 있고, 상기 증폭기는, 바이어스 전류(IBIAS)를 이용하여, 제1입력 단자(예컨대, 양의 입력 단자)로 입력되는 제1입력 신호(VDIV)와 제2입력 단자(예컨대, 음의 입력 단자)로 입력되는 기준 신호(VREF)의 전압 차이를 증폭하고, 증폭의 결과에 따라 비교 신호(CS)를 복조 신호로서 출력할 수 있다.
도 2에서는 제1입력 신호(VDIV)가 양의 입력 단자로 입력되고 기준 신호 (VREF)가 음의 입력 단자로 입력되는 실시 예에 도시되어 있으나, 실시 예들에 따라 제1입력 신호(VDIV)가 음의 입력 단자로 입력되고 기준 신호(VREF)가 양의 입력 단자로 입력되도록 변경될 수 있다.
DC 션트 회로는 제6트랜지스터(N6)와 커패시터(C2)를 포함하고, DC 션트 기능을 수행하는 제6트랜지스터(N6)는 비교 신호(CS)에 응답하여 온 또는 오프될 수 있다. 상기 DC 션트 회로의 기능은 앞에서 설명한 AC 션트 회로의 기능과 동일 또는 유사하므로, 이에 대한 설명은 생략한다. 커패시터(C2)는 정류기(122)의 출력 단자와 비교기(201)의 출력 단자 사이에 접속될 수 있다.
저항들(R1, R2, 및 R3)을 포함하는 전압 분배기는 정류기(122)에 의해 정류된 신호(VDD), 예컨대 반파 정류된 ASK 변조 신호(VDD)의 전압을 분배(divide)하여 제1입력 신호(VDIV)를 생성할 수 있다. 각 저항(R1, R2, 및 R3)의 저항값은 서로 동일하게 또는 서로 다르게 설계될 수 있다.
오프셋 캘리브레이터(또는 오프셋 조절기; 205)는 상기 전압 분배기와 접지 사이에 연결되고, 제1입력 신호(VDIV)와 제어 신호들(CNT)에 응답하여 제1입력 신호(VDIV)의 전압 레벨을 캘리브레이션(또는 조절) 할 수 있다. 예컨대, 오프셋 캘리브레이터(205)는 정류기(122)로부터 출력된 정류된 신호(VDD)를 제어 신호들 (CNT)에 기초하여 트래킹하고, 트래킹의 결과에 따라 제1입력 신호(VDIV)의 전압 레벨을 조절할 수 있다.
제어 회로(150)는 비교 신호(CS)를 수신하고, 비교 신호(CS)의 레벨이 변할 때까지 제어 신호들(CNT) 각각의 레벨을 변환시킬 수 있다.
비교기(201)는 제1입력 단자로 입력되는 제1입력 신호(VDIV)와 제2입력 단자로 입력되는 기준 신호(VREF)를 수신하여 비교하고(또는 제1입력 신호(VDIV)와 기준 신호(VREF)의 차이를 증폭하고), 비교(또는 증폭)의 결과에 해당하는 비교 신호 (CS)를 복조 신호로서 출력할 수 있다.
도 3은 도 2의 RF 입력 신호를 트래킹하여 비교기의 오프셋 캘리브레이션 기능을 수행하는 오프셋 캘리브레이터의 실시 예를 나타내는 회로도이다. 도 3을 참조하면, 오프셋 캘리브레이터(205)는 전류 바이어스 트랜지스터들(BT1~BT5)과 스위치 트랜지스터들(CT1~CT5)을 포함한다.
전류 바이어스 트랜지스터들(BT1~BT5) 각각은 제1입력 신호(VDIV)를 수신하는 비교기(121)의 제1입력 단자에 병렬로 연결된다. 전류 바이어스 트랜지스터들 (BT1~BT5) 각각의 전류 구동 능력은 서로 다르고, 전류 바이어스 트랜지스터들 (BT1~BT5) 중에서 일부(BT1~BT4)는 하나의 핑거(finger)를 포함하고, 전류 바이어스 트랜지스터들(BT1~BT5) 중에서 나머지 일부(BT5)는 핑거들을 포함한다.
전류 바이어스 트랜지스터들(BT1~BT5) 각각은 NFC 태그 IC(110)에 구현된 바이어스 전압 생성기(미도시)로부터 출력된 바이어스 전압(NVB)에 응답하여 작동한다. 예컨대, 트랜지스터(BT1)의 전류 구동 능력이 1이라고 가정하면, 트랜지스터(BT2)의 전류 구동 능력이 2이고, 트랜지스터(BT3)의 전류 구동 능력은 4이고, 트랜지스터(BT4)의 전류 구동 능력은 8이고, 트랜지스터(BT3)의 전류 구동 능력은 16일 수 있다. 예컨대, 트랜지스터의 전류 구동 능력은 상기 트랜지스터의 채널 길이(channel length)와 채널 폭(channel width)의 비율에 따라 결정될 수 있다.
예컨대, 각 트랜지스터(BT4와 BT5)의 채널 길이와 채널 폭의 비율이 동일하더라도, 트랜지스터(BT5)가 트랜지스터 폴딩(transistor folding) 구조를 가질 때, 트랜지스터(BT5)의 전류 구동 능력은 트랜지스터(BT4)의 전류 구동 능력보다 크다. 언폴디드 구조를 갖는 트랜지스터(BT4)의 게이트(또는 핑거)가 하나이고 폴디드 구조를 갖는 트랜지스터(BT5)의 게이트가 두 개이고, 각 트랜지스터(BT4와 BT5)의 채널 길이와 채널 폭의 비율이 동일하면, 트랜지스터(BT5)의 전류 구동 능력은 트랜지스터(BT4)의 전류 구동 능력보다 2배 크다.
스위치 트랜지스터들(CT1~CT5) 각각은 전류 바이어스 트랜지스터들(BT1~BT5) 각각에 직렬로 연결된다. 스위치 트랜지스터들(CT1~CT5) 각각은 제어 신호들 (CNT<0>~CNT(4>, 집합적으로 CNT) 각각에 응답하여 스위칭 작동을 수행한다.
도 4는 본 발명의 실시 예에 따른 오프셋 캘리브레이터의 작동을 개념적으로 설명하는 타이밍 도이고, 도 5는 도 3의 오프셋 캘리브레이터의 작동과 이에 따른 비교기의 출력 전압을 나타낸다.
도 1부터 도 5를 참조하면, NFC 태그(110)의 POR은 ASK 변조된 RF 신호(RFI)가 수신되면, 파워-온 리셋 신호(PORS)를 제어 회로(150)로 전송한다. 제어 회로(150)는 파워-온 리셋 신호(PORS)에 응답하여 인터럽트 요청(IRQ)을 생성하고, 제어 회로(150)는 인터럽트 요청(IRQ)에 응답하여 오프셋 캘리브레이션 작동 (CALOP)을 수행한다.
오프셋 캘리브레이션 작동(CALOP)이 수행됨에 따라, 바이어스 전압 생성기는 하이 레벨을 갖는 바이어스 전압(NVB)을 생성하므로, 전류 바이어스 트랜지스들 (BT1~BT5) 각각은 온 상태로 변한다. 오프셋 캘리브레이션 작동(CALOP)이 수행됨에 따라, 제어 회로(150)는 제어 신호들(CNT<0>~CNT<4>) 각각의 비트를 LSB(least significant bit)부터 변경하기 시작한다.
예컨대, 제어 신호들(CNT<4:0>)이 '00000'로부터 '00001'로 변경되면, 오프셋 캘리브레이터(205)의 트랜지스터(CT1)가 턴온되고 제1입력 신호(VDIV)의 전압 레벨은 낮아진다. 제1입력 신호(VDIV)의 전압 레벨이 기준 신호(VREF)의 전압 레벨보다 높을 때, 비교기(201)는 하이 레벨을 갖는 비교 신호(CS)를 출력한다.
비교 신호(CS)가 하이 레벨일 때, 제어 회로(150)는 제어 신호들 (CNT<4:0>)을 '00001'로부터 '00010'으로 변경한다. 제어 신호들 (CNT<4:0>)이 '00001'로부터 '00010'으로 변경되면, 오프셋 캘리브레이터(205)의 트랜지스터(CT2)가 턴온되고 제1입력 신호(VDIV)의 전압 레벨은 낮아진다. 제1입력 신호(VDIV)의 전압 레벨이 기준 신호(VREF)의 전압 레벨보다 높을 때, 비교기(201)는 하이 레벨을 갖는 비교 신호(CS)를 출력한다.
제1시점(T1)에서, 제어 신호들(CNT<4:0>)이 '00101'일 때, 오프셋 캘리브레이터(205)의 트랜지스터들(CT3가 CT1)가 턴 온되고 제1입력 신호(VDIV)의 전압 레벨은 낮아진다. 제1입력 신호(VDIV)의 전압 레벨이 기준 신호(VREF)의 전압 레벨보다 높으므로, 비교기(201)는 하이 레벨을 갖는 비교 신호(CS)를 출력한다.
비교 신호(CS)가 하이 레벨일 때, 제1시점(T1)에서 제어 회로(150)는 제어 신호들(CNT<4:0>)을 '00101'로부터 '00110'으로 변경한다. 제어 신호들(CNT<4:0>)이 '00101'로부터 '00110'으로 변경되면, 오프셋 캘리브레이터(205)의 트랜지스터들(CT3과 CT2)이 턴온 되고 제1입력 신호(VDIV)의 전압 레벨은 낮아진다. 제1입력 신호(VDIV)의 전압 레벨이 기준 신호(VREF)의 전압 레벨보다 높으므로, 비교기 (201)는 하이 레벨을 갖는 비교 신호(CS)를 출력한다.
비교 신호(CS)가 하이 레벨일 때, 제3시점(T3)에서 제어 회로(150)는 제어 신호들(CNT<4:0>)을 '00110'으로부터 '00111'로 변경한다. 제어 신호들(CNT<4:0>)이 '00110'으로부터 '00111'로 변경되면, 오프셋 캘리브레이터(205)의 트랜지스터들(CT3, CT2, 및 CT1)이 턴온 되고 제1입력 신호(VDIV)의 전압 레벨은 낮아진다. 제1입력 신호(VDIV)의 전압 레벨이 기준 신호(VREF)의 전압 레벨보다 낮으므로, 비교기(201)는 로우 레벨을 갖는 비교 신호(CS)를 출력한다.
비교 신호(CS)가 로우 레벨일 때, 오프셋 캘리브레이터(205)는 제어 신호들(CNT<4:0>)을 '00111'으로 유지하고, 오프셋 캘리브레이션 작동(CALOP)을 중지한다. 즉, 비교기(201)의 오프셋이 캘리브레이션(또는 조절) 되었으므로, 비교기 (201)는 ASK 변조된 RF 입력 신호(LA 또는 LB)를 복조하여 복조 신호(CS)를 정확하게 생성할 수 있다.
오프셋 캘리브레이션 작동(CALOP)은 의미 있는 RF 신호가 입력되기 이전에 완료되어만, ASK 디모듈레이터(124)는 ASK 변조된 RF 신호를 정확하고 빠르게 복조할 수 있다. 도 1 내지 도 5를 참조하여 설명한 내용은 RFID 태그에도 적용될 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 전자 장치
110: NFC 태그 IC 또는 NFC 브리지 IC
120: RF 인터페이스
122: 정류기
124: 변조기/복조기
126: POR/클락 추출기
130: 전력 관리 회로
140: 내부 오실레이터
150: 제어 회로
201: 비교기
203: 증폭기
205: 오프셋 캘리브레이터 또는 오프셋 조절기
BT1~BT5: 전류 바이어스 트랜지스터들
CT1~CT5: 스위치 트랜지스터들

Claims (11)

  1. ASK(amplitude shift keying) 변조된 RF 입력 신호들을 정류하여 정류된 신호를 출력하는 정류기;
    상기 ASK 변조된 RF 입력 신호들 중 어느 하나가 전송되는 제1전송 라인과 상기 ASK 변조된 RF 입력 신호들 중 다른 하나가 전송되는 제2전송 라인 사이에 접속되고 증폭기의 출력 신호에 응답하여 온 또는 오프되는 트랜지스터;
    상기 정류기로부터 출력된 상기 정류된 신호를 디지털 제어 신호들에 응답하여 트래킹하고, 트래킹의 결과에 따라 제1입력 신호의 전압 레벨을 조절하는 오프셋 캘리브레이터;
    상기 전압 레벨이 조절된 상기 제1입력 신호와 기준 신호를 수신하여 비교하고, 비교 신호를 출력하는 비교기; 및
    상기 비교 신호를 수신하고, 상기 비교 신호의 레벨이 변할 때까지 상기 디지털 제어 신호들을 변화시키는 제어 회로를 포함하고,
    상기 오프셋 캘리브레이터는 상기 디지털 제어 신호들에 응답하여 상기 비교기의 오프셋을 자동으로 캘리브레이션하는 NFC IC.
  2. 삭제
  3. 제1항에 있어서,
    상기 ASK 변조된 RF 입력 신호들에 응답하여 파워-온 리셋 신호를 생성하는 파워-온 리셋 회로를 더 포함하고,
    상기 제어 회로는 상기 파워-온 리셋 신호에 응답하여 상기 디지털 제어 신호들을 변화시키고, 상기 비교 신호의 레벨이 변할 때의 상기 디지털 제어 신호들 각각의 레벨을 홀딩하는 NFC IC.
  4. 제1항에 있어서,
    상기 정류기의 출력 단자와 상기 제1입력 신호를 수신하는 상기 비교기의 제1입력 단자 사이에 접속되고, 상기 정류된 신호의 전압을 분배하는 전압 분배기를 더 포함하고,
    상기 오프셋 캘리브레이터는 상기 전압 분배기의 출력 전압을 상기 디지털 제어 신호들을 이용하여 캘리브레이션하고, 상기 캘리브레이션에 따라 상기 제1입력 신호를 생성하는 NFC IC.
  5. 제1항에 있어서, 상기 오프셋 캘리브레이터는,
    상기 제1입력 신호를 수신하는 상기 비교기의 제1입력 단자에 병렬로 연결된 전류 바이어스 트랜지스터들; 및
    각각이 상기 전류 바이어스 트랜지스터들 각각에 직렬로 연결된 스위치 트랜지스터들을 포함하고,
    상기 스위치 트랜지스터들 각각은 상기 디지털 제어 신호들 각각에 응답하여 스위칭 작동을 수행하는 NFC IC.
  6. 제5항에 있어서,
    상기 전류 바이어스 트랜지스터들 각각의 전류 구동 능력은 서로 다르고,
    상기 전류 바이어스 트랜지스터들 중에서 일부는 하나의 핑거(finger)를 포함하고,
    상기 전류 바이어스 트랜지스터들 중에서 나머지 일부는 핑거들을 포함하는 NFC IC.
  7. 제5항에 있어서,
    상기 전류 바이어스 트랜지스터들 각각의 바이어스를 위한 바이어스 전압을 공급하는 바이어스 전압 생성기를 더 포함하는 NFC IC.
  8. ASK(amplitude shift keying) 디모듈레이터를 포함하는 집적 회로에 있어서,
    상기 ASK 디모듈레이터는,
    반파 정류된 ASK 변조 신호의 전압을 분배하여 제1입력 전압을 생성하는 전압 분배기;
    상기 제1입력 전압과 기준 전압을 비교하고, 상기 반파 정류된 ASK 변조 신호에 해당하는 복조 신호를 생성하는 비교기;
    상기 반파 정류된 ASK 변조 신호가 전송되는 전송 라인과 접지 사이에 접속되고, 상기 복조 신호에 응답하여 온 또는 오프되는 트랜지스터; 및
    상기 전압 분배기와 상기 접지 사이에 접속되고, 상기 제1입력 전압과 디지털 제어 신호들에 응답하여 상기 제1입력 전압의 레벨을 조절하는 오프셋 캘리브레이터를 포함하고,
    상기 디지털 제어 신호들 각각의 레벨은 상기 복조 신호에 기초하여 제어 회로에 의해 결정되고,
    상기 오프셋 캘리브레이터는 상기 디지털 제어 신호들에 응답하여 상기 비교기의 오프셋을 자동으로 캘리브레이션하는 ASK 디모듈레이터를 포함하는 집적 회로.
  9. 삭제
  10. 제8항에 있어서, 상기 오프셋 캘리브레이터는,
    상기 제1입력 전압을 수신하는 상기 비교기의 제1입력 단자에 병렬로 연결된 전류 바이어스 트랜지스터들; 및
    각각이 상기 전류 바이어스 트랜지스터들 각각에 직렬로 연결된 스위치 트랜지스터들을 포함하고,
    상기 스위치 트랜지스터들 각각은 상기 디지털 제어 신호들 각각에 응답하여 스위칭 작동을 수행하는 ASK 디모듈레이터를 포함하는 집적 회로.
  11. 제10항에 있어서,
    상기 전류 바이어스 트랜지스터들 각각의 전류 구동 능력은 서로 다르고,
    상기 전류 바이어스 트랜지스터들 중에서 일부는 하나의 핑거(finger)를 포함하고,
    상기 전류 바이어스 트랜지스터들 중에서 나머지 일부는 핑거들을 포함하는 ASK 디모듈레이터를 포함하는 집적 회로.
KR1020160160110A 2016-11-29 2016-11-29 오프셋 캘리브레이션 기능이 내장된 ask 디모듈레이터 및 이를 포함하는 nfc 태그 KR101839081B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160160110A KR101839081B1 (ko) 2016-11-29 2016-11-29 오프셋 캘리브레이션 기능이 내장된 ask 디모듈레이터 및 이를 포함하는 nfc 태그

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160160110A KR101839081B1 (ko) 2016-11-29 2016-11-29 오프셋 캘리브레이션 기능이 내장된 ask 디모듈레이터 및 이를 포함하는 nfc 태그

Publications (1)

Publication Number Publication Date
KR101839081B1 true KR101839081B1 (ko) 2018-03-16

Family

ID=61910370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160160110A KR101839081B1 (ko) 2016-11-29 2016-11-29 오프셋 캘리브레이션 기능이 내장된 ask 디모듈레이터 및 이를 포함하는 nfc 태그

Country Status (1)

Country Link
KR (1) KR101839081B1 (ko)

Similar Documents

Publication Publication Date Title
US8403233B2 (en) Semiconductor integrated circuit device and IC card mounting same
US9008230B2 (en) Receiver and method for near field communication
JP4668315B2 (ja) 情報処理装置、通信制御方法、およびプログラム
US20170230785A1 (en) Short-distance contactless communication apparatus and method thereof
US8593254B2 (en) Semiconductor integrated circuit, card comprising the same, and operating method of semiconductor integrated circuit
JP4574683B2 (ja) 信号抽出回路
KR102022867B1 (ko) Ｎｆｃ 회로 및 이의 동작 방법
US9819394B2 (en) Method for controlling an antenna network quality factor of a near field communication device without changing matching network, and associated apparatus
JP2006013753A (ja) 無線通信システムおよび半導体集積回路
JP2012114676A (ja) 半導体装置
US8498583B2 (en) Signal receiving apparatus, signal receiving method and electronic apparatus
JP4877998B2 (ja) 半導体集積回路装置
US20040072552A1 (en) Wireless communication medium and method for operating the same
KR20200104157A (ko) 수신 회로 및 이를 포함하는 근거리 무선 통신 카드
US20070029387A1 (en) IC card reading apparatus and its related method
KR101839081B1 (ko) 오프셋 캘리브레이션 기능이 내장된 ask 디모듈레이터 및 이를 포함하는 nfc 태그
Kim et al. A CMOS transceiver for a multistandard 13.56-MHz RFID reader SoC
US20060028342A1 (en) Envelope detection circuit for low power communication systems
US8923383B2 (en) Transmitter and transmitting method using delay locked loop
JP5807553B2 (ja) 無線通信装置
US10348285B2 (en) Detector circuit and wireless communication apparatus
JP6492848B2 (ja) 復調回路及びこれを用いた無線タグ装置
KR100426303B1 (ko) 스마트 카드
El Boutahiri et al. A high-performance fully integrated 900-MHz passive RFID tag EPC C1G2 analog front end
US9311812B2 (en) Transmitter and transceiver having the same in an RFID system

Legal Events

Date Code Title Description
GRNT Written decision to grant