JP2004062407A - 受動素子の等価回路モデルとその作成方法 - Google Patents
受動素子の等価回路モデルとその作成方法 Download PDFInfo
- Publication number
- JP2004062407A JP2004062407A JP2002218257A JP2002218257A JP2004062407A JP 2004062407 A JP2004062407 A JP 2004062407A JP 2002218257 A JP2002218257 A JP 2002218257A JP 2002218257 A JP2002218257 A JP 2002218257A JP 2004062407 A JP2004062407 A JP 2004062407A
- Authority
- JP
- Japan
- Prior art keywords
- equivalent circuit
- circuit model
- frequency
- passive element
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】シミュレーション精度に優れた簡素な等価回路モデルおよびその作成方法を提供すること。
【解決手段】周波数特性を有した受動素子モデルまたは周波数の関係式で定義されたインピーダンスまたはアドミタンス回路モデルを用いて作成した受動素子の等価回路モデルを作成し、用いる。
【選択図】 図７
【解決手段】周波数特性を有した受動素子モデルまたは周波数の関係式で定義されたインピーダンスまたはアドミタンス回路モデルを用いて作成した受動素子の等価回路モデルを作成し、用いる。
【選択図】 図７
Description
【０００１】
【産業上の利用分野】
本発明は、電子回路シミュレータに用いる受動素子等価回路モデルとその作成方法に関する。
【０００２】
【従来の技術】
回路基板の小型化、性能向上を目的にコンデンサやインダクタ、抵抗などの受動素子を回路基板中に形成する受動素子内蔵基板の開発が活発である。これらの状況については、日経ＢＰ社発行日経エレクトロニクスＮｏ．７７６号（２０００年８月１４日）の４７〜５４頁の特集“ケータイから普及する受動部品内蔵基板”で概要が述べられている。また、同Ｎｏ．８２０号（２００２年４月２２日）の１１１〜１２７頁の特集“もう、プリント基板じゃない”でもその動向が触れられている。
これらの受動素子内蔵基板の主な用途は高周波回路である。近年の高周波回路設計においては、開発・試作期間の短縮化のために高周波回路シミュレータの活用が活発である。受動素子内蔵基板を高周波回路シミュレーションに適用するためには、受動素子の等価回路モデル作成が必須である。また、その精度が高周波回路シミュレーションの結果に大きく影響を与える。そのため、Ｒ ＡｎｄｅｒｓｏｎらのＥｌｅｃｔｒｉｃａｌ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ Ｐｌａｎａｒ Ｓｐｉｒａｌ Ｉｎｄｕｃｔｏｒｓ（１９９９ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ 予稿集８２〜８７頁）や元田らのＳ−パラメータ測定値を用いた等価回路決定方法（電気通信情報学会技術報告書ＭＷ ２０００−１５２ （２０００−１２））などでは、等価回路モデル精度の向上や等価回路モデル作成方法についての検討が報告されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、これまでの等価回路の問題点は、誘電体の誘電率や誘電正接、および導体の抵抗が周波数特性を有しているのにも関わらず、一定の値を用いることである。そのために物理的な構造を反映した等価回路モデルを用いるとシミュレーション精度が悪かった。
このような状況を鑑みて、本発明は誘電体の誘電率や誘電正接、および導体の抵抗が周波数特性を有していても、実測結果と一致性の良いすなわちシミュレーション精度に優れた簡素な等価回路モデル及びその作成方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明は、周波数特性を有した受動素子モデルを用いて作成したことを特徴とする受動素子の等価回路モデルを提供するものである。
また、本発明は、回路モデルが少なくともインピーダンスまたはアドミタンスで表され、かつ周波数の関係式で定義されたことを特徴とする。
また、本発明は、受動素子の等価回路モデルの作成方法において、１）集中定数を用いて物理的な形状を考慮した等価回路モデルを作成する工程と、２）３点以上の周波数において等価回路モデルの各集中定数値を算出する工程と、３）それぞれの集中定数についてインピーダンスまたはアドミタンスの周波数特性を式で表す工程と、４）前記周波数特性を有するインピーダンス等価回路モデルまたはアドミタンス等価回路モデルを前記集中定数と置き換える工程を含むことを特徴とする。
【０００５】
【発明の実施の形態】
本発明において用いられるコンデンサとしては、誘電体を２つの電極で挟み込んだ構造であれば良く、主に誘電体の影響を受ける容量やコンダクタンスなどはアドミタンス特性として表現され、導体の特性の影響を受けるインダクタンスなどはインピーダンス特性として表される。
また本発明において用いられるインダクタとしては、金属導体の配線を用いたものを使用できる。具体的には、渦状に配線形成したスパイラルインダクタ、折り返し状に配線形成したミアンダインダクタ、直線状に配線形成したリボンインダクタ等を用いることができる。金属導体の性質や形状の影響を受けるインダクタンスや抵抗などはインピーダンス特性として表現され、グランドとの距離や材料の誘電特性の影響を受ける容量などはアドミタンス特性として表される。
【０００６】
また本発明において用いられる回路シミュレータとしては、集中定数回路モデルの他にインピーダンスやアドミタンスの周波数特性を定義できる等価回路モデルを有するものであれば特に限定するものではない。市販のソフトウエアでは、アジレント・テクノロジー社のＭｉｃｒｏｗａｖｅ Ｄｅｓｉｇｎ ＳｙｓｔｅｍやＡｄｖａｎｃｅｄ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍなどの高周波回路シミュレータを用いることができる。
等価回路モデルの各集中定数値を算出する方法としては、前述の高周波回路シミュレータのＯｐｔｉｍｉｚｅ機能を用いることができる。また、インピーダンスまたはアドミタンスの周波数特性を式で表す方法としては、一般的な最小二乗法を用いることができる。
【０００７】
以下に、本発明の受動素子の等価回路モデルについて、図を用いて詳述する。図１は従来の典型的なコンデンサの等価回路モデル、図２は今回の発明の等価回路モデルである。従来、一定の値を用いたＬやＲ、Ｃなどの集中定数を周波数特性を有したインピーダンスやアドミタンスモデルで表している。コンデンサの等価回路モデルにおいては、Ｃは容量、Ｇはコンダクタンス、Ｌｎは電極の内部インダクタンスである。
ＹＣ＝ｊ＊２＊π＊ｆｒｅｑｕｅｎｃｙ＊（ａ−ｂ＊ｆｒｅｑｕｅｎｃｙ）
ＹＧ＝ｃ＋ｄ＊ｆｒｅｑｕｅｎｃｙ
ＺＬ＝ｊ＊２＊π＊ｆｒｅｑｕｅｎｃｙ＊（ｅ−ｆ＊ｆｒｅｑｕｅｎｃｙ）
但し、ａ，ｂ，ｃ，ｄ，ｅ，ｆは定数、ｆｒｅｑｕｅｎｃｙは周波数、ｊは虚数
【０００８】
また、図３は従来の典型的なインダクタの等価回路モデル、図４は今回の発明による等価回路モデルである。本発明においては、従来、一定の値を用いていたＬやＲ、Ｃなどの集中定数を周波数特性を有したインピーダンスやアドミタンスモデルで表している。インダクタの等価回路モデルにおいては、Ｌは内部インダクタンス、Ｒは内部抵抗、Ｃｎはグランドとの結合容量である。それぞれ、導体材料は表皮効果の影響を受けること、および一般的な有機材料の誘電体周波数依存性から、下記の関係式を用いることが適当である。
ＺＬ＝ｊ＊２＊π＊ｆｒｅｑｕｅｎｃｙ＊（ｇ−ｈ＊ｆｒｅｑｕｅｎｃｙ）
ＺＲ＝ｋ＋ｌ＊√ｆｒｅｑｕｅｎｃｙ
ＹＣｎ＝ｊ＊２＊π＊ｆｒｅｑｕｅｎｃｙ＊（ｍ−ｎ＊ｆｒｅｑｕｅｎｃｙ）
但し、ｇ，ｈ，ｋ，ｌ，ｍ，ｎは定数、ｆｒｅｑｕｅｎｃｙは周波数、ｊは虚数
【０００９】
次に、本発明の受動素子の等価回路モデル作成方法について、詳述する。
まずは、等価回路モデルを作成する受動素子のＳパラメータ特性をネットワークアナライザ測定や三次元電磁界シミュレータによる計算等で求める。この時の周波数範囲は使用する周波数帯域をカバーすることが必要であり、好ましくは使用最高周波数の３倍をカバーすることが望ましい。続いて、この受動素子の等価回路モデルを集中定数を用いて策定する。この時に、等価回路モデルは物理的な意味をもち、かつ簡素な構成であることが望ましい。次に、３点以上の周波数について、Ｏｐｔｉｍｉｚｅ機能を用いて集中定数の値を求める。この求めた集中定数からそれぞれの集中定数の周波数特性近似式を算出する。次に、この周波数特性近似式を用いてインピーダンスまたはアドミタンスモデルを作成する。最後に前述の等価回路モデルの集中定数モデルをインピーダンスまたはアドミタンスモデルに置き換えることにより、本発明の等価回路モデルを得ることができる。
以下に、さらに実施例を用いて具体的に述べる。
【００１０】
【実施例１】
コア基板に０．２５ｍｍ厚の高耐熱ガラスエポキシ基板（日立化成工業株式会社製のＭＣＬ−Ｅ−６７９を使用）、外層に０．０５ｍｍ厚の２５℃、１ＭＨｚにおける比誘電率が２７の高誘電率樹脂接着剤付き銅箔を使用した４層ビルドアップ基板において、上部電極が２ｍｍφ、下部電極がベタ銅の内蔵キャパシタ（図５）を用い、上部電極に設けた２ヶ所の測定用端子に高周波プローブ（カスケードマイクロテック社製のＭｉｃｒｏｐｒｏｂｅ ＡＣＰ５０／ＧＳＧ２５０を使用）を接触させ、同軸ケーブル（ＳＵＨＮＥＲ社製のＳＵＣＯＦＬＥＸ／１００を使用）を介してネットワークアナライザ（アジレント・テクノロジー社製の８７５３ＥＳを使用）で１ＭＨｚ〜６ＧＨｚまでのＳパラメータを測定した。
【００１１】
このＳパラメータを高周波回路シミュレータ（アジレント・テクノロジー社製のＭｉｃｒｏｗａｖｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍを使用）のデータファイルに取り込み、図６に示す高周波回路シミュレータのＯｐｔｉｍｉｚｅ機能を用いて１ＧＨｚ， ２ＧＨｚ， ３ＧＨｚ， ４ＧＨｚ， ５ＧＨｚの等価回路パラメータの値（図１の集中定数パラメータ値）を求めた。表１がその結果である。次に、これらのパラメータの周波数特性を最小二乗法を用いて数式化した。その結果も表１中に示す。
【００１２】
【表１】
この結果を容量とコンダクタンスについてはアドミタンスモデルを用いて等価回路モデル（図７、図８）を作成した。インダクタンスについては周波数特性を確認できなかったために、集中定数回路モデルをそのまま用いた。
【００１３】
【実施例２】
コア基板に０．２５ｍｍ厚の高耐熱ガラスエポキシ基板（日立化成工業株式会社製のＭＣＬ−Ｅ−６７９を使用）、外層に０．０６ｍｍ厚の高耐熱エポキシ樹脂接着剤付き銅箔（日立化成工業株式会社製のＭＣＦ−６０００Ｅを使用）を使用した４層ビルドアップ基板において外形が２ｍｍ、ライン幅／スペース幅が８０μｍ／８０μｍ、巻数１巻の内蔵スパイラルインダクタ（図９）を用い、スパイラルインダクタの両端に繋がる２ヶ所の測定用端子に高周波プローブ（カスケードマイクロテック社製のＭｉｃｒｏｐｒｏｂｅ ＡＣＰ５０／ＧＳＧ２５０を使用）を接触させ、同軸ケーブル（ＳＵＨＮＥＲ社製のＳＵＣＯＦＬＥＸ／１００を使用）を介してネットワークアナライザ（アジレント・テクノロジー社製の８７５３ＥＳを使用）で１ＭＨｚ〜６ＧＨｚまでのＳパラメータを測定した。
【００１４】
このＳパラメータを高周波回路シミュレータ（アジレント・テクノロジー社製のＭｉｃｒｏｗａｖｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍを使用）のデータファイルに取り込み、図１０に示す高周波回路シミュレータのＯｐｔｉｍｉｚｅ機能を用いて１ＧＨｚ， ２ＧＨｚ， ３ＧＨｚ， ４ＧＨｚ， ５ＧＨｚの等価回路パラメータの値（図３の集中定数パラメータ値）を求めた。表２がその結果である。次に、これらのパラメータの周波数特性を最小二乗法を用いて数式化した。その結果も表２中に示す。
【００１５】
【表２】
この結果をインダクタンスと抵抗ついてはインピーダンスモデルを用いて等価回路モデル（図１１、図１２）を作成した。グランドとの結合容量については周波数特性を確認できなかったために、集中定数回路モデルをそのまま用いた。
【００１６】
【比較例１】
実施例１で用いた内蔵コンデンサの測定データについて図６に示す高周波回路シミュレータのＯｐｔｉｍｉｚｅ機能を用いて１ＭＨｚ〜６ＧＨｚの等価回路パラメータの値（図１の集中定数パラメータ値）を求めた。表３がその結果である。
【００１７】
【表３】
【００１８】
【比較例２】
実施例２で用いた内蔵スパイラルインダクタの測定データについて図１０に示す高周波回路シミュレータのＯｐｔｉｍｉｚｅ機能を用いて１ＭＨｚ〜６ＧＨｚの等価回路パラメータの値（図３の集中定数パラメータ値）を求めた。表４がその結果である。
【００１９】
【表４】
実施例と比較例のネットワークアナライザ測定値とそれぞれの等価回路シミュレーション値についてＳパラメータ（Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２）の比較を実施例１について図１３、比較例１について図１４、実施例２について図１５、比較例２について図１６に示す。実施例と比較例を比較すると、今回の実施例で示した等価回路モデルの方が、高いシミュレーション精度を示すことがわかる。
【００２０】
【発明の効果】
本発明によって、誘電体の誘電率や誘電正接、および導体の抵抗が周波数特性を有していても、実測結果と一致性の良いすなわちシミュレーション精度に優れた簡素な等価回路モデル及びその作成方法を提供することが可能となった。
【図面の簡単な説明】
【図１】従来のコンデンサ等価回路モデルの一例を示す図である。
【図２】本発明のコンデンサ等価回路モデルの一例を示す図である。
【図３】従来のインダクタ等価回路モデルの一例を示す図である。
【図４】本発明のインダクタ等価回路モデルの一例を示す図である。
【図５】実施例に用いた内蔵コンデンサを示す図である。
【図６】実施例に用いた内蔵コンデンサ等価回路のＯｐｔｉｍｉｚｅ処理
を示す図である。
【図７】実施例に用いた内蔵コンデンサ等価回路のキャパシタンスをアド
ミタンスで周波数表現した回路を示す図である。
【図８】実施例に用いた内蔵コンデンサ等価回路のコンダクタンスをアド
ミタンスで周波数表現した回路を示す図である。
【図９】実施例に用いた内蔵インダクタを示す図である。
【図１０】実施例に用いた内蔵インダクタ等価回路のＯｐｔｉｍｉｚｅ処
理を示す図である。
【図１１】実施例に用いた内蔵インダクタ等価回路のインダクタンスをイ
ンピーダンスで周波数表現した回路を示す図である。
【図１２】実施例に用いた内蔵インダクタ等価回路の抵抗をインピーダンスで周波数表現した回路を示す図である。
【図１３】実施例１の結果を測定値（ＭＥＡＳＵＲＥＤで表示）とシミュ
レーション値（ＭＯＤＥＬＥＤで表示）とで表した図である。
【図１４】比較例１の結果を測定値（ＭＥＡＳＵＲＥＤで表示）とシミュ
レーション値（ＭＯＤＥＬＥＤで表示）とで表した図である。
【図１５】実施例２の結果を測定値（ＭＥＡＳＵＲＥＤで表示）とシミュ
レーション値（ＭＯＤＥＬＥＤで表示）とで表した図である。
【図１６】比較例２の結果を測定値（ＭＥＡＳＵＲＥＤで表示）とシミュ
レーション値（ＭＯＤＥＬＥＤで表示）とで表した図である。
【符号の説明】
１ コンデンサ上部電極
２ コンデンサ下部電極（グランド）
３ 高誘電率樹脂接着剤
４ 高耐熱ガラスエポキシ基板
５ スパイラルインダクタ導体
６ スパイラルインダクタ導体引出しライン
７ 高耐熱エポキシ樹脂接着剤
８ 信号端子
９ グランド端子
【産業上の利用分野】
本発明は、電子回路シミュレータに用いる受動素子等価回路モデルとその作成方法に関する。
【０００２】
【従来の技術】
回路基板の小型化、性能向上を目的にコンデンサやインダクタ、抵抗などの受動素子を回路基板中に形成する受動素子内蔵基板の開発が活発である。これらの状況については、日経ＢＰ社発行日経エレクトロニクスＮｏ．７７６号（２０００年８月１４日）の４７〜５４頁の特集“ケータイから普及する受動部品内蔵基板”で概要が述べられている。また、同Ｎｏ．８２０号（２００２年４月２２日）の１１１〜１２７頁の特集“もう、プリント基板じゃない”でもその動向が触れられている。
これらの受動素子内蔵基板の主な用途は高周波回路である。近年の高周波回路設計においては、開発・試作期間の短縮化のために高周波回路シミュレータの活用が活発である。受動素子内蔵基板を高周波回路シミュレーションに適用するためには、受動素子の等価回路モデル作成が必須である。また、その精度が高周波回路シミュレーションの結果に大きく影響を与える。そのため、Ｒ ＡｎｄｅｒｓｏｎらのＥｌｅｃｔｒｉｃａｌ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ Ｐｌａｎａｒ Ｓｐｉｒａｌ Ｉｎｄｕｃｔｏｒｓ（１９９９ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ 予稿集８２〜８７頁）や元田らのＳ−パラメータ測定値を用いた等価回路決定方法（電気通信情報学会技術報告書ＭＷ ２０００−１５２ （２０００−１２））などでは、等価回路モデル精度の向上や等価回路モデル作成方法についての検討が報告されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、これまでの等価回路の問題点は、誘電体の誘電率や誘電正接、および導体の抵抗が周波数特性を有しているのにも関わらず、一定の値を用いることである。そのために物理的な構造を反映した等価回路モデルを用いるとシミュレーション精度が悪かった。
このような状況を鑑みて、本発明は誘電体の誘電率や誘電正接、および導体の抵抗が周波数特性を有していても、実測結果と一致性の良いすなわちシミュレーション精度に優れた簡素な等価回路モデル及びその作成方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明は、周波数特性を有した受動素子モデルを用いて作成したことを特徴とする受動素子の等価回路モデルを提供するものである。
また、本発明は、回路モデルが少なくともインピーダンスまたはアドミタンスで表され、かつ周波数の関係式で定義されたことを特徴とする。
また、本発明は、受動素子の等価回路モデルの作成方法において、１）集中定数を用いて物理的な形状を考慮した等価回路モデルを作成する工程と、２）３点以上の周波数において等価回路モデルの各集中定数値を算出する工程と、３）それぞれの集中定数についてインピーダンスまたはアドミタンスの周波数特性を式で表す工程と、４）前記周波数特性を有するインピーダンス等価回路モデルまたはアドミタンス等価回路モデルを前記集中定数と置き換える工程を含むことを特徴とする。
【０００５】
【発明の実施の形態】
本発明において用いられるコンデンサとしては、誘電体を２つの電極で挟み込んだ構造であれば良く、主に誘電体の影響を受ける容量やコンダクタンスなどはアドミタンス特性として表現され、導体の特性の影響を受けるインダクタンスなどはインピーダンス特性として表される。
また本発明において用いられるインダクタとしては、金属導体の配線を用いたものを使用できる。具体的には、渦状に配線形成したスパイラルインダクタ、折り返し状に配線形成したミアンダインダクタ、直線状に配線形成したリボンインダクタ等を用いることができる。金属導体の性質や形状の影響を受けるインダクタンスや抵抗などはインピーダンス特性として表現され、グランドとの距離や材料の誘電特性の影響を受ける容量などはアドミタンス特性として表される。
【０００６】
また本発明において用いられる回路シミュレータとしては、集中定数回路モデルの他にインピーダンスやアドミタンスの周波数特性を定義できる等価回路モデルを有するものであれば特に限定するものではない。市販のソフトウエアでは、アジレント・テクノロジー社のＭｉｃｒｏｗａｖｅ Ｄｅｓｉｇｎ ＳｙｓｔｅｍやＡｄｖａｎｃｅｄ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍなどの高周波回路シミュレータを用いることができる。
等価回路モデルの各集中定数値を算出する方法としては、前述の高周波回路シミュレータのＯｐｔｉｍｉｚｅ機能を用いることができる。また、インピーダンスまたはアドミタンスの周波数特性を式で表す方法としては、一般的な最小二乗法を用いることができる。
【０００７】
以下に、本発明の受動素子の等価回路モデルについて、図を用いて詳述する。図１は従来の典型的なコンデンサの等価回路モデル、図２は今回の発明の等価回路モデルである。従来、一定の値を用いたＬやＲ、Ｃなどの集中定数を周波数特性を有したインピーダンスやアドミタンスモデルで表している。コンデンサの等価回路モデルにおいては、Ｃは容量、Ｇはコンダクタンス、Ｌｎは電極の内部インダクタンスである。
ＹＣ＝ｊ＊２＊π＊ｆｒｅｑｕｅｎｃｙ＊（ａ−ｂ＊ｆｒｅｑｕｅｎｃｙ）
ＹＧ＝ｃ＋ｄ＊ｆｒｅｑｕｅｎｃｙ
ＺＬ＝ｊ＊２＊π＊ｆｒｅｑｕｅｎｃｙ＊（ｅ−ｆ＊ｆｒｅｑｕｅｎｃｙ）
但し、ａ，ｂ，ｃ，ｄ，ｅ，ｆは定数、ｆｒｅｑｕｅｎｃｙは周波数、ｊは虚数
【０００８】
また、図３は従来の典型的なインダクタの等価回路モデル、図４は今回の発明による等価回路モデルである。本発明においては、従来、一定の値を用いていたＬやＲ、Ｃなどの集中定数を周波数特性を有したインピーダンスやアドミタンスモデルで表している。インダクタの等価回路モデルにおいては、Ｌは内部インダクタンス、Ｒは内部抵抗、Ｃｎはグランドとの結合容量である。それぞれ、導体材料は表皮効果の影響を受けること、および一般的な有機材料の誘電体周波数依存性から、下記の関係式を用いることが適当である。
ＺＬ＝ｊ＊２＊π＊ｆｒｅｑｕｅｎｃｙ＊（ｇ−ｈ＊ｆｒｅｑｕｅｎｃｙ）
ＺＲ＝ｋ＋ｌ＊√ｆｒｅｑｕｅｎｃｙ
ＹＣｎ＝ｊ＊２＊π＊ｆｒｅｑｕｅｎｃｙ＊（ｍ−ｎ＊ｆｒｅｑｕｅｎｃｙ）
但し、ｇ，ｈ，ｋ，ｌ，ｍ，ｎは定数、ｆｒｅｑｕｅｎｃｙは周波数、ｊは虚数
【０００９】
次に、本発明の受動素子の等価回路モデル作成方法について、詳述する。
まずは、等価回路モデルを作成する受動素子のＳパラメータ特性をネットワークアナライザ測定や三次元電磁界シミュレータによる計算等で求める。この時の周波数範囲は使用する周波数帯域をカバーすることが必要であり、好ましくは使用最高周波数の３倍をカバーすることが望ましい。続いて、この受動素子の等価回路モデルを集中定数を用いて策定する。この時に、等価回路モデルは物理的な意味をもち、かつ簡素な構成であることが望ましい。次に、３点以上の周波数について、Ｏｐｔｉｍｉｚｅ機能を用いて集中定数の値を求める。この求めた集中定数からそれぞれの集中定数の周波数特性近似式を算出する。次に、この周波数特性近似式を用いてインピーダンスまたはアドミタンスモデルを作成する。最後に前述の等価回路モデルの集中定数モデルをインピーダンスまたはアドミタンスモデルに置き換えることにより、本発明の等価回路モデルを得ることができる。
以下に、さらに実施例を用いて具体的に述べる。
【００１０】
【実施例１】
コア基板に０．２５ｍｍ厚の高耐熱ガラスエポキシ基板（日立化成工業株式会社製のＭＣＬ−Ｅ−６７９を使用）、外層に０．０５ｍｍ厚の２５℃、１ＭＨｚにおける比誘電率が２７の高誘電率樹脂接着剤付き銅箔を使用した４層ビルドアップ基板において、上部電極が２ｍｍφ、下部電極がベタ銅の内蔵キャパシタ（図５）を用い、上部電極に設けた２ヶ所の測定用端子に高周波プローブ（カスケードマイクロテック社製のＭｉｃｒｏｐｒｏｂｅ ＡＣＰ５０／ＧＳＧ２５０を使用）を接触させ、同軸ケーブル（ＳＵＨＮＥＲ社製のＳＵＣＯＦＬＥＸ／１００を使用）を介してネットワークアナライザ（アジレント・テクノロジー社製の８７５３ＥＳを使用）で１ＭＨｚ〜６ＧＨｚまでのＳパラメータを測定した。
【００１１】
このＳパラメータを高周波回路シミュレータ（アジレント・テクノロジー社製のＭｉｃｒｏｗａｖｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍを使用）のデータファイルに取り込み、図６に示す高周波回路シミュレータのＯｐｔｉｍｉｚｅ機能を用いて１ＧＨｚ， ２ＧＨｚ， ３ＧＨｚ， ４ＧＨｚ， ５ＧＨｚの等価回路パラメータの値（図１の集中定数パラメータ値）を求めた。表１がその結果である。次に、これらのパラメータの周波数特性を最小二乗法を用いて数式化した。その結果も表１中に示す。
【００１２】
【表１】
【００１３】
【実施例２】
コア基板に０．２５ｍｍ厚の高耐熱ガラスエポキシ基板（日立化成工業株式会社製のＭＣＬ−Ｅ−６７９を使用）、外層に０．０６ｍｍ厚の高耐熱エポキシ樹脂接着剤付き銅箔（日立化成工業株式会社製のＭＣＦ−６０００Ｅを使用）を使用した４層ビルドアップ基板において外形が２ｍｍ、ライン幅／スペース幅が８０μｍ／８０μｍ、巻数１巻の内蔵スパイラルインダクタ（図９）を用い、スパイラルインダクタの両端に繋がる２ヶ所の測定用端子に高周波プローブ（カスケードマイクロテック社製のＭｉｃｒｏｐｒｏｂｅ ＡＣＰ５０／ＧＳＧ２５０を使用）を接触させ、同軸ケーブル（ＳＵＨＮＥＲ社製のＳＵＣＯＦＬＥＸ／１００を使用）を介してネットワークアナライザ（アジレント・テクノロジー社製の８７５３ＥＳを使用）で１ＭＨｚ〜６ＧＨｚまでのＳパラメータを測定した。
【００１４】
このＳパラメータを高周波回路シミュレータ（アジレント・テクノロジー社製のＭｉｃｒｏｗａｖｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍを使用）のデータファイルに取り込み、図１０に示す高周波回路シミュレータのＯｐｔｉｍｉｚｅ機能を用いて１ＧＨｚ， ２ＧＨｚ， ３ＧＨｚ， ４ＧＨｚ， ５ＧＨｚの等価回路パラメータの値（図３の集中定数パラメータ値）を求めた。表２がその結果である。次に、これらのパラメータの周波数特性を最小二乗法を用いて数式化した。その結果も表２中に示す。
【００１５】
【表２】
【００１６】
【比較例１】
実施例１で用いた内蔵コンデンサの測定データについて図６に示す高周波回路シミュレータのＯｐｔｉｍｉｚｅ機能を用いて１ＭＨｚ〜６ＧＨｚの等価回路パラメータの値（図１の集中定数パラメータ値）を求めた。表３がその結果である。
【００１７】
【表３】
【比較例２】
実施例２で用いた内蔵スパイラルインダクタの測定データについて図１０に示す高周波回路シミュレータのＯｐｔｉｍｉｚｅ機能を用いて１ＭＨｚ〜６ＧＨｚの等価回路パラメータの値（図３の集中定数パラメータ値）を求めた。表４がその結果である。
【００１９】
【表４】
【００２０】
【発明の効果】
本発明によって、誘電体の誘電率や誘電正接、および導体の抵抗が周波数特性を有していても、実測結果と一致性の良いすなわちシミュレーション精度に優れた簡素な等価回路モデル及びその作成方法を提供することが可能となった。
【図面の簡単な説明】
【図１】従来のコンデンサ等価回路モデルの一例を示す図である。
【図２】本発明のコンデンサ等価回路モデルの一例を示す図である。
【図３】従来のインダクタ等価回路モデルの一例を示す図である。
【図４】本発明のインダクタ等価回路モデルの一例を示す図である。
【図５】実施例に用いた内蔵コンデンサを示す図である。
【図６】実施例に用いた内蔵コンデンサ等価回路のＯｐｔｉｍｉｚｅ処理
を示す図である。
【図７】実施例に用いた内蔵コンデンサ等価回路のキャパシタンスをアド
ミタンスで周波数表現した回路を示す図である。
【図８】実施例に用いた内蔵コンデンサ等価回路のコンダクタンスをアド
ミタンスで周波数表現した回路を示す図である。
【図９】実施例に用いた内蔵インダクタを示す図である。
【図１０】実施例に用いた内蔵インダクタ等価回路のＯｐｔｉｍｉｚｅ処
理を示す図である。
【図１１】実施例に用いた内蔵インダクタ等価回路のインダクタンスをイ
ンピーダンスで周波数表現した回路を示す図である。
【図１２】実施例に用いた内蔵インダクタ等価回路の抵抗をインピーダンスで周波数表現した回路を示す図である。
【図１３】実施例１の結果を測定値（ＭＥＡＳＵＲＥＤで表示）とシミュ
レーション値（ＭＯＤＥＬＥＤで表示）とで表した図である。
【図１４】比較例１の結果を測定値（ＭＥＡＳＵＲＥＤで表示）とシミュ
レーション値（ＭＯＤＥＬＥＤで表示）とで表した図である。
【図１５】実施例２の結果を測定値（ＭＥＡＳＵＲＥＤで表示）とシミュ
レーション値（ＭＯＤＥＬＥＤで表示）とで表した図である。
【図１６】比較例２の結果を測定値（ＭＥＡＳＵＲＥＤで表示）とシミュ
レーション値（ＭＯＤＥＬＥＤで表示）とで表した図である。
【符号の説明】
１ コンデンサ上部電極
２ コンデンサ下部電極（グランド）
３ 高誘電率樹脂接着剤
４ 高耐熱ガラスエポキシ基板
５ スパイラルインダクタ導体
６ スパイラルインダクタ導体引出しライン
７ 高耐熱エポキシ樹脂接着剤
８ 信号端子
９ グランド端子
Claims (3)
- 周波数特性を有した受動素子モデルを用いて作成したことを特徴とする受動素子の等価回路モデル。
- 回路モデルが少なくともインピーダンスまたはアドミタンスで表され、かつ周波数の関係式で定義されたことを特徴とする受動素子の等価回路モデル。
- 受動素子の等価回路モデルの作成方法において、１）集中定数を用いて物理的な形状を考慮した等価回路モデルを作成する工程と、２）３点以上の周波数において等価回路モデルの各集中定数値を算出する工程と、３）それぞれの集中定数についてインピーダンスまたはアドミタンスの周波数特性を式で表す工程と、４）前記周波数特性を有するインピーダンス等価回路モデルまたはアドミタンス等価回路モデルを前記集中定数と置き換える工程を含むことを特徴とする受動素子の等価回路モデルの作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002218257A JP4140303B2 (ja) | 2002-07-26 | 2002-07-26 | 受動素子の等価回路モデルとその作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002218257A JP4140303B2 (ja) | 2002-07-26 | 2002-07-26 | 受動素子の等価回路モデルとその作成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004062407A true JP2004062407A (ja) | 2004-02-26 |
| JP4140303B2 JP4140303B2 (ja) | 2008-08-27 |
Family
ID=31939501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002218257A Expired - Fee Related JP4140303B2 (ja) | 2002-07-26 | 2002-07-26 | 受動素子の等価回路モデルとその作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4140303B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007334775A (ja) * | 2006-06-16 | 2007-12-27 | Fujitsu Ltd | 回路解析装置、回路解析方法および回路解析プログラム |
| JP2010072684A (ja) * | 2008-09-16 | 2010-04-02 | Nippon Telegr & Teleph Corp <Ntt> | 回路特性解析方法、装置、およびプログラム |
| CN1702466B (zh) * | 2004-05-26 | 2010-09-08 | 三洋电机株式会社 | 具有等效电路模型的电容器及其导出方法、仿真方法、导出装置 |
| WO2012129348A3 (en) * | 2011-03-21 | 2013-01-03 | Wispry, Inc. | Simple and minimally invasive methods and systems for sensing and computing load impedance |
| JP2013253784A (ja) * | 2012-06-05 | 2013-12-19 | Doshisha | 等価回路合成方法並びに装置、および回路診断方法 |
| US8797119B2 (en) | 2010-08-18 | 2014-08-05 | Wispry, Inc. | Tuning methods for tunable matching networks |
-
2002
- 2002-07-26 JP JP2002218257A patent/JP4140303B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1702466B (zh) * | 2004-05-26 | 2010-09-08 | 三洋电机株式会社 | 具有等效电路模型的电容器及其导出方法、仿真方法、导出装置 |
| JP2007334775A (ja) * | 2006-06-16 | 2007-12-27 | Fujitsu Ltd | 回路解析装置、回路解析方法および回路解析プログラム |
| JP2010072684A (ja) * | 2008-09-16 | 2010-04-02 | Nippon Telegr & Teleph Corp <Ntt> | 回路特性解析方法、装置、およびプログラム |
| US8797119B2 (en) | 2010-08-18 | 2014-08-05 | Wispry, Inc. | Tuning methods for tunable matching networks |
| WO2012129348A3 (en) * | 2011-03-21 | 2013-01-03 | Wispry, Inc. | Simple and minimally invasive methods and systems for sensing and computing load impedance |
| CN103562736A (zh) * | 2011-03-21 | 2014-02-05 | 维斯普瑞公司 | 用于感测并计算负载阻抗的简单且微创的方法及系统 |
| US9178488B2 (en) | 2011-03-21 | 2015-11-03 | Wispry, Inc. | Simple and minimally invasive methods and systems for sensing and computing load impedance |
| JP2013253784A (ja) * | 2012-06-05 | 2013-12-19 | Doshisha | 等価回路合成方法並びに装置、および回路診断方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4140303B2 (ja) | 2008-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9142342B2 (en) | Compact-area capacitive plates for use with spiral inductors having more than one turn | |
| US6571184B2 (en) | System and method for determining the decoupling capacitors for power distribution systems with a frequency-dependent target impedance | |
| Gu et al. | Direct-write printed broadband inductors | |
| Tseng et al. | A novel ultrawideband absorptive common-mode filter design using a miniaturized and resistive defected ground structure | |
| Li et al. | A resistor-free absorptive common-mode filter using gap-coupled resonator | |
| Zhou et al. | Analysis and modeling of wideband common-mode absorption with lossy complementary split-ring resonator chain in resistor-free differential microstrip lines | |
| JP4140303B2 (ja) | 受動素子の等価回路モデルとその作成方法 | |
| Asmanis et al. | Capacitors mutual inductance modeling and reduction | |
| Carmona-Cruz et al. | Via transition optimization using a domain decomposition approach | |
| Baghaee et al. | Rigorous analysis of rectangular dielectric resonator antenna with a finite ground plane | |
| Acuna et al. | Design of meander line inductors on printed circuit boards | |
| Yamacli et al. | A method for determining the dielectric constant of microwave PCB substrates | |
| Menicanin et al. | Improved model of T-type LC EMI chip filters using new microstrip test fixture | |
| Li et al. | G-shaped defected microstrip structure based method of reducing crosstalk of coupled microstrip lines | |
| Wang et al. | High-Frequency Behavior Analysis and Modeling of Degraded Conductive Foams in Signal Return Path | |
| Damnjanović et al. | Comparison of different structures of ferrite EMI suppressors | |
| Menićanin et al. | RF equivalent circuit modeling of surface mounted components for PCB applications | |
| Wang et al. | Investigation of impedance compensation for inductive via holes using capacitors | |
| Menicanin et al. | Parameters extraction of ferrite EMI suppressors for PCB applications using microstrip test fixture | |
| Kavungal Davis | Effect of magnetic coupling between the mounting loops of two parallel capacitors on antiresonance | |
| Tereshchenko et al. | EBG structures on high permittivity substrate to reduce noise in power distribution networks | |
| Lam et al. | Compact transmission line design in a multi-metallization nano-CMOS process for millimeter-wave integrated circuits | |
| Cai et al. | Using Square Cross Structure for Far-End Crosstalk Reduction on Microstrip Signal Lines in DDR5 | |
| Firat et al. | Additively Manufactured Metal-Insulator-Metal Capacitors using a High-K Dielectric Paste | |
| Shen et al. | Compact hybrid open stub EBG structure for power noise suppression in WLAN band |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050711 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |