JP2004061665A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2004061665A
JP2004061665A JP2002217175A JP2002217175A JP2004061665A JP 2004061665 A JP2004061665 A JP 2004061665A JP 2002217175 A JP2002217175 A JP 2002217175A JP 2002217175 A JP2002217175 A JP 2002217175A JP 2004061665 A JP2004061665 A JP 2004061665A
Authority
JP
Japan
Prior art keywords
film
resist
wiring
thin film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002217175A
Other languages
Japanese (ja)
Inventor
Toshihiko Tanaka
田中 稔彦
Yoshiyuki Yokoyama
横山 義之
Koji Hattori
服部 孝司
Hiroshi Shiraishi
白石 洋
Toshikazu Tachikawa
立川 俊和
Atsushi Iwashita
岩下 淳
Ryoichi Takasu
高須 亮一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Hitachi Ltd
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd, Hitachi Ltd filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP2002217175A priority Critical patent/JP2004061665A/en
Publication of JP2004061665A publication Critical patent/JP2004061665A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the following problem: disconnection or increase and unevenness in wiring resistance due to resist residue remaining in distribution holes, or impossibility of formation of a fine circuit pattern due to swelling by development, in forming a copper wiring circuit by a dual damascene method in which distribution holes are formed prior to formation of distribution grooves using ArF lithography capable of forming a fine pattern. <P>SOLUTION: A dual damascene process in which distribution holes are formed prior to formation of distribution grooves is carried out using ArF lithography with a negative-working resist whose exposed area is made negative by lactonization reaction as a resist in formation of a distribution groove pattern. By this method, the above problem is solved. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に、高い寸法精度と高い電気的信頼性を持った銅配線製造方法に関するものである。
【0002】
【従来の技術】
近年半導体装置の動作速度を向上させる目的で、銅を配線材料として用い、配線抵抗を減らした銅配線半導体装置が量産されるようになってきた。銅配線の形成方法としてはレジストパターンをマスクに絶縁膜に配線溝と配線孔を形成し、銅を溝と孔に埋め込んだ後CMP(Chemical Mechanical Polishing)を行って配線と接続配線を銅で同時に形成するデュアルダマシン法が用いられている。この方法とその問題点について図2を用いて詳細に説明する。まず図2(a)に示すように基板100、配線101、バリア膜102、層間膜103の上に配線孔パターン104を持つレジストをポジレジスト105で形成する。その後図2(b)に示すようにポジレジスト105をマスクにしてエッチング法により層間膜に配線孔106を形成する。 次ぎに図2(c)に示すようにポジレジスト120を塗布し、マスク108を介して露光光109を照射し、配線溝パターンを露光する。図示はしていないが通常この露光はレンズを介した投影露光法が用いられる。
ここでポジレジスト120を現像して配線溝レジストパターンを形成した結果を図2(d)に示すが、配線孔内のレジストがとりきれずに一部がレジスト残り121となる。レジスト残りがないように露光量を増やすと配線溝のパターン形成精度が低下する。配線溝を層間膜にエッチングにより形成するとこのレジスト残り121の影響で、図2(e)に示すようにインナークラウン122と呼ばれる一種のバリが残る。その後配線孔や溝に銅を埋め込みCMPを行って銅配線を形成する。
ここで、この方法には図2(f)に示すようにインナークラウンに伴う絶縁性のエッチング残さ123によって配線の電気的信頼性が損なわれるという問題があった。
【0003】
この問題を解決する方法としてネガレジストを用いて配線溝パターンを形成する方法が提案されている。この方法は特開2001−257260に記載がある。ネガレジストを用いることによって配線孔内のレジストは感光によるのではなく現像で除去できるため、孔内にレジストを残さずたす配線溝パターンを精度良く形成することが可能となる。
【0004】
【発明が解決しようとする課題】
上記ネガレジストを用いたデュアルダマシン法では、層間膜上のレジスト膜厚と孔内も含めたレジスト膜厚は大きな膜厚差が生じる。このため厚いレジストが除去される現像時間においても薄いレジストが精度良く形成できる、すなわち薄い部分のレジストにとってはオーバー現像に対する現像裕度が高いネガレジストが必要となる。
従来、波長が193nmであるArFリソグラフィにはこのような特性を持ったネガレジストがなく、微細パターン形成が可能なArFリソグラフィを上記デュアルダマシンに適用できないという問題があった。
なおArFリソグラフィは現在微細パターン形成の主流である波長248nmのKrFリソグラフィに比べ露光波長が短い分解像度が高く、より微細なパターン形成が可能となる。
【0005】
【課題を解決するための手段】
上記従来の課題を解決するために、配線溝パターンを形成する際のレジストとして露光部がラクトン化反応によりネガ化するネガレジストを用い、ArFリソグラフィを使って、配線孔を配線溝に先だって形成するデュアルダマシン工程を行う。本方法によって上記課題は解決される。
【0006】
【発明の実施の形態】
(実施の形態1)
実施の形態1では、半導体装置の製造工程を示した工程図である図1(a)から(f)を用いて、デュアルダマシン法による銅配線の形成方法を説明する。
まず図1(a)に示すように基板100、配線101、バリア膜102、層間膜103の上に配線孔パターン104を持つレジストをポジレジスト105で形成した。ここでは層間膜としてCVD(Chemical Vapour Deposition)形成のSiOC膜を用いた。その後図1(b)に示すようにポジレジスト105をマスクにしてエッチング法により層間膜に配線孔106を形成した。次ぎに図1(c)に示すようにネガレジスト107を塗布し、マスク108を介してArFエキシマレーザ露光光109を照射し、配線溝パターンを露光した。図示はしていないがこの露光にはArFスキャナを用い、レンズを介した露光を行った。ここで用いたネガレジスト120は、構造(I)と構造(II)が50/50のモル比で共重合したポリマーをベース樹脂とし、前記ベース樹脂100重量部、酸発生剤トリフェニルスルホニウムトリフレート1重量部、クエンチャーとして2−ベンジルピリジン0.01重量部を1−メトキシ−2−プロパノール1000重量部に溶解して、孔径0.2ミクロンのフッ素樹脂フィルターを用いて、ろ過したものである。
【0007】
【化3】

Figure 2004061665
【0008】
【化4】
Figure 2004061665
【0009】
上記ネガレジストは、化学増幅系レジストであり、ArFエキシマレーザ露光により、酸発生剤トリフェニルスルホニウムトリフレートから酸が発生し、発生した酸により誘起される酸触媒反応で、構造(I)中のδ−ヒドロキシ酸構造がδ−ラクトン構造に変化する。この反応は、熱処理により促進されることから、露光後、現像を行う前に、120℃で90秒間の露光後ベークを行った。次に0.2wt%テトラメチルアンモニウムヒドロキシド水溶液で60秒間現像を行った。本レジストでは、未露光部では、δ−ヒドロキシ酸構造が存在することからアルカリ可溶性であり、露光部ではδ−ラクトン構造がアルカリ不溶性であることから、現像により未露光部が除去されてネガ型のパタンが形成された。なお上記のクエンチャーは、酸発生剤から露光で発生した酸の拡散を制御して、高解像性を与え、またプロセス安定性を向上させる。
【0010】
上記のようなネガレジストは、ArFエキシマレーザ光に感度を持ち、ネガ化反応が極性基から非極性基に変換する極性変換反応であるため現像膨潤がなく、しかもオーバー現像に対する裕度が高いという特長があった。
なおここでは、ベース樹脂として、δ−ヒドロキシ酸と脂環式構造を有する構造(I)と水酸基を有するα−置換アクリル酸エステルが重合した構造である (II)が含まれるものを用いたが、さらに第三の構造を共重合した構造の樹脂を用いることもできる。また、異なるベース樹脂を混合して用いることもできる。
【0011】
層間膜103上のレジスト塗布膜厚は0.3μmとしたが、配線孔106の深さは0.7μmあり、配線孔部ではレジストは1.0μmの膜厚となった。このレジストの未露光部の現像レートは30nm/sであり、1.0μm膜厚のレジストを溶解するのに約33秒かかる。60秒現像としたためこの孔の部分では約1.8倍のオーバー現像となった。層間膜上の0.3μm膜厚のレジストは約10秒で溶解するので、約6倍のオーバー現像となった。 このレジストはこのようなオーバー現像を行っても現像膨潤は実用上十分押さえられており、±10%の寸法精度で配線溝パターン107’(図2(d))を形成することができた。かつこの状況で配線孔106内にはレジスト残りは発生しなかった。なおここでは溝パターンの最小配線幅は120nmとし、このときパタン形成に必要とした露光量は17mJ/cmであった。架橋型ArFネガレジストでは現像膨潤によりこのような微細溝パターンを±10%の精度で形成することはできなかった。
【0012】
また本発明で用いたネガレジストのベース樹脂として、上記構造(I)と共重合するコモノマーに水酸基を含まない構造を用いた場合は、0.3μmという薄膜に現像時間を合わせ短時間現像とすれば配線溝パターンを高精度に形成することは可能であるが、配線孔内のレジストを完全に除去するほどのオーバー現像を行うと配線溝パターンを高精度に形成することは困難であった。なお、本発明で用いる現像液としてはテトラメチルアンモニウムヒドロキサイドの水溶液が挙げられ、その濃度は0.2から0.5wt%とするとオーバー現像裕度もとれて好ましかった。0.5wt%以上では濃度が上がるほど現像膨潤が発生し、0.2wt%以下では現像液のヘタリによる寸法変動が発生した。
【0013】
その後図2(e)に示すようにネガレジストパターン107をマスクに層間膜をエッチングして配線溝110を形成する。この方法では配線孔内にレジスト残りがないので従来法と異なりインナークラウンの発生はなかった。その後配線孔や溝に銅を埋め込みCMPを行って図2(f)に示すように銅配線111を形成した。この方法によって電気抵抗のバラツキや断線といった問題のない電気的信頼性の高い配線を寸法精度高く形成することができた。なお化学増幅型ポジレジストを用いて配線溝パターンを形成してみたところ、SiOC孔内側壁四方からの酸失活物質の拡散と、孔内の光強度の低下が原因となって、配線溝内にレジスト残りが生じた。
【0014】
(実施の形態2)
実施の形態2では、半導体装置の製造工程を示した工程図である図3(a)から(d)、図4(a)から(d)、及び図5(a)から(d)を用いて、デュアルダマシン法による銅配線の形成方法を説明する。まず、図3(a)に示すように基板100上に配線301、絶縁膜302、ストッパ膜303、第1の層間膜304、中間膜305、第2の層間膜306、及びキャップ膜307が形成された試料を準備した。ここで配線301としては銅を用いたがこれに限らずW等でも良い。絶縁膜302としては酸化膜を用いた。ストッパ膜303としてはシリコン窒化膜を用いた。層間膜304および306としては誘電率の低い有機膜を用いた。ここではダウケミカル社のSiLK(登録商標)を用いた。SiLK(登録商標)膜のArFエキシマレーザ光(波長193 nm)対する屈折率虚部(消衰係数とも呼ばれるもので物質の光吸収量を表す)は0.71である。中間膜305およびキャップ膜307としてはSiC膜あるいはSiOC膜を用いた。次に図3(b)に示すように配線孔パターン308が開口したポジレジストパターン309を形成した。
ここで、このレジストの膜厚は第2の層間膜の膜厚より厚く、第1の層間膜と第2の層間膜の膜厚を足した膜厚より薄い膜厚とした。具体的には第1の層間膜の膜厚を330nm、第2の層間膜の膜厚を270nm、そしてレジストの膜厚を400nmとした。
その後図3(c)に示すようにエッチングをおこなってキャップ膜307に開口310を形成し、さらにエッチングを行って図3(d)に示すように第2の層間膜306および中間膜305にも開口を形成した。
【0015】
その後図4(a)に示すように第1の層間膜304のエッチングを行った。膜厚とエッチレートの関係からこのエッチングの際にポジレジストは除去された。エッチングストッパ303によって配線301は保護される。その後図4(b)に示すようにネガレジスト311を塗布し、マスク313を介してArFエキシマレーザ露光光314を照射し、配線溝パターンを露光した。図示はしていないがこの露光にはArFスキャナを用い、レンズを介した露光を行った。ここで用いたネガレジスト311は、実施例1と同様にネガ化の機構にラクトン化反応を利用した化学増幅系レジストで、構造(I)と構造(III)が70/30のモル比で共重合したポリマーをベース樹脂とし、前記ベース樹脂100重量部、酸発生剤トリフェニルスルホニウムノナフレート2重量部、クエンチャーとして2−ベンジルピリジン0.01重量部を1−メトキシ−2−プロパノール1000重量部に溶解して、孔径0.2ミクロンのフッ素樹脂フィルターを用いて、ろ過したものである。
【0016】
【化5】
Figure 2004061665
【0017】
【化6】
Figure 2004061665
【0018】
上記ネガレジストは、化学増幅系レジストであり、ArFエキシマレーザ露光により、酸発生剤トリフェニルスルホニウムノナフレートから酸が発生し、発生した酸により誘起される酸触媒反応で、構造(I)中のδ−ヒドロキシ酸構造がδ−ラクトン構造に変化する。この反応は、熱処理により促進されることから、露光後、現像を行う前に、120℃で90秒間の露光後ベークを行った。次に0.2wt%テトラメチルアンモニウムヒドロキシド水溶液で60秒間現像を行った。本レジストでは、未露光部では、δ−ヒドロキシ酸構造が存在することからアルカリ可溶性であり、露光部ではδ−ラクトン構造がアルカリ不溶性であることから、現像により未露光部が除去されてネガ型のパタンが形成された。
【0019】
上記のようなネガレジストは、ArFエキシマレーザ光に感度を持ち、ネガ化反応が極性基から非極性基に変換する極性変換反応であるため現像膨潤がなく、しかもオーバー現像に対する裕度が高いという特長があった。
【0020】
層間膜103上のレジスト塗布膜厚は第2の層間膜の膜厚より薄い 200nmとした。これは第2の層間膜エッチングの際のレジスト残りを防止するためである。有機層間膜を用いているため有機層間膜をエッチングするアッシャを用いることができない。そのためレジスト残りは歩留り低下、配線信頼性低下の元凶となる。その後現像を行って図4(c)に示すように配線溝315の形成されたネガレジストパターン316を形成した。層間膜に用いているSiLK(登録商標)は露光光として用いているArFエキシマレーザ光を良く吸収するので微細孔の中を露光するのにはかなりのオーバー露光が必要になる。しかしこのネガレジストを用いた場合には孔内を露光する必要がなく、露光不足によるレジスト残りなどの不良は発生しない。一方実施例1と同様オーバー現像が必要になるが、上記ネガレジストはオーバー現像裕度が大きく、微細パターンを高精度に形成できた。
【0021】
その後図4(d)に示すようにネガレジストパターンをマスクにキャップ膜を加工して配線溝キャップパターン317を形成し、図5(a)に示すようにキャップ膜パターン317をエッチングマスクに第2の層間膜をエッチングして配線溝パターンの形成された第2の層間膜318を形成する。このエッチングの際、ネガレジストは自動的に除去される。また配線301はストッパ303によって保護されている。その後図5(b)に示すようにストッパ層をエッチングして開口319を形成する。次ぎにTiNバリア膜を埋め込んだ後(図示なし)図5(c)に示すように銅320を配線孔や溝に埋め込み、図5(d)に示すようにCMPを行って不要な銅を削り、銅配線320’を形成する。このCMPの際キャップ膜317はCMPの保護膜としても機能する。このようにして形成された銅配線にはインナークラウンの発生がなかった。そのため電気的信頼性も高く、抵抗のバラツキも少なく、配線のパターン精度も高かった。 なお、本実施例では消衰係数が0.71のSiLK(登録商標)を層間膜に用いた場合を説明したが、層間膜の消衰係数が0.3以上の場合に効果がみられた。
すなわち、ポジレジストで配線溝を形成した場合、層間膜の消衰係数が0.3を越えると孔内にレジストが残り、またインナクラウンが発生したが、本実施例の方法を用いた場合はそのような問題は発生しなかった。
【0022】
(実施の形態3)
実施の形態3では、実施の形態1で用いたネガレジストの代りに、構造(I)と構造(IV)が75/25で共重合したポリマーをベース樹脂とし、前記ベース樹脂100重量部、酸発生剤トリフェニルスルホニウムトリフレート0.5重量部、酸発生剤トリフェニルスルホニウムノナフレート0.5重量部、クエンチャーとしてトリエタノールアミン0.01重量部を1−メトキシ−2−プロパノール1000重量部に溶解して、孔径0.2ミクロンのフッ素樹脂フィルターを用いて、ろ過したものを用いた。その結果、実施の形態1と同様に配線溝が形成でき、それをもとに電気抵抗のバラツキや断線といった問題のない電気的信頼性の高い配線を寸法精度高く形成することができた。
【0023】
【化7】
Figure 2004061665
【0024】
【化8】
Figure 2004061665
【0025】
(実施の形態4)
実施の形態4では、実施の形態2で用いたネガレジストの代りに、構造(I)と構造(V)が60/40で共重合したポリマーをベース樹脂とし、前記ベース樹脂100重量部、酸発生剤トリフェニルスルホニウムトリフレート0.5重量部、酸発生剤トリフェニルスルホニウムノナフレート0.5重量部、クエンチャーとしてヨウ化テトラメチルアンモニウム0.01重量部を1−メトキシ−2−プロパノール1000重量部に溶解して、孔径0.2ミクロンのフッ素樹脂フィルターを用いて、ろ過したものを用いた。その結果、実施の形態2と同様に配線溝が形成でき、それをもとに電気抵抗のバラツキや断線といった問題のない電気的信頼性の高い配線を寸法精度高く形成することができた。
【0026】
【化9】
Figure 2004061665
【0027】
【化10】
Figure 2004061665
【0028】
(実施の形態5)
実施の形態5では、実施の形態1で用いたネガレジストの代りに、構造(I)と構造(VI)と構造(VII)が60/30/10で共重合したポリマーをベース樹脂とし、前記ベース樹脂100重量部、酸発生剤トリフェニルスルホニウムトリフレート1.5重量部、クエンチャーとして2−ベンジルピリジン0.01重量部を1−メトキシ−2−プロパノール1000重量部に溶解して、孔径0.2ミクロンのフッ素樹脂フィルターを用いて、ろ過したものを用いた。その結果、実施の形態1と同様に配線溝が形成でき、それをもとに電気抵抗のバラツキや断線といった問題のない電気的信頼性の高い配線を寸法精度高く形成することができた。
【0029】
【化11】
Figure 2004061665
【0030】
【化12】
Figure 2004061665
【0031】
【化13】
Figure 2004061665
【0032】
(実施の形態6)
実施の形態5では、実施の形態2で用いたネガレジストの代りに、構造(I)と構造(VIII)が25/75で共重合したポリマーをベース樹脂とし、前記ベース樹脂100重量部、酸発生剤トリフェニルスルホニウムトリフレート1.0重量部、クエンチャーとして2−ベンジルピリジン0.01重量部を1−メトキシ−2−プロパノール1000重量部に溶解して、孔径0.2ミクロンのフッ素樹脂フィルターを用いて、ろ過したものを用いた。現像液に0.05wt%テトラメチルアンモニウムヒドロキシド水溶液を用いることにより、実施の形態1と同様に配線溝が形成でき、それをもとに電気抵抗のバラツキや断線といった問題のない電気的信頼性の高い配線を寸法精度高く形成することができた。
【0033】
【化14】
Figure 2004061665
【0034】
【化15】
Figure 2004061665
【0035】
【発明の効果】
本願によって、配線溝内にインナークラウンが形成されることなく、また配線孔内のレジスト残りもなしに微細な銅配線を形成できる。このため配線の高抵抗化や断線のない信頼性の高い微細銅配線回路を持つ半導体装置を製造することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施例による銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図2】従来の銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図3】本発明の第2の実施例による銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図4】本発明の第2の実施例による銅配線形成工程を図3に引き続き示した工程図である。
【図5】本発明の第2の実施例による銅配線形成工程を図4に引き続き示した工程図である。
【符号の説明】
100…基板、101…配線、102…バリア膜、103…層間膜、104…配線孔パターン、105…ポジレジスト、106…配線孔、107…ポジレジスト、107’…配線溝パターン、108…マスク、109…ArFエキシマレーザ露光光、110…配線溝、111…銅配線、120…ポジレジスト、301…配線、302…絶縁膜、303…ストッパ膜、304…第1の層間膜、305…中間膜、306…第2の層間膜、307…キャップ膜、307’…キャップ膜、308…配線孔パターン、309…ポジレジストパターン、309’…ポジレジスト、310…開口、311…共重合ネガレジスト、313…マスク、314…ArFエキシマレーザ露光光、315…配線溝、316…ネガレジストパターン、317…配線溝キャップパターン、318…配線溝パターンの形成された第2の層間膜、319…開口、320…銅、320’…銅配線。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a copper wiring having high dimensional accuracy and high electrical reliability.
[0002]
[Prior art]
In recent years, for the purpose of improving the operation speed of a semiconductor device, copper wiring semiconductor devices using copper as a wiring material and having reduced wiring resistance have been mass-produced. As a method of forming a copper wiring, a wiring groove and a wiring hole are formed in an insulating film using a resist pattern as a mask, copper is buried in the groove and the hole, and then CMP (Chemical Mechanical Polishing) is performed to simultaneously form the wiring and the connection wiring with copper. A dual damascene method for forming is used. This method and its problems will be described in detail with reference to FIG. First, as shown in FIG. 2A, a resist having a wiring hole pattern 104 is formed of a positive resist 105 on the substrate 100, the wiring 101, the barrier film 102, and the interlayer film 103. Thereafter, as shown in FIG. 2B, a wiring hole 106 is formed in the interlayer film by an etching method using the positive resist 105 as a mask. Next, as shown in FIG. 2C, a positive resist 120 is applied, and exposure light 109 is irradiated through a mask 108 to expose a wiring groove pattern. Although not shown, this exposure is usually performed by a projection exposure method via a lens.
Here, the result of forming the wiring groove resist pattern by developing the positive resist 120 is shown in FIG. 2D. However, the resist in the wiring hole cannot be completely removed and a part of the resist remains 121. Increasing the amount of exposure so that there is no remaining resist lowers the pattern formation accuracy of the wiring groove. When a wiring groove is formed in the interlayer film by etching, a kind of burr called an inner crown 122 remains as shown in FIG. After that, copper is buried in the wiring holes and grooves to perform a CMP to form a copper wiring.
Here, this method has a problem that the electrical reliability of the wiring is impaired by the insulating etching residue 123 accompanying the inner crown as shown in FIG.
[0003]
As a method of solving this problem, a method of forming a wiring groove pattern using a negative resist has been proposed. This method is described in JP-A-2001-257260. By using a negative resist, the resist in the wiring hole can be removed by development, not by exposure, so that it is possible to accurately form a wiring groove pattern that does not leave the resist in the hole.
[0004]
[Problems to be solved by the invention]
In the dual damascene method using the negative resist, there is a large difference between the resist film thickness on the interlayer film and the resist film thickness including the inside of the hole. For this reason, a thin resist can be accurately formed even during the developing time when the thick resist is removed. In other words, a negative resist having a high development tolerance for over-development is required for a thin portion of the resist.
Conventionally, ArF lithography having a wavelength of 193 nm has no negative resist having such characteristics, and there has been a problem that ArF lithography capable of forming a fine pattern cannot be applied to the dual damascene.
Note that ArF lithography has a higher exposure resolution than KrF lithography with a wavelength of 248 nm, which is currently the mainstream of fine pattern formation, and thus has a higher resolution, thereby enabling finer pattern formation.
[0005]
[Means for Solving the Problems]
In order to solve the above-mentioned conventional problems, a negative resist in which an exposed portion becomes negative by a lactonization reaction is used as a resist for forming a wiring groove pattern, and a wiring hole is formed prior to the wiring groove by using ArF lithography. Perform a dual damascene process. This method solves the above problem.
[0006]
BEST MODE FOR CARRYING OUT THE INVENTION
(Embodiment 1)
In the first embodiment, a method of forming a copper wiring by a dual damascene method will be described with reference to FIGS. 1A to 1F, which are process diagrams showing a manufacturing process of a semiconductor device.
First, as shown in FIG. 1A, a resist having a wiring hole pattern 104 was formed of a positive resist 105 on a substrate 100, a wiring 101, a barrier film 102, and an interlayer film 103. Here, an SiOC film formed by CVD (Chemical Vapor Deposition) was used as the interlayer film. Thereafter, as shown in FIG. 1B, wiring holes 106 were formed in the interlayer film by an etching method using the positive resist 105 as a mask. Next, as shown in FIG. 1C, a negative resist 107 was applied, and an ArF excimer laser exposure light 109 was irradiated through a mask 108 to expose the wiring groove pattern. Although not shown, this exposure was performed through a lens using an ArF scanner. The negative resist 120 used here is a polymer in which the structure (I) and the structure (II) are copolymerized in a molar ratio of 50/50 as a base resin, 100 parts by weight of the base resin, an acid generator triphenylsulfonium triflate. 1 part by weight, 0.01 part by weight of 2-benzylpyridine as a quencher was dissolved in 1000 parts by weight of 1-methoxy-2-propanol, and the solution was filtered using a fluororesin filter having a pore size of 0.2 micron. .
[0007]
Embedded image
Figure 2004061665
[0008]
Embedded image
Figure 2004061665
[0009]
The negative resist is a chemically amplified resist. An acid is generated from an acid generator, triphenylsulfonium triflate, by ArF excimer laser exposure, and an acid catalyzed reaction induced by the generated acid causes a reaction in the structure (I). The δ-hydroxy acid structure changes to a δ-lactone structure. Since this reaction is accelerated by heat treatment, a post-exposure bake was performed at 120 ° C. for 90 seconds after exposure and before development. Next, development was performed with a 0.2 wt% aqueous solution of tetramethylammonium hydroxide for 60 seconds. In the present resist, the unexposed portion is alkali-soluble due to the presence of a δ-hydroxy acid structure, and the exposed portion is alkali-insoluble in the δ-lactone structure in the exposed portion. Was formed. The quencher controls the diffusion of the acid generated by exposure from the acid generator to give high resolution and improve the process stability.
[0010]
Such a negative resist has sensitivity to ArF excimer laser light, and is free from development swelling because the negative reaction is a polarity conversion reaction that converts a polar group into a non-polar group, and has a high tolerance to over-development. There were features.
Here, as the base resin, a resin containing (II) which is a structure obtained by polymerizing a structure (I) having a δ-hydroxy acid and an alicyclic structure and an α-substituted acrylate having a hydroxyl group was used. Alternatively, a resin having a structure obtained by copolymerizing the third structure may be used. Further, different base resins can be used in combination.
[0011]
Although the resist coating thickness on the interlayer film 103 was 0.3 μm, the depth of the wiring hole 106 was 0.7 μm, and the thickness of the resist in the wiring hole portion was 1.0 μm. The development rate of the unexposed portion of the resist is 30 nm / s, and it takes about 33 seconds to dissolve the resist having a thickness of 1.0 μm. Since the development was performed for 60 seconds, over development was performed about 1.8 times in this hole. Since the resist having a thickness of 0.3 μm on the interlayer film was dissolved in about 10 seconds, the over-developing was about 6 times. Even if such resist was subjected to such over-development, the development swelling was sufficiently suppressed for practical use, and the wiring groove pattern 107 ′ (FIG. 2D) could be formed with a dimensional accuracy of ± 10%. In this situation, no resist remains in the wiring hole 106. Here, the minimum wiring width of the groove pattern was 120 nm, and at this time, the exposure required for pattern formation was 17 mJ / cm 2 . With a cross-linked ArF negative resist, such a fine groove pattern could not be formed with an accuracy of ± 10% due to development swelling.
[0012]
When a structure not containing a hydroxyl group in the comonomer copolymerized with the above structure (I) is used as the base resin of the negative resist used in the present invention, the development time is adjusted to a thin film of 0.3 μm, and the development is performed in a short time. Although it is possible to form the wiring groove pattern with high precision, it is difficult to form the wiring groove pattern with high precision if over-developing is performed to completely remove the resist in the wiring hole. The developing solution used in the present invention includes an aqueous solution of tetramethylammonium hydroxide. When the concentration is from 0.2 to 0.5 wt%, the over-developing margin is preferable. At 0.5 wt% or more, development swelling occurred as the concentration increased, and at 0.2 wt% or less, dimensional fluctuation due to settling of the developer occurred.
[0013]
Thereafter, as shown in FIG. 2E, the interlayer film is etched using the negative resist pattern 107 as a mask to form a wiring groove 110. In this method, there was no resist remaining in the wiring hole, so that no inner crown was generated unlike the conventional method. Thereafter, copper was buried in the wiring holes and grooves and subjected to CMP to form a copper wiring 111 as shown in FIG. According to this method, a highly reliable wiring having no problem such as variation in electrical resistance and disconnection could be formed with high dimensional accuracy. When a wiring groove pattern was formed using a chemically amplified positive resist, it was found that diffusion of an acid deactivating material from the four side walls of the SiOC hole and a decrease in light intensity in the hole caused the formation of the wiring groove pattern. The resist was left on the surface.
[0014]
(Embodiment 2)
In the second embodiment, FIGS. 3 (a) to 3 (d), FIGS. 4 (a) to 4 (d), and FIGS. 5 (a) to 5 (d), which are process diagrams showing the manufacturing steps of the semiconductor device, are used. Next, a method of forming a copper wiring by a dual damascene method will be described. First, as shown in FIG. 3A, a wiring 301, an insulating film 302, a stopper film 303, a first interlayer film 304, an intermediate film 305, a second interlayer film 306, and a cap film 307 are formed on a substrate 100. The prepared sample was prepared. Here, copper is used as the wiring 301, but it is not limited to this, and W may be used. An oxide film was used as the insulating film 302. As the stopper film 303, a silicon nitride film was used. As the interlayer films 304 and 306, organic films having a low dielectric constant were used. Here, Dow Chemical's SiLK (registered trademark) was used. The imaginary part of the refractive index of the SiLK (registered trademark) film with respect to the ArF excimer laser light (wavelength 193 nm) (also referred to as the extinction coefficient and representing the light absorption amount of the substance) is 0.71. As the intermediate film 305 and the cap film 307, a SiC film or a SiOC film was used. Next, as shown in FIG. 3B, a positive resist pattern 309 having an opening in the wiring hole pattern 308 was formed.
Here, the film thickness of the resist is larger than the film thickness of the second interlayer film and smaller than the film thickness of the first interlayer film and the film thickness of the second interlayer film. Specifically, the thickness of the first interlayer film was 330 nm, the thickness of the second interlayer film was 270 nm, and the thickness of the resist was 400 nm.
Thereafter, etching is performed as shown in FIG. 3C to form an opening 310 in the cap film 307, and further etching is performed to form the second interlayer film 306 and the intermediate film 305 as shown in FIG. An opening was formed.
[0015]
Thereafter, as shown in FIG. 4A, the first interlayer film 304 was etched. Due to the relationship between the film thickness and the etch rate, the positive resist was removed during this etching. The wiring 301 is protected by the etching stopper 303. Thereafter, as shown in FIG. 4B, a negative resist 311 was applied, and ArF excimer laser exposure light 314 was irradiated through a mask 313 to expose the wiring groove pattern. Although not shown, this exposure was performed through a lens using an ArF scanner. The negative resist 311 used here is a chemically amplified resist utilizing a lactonization reaction in the mechanism of negative conversion as in Example 1. The negative resist 311 has a structure (I) and a structure (III) in a molar ratio of 70/30. Using a polymerized polymer as a base resin, 100 parts by weight of the base resin, 2 parts by weight of an acid generator, triphenylsulfonium nonaflate, and 0.01 part by weight of 2-benzylpyridine as a quencher 1000 parts by weight of 1-methoxy-2-propanol And filtered using a fluororesin filter having a pore size of 0.2 micron.
[0016]
Embedded image
Figure 2004061665
[0017]
Embedded image
Figure 2004061665
[0018]
The negative resist is a chemically amplified resist. An acid is generated from an acid generator, triphenylsulfonium nonaflate, by ArF excimer laser exposure, and the acid catalyzed reaction induced by the generated acid causes a reaction in the structure (I). The δ-hydroxy acid structure changes to a δ-lactone structure. Since this reaction is accelerated by heat treatment, a post-exposure bake was performed at 120 ° C. for 90 seconds after exposure and before development. Next, development was performed with a 0.2 wt% aqueous solution of tetramethylammonium hydroxide for 60 seconds. In the present resist, the unexposed portion is alkali-soluble due to the presence of a δ-hydroxy acid structure, and the exposed portion is alkali-insoluble in the δ-lactone structure in the exposed portion. Was formed.
[0019]
Such a negative resist has sensitivity to ArF excimer laser light, and is free from development swelling because the negative reaction is a polarity conversion reaction that converts a polar group into a non-polar group, and has a high tolerance to over-development. There were features.
[0020]
The thickness of the resist coating on the interlayer film 103 was 200 nm, which was smaller than the thickness of the second interlayer film. This is to prevent the resist remaining when the second interlayer film is etched. Since an organic interlayer film is used, an asher for etching the organic interlayer film cannot be used. Therefore, the remaining resist becomes a cause of a decrease in yield and a decrease in wiring reliability. Thereafter, development was performed to form a negative resist pattern 316 in which a wiring groove 315 was formed as shown in FIG. Since SiLK (registered trademark) used for the interlayer film absorbs the ArF excimer laser light used as the exposure light well, a considerable over-exposure is required to expose the inside of the fine hole. However, when this negative resist is used, the inside of the hole does not need to be exposed, and defects such as remaining resist due to insufficient exposure do not occur. On the other hand, over-development was required as in Example 1. However, the above-mentioned negative resist had a large over-development margin, and a fine pattern could be formed with high precision.
[0021]
Thereafter, as shown in FIG. 4D, a cap film is processed using a negative resist pattern as a mask to form a wiring groove cap pattern 317, and as shown in FIG. 5A, a second groove is formed using the cap film pattern 317 as an etching mask. Is etched to form a second interlayer film 318 on which a wiring groove pattern is formed. During this etching, the negative resist is automatically removed. The wiring 301 is protected by a stopper 303. Thereafter, as shown in FIG. 5B, the stopper layer is etched to form an opening 319. Next, after the TiN barrier film is embedded (not shown), copper 320 is embedded in the wiring holes and grooves as shown in FIG. 5C, and unnecessary copper is removed by performing CMP as shown in FIG. 5D. , A copper wiring 320 'is formed. During this CMP, the cap film 317 also functions as a CMP protection film. No inner crown was generated in the copper wiring thus formed. Therefore, electrical reliability was high, resistance variation was small, and wiring pattern accuracy was high. In this embodiment, the case where SiLK (registered trademark) having an extinction coefficient of 0.71 is used for the interlayer film has been described. However, the effect was observed when the extinction coefficient of the interlayer film was 0.3 or more. .
That is, when the wiring groove is formed with a positive resist, when the extinction coefficient of the interlayer film exceeds 0.3, the resist remains in the hole and the inner crown occurs, but when the method of this embodiment is used, No such problem occurred.
[0022]
(Embodiment 3)
In the third embodiment, instead of the negative resist used in the first embodiment, a polymer obtained by copolymerizing the structure (I) and the structure (IV) at 75/25 is used as a base resin, and 100 parts by weight of the base resin is used. 0.5 parts by weight of a generator triphenylsulfonium triflate, 0.5 parts by weight of an acid generator triphenylsulfonium nonaflate, and 0.01 parts by weight of triethanolamine as a quencher in 1000 parts by weight of 1-methoxy-2-propanol It was dissolved and filtered using a fluorine resin filter having a pore size of 0.2 micron. As a result, a wiring groove can be formed in the same manner as in the first embodiment, and based on this, a wiring having high electrical reliability and having no problem such as variation in electric resistance or disconnection can be formed with high dimensional accuracy.
[0023]
Embedded image
Figure 2004061665
[0024]
Embedded image
Figure 2004061665
[0025]
(Embodiment 4)
In the fourth embodiment, instead of the negative resist used in the second embodiment, a polymer obtained by copolymerizing the structure (I) and the structure (V) at 60/40 is used as a base resin, and 100 parts by weight of the base resin is used. 0.5 parts by weight of a generator triphenylsulfonium triflate, 0.5 parts by weight of an acid generator triphenylsulfonium nonaflate, 0.01 parts by weight of tetramethylammonium iodide as a quencher 1000 parts by weight of 1-methoxy-2-propanol And then filtered using a fluororesin filter having a pore size of 0.2 micron. As a result, a wiring groove can be formed in the same manner as in the second embodiment, and based on this, a wiring having high electrical reliability and having no problem such as variation in electric resistance or disconnection can be formed with high dimensional accuracy.
[0026]
Embedded image
Figure 2004061665
[0027]
Embedded image
Figure 2004061665
[0028]
(Embodiment 5)
In the fifth embodiment, instead of the negative resist used in the first embodiment, a polymer obtained by copolymerizing the structure (I), the structure (VI), and the structure (VII) at 60/30/10 is used as a base resin. 100 parts by weight of a base resin, 1.5 parts by weight of an acid generator triphenylsulfonium triflate, 0.01 part by weight of 2-benzylpyridine as a quencher were dissolved in 1000 parts by weight of 1-methoxy-2-propanol, and the pore size was 0%. Filtered using a .2 micron fluororesin filter. As a result, a wiring groove can be formed in the same manner as in the first embodiment, and based on this, a wiring having high electrical reliability and having no problem such as variation in electric resistance or disconnection can be formed with high dimensional accuracy.
[0029]
Embedded image
Figure 2004061665
[0030]
Embedded image
Figure 2004061665
[0031]
Embedded image
Figure 2004061665
[0032]
(Embodiment 6)
In the fifth embodiment, instead of the negative resist used in the second embodiment, a polymer obtained by copolymerizing the structure (I) and the structure (VIII) in a ratio of 25/75 is used as a base resin, and 100 parts by weight of the base resin is used. A fluororesin filter having a pore size of 0.2 micron is prepared by dissolving 1.0 part by weight of triphenylsulfonium triflate and 0.01 part by weight of 2-benzylpyridine as a quencher in 1000 parts by weight of 1-methoxy-2-propanol. And filtered. By using a 0.05 wt% aqueous solution of tetramethylammonium hydroxide for the developer, wiring grooves can be formed in the same manner as in the first embodiment, and based on this, electrical reliability free from problems such as variations in electrical resistance and disconnection. Wiring with high dimensional accuracy could be formed.
[0033]
Embedded image
Figure 2004061665
[0034]
Embedded image
Figure 2004061665
[0035]
【The invention's effect】
According to the present invention, a fine copper wiring can be formed without forming an inner crown in a wiring groove and without a resist remaining in a wiring hole. For this reason, it is possible to manufacture a semiconductor device having a highly reliable fine copper wiring circuit without increasing the wiring resistance or disconnection.
[Brief description of the drawings]
FIG. 1 is a process diagram showing a copper wiring forming process according to a first embodiment of the present invention using a cross-sectional view of a semiconductor device.
FIG. 2 is a process diagram showing a conventional copper wiring forming process using a cross-sectional view of a semiconductor device.
FIG. 3 is a process diagram showing a copper wiring forming process according to a second embodiment of the present invention using a cross-sectional view of a semiconductor device.
FIG. 4 is a process diagram showing a process of forming a copper wiring according to a second embodiment of the present invention, following FIG. 3;
FIG. 5 is a process drawing showing a copper wiring forming process according to a second embodiment of the present invention, which is subsequent to FIG. 4;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 100 ... board | substrate, 101 ... wiring, 102 ... barrier film, 103 ... interlayer film, 104 ... wiring hole pattern, 105 ... positive resist, 106 ... wiring hole, 107 ... positive resist, 107 '... wiring groove pattern, 108 ... mask, 109: ArF excimer laser exposure light, 110: wiring groove, 111: copper wiring, 120: positive resist, 301: wiring, 302: insulating film, 303: stopper film, 304: first interlayer film, 305: intermediate film, 306: second interlayer film, 307: cap film, 307 ': cap film, 308: wiring hole pattern, 309: positive resist pattern, 309': positive resist, 310: opening, 311: copolymer negative resist, 313 ... Mask, 314: ArF excimer laser exposure light, 315: Wiring groove, 316: Negative resist pattern, 317: Wiring groove cap Turn, 318 ... wiring trench pattern a second interlayer films formed of, 319 ... opening, 320 ... copper, 320 '... copper wiring.

Claims (8)

被加工膜を貫通する貫通孔を形成する工程と、
前記被加工膜上に感光性薄膜を形成し、
前記感光性薄膜に所望のパターンを露光し現像を行なうことにより、前記感光性薄膜をパターン加工する工程と、
前記感光性薄膜をマスクとして前記被加工膜をエッチングし、
前記貫通孔を含む前記被加工膜の所定領域に溝を形成する工程とを備え、
前記感光性薄膜は、前記露光光の照射によりラクトン化反応を生じ、ネガ化するレジスト材料よりなることを特徴とする半導体装置の製造方法。
Forming a through-hole through the film to be processed;
Forming a photosensitive thin film on the film to be processed,
A step of patterning the photosensitive thin film by exposing and developing a desired pattern on the photosensitive thin film,
Etching the film to be processed using the photosensitive thin film as a mask,
Forming a groove in a predetermined region of the film to be processed including the through hole,
The method of manufacturing a semiconductor device, wherein the photosensitive thin film is made of a resist material that undergoes a lactonization reaction by irradiation with the exposure light and becomes negative.
半導体基板上に層間膜を設ける工程と、
前記層間膜に配線用導通孔を形成する工程と、
前記層間膜上に形成された感光性薄膜上に、フォトマスクを介して露光光を照射し配線用溝パターンを転写する工程と、
前記配線用溝パターンが転写された感光性薄膜を加工用マスクに用い、前記層間膜の所定領域に配線用溝を形成する工程と、
前記配線用導通孔および前記配線用溝に金属材料を埋め込む工程とを備え、
前記感光性薄膜は、前記露光光の照射によりラクトン化反応を生じ、ネガ化するレジスト材料よりなることを特徴とする半導体装置の製造方法。
Providing an interlayer film on the semiconductor substrate;
Forming a conductive hole for wiring in the interlayer film;
On the photosensitive thin film formed on the interlayer film, a step of irradiating exposure light via a photomask to transfer a wiring groove pattern,
Forming a wiring groove in a predetermined region of the interlayer film using the photosensitive thin film to which the wiring groove pattern has been transferred as a processing mask;
Embedding a metal material in the wiring conductive hole and the wiring groove,
The method of manufacturing a semiconductor device, wherein the photosensitive thin film is made of a resist material that undergoes a lactonization reaction by irradiation with the exposure light and becomes negative.
前記露光光にArFエキシマレーザ光を用いることを特徴とする請求項1又は2に記載の半導体装置の製造方法。3. The method according to claim 1, wherein an ArF excimer laser beam is used as the exposure light. 前記レジストの現像に濃度が0.2以上0.5wt%以下のテトラメチルアンモニウムヒドロキシド水溶液を用いることを特徴とした請求項1又は2記載の半導体装置の製造方法。3. The method according to claim 1, wherein a tetramethylammonium hydroxide aqueous solution having a concentration of 0.2 to 0.5 wt% is used for developing the resist. 前記層間膜は、前記露光時において前記露光光に対する屈折率虚部の値が0.3以上である材質からなることを特徴とした請求項2記載の半導体装置の製造方法。3. The method according to claim 2, wherein the interlayer film is made of a material having a value of an imaginary part of a refractive index with respect to the exposure light of 0.3 or more during the exposure. 前記層間膜は、SiOC膜を含む膜であることを特徴とした請求項2記載の半導体装置の製造方法。3. The method according to claim 2, wherein the interlayer film is a film including a SiOC film. 前記レジストのベース樹脂は下記の化学式(I)を含む共重合体であることを特徴とする請求項1から6のいずれかに記載の半導体装置の製造方法。
Figure 2004061665
7. The method according to claim 1, wherein a base resin of the resist is a copolymer containing the following chemical formula (I).
Figure 2004061665
前記レジストのベース樹脂は下記の化学式(I)を含む共重合体であり、なおかつ水酸基を有するモノマーを共重合したものであることを特徴とする請求項1から6のいずれかに記載の半導体装置の製造方法。
Figure 2004061665
7. The semiconductor device according to claim 1, wherein the base resin of the resist is a copolymer containing the following chemical formula (I), and is obtained by copolymerizing a monomer having a hydroxyl group. Manufacturing method.
Figure 2004061665
JP2002217175A 2002-07-25 2002-07-25 Method for manufacturing semiconductor device Pending JP2004061665A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002217175A JP2004061665A (en) 2002-07-25 2002-07-25 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002217175A JP2004061665A (en) 2002-07-25 2002-07-25 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2004061665A true JP2004061665A (en) 2004-02-26

Family

ID=31938730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002217175A Pending JP2004061665A (en) 2002-07-25 2002-07-25 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2004061665A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007017949A (en) * 2005-06-07 2007-01-25 Shin Etsu Chem Co Ltd Material for resist underlayer film and method for forming pattern using the same
JP2008088431A (en) * 2007-09-21 2008-04-17 Toshiba Corp Acid etching-resistant material and method for producing light-emitting element using the material
JP2009524257A (en) * 2006-01-19 2009-06-25 インターナショナル・ビジネス・マシーンズ・コーポレーション Thick wire structure and dual damascene method for forming it (dual damascene process for forming thick wire structure)
JP2010276880A (en) * 2009-05-28 2010-12-09 Jsr Corp Negative-type radiation-sensitive composition, curing pattern forming method and curing pattern
JP2020141007A (en) * 2019-02-27 2020-09-03 凸版印刷株式会社 Method of manufacturing multi-layer wiring board and multi-layer wiring board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007017949A (en) * 2005-06-07 2007-01-25 Shin Etsu Chem Co Ltd Material for resist underlayer film and method for forming pattern using the same
JP4638378B2 (en) * 2005-06-07 2011-02-23 信越化学工業株式会社 Resist underlayer film material and pattern forming method using the same
JP2009524257A (en) * 2006-01-19 2009-06-25 インターナショナル・ビジネス・マシーンズ・コーポレーション Thick wire structure and dual damascene method for forming it (dual damascene process for forming thick wire structure)
US8753950B2 (en) 2006-01-19 2014-06-17 International Business Machines Corporation Dual-damascene process to fabricate thick wire structure
JP2008088431A (en) * 2007-09-21 2008-04-17 Toshiba Corp Acid etching-resistant material and method for producing light-emitting element using the material
JP2010276880A (en) * 2009-05-28 2010-12-09 Jsr Corp Negative-type radiation-sensitive composition, curing pattern forming method and curing pattern
JP2020141007A (en) * 2019-02-27 2020-09-03 凸版印刷株式会社 Method of manufacturing multi-layer wiring board and multi-layer wiring board
JP7211156B2 (en) 2019-02-27 2023-01-24 凸版印刷株式会社 Multilayer wiring board manufacturing method and multilayer wiring board

Similar Documents

Publication Publication Date Title
US7803521B2 (en) Photoresist compositions and process for multiple exposures with multiple layer photoresist systems
JP3822101B2 (en) Radiation-sensitive composition, pattern forming method, and semiconductor device manufacturing method
US8877430B2 (en) Methods of producing structures using a developer-soluble layer with multilayer technology
US8084185B2 (en) Substrate planarization with imprint materials and processes
JP3835545B2 (en) Photoresist pattern forming method and semiconductor device manufacturing method
US6472127B1 (en) Method of forming a photoresist pattern
KR20160036549A (en) Methods of forming photolithographic patterns
TWI737856B (en) Method for lithography patterning
US7662542B2 (en) Pattern forming method and semiconductor device manufacturing method
JPH07113773B2 (en) Pattern formation method
JP2004061665A (en) Method for manufacturing semiconductor device
US7387969B2 (en) Top patterned hardmask and method for patterning
JP2009139695A (en) Method for manufacturing semiconductor device
EP0939342A1 (en) Process for forming photoresist patterns
JPH0669118A (en) Formation of resist pattern
US7998663B2 (en) Pattern formation method
US7279267B2 (en) Method for manipulating the topography of a film surface
JP2001092152A (en) Method for manufacturing semiconductor device
JP2005173353A (en) Method for forming resist pattern
JP3017776B2 (en) Pattern formation method
KR960002072B1 (en) Fabricating method of semiconductor device
KR20010108724A (en) Method for forming pattern in semiconductor device
JPH10221857A (en) Processing method of thin film and production of semiconductor device using that
JPH08220764A (en) Pattern forming method
JP2002107955A (en) Pattern forming method