KR960002072B1 - Fabricating method of semiconductor device - Google Patents
Fabricating method of semiconductor device Download PDFInfo
- Publication number
- KR960002072B1 KR960002072B1 KR1019920019247A KR920019247A KR960002072B1 KR 960002072 B1 KR960002072 B1 KR 960002072B1 KR 1019920019247 A KR1019920019247 A KR 1019920019247A KR 920019247 A KR920019247 A KR 920019247A KR 960002072 B1 KR960002072 B1 KR 960002072B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- layer
- semiconductor device
- pattern
- water
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
Abstract
Description
제1a~1c도는 종래 기술에 따른 반도체 장치의 제조공정도.1A to 1C are manufacturing process diagrams of a semiconductor device according to the prior art.
제2a~2c도는 이 발명의 일 실시예에 따른 반도체 장치의 제조공정도.2A to 2C are manufacturing process diagrams of a semiconductor device according to one embodiment of the present invention.
제3a~3c도는 이 발명의 다른 실시예에 따른 반도체 장치의 제조공정도.3A to 3C are manufacturing process diagrams of a semiconductor device according to another embodiment of the present invention.
이 발명은 반도체 장치의 제조방법에 관한 것으로서, 더욱 상세하게는 반도체 장치의 제조공정중 에칭이나 이온주입등의 공정시에 마스크로 사용되는 감광막패턴을 다른 층등에 손상을 주지 않고 제거하여 반도체 장치의 신뢰성을 향상시킬 수 있는 반도체 장치의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to remove a photosensitive film pattern used as a mask during a process such as etching or ion implantation in a semiconductor device manufacturing process without damaging other layers. The present invention relates to a semiconductor device manufacturing method capable of improving reliability.
최근 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있다. 특히 사진공정에 의해 형성되는 감광막패턴을 반도체 장치의 제조공정 중에서 식각 또는 이온주입 공정등의 마스크등에 매우 폭넓게 사용되고 있다. 따라서 감광막패턴의 미세패턴화, 공정 진행시의 안정성, 공정완료후의 깨끗한 제거 그리고 잘못 형성된 감광막패턴을 제거하고 다시 형성하는 재작업의 용이함등이 필요하게 되었다.Recently, the trend of high integration of semiconductor devices is greatly influenced by the development of fine pattern formation technology. In particular, the photosensitive film pattern formed by the photolithography process is widely used in masks such as etching or ion implantation processes in the manufacturing process of semiconductor devices. Therefore, there is a need for fine patterning of the photoresist pattern, stability during the process, clean removal after the completion of the process, and ease of rework to remove and re-form the incorrectly formed photoresist pattern.
일반적으로 사진(photo)공정은 감광제및 레진(resin) 등이 솔벤트에 일정비율로 용해된 감광액을 스핀도포 방법으로 반도체 기판상에 균일하게 도포한 후, 저온에서 일차로 소프트 베이킹(soft baking ; 이하 SB라 칭함)을 실시한다. 그 다음 패턴 마스크를 통하여 빛을 선택적으로 조사하여 감광액의 패턴을 형성할 부분들을 경화시킨후, 고온에서 포스트 익스포셜 베이킹(post exposure baking ; 이하 PEB라 칭함)을 실시한다. 그 다음 티 엠 에이 에이치(tetra methlammonium hydroxide ; 이하 TMH라 칭함)를 주원료로 하는 약알카리 현상액을 사용하여 상기 감광액의 경화되지 않은 부분들을 제거하여 감광막패턴을 형성한다.In general, a photo process is performed by uniformly applying a photoresist in which a photoresist and a resin are dissolved in a certain ratio in a solvent on a semiconductor substrate by a spin coating method, and then soft baking at a low temperature. Referred to as SB). Thereafter, light is selectively irradiated through a pattern mask to cure portions to form a pattern of the photosensitive liquid, and then post exposure baking (hereinafter referred to as PEB) is performed at a high temperature. Then, using a weak alkali developer mainly made of tetra methlammonium hydroxide (hereinafter referred to as TMH), the uncured portions of the photoresist are removed to form a photoresist pattern.
그러나 상기와 같은 습식공정(wet process)에 의한 사진공정은 반도체 장치의 고집적화에 따라 감광막 패턴의 서브 마이크로(sub-micro)화 되어 감광막패턴이 쒼放지는 등의 한계가 있다.However, such a photo process by the wet process has a limitation such that the photoresist pattern is amplified by being sub-micro of the photoresist pattern according to the high integration of the semiconductor device.
따라서, 감광액의 상부에 선택적으로 Si, Ge 등을 포함하는 상부층을 형성한다. 이때 상기 상부층은 비교적 단단하여 감광막패턴이 무너지는 것을 방지한다. 그 다음 상기 상부층이 형성되어 있지 않은 감광액을 산소 프라즈마로 애칭(etching)하여 감광막패턴을 형성하는 티 에스 아이(top surface imaging ; 이하 TSI라 칭함) 공정이 연구 실행되고 있다. 상기 TSI 공정중 상부층을 Si를 포함하는 층으로 형성하면, 상기 TSI 공정을 다지이어(diffusion enhanced silylated resist ; 이하 EDSIRE라 칭함)공정이라 한다.Thus, an upper layer containing Si, Ge, or the like is selectively formed on the photoresist. At this time, the upper layer is relatively hard to prevent the photoresist pattern from collapsing. Next, a top surface imaging (TSI) process of etching a photoresist on which the upper layer is not formed with oxygen plasma to form a photoresist pattern is being studied. When the upper layer is formed of a Si-containing layer in the TSI process, the TSI process is referred to as a diffusion enhanced silylated resist (hereinafter, referred to as EDSIRE) process.
제1a~1c도는 종래 기술에 따른 반도체 장치의 제조공정도로서, TSI 공정중 통상의 DESIRE 공정에 관한 것이다.1A to 1C are manufacturing process diagrams of a semiconductor device according to the prior art, and related to a typical DESIRE process in a TSI process.
제1a도를 참조하면, 소정패턴을 형성하고자 하는 반도체 기판(11)상에 스핀 도포방법으로 감광액을 도포하여 소정 두께의 감광막(12)을 형성한다. 상기 감광액을 레진 및 감광제등을 솔벤트에 용해시킨 것이다. 그 다음 상기 감광막(12)이 형성된 반도체기판(11)을 저온에서 SB를 실시한 후, 상기 감광막(12)상에 248㎚의 자외선 단파장을 갖는 액시머(KrF) 레이저를 광원으로 하여 선택적으로 노광한다.Referring to FIG. 1A, a photoresist is applied to a semiconductor substrate 11 on which a predetermined pattern is to be formed by spin coating to form a photoresist film 12 having a predetermined thickness. The photoresist is a resin, a photosensitive agent and the like dissolved in a solvent. Then, the semiconductor substrate 11 on which the photoresist film 12 is formed is subjected to SB at low temperature, and then selectively exposed to the photoresist film 12 using an aximmer (KrF) laser having an ultraviolet short wavelength of 248 nm as a light source. .
제1b도를 참조하면, 상기 감광막(12)를 Si를 포함하는 유기금속물질에 노출시켜 감광막(12)내의 수산기(OH)의 H가 Si로 대치되는 실리레이션(silylation)을 실시한다. 이때 상기 감광막(12)은 빛을 받은 부분과 받지 않은 부분의 확산속도 및 Si와의 반응속도차에 의해 패턴을 형성하고자 하는 감광막(12)상에 O₂프라즈마에 내성을 갖는 Si을 포함하는 상부층(13)이 형성된다. 그 다음 상기 구조의 반도체 기판(11)을 고온에서 PEB를 실시한 후, 상기 상부층(13)을 마스크로 Si이 포함되지 않은 부분을 산소 프라즈마로 선택적으로 에칭(etching)하여 감광막패턴(14)을 형성한다.Referring to FIG. 1B, the photosensitive film 12 is exposed to an organometallic material including Si, so that the H of the hydroxyl group OH in the photosensitive film 12 is replaced with Si. In this case, the photoresist layer 12 includes an upper layer 13 including Si having resistance to O 2 plasma on the photoresist layer 12 to form a pattern due to a difference in diffusion rate between the lighted portion and the non-lighted portion and the reaction rate between Si. ) Is formed. Then, after PEB is performed on the semiconductor substrate 11 having the above structure at a high temperature, the photoresist pattern 14 is formed by selectively etching a portion not containing Si with oxygen plasma using the upper layer 13 as a mask. do.
제1c도를 참조하면, 상기 감광막패턴(14)을 마스크로 식각 또는 이온주입등의 공정을 실시한 후, 상기 감광막패턴(14)을 제거한다.Referring to FIG. 1C, after the etching or ion implantation is performed using the photoresist pattern 14 as a mask, the photoresist pattern 14 is removed.
이때 상기 감광막패턴(14)의 제거는 산소프라즈마로 애슁하거나, 유기용매 또는 유기산용매를 사용한다. 이때 상기 유기용매 또는 유기산용매는 금속층등의 특정층이 손상되어 사용하기 어렵고, 또한 산소 프라즈마로 에칭하는 경우에는 감광막패턴(14) 이외의 부분이 손상되고, 더우기 감광막패턴(14)상에 형성되는 상부층(13)인 SiO(=1~4)층이 완전히 제거되지 않아 부산물(15)이 남는다.At this time, the photoresist layer pattern 14 is removed using an oxygen plasma or an organic solvent or an organic acid solvent. In this case, the organic solvent or the organic acid solvent is difficult to use because a specific layer such as a metal layer is damaged, and when etching with oxygen plasma, portions other than the photoresist pattern 14 are damaged, and moreover, are formed on the photoresist pattern 14. SiO as top layer 13 ( = 1-4) layers are not completely removed leaving a by-product (15).
상술한 종래의 TSI 공정을 이용한 반도체 장치의 제조방법은 소정의 공정을 완료한 후, 또는 잘못 형성된 감광막패턴을 제거하고자 할때 상기 감광막패턴의 상부에 Si나 Ge등을 포함하는 상부층이 효과적으로 제거되지 않아 부산물이 남게되며, 상기 부산물을 완전히 제거하기 위하여 산소 프라즈마의 출력을 높이거나, 유기 용매 또는 유기산용매로 과식각을 하게 된다. 이때 반도체 기판의 표면이나 금속층등 다른층이 식각되어 반도체 장치의 신뢰성을 떨어뜨리는 문제점이 있다.In the method of manufacturing a semiconductor device using the conventional TSI process described above, an upper layer containing Si or Ge is not effectively removed from the upper portion of the photoresist pattern after completing a predetermined process or when removing an incorrectly formed photoresist pattern. As a result, by-products remain, and in order to completely remove the by-products, the output of oxygen plasma is increased or over-etched with an organic solvent or an organic acid solvent. At this time, there is a problem that other layers such as the surface of the semiconductor substrate or the metal layer is etched to degrade the reliability of the semiconductor device.
따라서 이 발명의 목적은 TSI 공정에 의해 형성되어 식각 또는 이온주입등의 마스크로 사용되는 감광막패턴과 상부층을 반도체기판이나 다른층들에 손상을 주지 않고 효과적으로 제거하여 반도체 장치의 신뢰성을 향상시킬 수 있는 반도체 장치의 제조방법을 제공함에 있다.Accordingly, an object of the present invention is to improve the reliability of a semiconductor device by effectively removing the photoresist pattern and the upper layer formed by a TSI process and used as a mask for etching or ion implantation without damaging the semiconductor substrate or other layers. The present invention provides a method for manufacturing a semiconductor device.
상기와 같은 목적을 달성하기 위하여 이 발명은 반도체 장치의 제조방법에 있어서, 소정의 기판상에 수용성폴리머층을 형성하는 공정과, 상기 수용성폴리머층상에 감광막을 형성하는 공정과, 상기 감광막을 소프트베이크하는 공정과, 상기 감광막에 선택적으로 노광하는 공정과, 상기 노광된 감광막의 상부표면을 유기금속물질에 노출시켜 감광막의 상부표면에 프라즈마에 내성을 갖는 상부층을 선택적으로 형성하는 공정, 상기 상부층이 선택적으로 형성된 감광막을 포스트 익스포져 베이킹하는 공정과, 상기 상부층이 형성되어 있지 않은 부분의 감광막과 수용성 폴리머층을 프라즈마로 순차적으로 제거하여 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 제거하는 공정을 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device, comprising: forming a water-soluble polymer layer on a predetermined substrate, forming a photoresist film on the water-soluble polymer layer, and soft-baking the photosensitive film. And selectively exposing the upper surface of the exposed photoresist to an organometallic material to selectively form an upper layer resistant to plasma on the upper surface of the photoresist, wherein the upper layer is optional. And post-exposure baking the photoresist film formed thereon, forming a photoresist pattern by sequentially removing the photoresist film and the water-soluble polymer layer of the portion where the upper layer is not formed by plasma, and removing the photoresist pattern. It is characterized by.
또한 이 발명의 다른 특징은 산화규소로 된 상부층이 상부에 형성되어 있는 제1감광막패턴을 제거하는 반도체 장치의 제조방법에 있어서, 상기 상부층을 덮을 수 있는 두께로 상기 구조의 전표면에 제2감광막패턴을 형성하는 공정과, 상기 구조의 전표면을 불소원자를 포함하는 가스 프라즈마로 상기 상부층을 제거하는 공정과, 상기 남아 있는 감광막패턴을 제거하는 공정을 구비하는 반도체 장치의 제조방법에 있다.In addition, another aspect of the present invention is a method of manufacturing a semiconductor device in which a first photoresist pattern having a top layer of silicon oxide is formed thereon, wherein the second photoresist is formed on the entire surface of the structure with a thickness that can cover the top layer. And a step of forming a pattern, a step of removing the upper layer with a gas plasma containing fluorine atoms on the entire surface of the structure, and a step of removing the remaining photoresist pattern.
이하, 첨부한 도면을 참조하여 이 발명에 따른 반도체 장치의 제조방법들을 상세히 설명한다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
제2a~2c도는 이 발명의 일 실시예에 따른 반도체 장치의 제조공정도로서, DESIRE공정으로 형성되는 감광막패턴을 식각공정의 마스크로 사용한 예를 나타낸 것이다.2A to 2C are manufacturing process diagrams of a semiconductor device according to an embodiment of the present invention, and show an example of using a photosensitive film pattern formed by a DESIRE process as a mask for an etching process.
제2a도를 참조하면, 반도체기판(21)상에 식각하고자 하는 피식각층(22)이 형성되어 있다. 상기 피식각층(22)은 산화규소층, 다결정실리콘층 또는 금속층일 수도 있으며, 반도체기판(21) 자체일 수도 있다.Referring to FIG. 2A, an etching target layer 22 to be etched is formed on the semiconductor substrate 21. The etched layer 22 may be a silicon oxide layer, a polycrystalline silicon layer, or a metal layer, or may be the semiconductor substrate 21 itself.
상기 피식각층(22)상에 수용성 폴리머층(23)과 감광막(24)을 스핀도포방법으로 순차적으로 형성한다. 이때 상기 수용성 폴리머층(23)은 PVA(poly vinyl alcohol), 테프론 R. PVE(poly vinyl ether), PDS(poly dimethyl siloxane), PFAP(perfluoroalkyl polyether)등의 수용성 폴리머 또는 불소계 폴리머를 사용하여 100~2000Å 정도의 두께로 형성하며, 상기 감광막(24)은 유기용매와 감광제그리고 노보락(novolak) 또는 PVP(poly vinyl phenol)를 주원료로 하는 레진의 혼합물로 구성된다. 그 다음 상기 구조의 반도체 기판(21)을 저온에서 SB하여 용제인 솔벤트를 제거한다.The water-soluble polymer layer 23 and the photosensitive film 24 are sequentially formed on the etched layer 22 by a spin coating method. At this time, the water-soluble polymer layer 23 is 100 ~ using a water-soluble polymer or fluorine-based polymer, such as polyvinyl alcohol (PVA), Teflon R. PVE (poly vinyl ether), PDS (poly dimethyl siloxane), PFAP (perfluoroalkyl polyether) It is formed to a thickness of about 2000 kPa, and the photoresist film 24 is composed of a mixture of an organic solvent, a photoresist, and a resin mainly composed of novolak or polyvinyl phenol (PVP). Then, the semiconductor substrate 21 of the structure is SB at low temperature to remove the solvent solvent.
제2b도를 참조하면, 상기 감광막(24)을 파장이 248㎚ 또는 195㎚인 액시머(KrF, ArF) 레이저, 파장이 365㎚인 i-선, 파장이 436㎚인 g-선 및 E-빔등을 광원으로 하여 서브-마이크로의 패턴으로 선택적으로 노광한다.Referring to FIG. 2B, the photosensitive film 24 is an aximmer (KrF, ArF) laser having a wavelength of 248 nm or 195 nm, an i-ray having a wavelength of 365 nm, a g-ray having a wavelength of 436 nm, and an E-. The beam and the like are selectively exposed in a pattern of sub-micros as the light source.
그 다음 상기 선택적으로 노광된 감광막(24)을 Si를 함유하는 유기금속물질에 일정시간 노출시켜 감광막(24)내의 수산기(OH)중의 H에 Si를 치환시켜 상기 감광막(24)의 상부에 Si가 선택적으로 포함되어 SiO(=1~4)의 형태를 이루어 O2프라즈마에 내성을 갖는 산화규소층(25)을 형성한다. 이는 상기 감광막(24)의 빛을 받은 부분과 받지 않은 부분의 Si와의 확산 및 반응속도차에 의한 것이다.The selectively exposed photoresist film 24 is then exposed to an organometallic material containing Si for a predetermined time to substitute Si for H in the hydroxyl group OH in the photoresist film 24 so that Si is formed on top of the photoresist film 24. Optionally contains SiO ( = 1 to 4) to form a silicon oxide layer 25 resistant to O 2 plasma. This is due to the diffusion and reaction rate difference between the light portion of the photosensitive film 24 and the portion of the non-light portion of Si.
그 다음 상기 산화규소층(25)이 상부에 형성되어 있는 감광막(24)을 상기 SB 온도보다는 높은 온도에서 PEB한 후, 상기 산화규소층(25)을 마스크로 산화규소층(25)이 형성되지 않은 감광막(24)과 수용성 폴리머층(23)을 산소프라즈마로 순차적으로 에칭하여 감광막패턴(26)을 형성하여 상기 피식각층(22)을 노출시킨다. 이때 상기 산소프라즈마로 에칭하기 전에 CF: O가스 프라즈마로 상기 감광막(24)을 약간 제거한다.Then, after PEB the photoresist film 24 having the silicon oxide layer 25 formed thereon at a temperature higher than the SB temperature, the silicon oxide layer 25 is not formed using the silicon oxide layer 25 as a mask. The photosensitive film 24 and the water-soluble polymer layer 23 are sequentially etched with oxygen plasma to form a photosensitive film pattern 26 to expose the etched layer 22. CF before etching with the oxygen plasma : O The photosensitive film 24 is slightly removed with a gas plasma.
이는 감광막패턴(26)을 형성하지 않을 부분에도 어느 정도 두께의 산화규소층(25)이 형성되기 때문이다. 그 다음 상기 피식각층(22)을 통상의 건식 또는 습식식각 방법으로 제거한다.This is because the silicon oxide layer 25 having a certain thickness is formed in the portion where the photoresist pattern 26 is not formed. The etched layer 22 is then removed by conventional dry or wet etching methods.
제2c도를 참조하면, 상기 식각공정이 완료된 반도체기판(21)을 TMAH를 주성분으로 하는 현상액이나, 초순수에 담가 상기 수용성폴리머층(22)을 용해시킨다. 이때, 수용성 폴리머층(22) 상부에 형성된 감광막패턴(26)도 함께 리프트 오프(lift-off)된다. 즉, 상기 감광막(24)과 이 감광막(24)과 반응된 산화규소층(25)을 포함한 감광막 패턴(26)은 그 하부에 형성되어 물에 잘 용해되는 수용성 폴리머층(22)과 함께 제거된다.Referring to FIG. 2C, the water-soluble polymer layer 22 is dissolved by immersing the semiconductor substrate 21 in which the etching process is completed in a developer containing TMAH as a main component or ultrapure water. At this time, the photosensitive film pattern 26 formed on the water-soluble polymer layer 22 is also lifted off. That is, the photoresist pattern 26 including the photoresist layer 24 and the silicon oxide layer 25 reacted with the photoresist layer 24 is removed along with the water-soluble polymer layer 22 formed under the well and dissolved in water. .
이와 같은 본 발명의 실시예에 의하면, 종래 감광막 찌꺼기와 같은 부산물의 완전 제거를 위해 기판이나 금속과 같은 특정층에 손상(damage)을 주는 과도 식각이나 유기산 용매를 사용함 없이, 물에 잘 용해되는 수용성 폴리머층을 감광막 패턴 하층에 형성하여 기판 손상없이 현상액 또는 세정용 초순수를 이용하여 감광막 패턴을 용이하게 제거할 수 있다.According to this embodiment of the present invention, a water-soluble solution that is well soluble in water without using excessive etching or organic acid solvent that damages a specific layer such as a substrate or a metal for complete removal of by-products such as conventional photoresist residue The polymer layer may be formed under the photoresist pattern to easily remove the photoresist pattern using a developer or ultrapure water for cleaning without damaging the substrate.
상기의 예는 식각마스크로 사용되는 감광막패턴에 관한 것이나, 상기의 수용성 폴리머층과 감광막패턴을 이온주입 마스크로도 사용할 수 있다.The above example relates to a photoresist pattern used as an etching mask, but the water-soluble polymer layer and the photoresist pattern may also be used as an ion implantation mask.
제3a~3c도는 이 발명의 다른 실시예에 따른 반도체 장치의 제조공정도로서, 제2a도 및 제2b도에 도시된 DESIRE 공정으로 형성된 산화규소층과 감광막패턴을 제거하는 공정에 관한 것이다.3A to 3C are manufacturing process diagrams of a semiconductor device according to another embodiment of the present invention, which relates to a process of removing a silicon oxide layer and a photoresist pattern formed by the DESIRE process shown in FIGS. 2A and 2B.
제3a도를 참조하면, 반도체 기판(31)상에 식각하고자 하는 피식각층(32)을 형성한다. 이때 상기 피식각층(32)은 산화규소층, 다결정실리콘층 또는 금속층일 수도 있으며, 반도체기판(31) 자체일 수도 있다. 그 다음 상기 피식각층(32)이 형성되어 있는 반도체 기판(31)으로 통상의 DESIRE 공정을 진행한다. 즉 상기 피식각층(32)상에 유기용매와 감광제그리고 노보락(novolak) 또는 PVP(poly vinly phenol)를 주원료로 하는 레진의 혼합물로 구성된 감광막(34)을 스핀도포방법으로 형성한다. 그 다음 상기 구조의 반도체 기판(31)을 저온에서 SB하여 용제인 솔벤트를 제거한 후, 상기 감광막(34)을 248㎚의 파장을 갖는 액시머(KrF) 레이저 365㎚의 파장을 갖는 i-선을 광원으로 하여 서브-마이크로의 패턴으로 선택적으로 노광한다. 그 다음 상기 선택적으로 노광된 감광막(34)을 Si를 함유하는 유기금속물질에 일정시간 노출시켜 감광막(34)의 상부에 Si가 선택적으로 포함되어 SiO(ｓ=1~4)의 형태를 이루어 O프라즈마에 내성을 갖는 산화규소층(35)을 형성한다.Referring to FIG. 3A, an etching target layer 32 to be etched is formed on the semiconductor substrate 31. In this case, the etched layer 32 may be a silicon oxide layer, a polycrystalline silicon layer, or a metal layer, or may be the semiconductor substrate 31 itself. Thereafter, a normal DESIRE process is performed on the semiconductor substrate 31 on which the etched layer 32 is formed. That is, a photoresist layer 34 including a mixture of an organic solvent, a photoresist, and a resin mainly containing novolak or polyvinyl phenol (PVP) is formed on the etching layer 32 by a spin coating method. Then, the semiconductor substrate 31 of the structure is SB at low temperature to remove the solvent solvent, and then the photosensitive film 34 is subjected to i-rays having a wavelength of 365 nm with an excimer (KrF) laser having a wavelength of 248 nm. The light source is selectively exposed in a pattern of sub-micros. Then, the selectively exposed photoresist film 34 is exposed to an organometallic material containing Si for a predetermined time so that Si is selectively included on the photoresist film 34 so that SiO O in the form of (ｓ = 1-4) The silicon oxide layer 35 that is resistant to plasma is formed.
그 다음 상기 산화규소층(35)이 상부에 형성되어 있는 감광막(34)을 상기 SB 온도보다는 높은 온도에서 PEB한 후, 상기 산화규소층(35)을 마스크로 산화규소층(35)이 형성되지 않은 감광막(34)을 상소 프라즈마로 에칭하여 제1감광막패턴(36)을 형성하여 상기 피식각층(32)을 노출시킨다. 그 다음 상기 피식각층(32)을 통상의 건식 또는 습식식각방법으로 소정 깊이 제거한다.Then, after PEB the photoresist film 34 having the silicon oxide layer 35 formed thereon at a temperature higher than the SB temperature, the silicon oxide layer 35 is not formed using the silicon oxide layer 35 as a mask. The non-photosensitive film 34 is etched with an ordinary plasma to form a first photosensitive film pattern 36 to expose the etched layer 32. The etched layer 32 is then removed to a predetermined depth by a conventional dry or wet etching method.
제3b도를 참조하면, 상기 식각 공정이 완료된 반도체기판(31)의 전표면에 통상의 사진공정으로 에칭백용의 제2감광막패턴(37)을 상기 산화규소층(35)을 충분히 덮을 수 있는 정도의 두께로, 노브락 또는 PVP 등의 재질로 형성한다.Referring to FIG. 3B, the entire surface of the semiconductor substrate 31 on which the etching process is completed can sufficiently cover the silicon oxide layer 35 with the second photoresist pattern 37 for etching back in a normal photographic process. It is formed of a material such as knoblock or PVP.
제3c도를 참조하여 먼저, 상기 제1감광막(34)과 반응된 산화규소층(35)을 제거하기 위한 에치-백 공정을 수행한다. 이때, 제1감광막 패턴(36) 하부에 형성된 상기 피식각층(32)은 상기 제2감광막 패턴(37)에 의해 마스킹되어 있으므로, 하층에 대한 손상없이 산화규소층(35)을 제거할 수 있다.Referring to FIG. 3C, an etch-back process is first performed to remove the silicon oxide layer 35 reacted with the first photosensitive film 34. In this case, since the etched layer 32 formed below the first photoresist pattern 36 is masked by the second photoresist pattern 37, the silicon oxide layer 35 may be removed without damaging the underlying layer.
본 공정의 에치-백 공정은 불소를 함유한 CF, CF, CHF등의 가스를 사용한 반응성 이온 에칭(reactive ion etching; 이하 RIE라 칭함)이나 메탈 RIE(MRIS)등의 방법을 사용한다. 바람직하게는, CF,와 O가스를 3:2의 부피 비율로 혼합한 가스로, RF파워는 1.2KW로 하여 60초간 에치백을 실시한다. 이때 상기 O가스는 단위 시간당 에칭 비율을 증가시키기 위하여 첨가하는 것으로서 에칭 공정시간을 단축할 수 있다.The etch-back process of this process is CF containing fluorine , C F , CHF A method such as reactive ion etching (hereinafter referred to as RIE) or metal RIE (MRIS) using a gas such as this is used. Preferably, CF , And O The gas was mixed at a volume ratio of 3: 2, and the RF power was 1.2 kW and etched back for 60 seconds. Where O Gas may be added to increase the etching rate per unit time, thereby shortening the etching process time.
이어, 부산물 잔유의 요인인 상기 산화규소층(35)이 제거된 제1감광막(34)과 잔유된 제2감광막 패턴(37)을 통상의 방법 예를 들면, O에싱공정을 이용하여 제거하면, 제3c도에 도시한 바와 같이 기판 손상없이 패턴이 용이하게 형성된다.Subsequently, the first photoresist film 34 from which the silicon oxide layer 35 is removed and the second photoresist pattern 37 remaining, which is a factor of the by-product residual oil, are removed using a conventional method. When removed using an ashing process, a pattern is easily formed without damaging the substrate as shown in FIG. 3C.
상술한 바와 같이 이 발명은 반도체기판이나. 피식각층상에 수용성 폴리머층과 감광막을 순차적으로 형성한 후, 통상의 TSI 방법으로 감광막의 상부에 선택적으로 Si를 포함하여 O프라즈마에 내성을 갖는 산화규소층을 형성한다. 그 다음 상기 산화규소층을 마스크로 O프라즈마로 식각하여 감광막패턴을 형성한 후 식각이나 이온주입 공정을 실시한다. 그 다음 상기의 반도체기판을 현상액이나 초순수에 담가 상기 수용성 폴리머층을 용해시켜 상기 감광막패턴과 산화규소층을 반도체기판으로부터 리프트오프시켜 제거한다.As described above, the present invention is a semiconductor substrate. After sequentially forming a water-soluble polymer layer and a photoresist film on the etched layer, by using a conventional TSI method, Si is optionally included on top of the photoresist film. A silicon oxide layer that is resistant to plasma is formed. Then using the silicon oxide layer as a mask After etching with plasma to form a photoresist pattern, etching or ion implantation is performed. The semiconductor substrate is then immersed in a developer or ultrapure water to dissolve the water soluble polymer layer, and the photoresist pattern and the silicon oxide layer are lifted off from the semiconductor substrate.
또한 이 발명은 DESIRE공정에 의해 형성된 산화규소층을 상부에 갖는 감광막패턴을 모두 덮도록 제2감광막 패턴을 형성한 후, 불소원자를 포함하는 가스혼합물의 프라즈마로 에치백하여 상기 산화규소막을 먼저 제거하고 나머지 감광막패턴을 제거한다.In addition, the present invention forms a second photoresist pattern so as to cover all of the photoresist pattern having the silicon oxide layer formed by the DESIRE process, and then etches back with a plasma of a gas mixture containing fluorine atoms to remove the silicon oxide film first. And remove the remaining photoresist pattern.
따라서 이 발명은 TSI 공정에 의해 형성된 감광막패턴을 반도체기판이나 금속층등에 손상을 주지 않고 제거할 수 있으므로 잘못 형성된 감광막패턴의 재작업이 용이하며, 반도체 장치의 신뢰성을 향상시킬 수 있는 이점이 있다.Therefore, the present invention can remove the photosensitive film pattern formed by the TSI process without damaging the semiconductor substrate or the metal layer, thereby making it easy to rework the wrongly formed photosensitive film pattern and improving the reliability of the semiconductor device.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920019247A KR960002072B1 (en) | 1992-06-09 | 1992-10-20 | Fabricating method of semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92-9916 | 1992-06-09 | ||
| KR920009916 | 1992-06-09 | ||
| KR1019920019247A KR960002072B1 (en) | 1992-06-09 | 1992-10-20 | Fabricating method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940001311A KR940001311A (en) | 1994-01-11 |
| KR960002072B1 true KR960002072B1 (en) | 1996-02-10 |
Family
ID=67219939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920019247A KR960002072B1 (en) | 1992-06-09 | 1992-10-20 | Fabricating method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960002072B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476378B1 (en) * | 1997-06-26 | 2005-07-07 | 주식회사 하이닉스반도체 | How to remove resist pattern formed by top surface image process |
-
1992
- 1992-10-20 KR KR1019920019247A patent/KR960002072B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001311A (en) | 1994-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106226998B (en) | Photoetching method | |
| US8053368B2 (en) | Method for removing residues from a patterned substrate | |
| US6740566B2 (en) | Ultra-thin resist shallow trench process using high selectivity nitride etch | |
| US8435728B2 (en) | Method of slimming radiation-sensitive material lines in lithographic applications | |
| US20010038972A1 (en) | Ultra-thin resist shallow trench process using metal hard mask | |
| JP3835545B2 (en) | Photoresist pattern forming method and semiconductor device manufacturing method | |
| US9316916B2 (en) | Method to mitigate resist pattern critical dimension variation in a double-exposure process | |
| US7943521B2 (en) | Method for patterning a semiconductor device | |
| JP4302065B2 (en) | Pattern formation method | |
| CN108121160B (en) | Lithographic patterning method | |
| TWI401542B (en) | Immersion lithography defect reduction with top coater removal | |
| KR960002072B1 (en) | Fabricating method of semiconductor device | |
| JP2006337812A (en) | Method for forming pattern | |
| US7387969B2 (en) | Top patterned hardmask and method for patterning | |
| JP2010156819A (en) | Semiconductor device manufacturing method | |
| JPH07335519A (en) | Formation of pattern | |
| US20020187434A1 (en) | Process for device fabrication in which the size of lithographically produced features is subsequently reduced | |
| JP2013021201A (en) | Semiconductor device manufacturing method and semiconductor device | |
| KR100591133B1 (en) | Gate pattern forming method using arf photoresist | |
| US7998663B2 (en) | Pattern formation method | |
| JP2001092152A (en) | Method for manufacturing semiconductor device | |
| KR100819647B1 (en) | Method of Manufacturing Semiconductor Device | |
| JP2008066467A (en) | Pattern forming method | |
| JPH11242336A (en) | Formation of photoresist pattern | |
| JP2012178394A (en) | Method of manufacturing semiconductor device, semiconductor device and exposure apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020107 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |