JP2004054542A - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP2004054542A
JP2004054542A JP2002210570A JP2002210570A JP2004054542A JP 2004054542 A JP2004054542 A JP 2004054542A JP 2002210570 A JP2002210570 A JP 2002210570A JP 2002210570 A JP2002210570 A JP 2002210570A JP 2004054542 A JP2004054542 A JP 2004054542A
Authority
JP
Japan
Prior art keywords
ide bus
personal computer
controller
ide
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002210570A
Other languages
English (en)
Inventor
Shigenobu Sugimoto
杉本 繁伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002210570A priority Critical patent/JP2004054542A/ja
Publication of JP2004054542A publication Critical patent/JP2004054542A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】記憶装置を本体側から物理的に分離し、記憶装置の記憶媒体が大容量であっても、本体側の小型化、軽量化、耐衝撃性を向上させることのできる情報処理装置を提供する。
【解決手段】パソコン1とファイル装置2とは物理的に分離しており、両者は無線での相互通信が可能である。パソコン1は制御部、IDEバスコントローラ及び送受信部等を備え、ファイル装置2は、送受信部、IDEバスコントローラ、ハードディスクドライブ等の記憶装置を備える。パソコン1とファイル装置2の各送受信部、及び記憶装置はIDEバスに接続される。記憶装置は在来のIDE規格のまま使用できるので、任意の記憶容量で接続できる。パソコン1とファイル装置2は物理的に分離しているため、パソコン1の小型化、軽量化、耐衝撃性の向上が可能になる。
【選択図】    図1

Description

【0001】
本発明は、情報処理装置に関し、特に、ハードディスクドライブ等の記憶装置を本体側から物理的に分離できるようにし、記憶装置の記憶媒体が大容量であっても、パソコン本体の小型化、軽量化、耐衝撃性を向上させることのできる情報処理装置に関する。
【0002】
【従来の技術】
図4は従来の情報処理装置の構成を示す。
情報処理装置の1つであるパソコン100は、チップセット(chip set)101(又は、コアチップ)、このチップセット101に接続されたCPU(中央演算処理装置)102、チップセット101に接続されたメインメモリ103、チップセット101に接続されたグラフィックコントローラ104、このグラフィックコントローラ104に接続されたモニタ(ディスプレイ)105、チップセット101に接続されたI/O(Input/Output)コントローラ106、このI/Oコントローラ106に接続された入力デバイス107、チップセット101に接続されたIDE(Integrated Drive Electronics)コントローラ108、このIDEコントローラ108に接続されたIDEバス109、このIDEバス109に接続されたハードディスクドライブ110、及びIDEバス109に接続されたCDROM(Compact Disc Read Only Memory )ドライブ111を備えて構成されている。更に、パソコン100は、不図示の電源ユニット、スイッチ類を備えている。
【0003】
チップセット101は、CPU102との組み合わせでパソコン100の制御部を形成し、パソコン100の全体を制御する。ハードディスクドライブ110はOS(Operating System)及び各種のアプリケーションソフトを格納しており、このハードディスクドライブ110へのOS及びアプリケーションソフトのインストールは、CDROMドライブ111を用いて行われる。ユーザによりアプリケーションソフトが入力デバイス107(キーボード、マウス等)により選択されると、そのプログラムがCPU102により実行され、その実行過程及び実行結果がグラフィックコントローラ104を介してモニタ105に表示される。CPU102が動作するに際して必要なデータや一時的に生じた処理結果は半導体メモリによるメインメモリ103に格納される。ハードディスクドライブ110及びCDROMドライブ111は、IDE規格のピン配置によるケーブルを介してIDEバス109に接続され、IDEコントローラ108によって制御される。CDROMドライブ111にディスクを装填したときには、その装填がIDEコントローラ108によって検出され、CPU102はソフト読み込みの処理、及びその後の処理を実行する。グラフィックコントローラ104は、チップセット101から与えられた描画命令を基に描画処理を行い、モニタ105の画面に表示する。
【0004】
ところで、情報処理装置(特に、ノートパソコン、PDA等)に搭載のOSが小規模な場合、数十メガバイト程度の記憶容量を持つフラッシュメモリに格納可能である。しかし、近年の汎用パソコンはOSが大規模になっており、数百メガバイトの格納容量が要求される。このため、ノートパソコン等では、OSを半導体メモリに格納することは難しく、小型(2.5インチ等)のハードディスクに格納される。
【0005】
屋内で使用するパーソナルユースの情報処理装置は、現在、ノート型のパソコンが主流となっている。その構成はディスクトップ型パソコンに準じており、ハードディスクドライブを内蔵している。しかし、小型軽量化の為にフレキシブルディスクドライブ、CDROMドライブなどは実装していないことが多い。現状では、ハードディスクドライブが本体内に内蔵されているが、更なる小型化の為には、ハードディスクドライブをパソコンの外部に持たせる構成も検討対象になると考えられる。
【0006】
しかし、ハードディスクドライブは、記憶媒体(ディスク)面に対してヘッドが0.2〜0.5ミクロン等の間隙を保持して動作する構造のため、対衝撃に弱く、外部から衝撃を与えると物理的な損傷が生じ、一部又は全部のデータを消失したり、記憶装置としての使用が不可能になることがある。このため、ハードディスクドライブを外付けにするには、対衝撃を考慮した筐体構造が要求される。更に、ケーブルでパソコン本体にハードディスクドライブを接続した場合、ケーブルを引っ張たりしたとき、ハードディスクドライブを転倒させたり、机から落下させる等の事故を生じやすくなるので、パソコン本体との接続にケーブルを用いないことが望ましい。
【0007】
例えば、特開昭59−9741号公報に示されるように、記憶装置と機器(コンピュータ、電子機器等)との接続を無線により行い、或いは、特開平10−27073号公報に示されるように、赤外線により行う方法がある。これにより、記憶装置と機器の間の接続がケーブルを用いずに行えるようになる。
【0008】
【発明が解決しようとする課題】
しかし、従来の情報処理装置によると、特開昭59−9741号公報の場合、無線伝送路が単一系統であるため、伝送方向が下りか上りの一方による伝送となり、高速にデータ伝送を行う必要がある現在のハードディスクドライブ(UATA(Ultra AT attachment /enhanced IDE)66,100,133等)には適用できない。また、特開平10−27073号公報の場合、シリアル通信であり、ハードディスクドライブに用いるにはデータ伝送速度が遅すぎる。
【0009】
また、ハードディスクドライブは、IDE規格が用いられているため、無線により接続を行う場合でも、記憶装置は市販の汎用品をそのままIDE規格のバスに接続できることが望ましい。
【0010】
なお、パソコン本体(第1の本体)をモニタと入力装置の機能のみにし、ワイヤレス接続による第2の本体を用意し、グラフィックコントローラ、記憶装置(ハードディスク、CDROM等のドライブ)、CPU、チップセット、メインメモリ等を第2の本体に内蔵させる構成も考えられる。しかし、この構成では、高精細の表示データを第2の本体から第1の本体へ送信してデジタル表示を行おうとすると、100MByte/秒程度の広いバンド幅を必要とするが、この様に広いバンド幅でデータ伝送を行えるインターフェースは限られ、更に、構成も複雑になる。
【0011】
本発明の目的は、記憶装置を本体側から物理的に分離できるようにし、記憶装置の記憶媒体が大容量であっても、本体側の小型化、軽量化、耐衝撃性を向上させることのできる情報処理装置を提供することにある。
【0012】
【課題を解決するための手段】
本発明は、上記の目的を達成するため、制御部、この制御部の制御により動作する第1のIDEバスコントローラ、及び第1のIDEバスを介して前記第1のIDEバスコントローラに接続されると共に送受信を無線により行う第1の送受信部を含む処理装置本体と、前記第1の送受信部に無線により接続される第2の送受信部、この第2の送受信部からの情報に基づいて動作する第2のIDEバスコントローラ、及び第2のIDEバスを介して前記第2のIDEバスコントローラに接続される記憶装置を含むと共に、前記処理装置本体とは物理的に分離された構成のファイル装置を備えることを特徴とする情報処理装置を提供する。
【0013】
この構成によれば、処理装置本体とファイル装置のそれぞれに送受信部を設けて無線による伝送を可能にし、かつ、送受信部及び記憶装置をIDEバスに接続する構成にしたため、処理装置本体とファイル装置の各送受信部がIDEバスに接続されることにより各送受信部はケーブルに代わる接続手段として機能し、記憶装置も在来のIDE規格のまま接続される。したがって、ファイル装置内の記憶装置は、従来構成のIDE規格のものを使用することが可能になる為、大容量の記憶装置でも処理装置本体に内蔵させる必要は無くなり、処理装置本体と記憶装置のケーブル接続を不要にしながら処理装置本体の小型化及び軽量化が可能になる。更に、処理装置本体内に記憶装置が存在しないことから、耐衝撃性が向上する。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図1は、本発明の情報処理装置の構成を示す。情報処理装置は、パソコン1とファイル装置2により構成される。パソコン1とファイル装置2のそれぞれはアンテナ3,4及び送受信機能を備え、相互間で電波によりデータの送受信を行うことができる。パソコン1は、CPU、チップセット、入力装置、モニタ、半導体メモリ、無線インターフェース回路等は備えているが、ハードディスクドライブ等の大容量の記憶媒体は備えていない。パソコン1は記憶装置(ハードディスクドライブ、CDROMドライブ等)を内蔵しないため、小型軽量化を実現できる。更に、振動に弱いアナログ系のハードディスクドライブを具備しないことにより、耐衝撃性も著しく向上する。パソコン1とファイル装置2をワイヤレス接続する際の電波形式には、例えば、2400MHz帯を使用し、スペクトル拡散方式により、さらに無免許が可能な送信電力とする。
【0015】
一方、ファイル装置2は、OS及びアプリケーションソフト等が格納されるハードディスクドライブ、及びソフトやデータのインストール等に用いられるCDROMドライブを内蔵している。ファイル装置2は、パソコン1からハードディスクドライブのアクセス制御を受けると、内蔵の送受信器に接続されたハードディスクコントローラ配下のハードディスクドライブを制御し、データのリード/ライトを実行する。
【0016】
図2は、図1に示したパソコン1の詳細構成を示す。
パソコン1は、チップセット11、CPU12、半導体メモリによるメインメモリ13、グラフィックコントローラ14、CRTや液晶ディスプレィによるモニタ15、I/Oコントローラ16、キーボードやマウスによる入力デバイス17、IDEバスコントローラ18、このIDEバスコントローラ18のIDEバス19に接続されたRF( Radio Frequency)コントローラ20、このRFコントローラ20に接続された送受信器21、及びこの送受信器21に接続されたアンテナ22を備えて構成されている。RFコントローラ20と送受信器21により送受信部が形成される。チップセット11には、アドレスバスやデータバス、或いは専用の信号線を介して、CPU12、メインメモリ13、グラフィックコントローラ14、I/Oコントローラ16、及びIDEバスコントローラ18のそれぞれが接続されている。このほか、パソコン1は、電源部、周辺装置を接続するための端子類を備えているが、ここでは図示を省略している。
【0017】
CPU12は、フロントサイドバスによってチップセット11(1又は複数個のLSIにより構成されている)に接続されている。このCPU12は、グラフィックコントローラ14に接続するためのAGP(Accelerated Graphic Port)バスブリッジ、メインメモリ13を制御するためのメモリコントローラ、I/Oコントローラ10を接続するためのブリッジ、IDEバスコントローラ11と情報交換するためのインターフェース等を備えて構成されている。
【0018】
ここで、IDEバスコントローラ18は独立に設ける構成にしたが、チップセット11に内蔵される構成でもよい。また、IDEバスコントローラ18は、PCI(Peripheral Component Interconnect バスに接続される場合もある。IDEバスコントローラ11はIDEバス19によってRFコントローラ20に接続され、IDEバスプロトコルに基づいてRFコントローラ20を制御する。RFコントローラ20は送受信器21を制御し、送受信器21からはアンテナ22を介して電波が送信されると共に電波の受信が行われる。送受信器21は、受信回路、復調器、送信回路、信号処理回路等を備えて構成されている。なお、上記以外の他の部材は、RFコントローラ20、送受信器21、アンテナ22を除いて図4の各部材と同一機能であるので、ここでは説明を省略する。
【0019】
図3は、ファイル装置2の詳細構成を示す。
ファイル装置2は、外部インターフェースとしてのアンテナ31、送受信器32、RFコントローラ33、IDEバスコントローラ34、IDEバス35、ハードディスクドライブ36、及びCDROMドライブ37を備えて構成されている。送受信器32とRFコントローラ33により送受信部が形成される。ファイル装置2も電源部を備えているが、ここでは図示を省略している。
【0020】
アンテナ31に接続された送受信器32は、パソコン1の送受信器21との間で無線による通信を行う。この送受信器32は、送受信器21は、受信回路、復調器、送信回路、信号処理回路等を備えて構成されており、RFコントローラ33により制御される。IDEバスコントローラ34は、IDEバス35を介してハードディスクドライブ36及びCDROMドライブ37を制御する。
【0021】
図2及び図3に示す構成から明らかな様に、本発明は、パソコンの大容量記憶装置のバス規格として、現在最も普及しているIDEバスを採用している。IDEバスは、デバイス内部のソリッドデバイス(EPROM)レベルで機能することが可能であり、OSが起動していない状態でIDE機器の制御が可能である。これに対して、PCIバスの配下にあるデバイス(ネットワーク用カード、音声処理カード、IEEE1394カード等)は、OSが起動しなければ自由な制御が行えない。この様な理由からIDEバスを採用している。
【0022】
次に、図2、図3を参照して本発明の情報処理装置の動作を説明する。
パソコン1のIDEバスコントローラ18は、チップセット11によって制御され、IDEバス19にIDEバスコマンドを発行する。IDEバス14からコマンドを受けたRFコントローラ20は、一般的なIDEデバイスとしての応答をIDEバスコントローラ18に対して実行する。例えば、コマンドがファイルアクセスコマンドであった場合、RFコントローラ20はコマンドをエンコードし、送信するための信号形式に変換して送受信器21より送信する。
【0023】
送受信器21からの電波は、ファイル装置2のアンテナ31を介して送受信器32に受信される。送受信器32において受信された信号はRFコントローラ33に送られ、RFコントローラ33は受け取ったコマンドをデコードしてIDEバスコントローラ34を制御する。IDEバスコントローラ34は、IDEバス35にRFコントローラ33が受信したコマンドに対応する制御を実行する。IDEバス35上の制御はパソコン1のIDEバス19に対応した制御となる。
【0024】
IDEバス35に出力されたファイルアクセスコマンドに対し、ハードディスクドライブ36が応答すると、その応答がIDEバスコントローラ34に返信される。つまり、IDEバスコントローラ34がファイルの読み出しコマンドを発行した場合、パソコン1とワイヤレス接続されたファイル装置2のIDEバスコントローラ34がIDEバス35を制御し、IDEバス35配下の記憶装置からのデータ読み出しを実行し、順次逆の流れでデータを返信する。IDEバスコントローラ34が書き込み処理を行う場合も、同様の制御により書き込みが実行される。
【0025】
上記実施の形態によれば、通常、IDEバスコントローラ18のIDEバスに80ピン等のフラットケーブル等を介して接続されるハードディスクドライブ等の大容量記憶装置をパソコン本体から物理的に分離して配置することが可能になり、大容量記憶装置をパソコン本体に内蔵する必要が無いために、パソコン本体の小型化と軽量化が可能になる。これにより、従来では大容量記憶装置の大きさ、電流容量を考慮した電源の大きさ、及びパソコンの体積を考慮する必要があったのに対し、本発明により小型軽量化が可能になる。更に、上記した様に大容量記憶装置は振動に弱いが、パソコン本体から物理的に分離することにより、パソコン本体の対衝撃性能を格段に向上させることができる。また、段落番号〔0010〕で説明した構成では100MByte/secといったバンド幅が必要であったが、本発明の情報処理装置では、ワイヤレスの転送速度を左右するのは記憶装置の転送速度のみであるため、その伝送バンド幅を段落番号〔0010〕の構成に比べ、少なくすることができる。
【0026】
上記実施の形態において、パソコン1のRFコントローラ20及びファイル装置2のRFコントローラ26にキャッシュメモリを備える構成にすることができる。この構成により、アクセス速度の向上、及びワイヤレス通信の一時的な瞬断に対応することが可能になる。
【0027】
更に、上記実施の形態においては、パソコン1にモニタ15及び入力デバイス17を本体に一体化させた構成としているが、ケーブル接続による外付けの構成にしてもよい。
【0028】
【発明の効果】
以上より明らかなように、本発明の情報処理装置によれば、処理装置本体とファイル装置のそれぞれに送受信部を設けて無線による伝送を可能にし、かつ、各送受信部をIDEバスに接続する構成にしたため、各送受信部はケーブルに代わる接続手段として機能し、記憶装置も在来のIDE規格のまま接続できるので、在来のIDE規格による大容量の記憶装置をファイル装置に搭載することが可能になり、大容量の記憶装置であっても処理装置本体に内蔵させる必要は無く、しかも処理装置本体の小型化、軽量化、及び耐衝撃性の向上が可能になる。
【図面の簡単な説明】
【図1】本発明の情報処理装置の構成を示すブロック図である。
【図2】図1に示したパソコンの詳細構成を示すブロック図である。
【図3】図1に示したファイル装置の詳細構成を示すブロック図である。
【図4】従来の情報処理装置の構成を示すブロック図である。
【符号の説明】
1 パソコン
2 ファイル装置
3,4 アンテナ
11,101 チップセット
12,102 CPU
13,103 メインメモリ
14,104 グラフィックコントローラ
15,105 モニタ
16,106 I/Oコントローラ
17,107 入力デバイス
18,,34,108 IDEバスコントローラ
19,35,109 IDEバス
20,33 RFコントローラ
21,32 送受信器
22,31 アンテナ
36,110 ハードディスクドライブ
37,111 CDROMドライブ
100 パソコン

Claims (4)

  1. 全体を制御する制御部、この制御部の制御により動作する第1のIDEバスコントローラ、及び第1のIDEバスを介して前記第1のIDEバスコントローラに接続されると共に送受信を無線により行う第1の送受信部を含む処理装置本体と、
    前記第1の送受信部に無線により接続される第2の送受信部、この第2の送受信部からの情報に基づいて動作する第2のIDEバスコントローラ、及び第2のIDEバスを介して前記第2のIDEバスコントローラに接続される記憶装置を含むと共に、前記処理装置本体とは物理的に分離された構成のファイル装置を備えることを特徴とする情報処理装置。
  2. 前記記憶装置は、ハードディスクドライブ又はCDROMドライブであることを特徴とする請求項1記載の情報処理装置。
  3. 前記処理装置本体は、入力装置及びモニタが一体的に組み込まれ、或いは接続可能であることを特徴とする請求項1記載の情報処理装置。
  4. 前記処理装置本体は、前記ファイル装置との組み合わせによりパーソナルコンピュータの仕様を満たす構成であることを特徴とする請求項1又は3記載の情報処理装置。
JP2002210570A 2002-07-19 2002-07-19 情報処理装置 Pending JP2004054542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002210570A JP2004054542A (ja) 2002-07-19 2002-07-19 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002210570A JP2004054542A (ja) 2002-07-19 2002-07-19 情報処理装置

Publications (1)

Publication Number Publication Date
JP2004054542A true JP2004054542A (ja) 2004-02-19

Family

ID=31934032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002210570A Pending JP2004054542A (ja) 2002-07-19 2002-07-19 情報処理装置

Country Status (1)

Country Link
JP (1) JP2004054542A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007114998A (ja) * 2005-10-20 2007-05-10 Sony Corp 中継装置、記憶装置及び記憶システム
EP1659482A3 (en) * 2004-11-18 2008-11-12 Sony Corporation Communication system, storage device and control device
WO2013124918A1 (ja) * 2012-02-20 2013-08-29 パナソニック株式会社 イニシエータ装置、ターゲット装置、通信システム、タイムアウト検出方法、およびタイムアウト検出プログラム
WO2017171730A1 (en) * 2016-03-29 2017-10-05 Intel Corporation Magnetic and spin logic devices based on jahn-teller materials

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1659482A3 (en) * 2004-11-18 2008-11-12 Sony Corporation Communication system, storage device and control device
US7921183B2 (en) 2004-11-18 2011-04-05 Sony Corporation Communication system, storage device, and control device for accessing external file data on a page unit or sector unit basis
KR101172071B1 (ko) * 2004-11-18 2012-08-10 소니 주식회사 통신 시스템, 기억 장치 및 제어 장치
JP2007114998A (ja) * 2005-10-20 2007-05-10 Sony Corp 中継装置、記憶装置及び記憶システム
WO2013124918A1 (ja) * 2012-02-20 2013-08-29 パナソニック株式会社 イニシエータ装置、ターゲット装置、通信システム、タイムアウト検出方法、およびタイムアウト検出プログラム
CN103477331A (zh) * 2012-02-20 2013-12-25 松下电器产业株式会社 启动装置、目标装置、通信系统、超时检测方法以及超时检测程序
JPWO2013124918A1 (ja) * 2012-02-20 2015-05-21 パナソニック株式会社 イニシエータ装置、ターゲット装置、通信システム、タイムアウト検出方法、およびタイムアウト検出プログラム
CN103477331B (zh) * 2012-02-20 2017-02-08 松下电器产业株式会社 启动装置、目标装置、通信系统、超时检测方法以及超时检测程序
US9832086B2 (en) 2012-02-20 2017-11-28 Panasonic Corporation Initiator apparatus, target apparatus, communication system, timeout detection method, and timeout detection program
WO2017171730A1 (en) * 2016-03-29 2017-10-05 Intel Corporation Magnetic and spin logic devices based on jahn-teller materials
US10910556B2 (en) 2016-03-29 2021-02-02 Intel Corporation Magnetic and spin logic devices based on Jahn-Teller materials

Similar Documents

Publication Publication Date Title
JP4185104B2 (ja) 情報機器及びその動作制御方法
JP2003345463A (ja) 着脱式で独立型の無線操作可能なコンピュータを有するコンピュータ
US20080065805A1 (en) PCI-Express multimode expansion card and communication device having the same
JPWO2004077306A1 (ja) Sdioコントローラ
KR20150103136A (ko) 상이한 상호접속 프로토콜을 위한 하나의 상호접속 프로토콜의 열거 및/또는 구성 메커니즘의 레버리징
US20070124527A1 (en) Virtual Serial Apparatus
JP2007295393A (ja) 情報処理装置及びその動作制御方法
JP2003502727A (ja) I/o及び第2レベル取り外し可能拡張メモリを有する高密度取り外し可能拡張モジュール
JP2002268774A (ja) ノートブック・コンピュータ、入出力装置をノートブック・コンピュータにインターフェースする方法
JP2007150974A (ja) 情報処理装置、システムおよび無線通信制御方法
EP4189549B1 (en) Expanded function datagram in a system power management interface (spmi) system
US20020111194A1 (en) Laptop wireless systems integrated with an LCD panel
JP2008090345A (ja) 携帯式コンピュータ、画面表示方向の変更方法、プログラムおよび記憶媒体
US20030144029A1 (en) Apparatus for wireless connectivity using software modem
KR101009820B1 (ko) 멀티-미디어 저장 디바이스를 위한 명령 큐잉
US7047040B2 (en) Portable computer
JP2003223248A (ja) 電子機器および無線通信方法
JP2004054542A (ja) 情報処理装置
CN115733549B (zh) Pcie网卡及其接口模式的切换方法、电子设备及存储介质
JP2003517232A (ja) 航空機内における電子機器の動作を制御する方法及び装置
US20140267096A1 (en) Providing a hybrid touchpad in a computing device
US20080100746A1 (en) TV capture unit and information processing apparatus
US20030018852A1 (en) Digital remote store
US20080151978A1 (en) Antenna sharing arrangement for information processing apparatus
US20090300240A1 (en) Computing unit and implementation thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070612