JP2004053683A - Method and apparatus for managing pattern forming process - Google Patents
Method and apparatus for managing pattern forming process Download PDFInfo
- Publication number
- JP2004053683A JP2004053683A JP2002207394A JP2002207394A JP2004053683A JP 2004053683 A JP2004053683 A JP 2004053683A JP 2002207394 A JP2002207394 A JP 2002207394A JP 2002207394 A JP2002207394 A JP 2002207394A JP 2004053683 A JP2004053683 A JP 2004053683A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- area
- light intensity
- projected image
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明はパターン形成プロセスの管理方法及び管理装置に係り、特にフォトリソグラフィー技術を用いたパターン形成プロセスの管理方法及び管理装置に関する。
【0002】
【従来の技術】
半導体デバイスの製造ではフォトリソグラフィー技術を利用してパターン形成が行われる。フォトリソグラフィー技術はガラス基板上にクロム等により作成したマスクパターンを投影光学系を用いて半導体基板上のレジスト膜に投影露光し、これによりマスクパターンをレジスト膜に転写するものであり、所望のデバイス性能を持つ半導体デバイスを所望の歩留りで製造するためには、マスクパターンが正確にレジスト膜上に転写されるようにパターン形成プロセスを管理する必要がある。
【0003】
しかし、近年におけるパターンの微細化はマスクパターンを正確に半導体基板上に転写することを困難にしている。即ち、パターンサイズが投影光学系の露光光の波長に近づくとともに投影光の回り込み現象が顕著になり、マスクパターンに対するレジストパターンの形状歪みが無視できなくなる。また、パターンの微細化とともにパターン間の位置ずれの許容範囲が狭くなり、さらに、マスクパターン上のクロムの残滓やレジスト面に付着したゴミ等はパターンの微細化が進むとともに無視することのできないサイズのパターン欠陥として作用するようになり、これらはいずれも半導体デバイスの性能劣化や製造歩留りの低下をもたらす原因となる。
【0004】
以上のようにパターンの微細化とともにマスクパターンからのずれを抑えることが難しくなり、従って、半導体デバイスの製造に際しては、マスクパターンからのずれが生じることを前提にしてマスクパターンの設計およびこれを用いたパターン形成が行われる。即ち、デバイス特性を所望の範囲に収める上で要求されるパターンのずれの許容範囲を設定し、実際のパターン形成プロセスで実現されるパターンのずれがこの許容範囲に収まるようにプロセスの管理が行われる。このようなプロセス管理を行う前提として、パターン形成プロセスにおいて生じるパターンのずれを正確に見積もる必要があるが、マスクパターンを用いた投影露光実験による方法では、パターンのサイズ、形状の他にパターンの疎密の程度やレジスト膜の特性等の様々な要因によって結果が左右されることになり、これら全ての要因を考慮して実験を行うことは実際上困難である。
【0005】
そこで、実際に投影露光実験を行う代わりにマスクパターンを投影露光したときの光強度分布を数値的に計算するいわゆる光強度シミュレーションを行い、これによってパターンのずれを予測する方法が知られている。
光強度シミュレーションについては、シミュレーションの精度やシミュレーション時間の短縮を目的として従来から様々な手法が開発され、シミュレーション用のコンピュータプログラムも市販されており、レジストパターンの形状が正確に予測可能となり半導体デバイスの設計・開発現場で実用に供されている。
【0006】
以上のような光強度シミュレーションによって得られたパターンのずれを定量的に表す指標として従来はパターンの線幅が用いられ、いわゆる線幅管理が行われていた。
線幅管理では、線幅が所定値より大きくなると隣接するパターンとのショートの可能が高くなり、逆に小さくなると断線の可能性が高くなることが定量的に予測され、従って、線幅が所定範囲に収まるようにパターン形成プロセスの管理が行われる。
【0007】
たとえば、所望のデバイス性能を実現する上で必要となる線幅の許容値を定め、パターン形成のための各プロセスにこれを割り振ることにより各プロセスごとに個別の許容線幅を設定する。この場合、各プロセスは自プロセスに設定された個別の許容線幅を満足するように他のプロセスと切り離して管理することができる。また、各プロセスで実際に得られた線幅の不一致を加算することにより最終的に実現されるパターンの不一致を定量的に予測し、あるいは、実際の線幅と個別に与えられた許容線幅との差から各プロセスにおけるプロセス余裕度を定量的に見積もることができ、パターン形成のための各プロセスを統一的に管理することが可能になる。
【0008】
【発明が解決しようとする課題】
しかしながら、線幅管理には以下のような問題がある。即ち、マスクパターンを投影露光したときパターンのずれを生じさせる要因として、先にのべた光の回り込み現象の他にも光の近接効果や投影光学系のレンズ収差等が挙げられ、これによりパターン形状は複雑に歪みパターンが微細化するとともにその歪みは顕著になる。ところが、線幅はパターンの特定箇所での不一致を示すものであるため、このようなパターン形状の歪みを正確に表すことができない。
【0009】
従来は、光強度シミュレーションによって得られた光強度分布の2次元形状をを観察して断線、ショート等が生じる恐れのある箇所を特定し線幅測定を行っていたが、パターンの歪みが大きい場合には線幅の測定箇所を特定することが難しくパターンのずれを正確に表すことができない。そのため、パターンの複数箇所で測定した線幅の平均値を管理指標として用いる方法が提案されているが、測定箇所の選択や測定個数に任意性が残る。
【0010】
また、DRAMのキャパシタセルやMOSトランジスタのソース/ドレイン領域に対するコンタクトの形成に際しては、パターンの面積がデバイス特性に対して直接的な影響を与えるが、線幅管理ではパターン面積の不一致を適切に表すことができず、デバイス特性に及ぼす影響を把握するには充分でないという問題がある。
【0011】
また、パターン欠陥はそのサイズや形成位置に依存して隣接するパターンの形状にも影響を及ぼすが、線幅管理ではこのようなパターン欠陥の影響を充分に評価できないという問題があった。
そこで、本発明はパターン面積を管理指標として用いることによりパターン形成プロセスの管理を定量的且つ高精度で行うことを目的とする。
【0012】
【課題を解決するための手段】
上記課題の解決は、マスクパターンの投影像の光強度分布をシミュレーションし、該シミュレーションによって得られた光強度分布に基づいて基板上で所定の光強度を満足する投影像の面積を算出し、該投影像の面積に基づいてパターン形成条件を調整することを特徴とするパターン形成プロセスの管理方法、
あるいは、複数のマスクパターンに対し所定の光強度を満足する投影像の共通部分の面積を算出し、該共通部分の面積に基づいてパターン形成条件を調整することを特徴とする上記パターン形成プロセスの管理方法、
あるいは、欠陥が付加されたフォトマスクパターンの投影像の光強度分布をシミュレーションし、該シミュレーションによって得られた光強度分布に基づいて基板上で所定の光強度を満足する投影像の面積を算出し、基板上の所定領域内で該投影像の占める面積に基づいてパターン形成条件を調整することを特徴とするパターン形成プロセスの管理方法、
あるいは、マスクパターンの投影像の光強度分布をシミュレーションするシミュレーション部と、該シミュレーションによって得られた光強度分布に基づいて所定の光強度を満足する投影像の面積を算出する面積算出部と、該投影像の面積に基づいてパターン形成プロセスを管理する管理部を備えることを特徴とするパターン形成プロセスの管理装置によって達成される。
【0013】
【発明の実施の形態】
本発明では、光強度シミュレーションによって得られたマスクパターンの投影像の面積に基づいてパターン形成プロセスを管理する。そこで、以下に、光強度シミュレーションによって得られた光強度分布に基づいてレジスト膜を感光させるのに必要な光強度条件を満足する投影像の面積を算出する方法について説明する。
【0014】
図1において、1はマスクパターン、2は光強度シミュレーションによって得られたマスクパターンの投影像である。投影像2の境界線はレジストの感光限界に該当する光強度値の等高線を示しており、マスクパターン1の内側が遮光されているときにはこの境界線で囲まれた領域内で所定の光強度条件が満たされていることになる。投影像2の形状はマスクパターンのサイズが投影光の波長に近づくと、同図に見られるように投影光の回り込みの影響によりマスクパターン1の形状からのずれが大きくなる。
【0015】
投影像の面積算出に際しては、投影面を所定ピッチを有する縦横の格子線で囲まれたセル3に分割し各セル3の四隅、即ち格子線の交点に光強度シミュレーションで得られた光強度値を割り振る。そして、以下の手順で所定の光強度を満足するセルを抽出しその面積を合計する。
(1) セルサイズがマスクパターンのサイズに比べて充分小さい場合
セルの四隅の光強度の平均値あるいはセルの中心部の光強度値でセルの光強度値を代表させる。そして、マスクパターン1の内側に存在するセル及びマスクパターン1の境界線に接する全てのセルについて光強度値が所定値より小さいか否か判定し、光強度値が所定の光強度値より小さいセルの面積を投影面積に加算する。ここで、投影面積には初期値として0が与えられているものとする。
【0016】
図1は投影像2がマスクパターン1の内側に形成されている例を示しているが、一般には、投影光の回り込みの他に隣接パターンの影響等によりマスクパターン1の外側に投影像2が広がる可能性がある。そこで、マスクパターン1の境界線に接するセルが光強度条件を満足している場合には、そのセルの外側に隣接するセルに対して同様な判定を行い、光強度条件を満足すると判定された場合にはそのセルの面積を投影面積に加算する。マスクパターン1の外側に光強度条件を満足するセルがなくなるまでこの過程を繰り返すことにより所定の光強度値を満足する全てのセルの面積が加算され、これにより投影像2の面積を算出することができる。
(2) セルサイズがマスクパターンのサイズに比べて無視できない場合
マスクパターン1の内側に存在するセル及びマスクパターン1の境界線に接する全てのセルについて四隅の光強度値を調べる。そして、四隅の光強度値が全て所定の光強度値より小さいセルは投影像2の内側にあると判断しそのセル面積を投影面積に加算する。四隅の光強度値が全て所定の光強度値より大きいセルは投影像2の外側にあると判断しそのセルを除外する。また、四隅の光強度値の中で所定値より高い点と低い点があるセルは投影像2の境界線上にあると判断し、この場合には投影像2の境界線と格子線の交点の座標からセルを分割する線分を求め、分割されたセルのうち光強度が所定値より小さい部分の面積を投影面積に加算する。
【0017】
また、(1) と同様に、マスクパターン1の境界線に接するセルが光強度条件を満足している場合には、そのセルの外側に隣接するセルに対して同様な判定を行い、光強度条件を満足すると判定された場合にはそのセルの面積を投影面積に加算する。マスクパターン1の外側に光強度条件を満足するセルがなくなるまでこの過程を繰り返すことにより所定の光強度値を満足する投影像2の面積を算出することができる。
【0018】
次に、投影像の面積に基づいてパターン形成プロセスを管理する方法について説明する。
図2(A)はDRAMキャパシタのセルパターン4と光強度シミュレーションによって得られたセルパターン4の投影像5の拡大図を示している。投影像5の境界線は、図1と同様にレジストの感光限界に該当する光強度の等高線を示している。投影像5は投影光の回り込みによって変形しその面積はセルパターン4の面積に比べて減少する。従って、このセルパターン4をマスクパターンに用いて基板上に転写した場合、キャパシタ面積が設計値に比べて減少することになる。
【0019】
そこで、前述した方法により投影像5の面積を算出し、DRAMの目標性能に基づいて設定されたキャパシタ面積の許容範囲に収まるようにセルパターン4のサイズ補正を行う。
セルパターン4のサイズを拡大補正することにより設計値に等しいキャパシタ面積を得ることも可能であるが、通常はデバイスサイズの拡大とのトレードオフにより補正サイズが決められ、この場合に生じるキャパシタ面積の減少はセルパターン補正後の投影像の面積により正確に把握することができ、これにより補正後のデバイス特性の変化を予測することが可能となる。
【0020】
デバイスサイズの拡大とキャパシタ面積の減少をともに抑えるためには以下のように補正パターンが用いられる。図2(A)から明らかなように、投影像5の面積減少はセルパターンの角が丸く変形したことに起因している。この点に着目して図2(B)に示したようにセルパターン4の四隅に一辺のサイズsの矩形状補助パターン6を付加する。図2(A)に示した投影像と比較すると補助パターン6を付加したことにより投影像5の歪みが低減されセルパターン4の面積に近づいていることが見てとれる。
【0021】
図3は投影像5の面積と補助パターン6のサイズsとの関係を求めた結果であり、図中の面積比は投影像5の面積をセルパターン4の面積に対する比率で表したものである。なお、投影像5の光強度シミュレーションに際して、投影光学系の投影光波長を248nm、NAを0.68、σを0.50とした。同図には投影像5の中央部における幅mをセルパターン4の幅nに対する比で表した線幅比m/nの補助パターンサイズ依存性を合わせて示している。補助パターン6のサイズsが増加するとともに投影像5の面積がセルパターン4の面積に近づいていくことがわかる。この結果から、所望のキャパシタ面積を得るために必要な補助パターンのサイズsを決めることができる。
【0022】
一方、補助パターン6のサイズsを増加させたとき線幅比に大きな変化は見られないことから、従来の線幅管理では投影像5の歪みや面積の変化を把握できないことがわかる。ただし、補助パターン6のサイズをある限度以上に増加させると投影像5の歪みが大きくなり、これが図3に示した線幅比の減少として現れている。従って、補助パターンのサイズは線幅比の許容範囲内で面積比が最大となるように決められる。
【0023】
次に、パターンの重ね合わせプロセスに本発明を適用した例について述べる。図4はMOSトランジスタのソース/ドレイン領域に配線用コンタクトを重ねて形成するために用いられる2種類のマスクパターンとその投影像を示したものである。
同図(A)はMOSトランジスタの活性層パターン7とその投影像8を示しており、活性層パターン7の両端部がソース/ドレイン領域となる。同図(B)はコンタクト穴形成用の開口パターン9とその投影像10を示している。また、同図(C)は投影像8と投影像10を重ね合わせた状態を示しており、x方向へδx、y方向へδyだけの位置ずれが生じている。投影像8、10の面積の共通部分がコンタクト面積となる。
【0024】
投影光の回り込みにより投影像8の先端部は丸く変形し、また、投影像10は矩形から円形に近い状態に変形する。そのため、活性層パター ン7と開口パターン9を重ね合わせ転写した場合、同図(C)に見られるように個々のパターンの歪みと位置ずれの影響が重なってコンタクト面積が大幅に減少することが予想される。
【0025】
図5はコンタクト面積に及ぼすパターンの位置ずれの影響を示した図である。縦軸の面積比は、コンタクト面積、即ち、活性層パターンの投影像8と開口パターンの投影像10の共通部分の面積を開口パターン9の面積に対する比率で示している。同図はy方向の位置ずれδyをパラメータとしx方向の位置ずれδxに対する面積比の変化を示しており、位置ずれが大きくなるとともにコンタクト面積が急激に減少することがわかる。
【0026】
コンタクト面積の減少はコンタクト抵抗の増加をもたらしデバイス特性を劣化せる。そこで、デバイスの目標性能を満たすために必要なコンタクト抵抗からコンタクト面積の許容値を導き出し、この許容値を用いて図5からx方向及びy方向の位置ずれの許容範囲を設定することができる。そして、この許容範囲に基づいて投影光学系の位置合わせ精度が決められる。
【0027】
コンタクト面積の減少はパターンの位置ずれ以外にも様々な要因によってもたらされる。その例として、投影光学系の焦点距離のずれがコンタクト面積に与える影響について述べる。
図6は斜め形状を有するMOSトランジスタの活性層パターン11とその投影像12を示したものであり、同図(A)は投影光学系の焦点距離のずれが0、同図(B)は焦点距離のずれが0.4μmの場合を示している。図6(A)、(B)の右端には、活性層パターン11の端部にコンタクト穴形成のための開口パターンを重ね合わせて形成したときの活性層パターン11の投影像12と開口パターン(図示せず)の投影像12a の拡大図を示しており、投影像12と投影像12a の重なり部分である斜線を施した部分がコンタクト面積となる。図6(A)、(B)を比較すると、活性層パターン11の両端部において投影像12が焦点距離のずれとともに急激に後退し、これに伴ってコンタクト面積が著しく減少しコンタクト抵抗が増加することがわかる。従って、焦点距離のずれとコンタクト面積との関係は焦点距離の許容範囲を決める上で重要である。
【0028】
図7は図6に示した斜め形状を有する活性層のコンタクト面積に及ぼす投影光学系の焦点距離のずれの影響を示したものであり、活性層パターン11の幅hをパラメータに用いている。図7における縦軸の面積比は活性層パターンの投影像12と開口パターンの投影像(図示せず) の共通部分の面積を開口パターンの面積に対する比率で表している。焦点距離のずれが大きくなるとともにコンタクト面積が急激に小さくなっており、この結果から投影光学系の焦点距離のずれがコンタクト面積に与える影響を定量的に評価することができ、これによって得られた焦点距離のずれの許容値に基づいて投影光学系の調整が行われる。
【0029】
なお、図7に見られるように、活性層パターン11の幅hが小さくなると焦点距離のずれに対するコンタクト面積の減少が著しくなるが、コンタクト面積の減少を防ぐため幅hを大きくすると活性層パターン11同士の短絡の確率が高くなる。従って、実際の投影光学径の調整はこれらの要因を考慮して行う。
次に、マスクパターン作成時における残留クロムやレジスト面上のゴミ等に起因して形成されるパターン欠陥の影響を本発明に係る方法によって評価・管理する方法について述べる。
【0030】
図8は互いに近接する2本の配線パターン13、14の中間位置にパターン欠陥Dが存在する状態を示しており、パターン欠陥Dは一辺のサイズsの矩形で表されている。図9は図8中の点線で囲んだ領域15に対し光強度シミュレーションを行うことによって得られた投影像を示しており、同図(A)、(B)、(C)はパターン欠陥Dのサイズsにより投影像が変化する様子を示している。サイズsが大きくなると、配線パターン13、14の投影像の歪みが大きくなりやがてショートをひき起こすことがわかる。
【0031】
図10は図9に示した投影像の面積のパターン欠陥サイズ依存性を示したものであり、図中の面積比は領域15の面積に対する投影像の面積の比を表している。領域15をパターン欠陥の影響が及ぶ範囲に定めることにより、パターン欠陥の投影像に及ぼす影響を定量的に把握することができる。同図には、配線パターン13、14の投影像間の最短距離を配線パターン13、14間の距離に対する比で表した線幅比を合わせて示している。面積比と同様に線幅比もサイズsの増加とともに急激に変化するが、線幅比はその測定箇所によって結果が異なり、パターンが複雑な形状をしている場合にはその測定箇所の特定が困難となりパターン欠陥の影響を客観的に表すことが難しくなる。これに対し、面積比はパターン欠陥の影響を一意に表すことができ、パターン欠陥の影響を客観的に評価することができる。
【0032】
以上はパターンのずれに対するパターン欠陥のサイズの影響を評価したものであるが、次に、パターン欠陥の配置位置の及ぼす影響を本発明によって評価した例について述べる。
図11は配線パターン16、17、18の端部が集中する領域に一辺のサイズsの矩形状パターン欠陥D1 、D2 が配置されている状態を示している。図12は図11に示した配線パターン16、17、18の投影像を示したものであり、同図(A)はパターン欠陥D1 のみが存在する場合、同図(B)はパターン欠陥D2 のみが存在する場合を示している。図13は図12(A)、(B)に対応してパターン欠陥D1 、D2 がそれぞれ単独で存在した場合における面積比を求めた結果を示しており、同図からパターン欠陥D1 がパターン欠陥D2 に比べてより大きなパターンのずれをもたらすことが分かる。一方、線幅管理では測定箇所によって結果が異なりパターン欠陥の影響を客観的に把握することはできない。
【0033】
図14は以上述べたパターン形成プロセスの管理方法を実施するための管理装置を示すブロック図である。半導体デバイスの目標性能に基づいてマスクパターン設計部19でマスクパターンの設計が行われる。そして、シミュレーション部20では設計されたマスクパターンと投影光学系のパラメータに基づいてマスクパターンの投影像の光強度シミュレーションが行われ、面積算出部21はこのシミュレーションによって得られた光強度分布に基づいて所定の光強度条件、たとえばレジスト膜の感光限界に該当する光強度を満たす投影像の面積を算出する。そして、管理部22では、半導体デバイスの目標性能を所定範囲に収めるために要求される投影像の面積の許容範囲を定め、面積算出部21から送られてきた投影像の面積がこの許容範囲に収まるか否か判定する。判定結果はマスクパターン設計部19及び投影光学部23に送られる。パターン設計部19では判定結果に基づいてマスクパターンの補正を行い、また、投影光学部23では光学パラメータの調整を行う。以上の過程は投影像の面積が許容範囲に収まるまで行う。
【0034】
本発明の実施例では投影像の面積に基づいてパターンサイズの補正及び投影光学系の調整を行う方法について述べたが、投影像の面積によるパターン形成プロセスの管理はこれに限られることなく、膜形成工程やエッチング工程の管理にも用いることができる。
(付記1) マスクパターンの投影像の光強度分布をシミュレーションし、
該シミュレーションによって得られた光強度分布に基づいて基板上で所定の光強度を満足する投影像の面積を算出し、
該投影像の面積に基づいてパターン形成条件を調整することを特徴とするパターン形成プロセスの管理方法。
【0035】
(付記2) 該投影像の面積に基づいてマスクパターンの補正を行うことを特徴とする付記1記載のパターン形成プロセスの管理方法。
(付記3) 該投影像の面積に基づいて投影光学系の露光条件を調整することを特徴とする付記1記載のパターン形成プロセスの管理方法。
(付記4) 複数のマスクパターンに対し所定の光強度を満足する投影像の共通部分の面積を算出し、
該共通部分の面積に基づいてパターン形成条件を調整することを特徴とする付記1記載のパターン形成プロセスの管理方法。
【0036】
(付記5) 欠陥が付加されたフォトマスクパターンの投影像の光強度分布をシミュレーションし、
該シミュレーションによって得られた光強度分布に基づいて基板上で所定の光強度を満足する投影像の面積を算出し、
基板上の所定領域内で該投影像の占める面積に基づいてパターン形成条件を調整することを特徴とするパターン形成プロセスの管理方法。
【0037】
(付記6) マスクパターンの投影像の光強度分布をシミュレーションするシミュレーション部と、
該シミュレーションによって得られた光強度分布に基づいて所定の光強度を満足する投影像の面積を算出する面積算出部と、
該投影像の面積に基づいてパターン形成プロセスを管理する管理部を備えることを特徴とするパターン形成プロセス管理装置。
【0038】
【発明の効果】
以上のように、光強度シミュレーションによって得られたマスクパターンの投影像の面積に基づいてパターン形成プロセスの管理を行うことにより、マスクパターンの補正を従来に比べて高精度で行うことができ、また、パターンの重ね合わせプロセスにおける位置ずれの影響やパターン欠陥の影響を的確に把握することができるので、デバイスの目標性能を達成し製造歩留りを向上させる上で有益である。
【図面の簡単な説明】
【図1】マスクパターンの投影像の面積算出を説明する図。
【図2】パターンの歪みを示す図。(A)はキャパシタセルパターンとその投影像、(B)は補助パターン付きキャパシタセルパターンとその投影像を示している。
【図3】投影像の面積の補助パターンサイズ依存性を示す図。
【図4】パターンの重ね合わせプロセスを説明する図(その1)。(A)は活性層パターンとその投影像、(B)は開口パターンとその投影像、(C)は重ね合わせた投影像を示している。
【図5】コンタクト面積の位置ずれ依存性を示す図。
【図6】パターンの重ね合わせプロセスを説明する図(その2)。(A)は投影光学系の焦点距離のずれが0の場合、(B)はずれが0.4μm の場合を示している。
【図7】コンタクト面積の焦点距離ずれ依存性を示す図。
【図8】パターン欠陥を含む配線パターンを示す図(その1)
【図9】パターン欠陥を含む配線パターンの投影像を示す図(その1)。(A)は欠陥サイズsが0、(B)は0.12μm 、(C)は0.16μm の場合を示している。
【図10】投影面積のパターン欠陥サイズ依存性を示す図(その1)。
【図11】パターン欠陥を含む配線パターンを示す図(その2)。
【図12】パターン欠陥を含む配線パターンの投影像を示す図(その2)。(A)は欠陥D1 が存在する場合、(B)は欠陥D2 が存在する場合を示している。
【図13】投影像の面積のパターン欠陥サイズ依存性を示す図(その2)
【図14】パター ン形成プロセスの管理装置を示すブロック図
【符号の説明】
1 マスクパターン
2、5、8、10、12、12a 投影像
3 セル
4 キャパシタセルパターン
6 補助パターン
7、11 活性層パターン
9 開口部パターン
13、14、16、17、18 配線パターン
15 パターン欠陥
19 パターン設計部
20 シミュレーション部
21 面積算出部
22 管理部
23 投影光学部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method and an apparatus for managing a pattern forming process, and more particularly to a method and an apparatus for managing a pattern forming process using photolithography technology.
[0002]
[Prior art]
In the manufacture of semiconductor devices, pattern formation is performed using photolithography technology. The photolithography technology uses a projection optical system to project and expose a mask pattern made of chrome or the like on a glass substrate to a resist film on a semiconductor substrate, thereby transferring the mask pattern to the resist film. In order to manufacture a semiconductor device having high performance at a desired yield, it is necessary to manage a pattern forming process so that a mask pattern is accurately transferred onto a resist film.
[0003]
However, recent miniaturization of patterns has made it difficult to accurately transfer a mask pattern onto a semiconductor substrate. That is, as the pattern size approaches the wavelength of the exposure light of the projection optical system, the phenomenon of the projection light wrapping becomes remarkable, and the shape distortion of the resist pattern with respect to the mask pattern cannot be ignored. In addition, with the miniaturization of patterns, the allowable range of misalignment between patterns becomes narrower, and furthermore, chromium residue on the mask pattern and dust attached to the resist surface have a size that cannot be ignored as the pattern becomes finer. All of which cause deterioration in the performance of semiconductor devices and decrease in manufacturing yield.
[0004]
As described above, it is difficult to suppress the deviation from the mask pattern as the pattern becomes finer. Therefore, in manufacturing a semiconductor device, the mask pattern is designed and used on the assumption that the deviation from the mask pattern occurs. The formed pattern is formed. That is, the allowable range of the pattern shift required for keeping the device characteristics within the desired range is set, and the process management is performed so that the pattern shift realized in the actual pattern forming process falls within this allowable range. Is As a prerequisite for performing such a process management, it is necessary to accurately estimate the pattern shift that occurs in the pattern formation process.However, in a method based on a projection exposure experiment using a mask pattern, in addition to the pattern size and shape, the pattern density The result is influenced by various factors such as the degree of the resistance and the characteristics of the resist film, and it is practically difficult to conduct an experiment in consideration of all these factors.
[0005]
Therefore, there is known a method of performing a so-called light intensity simulation for numerically calculating a light intensity distribution when a mask pattern is projected and exposed instead of actually performing a projection exposure experiment, thereby predicting a pattern shift.
For light intensity simulation, various methods have been developed for the purpose of reducing the simulation accuracy and the simulation time, and computer programs for the simulation have been marketed, so that the shape of the resist pattern can be accurately predicted. It is used practically at design and development sites.
[0006]
Conventionally, the line width of a pattern has been used as an index that quantitatively represents the pattern shift obtained by the light intensity simulation as described above, and so-called line width management has been performed.
In line width management, it is quantitatively predicted that when the line width is larger than a predetermined value, the possibility of a short circuit with an adjacent pattern increases, and conversely, when the line width becomes smaller, the possibility of disconnection increases. The management of the pattern forming process is performed so as to fall within the range.
[0007]
For example, a permissible value of a line width required for realizing a desired device performance is determined, and the permissible value of the line width is allocated to each process for forming a pattern, thereby setting an individual permissible line width for each process. In this case, each process can be managed separately from other processes so as to satisfy the individual allowable line width set for the own process. Also, by adding the line width mismatch actually obtained in each process, the pattern mismatch finally realized is quantitatively predicted, or the actual line width and the allowable line width individually given. From this difference, the process margin in each process can be quantitatively estimated, and each process for forming a pattern can be uniformly managed.
[0008]
[Problems to be solved by the invention]
However, line width management has the following problems. That is, the factors causing the pattern shift when the mask pattern is projected and exposed include the proximity effect of light, the lens aberration of the projection optical system, and the like in addition to the above-described wraparound phenomenon of the solid light. As the distortion pattern becomes complicated and fine, the distortion becomes remarkable. However, since the line width indicates a mismatch at a specific portion of the pattern, such distortion of the pattern shape cannot be accurately represented.
[0009]
Conventionally, the line width was measured by observing the two-dimensional shape of the light intensity distribution obtained by the light intensity simulation to identify a place where disconnection, short-circuit, etc. might occur. In this method, it is difficult to specify the measurement point of the line width, and it is not possible to accurately represent a pattern shift. For this reason, a method has been proposed in which the average value of the line widths measured at a plurality of points in the pattern is used as a management index.
[0010]
In forming a contact with a capacitor cell of a DRAM or a source / drain region of a MOS transistor, the area of a pattern directly affects device characteristics. However, in line width management, a mismatch between pattern areas is appropriately represented. And there is a problem that it is not enough to grasp the influence on the device characteristics.
[0011]
Further, the pattern defect also affects the shape of an adjacent pattern depending on its size and formation position, but there is a problem that the influence of such a pattern defect cannot be sufficiently evaluated in line width management.
Accordingly, it is an object of the present invention to quantitatively and accurately control a pattern forming process by using a pattern area as a management index.
[0012]
[Means for Solving the Problems]
To solve the above problem, a light intensity distribution of a projected image of a mask pattern is simulated, and an area of a projected image satisfying a predetermined light intensity on a substrate is calculated based on the light intensity distribution obtained by the simulation. Adjusting a pattern forming condition based on the area of the projected image, a method for managing a pattern forming process,
Alternatively, an area of a common portion of a projected image satisfying a predetermined light intensity for a plurality of mask patterns is calculated, and a pattern forming condition is adjusted based on the area of the common portion. Management method,
Alternatively, the light intensity distribution of the projected image of the photomask pattern to which the defect has been added is simulated, and the area of the projected image that satisfies the predetermined light intensity on the substrate is calculated based on the light intensity distribution obtained by the simulation. A method for managing a pattern forming process, comprising: adjusting a pattern forming condition based on an area occupied by the projected image within a predetermined region on a substrate;
Alternatively, a simulation unit that simulates a light intensity distribution of a projection image of the mask pattern, an area calculation unit that calculates an area of a projection image that satisfies a predetermined light intensity based on the light intensity distribution obtained by the simulation, The present invention is achieved by a pattern formation process management apparatus, which includes a management unit that manages a pattern formation process based on the area of a projected image.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
In the present invention, the pattern forming process is managed based on the area of the projected image of the mask pattern obtained by the light intensity simulation. Therefore, a method of calculating an area of a projected image that satisfies a light intensity condition necessary to expose a resist film based on a light intensity distribution obtained by a light intensity simulation will be described below.
[0014]
In FIG. 1, 1 is a mask pattern, and 2 is a projected image of the mask pattern obtained by light intensity simulation. The boundary line of the projected
[0015]
When calculating the area of the projected image, the projection surface is divided into
(1) When the cell size is sufficiently smaller than the size of the mask pattern
The light intensity value of the cell is represented by the average of the light intensity at the four corners of the cell or the light intensity value at the center of the cell. Then, it is determined whether or not the light intensity value is smaller than a predetermined light intensity value for all the cells existing inside the
[0016]
FIG. 1 shows an example in which the
(2) When the cell size cannot be ignored compared to the size of the mask pattern
The light intensity values at the four corners are examined for the cells existing inside the
[0017]
Similarly to the case of (1), when a cell in contact with the boundary line of the
[0018]
Next, a method for managing the pattern forming process based on the area of the projected image will be described.
FIG. 2A is an enlarged view of a
[0019]
Therefore, the area of the projected
Although it is possible to obtain a capacitor area equal to the design value by enlarging and correcting the size of the
[0020]
In order to suppress both the increase in the device size and the decrease in the capacitor area, a correction pattern is used as follows. As is clear from FIG. 2A, the area reduction of the projected
[0021]
FIG. 3 shows the result of determining the relationship between the area of the projected
[0022]
On the other hand, when the size s of the auxiliary pattern 6 is increased, a large change in the line width ratio is not seen, so that it is understood that distortion and a change in area of the projected
[0023]
Next, an example in which the present invention is applied to a pattern overlapping process will be described. FIG. 4 shows two types of mask patterns used to form wiring contacts on the source / drain regions of the MOS transistor so as to overlap with each other, and a projected image thereof.
FIG. 1A shows an active layer pattern 7 of a MOS transistor and a projected
[0024]
The tip of the
[0025]
FIG. 5 is a diagram showing the effect of pattern displacement on the contact area. The area ratio on the vertical axis indicates the contact area, that is, the area of the common portion of the projected
[0026]
The reduction in the contact area increases the contact resistance and degrades the device characteristics. Therefore, the allowable value of the contact area is derived from the contact resistance necessary to satisfy the target performance of the device, and the allowable range of the displacement in the x direction and the y direction can be set from FIG. 5 using the allowable value. Then, the positioning accuracy of the projection optical system is determined based on the allowable range.
[0027]
The reduction in the contact area is caused by various factors other than the displacement of the pattern. As an example, the effect of a shift in the focal length of the projection optical system on the contact area will be described.
6A and 6B show an
[0028]
FIG. 7 shows the effect of the shift of the focal length of the projection optical system on the contact area of the active layer having the oblique shape shown in FIG. 6, and the width h of the
[0029]
As shown in FIG. 7, when the width h of the
Next, a method for evaluating and managing the influence of a pattern defect formed due to residual chromium, dust on a resist surface, and the like when forming a mask pattern by the method according to the present invention will be described.
[0030]
FIG. 8 shows a state where a pattern defect D exists at an intermediate position between two
[0031]
FIG. 10 shows the pattern defect size dependency of the area of the projected image shown in FIG. 9, and the area ratio in the figure represents the ratio of the area of the projected image to the area of the
[0032]
The above is the evaluation of the effect of the size of the pattern defect on the pattern shift. Next, an example in which the effect of the arrangement position of the pattern defect is evaluated by the present invention will be described.
FIG. 11 shows a state where rectangular pattern defects D1 and D2 each having a size of one side s are arranged in regions where the ends of the
[0033]
FIG. 14 is a block diagram showing a management apparatus for implementing the above-described method for managing the pattern formation process. The mask pattern is designed by the mask
[0034]
In the embodiment of the present invention, the method of correcting the pattern size and adjusting the projection optical system based on the area of the projected image has been described. However, the management of the pattern forming process based on the area of the projected image is not limited thereto. It can also be used for management of a forming process and an etching process.
(Supplementary Note 1) The light intensity distribution of the projected image of the mask pattern is simulated,
Based on the light intensity distribution obtained by the simulation, calculate the area of the projected image satisfying the predetermined light intensity on the substrate,
A method for managing a pattern forming process, comprising adjusting pattern forming conditions based on the area of the projected image.
[0035]
(Supplementary note 2) The method for managing a pattern forming process according to
(Supplementary Note 3) The method according to
(Supplementary Note 4) The area of the common portion of the projected image satisfying the predetermined light intensity for the plurality of mask patterns is calculated,
2. The method for managing a pattern forming process according to
[0036]
(Supplementary Note 5) The light intensity distribution of the projected image of the photomask pattern with the defect added is simulated,
Based on the light intensity distribution obtained by the simulation, calculate the area of the projected image satisfying the predetermined light intensity on the substrate,
A method for managing a pattern forming process, comprising adjusting a pattern forming condition based on an area occupied by a projected image in a predetermined region on a substrate.
[0037]
(Supplementary Note 6) A simulation unit for simulating the light intensity distribution of the projected image of the mask pattern,
An area calculation unit that calculates an area of a projected image that satisfies a predetermined light intensity based on the light intensity distribution obtained by the simulation,
A pattern formation process management device, comprising: a management unit that manages a pattern formation process based on the area of the projection image.
[0038]
【The invention's effect】
As described above, by managing the pattern forming process based on the area of the projected image of the mask pattern obtained by the light intensity simulation, the mask pattern can be corrected with higher accuracy than before, and Since it is possible to accurately grasp the influence of a position shift and the effect of a pattern defect in the pattern overlaying process, it is useful for achieving the target performance of the device and improving the manufacturing yield.
[Brief description of the drawings]
FIG. 1 is a view for explaining calculation of an area of a projected image of a mask pattern.
FIG. 2 is a diagram showing pattern distortion. (A) shows a capacitor cell pattern and its projected image, and (B) shows a capacitor cell pattern with an auxiliary pattern and its projected image.
FIG. 3 is a diagram showing the dependence of the area of a projected image on the size of an auxiliary pattern.
FIG. 4 is a view for explaining a pattern overlapping process (part 1); (A) shows the active layer pattern and its projected image, (B) shows the aperture pattern and its projected image, and (C) shows the superimposed projected image.
FIG. 5 is a diagram showing a positional deviation dependency of a contact area.
FIG. 6 is a view for explaining a pattern superposition process (part 2). (A) shows the case where the deviation of the focal length of the projection optical system is 0, and (B) shows the case where the deviation is 0.4 μm.
FIG. 7 is a diagram showing the dependence of the contact area on the focal length shift.
FIG. 8 shows a wiring pattern including a pattern defect (part 1).
FIG. 9 is a view showing a projected image of a wiring pattern including a pattern defect (part 1). (A) shows the case where the defect size s is 0, (B) shows the case where the defect size is 0.12 μm, and (C) shows the case where the defect size is 0.16 μm.
FIG. 10 is a diagram showing the pattern defect size dependency of the projection area (part 1).
FIG. 11 shows a wiring pattern including a pattern defect (part 2).
FIG. 12 is a view showing a projected image of a wiring pattern including a pattern defect (part 2). (A) shows the case where the defect D1 exists, and (B) shows the case where the defect D2 exists.
FIG. 13 is a view showing the pattern defect size dependency of the area of the projected image (part 2).
FIG. 14 is a block diagram showing an apparatus for managing a pattern forming process.
[Explanation of symbols]
1 Mask pattern
2, 5, 8, 10, 12, 12a Projected image
3 cells
4 Capacitor cell pattern
6 auxiliary patterns
7, 11 Active layer pattern
9 Opening pattern
13, 14, 16, 17, 18 Wiring pattern
15 Pattern defects
19 Pattern Design Department
20 Simulation section
21 Area calculator
22 Management Department
23 Projection optical unit
Claims (4)
該シミュレーションによって得られた光強度分布に基づいて基板上で所定の光強度を満足する投影像の面積を算出し、
該投影像の面積に基づいてパターン形成条件を調整することを特徴とするパターン形成プロセスの管理方法。Simulate the light intensity distribution of the projected image of the mask pattern,
Based on the light intensity distribution obtained by the simulation, calculate the area of the projected image satisfying the predetermined light intensity on the substrate,
A method for managing a pattern forming process, comprising adjusting pattern forming conditions based on the area of the projected image.
該共通部分の面積に基づいてパターン形成条件を調整することを特徴とする請求項1記載のパターン形成プロセスの管理方法。Calculate the area of the common portion of the projected image that satisfies the predetermined light intensity for a plurality of mask patterns,
2. The method according to claim 1, wherein the pattern forming condition is adjusted based on the area of the common portion.
該シミュレーションによって得られた光強度分布に基づいて基板上で所定の光強度を満足する投影像の面積を算出し、
基板上の所定領域内で該投影像の占める面積に基づいてパターン形成条件を調整することを特徴とするパターン形成プロセスの管理方法。Simulate the light intensity distribution of the projected image of the photomask pattern with the defect added,
Based on the light intensity distribution obtained by the simulation, calculate the area of the projected image satisfying the predetermined light intensity on the substrate,
A method for managing a pattern forming process, comprising adjusting a pattern forming condition based on an area occupied by a projected image in a predetermined region on a substrate.
該シミュレーションによって得られた光強度分布に基づいて所定の光強度を満足する投影像の面積を算出する面積算出部と、
該投影像の面積に基づいてパターン形成プロセスを管理する管理部を備えることを特徴とするパターン形成プロセス管理装置。A simulation unit for simulating the light intensity distribution of the projected image of the mask pattern,
An area calculation unit that calculates an area of a projected image that satisfies a predetermined light intensity based on the light intensity distribution obtained by the simulation,
A pattern formation process management device, comprising: a management unit that manages a pattern formation process based on the area of the projection image.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002207394A JP2004053683A (en) | 2002-07-16 | 2002-07-16 | Method and apparatus for managing pattern forming process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002207394A JP2004053683A (en) | 2002-07-16 | 2002-07-16 | Method and apparatus for managing pattern forming process |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004053683A true JP2004053683A (en) | 2004-02-19 |
JP2004053683A5 JP2004053683A5 (en) | 2005-10-27 |
Family
ID=31931868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002207394A Pending JP2004053683A (en) | 2002-07-16 | 2002-07-16 | Method and apparatus for managing pattern forming process |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004053683A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008310228A (en) * | 2007-06-18 | 2008-12-25 | Nikon Corp | Pattern data processing method and system, and exposure method and apparatus |
JP2011146606A (en) * | 2010-01-15 | 2011-07-28 | Toshiba Corp | Method of determining exposure amount, method of manufacturing semiconductor device, program for determining exposure amount and exposure amount determination device |
JP2011203834A (en) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | Method and apparatus for electromagnetic field simulation, and manufacturing method of semiconductor device |
KR20160122217A (en) * | 2014-02-12 | 2016-10-21 | 에이에스엠엘 네델란즈 비.브이. | Method of optimizing a process window |
US10867110B2 (en) | 2018-11-06 | 2020-12-15 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device |
-
2002
- 2002-07-16 JP JP2002207394A patent/JP2004053683A/en active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008310228A (en) * | 2007-06-18 | 2008-12-25 | Nikon Corp | Pattern data processing method and system, and exposure method and apparatus |
JP2011146606A (en) * | 2010-01-15 | 2011-07-28 | Toshiba Corp | Method of determining exposure amount, method of manufacturing semiconductor device, program for determining exposure amount and exposure amount determination device |
JP2011203834A (en) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | Method and apparatus for electromagnetic field simulation, and manufacturing method of semiconductor device |
KR20180136581A (en) * | 2014-02-12 | 2018-12-24 | 에이에스엠엘 네델란즈 비.브이. | Method of optimizing a process window |
JP2017505460A (en) * | 2014-02-12 | 2017-02-16 | エーエスエムエル ネザーランズ ビー.ブイ. | How to optimize the process window |
US9990451B2 (en) | 2014-02-12 | 2018-06-05 | Asml Netherlands B.V. | Process window optimizer |
KR20160122217A (en) * | 2014-02-12 | 2016-10-21 | 에이에스엠엘 네델란즈 비.브이. | Method of optimizing a process window |
KR101939288B1 (en) | 2014-02-12 | 2019-01-16 | 에이에스엠엘 네델란즈 비.브이. | Method of optimizing a process window |
KR102211093B1 (en) | 2014-02-12 | 2021-02-03 | 에이에스엠엘 네델란즈 비.브이. | Method of optimizing a process window |
KR20210014745A (en) * | 2014-02-12 | 2021-02-09 | 에이에스엠엘 네델란즈 비.브이. | Method of optimizing a process window |
US11238189B2 (en) | 2014-02-12 | 2022-02-01 | Asml Netherlands B.V. | Process window optimizer |
KR102359050B1 (en) | 2014-02-12 | 2022-02-08 | 에이에스엠엘 네델란즈 비.브이. | Method of optimizing a process window |
US10867110B2 (en) | 2018-11-06 | 2020-12-15 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7971160B2 (en) | Creating method of photomask pattern data, photomask created by using the photomask pattern data, and manufacturing method of semiconductor apparatus using the photomask | |
JP3331822B2 (en) | Mask pattern correction method, mask using the same, exposure method, and semiconductor device | |
KR101757743B1 (en) | Flare correction method and method for fabricating EUV(Extreme Ultra Violet) mask | |
JP5289343B2 (en) | Exposure amount determination method, semiconductor device manufacturing method, exposure amount determination program, and exposure amount determination apparatus | |
US7327436B2 (en) | Method for evaluating a local flare, correction method for a mask pattern, manufacturing method for a semiconductor device and a computer program product | |
US7601471B2 (en) | Apparatus and method for correcting pattern dimension and photo mask and test photo mask | |
JP4165401B2 (en) | Mask pattern correction device, mask pattern correction method, mask manufacturing method, and semiconductor device manufacturing method | |
US6986973B2 (en) | Test photomask, flare evaluation method, and flare compensation method | |
JP3264368B2 (en) | Adjustment method of reduction projection type exposure apparatus | |
JPH10326010A (en) | Method for correcting pattern of photomask and photomask corrected by the same as well as pattern corrector of photomask | |
TWI742184B (en) | Target optimization method | |
US20100191357A1 (en) | Pattern layout creation method, program product, and semiconductor device manufacturing method | |
JP2002341513A (en) | Photomask and method for manufacturing semiconductor device using the same | |
CN110716386A (en) | Optical proximity effect correction method, correction device and mask | |
US7117475B2 (en) | Method and system for utilizing an isofocal contour to perform optical and process corrections | |
US6571383B1 (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
KR100881525B1 (en) | Photomask determination method, and method of manufacturing semiconductor device | |
JP4621485B2 (en) | Pattern data verification method, pattern data creation method, exposure mask manufacturing method and program | |
JP2004053683A (en) | Method and apparatus for managing pattern forming process | |
JP2004163472A (en) | Method for designing photomask, photomask, and semiconductor device | |
JP2004163670A (en) | Method for correcting exposure mask and method for controlling exposure | |
KR100742968B1 (en) | A fabrication method of a mask and a calculating method of a optimized bias | |
JP4317186B2 (en) | Local flare correction | |
JP2004157160A (en) | Method for forming process model, method for designing mask pattern, mask and method for manufacturing semiconductor device | |
KR20190059527A (en) | Method for correcting a mask layout and method of fabricating a semiconductor device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040610 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050712 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081028 |