JP2004048118A - Image display apparatus, image generating circuit and image generating method - Google Patents

Image display apparatus, image generating circuit and image generating method Download PDF

Info

Publication number
JP2004048118A
JP2004048118A JP2002199340A JP2002199340A JP2004048118A JP 2004048118 A JP2004048118 A JP 2004048118A JP 2002199340 A JP2002199340 A JP 2002199340A JP 2002199340 A JP2002199340 A JP 2002199340A JP 2004048118 A JP2004048118 A JP 2004048118A
Authority
JP
Japan
Prior art keywords
image
frame
display
vertical
display position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002199340A
Other languages
Japanese (ja)
Inventor
Naoyuki Akiyama
秋山　直之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002199340A priority Critical patent/JP2004048118A/en
Publication of JP2004048118A publication Critical patent/JP2004048118A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To put a frame on a selected image without influencing the quality of the image and without imposing any load to a screen designer. <P>SOLUTION: A position definition converting circuit 100 converts information 901 defining display positions of the image and a background into information 902 defining a frame and a starting point and an end point of the image. A selection signal generating circuit 200 generates valid signals of the background, the frame and the image, on the basis of the result of comparison, and outputs a selecting signal 269. A data selecting circuit 400 selects any one of display data of non-display, background, frame and image to form output data 451-454. In this way, an inner frame is put on the image while maintaining a reduction rate of the image. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の属する技術分野】
本発明は、画像生成回路、画像表示装置および画像生成方法に関し、特に特定の画像について枠を施した上で画像を生成する画像生成回路に適用して好適なものに関する。
【０００１】
【従来の技術】
デジタルテレビ等の画像表示装置では、画面上に複数の画像を重ね合せて提示する機能が設けられている。この機能はオンスクリーンディスプレイ（ＯＳＤ）等とよばれる。例えば、図３を参照すると、３つの画像８０３、８０５および８０６が表示されている。また、これら画像８０３、８０５および８０６を視認し易くするために、背景８０２が無表示領域８０１の上に設けられている。
【０００２】
ここで、例えば、画像８０３および８０５が動画像であって、何れかの選択された動画像に対応する音声がスピーカから流れるものとすると、何れの動画像が選択されているのかを表示する必要が生じる。選択された動画像に対応する字幕情報が画像８０６に表示されるものとした場合も同様である。そのため、選択されている画像を明らかにするために、図３のように画像の外側を囲む枠８０３が施されるようになっている。これにより、現在どの画像に対応する音声が流れているのか、もしくはどの画像に対応する字幕が表示されているのかが一目で分かるようになっている。
【０００３】
【発明が解決しようとする課題】
上述の従来技術では、画像の外側を囲むように枠が設けられているため、その画像の配置に工夫をする必要がある。例えば、図５（ａ）のように、画像８０４を画面の隅に配置した場合、その画像の外側に枠８０３を設けても、表示可能領域外のブランキングゾーン８０９にかかってしまい、枠８０３の一部が表示されなくなってしまう。これを避けるためには、画像を平行移動するか縮小することによって、表示可能領域内に枠８０３を表示するための領域を確保する必要が生じる。しかし、画像を平行移動するためには所定の枠幅を考慮して画面全体の設計をしなければならず、画面設計者に余計な負担を強いることになる。また、画像を縮小する場合には、縮小率によっては画像の品質を損なうおそれが生じ得る。
【０００４】
本発明の目的は、画像の品質に影響を与えず、また、画面設計者に負担を強いることなく、選択された画像に枠を施すことにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するために本発明の画像生成回路は、画像の表示位置を定義する情報に基づいて上記画像の内側の所定領域に枠を設けてこの枠の表示位置および上記枠に囲まれた内側画像の表示位置を生成する手段と、上記内側画像の表示位置および上記枠の表示位置に基づいて選択信号を生成する手段と、上記選択信号に基づいて上記画像の表示データおよび上記枠の表示データの何れかを選択する手段とを具備する。これにより、画像内側の所定領域に枠を描画した上で上記画像を表示させるという作用をもたらす。
【０００６】
また、本発明の他の画像生成回路において、上記画像の表示位置を定義する情報は上記画像の開始点および幅と上記枠の幅とを備え、上記内側画像の表示位置は上記内側画像の開始点および終了点を備え、上記枠の表示位置は上記枠の開始点および終了点を備える。すなわち、上記表示位置を生成する手段は、画像の開始点および幅と枠の幅とから内側画像および枠の開始点および終了点を生成するという作用をもたらす。
【０００７】
また、本発明の他の画像生成回路において、上記画像の表示位置を定義する情報は、上記画像の水平方向および垂直方向の開始点および幅と上記枠の水平方向および垂直方向の幅とを備え、上記内側画像の表示位置は、上記内側画像の水平方向および垂直方向の開始点および終了点を備え、上記枠の表示位置は、上記枠の水平方向および垂直方向の開始点および終了点を備える。すなわち、上記表示位置を生成する手段は、画像の水平方向および垂直方向の開始点および幅と枠の水平方向および垂直方向の幅とから内側画像および枠の水平方向および垂直方向の開始点および終了点を生成するという作用をもたらす。
【０００８】
また、本発明の他の画像生成回路は、画面表示方式を指定する手段と、上記画面表示方式としてインタレース方式が指定された場合には上記内側画像の垂直方向の開始点および終了点と上記枠の垂直方向の開始点および終了点とについて所定の変換を施す垂直位置変換手段とをさらに具備する。これにより、インタレース方式が指定された場合とプログレッシブ方式が指定された場合とで処理を統一させるという作用をもたらす。
【０００９】
また、本発明の他の画像生成回路において、上記垂直位置変換手段は、上記画面表示方式としてインタレース方式が指定された場合、奇数フィールドおよび偶数フィールドのそれぞれにおいて上記内側画像の垂直方向の開始点乃至終了点および上記枠の垂直方向の開始点乃至終了点がそれぞれ連続する値となるよう変換を施す。これにより、奇数フィールドおよび偶数フィールドの何れが指定された場合でも処理を統一させるという作用をもたらす。より具体的には、上記垂直位置変換手段は、上記画面表示方式としてインタレース方式が指定された場合において、奇数フィールドを表示するときには上記内側画像の垂直方向の開始点乃至終了点および上記枠の垂直方向の開始点乃至終了点のそれぞれについて１を加えて２で割った値になるよう変換を施し、偶数フィールドを表示するときには上記内側画像の垂直方向の開始点乃至終了点および上記枠の垂直方向の開始点乃至終了点のそれぞれについて２で割った値になるよう変換を施す。
【００１０】
また、本発明の他の画像生成回路において、上記選択信号を生成する手段は、画面表示位置の各々について上記内側画像の表示が有効であるか否かを示す画像バリッド信号を生成する手段と、上記画面表示位置の各々について上記枠の表示が有効であるか否かを示す枠バリッド信号を生成する手段と、上記枠バリッド信号よりも上記画像バリッド信号の優先度を高くして上記内側画像および上記枠の何れを表示すべきかを上記画面表示位置の各々について選択する上記選択信号を生成する優先度決定手段とを具備する。これにより、画像および枠のバリッド信号を生成した上でこれらの優先度を考慮して選択信号を生成するという作用をもたらす。
【００１１】
また、本発明の他の画像生成回路において、上記内側画像の表示位置は、上記内側画像の水平方向および垂直方向の開始点および終了点を備え、上記画像バリッド信号を生成する手段は上記画像表示位置の各々について水平方向位置が上記内側画像の開始点と終了点との間にあり且つ垂直方向位置が上記内側画像の開始点と終了点との間にある場合に上記内側画像の表示が有効である旨を上記画像バリッド信号により示し、上記枠の表示位置は上記枠の水平方向および垂直方向の開始点および終了点を備え、上記枠バリッド信号を生成する手段は上記画像表示位置の各々について水平方向位置が上記枠の開始点と終了点との間にあり且つ垂直方向位置が上記枠の開始点と終了点との間にある場合に上記枠の表示が有効である旨を上記枠バリッド信号により示す。これにより、画像表示位置の各々について水平方向位置および垂直方向位置の両者が開始点と終了点との間にある場合に、画像および枠のバリッド信号を有効にするという作用をもたらす。
【００１２】
また、本発明の他の画像生成回路は、画像の表示位置を定義する情報に基づいて上記画像の内側の所定領域に内枠を設けてこの内枠に囲まれた内側画像の表示位置を生成する手段と、上記画像の外側の所定領域に外枠を設けてこの外枠と上記内枠とをあわせた枠の表示位置を生成する手段と、上記内側画像の表示位置および上記枠の表示位置に基づいて選択信号を生成する手段と、上記選択信号に基づいて上記画像の表示データおよび上記枠の表示データの何れかを選択する手段とを具備する。これにより、画像内側の所定領域に内枠を描画した上で上記画像を表示させるという作用をもたらす。
【００１３】
また、本発明の他の画像生成回路は、画像の表示位置を定義する情報に基づいて上記画像の内側の所定領域に内枠を設けてこの内枠に囲まれた内側画像の表示位置を生成する手段と、上記画像の外側の所定領域に外枠を設けてこの外枠と上記内枠とをあわせた枠の表示位置を生成する手段と、背景の表示位置を定義する情報に基づいてこの背景の表示位置を生成する手段と、上記内側画像の表示位置と上記枠の表示位置と上記背景の表示位置とに基づいて選択信号を生成する手段と、上記選択信号に基づいて上記画像の表示データ、上記枠の表示データおよび上記背景の表示データの何れかを選択する手段とを具備する。これにより、画像内側の所定領域に内枠を描画し、外側に背景を描画した上で上記画像を表示させるという作用をもたらす。
【００１４】
また、本発明の他の画像生成回路において、上記画像の表示位置を定義する情報は上記画像の開始点および幅と上記内枠および上記外枠の幅とを備え、上記背景の表示位置を定義する情報は上記背景の開始点および幅を備え、上記内側画像の表示位置は上記内側画像の開始点および終了点を備え、上記枠の表示位置は上記枠の開始点および終了点を備え、上記背景の表示位置は上記背景の開始点および終了点を備える。すなわち、上記表示位置を生成する手段は、画像の開始点および幅と内枠および外枠の幅とから内側画像および枠の開始点および終了点を生成し、背景の開始点および幅から背景の開始点および終了点を生成するという作用をもたらす。
【００１５】
また、本発明の他の画像生成回路において、上記画像の表示位置を定義する情報は上記画像の水平方向および垂直方向の開始点および幅と上記内枠および上記外枠の水平方向および垂直方向の幅とを備え、上記背景の表示位置を定義する情報は上記背景の水平方向および垂直方向の開始点および幅を備え、上記内側画像の表示位置は上記内側画像の水平方向および垂直方向の開始点および終了点を備え、上記枠の表示位置は上記枠の水平方向および垂直方向の開始点および終了点を備え、上記背景の表示位置は上記背景の水平方向および垂直方向の開始点および終了点を備える。すなわち、上記表示位置を生成する手段は、画像の水平方向および垂直方向の開始点および幅と内枠および外枠の水平方向および垂直方向の幅とから内側画像および枠の水平方向および垂直方向の開始点および終了点を生成し、背景の水平方向および垂直方向の開始点および幅から背景の水平方向および垂直方向の開始点および終了点を生成するという作用をもたらす。
【００１６】
また、本発明の他の画像生成回路は、画面表示方式を指定する手段と、上記画面表示方式としてインタレース方式が指定された場合には上記内側画像の垂直方向の開始点および終了点と、上記枠の垂直方向の開始点および終了点と、上記背景の垂直方向の開始点および終了点とについて所定の変換を施す垂直位置変換手段とをさらに具備する。これにより、インタレース方式が指定された場合とプログレッシブ方式が指定された場合とで処理を統一させるという作用をもたらす。
【００１７】
また、本発明の他の画像生成回路において、上記垂直位置変換手段は、上記画面表示方式としてインタレース方式が指定された場合において、奇数フィールドおよび偶数フィールドのそれぞれにおいて上記内側画像の垂直方向の開始点乃至終了点、上記枠の垂直方向の開始点乃至終了点および上記背景の垂直方向の開始点乃至終了点がそれぞれ連続する値となるよう変換を施す。これにより、奇数フィールドおよび偶数フィールドの何れが指定された場合でも処理を統一させるという作用をもたらす。より具体的には、上記垂直位置変換手段は、上記画面表示方式としてインタレース方式が指定された場合において、奇数フィールドを表示するときには上記内側画像の垂直方向の開始点乃至終了点、上記枠の垂直方向の開始点乃至終了点および上記背景の垂直方向の開始点乃至終了点のそれぞれについて１を加えて２で割った値になるよう変換を施し、偶数フィールドを表示するときには上記内側画像の垂直方向の開始点乃至終了点、上記枠の垂直方向の開始点乃至終了点および上記背景の垂直方向の開始点乃至終了点のそれぞれについて２で割った値になるよう変換を施す。
【００１８】
また、本発明の他の画像生成回路において、上記選択信号を生成する手段は、画面表示位置の各々について上記内側画像の表示が有効であるか否かを示す画像バリッド信号を生成する手段と、上記画面表示位置の各々について上記枠の表示が有効であるか否かを示す枠バリッド信号を生成する手段と、上記画面表示位置の各々について上記背景の表示が有効であるか否かを示す背景バリッド信号を生成する手段と、上記枠バリッド信号よりも上記画像バリッド信号の優先度を高くし、上記背景バリッド信号よりも上記枠バリッド信号の優先度を高くして、上記内側画像、上記枠および上記背景の何れを表示すべきかを上記画面表示位置の各々について選択する上記選択信号を生成する優先度決定手段とを具備する。これにより、画像、枠および背景のバリッド信号を生成した上でこれらの優先度を考慮して選択信号を生成するという作用をもたらす。
【００１９】
また、本発明の他の画像生成回路において、上記内側画像の表示位置は上記内側画像の水平方向および垂直方向の開始点と水平方向および垂直方向の終了点とを備え、上記画像バリッド信号を生成する手段は上記画像表示位置の各々について水平方向位置が上記内側画像の開始点と終了点との間にあり且つ垂直方向位置が上記内側画像の開始点と終了点との間にある場合に上記内側画像の表示が有効である旨を上記画像バリッド信号により示し、上記枠の表示位置は上記枠の水平方向および垂直方向の開始点と水平方向および垂直方向の終了点とを備え、上記枠バリッド信号を生成する手段は画像表示位置の各々について水平方向位置が上記枠の開始点と終了点との間にあり且つ垂直方向位置が上記枠の開始点と終了点との間にある場合に上記枠の表示が有効である旨を上記枠バリッド信号により示し、上記枠の表示位置は上記枠の水平方向および垂直方向の開始点と水平方向および垂直方向の終了点とを備え、上記背景バリッド信号を生成する手段は画像表示位置の各々について水平方向位置が上記背景の開始点と終了点との間にあり且つ垂直方向位置が上記背景の開始点と終了点との間にある場合に上記枠の表示が有効である旨を上記背景バリッド信号により示す。これにより、画像表示位置の各々について水平方向位置および垂直方向位置の両者が開始点と終了点との間にある場合に、画像、枠および背景のバリッド信号を有効にするという作用をもたらす。
【００２０】
また、本発明の他の画像生成回路において、上記画像の表示データ、上記枠の表示データおよび上記背景の表示データは、それぞれ色情報を含む。これにより、カラーによる画像表示を可能にするという作用をもたらす。
【００２１】
また、本発明の他の画像生成回路において、上記色情報は、輝度情報と色差情報とを含む。これにより、ＹＣｂＣｒ空間による色表示を可能にするという作用をもたらす。
【００２２】
また、本発明の他の画像生成回路において、上記色情報は、さらに透明度情報を含む。これにより透明度を調整することを可能にするという作用をもたらす。
【００２３】
また、本発明の画像表示装置は、画像の表示位置を定義する情報を保持する位置定義レジスタと、この位置定義レジスタに保持された上記画像の表示位置を定義する情報に基づいて上記画像の内側の所定領域に枠を設けてこの枠の表示位置および上記枠に囲まれた内側画像の表示位置を生成する手段と、上記内側画像の表示位置および上記枠の表示位置に基づいて選択信号を生成する手段と、上記選択信号に基づいて上記画像の表示データおよび上記枠の表示データの何れかを選択する手段とを具備する。これにより、位置定義レジスタの値に基づいて画像内側の所定領域に枠を描画した上で上記画像を表示させるという作用をもたらす。
【００２４】
また、本発明の他の画像表示装置は、外部からの指示に応じて上記位置定義レジスタを更新する制御部をさらに具備する。これにより、位置定義レジスタの値を適宜更新して枠を描画するという作用をもたらす。
【００２５】
また、本発明の他の画像表示装置は、ユーザからの指示を受けるインタフェースと、このインタフェースの受けた上記指示に応じて上記位置定義レジスタを更新する制御部とをさらに具備する。これにより、ユーザからの指示に基づいて位置定義レジスタの値を適宜更新して枠を描画するという作用をもたらす。
【００２６】
また、本発明の画像生成方法は、画像の表示位置を定義する情報に基づいて上記画像の内側の所定領域に枠を設けてこの枠の表示位置および上記枠に囲まれた内側画像の表示位置を生成する手順と、上記内側画像の表示位置および上記枠の表示位置に基づいて選択信号を生成する手順と、上記選択信号に基づいて上記画像の表示データおよび上記枠の表示データの何れかを選択する手順とを具備する。これにより、画像内側の所定領域に枠を描画した上で上記画像を表示させるという作用をもたらす。
【００２７】
また、本発明の他の画像生成方法は、画像の表示位置を定義する情報に基づいて上記画像の内側の所定領域に内枠を設けてこの内枠に囲まれた内側画像の表示位置を生成する手順と、上記画像の外側の所定領域に外枠を設けてこの外枠と上記内枠とをあわせた枠の表示位置を生成する手順と、上記内側画像の表示位置および上記枠の表示位置に基づいて選択信号を生成する手順と、上記選択信号に基づいて上記画像の表示データおよび上記枠の表示データの何れかを選択する手順とを具備する。これにより、画像内側の所定領域に内枠を描画した上で上記画像を表示させるという作用をもたらす。
【００２８】
また、本発明の他の画像生成方法は、画像の表示位置を定義する情報に基づいて上記画像の内側の所定領域に内枠を設けてこの内枠に囲まれた内側画像の表示位置を生成する手順と、上記画像の外側の所定領域に外枠を設けてこの外枠と上記内枠とをあわせた枠の表示位置を生成する手順と、背景の表示位置を定義する情報に基づいてこの背景の表示位置を生成する手順と、上記内側画像の表示位置と上記枠の表示位置と上記背景の表示位置とに基づいて選択信号を生成する手順と、上記選択信号に基づいて上記画像の表示データ、上記枠の表示データおよび上記背景の表示データの何れかを選択する手順とを具備する。これにより、画像内側の所定領域に内枠を描画し、外側に背景を描画した上で上記画像を表示させるという作用をもたらす。
【００２９】
【発明の実施の形態】
次に本発明の適用される画像表示装置の実施の形態について図面を参照して詳細に説明する。
【００３０】
図１を参照すると、本発明の実施の形態の一例として、画像表示装置２は、アンテナ１により受信した信号から選局する同調器１０と、受信信号からデータを取り出す復調器２０と、データを音声データと画像データとに分離する分離器３０と、音声データを復号する音声復号器４０と、画像データを復号する画像復号器５０と、復号された複数の画像を合成する画像合成器６０と、装置全体を制御する制御部７０と、利用者とのインタフェース８０とを備える。分離器３０、音声復号器４０、画像復号器５０、画像合成器６０、制御部７０およびインタフェース８０は互いにバス９０により接続されている。また、音声復号器４０の出力はスピーカ３に、画像合成器６０の出力はディスプレイ４にそれぞれ接続されており、スピーカ３からは音声が、ディスプレイ４からは画像がそれぞれ出力される。
【００３１】
同調器１０は、例えばチューナ機能として実現されるものであり、所望の周波数の信号を選ぶ。復調器２０は、例えば位相変調（ＰＳＫ）によりデジタル変調された信号を復調する。分離器３０は、例えば、トランスポートデコーダとして機能し、ＭＰＥＧ２のトランスポートストリームを音声ストリームと画像ストリームとに分離する。画像復号器５０は、画像データを復号して画面上に表示すべき複数の画像データとする。画像合成器６０は、これら複数の画像データを合成してディスプレイ４に表示させる。この際、どのように画像を合成するかは、制御部７０による指示に従う。また、インタフェース８０は、例えばリモートコントローラにより利用者が選択入力した情報を受信して制御部７０に伝える。
【００３２】
図２を参照すると、画像合成器６０の一例は、画像復号器５０からの複数の画像データのそれぞれについてサイズの拡大または縮小を行うサイズ変換回路６１と、各画像毎に画面表示イメージを生成する画像表示回路６２と、生成された画面表示イメージを重ね合せて最終的な画面表示イメージを作成する重ね合せ回路６３とを備える。
【００３３】
サイズ変換回路６１は、制御部７０からの指示に従い、入力された画像データのサイズを拡大または縮小する。したがって、複数の画像について互いに独立して拡大または縮小が可能となる。また、画像表示回路６２は、後述するように、各画像毎に必要に応じて枠および背景を施して画面表示イメージを生成する。このようにして生成された画像毎の画面表示イメージを、重ね合せ回路６３が重ね合せて最終的な画面表示イメージを作成する。この重ね合せ回路６３の一例として、オンスクリーンディスプレイ（ＯＳＤ）用ＬＳＩチップが知られている。
【００３４】
なお、図２では一例として３つの画像に対する処理を行うためにサイズ変換回路６１および画像生成回路６２をそれぞれ３つずつ設けているが、本発明においてはこれに限られず、必要に応じて所望の数のサイズ変換回路６１および画像生成回路６２を設けることができる。
【００３５】
図３は既に説明したとおり、最終的な画面表示イメージである。ここでは、画像８０４が選択されていて、それを明示するために枠８０３が施されている。本発明では、この枠表示が欠けてしまうことを回避するために、従来の外枠に加えて、もしくは外枠に代えて、内枠を施す。図４を参照すると画像８０４には、外枠８０３１に加えて、内枠８０３２が施されている。この内枠を施すにあたって画像の拡大縮小率に変更はないので、画像の縁の部分は内枠の領域だけ削られるが、元のイメージのまま画像を表示することができるという利点がある。
【００３６】
このように内枠を施したことにより、外枠だけを施した場合に比べて、画像を画面の隅に配置しても四方の枠を表示できるという効果を奏する。図５（ａ）は外枠だけを施した場合の例であり、枠８０３の２辺が表示可能領域外のブランキングゾーン８０９にかかってしまい、枠８０３の一部が表示されなくなっている。これに対し、図５（ｂ）では外枠８０３１に加えて内枠８０３２を施したことにより、外枠８０３１の一部はブランキングゾーン８０９にかかっているものの、内枠８０３２については欠けることなく表示されている。なお、この例では外枠８０３１と内枠８０３２の両者を表示しているが、外枠８０３１を表示せずに内枠８０３２のみを表示するようにしてもよい。
【００３７】
図６を参照すると、本発明の実施の形態における画像の表示位置を定義する情報の一例として、画像水平開始点９１３と、画像水平幅９１４と、外枠水平幅９１５と、内枠水平幅９１６と、画像垂直開始点９２３と、画像垂直幅９２４と、外枠垂直幅９２５と、内枠垂直幅９２６とが表示されている。また、背景の表示位置を定義する情報の一例として、背景水平開始点９１１と、背景水平幅９１２と、背景垂直開始点９２１と、背景垂直幅９２２とが表示されている。
【００３８】
画像水平開始点９１３および画像垂直開始点９２３は画像の水平方向および垂直方向の開始点を定義し、画像水平幅９１４および画像垂直幅９２４は画像の水平方向および垂直方向の幅を定義する。外枠水平幅９１５および外枠垂直幅９２５は外枠の水平方向および垂直方向の幅を定義する。内枠水平幅９１６および内枠垂直幅９２６は内枠の水平方向および垂直方向の幅を定義する。また、背景水平開始点９１１および背景垂直開始点９２１は背景の水平方向および垂直方向の開始点を定義し、背景水平幅９１２および背景垂直幅９２２は背景の水平方向および垂直方向の幅を定義する。なお、これら画像の表示位置を定義する情報および背景の表示位置を定義する情報を便宜上まとめて符号９０１により表す。
【００３９】
外枠は画像の外側に設けられるが、内枠は画像の内側に設けられる。したがって、内枠を表示する場合にはその内枠の領域だけ画像が削られる。この内枠の内側に表示される画像の部分を内側画像という。なお、外枠または内枠を表示しない場合には、外枠水平幅９１５および外枠垂直幅９２５または内枠水平幅９１６および内枠垂直幅９２６にはそれぞれゼロ値が設定される。
【００４０】
図７は、上述の画像および背景の表示位置を定義する情報（９０１）を保持する位置定義レジスタ９００である。位置定義レジスタ９００は、図７のように１２語に分かれており、それぞれ相対アドレスが付されている。この相対アドレスにより各値が個別に読み出される。この位置定義レジスタ９００は、例えば制御部７０に備えられる。もっとも、この位置定義レジスタ９００の値が適宜更新可能であればよく、例えば画像合成器６０に備えるようにしてもよい。
【００４１】
位置定義レジスタ９００は、利用者のリモートコントローラの操作によりインタフェース８０およびバス９０を介して更新される。例えば、利用者が画像の選択を切り替えることにより、外枠水平幅９１５、外枠垂直幅９２５、内枠水平幅９１６および内枠垂直幅９２６が更新される。また、位置定義レジスタ９００は、アンテナ１による受信信号に含まれる制御データによっても更新される。この制御データは分離器３０からバス９０を介して位置定義レジスタ９００に供給される。
【００４２】
図８は、本発明の実施の形態における各バリッド信号を説明するための図である。本発明の実施の形態では、図６で説明した画像および背景の表示位置を定義する情報（９０１）から、図８に示すように画面上の表示位置（画面表示位置）の各々について各表示が有効であるか否かを示すバリッド信号を生成することにより、画面上に表示すべき表示データを制御している。すなわち、画像水平バリッド信号８１３がアクティブであり且つ画像垂直バリッド信号８２３がアクティブであればその交点の表示位置には画像の表示データが表示される。また、この画像の表示データが表示されない領域では、枠水平バリッド信号８１２がアクティブであり且つ枠垂直バリッド信号８２２がアクティブであればその交点の表示位置には枠の表示データが表示される。そして、これら画像および枠の表示データが表示されない領域では、背景水平バリッド信号８１１がアクティブであり且つ背景垂直バリッド信号８２１がアクティブであればその交点の表示位置には背景の表示データが表示される。なお、これら画像、枠および背景の何れの表示データも表示されない領域には無表示の表示データが表示される。
【００４３】
次に本発明における画像生成回路の実施の形態について説明する。
【００４４】
図９を参照すると、本発明の実施の形態の一例として図２により概要を説明した画像生成回路６２は、画像および背景の表示位置を定義する情報を変換する位置定義変換回路１００と、選択信号を生成する選択信号生成回路２００と、画像の表示データのフォーマットを変換するフォーマット変換回路３００と、画面上に表示すべきデータを選択するデータ選択回路４００とを備える。
【００４５】
この画像生成回路６２には、対応するサイズ変換回路６１から画像の表示データ３０１〜３０３、枠の表示データ４３１〜４３４および背景の表示データ４２１〜４２４が入力される。これら表示データは、一例として、輝度Ｙと、２つの色差ＣｂおよびＣｒと、透明度ｂｆとの４つの要素からなっている。すなわち、例えば、表示データ３０１が輝度Ｙ、表示データ３０２が色差ＣｂおよびＣｒのインタリーブされたもの、そして、表示データ３０３が透明度ｂｆを表す。
【００４６】
位置定義変換回路１００は、位置定義レジスタ９００に保持された画像および背景の表示位置を定義する情報（９０１）を受けて、画像、枠および背景の開始点および終了点を生成する。また、位置定義変換回路１００は、表示方式指定信号１０２およびフィールド指定信号１０１を受けて、垂直方向のデータについて所定の変換を行う。これら表示方式指定信号１０２およびフィールド指定信号１０１は、例えば制御部７０からバス９０を介して提供される。
【００４７】
選択信号生成回路２００は、位置定義変換回路１００が生成した画像、枠および背景の開始点および終了点に基づいて、画像、枠および背景のバリッド信号を生成し、画面表示位置の各々について何れの表示データを表示すべきかを決定する。この結果は選択信号２６９として出力される。なお、各バリッド信号の生成に際しては、水平同期信号２０１および垂直同期信号２０２が使用される。これら水平同期信号２０１および垂直同期信号２０２は、例えば制御部７０からバス９０を介して提供される。
【００４８】
フォーマット変換回路３００は、画像の表示データ３０１〜３０３を受けて、フォーマット変換し、変換後の表示データ４４１〜４４４を出力する。例えば、表示データ３０１〜３０３が４：２：２フォーマットの場合、フォーマット変換回路３００はこれを４：４：４フォーマットにアップサンプリングする。ここで、４：２：２フォーマットとは、水平方向４ピクセルにおいて、輝度Ｙを各ピクセル毎に８ビットで、色差ＣｂおよびＣｒを２ピクセル毎に平均化して８ビットでサンプリングしたものであり、色差を水平方向に間引いた状態になる。すなわち、表示データ３０１は輝度Ｙを示し、表示データ３０２は色差ＣｂおよびＣｒを１ピクセルずつ交互に示すものとなる。これに対し、４：４：４フォーマットとは、水平方向４ピクセルにおいて、各ピクセル毎に輝度Ｙを８ビット、色差ＣｂおよびＣｒをそれぞれ８ビットでサンプリングしたものであり、全ての要素が均等な量になる。すなわち、すなわち、表示データ４４１は輝度Ｙを示し、表示データ４４２は色差Ｃｂを示し、表示データ４４３はＣｒを示すものとなる。４：２：２フォーマットから４：４：４フォーマットにアップサンプリングするに際しては、例えば色差ＣｂおよびＣｒについて隣接するピクセル間で平均化して補間することが考えられる。なお、透明度ｂｆについては、特に間引きされず、表示データ３０３および４４４として示されるものと仮定する。
【００４９】
データ選択回路４００は、選択信号生成回路２００からの選択信号２６９によって、画像、枠および背景の表示データ４４１〜４４４、４３１〜４３４および４２１〜４２４または無表示の表示データの何れかを選択して出力データ４５１〜４５４として出力する。
【００５０】
図１０を参照すると、位置定義変換回路１００の一例は、加算器１１１、１１３〜１１５、１２１および１２３〜１２５と、減算器１１２、１１６、１２２および１２６と、垂直位置変換回路１５１〜１５６を備える。この位置定義変換回路１００により、位置定義レジスタ９００からの画像および背景の表示位置を定義する情報（９０１）は、背景水平開始点９３１、背景水平終了点９３２、枠水平開始点９３３、枠水平終了点９３４、画像水平開始点９３５、画像水平終了点９３６、背景垂直開始点９５１、背景垂直終了点９５２、枠垂直開始点９５３、枠垂直終了点９５４、画像垂直開始点９５５および画像垂直終了点９５６に変換される。
【００５１】
背景水平開始点９３１は、背景水平開始点９１１そのものである。背景水平終了点９３２は、背景水平開始点９１１に背景水平幅９１２を加えたものである。枠水平開始点９３３は、画像水平開始点９１３から外枠水平幅９１５を引いたものである。枠水平終了点９３４は、画像水平開始点９１３に画像水平幅９１４と外枠水平幅９１５を加えたものである。画像水平開始点９３５は、画像水平開始点９１３に内枠水平幅９１６を加えたものである。画像水平終了点９３６は、画像水平開始点９１３に画像水平幅９１４を加えて内枠水平幅９１６を引いたものである。垂直方向についても同様の変換が行われ、背景垂直開始点９４１、背景垂直終了点９４２、枠垂直開始点９４３、枠垂直終了点９４４、画像垂直開始点９４５および画像垂直終了点９４６が一旦生成されるが、これらはさらに、それぞれ垂直位置変換回路１５１〜１５６において変換される。このようにして得られた位置定義変換回路１００の出力９３１〜９３６および９５１〜９５６をまとめて表示位置情報９０２とよぶ。
【００５２】
図１１を参照すると、位置定義変換回路１００における垂直位置変換回路１５１の一例は、加算器１５１１と、除算器１５１２および１５１３と、選択器１５１４および１５１５とを備え、背景垂直開始点９４１を受けて所定の変換を行う。垂直位置変換回路１５１には、表示方式指定信号１０２およびフィールド指定信号１０１が入力される。表示方式指定信号１０２は、画面表示方式としてインタレース方式およびプログレッシブ方式の何れかを指定するものである。インタレース方式とは一画面を１ラインおきに２回の走査で描くものであり、プログレッシブ方式とは一画面分の走査線を一度に走査するものである。インタレース方式における１回目の走査対象は第１フィールドもしくは奇数フィールド、２回目の走査対象は第２フィールドもしくは偶数フィールドとよばれる。フィールド指定信号１０１は、これらフィールドを指定するものである。
【００５３】
表示方式指定信号１０２がプログレッシブ方式を指示している場合には、選択器１５１５は背景垂直開始点９４１をそのまま背景垂直開始点９５１として出力する。一方、表示方式指定信号１０２がインタレース方式を指示している場合には、選択器１５１５は選択器１５１４の出力を背景垂直開始点９５１として出力する。選択器１５１４には、背景垂直開始点９４１に１を加えて２で割った値と背景垂直開始点９４１を２で割った値とが入力される。選択器１５１４は、フィールド指定信号１０１が第１フィールドを指示していれば前者を、フィールド指定信号１０１が第２フィールドを指示していれば後者を出力する。第１フィールドであれば背景垂直開始点９４１の値は１から始まる奇数値になるので、これに１を加えて２で割った値は１から始まる連続する整数値になる。一方、第２フィールドであれば背景垂直開始点９４１の値は２から始まる偶数値になるので、これを２で割った値は１から始まる連続する整数値になる。このようにして、インタレース方式の場合であっても、垂直方向の位置を連続する値として扱うことができるようになる。
【００５４】
なお、図１１の除算器１５１２および１５１３は、実際には１ビット右シフトする機能を有すれば十分であり、必ずしも除算器としての完全な機能を有する必要はない。また、図１１では垂直位置変換回路１５１の一例を示したが、他の垂直位置変換回路１５２〜１５６も同様の構成を有する。
【００５５】
図１２を参照すると、選択信号生成回路２００の一例は、水平カウンタ２１０と、垂直カウンタ２２０と、背景バリッド信号生成回路２３０と、枠バリッド信号生成回路２４０と、画像バリッド信号生成回路２５０と、優先度決定回路２６０とを備える。水平カウンタ２１０は画面上の水平方向の位置をカウントするものであり、クロック２０３に同期してカウントアップし、水平同期信号２０１によってリセットされる。垂直カウンタ２２０は画面上の垂直方向の位置をカウントするものであり、水平同期信号２０１によってカウントアップし、垂直同期信号２０２によってリセットされる。背景バリッド信号生成回路２３０、枠バリッド信号生成回路２４０および画像バリッド信号生成回路２５０は、水平カウンタ２１０および垂直カウンタ２２０の出力に同期して、位置定義変換回路１００（図９）からの表示位置情報９０２から、それぞれ背景、枠および画像のバリッド信号２３９、２４９および２５９を生成する。優先度決定回路２６０は、これら背景、枠および画像のバリッド信号２３９、２４９および２５９に基づいて、背景、枠および画像または無表示の何れを表示すべきかを示す選択信号２６９を出力する。
【００５６】
図１３を参照すると、背景バリッド生成回路２３０は、比較器２３１〜２３４と、ＲＳフリップフロップ２３５および２３６と、論理積ゲート２３７とを備える。比較器２３１は、水平カウンタ出力２１１と背景水平開始点９３１とが一致する場合にアクティブ信号を出力する。これにより、ＲＳフリップフロップ２３５がセットされ、それ以降ＲＳフリップフロップ２３５はアクティブ信号を出力するようになる。比較器２３２は水平カウンタ出力２１１と背景水平終了点９３２とが一致する場合にアクティブ信号を出力する。これにより、ＲＳフリップフロップ２３５がリセットされ、それ以降ＲＳフリップフロップ２３５はアクティブ信号を出力しなくなる。すなわち、ＲＳフリップフロップ２３５の出力は、図８における背景の水平方向のバリッド信号８１１に該当する。
【００５７】
比較器２３３は、垂直カウンタ出力２２１と背景垂直開始点９５１とが一致する場合にアクティブ信号を出力する。これにより、ＲＳフリップフロップ２３６がセットされ、それ以降ＲＳフリップフロップ２３６はアクティブ信号を出力するようになる。比較器２３４は垂直カウンタ出力２２１と背景垂直終了点９５２とが一致する場合にアクティブ信号を出力する。これにより、ＲＳフリップフロップ２３６がリセットされ、それ以降ＲＳフリップフロップ２３６はアクティブ信号を出力しなくなる。すなわち、ＲＳフリップフロップ２３６の出力は、図８における背景の垂直方向のバリッド信号８２１に該当する。
【００５８】
論理積ゲート２３７は、ＲＳフリップフロップ２３５の出力とＲＳフリップフロップ２３６の出力との論理積を生成する。これにより、論理積ゲート２３７は、画面表示位置の各々に対する背景バリッド信号２３９を生成する。
【００５９】
なお、枠バリッド生成回路２４０および画像バリッド生成回路２５０については内部構成を図示しないが、背景バリッド生成回路２３０と同様の構成を有する。但し、枠バリッド生成回路２４０においては、背景バリッド生成回路２３０における背景水平開始点９３１および背景水平終了点９３２の代わりに枠水平開始点９３３および枠水平終了点９３４を使用し、背景垂直開始点９５１および背景垂直終了点９５２の代わりに枠垂直開始点９５３および枠垂直終了点９５４を使用する。また、画像バリッド生成回路２５０においては、背景バリッド生成回路２３０における背景水平開始点９３１および背景水平終了点９３２の代わりに画像水平開始点９３５および画像水平終了点９３６を使用し、背景垂直開始点９５１および背景垂直終了点９５２の代わりに画像垂直開始点９５５および画像垂直終了点９５６を使用する。これにより、枠バリッド生成回路２４０および画像バリッド生成回路２５０は、それぞれ画面表示位置の各々に対する枠バリッド信号２４９および画像バリッド信号２５９を生成する。
【００６０】
図１４を参照すると、優先度決定回路２６０は、選択器２６１〜２６３を備える。選択器２６３は、画像バリッド信号２５９がアクティブであれば、画像の表示データを表示すべきことを示す”１１”を選択信号２６９として出力する。一方、選択器２６３は、画像バリッド信号２５９がアクティブでなければ、選択器２６２の出力を選択信号２６９として出力する。選択器２６２は、枠バリッド信号２４９がアクティブであれば、枠の表示データを表示すべきことを示す”１０”を出力する。一方、選択器２６２は、枠バリッド信号２４９がアクティブでなければ、選択器２６１の出力を出力する。選択器２６１は、背景バリッド信号２３９がアクティブであれば、背景の表示データを表示すべきことを示す”０１”を出力する。一方、選択器２６１は、背景バリッド信号２３９がアクティブでなければ、無表示の表示データを表示すべきことを示す”００”を出力する。
【００６１】
図１５を参照すると、データ選択回路４００は、無表示値レジスタ４１０と、選択器４０１〜４０４とを備える。無表示値レジスタ４１０は、画面上に何も表示しない状態を設けるための表示データを保持するものであり、例えば、他の表示データと同様に、輝度Ｙと、２つの色差ＣｂおよびＣｒと、透明度ｂｆとの４つの要素を、表示データ４１１〜４１４により提供する。
【００６２】
選択器４０１は、無表示、背景、枠および画像の輝度Ｙに関する表示データ４１１、４２１、４３１および４４１の何れかを選択信号２６９に従って選択する。すなわち、選択信号２６９が”００”であれば無表示の表示データ４１１、”０１”であれば背景の表示データ４２１、”１０”であれば枠の表示データ４３１、”１１”であれば画像の表示データ４４１を選択して輝度Ｙに関する出力データ４５１とする。選択器４０２は、無表示、背景、枠および画像の色差Ｃｂに関する表示データ４１２、４２２、４３２および４４２の何れかを選択信号２６９に従って選択する。すなわち、選択信号２６９が”００”であれば無表示の表示データ４１２、”０１”であれば背景の表示データ４２２、”１０”であれば枠の表示データ４３２、”１１”であれば画像の表示データ４４２を選択して色差Ｃｂに関する出力データ４５２とする。選択器４０３は、無表示、背景、枠および画像の色差Ｃｒに関する表示データ４１３、４２３、４３３および４４３の何れかを選択信号２６９に従って選択する。すなわち、選択信号２６９が”００”であれば無表示の表示データ４１３、”０１”であれば背景の表示データ４２３、”１０”であれば枠の表示データ４３３、”１１”であれば画像の表示データ４４３を選択して色差Ｃｒに関する出力データ４５３とする。選択器４０４は、無表示、背景、枠および画像の透明度ｂｆに関する表示データ４１４、４２４、４３４および４４４の何れかを選択信号２６９に従って選択する。すなわち、選択信号２６９が”００”であれば無表示の表示データ４１４、”０１”であれば背景の表示データ４２４、”１０”であれば枠の表示データ４３４、”１１”であれば画像の表示データ４４４を選択して透明度ｂｆに関する出力データ４５４とする。
【００６３】
次に、本発明の実施の形態における動作について図面を参照して説明する。
【００６４】
図１６を参照すると、動作の一例として、サイクルＴ１において垂直同期信号２０２がアクティブになると、垂直カウンタ２２０がリセットされ、次のサイクルＴ２に垂直カウンタ２２０はカウント値として”０”を示す。サイクルＴ２には水平同期信号２０１がアクティブになるため、水平カウンタ２１０がリセットされ、次のサイクルＴ３に水平カウンタ２１０はカウント値として”１”を示す。また、サイクルＴ２に水平同期信号２０１がアクティブになることにより垂直カウンタ２２０がカウントアップされ、次のサイクルＴ３に垂直カウンタ２２０はカウント値として”１”を示す。一方、水平カウンタ２１０は、クロック２０３の入力によってサイクル毎にカウントアップされていく。
【００６５】
この例ではサイクルＴ４まで何れのバリッド信号もアクティブにならないため、出力データ４５１〜４５４には無表示の表示データ４１１〜４１４が出力される。そして、サイクルＴ５において背景バリッド信号２３９がアクティブになると、出力データ４５１〜４５４には背景の表示データ４２１〜４２４が出力される。また、サイクルＴ７において枠バリッド信号２４９がアクティブになると、出力データ４５１〜４５４には枠の表示データ４３１〜４３４が出力される。さらに、サイクルＴ９において画像バリッド信号２５９がアクティブになると、出力データ４５１〜４５４には画像の表示データ４４１〜４４４が出力される。
【００６６】
その後、サイクルＴ１３において画像バリッド信号２５９がアクティブでなくなると、出力データ４５１〜４５４には枠の表示データ４３１〜４３４が出力される。また、サイクルＴ１５において枠バリッド信号２４９がアクティブでなくなると、出力データ４５１〜４５４には背景の表示データ４２１〜４２４が出力される。さらに、サイクルＴ１７において背景バリッド信号２３９がアクティブでなくなると、出力データ４５１〜４５４には無表示の表示データ４１１〜４１４が出力される。
【００６７】
そして、サイクルＴ１８には水平同期信号２０１がアクティブになることにより垂直カウンタ２２０がカウントアップされ、次のサイクルＴ１９に垂直カウンタ２２０はカウント値として”２”を示すようになる。なお、これらカウンタ２１０および２２０の具体的な値は一例にすぎず、リセット後の値についても必要に応じて適切な値を設定することができる。
【００６８】
次に、本発明の実施の形態における処理の流れについて図面を参照して説明する。
【００６９】
図９、図１０および図１７を参照すると、位置定義変換回路１００は、画像の表示位置を定義する情報（９１３〜９１６および９２３〜９２６）に基づいて内側画像に関する表示位置情報（９３５、９３６、９４５および９４６）を生成する（ステップＳ７０１）。また、位置定義変換回路１００は、同様に、枠に関する表示位置情報（９３３、９３４、９４３および９４４）を生成する（ステップＳ７０２）。さらに、位置定義変換回路１００は、背景の表示位置を定義する情報（９１１、９１２、９２１および９２２）に基づいて背景に関する表示位置情報（９３１、９３２、９４１および９４２）を生成する（ステップＳ７０３）。
【００７０】
また、垂直位置に関する表示位置情報９４１〜９４６であれば（ステップＳ７０４）、さらに画面表示方式がプログレッシブ方式であるかインタレース方式であるかを調べる（ステップＳ７０５）。ステップＳ７０５においてインタレース方式であると判断されると、何れのフィールドが指定されているかを調べ（ステップＳ７０６）、第１フィールドであれば垂直方向の表示位置の値に１を加えた後に２で割った値とする（ステップＳ７０７）。一方、第２フィールドであれば垂直方向の表示位置の値を２で割った値とする（ステップＳ７０８）。ステップＳ７０４において水平位置であると判断された場合およびステップＳ７０５においてプログレッシブ方式であると判断された場合には、表示位置の値はそのままとする。このようにして、垂直方向に関する表示位置情報９４１〜９４６は表示位置情報９５１〜９５６に変換される。
【００７１】
このようにして得られた表示位置情報９０２（９３１〜９３６および９５１〜９５６）に基づいて、選択信号生成回路２００は、背景、枠および画像のバリッド信号を生成する（ステップＳ７０９）。
【００７２】
図９、図１２および図１８を参照すると、フォーマット変換回路３００は、画像の表示データ３０１〜３０３に所定の変換を施して表示データ４４１〜４４４とする（ステップＳ７１１）。この変換としては、上述のように例えば４：２：２フォーマットから４：４：４フォーマットへのアップサンプリングが考えられる。
【００７３】
選択信号生成回路２００は、ステップＳ７０９で生成した何れかのバリッド信号がアクティブになっているかを調べ、アクティブなバリッド信号がなければ（ステップＳ７１２）、無表示の表示データを選択する選択信号２６９をデータ選択回路４００に出力する（ステップＳ７１３）。一方、画像バリッド信号がアクティブであれば（ステップＳ７１４）、選択信号生成回路２００は画像の表示データを選択する選択信号２６９をデータ選択回路４００に出力する（ステップＳ７１５）。また、画像バリッド信号がアクティブでなく枠バリッド信号がアクティブであれば（ステップＳ７１６）、選択信号生成回路２００は枠の表示データを選択する選択信号２６９をデータ選択回路４００に出力する（ステップＳ７１７）。さらに、枠バリッド信号がアクティブでなく背景バリッド信号がアクティブであれば（ステップＳ７１６）、選択信号生成回路２００は背景の表示データを選択する選択信号２６９をデータ選択回路４００に出力する（ステップＳ７１８）。
【００７４】
このようにして得られた選択信号２６９に基づいて、データ選択回路４００は、無表示または背景、枠および画像の表示データを選択して出力データ４５１〜４５４として出力する（ステップＳ７１３、Ｓ７１５，Ｓ７１７およびＳ７１８）。
【００７５】
このように、本発明の実施の形態によれば、画像および背景の表示位置を定義する情報９０１を位置定義変換回路１００により背景、枠および画像の開始点および終了点に変換し、これに基づいて選択信号生成回路２００が選択信号２６９を生成することにより、画像の品質に影響を与えることなく画像に枠を施すことが可能となる。また、枠８０３として外枠８０３１とともにまたは外枠８０３１に代えて内枠８０３２を施すことにより、例えば画面の隅に画像８０４を配置した場合であっても枠を全体として欠くことなく表示することができるため、画面設計者への負担を軽減することが可能となる。
【００７６】
また、本発明の実施の形態によれば、表示方式指定信号１０２により画面表示方式としてプログレッシブ方式とインタレース方式を指定できるようにし、フィールド指定信号１０１によりインタレース方式におけるフィールドを指定できるようにしたことにより、何れの表示方式においても適切な表示を実現することが可能となる。
【００７７】
なお、本発明の実施の形態では、画像および背景の表示位置を定義する情報９０１を位置定義レジスタ９００に保持するようにしたが、これに限られず受信信号に含まれる制御データやリモートコントローラからの操作信号によりこれらの情報を供給するようにしてもよい。
【００７８】
また、本発明の実施の形態では、画像表示装置２の信号源の一例として無線放送への適用を挙げたが、本発明はこれに限られることなく、有線放送やＤＶＤ等の記録媒体を信号源とするものについても広く適用することができる。
【００７９】
【発明の効果】
以上の説明で明らかなように、本発明によると、画像の内側に内枠を施した上で画像の表示データを表示することにより、画像の配置位置にとらわれず枠を全体として欠くことなく表示することができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態における画像表示装置の構成を示すブロック図である。
【図２】本発明の実施の形態における画像合成器の構成を示すブロック図である。
【図３】本発明の実施の形態における画像表示装置により表示された画面イメージの一例を示す図である。
【図４】本発明の実施の形態における内枠を説明するための図である。
【図５】画像を画面の隅に配置した場合の問題点を説明するための図である。
【図６】本発明の実施の形態における画像および背景の表示位置を定義する情報を説明するための図である。
【図７】本発明の実施の形態における位置定義レジスタの内容を示す図である。
【図８】本発明の実施の形態におけるバリッド信号の概要を示す図である。
【図９】本発明の実施の形態における画像生成回路の構成を示すブロック図である。
【図１０】本発明の実施の形態の画像生成回路における位置定義変換回路の構成を示すブロック図である。
【図１１】本発明の実施の形態の画像生成回路における垂直位置変換回路の構成を示すブロック図である。
【図１２】本発明の実施の形態の画像生成回路における選択信号生成回路の構成を示すブロック図である。
【図１３】本発明の実施の形態の画像生成回路における背景バリッド生成回路の構成を示すブロック図である。
【図１４】本発明の実施の形態の画像生成回路における優先度決定回路の構成を示すブロック図である。
【図１５】本発明の実施の形態の画像生成回路におけるデータ選択回路の構成を示すブロック図である。
【図１６】本発明の実施の形態における動作を示すタイムチャートである。
【図１７】本発明の実施の形態における制御の流れを示すフローチャートである。
【図１８】本発明の実施の形態におけるデータの流れを示すフローチャートである。
【符号の説明】
１　アンテナ
２　画像表示装置
３　スピーカ
４　ディスプレイ
１０　同調器
２０　復調器
３０　分離器
４０　音声復号器
５０　画像復号器
６０　画像合成器
６１　サイズ変換回路
６２　画像生成回路
６３　重ね合せ回路
７０　制御部
８０　インタフェース
９０　バス
１００　位置定義変換回路
１５１　垂直位置変換回路
２００　選択信号生成回路
２１０　水平カウンタ
２２０　垂直カウンタ
２３０　背景バリッド生成回路
２３１〜２３４　比較器
２３５、２３６　ＲＳフリップフロップ
２３７　論理積ゲート
２４０　枠バリッド生成回路
２５０　画像バリッド生成回路
２６０　優先度決定回路
２６１〜２６３　選択器
３００　フォーマット変換回路
４００　データ選択回路
４０１〜４０４　選択器
４１０　無表示値レジスタ
９００　位置定義レジスタTECHNICAL FIELD OF THE INVENTION
The present invention relates to an image generation circuit, an image display device, and an image generation method, and more particularly to an image generation circuit that applies a frame to a specific image and then generates the image.
[0001]
[Prior art]
2. Description of the Related Art An image display device such as a digital television has a function of presenting a plurality of images superimposed on a screen. This function is called an on-screen display (OSD) or the like. For example, referring to FIG. 3, three images 803, 805, and 806 are displayed. In addition, a background 802 is provided on the non-display area 801 in order to make these images 803, 805, and 806 easily visible.
[0002]
Here, for example, if the images 803 and 805 are moving images, and audio corresponding to any of the selected moving images is played from the speaker, it is necessary to display which moving image is selected. Occurs. The same applies to the case where subtitle information corresponding to the selected moving image is displayed on the image 806. Therefore, a frame 803 surrounding the outside of the image is provided as shown in FIG. 3 in order to clarify the selected image. As a result, it is possible to see at a glance which image the sound corresponding to is currently being played, or which image the subtitle corresponding to is being displayed.
[0003]
[Problems to be solved by the invention]
In the above-described related art, since a frame is provided so as to surround the outside of an image, it is necessary to devise a layout of the image. For example, as shown in FIG. 5A, when the image 804 is arranged at the corner of the screen, even if the frame 803 is provided outside the image, the frame 803 covers the blanking zone 809 outside the displayable area. Is not displayed. In order to avoid this, it is necessary to secure an area for displaying the frame 803 in the displayable area by moving or reducing the image in parallel. However, in order to translate an image in parallel, it is necessary to design the entire screen in consideration of a predetermined frame width, which imposes an extra burden on a screen designer. Further, when reducing an image, the quality of the image may be impaired depending on the reduction ratio.
[0004]
An object of the present invention is to provide a frame for a selected image without affecting the quality of the image and without imposing a burden on a screen designer.
[0005]
[Means for Solving the Problems]
In order to solve the above problem, the image generation circuit of the present invention provides a frame in a predetermined area inside the image based on information defining a display position of the image, and surrounds the display position of the frame and the frame. Means for generating a display position of the inner image; means for generating a selection signal based on the display position of the inner image and the display position of the frame; display data of the image and display of the frame based on the selection signal Means for selecting any of the data. This brings about an effect that the image is displayed after a frame is drawn in a predetermined area inside the image.
[0006]
In another image generation circuit of the present invention, the information defining a display position of the image includes a start point and a width of the image and a width of the frame, and a display position of the inside image is a start position of the inside image. The display position of the frame includes a start point and an end point of the frame. That is, the means for generating the display position has an effect of generating the start point and the end point of the inner image and the frame from the start point and the width of the image and the width of the frame.
[0007]
In another image generating circuit according to the present invention, the information defining a display position of the image includes a starting point and a width in a horizontal direction and a vertical direction of the image, and a width in a horizontal direction and a vertical direction of the frame. The display position of the inside image includes a start point and an end point of the inside image in the horizontal and vertical directions, and the display position of the frame includes a start point and an end point of the frame in the horizontal and vertical directions. . In other words, the means for generating the display position is based on the horizontal and vertical start points and widths of the image and the horizontal and vertical widths of the frame. This has the effect of generating points.
[0008]
Further, another image generation circuit of the present invention includes a unit for designating a screen display system, and a start and end point of the inside image in a vertical direction when an interlace system is designated as the screen display system. Vertical position conversion means for performing a predetermined conversion on the vertical start point and the end point of the frame is further provided. This brings about an effect that the processing is unified when the interlace method is specified and when the progressive method is specified.
[0009]
In another image generation circuit according to the present invention, the vertical position conversion means may include a vertical start point of the inner image in each of the odd field and the even field when the interlace method is designated as the screen display method. The conversion is performed such that the end point and the end point and the start point and the end point in the vertical direction of the frame have continuous values. This brings about an effect of unifying processing regardless of whether an odd field or an even field is specified. More specifically, when the interlaced mode is specified as the screen display mode, the vertical position converting means displays a vertical start point to an end point of the inner image and a frame of the frame when displaying an odd field. For each of the vertical start point and end point, conversion is performed so that the value is obtained by adding 1 and dividing by 2, and when displaying an even field, the vertical start point and end point of the inside image and the vertical direction of the frame are displayed. Conversion is performed so that each of the starting point and the ending point of the direction becomes a value obtained by dividing by two.
[0010]
Further, in another image generating circuit of the present invention, the means for generating the selection signal, means for generating an image valid signal indicating whether or not the display of the inner image is effective for each of the screen display position, Means for generating a frame valid signal indicating whether or not the display of the frame is valid for each of the screen display positions, and setting the priority of the image valid signal higher than the frame valid signal to the inner image and Priority determining means for generating the selection signal for selecting which of the frames should be displayed for each of the screen display positions. As a result, there is an effect that a valid signal for an image and a frame is generated, and a selection signal is generated in consideration of these priorities.
[0011]
In another image generation circuit according to the present invention, the display position of the inner image includes a start point and an end point in the horizontal direction and the vertical direction of the inner image, and the means for generating the image valid signal includes the image display signal. The display of the inside image is valid when the horizontal position is between the start point and the end point of the inside image and the vertical position is between the start point and the end point of the inside image for each of the positions. Is indicated by the image valid signal, the display position of the frame includes a start point and an end point in the horizontal direction and the vertical direction of the frame, and the means for generating the frame valid signal is provided for each of the image display positions. When the horizontal position is between the start point and the end point of the frame and the vertical position is between the start point and the end point of the frame, the frame validity indicates that the display of the frame is valid. Indicated by the signal. Thereby, when both the horizontal position and the vertical position are located between the start point and the end point for each of the image display positions, an effect of validating the image and frame valid signals is provided.
[0012]
Further, another image generation circuit of the present invention provides an inner frame in a predetermined area inside the image based on information defining a display position of the image, and generates a display position of the inner image surrounded by the inner frame. Means for providing an outer frame in a predetermined area outside the image, generating a display position of a frame combining the outer frame and the inner frame, a display position of the inner image and a display position of the frame And a means for selecting one of the display data of the image and the display data of the frame based on the selection signal. This brings about the effect that the image is displayed after the inner frame is drawn in the predetermined area inside the image.
[0013]
Further, another image generation circuit of the present invention provides an inner frame in a predetermined area inside the image based on information defining a display position of the image, and generates a display position of the inner image surrounded by the inner frame. Means for providing an outer frame in a predetermined area outside the image, generating a display position of a frame combining the outer frame and the inner frame, and generating the display position of the background based on information defining the display position of the background. Means for generating a display position of the background, means for generating a selection signal based on the display position of the inner image, the display position of the frame, and the display position of the background, and display of the image based on the selection signal Means for selecting any of the data, the display data of the frame, and the display data of the background. This brings about an effect that the inner frame is drawn in a predetermined area inside the image, the background is drawn outside, and the image is displayed.
[0014]
In another image generating circuit according to the present invention, the information defining a display position of the image includes a starting point and a width of the image and a width of the inner frame and the outer frame, and defines a display position of the background. The information to be provided includes a start point and a width of the background, the display position of the inner image includes a start point and an end point of the inner image, a display position of the frame includes a start point and an end point of the frame, The display position of the background includes a start point and an end point of the background. That is, the means for generating the display position generates the start point and the end point of the inner image and the frame from the start point and the width of the image and the widths of the inner frame and the outer frame, and generates the background of the background from the start point and the width of the background. This has an effect of generating a start point and an end point.
[0015]
In another image generating circuit of the present invention, the information defining the display position of the image includes a starting point and a width in the horizontal and vertical directions of the image, and a horizontal and vertical direction of the inner frame and the outer frame. The width and the information defining the display position of the background comprises the horizontal and vertical start points and width of the background, and the display position of the inner image is the horizontal and vertical start point of the inner image And the end point, the display position of the frame includes a start point and an end point in the horizontal and vertical directions of the frame, and the display position of the background indicates a start point and an end point in the horizontal and vertical directions of the background. Prepare. That is, the means for generating the display position is based on the horizontal and vertical start points and widths of the image and the horizontal and vertical widths of the inner frame and the outer frame. The start point and the end point are generated, and the horizontal and vertical start and end points of the background are generated from the horizontal start point and the vertical start point and the width of the background.
[0016]
Further, another image generation circuit of the present invention, a means for specifying a screen display method, and when the interlace method is specified as the screen display method, a vertical start point and an end point of the inner image, The image processing apparatus further includes vertical position conversion means for performing predetermined conversion on the vertical start point and end point of the frame and the vertical start point and end point of the background. This brings about an effect that the processing is unified when the interlace method is specified and when the progressive method is specified.
[0017]
In another image generating circuit according to the present invention, the vertical position conversion means may be configured to start the vertical direction of the inner image in each of the odd field and the even field when the interlace method is designated as the screen display method. The conversion is performed so that the point to the end point, the vertical start and end points of the frame, and the vertical start and end points of the background become continuous values. This brings about an effect of unifying processing regardless of whether an odd field or an even field is specified. More specifically, when the interlaced mode is specified as the screen display mode, the vertical position converting means sets a vertical start point to an end point of the inner image when displaying an odd number field, The start and end points in the vertical direction and the start and end points in the vertical direction of the background are converted so as to have a value obtained by adding 1 and dividing by two. The conversion is performed so that each of the starting point and the ending point of the direction, the starting point and the ending point of the frame in the vertical direction, and the starting point and the ending point of the background in the vertical direction are divided by 2.
[0018]
Further, in another image generating circuit of the present invention, the means for generating the selection signal, means for generating an image valid signal indicating whether or not the display of the inner image is effective for each of the screen display position, Means for generating a frame valid signal indicating whether the display of the frame is valid for each of the screen display positions, and a background indicating whether the display of the background is valid for each of the screen display positions Means for generating a valid signal, a higher priority of the image valid signal than the frame valid signal, a higher priority of the frame valid signal than the background valid signal, the inner image, the frame and Priority determining means for generating the selection signal for selecting which of the backgrounds to display for each of the screen display positions. As a result, there is an effect that a valid signal for an image, a frame, and a background is generated, and a selection signal is generated in consideration of these priorities.
[0019]
In another image generating circuit according to the present invention, the display position of the inner image includes a start point in the horizontal direction and a vertical direction and an end point in the horizontal direction and the vertical direction of the inner image, and generates the image valid signal. Means for performing the above when the horizontal position is between the start point and the end point of the inner image and the vertical position is between the start point and the end point of the inner image for each of the image display positions. The image valid signal indicates that the display of the inner image is valid, and the display position of the frame includes a horizontal and vertical start point and a horizontal and vertical end point of the frame. Means for generating a signal is provided when the horizontal position is between the start and end points of the frame and the vertical position is between the start and end points of the frame for each of the image display positions. The frame valid signal indicates that the display of the frame is valid, and the display position of the frame includes a horizontal and vertical start point and a horizontal and vertical end point of the frame, and the background valid signal Means for generating the frame when the horizontal position is between the start point and the end point of the background and the vertical position is between the start point and the end point of the background for each of the image display positions. Is displayed by the background valid signal. Thereby, when both the horizontal position and the vertical position are located between the start point and the end point for each of the image display positions, an effect of validating the image, frame, and background valid signals is provided.
[0020]
In another image generating circuit according to the present invention, the display data of the image, the display data of the frame, and the display data of the background each include color information. This brings about an effect of enabling image display in color.
[0021]
In another image generation circuit according to the present invention, the color information includes luminance information and color difference information. This brings about an effect of enabling color display in the YCbCr space.
[0022]
In another image generating circuit according to the present invention, the color information further includes transparency information. This brings about the effect that the transparency can be adjusted.
[0023]
Further, the image display device of the present invention has a position definition register for holding information defining a display position of an image, and an inside of the image based on the information for defining a display position of the image held in the position definition register. Means for generating a display position of the frame and a display position of the inner image surrounded by the frame by generating a selection signal based on the display position of the inner image and the display position of the frame. Means for selecting one of the display data of the image and the display data of the frame based on the selection signal. This brings about an effect that the image is displayed after a frame is drawn in a predetermined area inside the image based on the value of the position definition register.
[0024]
Further, another image display device of the present invention further includes a control unit that updates the position definition register in response to an external instruction. This brings about an effect that the value of the position definition register is appropriately updated and the frame is drawn.
[0025]
Another image display device of the present invention further includes an interface for receiving an instruction from a user, and a control unit for updating the position definition register in accordance with the instruction received by the interface. This brings about the effect that the value of the position definition register is appropriately updated based on the instruction from the user and the frame is drawn.
[0026]
The image generation method according to the present invention may further include providing a frame in a predetermined region inside the image based on information defining a display position of the image, and displaying the frame and the display position of the inner image surrounded by the frame. Generating a selection signal based on the display position of the inner image and the display position of the frame; and generating any one of the display data of the image and the display data of the frame based on the selection signal. Selecting procedure. This brings about an effect that the image is displayed after a frame is drawn in a predetermined area inside the image.
[0027]
According to another image generation method of the present invention, an inner frame is provided in a predetermined area inside the image based on information defining a display position of the image, and a display position of the inner image surrounded by the inner frame is generated. A step of providing an outer frame in a predetermined area outside the image, generating a display position of a frame combining the outer frame and the inner frame, a display position of the inner image, and a display position of the frame And a step of selecting any of the display data of the image and the display data of the frame based on the selection signal. This brings about the effect that the image is displayed after the inner frame is drawn in the predetermined area inside the image.
[0028]
According to another image generation method of the present invention, an inner frame is provided in a predetermined area inside the image based on information defining a display position of the image, and a display position of the inner image surrounded by the inner frame is generated. A step of providing an outer frame in a predetermined area outside the image and generating a display position of a frame combining the outer frame and the inner frame; and A step of generating a background display position, a step of generating a selection signal based on the display position of the inner image, the display position of the frame, and the display position of the background, and displaying the image based on the selection signal Selecting one of the data, the display data of the frame, and the display data of the background. This brings about an effect that the inner frame is drawn in a predetermined area inside the image, the background is drawn outside, and the image is displayed.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, an embodiment of an image display device to which the present invention is applied will be described in detail with reference to the drawings.
[0030]
Referring to FIG. 1, as an example of an embodiment of the present invention, an image display device 2 includes a tuner 10 that selects a signal from a signal received by an antenna 1, a demodulator 20 that extracts data from a received signal, A separator 30 for separating audio data and image data, an audio decoder 40 for decoding audio data, an image decoder 50 for decoding image data, and an image synthesizer 60 for synthesizing a plurality of decoded images. , A control unit 70 for controlling the entire apparatus, and an interface 80 with a user. The demultiplexer 30, the audio decoder 40, the image decoder 50, the image synthesizer 60, the control unit 70, and the interface 80 are mutually connected by a bus 90. The output of the audio decoder 40 is connected to the speaker 3, and the output of the image synthesizer 60 is connected to the display 4. The speaker 3 outputs audio, and the display 4 outputs an image.
[0031]
The tuner 10 is realized, for example, as a tuner function, and selects a signal having a desired frequency. The demodulator 20 demodulates a signal digitally modulated by, for example, phase modulation (PSK). The separator 30 functions as, for example, a transport decoder, and separates an MPEG2 transport stream into an audio stream and an image stream. The image decoder 50 decodes the image data into a plurality of image data to be displayed on a screen. The image combiner 60 combines the plurality of image data and causes the display 4 to display the combined image data. At this time, how to combine the images follows an instruction from the control unit 70. Further, the interface 80 receives information selected and input by the user using, for example, a remote controller and transmits the information to the control unit 70.
[0032]
Referring to FIG. 2, an example of the image synthesizer 60 generates a screen display image for each image, and a size conversion circuit 61 that enlarges or reduces the size of each of the plurality of image data from the image decoder 50. An image display circuit 62 and a superposition circuit 63 for superimposing the generated screen display images to create a final screen display image are provided.
[0033]
The size conversion circuit 61 enlarges or reduces the size of the input image data according to an instruction from the control unit 70. Therefore, it is possible to enlarge or reduce a plurality of images independently of each other. The image display circuit 62 generates a screen display image by adding a frame and a background to each image as necessary, as described later. The superimposition circuit 63 superimposes the screen display image for each image generated in this manner to create a final screen display image. As an example of the superposition circuit 63, an LSI chip for an on-screen display (OSD) is known.
[0034]
In FIG. 2, for example, three size conversion circuits 61 and three image generation circuits 62 are provided in order to perform processing on three images, but the present invention is not limited to this. A number of size conversion circuits 61 and image generation circuits 62 can be provided.
[0035]
FIG. 3 shows a final screen display image as described above. Here, the image 804 is selected, and a frame 803 is provided to clearly indicate the image. In the present invention, in order to avoid the lack of the frame display, an inner frame is provided in addition to or instead of the conventional outer frame. Referring to FIG. 4, an image 804 has an inner frame 8032 in addition to an outer frame 8031. Since there is no change in the enlargement / reduction ratio of the image when applying the inner frame, the edge of the image is cut off only in the area of the inner frame, but there is an advantage that the image can be displayed as the original image.
[0036]
By providing the inner frame in this way, compared to the case where only the outer frame is provided, there is an effect that the four frames can be displayed even if the image is arranged at the corner of the screen. FIG. 5A shows an example in which only the outer frame is applied, and two sides of the frame 803 cover the blanking zone 809 outside the displayable area, and a part of the frame 803 is not displayed. On the other hand, in FIG. 5B, the inner frame 8032 is provided in addition to the outer frame 8031, so that the outer frame 8031 partially covers the blanking zone 809, but the inner frame 8032 is not chipped. Is displayed. In this example, both the outer frame 8031 and the inner frame 8032 are displayed. However, only the inner frame 8032 may be displayed without displaying the outer frame 8031.
[0037]
Referring to FIG. 6, as an example of information defining an image display position in the embodiment of the present invention, an image horizontal start point 913, an image horizontal width 914, an outer frame horizontal width 915, and an inner frame horizontal width 916 , An image vertical start point 923, an image vertical width 924, an outer frame vertical width 925, and an inner frame vertical width 926 are displayed. Further, as an example of information defining the display position of the background, a background horizontal start point 911, a background horizontal width 912, a background vertical start point 921, and a background vertical width 922 are displayed.
[0038]
Image horizontal start point 913 and image vertical start point 923 define the horizontal and vertical start points of the image, and image horizontal width 914 and image vertical width 924 define the horizontal and vertical widths of the image. The outer frame horizontal width 915 and the outer frame vertical width 925 define the horizontal and vertical widths of the outer frame. The inner frame horizontal width 916 and the inner frame vertical width 926 define the horizontal and vertical widths of the inner frame. The background horizontal start point 911 and the background vertical start point 921 define the horizontal and vertical start points of the background, and the background horizontal width 912 and the background vertical width 922 define the horizontal and vertical widths of the background. . The information defining the display position of these images and the information defining the display position of the background are collectively represented by reference numeral 901 for convenience.
[0039]
The outer frame is provided outside the image, while the inner frame is provided inside the image. Therefore, when displaying the inner frame, the image is cut off only in the area of the inner frame. The part of the image displayed inside the inner frame is called an inner image. When the outer frame or the inner frame is not displayed, a zero value is set to the outer frame horizontal width 915 and the outer frame vertical width 925 or the inner frame horizontal width 916 and the inner frame vertical width 926, respectively.
[0040]
FIG. 7 shows a position definition register 900 that holds information (901) that defines the display position of the above-described image and background. The position definition register 900 is divided into twelve words as shown in FIG. 7, and each has a relative address. Each value is read individually by the relative address. This position definition register 900 is provided, for example, in the control unit 70. However, it is sufficient that the value of the position definition register 900 can be appropriately updated, and for example, the value may be provided in the image synthesizer 60.
[0041]
The position definition register 900 is updated via the interface 80 and the bus 90 by a user's operation of the remote controller. For example, when the user switches the selection of the image, the outer frame horizontal width 915, the outer frame vertical width 925, the inner frame horizontal width 916, and the inner frame vertical width 926 are updated. Further, the position definition register 900 is also updated by control data included in a signal received by the antenna 1. This control data is supplied from the separator 30 to the position definition register 900 via the bus 90.
[0042]
FIG. 8 is a diagram for explaining each valid signal in the embodiment of the present invention. In the embodiment of the present invention, from the information (901) defining the display positions of the image and the background described in FIG. 6, each display is displayed at each of the display positions (screen display positions) on the screen as shown in FIG. The display data to be displayed on the screen is controlled by generating a valid signal indicating whether or not the display is valid. That is, if the image horizontal valid signal 813 is active and the image vertical valid signal 823 is active, display data of the image is displayed at the display position of the intersection. In an area where the display data of the image is not displayed, if the frame horizontal valid signal 812 is active and the frame vertical valid signal 822 is active, the display data of the frame is displayed at the display position of the intersection. In a region where the display data of the image and the frame is not displayed, if the background horizontal valid signal 811 is active and the background vertical valid signal 821 is active, the display data of the background is displayed at the display position of the intersection. . In addition, non-display data is displayed in an area where none of the display data of the image, the frame, and the background is displayed.
[0043]
Next, an embodiment of an image generation circuit according to the present invention will be described.
[0044]
Referring to FIG. 9, an image generation circuit 62, which has been schematically described with reference to FIG. 2, as an example of an embodiment of the present invention, includes a position definition conversion circuit 100 for converting information defining a display position of an image and a background, and a selection signal. , A format conversion circuit 300 for converting the format of image display data, and a data selection circuit 400 for selecting data to be displayed on the screen.
[0045]
Image display data 301 to 303, frame display data 431 to 434, and background display data 421 to 424 are input to the image generation circuit 62 from the corresponding size conversion circuit 61. These display data are composed of four elements, for example, luminance Y, two color differences Cb and Cr, and transparency bf. That is, for example, the display data 301 represents the luminance Y, the display data 302 is interleaved with the color differences Cb and Cr, and the display data 303 represents the transparency bf.
[0046]
The position definition conversion circuit 100 receives the information (901) defining the display position of the image and the background held in the position definition register 900, and generates the start point and the end point of the image, the frame, and the background. Further, the position definition conversion circuit 100 receives the display mode designation signal 102 and the field designation signal 101 and performs a predetermined conversion on the data in the vertical direction. The display system designation signal 102 and the field designation signal 101 are provided from the control unit 70 via the bus 90, for example.
[0047]
The selection signal generation circuit 200 generates valid signals for the image, the frame, and the background based on the start point and the end point of the image, the frame, and the background generated by the position definition conversion circuit 100. Determine if display data should be displayed. This result is output as a selection signal 269. In generating each valid signal, a horizontal synchronization signal 201 and a vertical synchronization signal 202 are used. The horizontal synchronization signal 201 and the vertical synchronization signal 202 are provided from, for example, the control unit 70 via the bus 90.
[0048]
The format conversion circuit 300 receives the image display data 301 to 303, converts the format, and outputs the converted display data 441 to 444. For example, when the display data 301 to 303 has a 4: 2: 2 format, the format conversion circuit 300 upsamples the display data into a 4: 4: 4 format. Here, in the 4: 2: 2 format, in four pixels in the horizontal direction, luminance Y is 8 bits for each pixel, and color differences Cb and Cr are averaged for every 2 pixels and sampled with 8 bits. The color difference is thinned out in the horizontal direction. That is, the display data 301 indicates the luminance Y, and the display data 302 indicates the color differences Cb and Cr alternately by one pixel. On the other hand, the 4: 4: 4 format is obtained by sampling the luminance Y by 8 bits and the color differences Cb and Cr by 8 bits for each pixel in four pixels in the horizontal direction. Amount. That is, the display data 441 indicates the luminance Y, the display data 442 indicates the color difference Cb, and the display data 443 indicates Cr. When upsampling from the 4: 2: 2 format to the 4: 4: 4 format, for example, it is conceivable to average and interpolate the color differences Cb and Cr between adjacent pixels. It is assumed that the transparency bf is not particularly thinned out and is shown as display data 303 and 444.
[0049]
The data selection circuit 400 selects one of the display data 441 to 444, 431 to 434, and 421 to 424 of the image, the frame, and the background or the display data of no display according to the selection signal 269 from the selection signal generation circuit 200. Output as output data 451-454.
[0050]
Referring to FIG. 10, an example of the position definition conversion circuit 100 includes adders 111, 113 to 115, 121 and 123 to 125, subtracters 112, 116, 122 and 126, and vertical position conversion circuits 151 to 156. . The information (901) defining the display position of the image and the background from the position definition register 900 by the position definition conversion circuit 100 includes a background horizontal start point 931, a background horizontal end point 932, a frame horizontal start point 933, and a frame horizontal end. Point 934, image horizontal start point 935, image horizontal end point 936, background vertical start point 951, background vertical end point 952, frame vertical start point 953, frame vertical end point 954, image vertical start point 955, and image vertical end point 956 Is converted to
[0051]
The background horizontal start point 931 is the background horizontal start point 911 itself. The background horizontal end point 932 is obtained by adding the background horizontal width 912 to the background horizontal start point 911. The frame horizontal start point 933 is obtained by subtracting the outer frame horizontal width 915 from the image horizontal start point 913. The frame horizontal end point 934 is obtained by adding the image horizontal width 914 and the outer frame horizontal width 915 to the image horizontal start point 913. The image horizontal start point 935 is obtained by adding the inner frame horizontal width 916 to the image horizontal start point 913. The image horizontal end point 936 is obtained by adding the image horizontal width 914 to the image horizontal start point 913 and subtracting the inner frame horizontal width 916. Similar conversion is performed in the vertical direction, and a background vertical start point 941, background vertical end point 942, frame vertical start point 943, frame vertical end point 944, image vertical start point 945, and image vertical end point 946 are once generated. However, these are further converted in vertical position conversion circuits 151 to 156, respectively. The outputs 931 to 936 and 951 to 956 of the position definition conversion circuit 100 thus obtained are collectively called display position information 902.
[0052]
Referring to FIG. 11, an example of the vertical position conversion circuit 151 in the position definition conversion circuit 100 includes an adder 1511, dividers 1512 and 1513, and selectors 1514 and 1515, and receives a background vertical start point 941. Perform predetermined conversion. The display method designation signal 102 and the field designation signal 101 are input to the vertical position conversion circuit 151. The display mode designation signal 102 designates one of the interlace mode and the progressive mode as the screen display mode. The interlace method is to draw one screen by scanning twice every other line, and the progressive method is to scan one screen of scanning lines at a time. The first scan target in the interlace method is called a first field or an odd field, and the second scan target is called a second field or an even field. The field designation signal 101 designates these fields.
[0053]
When the display mode designation signal 102 indicates the progressive mode, the selector 1515 outputs the background vertical start point 941 as it is as the background vertical start point 951. On the other hand, when the display method designation signal 102 indicates the interlace method, the selector 1515 outputs the output of the selector 1514 as the background vertical start point 951. The value obtained by adding 1 to the background vertical start point 941 and dividing by 2 and the value obtained by dividing the background vertical start point 941 by 2 are input to the selector 1514. The selector 1514 outputs the former if the field specifying signal 101 indicates the first field, and outputs the latter if the field specifying signal 101 specifies the second field. In the case of the first field, the value of the background vertical start point 941 is an odd value starting from 1, and a value obtained by adding 1 to this and dividing by 2 is a continuous integer value starting from 1. On the other hand, in the case of the second field, the value of the background vertical start point 941 is an even value starting from 2, and a value obtained by dividing the value by 2 is a continuous integer value starting from 1. In this way, even in the case of the interlace method, the position in the vertical direction can be treated as a continuous value.
[0054]
It is sufficient that the dividers 1512 and 1513 in FIG. 11 actually have a function of shifting right by one bit, and do not necessarily have to have a complete function as a divider. FIG. 11 shows an example of the vertical position conversion circuit 151, but the other vertical position conversion circuits 152 to 156 have the same configuration.
[0055]
Referring to FIG. 12, an example of the selection signal generation circuit 200 includes a horizontal counter 210, a vertical counter 220, a background valid signal generation circuit 230, a frame valid signal generation circuit 240, an image valid signal generation circuit 250, And a degree determination circuit 260. The horizontal counter 210 counts the horizontal position on the screen, counts up in synchronization with the clock 203, and is reset by the horizontal synchronization signal 201. The vertical counter 220 counts the position in the vertical direction on the screen, counts up by the horizontal synchronization signal 201, and is reset by the vertical synchronization signal 202. The background valid signal generation circuit 230, the frame valid signal generation circuit 240, and the image valid signal generation circuit 250 synchronize with the outputs of the horizontal counter 210 and the vertical counter 220 and display position information from the position definition conversion circuit 100 (FIG. 9). From 902, background, frame and image valid signals 239, 249 and 259 are generated, respectively. The priority determination circuit 260 outputs a selection signal 269 indicating which of the background, the frame, and the image or non-display should be displayed, based on the valid signals 239, 249, and 259 of the background, the frame, and the image.
[0056]
Referring to FIG. 13, the background valid generation circuit 230 includes comparators 231 to 234, RS flip-flops 235 and 236, and an AND gate 237. The comparator 231 outputs an active signal when the horizontal counter output 211 matches the background horizontal start point 931. As a result, the RS flip-flop 235 is set, and thereafter, the RS flip-flop 235 outputs an active signal. The comparator 232 outputs an active signal when the horizontal counter output 211 matches the background horizontal end point 932. As a result, the RS flip-flop 235 is reset, and thereafter, the RS flip-flop 235 does not output an active signal. That is, the output of the RS flip-flop 235 corresponds to the horizontal valid signal 811 in the background in FIG.
[0057]
The comparator 233 outputs an active signal when the vertical counter output 221 matches the background vertical start point 951. As a result, the RS flip-flop 236 is set, and thereafter, the RS flip-flop 236 outputs an active signal. The comparator 234 outputs an active signal when the vertical counter output 221 matches the background vertical end point 952. As a result, the RS flip-flop 236 is reset, and thereafter, the RS flip-flop 236 does not output an active signal. That is, the output of the RS flip-flop 236 corresponds to the valid signal 821 in the vertical direction of the background in FIG.
[0058]
The AND gate 237 generates a logical product of the output of the RS flip-flop 235 and the output of the RS flip-flop 236. As a result, the AND gate 237 generates the background valid signal 239 for each of the screen display positions.
[0059]
Although the internal configurations of the frame valid generation circuit 240 and the image valid generation circuit 250 are not shown, they have the same configuration as the background valid generation circuit 230. However, in the frame valid generation circuit 240, the frame horizontal start point 933 and the frame horizontal end point 934 are used instead of the background horizontal start point 931 and the background horizontal end point 932 in the background valid generation circuit 230, and the background vertical start point 951 And, the frame vertical start point 953 and the frame vertical end point 954 are used instead of the background vertical end point 952. Also, the image valid generation circuit 250 uses an image horizontal start point 935 and an image horizontal end point 936 instead of the background horizontal start point 931 and the background horizontal end point 932 in the background valid generation circuit 230, and generates a background vertical start point 951. And the image vertical start point 955 and the image vertical end point 956 are used in place of the background vertical end point 952. Thereby, the frame valid generation circuit 240 and the image valid generation circuit 250 generate the frame valid signal 249 and the image valid signal 259 for each of the screen display positions.
[0060]
Referring to FIG. 14, the priority determination circuit 260 includes selectors 261 to 263. When the image valid signal 259 is active, the selector 263 outputs “11” indicating that the display data of the image should be displayed as the selection signal 269. On the other hand, if the image valid signal 259 is not active, the selector 263 outputs the output of the selector 262 as the selection signal 269. When the frame valid signal 249 is active, the selector 262 outputs “10” indicating that the display data of the frame should be displayed. On the other hand, the selector 262 outputs the output of the selector 261 if the frame valid signal 249 is not active. When the background valid signal 239 is active, the selector 261 outputs “01” indicating that background display data should be displayed. On the other hand, if the background valid signal 239 is not active, the selector 261 outputs “00” indicating that display data without display should be displayed.
[0061]
Referring to FIG. 15, the data selection circuit 400 includes a non-display value register 410 and selectors 401 to 404. The non-display value register 410 holds display data for providing a state in which nothing is displayed on the screen. For example, similar to other display data, luminance Y, two color differences Cb and Cr, The four elements with the transparency bf are provided by the display data 411-414.
[0062]
The selector 401 selects one of the display data 411, 421, 431, and 441 relating to no display, the background, the frame, and the luminance Y of the image in accordance with the selection signal 269. That is, if the selection signal 269 is “00”, no display data 411 is displayed, if “01”, background display data 421 is displayed, if “10”, display data 431 for a frame, and if “11”, an image is displayed. Is selected as output data 451 relating to the luminance Y. The selector 402 selects one of the display data 412, 422, 432, and 442 relating to the non-display, the background, the frame, and the color difference Cb of the image according to the selection signal 269. That is, if the selection signal 269 is “00”, no display data 412 is displayed, if “01”, background display data 422 is displayed, if “10”, display data 432 for a frame, and if “11”, an image is displayed. Is selected as output data 452 relating to the color difference Cb. The selector 403 selects one of the display data 413, 423, 433, and 443 relating to no display, the background, the frame, and the color difference Cr of the image according to the selection signal 269. That is, if the selection signal 269 is “00”, no display data 413 is displayed, if “01”, display data 423 of the background is displayed, if “10”, display data 433 of the frame, and if “11”, an image is displayed. Is selected as output data 453 relating to the color difference Cr. The selector 404 selects one of the display data 414, 424, 434, and 444 relating to no display, the background, the frame, and the transparency bf of the image according to the selection signal 269. That is, if the selection signal 269 is “00”, no display data 414 is displayed, if “01”, background display data 424 is displayed, if “10”, display data 434 for a frame, and if “11”, an image is displayed. Is selected as output data 454 relating to the transparency bf.
[0063]
Next, the operation in the embodiment of the present invention will be described with reference to the drawings.
[0064]
Referring to FIG. 16, as an example of the operation, when the vertical synchronization signal 202 becomes active in the cycle T1, the vertical counter 220 is reset, and in the next cycle T2, the vertical counter 220 shows “0” as the count value. Since the horizontal synchronization signal 201 becomes active in the cycle T2, the horizontal counter 210 is reset, and in the next cycle T3, the horizontal counter 210 shows "1" as a count value. The vertical counter 220 counts up when the horizontal synchronization signal 201 becomes active in the cycle T2, and the vertical counter 220 shows “1” as the count value in the next cycle T3. On the other hand, the horizontal counter 210 is counted up every cycle by the input of the clock 203.
[0065]
In this example, since no valid signal becomes active until cycle T4, display data 411 to 414 of no display are output as output data 451 to 454. Then, when the background valid signal 239 becomes active in the cycle T5, the display data 421 to 424 of the background are output as the output data 451 to 454. When the frame valid signal 249 becomes active in the cycle T7, display data 431 to 434 of the frame are output as the output data 451 to 454. Further, when the image valid signal 259 becomes active in the cycle T9, the display data 441 to 444 of the image are output as the output data 451 to 454.
[0066]
Thereafter, when the image valid signal 259 becomes inactive in the cycle T13, the display data 431 to 434 of the frame is output as the output data 451 to 454. When the frame valid signal 249 becomes inactive in the cycle T15, the display data 421 to 424 of the background are output as the output data 451 to 454. Further, when the background valid signal 239 becomes inactive in the cycle T17, display data 411 to 414 of no display are output as the output data 451 to 454.
[0067]
Then, in a cycle T18, the vertical counter 220 is counted up by the activation of the horizontal synchronization signal 201, and in the next cycle T19, the vertical counter 220 shows "2" as a count value. The specific values of these counters 210 and 220 are merely examples, and the values after reset can be set to appropriate values as needed.
[0068]
Next, a flow of processing according to the embodiment of the present invention will be described with reference to the drawings.
[0069]
Referring to FIG. 9, FIG. 10 and FIG. 17, the position definition conversion circuit 100 determines the display position information (935, 936, 935, 936, 936) for the inside image based on the information (913-916 and 923-926) defining the display position of the image. 945 and 946) are generated (step S701). Similarly, the position definition conversion circuit 100 generates display position information (933, 934, 943, and 944) for the frame (step S702). Further, the position definition conversion circuit 100 generates display position information (931, 932, 941, and 942) on the background based on the information (911, 912, 921, and 922) defining the display position of the background (step S703). .
[0070]
If it is the display position information 941 to 946 relating to the vertical position (step S704), it is further checked whether the screen display method is the progressive method or the interlace method (step S705). If it is determined in step S705 that the data is interlaced, it is checked which field is designated (step S706). If it is the first field, 1 is added to the value of the display position in the vertical direction, and then 2 The divided value is set (step S707). On the other hand, if it is the second field, a value obtained by dividing the value of the display position in the vertical direction by 2 is set (step S708). If the horizontal position is determined in step S704 and if the progressive system is determined in step S705, the value of the display position is left as it is. In this way, the display position information 941 to 946 in the vertical direction is converted into the display position information 951 to 956.
[0071]
Based on the display position information 902 (931 to 936 and 951 to 956) thus obtained, the selection signal generation circuit 200 generates a valid signal for a background, a frame, and an image (step S709).
[0072]
Referring to FIG. 9, FIG. 12, and FIG. 18, the format conversion circuit 300 performs predetermined conversion on the display data 301 to 303 of the image to obtain display data 441 to 444 (step S711). As the conversion, for example, as described above, upsampling from the 4: 2: 2 format to the 4: 4: 4 format can be considered.
[0073]
The selection signal generation circuit 200 checks whether any of the valid signals generated in step S709 is active. If there is no active valid signal (step S712), the selection signal generation circuit 200 generates a selection signal 269 for selecting non-display display data. The data is output to the data selection circuit 400 (step S713). On the other hand, if the image valid signal is active (step S714), the selection signal generation circuit 200 outputs a selection signal 269 for selecting display data of an image to the data selection circuit 400 (step S715). If the image valid signal is not active and the frame valid signal is active (step S716), the selection signal generation circuit 200 outputs a selection signal 269 for selecting display data of the frame to the data selection circuit 400 (step S717). . Further, if the frame valid signal is not active and the background valid signal is active (step S716), the selection signal generation circuit 200 outputs a selection signal 269 for selecting display data of the background to the data selection circuit 400 (step S718). .
[0074]
Based on the selection signal 269 obtained in this manner, the data selection circuit 400 selects display data of no display or background, frame, and image and outputs the data as output data 451 to 454 (steps S713, S715, S717). And S718).
[0075]
As described above, according to the embodiment of the present invention, the information 901 that defines the display position of the image and the background is converted into the start point and the end point of the background, the frame, and the image by the position definition conversion circuit 100, and based on the converted information, When the selection signal generation circuit 200 generates the selection signal 269, the image can be framed without affecting the quality of the image. Further, by providing the inner frame 8032 together with the outer frame 8031 or instead of the outer frame 8031 as the frame 803, for example, even when the image 804 is arranged at the corner of the screen, the frame can be displayed without missing as a whole. Therefore, the burden on the screen designer can be reduced.
[0076]
Further, according to the embodiment of the present invention, the progressive system and the interlace system can be designated as the screen display system by the display system designation signal 102, and the field in the interlace system can be designated by the field designation signal 101. This makes it possible to realize appropriate display in any of the display methods.
[0077]
In the embodiment of the present invention, the information 901 defining the display position of the image and the background is stored in the position definition register 900. However, the present invention is not limited to this. Such information may be supplied by an operation signal.
[0078]
Further, in the embodiment of the present invention, application to wireless broadcasting has been described as an example of the signal source of the image display device 2. However, the present invention is not limited to this. The source can be widely applied.
[0079]
【The invention's effect】
As is clear from the above description, according to the present invention, by displaying the display data of the image after giving the inner frame to the inside of the image, the frame is displayed as a whole irrespective of the arrangement position of the image The effect is obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration of an image display device according to an embodiment of the present invention.
FIG. 2 is a block diagram illustrating a configuration of an image synthesizer according to the embodiment of the present invention.
FIG. 3 is a diagram illustrating an example of a screen image displayed by the image display device according to the embodiment of the present invention.
FIG. 4 is a diagram for explaining an inner frame according to the embodiment of the present invention.
FIG. 5 is a diagram for explaining a problem when an image is arranged at a corner of a screen.
FIG. 6 is a diagram for describing information defining display positions of an image and a background according to the embodiment of the present invention.
FIG. 7 is a diagram showing contents of a position definition register according to the embodiment of the present invention.
FIG. 8 is a diagram showing an outline of a valid signal according to the embodiment of the present invention.
FIG. 9 is a block diagram illustrating a configuration of an image generation circuit according to the embodiment of the present invention.
FIG. 10 is a block diagram illustrating a configuration of a position definition conversion circuit in the image generation circuit according to the embodiment of the present invention.
FIG. 11 is a block diagram illustrating a configuration of a vertical position conversion circuit in the image generation circuit according to the embodiment of the present invention.
FIG. 12 is a block diagram illustrating a configuration of a selection signal generation circuit in the image generation circuit according to the embodiment of the present invention.
FIG. 13 is a block diagram illustrating a configuration of a background valid generation circuit in the image generation circuit according to the embodiment of the present invention.
FIG. 14 is a block diagram illustrating a configuration of a priority determination circuit in the image generation circuit according to the embodiment of the present invention.
FIG. 15 is a block diagram illustrating a configuration of a data selection circuit in the image generation circuit according to the embodiment of the present invention.
FIG. 16 is a time chart showing an operation in the embodiment of the present invention.
FIG. 17 is a flowchart showing a control flow according to the embodiment of the present invention.
FIG. 18 is a flowchart showing a data flow in the embodiment of the present invention.
[Explanation of symbols]
1 antenna
2 Image display device
3 Speaker
4 Display
10 Tuner
20 demodulator
30 separator
40 voice decoder
50 image decoder
60 Image synthesizer
61 Size conversion circuit
62 Image generation circuit
63 Superposition circuit
70 control unit
80 interface
90 bus
100 Position definition conversion circuit
151 Vertical position conversion circuit
200 selection signal generation circuit
210 horizontal counter
220 vertical counter
230 Background valid generator
231 to 234 Comparator
235, 236 RS flip-flop
237 AND gate
240 frame valid generation circuit
250 Image valid generator
260 Priority decision circuit
261-263 Selector
300 format conversion circuit
400 data selection circuit
401-404 selector
410 Non-display value register
900 Position definition register

Claims (27)

画像内側の所定領域に枠を描画した上で前記画像を表示させることを特徴とする画像生成回路。An image generating circuit for displaying a frame after drawing a frame in a predetermined area inside the image. 画像の表示位置を定義する情報に基づいて前記画像の内側の所定領域に枠を設けてこの枠の表示位置および前記枠に囲まれた内側画像の表示位置を生成する手段と、
前記内側画像の表示位置および前記枠の表示位置に基づいて選択信号を生成する手段と、
前記選択信号に基づいて前記画像の表示データおよび前記枠の表示データの何れかを選択する手段と
を具備することを特徴とする画像生成回路。Means for providing a frame in a predetermined area inside the image based on information defining the display position of the image, and generating a display position of the frame and a display position of an inner image surrounded by the frame;
Means for generating a selection signal based on the display position of the inner image and the display position of the frame,
Means for selecting one of the display data of the image and the display data of the frame based on the selection signal. 前記画像の表示位置を定義する情報は、前記画像の開始点および幅と前記枠の幅とを備え、
前記内側画像の表示位置は、前記内側画像の開始点および終了点を備え、
前記枠の表示位置は、前記枠の開始点および終了点を備える
ことを特徴とする請求項２記載の画像生成回路。The information that defines the display position of the image includes a start point and a width of the image and a width of the frame,
The display position of the inner image includes a start point and an end point of the inner image,
The image generation circuit according to claim 2, wherein the display position of the frame includes a start point and an end point of the frame. 前記画像の表示位置を定義する情報は、前記画像の水平方向および垂直方向の開始点および幅と前記枠の水平方向および垂直方向の幅とを備え、
前記内側画像の表示位置は、前記内側画像の水平方向および垂直方向の開始点および終了点を備え、
前記枠の表示位置は、前記枠の水平方向および垂直方向の開始点および終了点を備える
ことを特徴とする請求項２記載の画像生成回路。The information that defines the display position of the image includes a horizontal and vertical start point and width of the image and a horizontal and vertical width of the frame,
The display position of the inner image includes a start point and an end point in the horizontal and vertical directions of the inner image,
The image generation circuit according to claim 2, wherein the display position of the frame includes a start point and an end point of the frame in a horizontal direction and a vertical direction. 画面表示方式を指定する手段と、
前記画面表示方式としてインタレース方式が指定された場合には前記内側画像の垂直方向の開始点および終了点と前記枠の垂直方向の開始点および終了点とについて所定の変換を施す垂直位置変換手段と
をさらに具備することを特徴とする請求項４記載の画像生成回路。Means for specifying a screen display method;
A vertical position conversion means for performing a predetermined conversion on a vertical start point and an end point of the inner image and a vertical start point and an end point of the frame when the interlace method is designated as the screen display method; The image generation circuit according to claim 4, further comprising: 前記垂直位置変換手段は、前記画面表示方式としてインタレース方式が指定された場合、奇数フィールドおよび偶数フィールドのそれぞれにおいて前記内側画像の垂直方向の開始点乃至終了点および前記枠の垂直方向の開始点乃至終了点がそれぞれ連続する値となるよう変換を施すことを特徴とする請求項５記載の画像生成回路。The vertical position conversion means, when an interlace method is specified as the screen display method, a vertical start point to an end point of the inner image and a vertical start point of the frame in each of the odd field and the even field. 6. The image generation circuit according to claim 5, wherein the conversion is performed so that each of the end points has a continuous value. 前記垂直位置変換手段は、前記画面表示方式としてインタレース方式が指定された場合において、奇数フィールドを表示するときには前記内側画像の垂直方向の開始点乃至終了点および前記枠の垂直方向の開始点乃至終了点のそれぞれについて１を加えて２で割った値になるよう変換を施し、偶数フィールドを表示するときには前記内側画像の垂直方向の開始点乃至終了点および前記枠の垂直方向の開始点乃至終了点のそれぞれについて２で割った値になるよう変換を施すことを特徴とする請求項５記載の画像生成回路。The vertical position conversion means, when an interlaced system is designated as the screen display system, when displaying an odd field, a vertical start point or an end point of the inner image and a vertical start point or a vertical point of the frame. Each end point is converted by adding 1 and dividing by 2, and when displaying an even-numbered field, the vertical start and end points of the inner image and the vertical start and end points of the frame are displayed. 6. The image generation circuit according to claim 5, wherein conversion is performed so that each point has a value obtained by dividing by two. 前記選択信号を生成する手段は、
画面表示位置の各々について前記内側画像の表示が有効であるか否かを示す画像バリッド信号を生成する手段と、
前記画面表示位置の各々について前記枠の表示が有効であるか否かを示す枠バリッド信号を生成する手段と、
前記枠バリッド信号よりも前記画像バリッド信号の優先度を高くして前記内側画像および前記枠の何れを表示すべきかを前記画面表示位置の各々について選択する前記選択信号を生成する優先度決定手段とを具備する
ことを特徴とする請求項２記載の画像生成回路。The means for generating the selection signal includes:
Means for generating an image valid signal indicating whether the display of the inner image is valid for each of the screen display positions,
Means for generating a frame valid signal indicating whether or not the display of the frame is valid for each of the screen display positions,
Priority determining means for generating the selection signal for selecting, for each of the screen display positions, which of the inner image and the frame should be displayed by setting a higher priority of the image valid signal than the frame valid signal; The image generating circuit according to claim 2, comprising: 前記内側画像の表示位置は、前記内側画像の水平方向および垂直方向の開始点および終了点を備え、
前記画像バリッド信号を生成する手段は、前記画像表示位置の各々について水平方向位置が前記内側画像の開始点と終了点との間にあり且つ垂直方向位置が前記内側画像の開始点と終了点との間にある場合に前記内側画像の表示が有効である旨を前記画像バリッド信号により示し、
前記枠の表示位置は、前記枠の水平方向および垂直方向の開始点および終了点を備え、
前記枠バリッド信号を生成する手段は、前記画像表示位置の各々について水平方向位置が前記枠の開始点と終了点との間にあり且つ垂直方向位置が前記枠の開始点と終了点との間にある場合に前記枠の表示が有効である旨を前記枠バリッド信号により示す
ことを特徴とする請求項８記載の画像生成回路。The display position of the inner image includes a start point and an end point in the horizontal and vertical directions of the inner image,
The means for generating the image valid signal is such that for each of the image display positions, a horizontal position is between a start point and an end point of the inner image, and a vertical position is a start point and an end point of the inner image. In the case between, indicating that the display of the inner image is valid by the image valid signal,
The display position of the frame includes a start point and an end point in the horizontal and vertical directions of the frame,
The means for generating the frame valid signal includes, for each of the image display positions, a horizontal position between a start point and an end point of the frame and a vertical position between a start point and an end point of the frame. 9. The image generation circuit according to claim 8, wherein when the number is in the range, the frame validity signal indicates that the display of the frame is valid. 画像の表示位置を定義する情報に基づいて前記画像の内側の所定領域に内枠を設けてこの内枠に囲まれた内側画像の表示位置を生成する手段と、
前記画像の外側の所定領域に外枠を設けてこの外枠と前記内枠とをあわせた枠の表示位置を生成する手段と、
前記内側画像の表示位置および前記枠の表示位置に基づいて選択信号を生成する手段と、
前記選択信号に基づいて前記画像の表示データおよび前記枠の表示データの何れかを選択する手段と
を具備することを特徴とする画像生成回路。Means for providing an inner frame in a predetermined area inside the image based on information defining the display position of the image and generating a display position of the inner image surrounded by the inner frame,
Means for providing an outer frame in a predetermined area outside the image, and generating a display position of a frame combining the outer frame and the inner frame,
Means for generating a selection signal based on the display position of the inner image and the display position of the frame,
Means for selecting one of the display data of the image and the display data of the frame based on the selection signal. 画像の表示位置を定義する情報に基づいて前記画像の内側の所定領域に内枠を設けてこの内枠に囲まれた内側画像の表示位置を生成する手段と、
前記画像の外側の所定領域に外枠を設けてこの外枠と前記内枠とをあわせた枠の表示位置を生成する手段と、
背景の表示位置を定義する情報に基づいてこの背景の表示位置を生成する手段と、
前記内側画像の表示位置と前記枠の表示位置と前記背景の表示位置とに基づいて選択信号を生成する手段と、
前記選択信号に基づいて前記画像の表示データ、前記枠の表示データおよび前記背景の表示データの何れかを選択する手段と
を具備することを特徴とする画像生成回路。Means for providing an inner frame in a predetermined area inside the image based on information defining the display position of the image and generating a display position of the inner image surrounded by the inner frame,
Means for providing an outer frame in a predetermined area outside the image, and generating a display position of a frame combining the outer frame and the inner frame,
Means for generating the background display position based on information defining the background display position;
Means for generating a selection signal based on the display position of the inner image, the display position of the frame, and the display position of the background,
Means for selecting one of the display data of the image, the display data of the frame, and the display data of the background based on the selection signal. 前記画像の表示位置を定義する情報は、前記画像の開始点および幅と前記内枠および前記外枠の幅とを備え、
前記背景の表示位置を定義する情報は、前記背景の開始点および幅を備え、
前記内側画像の表示位置は、前記内側画像の開始点および終了点を備え、
前記枠の表示位置は、前記枠の開始点および終了点を備え、
前記背景の表示位置は、前記背景の開始点および終了点を備える
ことを特徴とする請求項１１記載の画像生成回路。The information that defines the display position of the image includes a start point and a width of the image and a width of the inner frame and the outer frame,
The information defining the display position of the background includes a starting point and a width of the background,
The display position of the inner image includes a start point and an end point of the inner image,
The display position of the frame includes a start point and an end point of the frame,
The image generation circuit according to claim 11, wherein the display position of the background includes a start point and an end point of the background. 前記画像の表示位置を定義する情報は、前記画像の水平方向および垂直方向の開始点および幅と前記内枠および前記外枠の水平方向および垂直方向の幅とを備え、
前記背景の表示位置を定義する情報は、前記背景の水平方向および垂直方向の開始点および幅を備え、
前記内側画像の表示位置は、前記内側画像の水平方向および垂直方向の開始点および終了点を備え、
前記枠の表示位置は、前記枠の水平方向および垂直方向の開始点および終了点を備え、
前記背景の表示位置は、前記背景の水平方向および垂直方向の開始点および終了点を備える
ことを特徴とする請求項１１記載の画像生成回路。The information that defines the display position of the image includes the horizontal and vertical start points and widths of the image and the horizontal and vertical widths of the inner frame and the outer frame,
The information that defines the display position of the background includes a horizontal start point and a vertical start point and a width of the background,
The display position of the inner image includes a start point and an end point in the horizontal and vertical directions of the inner image,
The display position of the frame includes a start point and an end point in the horizontal and vertical directions of the frame,
The image generation circuit according to claim 11, wherein the display position of the background includes a start point and an end point of the background in the horizontal and vertical directions. 画面表示方式を指定する手段と、
前記画面表示方式としてインタレース方式が指定された場合には前記内側画像の垂直方向の開始点および終了点と、前記枠の垂直方向の開始点および終了点と、前記背景の垂直方向の開始点および終了点とについて所定の変換を施す垂直位置変換手段と
をさらに具備することを特徴とする請求項１３記載の画像生成回路。Means for specifying a screen display method;
When the interlace method is specified as the screen display method, the vertical start and end points of the inner image, the vertical start and end points of the frame, and the vertical start point of the background 14. The image generation circuit according to claim 13, further comprising a vertical position conversion means for performing a predetermined conversion on the end point and the end point. 前記垂直位置変換手段は、前記画面表示方式としてインタレース方式が指定された場合において、奇数フィールドおよび偶数フィールドのそれぞれにおいて前記内側画像の垂直方向の開始点乃至終了点、前記枠の垂直方向の開始点乃至終了点および前記背景の垂直方向の開始点乃至終了点がそれぞれ連続する値となるよう変換を施すことを特徴とする請求項１４記載の画像生成回路。The vertical position conversion means, when the interlace method is designated as the screen display method, starts and ends the vertical direction of the inner image in each of the odd field and the even field, and starts the frame in the vertical direction. 15. The image generation circuit according to claim 14, wherein the conversion is performed such that points to end points and vertical start points to end points of the background have continuous values. 前記垂直位置変換手段は、前記画面表示方式としてインタレース方式が指定された場合において、奇数フィールドを表示するときには前記内側画像の垂直方向の開始点乃至終了点、前記枠の垂直方向の開始点乃至終了点および前記背景の垂直方向の開始点乃至終了点のそれぞれについて１を加えて２で割った値になるよう変換を施し、偶数フィールドを表示するときには前記内側画像の垂直方向の開始点乃至終了点、前記枠の垂直方向の開始点乃至終了点および前記背景の垂直方向の開始点乃至終了点のそれぞれについて２で割った値になるよう変換を施すことを特徴とする請求項１４記載の画像生成回路。The vertical position conversion means, when the interlaced method is specified as the screen display method, when displaying an odd field, a vertical start point or an end point of the inner image, a vertical start point or a vertical point of the frame. The end point and the vertical start point or end point of the background are converted so that they become values obtained by adding 1 and dividing by two. When an even field is displayed, the vertical start point or end point of the inside image is displayed. 15. The image according to claim 14, wherein each of the points, the vertical start and end points of the frame, and the vertical start and end points of the background is converted to be a value obtained by dividing by two. Generation circuit. 前記選択信号を生成する手段は、
画面表示位置の各々について前記内側画像の表示が有効であるか否かを示す画像バリッド信号を生成する手段と、
前記画面表示位置の各々について前記枠の表示が有効であるか否かを示す枠バリッド信号を生成する手段と、
前記画面表示位置の各々について前記背景の表示が有効であるか否かを示す背景バリッド信号を生成する手段と、
前記枠バリッド信号よりも前記画像バリッド信号の優先度を高くし、前記背景バリッド信号よりも前記枠バリッド信号の優先度を高くして、前記内側画像、前記枠および前記背景の何れを表示すべきかを前記画面表示位置の各々について選択する前記選択信号を生成する優先度決定手段とを具備する
ことを特徴とする請求項１１記載の画像生成回路。The means for generating the selection signal includes:
Means for generating an image valid signal indicating whether the display of the inner image is valid for each of the screen display positions,
Means for generating a frame valid signal indicating whether or not the display of the frame is valid for each of the screen display positions,
Means for generating a background valid signal indicating whether display of the background is valid for each of the screen display positions,
Which of the inner image, the frame and the background should be displayed, with the priority of the image valid signal being higher than the frame valid signal and the priority of the frame valid signal being higher than the background valid signal. 12. The image generation circuit according to claim 11, further comprising: a priority determination unit configured to generate the selection signal for selecting each of the screen display positions. 前記内側画像の表示位置は、前記内側画像の水平方向および垂直方向の開始点と水平方向および垂直方向の終了点とを備え、
前記画像バリッド信号を生成する手段は、前記画像表示位置の各々について水平方向位置が前記内側画像の開始点と終了点との間にあり且つ垂直方向位置が前記内側画像の開始点と終了点との間にある場合に前記内側画像の表示が有効である旨を前記画像バリッド信号により示し、
前記枠の表示位置は、前記枠の水平方向および垂直方向の開始点と水平方向および垂直方向の終了点とを備え、
前記枠バリッド信号を生成する手段は、画像表示位置の各々について水平方向位置が前記枠の開始点と終了点との間にあり且つ垂直方向位置が前記枠の開始点と終了点との間にある場合に前記枠の表示が有効である旨を前記枠バリッド信号により示し、
前記枠の表示位置は、前記枠の水平方向および垂直方向の開始点と水平方向および垂直方向の終了点とを備え、
前記背景バリッド信号を生成する手段は、画像表示位置の各々について水平方向位置が前記背景の開始点と終了点との間にあり且つ垂直方向位置が前記背景の開始点と終了点との間にある場合に前記枠の表示が有効である旨を前記背景バリッド信号により示す
ことを特徴とする請求項１７記載の画像生成回路。The display position of the inner image includes a horizontal and vertical start point and a horizontal and vertical end point of the inner image,
The means for generating the image valid signal is such that for each of the image display positions, a horizontal position is between a start point and an end point of the inner image, and a vertical position is a start point and an end point of the inner image. In the case between, indicating that the display of the inner image is valid by the image valid signal,
The display position of the frame includes a horizontal and vertical start point and a horizontal and vertical end point of the frame,
The means for generating the frame valid signal is such that for each of the image display positions, the horizontal position is between the start point and the end point of the frame, and the vertical position is between the start point and the end point of the frame. In some cases, the frame valid signal indicates that the display of the frame is valid,
The display position of the frame includes a horizontal and vertical start point and a horizontal and vertical end point of the frame,
The means for generating the background valid signal includes a horizontal position between each of the image display positions between the start point and the end point of the background, and a vertical position between the start point and the end point of the background. 18. The image generation circuit according to claim 17, wherein in some cases, the fact that the display of the frame is valid is indicated by the background valid signal. 前記画像の表示データ、前記枠の表示データおよび前記背景の表示データは、それぞれ色情報を含むことを特徴とする請求項１１記載の画像生成回路。The image generation circuit according to claim 11, wherein the display data of the image, the display data of the frame, and the display data of the background each include color information. 前記色情報は、輝度情報と色差情報とを含むことを特徴とする請求項１９記載の画像生成回路。20. The image generation circuit according to claim 19, wherein the color information includes luminance information and color difference information. 前記色情報は、さらに透明度情報を含むことを特徴とする請求項２０記載の画像生成回路。The image generation circuit according to claim 20, wherein the color information further includes transparency information. 画像の表示位置を定義する情報を保持する位置定義レジスタと、
この位置定義レジスタに保持された前記画像の表示位置を定義する情報に基づいて前記画像の内側の所定領域に枠を設けてこの枠の表示位置および前記枠に囲まれた内側画像の表示位置を生成する手段と、
前記内側画像の表示位置および前記枠の表示位置に基づいて選択信号を生成する手段と、
前記選択信号に基づいて前記画像の表示データおよび前記枠の表示データの何れかを選択する手段と
を具備することを特徴とする画像表示装置。A position definition register holding information defining an image display position;
Based on the information defining the display position of the image held in the position definition register, a frame is provided in a predetermined area inside the image, and the display position of the frame and the display position of the inner image surrounded by the frame are determined. Means for generating;
Means for generating a selection signal based on the display position of the inner image and the display position of the frame,
Means for selecting one of the display data of the image and the display data of the frame based on the selection signal. 外部からの指示に応じて前記位置定義レジスタを更新する制御部をさらに具備することを特徴とする請求項２２記載の画像表示装置。23. The image display device according to claim 22, further comprising a control unit that updates the position definition register in response to an external instruction. ユーザからの指示を受けるインタフェースと、
このインタフェースの受けた前記指示に応じて前記位置定義レジスタを更新する制御部と
をさらに具備することを特徴とする請求項２２記載の画像表示装置。An interface for receiving instructions from the user,
23. The image display device according to claim 22, further comprising: a control unit that updates the position definition register according to the instruction received by the interface. 画像の表示位置を定義する情報に基づいて前記画像の内側の所定領域に枠を設けてこの枠の表示位置および前記枠に囲まれた内側画像の表示位置を生成する手順と、
前記内側画像の表示位置および前記枠の表示位置に基づいて選択信号を生成する手順と、
前記選択信号に基づいて前記画像の表示データおよび前記枠の表示データの何れかを選択する手順と
を具備することを特徴とする画像生成方法。A step of providing a frame in a predetermined area inside the image based on information defining a display position of the image, and generating a display position of the frame and a display position of an inner image surrounded by the frame;
A step of generating a selection signal based on the display position of the inner image and the display position of the frame,
Selecting one of the display data of the image and the display data of the frame based on the selection signal. 画像の表示位置を定義する情報に基づいて前記画像の内側の所定領域に内枠を設けてこの内枠に囲まれた内側画像の表示位置を生成する手順と、
前記画像の外側の所定領域に外枠を設けてこの外枠と前記内枠とをあわせた枠の表示位置を生成する手順と、
前記内側画像の表示位置および前記枠の表示位置に基づいて選択信号を生成する手順と、
前記選択信号に基づいて前記画像の表示データおよび前記枠の表示データの何れかを選択する手順と
を具備することを特徴とする画像生成方法。A procedure of providing an inner frame in a predetermined area inside the image based on information defining a display position of the image and generating a display position of the inner image surrounded by the inner frame,
A procedure of providing an outer frame in a predetermined area outside the image and generating a display position of a frame combining the outer frame and the inner frame,
A step of generating a selection signal based on the display position of the inner image and the display position of the frame,
Selecting one of the display data of the image and the display data of the frame based on the selection signal. 画像の表示位置を定義する情報に基づいて前記画像の内側の所定領域に内枠を設けてこの内枠に囲まれた内側画像の表示位置を生成する手順と、
前記画像の外側の所定領域に外枠を設けてこの外枠と前記内枠とをあわせた枠の表示位置を生成する手順と、
背景の表示位置を定義する情報に基づいてこの背景の表示位置を生成する手順と、
前記内側画像の表示位置と前記枠の表示位置と前記背景の表示位置とに基づいて選択信号を生成する手順と、
前記選択信号に基づいて前記画像の表示データ、前記枠の表示データおよび前記背景の表示データの何れかを選択する手順と
を具備することを特徴とする画像生成方法。A procedure of providing an inner frame in a predetermined area inside the image based on information defining a display position of the image and generating a display position of the inner image surrounded by the inner frame,
A procedure of providing an outer frame in a predetermined area outside the image and generating a display position of a frame combining the outer frame and the inner frame,
Generating a background display position based on information defining the background display position,
A step of generating a selection signal based on the display position of the inner image, the display position of the frame, and the display position of the background,
Selecting one of the display data of the image, the display data of the frame, and the display data of the background based on the selection signal.
JP2002199340A 2002-07-08 2002-07-08 Image display apparatus, image generating circuit and image generating method Pending JP2004048118A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002199340A JP2004048118A (en) 2002-07-08 2002-07-08 Image display apparatus, image generating circuit and image generating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002199340A JP2004048118A (en) 2002-07-08 2002-07-08 Image display apparatus, image generating circuit and image generating method

Publications (1)

Publication Number Publication Date
JP2004048118A true JP2004048118A (en) 2004-02-12

Family

ID=31706503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002199340A Pending JP2004048118A (en) 2002-07-08 2002-07-08 Image display apparatus, image generating circuit and image generating method

Country Status (1)

Country Link
JP (1) JP2004048118A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054824A (en) * 2004-08-16 2006-02-23 Funai Electric Co Ltd Projection image display device
EP1672479A2 (en) * 2004-12-20 2006-06-21 Samsung Electronics Co., Ltd. Image display apparatus and method of operating such

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272679A (en) * 1986-05-20 1987-11-26 Sharp Corp Display system for sound multiplex broadcasting of slave picture side in television receiver
JPS62272680A (en) * 1986-05-20 1987-11-26 Sharp Corp Display system for slave picture side in television receiver
JPS63169184A (en) * 1987-01-05 1988-07-13 Toshiba Corp Color television receiver with multi-frame display
JPH01264376A (en) * 1988-04-15 1989-10-20 Hitachi Ltd Signal processing circuit capable of displaying plural pictures
JPH0282765A (en) * 1988-09-19 1990-03-23 Sanyo Electric Co Ltd Double screen display control circuit and video equipment provided with same
JPH0759024A (en) * 1993-08-12 1995-03-03 Toshiba Corp Multi-screen television receiver
JPH07131735A (en) * 1993-11-02 1995-05-19 Toshiba Corp Television receiver
JPH11305917A (en) * 1998-04-17 1999-11-05 Canon Inc Image display system
JP2000101945A (en) * 1998-09-22 2000-04-07 Sony Corp Display signal generator and display signal generating method
JP2000305543A (en) * 1999-02-19 2000-11-02 Canon Inc Multi-image display system and multi-image display method
JP2001103392A (en) * 1999-09-29 2001-04-13 Nec Ic Microcomput Syst Ltd Image frame generating circuit and digital television system using it

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272679A (en) * 1986-05-20 1987-11-26 Sharp Corp Display system for sound multiplex broadcasting of slave picture side in television receiver
JPS62272680A (en) * 1986-05-20 1987-11-26 Sharp Corp Display system for slave picture side in television receiver
JPS63169184A (en) * 1987-01-05 1988-07-13 Toshiba Corp Color television receiver with multi-frame display
JPH01264376A (en) * 1988-04-15 1989-10-20 Hitachi Ltd Signal processing circuit capable of displaying plural pictures
JPH0282765A (en) * 1988-09-19 1990-03-23 Sanyo Electric Co Ltd Double screen display control circuit and video equipment provided with same
JPH0759024A (en) * 1993-08-12 1995-03-03 Toshiba Corp Multi-screen television receiver
JPH07131735A (en) * 1993-11-02 1995-05-19 Toshiba Corp Television receiver
JPH11305917A (en) * 1998-04-17 1999-11-05 Canon Inc Image display system
JP2000101945A (en) * 1998-09-22 2000-04-07 Sony Corp Display signal generator and display signal generating method
JP2000305543A (en) * 1999-02-19 2000-11-02 Canon Inc Multi-image display system and multi-image display method
JP2001103392A (en) * 1999-09-29 2001-04-13 Nec Ic Microcomput Syst Ltd Image frame generating circuit and digital television system using it

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054824A (en) * 2004-08-16 2006-02-23 Funai Electric Co Ltd Projection image display device
EP1672479A2 (en) * 2004-12-20 2006-06-21 Samsung Electronics Co., Ltd. Image display apparatus and method of operating such
EP1672479A3 (en) * 2004-12-20 2008-10-08 Samsung Electronics Co., Ltd. Image display apparatus and method of operating such

Similar Documents

Publication Publication Date Title
US8289345B2 (en) Display device
EP1199888B1 (en) Image data output device and receiving device
WO2011068672A1 (en) Method and apparatus for processing video and graphics data to create a composite output image having independent and separate layers of video and graphics display planes
US20100165200A1 (en) Display control device, display control method and display control program
US8736757B2 (en) Shared memory multi video channel display apparatus and methods
JP5614098B2 (en) Video display device, frame rate conversion device, and display method
JP2002335444A (en) Multi-screen display device, multi-screen display method, recording medium, and program
JP2002010165A (en) Multiscreen display and method therefor
US7428018B2 (en) Apparatus and method for adjusting screen
JP2003198975A (en) Video display
JP2009267612A (en) Image processor, and image processing method
JP2004048118A (en) Image display apparatus, image generating circuit and image generating method
WO2008032744A1 (en) Video processing device and video processing method
JP5189205B2 (en) Image processing apparatus, control method for image processing apparatus, control program for image processing apparatus, and recording medium recording control program
JP2004040696A (en) Video image format converting apparatus and digital broadcasting receiving apparatus
JP2003158748A (en) Method and device for processing image
JP2002125172A (en) Video signal magnification reduction circuit and television receiver using it
JP2006154498A (en) Format conversion device, format conversion method, image display device using format conversion device, and image display method therefor
JP5743540B2 (en) Video processing apparatus and control method thereof
JP2006033253A (en) Digital television receiver, digital television receiving method, and digital television receiving program
JPH07162779A (en) Multiscreen display television receiver
JP4420035B2 (en) Broadcast receiver
JP2006253925A (en) Display control device and program picture-recording device
JP4110363B2 (en) Image processing apparatus, image processing method, and image display apparatus
JPH1155592A (en) Television receiver

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071009