JP2004048048A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2004048048A JP2004048048A JP2003323553A JP2003323553A JP2004048048A JP 2004048048 A JP2004048048 A JP 2004048048A JP 2003323553 A JP2003323553 A JP 2003323553A JP 2003323553 A JP2003323553 A JP 2003323553A JP 2004048048 A JP2004048048 A JP 2004048048A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- conductor
- pad
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は,チップサイズパッケージを用い,マルチチップ化した半導体装置およびその製造方法およびその試験方法に関するものである。。 The present invention relates to a multi-chip semiconductor device using a chip size package, a method of manufacturing the same, and a method of testing the same. .
近年の電子機器の小型化に伴い,半導体装置を実装する際,高密度実装を可能にするさまざまな方法が検討されている。そのなかで,半導体装置の小型化と,複数の部品実装の高密度化を進める方法がある。半導体装置の小型化については,ICチップを内蔵する半導体パッケージの小型化が検討され,ICチップとほぼ同一のサイズをもつチップサイズパッケージ(以下,CSPと略す)と称する半導体パッケージがある。複数の部品実装の高密度化については,複数のICチップやその他の部品を単一のモジュールあるいはパッケージに内蔵した,マルチチップモジュール(以下,MCMと略す)あるいはマルチチップパッケージ(以下,MCPと略す)がある。 (4) With the recent miniaturization of electronic devices, various methods for enabling high-density mounting when mounting semiconductor devices are being studied. Among them, there is a method of reducing the size of a semiconductor device and increasing the density of a plurality of component mountings. As for miniaturization of semiconductor devices, miniaturization of a semiconductor package containing an IC chip has been studied, and there is a semiconductor package called a chip size package (hereinafter abbreviated as CSP) having substantially the same size as the IC chip. To increase the density of mounting of a plurality of components, a multi-chip module (hereinafter abbreviated as MCM) or a multi-chip package (hereinafter abbreviated as MCP) in which a plurality of IC chips and other components are incorporated in a single module or package. ).
従来のCSPの構造の一例を図17に示す。ICチップ1上にはアルミ電極パッド2が形成されている。アルミ電極パッド2は,ICチップ1の内部集積回路と電気的に接続されている。アルミ電極パッド2に接続して,その上には,柱状の導体である銅ポスト5が形成されている。樹脂30は,上記導体およびICチップ1の少なくとも集積回路形成面を封止している。
FIG. 17 shows an example of the structure of a conventional CSP. An
銅ポスト5上および,樹脂30上の所定位置には,表面に金,スズ等のメッキが施された再配線パターン6が間隔をおいて複数形成されている。再配線パターン6上には,外部接続端子用のハンダボール7が形成されている。アルミ電極パッド2,銅ポスト5,再配線パターン6,ハンダボール7は電気的に接続されている。これにより,ICチップ1の内部集積回路は外部基板と電気的に接続可能となっている。このようにして,ICチップ1とほぼ同一サイズのパッケージを構成している。
(4) At predetermined positions on the
しかしながら,上記のCSPの中でも,特にインターポーザーと称する中間基板を内蔵しないCSPは,その外形サイズと構造から複数のICチップを内蔵できず,MCP化するのが困難であった。そのため,実装基板上の複数の半導体パッケージを電気的に配線する場合,配線長が長くなり,高密度実装のみならず最終的な電子機器の高速化という点においても障害になっていた。 However, among the CSPs described above, a CSP that does not include an intermediate substrate called an interposer in particular cannot incorporate a plurality of IC chips due to its outer size and structure, and is difficult to be MCP. Therefore, when a plurality of semiconductor packages on a mounting board are electrically wired, the wiring length becomes long, which has been an obstacle not only in high-density mounting but also in speeding up of final electronic devices.
一方,インターポーザーを内蔵する半導体パッケージにおいては,複数のICチップをインターポーザー上に実装可能であるが,パッケージサイズがICチップより大きくなり,さらにインターポーザーを内蔵するためパッケージのコストが高価になるという問題があった。 On the other hand, in a semiconductor package having a built-in interposer, a plurality of IC chips can be mounted on the interposer, but the package size is larger than the IC chip, and the cost of the package is increased because the interposer is built in. There was a problem.
本発明は,このような問題に鑑みてなされたもので,その目的とするところは,インターポーザーを内蔵しないCSPにおいてMCP化が可能な半導体装置およびその製造方法およびその試験方法を提供することにある。 The present invention has been made in view of such a problem, and an object of the present invention is to provide a semiconductor device capable of MCP in a CSP without a built-in interposer, a method of manufacturing the same, and a method of testing the same. is there.
上記課題を解決するために,本発明のある観点によれば,主表面を有する第1のICチップと,前記第1のICチップの主表面上に形成される導体と,集積回路が形成された第1面と該第1面と対向する第2面とを有し,該第1面が前記第1のICチップの主表面と対向するように該第1のICチップの主表面上に設けられる第2のICチップと,前記導体と,前記第2のICチップとを電気的に接続する電極接続材料と,前記導体上に設けられ,該導体と電気的に接続される柱状導体と,前記柱状導体の一端を露出するように,前記第1のICチップの主表面と前記導体と前記第2のICチップの第2面及び側面とを覆う樹脂とを備えたことを特徴とする半導体装置が提供される。 In order to solve the above problems, according to an aspect of the present invention, a first IC chip having a main surface, a conductor formed on the main surface of the first IC chip, and an integrated circuit are formed. A first surface and a second surface facing the first surface. The first surface is on the main surface of the first IC chip such that the first surface faces the main surface of the first IC chip. A second IC chip provided, the conductor, an electrode connection material for electrically connecting the second IC chip, and a columnar conductor provided on the conductor and electrically connected to the conductor. And a resin covering the main surface of the first IC chip, the conductor, and the second surface and the side surface of the second IC chip so as to expose one end of the columnar conductor. A semiconductor device is provided.
上記半導体装置において,樹脂から露出した柱状導体の一端に,接続材料を設けることが好ましい。また,第1のICチップの主表面上に形成され,第1のICチップの主表面に形成されたパッドと電気的に接続される第2の導体と,一端が樹脂から露出するように第2の導体上に設けられ,導体と電気的に接続される第2の柱状導体とを備えることが好ましく,また,樹脂から露出した第2の柱状導体の一端に,第2の接続材料を設けることが好ましい。なお,第1のICチップの外縁部から前記第パッドまでの距離は,該第1のICチップの外縁部から前記第2の柱状導体までの距離よりも短いように構成してもよく,第1のICチップの側面と前記樹脂の側面には,ダイシングによって切断された切断面が形成されるように構成してもよい。 (4) In the above semiconductor device, it is preferable to provide a connection material at one end of the columnar conductor exposed from the resin. A second conductor formed on the main surface of the first IC chip and electrically connected to a pad formed on the main surface of the first IC chip; and a second conductor so that one end is exposed from the resin. A second columnar conductor provided on the second conductor and electrically connected to the conductor, and a second connection material is provided at one end of the second columnar conductor exposed from the resin. Is preferred. The distance from the outer edge of the first IC chip to the second pad may be shorter than the distance from the outer edge of the first IC chip to the second columnar conductor. A cut surface cut by dicing may be formed on a side surface of the one IC chip and a side surface of the resin.
上記課題を解決するために,本発明の別の観点によれば,第1のパッドが形成された主表面を有する第1のICチップと,前記第1のパッドの一部を露出するように,前記第1のICチップの主表面を覆う保護膜と,前記第1のパッド及び前記保護膜上に設けられ,前記第1のパッドと電気的に接続される導体と,第2のパッドが形成された第1面と該第1面と対向する第2面とを有し,該第1面が前記導体と対向するように該導体上に設けられ,電極接続材料を介して該第2のパッドと該導体とが電気的に接続される第2のICチップと,前記導体上に設けられ,該導体と電気的に接続される柱状導体と,前記柱状導体の一端を露出するように,前記保護膜と前記導体と前記第2のICチップの第2面及び側面とを覆う樹脂とにより構成されることを特徴とする半導体装置が提供される。 According to another aspect of the present invention, there is provided a first IC chip having a main surface on which a first pad is formed, and a method for exposing a part of the first pad. A protection film covering a main surface of the first IC chip, a conductor provided on the first pad and the protection film, and electrically connected to the first pad; and a second pad. It has a first surface formed and a second surface facing the first surface, the first surface is provided on the conductor so as to face the conductor, and the second surface is provided via an electrode connecting material. A second IC chip electrically connected to the pad and the conductor, a columnar conductor provided on the conductor and electrically connected to the conductor, and one end of the columnar conductor exposed. Composed of the protective film, the conductor, and a resin covering the second surface and the side surface of the second IC chip. The semiconductor device is provided which is characterized in that.
上記課題を解決するために,本発明の別の観点によれば,第1及び第2のパッドが形成された主表面を有する第1のICチップと,前記第1及び第2のパッドの一部を露出するように,前記第1のICチップの主表面を覆う保護膜と,前記第1のパッド及び前記保護膜上に設けられ,前記第1のパッドと電気的に接続される第1の導体と,前記第2のパッド及び前記保護膜上に設けられ,前記第2のパッドと電気的に接続される第2の導体と,第3のパッドが形成された第1面と該第1面と対向する第2面とを有し,該第1面が前記第1の導体と対向するように該第1の導体上に設けられ,電極接続材料を介して該第3のパッドと該第1の導体とが電気的に接続される第2のICチップと,前記第2の導体上に設けられ,該第2の導体と電気的に接続される柱状導体と,前記柱状導体の一端を露出するように,前記保護膜と前記第1及び第2導体と前記第2のICチップの第2面及び側面とを覆う樹脂とにより構成されることを特徴とする半導体装置が提供される。 According to another aspect of the present invention, there is provided a first IC chip having a main surface on which first and second pads are formed, and one of the first and second pads. A protective film covering a main surface of the first IC chip so as to expose a portion, and a first pad provided on the first pad and the protective film and electrically connected to the first pad. A second conductor provided on the second pad and the protective film and electrically connected to the second pad; a first surface on which a third pad is formed; A second surface facing the first pad, the first surface being provided on the first conductor such that the first surface faces the first conductor; A second IC chip to which the first conductor is electrically connected; and a second IC chip provided on the second conductor, wherein the second conductor is connected to the second conductor. And a resin that covers the protection film, the first and second conductors, and the second surface and the side surface of the second IC chip so that one end of the columnar conductor is exposed. There is provided a semiconductor device characterized by being constituted.
上記課題を解決するために,本発明の別の観点によれば,主表面を有する第1のICチップと,該第1のICチップの主表面上に搭載される第2のICチップとからなる半導体装置であって,前記第1のICチップは,前記主表面上に形成された導体上に,該導体と電気的に接続される柱状導体を有し,前記第2のICチップは,集積回路が形成され前記第1のICチップの主表面と対向する第1面と,該第1面と対向し裏面電極が形成される第2面と,該第2面上に形成され該裏面電極と電気的に接続される第2の柱状導体と,該第1裏面と該第2面とを貫通し該集積回路と該裏面電極とを電気的に接続する貫通電極とを有し,前記第1及び第2の導体の一端を残し,前記第1のICチップの主表面と前記第2のICチップの第2面とを覆う樹脂とにより構成されることを特徴とする半導体装置が提供される。 According to another embodiment of the present invention, there is provided a first IC chip having a main surface and a second IC chip mounted on the main surface of the first IC chip. Wherein the first IC chip has, on a conductor formed on the main surface, a columnar conductor electrically connected to the conductor, and the second IC chip includes: A first surface, on which an integrated circuit is formed, facing the main surface of the first IC chip; a second surface, facing the first surface, on which a back electrode is formed; and a back surface formed on the second surface, A second columnar conductor electrically connected to the electrode, and a through electrode penetrating through the first back surface and the second surface to electrically connect the integrated circuit to the back surface electrode; The main surface of the first IC chip and the second surface of the second IC chip are connected, leaving one end of the first and second conductors. The semiconductor device is provided, characterized in that is constituted by a Cormorant resin.
上記課題を解決するために,本発明の別の観点によれば,第1のパッドが形成された主表面を有する第1のICチップと,前記第1のパッド上に設けられ,該パッドと電気的に接続される柱状導体と,集積回路が形成された第1面と該第1面に対向する第2面とを有し,該第1面が前記第1のICチップの主表面と対向するように,該第1のICチップの主表面上に設けられる第2のICチップと,前記柱状導体の一端を露出するように,前記第1のICチップの主表面と前記第2のICチップの第2面及び側面とを覆う樹脂とにより構成されることを特徴とする半導体装置が提供される。 According to another aspect of the present invention, there is provided a first IC chip having a main surface on which a first pad is formed, and a first IC chip provided on the first pad. It has a columnar conductor to be electrically connected, a first surface on which an integrated circuit is formed, and a second surface facing the first surface, wherein the first surface is in contact with the main surface of the first IC chip. A second IC chip provided on the main surface of the first IC chip so as to face the main surface of the first IC chip and the second IC chip so as to expose one end of the columnar conductor. There is provided a semiconductor device comprising a resin for covering a second surface and a side surface of an IC chip.
上記課題を解決するために,本発明の別の観点によれば,第1のパッド及び該第1のパッドと電気的に接続されたポストが形成された主表面を有するウエハを準備する工程と,第2のパッド及び該第2のパッドと電気的に接続されたバンプが形成された第1面と該第1面に対向する第2面とを有する個片化されたICチップを準備する工程と,前記ICチップの第1面が前記ウエハの主表面に対向するように,該ICチップを該ウエハの主表面に搭載する工程と,前記ウエハの主表面及び前記ICチップを樹脂で覆う工程と,前記ポストの一端が露出するまで,前記樹脂を削る工程と,前記ウエハをダイシングする工程とを備えた半導体装置の製造方法が提供される。また,本発明の別の観点によれば,半導体集積回路が形成された複数のICチップを1つのパッケージの中に内蔵し,前記パッケージのサイズは内蔵される前記複数のICチップの中で最大のICチップのサイズと同等である半導体装置の製造方法であって,前記最大のICチップとなるICが形成されたウエハ上に外部接続用の導体を形成し,前記最大のICチップ以外の前記内蔵されるICチップに外部接続用の導体を形成し,前記ウエハ上に前記最大のICチップ以外の前記内蔵されるICチップをフェイスダウン実装にて搭載し,樹脂封止し,研磨あるいはエッチングにより半導体パッケージの同一表面に前記外部接続用の導体を露出させ,前記ウエハを切断してICチップを個片化することを特徴とする半導体装置の製造方法が提供される。 According to another embodiment of the present invention, there is provided a wafer having a main surface on which a first pad and a post electrically connected to the first pad are formed. Preparing an individualized IC chip having a first surface on which a second pad and a bump electrically connected to the second pad are formed, and a second surface facing the first surface. A step of mounting the IC chip on a main surface of the wafer such that a first surface of the IC chip faces a main surface of the wafer; and covering the main surface of the wafer and the IC chip with a resin. A method for manufacturing a semiconductor device, comprising: a step of cutting the resin until one end of the post is exposed; and a step of dicing the wafer. According to another aspect of the present invention, a plurality of IC chips on which a semiconductor integrated circuit is formed are incorporated in one package, and the size of the package is the largest among the plurality of embedded IC chips. A method for manufacturing a semiconductor device having a size equal to the size of an IC chip, wherein a conductor for external connection is formed on a wafer on which an IC serving as the largest IC chip is formed, and the conductor other than the largest IC chip is provided. A conductor for external connection is formed on the built-in IC chip, and the built-in IC chip other than the largest IC chip is mounted on the wafer by face-down mounting, resin-sealed, and polished or etched. A method of manufacturing a semiconductor device, characterized in that the conductor for external connection is exposed on the same surface of a semiconductor package, and the wafer is cut into individual IC chips. It is.
上記課題を解決するために,本発明の別の観点によれば,第1のパッドが形成された主表面を有する第1のICチップと,前記第1のパッド上に設けられ,該パッドと電気的に接続される柱状導体と,それぞれ集積回路が形成された第1面と該第1面に対向する第2面とを有し,それぞれ該第1面が前記第1のICチップの主表面と対向するように,それぞれ該第1のICチップの主表面上に設けられる複数の第2のICチップと,前記柱状導体の一端を露出するように,前記第1のICチップの主表面と前記複数の第2のICチップの第2面及び側面とを覆う樹脂とにより構成されることを特徴とする半導体装置が提供される。 According to another aspect of the present invention, there is provided a first IC chip having a main surface on which a first pad is formed, and a first IC chip provided on the first pad. It has a columnar conductor to be electrically connected, a first surface on which an integrated circuit is formed, and a second surface opposed to the first surface, each of which is a main surface of the first IC chip. A plurality of second IC chips respectively provided on the main surface of the first IC chip so as to face the surface; and a main surface of the first IC chip so as to expose one end of the columnar conductor. And a resin covering the second surface and the side surfaces of the plurality of second IC chips.
以上のように本発明によれば,インターポーザーを内蔵しないCSPにおいてMCP化が可能な半導体装置とその製造方法を提供できる。 As described above, according to the present invention, it is possible to provide a semiconductor device capable of forming an MCP in a CSP having no built-in interposer and a method of manufacturing the same.
以下,図面に基づいて本発明の実施の形態を詳細に説明する。なお,以下の説明および添付図面において,略同一の機能および構成を有する構成要素については,同一符号を付すことにより重複説明を省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following description and the accompanying drawings, components having substantially the same functions and configurations are denoted by the same reference numerals, and redundant description is omitted.
図1は本発明の第1の実施の形態を示す構造断面図である。支持基板となるICチップ101上に別のICチップ111がダイボンディングされてパッケージに内蔵されている。支持基板となるICチップ101とパッケージのサイズは同等である。
FIG. 1 is a structural sectional view showing a first embodiment of the present invention. Another
ICチップ101上にはパッド102と,2層の表面保護膜103,104が形成されている。パッド102はICチップ101の内部集積回路と電気的に接続されている。表面保護膜103および104は,集積回路の表面保護のためのものであり,パッド102上に開口部を有する。さらに,パッド102に接続し表面保護膜104上に導体105,導体105に接続して柱状の導体106,導体106上に接続材料107が形成されている。
パ ッ ド A
導体105,106によりパッド102からパッケージの外部端子へ電気的に接続でき,接続材料107により,パッケージを外部基板(図示せず)に接続できる。すなわち,一連の接続されたパッド102,導体105,106,接続材料107により,ICチップ101の内部集積回路と外部基板とを電気的に接続できる。
(4) The
表面保護膜104上には,ダイボンディング材料108を介してICチップ111がダイボンディングされている。ICチップ111は,支持基板となるICチップ101とは別のチップであり,ICチップ101より小さく,かつ同一パッケージに内蔵できる程薄く研削されている。
(4) An
ICチップ111上にはパッド112と,2層の表面保護膜113,114が形成されている。パッド112はICチップ111の内部集積回路と電気的に接続されている。表面保護膜113および114は,集積回路の表面保護のためのものであり,パッド112上に開口部を有する。さらに,パッド112に接続し表面保護膜114上に導体115,導体115に接続して柱状の導体116,導体116上に接続材料117が形成されている。そして,樹脂130は全てのICチップの少なくとも集積回路形成面を封止している。
(4) On the
導体115,116によりパッド112からパッケージの外部端子へ電気的に接続でき,接続材料117により,パッケージを外部基板へ接続できる。すなわち,一連の接続されたパッド112,導体115,116,接続材料117により,ICチップ111の内部集積回路とパッケージの外部基板とを電気的に接続できる。
(4) The
表面保護膜103,104および113,114は,それぞれICチップ101および111の表面保護膜である。ここでは表面保護膜103および113はシリコン酸化膜もしくはシリコン窒化膜とし,表面保護膜104および114はポリイミドなどの高分子樹脂からなる膜とする。これらの表面保護膜は単層構成でもよいが複合層構成にすることにより,ICチップ上の導体形成やダイボンディングなどの加工の影響,およびパッケージを基板へ接続した後の熱応力の影響から集積回路をより保護できる。
(4) The
導体105,115は,それぞれパッド102と導体106,パッド112と導体116を結ぶ導体配線である。ここではチタンおよび銅からなる複合層構成の金属材料によるものとする。この場合,チタン層はパッドや表面保護膜との密着性や拡散防止機能のために形成され,銅層は主として電気的な接続材料としての機能のために形成する。無論,単層構成でもよいし材料構成を問うものではない。複合層構成の場合の材料構成例については,クロム−銅,クロム−金,ニッケル−銅,ニッケル−金,チタン/タングステン−銅,チタン/タングステン−金等さまざまなものが考えられる。
The
導体106,116は,それぞれ導体105,115からパッケージ外部へ電気的接続を施すための導体で,少なくも樹脂130よりその一部が露出している必要がある。材料としては電気抵抗の低い材料が好ましく銅,金,アルミニウムなどが挙げられる。
The
なお,図1では支持基板となるICチップ以外の内蔵ICチップは,ICチップ111の1つしか示していないが,複数のICチップであってもよい。この点は,以下に述べる実施の形態についても同様である。ここで,支持基板となるICチップ101をロジック系チップとし,内蔵されるICチップ111をメモリ系チップとすれば,ロジック系とメモリ系の混載が可能となる。またICチップの組み合わせは上記に限定されるものではなく,メモリ系の半導体素子同士,ロジック系半導体素子同士でも可能である。
In FIG. 1, only one of the IC chips 111 is shown as the built-in IC chip other than the IC chip serving as the support substrate, but a plurality of IC chips may be used. This is the same for the embodiments described below. Here, if the
図8は,図1に示した構造の半導体パッケージを実装基板に実装した図である。ICチップ101,111を内蔵した半導体装置100が,実装基板150に実装基板上配線151により実装されている。なお,図8では半導体装置100の上下は図1とは逆になっている。半導体装置100を実装基板150に実装することにより,ICチップ101,111が実装基板上配線151に電気的に接続される。半導体装置100単体の状態ではICチップ101,111間は電気的には直接接続されていないが,実装基板150に実装した状態では実装基板上配線151を介して,ICチップ101とICチップ111は接続されている。
FIG. 8 is a view in which the semiconductor package having the structure shown in FIG. 1 is mounted on a mounting board. The semiconductor device 100 including the IC chips 101 and 111 is mounted on the mounting
以下に,図9を参照しながら,ICチップ101にICチップ111を搭載する方法を説明する。まず,ICチップ101においては,パッド102,表面保護膜103,104,導体105,106が形成された状態,ICチップ111においては,パッド112,表面保護膜113,114,導体115,116が形成された状態のものを準備する。ここで,ICチップ101は既にダイシングされ個片化されたものでもダイシング前のウエハ状態でもかまわない。
Hereinafter, a method of mounting the
ICチップ101へICチップ111をダイボンディングする際,ICチップ101が個片化されたICチップの場合は,図9(1)に示すように,個片化されたICチップ199を個片化されたICチップ191上にダイボンディング材料108でボンディングすることになる。ICチップ101がダイシング前のウエハ状態であれば図9(2)に示すように,個片化されたICチップ199をウエハ181上にダイボンディング材料108でボンディングすることになる。
When the
半導体パッケージには可能限界までの小型化が要求されるので,ICチップ101とICチップ111は可能な限り薄く並行にダイボンディングされることが望まれる。したがって,ダイボンディング材料108は薄くかつ均一な厚さが得られるものが好ましい。ダイボンディング材料108は,銀を主材料とする導電性ペーストや液状ポリイミド,シート状接着剤などさまざまなものが考えられる。
(4) Since the semiconductor package is required to be as small as possible, it is desirable that the
個片化されたICチップを支持基板となるICチップへ搭載する場合は,これら2つのICチップに傷が生じるなどの心配がない。一方,個片化されたICチップを個片化される前のウエハ状態のICへ搭載する場合は,以後の工程をウエハ単位で一括処理できるので製造が容易になるという利点がある。 (4) When the singulated IC chips are mounted on an IC chip serving as a support substrate, there is no fear that the two IC chips will be damaged. On the other hand, when the singulated IC chip is mounted on an IC in a wafer state before being singulated, there is an advantage that the subsequent steps can be collectively processed on a wafer basis, thereby facilitating the manufacture.
次に,図10を参照しながら,半導体パッケージの外部へ電気的接続を施すための柱状の導体106および116において,パッケージの同一表面に導体を露出させる方法について述べる。前述したICチップ101にICチップ111を搭載すると,その上に形成されている導体106および116は,一般に図10に示すように高さが不揃いとなる。柱状の導体106および116の形成は,厚膜レジストでパターンを形成しメッキにより行うか,既存の微細な柱状部品を接着・固定することにより行われる。しかし,ICチップ101にICチップ111を搭載した時に導体106および116の最上面が同一表面に均一に露出するように,上記の導体形成時に導体106および116の高さをあらかじめ調整するのは困難である。
Next, a method of exposing the
よって,ICチップ101にICチップ111を搭載し,導体106および116の高さが不揃いの状態で,両者の最上面より高い面1001まで樹脂130により封止する。次に,樹脂130を1002の面まで研磨もしくはエッチングする。この時,導体106および116も同時に研磨もしくはエッチングする。これにより,各IC上に形成された柱状の導体106および116を,パッケージの同一表面に露出することができる。
Accordingly, the
次に,本発明で提供するMCP化された半導体装置の電気的試験方法について説明する。これには,半導体装置の状態により2つの方法が考えられる。1つは,MCP化された半導体装置が個片化された状態であり,その個片化された1つのパッケージ毎に試験する方法である。もう1つの方法は,支持基板となるICがウエハの状態であり,かつ内蔵されるICチップが搭載され樹脂封止され柱状導体が露出した時点で試験する方法である。 Next, the electrical test method of the MCP semiconductor device provided by the present invention will be described. For this, there are two methods depending on the state of the semiconductor device. One is a method in which the MCP semiconductor device is singulated, and a test is performed for each singulated package. Another method is a test method in which an IC serving as a support substrate is in a wafer state, and a built-in IC chip is mounted, resin-sealed and a columnar conductor is exposed.
前者の試験方法は,個別に試験を行うことができるので,確実に試験が行われ,不良品については判明した時点で良品と分別可能である。後者の試験方法は,いわゆるブロービング方式が応用可能で,前者の試験方法と比較すると特別な試験用ソケットなどの特殊な治具を準備する必要がない。いずれにしても,内蔵される各ICを個々に試験した後組み合わせるだけではなく,MCP化された半導体装置で電気的試験を行うことにより,内蔵される複数のIC間の電気的接続,および組み合わせて初めて確認可能な機能の試験が可能になる。 (4) The former test method can be performed individually, so that the test can be performed reliably, and defective products can be separated from good products when they are identified. A so-called blowing method can be applied to the latter test method, and it is not necessary to prepare a special jig such as a special test socket as compared with the former test method. In any case, not only are the built-in ICs individually tested and then combined, but also the electrical connection between the built-in multiple ICs and the combination are performed by conducting an electrical test on the MCP semiconductor device. Only the functions that can be confirmed can be tested.
以上より,本実施の形態によれば,以下に述べる多数の効果が得られる。インターポーザーを使用することなく,複数のICチップを内蔵できるMCPであり,かつそのパッケージサイズは内蔵されるICチップの中で最大のものと同サイズでよいため,実装基板上に高密度実装が可能になる。また,複数のICチップが半導体パッケージに内蔵され,全て樹脂封止されているので,パッケージ外部に別のICチップを装着したものに比較して耐湿性等における信頼性が高い。複数のICチップを同時に実装できるので,実装基板に対する実装加工工程が少なくなりコストが低減できる。実装基板に1つのMCPを実装することにより,内蔵された複数のICチップを同時に電気的に接続することができる。 As described above, according to the present embodiment, a number of effects described below can be obtained. An MCP that can incorporate multiple IC chips without using an interposer, and its package size can be the same size as the largest of the built-in IC chips. Will be possible. Also, since a plurality of IC chips are built in the semiconductor package and all are sealed with resin, the reliability such as moisture resistance is higher than that in which another IC chip is mounted outside the package. Since a plurality of IC chips can be mounted at the same time, the number of mounting processing steps for the mounting substrate is reduced, and the cost can be reduced. By mounting one MCP on the mounting board, a plurality of built-in IC chips can be electrically connected simultaneously.
また,支持基板となるICが個片化された状態の場合は,個片化されたICチップ上に別の個片化されたICチップを搭載するので,個片化される前に隣接していたICチップに傷をつけるなどの不具合がなくなる。支持基板となるICがウエハ状態の場合は,ウエハ上に複数の個片化されたICチップを搭載し,以後の工程となる樹脂封止および導体露出,端子処理をウエハ単位で一括処理できるので,製造が容易になる。 In the case where the IC serving as the support substrate is singulated, another singulated IC chip is mounted on the singulated IC chip. This eliminates problems such as scratching the IC chip. When the IC serving as the support substrate is in a wafer state, a plurality of individualized IC chips are mounted on the wafer, and the subsequent processes such as resin sealing, conductor exposure, and terminal processing can be performed collectively on a wafer basis. , Manufacture becomes easy.
支持基板となるIC上に複数の個片化されたICチップを搭載し,樹脂封止後各IC上に形成された柱状の導体を樹脂とともに研磨しあるいはエッチングすることにより,容易に半導体パッケージの同一表面に柱状の導体を均一に露出させることができる。 A plurality of singulated IC chips are mounted on an IC serving as a support substrate, and after encapsulating with a resin, the columnar conductor formed on each IC is polished or etched together with a resin, thereby easily forming a semiconductor package. The columnar conductor can be uniformly exposed on the same surface.
1つの半導体パッケージに複数のICチップが内蔵された状態で電気的検査を行う試験方法を採用することにより,確実に試験が行われるとともに不良品についてはその時点で良品と分別することが可能である。支持基板となるICがウエハの状態であり,他の個片化されたICチップを搭載し,樹脂封止し,支持基板となるICを個片化する前に電気的検査を行う試験方法の場合は,いわゆるブロービング方式が応用可能で前者の試験方法と比較して特別に試験用ソケットなど特殊な治具の準備を必要としない。MCP化された半導体装置で電気的試験を行うことにより,内蔵される複数のIC間の電気的接続,および組み合わせて初めて確認可能な機能の試験が可能になる。 By adopting a test method that conducts an electrical inspection in a state where a plurality of IC chips are built in one semiconductor package, it is possible to reliably perform the test and to separate defective products from non-defective products at that time. is there. A test method in which an IC serving as a supporting substrate is in a wafer state, another singulated IC chip is mounted, resin-sealed, and an electrical inspection is performed before singulating the IC serving as a supporting substrate. In this case, a so-called blowing method can be applied, and it is not necessary to prepare a special jig such as a test socket as compared with the former test method. By performing an electrical test on a semiconductor device that has been made into an MCP, an electrical connection between a plurality of built-in ICs and a test of a function that can be confirmed only when combined are possible.
図2は,本発明の第2の実施の形態を示す構造断面図である。本実施の形態では,導体105の1つが導体205に代替されている。導体205はICチップ111のダイボンディング領域まで延長され,その上にICチップ111がダイボンディング材料208によりボンディングされている。ダイボンディング材料208は導電性を有する。
FIG. 2 is a structural sectional view showing a second embodiment of the present invention. In the present embodiment, one of the
このような構造により,ICチップ111の裏面は,接続材料107およびICチップ101の内部集積回路と,ダイボンディング材料208,導体205を介して電気的に接続されている。よって,図2で示す半導体装置を実装基板に接続すると,接続材料107,導体205,ダイボンディング材料208を介してICチップ111の裏面電位を固定できる。
With this structure, the back surface of the
本実施の形態によれば,第1の実施の形態の効果に加えて,半導体パッケージに内蔵されるICチップの裏面電位を固定することができ,半導体装置の安定した機能が得られる。 According to the present embodiment, in addition to the effects of the first embodiment, the back potential of the IC chip built in the semiconductor package can be fixed, and a stable function of the semiconductor device can be obtained.
図3は,本発明の第3の実施の形態を示す構造断面図である。本実施の形態では,第1の実施の形態における導体105および115に代わり,導体305および315が設けられ,そして新たにICチップ111の側面に絶縁材料309が設けられている。導体305および315は延長され絶縁材料309の表面を介して接続されている。
FIG. 3 is a structural sectional view showing a third embodiment of the present invention. In the present embodiment,
導体305および315が接続されたことにより,支持基板となるICチップ101と内蔵されるICチップ111がパッケージ内部で電気的に接続される。また,ICチップ101上に複数のICチップをダイボンディングする場合,それらのICチップにも導体305および315と同様の導体を設け,適宜配置することにより,支持基板以外の内蔵される複数のICチップ間を電気的に接続することができる。なお,本実施の形態においては導体116,接続材料117は必ずしも必要ではない。
(4) By connecting the
本実施の形態によれば,第1の実施の形態の効果に加えて,半導体パッケージに内蔵される複数のICチップ間の電気的接続を半導体パッケージ内部で施すことが可能である。これにより,内蔵されるICチップ間の電気的接続を考慮した配線を,半導体装置を接続する接続基板上に形成する必要がない。また,半導体パッケージに内蔵される複数のICチップ間の電気的接続がより短い配線を使用し施すことが可能になるため,半導体装置の高速化が図れる。 According to the present embodiment, in addition to the effects of the first embodiment, electrical connection between a plurality of IC chips built in the semiconductor package can be made inside the semiconductor package. Accordingly, it is not necessary to form a wiring in consideration of the electrical connection between the built-in IC chips on the connection substrate for connecting the semiconductor device. Further, since the electrical connection between the plurality of IC chips built in the semiconductor package can be made using shorter wiring, the speed of the semiconductor device can be increased.
図4は,本発明の第4の実施の形態を示す構造断面図である。本実施の形態ではさらに,表面保護膜104に代わり表面保護膜104よりも厚みを増した表面保護膜404を設けている。そして,表面保護膜404は,ICチップ111と同等サイズの孔部,およびパッド102上に設けられた開口部を有する。ICチップ111は,孔部に埋め込まれてダイボンディングされる。導体405はパッド102に接続した後は表面保護膜404の表面上を延長し,導体415と接続している。ここで,表面保護膜404の材料としてはポリイミドなどの高分子樹脂を用いている。
FIG. 4 is a structural sectional view showing a fourth embodiment of the present invention. In this embodiment, a
導体405および415が接続されたことにより,支持基板となるICチップ101と内蔵されるICチップ111がパッケージ内部で電気的接続される。また,ICチップ101上に複数のICチップをダイボンディングする場合,それら複数の内蔵されるICチップ間も,支持基板となるICチップの表面に形成される導体を介して電気的に接続される。さらに,厚みを増した表面保護膜404に孔部を設けその中にICチップ111を埋め込むようにしたことにより,支持基板となるICチップ101にダイボンディングされるICチップ111の厚さによって生じる段差を少なくとも第3の実施の形態に比較して改善できる。
(4) By connecting the
このような構造は,個片化されたICチップを個片化される前のウエハ状態のICへ搭載する製造方法を選択する場合に有利となる。というのは,ウエハおよびICチップ111の表面に同時に導体形成およびそのパターニングを施すことができ,導体405と415を電気的に接続する構造の形成が一括して行えるからである。また,半導体パッケージの内部の樹脂封止される面がより平坦化されるため,樹脂130による封止も容易になる。なお,本実施の形態においては導体116,接続材料117は必ずしも必要ではない。
(4) Such a structure is advantageous in selecting a manufacturing method for mounting the singulated IC chips on ICs in a wafer state before singulation. This is because a conductor and a pattern thereof can be simultaneously formed on the surface of the wafer and the
本実施の形態によれば,第3の実施の形態の効果に加えて,支持基板となるICチップにダイボンディングされるICチップの厚さによって生じる段差が改善されているため,支持基板となるICチップ上の導体と内蔵されるそれ以外のICチップ上の導体を電気的に接続する構造の形成が容易になる。また,樹脂封止も容易になる。 According to the present embodiment, in addition to the effect of the third embodiment, since the step caused by the thickness of the IC chip die-bonded to the IC chip serving as the support substrate is improved, it becomes a support substrate. This facilitates formation of a structure for electrically connecting the conductors on the IC chip and the conductors on the other IC chips to be incorporated. Also, resin sealing is facilitated.
図5は,本発明の第5の実施の形態を示す構造断面図である。本実施の形態が前述の実施の形態と大きく異なる点は,支持基板となるICチップ101上に,別のICチップ511がフェイスダウンボンディングされてパッケージに内蔵されている点である。ICチップ511は,支持基板となるICチップ101とは別のチップであり,ICチップ101より小さく,かつ同一パッケージに内蔵できる程薄く研削されている。
FIG. 5 is a structural sectional view showing a fifth embodiment of the present invention. The present embodiment is significantly different from the above-described embodiment in that another
ICチップ511にはパッド512と,表面保護膜513が形成されている。パッド512はICチップ511の内部集積回路と電気的に接続されている。表面保護膜513は,集積回路の表面保護のためのものであり,ICチップ512表面を覆い,パッド512上に開口部を有する。さらに,パッド512に接続し表面保護膜513の外側に電極接続材料518が形成されている。電極接続材料518としては,例えばバンプ電極や印刷などで形成される導電性樹脂などを用いることができる。ICチップ101のパッド102に接続している導体505は,第1の実施の形態の導体105に比べ延長されて形成され,電極接続材料518と電気的に接続されている。
(4) A
導体505と電極接続材料518が接続されたことにより,支持基板となるICチップ101と内蔵されるICチップ511がパッケージ内部で電気的接続される。また,支持基板となるICチップ101以外の複数の内蔵されるチップ間も,支持基板となるICチップの表面に形成される導体を介して電気的接続される。また,ICチップ511は,電極接続材料518により外部端子と接続するため,前述の実施の形態で用いた導体115,116,接続材料117等が不要になる。また,導体115,116がないため,1層の表面保護膜513だけで十分となり,表面保護膜114も不要になる。
(4) Since the
本実施の形態によれば,第1の実施の形態の効果に加えて,半導体パッケージに内蔵される複数のICチップ間の電気的接続を半導体パッケージ内部で施すことが可能である。これにより,内蔵されるICチップ間の電気的接続を考慮した配線を,半導体装置を接続する接続基板上に形成する必要がない。また,半導体パッケージに内蔵される複数のICチップ間の電気的接続をより短い配線で行うことが可能になるため,半導体装置の高速化が図れる。さらに,前述の実施の形態に比べ,半導体パッケージに内蔵される,支持基板になるICチップ以外のICチップに対する加工が簡素化できる。 According to the present embodiment, in addition to the effects of the first embodiment, electrical connection between a plurality of IC chips built in the semiconductor package can be made inside the semiconductor package. Accordingly, it is not necessary to form a wiring in consideration of the electrical connection between the built-in IC chips on the connection substrate for connecting the semiconductor device. Further, since electrical connection between a plurality of IC chips incorporated in the semiconductor package can be performed with shorter wiring, the speed of the semiconductor device can be increased. Further, as compared with the above-described embodiment, the processing of the IC chip other than the IC chip serving as the support substrate, which is built in the semiconductor package, can be simplified.
図6は,本発明の第6の実施の形態を示す構造断面図である。本実施の形態も,第5の実施の形態と同様に,支持基板となるICチップ101上に,別のICチップ511がフェイスダウンボンディングされてパッケージに内蔵されている。ただし,本実施の形態では,ICチップ101上に新たに,パッド602,パッド602に接続して表面保護膜104上に導体605が形成されている。パッド602はICチップ101の内部集積回路と電気的に接続されている。表面保護膜103および104は,パッド602上に開口部を有する。導体605は,ここではICチップ101とICチップ511の間に形成されており,ICチップ511の電極接続材料518と電気的に接続されている。導体605は,導体105とは異なり,外部端子に接続可能な導体106および接続材料107とは接続されていない。パッド602は,導体605と電極接続材料518が接続されるのに好適な位置に配置される。
FIG. 6 is a structural sectional view showing a sixth embodiment of the present invention. In the present embodiment, similarly to the fifth embodiment, another
パッド602,導体605を設け,導体605と電極接続材料518が接続されたことにより,支持基板となるICチップ101と内蔵されるICチップ511がパッケージ内部で電気的接続される。さらに,ICチップ101上に複数のICチップをボンディングする場合,それら複数の内蔵されるICチップ間を,導体605を介して電気的に接続することができる。
(4) By providing the
本実施の形態によれば,第5の実施の形態の効果に加えて,支持基板になるICチップとそれ以外の半導体パッケージに内蔵されるICチップの間でそれぞれの内部集積回路の電気的接続が可能であり,配線の自由度が高まり,より高密度な内部配線構造を提供できる。 According to the present embodiment, in addition to the effects of the fifth embodiment, the electrical connection of each internal integrated circuit between an IC chip serving as a support substrate and an IC chip built in another semiconductor package is provided. This increases the degree of freedom in wiring and provides a higher-density internal wiring structure.
図7は,本発明の第7の実施の形態を示す構造断面図である。本実施の形態も,第5,第6の実施の形態と同様に,支持基板となるICチップ101上に,別のICチップ711がフェイスダウンボンディングされてパッケージに内蔵されている。ただし,本実施の形態では,第5の実施の形態の構造に加えて,ICチップ711内部に,新たに貫通電極719を設ける。貫通電極719はICチップ711を貫通し,内部に導体720を有する。導体720は,ICチップ711の半導体基板とは絶縁されている。ここでは貫通電極719は貫通孔と貫通孔側壁に設けた導体720からなるものとして図示しているが,上記以外の構造であってもよい。例えば,ICチップ711を貫通する柱状の導体を設け,ICチップ711の半導体基板と絶縁するよう構成してもよい。
FIG. 7 is a structural sectional view showing a seventh embodiment of the present invention. In this embodiment, similarly to the fifth and sixth embodiments, another
ICチップ101に対向するICチップ711の表面には,パッド712,表面保護膜513,電極接続材料518が形成されている。パッド712は,貫通電極719に接続し,かつICチップ101の内部集積回路と電気的に接続されている。表面保護膜513は,ICチップ711表面を覆い,パッド712上に開口部を有する。電極接続材料518は,パッド712に接続し,かつICチップ101上の導体505にも接続している。
(4)
また,ICチップ711の裏面には,裏面電極722と,2層の表面保護膜713,714が形成されている。裏面電極722は,貫通電極719に電気的に接続されている。表面保護膜713,714は,ICチップ711の裏面の形成された配線の表面保護のためのものであり,裏面電極722上に開口部を有する。さらに,裏面電極722に接続し表面保護膜714上に導体715,導体715に接続して柱状の導体116,導体116上に接続材料117が形成されている。
{Circle around (2)} On the back surface of the
上記のような構成により,貫通電極719の一端は電極接続材料518,導体505を介してICチップ101に接続されており,他端はパッケージ外部への導体と接続されている。これより,ICチップ711から貫通電極719を通して直接パッケージ外部へ電気的接続が可能になる。
With the above configuration, one end of the through electrode 719 is connected to the
本実施の形態によれば,第5の実施の形態の効果に加えて,支持基板になるICチップとそれ以外の半導体パッケージに内蔵されるICチップの間でそれぞれのICの電気的接続が可能である。また,支持基板以外の内蔵されるICチップから,半導体パッケージ外部へ直接電気的接続が可能になる。これより,多ピン化された半導体パッケージを提供することができ,配線の自由度が高まる。 According to this embodiment, in addition to the effects of the fifth embodiment, each IC can be electrically connected between an IC chip serving as a support substrate and an IC chip built in another semiconductor package. It is. In addition, it is possible to make an electrical connection directly from the built-in IC chip other than the support substrate to the outside of the semiconductor package. Thus, a semiconductor package having a larger number of pins can be provided, and the degree of freedom in wiring is increased.
上記では,接続材料107,117を設けた例について説明したが,導体106,116の表面は,樹脂130表面に露出しているため,接続材料107,117を省略した場合においても外部との電気的接続は可能である。本発明の効果は得られる。接続材料107,117を省略した場合には,より低コストの半導体装置を提供できるという利点がある。
Although the example in which the
図11は本発明の第8の実施の形態を示す構造断面図である。これは,図17に示した従来のCSPに本発明を適用した例の1つである。支持基板となるICチップ801上に別のICチップ811がダイボンディングされてパッケージに内蔵されている。支持基板となるICチップ801とパッケージのサイズは同等である。
FIG. 11 is a structural sectional view showing an eighth embodiment of the present invention. This is one example in which the present invention is applied to the conventional CSP shown in FIG. Another
ICチップ801上にはアルミ電極パッド802が形成されている。アルミ電極パッド802は,ICチップ801の内部集積回路と電気的に接続されている。アルミ電極パッド802に接続して,柱状の導体である銅ポスト805が形成されている。さらに,ICチップ801上には,接着シート808を介してICチップ811が固定されている。ICチップ811は,支持基板となるICチップ801とは別のチップであり,ICチップ801より小さく,かつ同一パッケージに内蔵できる程薄く研削されている。ICチップ811上にはアルミ電極パッド812が形成されている。アルミ電極パッド812は,ICチップ811の内部集積回路と電気的に接続されている。アルミ電極パッド812に接続して,金バンプ815が形成されている。
ア ル ミ An
樹脂830は,全てのICチップの少なくとも集積回路形成面を封止している。樹脂830上の所定位置,および銅ポスト805上,金バンプ815上には,表面に金,スズ等のメッキが施された再配線パターン806が間隔をおいて複数形成されている。再配線パターン806上には,外部接続端子用のハンダボール807が形成されている。
(4) The
銅ポスト805によりアルミ電極パッド802からパッケージの外部端子へ電気的に接続でき,ハンダボール807により,パッケージを外部基板へ接続できる。すなわち,一連の接続されたアルミ電極パッド802,銅ポスト805,再配線パターン806,ハンダボール807により,ICチップ801の内部集積回路とパッケージの外部基板とを電気的に接続できる。
(4) The
同様に,金バンプ815によりアルミ電極パッド812からパッケージの外部端子へ電気的に接続でき,ハンダボール807により,パッケージを外部基板へ接続できる。すなわち,一連の接続されたアルミ電極パッド812,金バンプ815,再配線パターン806,ハンダボール807により,ICチップ811の内部集積回路とパッケージの外部基板とを電気的に接続できる。また,再配線パターン806,ハンダボール807により,ICチップ801とICチップ811を接続することもできる。以上より,本実施の形態によれば,第1の実施の形態と同様の効果が得られる。
Similarly, the gold bumps 815 can electrically connect the
以下に,図15を参照しながら,第8の実施の形態の製造方法の一例を示す。まず,ICチップ801においては,アルミ電極パッド802が形成された状態,ICチップ811においては,アルミ電極パッド812と,その上に金バンプ815が形成された状態のものを準備する。ここでは,ICチップ801については,個片化される前のウエハ状態の場合について説明する。図15(a)において,ウエハ881はICチップ801となる半導体素子が形成されたウエハであり,その上にはアルミ電極パッド802が形成されている。
Hereinafter, an example of the manufacturing method according to the eighth embodiment will be described with reference to FIG. First, the
次に図15(b)に示すように,アルミ電極パッド802上に銅ポスト805を形成する。銅ポスト805の形成は,ウエハ881全面への金属膜の蒸着,感光性レジストの塗布,パターニング,銅メッキ,感光性レジスト除去,余分な金属膜の剥離の工程を順に行うことにより得られる。次に図15(c)に示すように,アルミ電極パッド812,金バンプ815が形成されたICチップ811を,接着シート808を用いてウエハ881に搭載する。
Next, as shown in FIG. 15B, a
その後,図15(d)に示すように,ウエハ881上の全てを樹脂830で封止し,保護する。この状態では,銅ポスト805,金バンプ815とも,樹脂830内部に埋まっている。次に図15(e)に示すように,樹脂830の上面を銅ポスト805,金バンプ815が露出するまで削る。
(5) Thereafter, as shown in FIG. 15D, the entire surface of the
次に図15(f)に示すように,樹脂830,銅ポスト805,金バンプ815上に再配線パターン806を形成する。再配線パターン806の形成は,樹脂830全面への金属膜の蒸着,感光性レジストの塗布,パターニング,銅メッキ,感光性レジスト除去,余分な金属膜の剥離,無電解スズ(あるいは金)メッキの工程を順に行うことにより得られる。
Next, as shown in FIG. 15F, a
次に図15(g)に示すように,再配線パターン806上にハンダボール807を形成する。最後にウエハをダイシングし,図15(h)に示すように個片化して第8の実施の形態のCSPが完成する。
(5) Next, as shown in FIG. 15 (g), a
図12は本発明の第9の実施の形態を示す構造断面図である。これも,図17に示した従来のCSPに本発明を適用した例の1つである。第8の実施の形態と大きく異なる点は,支持基板となるICチップ801上に別のICチップ911がフェイスダウンボンディングされてパッケージに内蔵されている点である。支持基板となるICチップ801とパッケージのサイズは同等である。ICチップ911は,支持基板となるICチップ801とは別のチップであり,ICチップ801より小さく,かつ同一パッケージに内蔵できる程薄く研削されている。
FIG. 12 is a structural sectional view showing a ninth embodiment of the present invention. This is also one of the examples in which the present invention is applied to the conventional CSP shown in FIG. A major difference from the eighth embodiment is that another
本実施の形態では,第8の実施の形態と比べ,アルミ電極パッド802に加え,アルミ電極パッド902が,ICチップ801上のICチップ911と対向する位置に形成されている。そして,アルミ電極パッド812に代わり,アルミ電極パッド912が,ICチップ911のICチップ801と対向する面に形成されている。アルミ電極パッド902とアルミ電極パッド912の間には,両者と接続して金バンプ915が形成されている。このように,ICチップ911をボンディングするにあたり,接着シート808を用いない構成となっている。また,ICチップ911と再配線パターン806を直接接続する導体はない。その他の構成は第8の実施の形態と同じである。
In the present embodiment, in addition to the
アルミ電極パッド802,902は,ICチップ801の内部集積回路と電気的に接続されている。アルミ電極パッド912は,ICチップ911の内部集積回路と電気的に接続されている。よって,ICチップ801とICチップ911の内部集積回路は,パッケージ内部で電気的に接続される。ICチップ911を外部基板に接続したい場合は,ICチップ801および再配線パターン806,ハンダボール807を介して接続することが可能である。本実施の形態では,接着シート808を用いないため,安価なCSPを提供することができる。以上より,本実施の形態によれば,第5の実施の形態と同様の効果が得られる。
(5) The
以下に,図16を参照しながら,第9の実施の形態の製造方法の一例を示す。まず,ICチップ801においては,アルミ電極パッド802,902が形成された状態,ICチップ911においては,アルミ電極パッド912と,その上に金バンプ915が形成された状態のものを準備する。ここでは,ICチップ801については,個片化される前のウエハ状態の場合について説明する。図16(a)において,ウエハ881はICチップ801となる半導体素子が形成されたウエハであり,その上にはアルミ電極パッド802,902が形成されている。
Hereinafter, an example of the manufacturing method according to the ninth embodiment will be described with reference to FIG. First, the
次に図16(b)に示すように,アルミ電極パッド802上に銅ポスト805を形成する。銅ポスト805の形成は,図15(b)での説明と同様に行う。次に図16(c)に示すように,アルミ電極パッド912,金バンプ915が形成されたICチップ911を,フェイスダウンボンディングによりウエハ881に搭載する。その後,図16(d)に示すように,ウエハ881上の全てを樹脂830で封止する。次に図16(e)に示すように,樹脂830の上面を銅ポスト805が露出するまで削る。
Next, as shown in FIG. 16B, a
次に図16(f)に示すように,樹脂830,銅ポスト805上に再配線パターン806を形成する。再配線パターン806の形成は,図15(f)での説明と同様に行う。その後の図16(g),図16(h)に示す工程は,図15(g),図15(h)で説明したものと同じである。以上のようにして,第9の実施の形態のCSPが完成する。
(4) Next, as shown in FIG. 16F, a
図13は本発明の第10の実施の形態を示す構造断面図である。これは,第9の実施の形態からハンダボール807を無くしたものである。その他の構成は第9の実施の形態と同じである。ハンダボール807を省くことにより,更なる低コストのCSPを提供することができる。
FIG. 13 is a structural sectional view showing a tenth embodiment of the present invention. This is different from the ninth embodiment in that the
図14は本発明の第11の実施の形態を示す構造断面図である。これは,フェイスダウンボンディングにより内蔵されるICチップの数を2つにしたものである。その他の構成は第9の実施の形態と同じである。内蔵されるICチップ921,931は,同一のものでも,別のものでも構わない。また,内蔵されるICチップの数は,2つではなく,3つ以上でも構わない。内蔵されるICチップの数を増やすことにより,更なる高機能なCSPを提供することができる。
FIG. 14 is a structural sectional view showing an eleventh embodiment of the present invention. This is one in which the number of IC chips incorporated by face-down bonding is two. Other configurations are the same as in the ninth embodiment. The built-in
以上,添付図面を参照しながら本発明にかかる好適な実施形態について説明したが,本発明はかかる例に限定されないことは言うまでもない。当業者であれば,特許請求の範囲に記載された技術的思想の範疇内において,各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。 Although the preferred embodiment according to the present invention has been described with reference to the accompanying drawings, it goes without saying that the present invention is not limited to such an example. It is clear that a person skilled in the art can conceive various changes or modifications within the scope of the technical idea described in the claims, and it is obvious that the technical scope of the present invention is not limited thereto. It is understood that it belongs to.
100 半導体装置
101,111 ICチップ
102,112 パッド
103,104,113,114 表面保護膜
105,106,115,116 導体
107,117 接続材料
108 ダイボンディング材料
130 樹脂
Reference Signs List 100
Claims (28)
前記第1のICチップの主表面上に形成される導体と,
集積回路が形成された第1面と該第1面と対向する第2面とを有し,該第1面が前記第1のICチップの主表面と対向するように該第1のICチップの主表面上に設けられる第2のICチップと,
前記導体と,前記第2のICチップとを電気的に接続する電極接続材料と,
前記導体上に設けられ,該導体と電気的に接続される柱状導体と,
前記柱状導体の一端を露出するように,前記第1のICチップの主表面と前記導体と前記第2のICチップの第2面及び側面とを覆う樹脂とを備えたことを特徴とする半導体装置。 A first IC chip having a main surface;
A conductor formed on a main surface of the first IC chip;
A first surface on which an integrated circuit is formed; and a second surface facing the first surface, wherein the first IC chip is arranged such that the first surface faces a main surface of the first IC chip. A second IC chip provided on the main surface of
An electrode connecting material for electrically connecting the conductor and the second IC chip;
A columnar conductor provided on the conductor and electrically connected to the conductor;
A semiconductor comprising a main surface of the first IC chip, a resin covering the conductor, and second and side surfaces of the second IC chip so as to expose one end of the columnar conductor; apparatus.
一端が前記樹脂から露出するように前記第2の導体上に設けられ,該導体と電気的に接続される第2の柱状導体とを備えたことを特徴とする請求項2記載の半導体装置 A second conductor formed on a main surface of the first IC chip and electrically connected to a pad formed on the main surface of the first IC chip;
3. The semiconductor device according to claim 2, further comprising a second columnar conductor provided on said second conductor such that one end is exposed from said resin, and a second columnar conductor electrically connected to said second conductor.
前記第1のパッドの一部を露出するように,前記第1のICチップの主表面を覆う保護膜と,
前記第1のパッド及び前記保護膜上に設けられ,前記第1のパッドと電気的に接続される導体と,
第2のパッドが形成された第1面と該第1面と対向する第2面とを有し,該第1面が前記導体と対向するように該導体上に設けられ,電極接続材料を介して該第2のパッドと該導体とが電気的に接続される第2のICチップと,
前記導体上に設けられ,該導体と電気的に接続される柱状導体と,
前記柱状導体の一端を露出するように,前記保護膜と前記導体と前記第2のICチップの第2面及び側面とを覆う樹脂とにより構成されることを特徴とする半導体装置。 A first IC chip having a main surface on which a first pad is formed;
A protective film covering a main surface of the first IC chip so as to expose a part of the first pad;
A conductor provided on the first pad and the protective film and electrically connected to the first pad;
A first surface on which a second pad is formed; and a second surface facing the first surface, the first surface being provided on the conductor such that the first surface faces the conductor. A second IC chip for electrically connecting the second pad and the conductor through the second IC chip;
A columnar conductor provided on the conductor and electrically connected to the conductor;
A semiconductor device, comprising: the protective film, the conductor, and a resin covering a second surface and a side surface of the second IC chip so that one end of the columnar conductor is exposed.
前記第1及び第2のパッドの一部を露出するように,前記第1のICチップの主表面を覆う保護膜と,
前記第1のパッド及び前記保護膜上に設けられ,前記第1のパッドと電気的に接続される第1の導体と,
前記第2のパッド及び前記保護膜上に設けられ,前記第2のパッドと電気的に接続される第2の導体と,
第3のパッドが形成された第1面と該第1面と対向する第2面とを有し,該第1面が前記第1の導体と対向するように該第1の導体上に設けられ,電極接続材料を介して該第3のパッドと該第1の導体とが電気的に接続される第2のICチップと,
前記第2の導体上に設けられ,該第2の導体と電気的に接続される柱状導体と,
前記柱状導体の一端を露出するように,前記保護膜と前記第1及び第2導体と前記第2のICチップの第2面及び側面とを覆う樹脂とにより構成されることを特徴とする半導体装置。 A first IC chip having a main surface on which first and second pads are formed;
A protective film covering a main surface of the first IC chip so as to expose a part of the first and second pads;
A first conductor provided on the first pad and the protective film and electrically connected to the first pad;
A second conductor provided on the second pad and the protective film and electrically connected to the second pad;
A first surface having a third pad formed thereon, and a second surface facing the first surface, the first surface being provided on the first conductor so as to face the first conductor; A second IC chip electrically connected between the third pad and the first conductor via an electrode connecting material;
A columnar conductor provided on the second conductor and electrically connected to the second conductor;
A semiconductor, comprising: the protective film, the first and second conductors, and a resin covering a second surface and a side surface of the second IC chip so as to expose one end of the columnar conductor. apparatus.
前記第1のICチップは,前記主表面上に形成された導体上に,該導体と電気的に接続される柱状導体を有し,
前記第2のICチップは,集積回路が形成され前記第1のICチップの主表面と対向する第1面と,該第1面と対向し裏面電極が形成される第2面と,該第2面上に形成され該裏面電極と電気的に接続される第2の柱状導体と,該第1裏面と該第2面とを貫通し該集積回路と該裏面電極とを電気的に接続する貫通電極とを有し,
前記第1及び第2の導体の一端を残し,前記第1のICチップの主表面と前記第2のICチップの第2面とを覆う樹脂とにより構成されることを特徴とする半導体装置。 A semiconductor device comprising: a first IC chip having a main surface; and a second IC chip mounted on the main surface of the first IC chip,
The first IC chip has, on a conductor formed on the main surface, a columnar conductor electrically connected to the conductor.
The second IC chip includes a first surface on which an integrated circuit is formed and which faces the main surface of the first IC chip, a second surface which faces the first surface and on which a back electrode is formed, and A second columnar conductor formed on two surfaces and electrically connected to the back surface electrode, penetrating the first back surface and the second surface, and electrically connecting the integrated circuit to the back surface electrode; A through electrode;
A semiconductor device comprising a resin that covers one main surface of the first IC chip and a second surface of the second IC chip while leaving one end of the first and second conductors.
前記裏面電極及び前記保護膜上に形成される第2の導体と,
前記第2の柱状導体は,前記第2の導体上に形成されることを特徴とする請求項15記載の半導体装置。 A protective film that exposes a part of the back electrode and covers a main surface of the first IC chip;
A second conductor formed on the back electrode and the protective film;
The semiconductor device according to claim 15, wherein the second columnar conductor is formed on the second conductor.
前記第1のパッド上に設けられ,該パッドと電気的に接続される柱状導体と,
集積回路が形成された第1面と該第1面に対向する第2面とを有し,該第1面が前記第1のICチップの主表面と対向するように,該第1のICチップの主表面上に設けられる第2のICチップと,
前記柱状導体の一端を露出するように,前記第1のICチップの主表面と前記第2のICチップの第2面及び側面とを覆う樹脂とにより構成されることを特徴とする半導体装置。 A first IC chip having a main surface on which a first pad is formed;
A columnar conductor provided on the first pad and electrically connected to the first pad;
A first surface on which an integrated circuit is formed, and a second surface facing the first surface, wherein the first IC is disposed such that the first surface faces a main surface of the first IC chip; A second IC chip provided on the main surface of the chip;
A semiconductor device comprising a resin that covers a main surface of the first IC chip and a second surface and a side surface of the second IC chip so that one end of the columnar conductor is exposed.
第2のパッド及び該第2のパッドと電気的に接続されたバンプが形成された第1面と該第1面に対向する第2面とを有する個片化されたICチップを準備する工程と,
前記ICチップの第1面が前記ウエハの主表面に対向するように,該ICチップを該ウエハの主表面に搭載する工程と,
前記ウエハの主表面及び前記ICチップを樹脂で覆う工程と,
前記ポストの一端が露出するまで,前記樹脂を削る工程と,
前記ウエハをダイシングする工程とを備えた半導体装置の製造方法。 Providing a wafer having a main surface on which a first pad and a post electrically connected to the first pad are formed;
A step of preparing a singulated IC chip having a first surface on which a second pad and a bump electrically connected to the second pad are formed, and a second surface facing the first surface; When,
Mounting the IC chip on the main surface of the wafer such that the first surface of the IC chip faces the main surface of the wafer;
Covering the main surface of the wafer and the IC chip with resin;
Shaving the resin until one end of the post is exposed;
Dicing the wafer.
前記第1のパッド上に設けられ,該パッドと電気的に接続される柱状導体と,
それぞれ集積回路が形成された第1面と該第1面に対向する第2面とを有し,それぞれ該第1面が前記第1のICチップの主表面と対向するように,それぞれ該第1のICチップの主表面上に設けられる複数の第2のICチップと,
前記柱状導体の一端を露出するように,前記第1のICチップの主表面と前記複数の第2のICチップの第2面及び側面とを覆う樹脂とにより構成されることを特徴とする半導体装置。 A first IC chip having a main surface on which a first pad is formed;
A columnar conductor provided on the first pad and electrically connected to the first pad;
Each of the first IC chip has a first surface on which an integrated circuit is formed and a second surface facing the first surface, and the first surface is opposed to the main surface of the first IC chip. A plurality of second IC chips provided on a main surface of one IC chip;
A semiconductor comprising a resin covering a main surface of the first IC chip and second and side surfaces of the plurality of second IC chips so as to expose one end of the columnar conductor. apparatus.
前記最大のICチップとなるICが形成されたウエハ上に外部接続用の導体を形成し,前記最大のICチップ以外の前記内蔵されるICチップに外部接続用の導体を形成し,前記ウエハ上に前記最大のICチップ以外の前記内蔵されるICチップをフェイスダウン実装にて搭載し,樹脂封止し,研磨あるいはエッチングにより半導体パッケージの同一表面に前記外部接続用の導体を露出させ,前記ウエハを切断してICチップを個片化することを特徴とする半導体装置の製造方法。
A semiconductor device in which a plurality of IC chips on which a semiconductor integrated circuit is formed are incorporated in one package, and the size of the package is equal to the size of the largest IC chip among the plurality of embedded IC chips. A manufacturing method,
A conductor for external connection is formed on the wafer on which the IC serving as the largest IC chip is formed, and a conductor for external connection is formed on the built-in IC chip other than the largest IC chip. Then, the built-in IC chip other than the largest IC chip is mounted by face-down mounting, resin-sealed, and the conductor for external connection is exposed on the same surface of the semiconductor package by polishing or etching. A method for manufacturing a semiconductor device, comprising cutting an IC chip into individual pieces.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003323553A JP3999720B2 (en) | 2003-09-16 | 2003-09-16 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003323553A JP3999720B2 (en) | 2003-09-16 | 2003-09-16 | Semiconductor device and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000071027A Division JP3772066B2 (en) | 2000-03-09 | 2000-03-09 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004048048A true JP2004048048A (en) | 2004-02-12 |
JP3999720B2 JP3999720B2 (en) | 2007-10-31 |
Family
ID=31712725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003323553A Expired - Lifetime JP3999720B2 (en) | 2003-09-16 | 2003-09-16 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3999720B2 (en) |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1928220A2 (en) | 2006-11-30 | 2008-06-04 | Shinko Electric Industries Co., Ltd. | Wiring board and method of manufacturing the same |
US7405485B2 (en) | 2004-06-16 | 2008-07-29 | Rohm Co., Ltd. | Semiconductor device |
JP2009049350A (en) * | 2007-08-20 | 2009-03-05 | Hynix Semiconductor Inc | Semiconductor package |
JP2016506078A (en) * | 2012-12-20 | 2016-02-25 | インヴェンサス・コーポレイション | Structure for microelectronic packaging having sealed bond elements |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
US10062661B2 (en) | 2011-05-03 | 2018-08-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
US10115678B2 (en) | 2015-10-12 | 2018-10-30 | Invensas Corporation | Wire bond wires for interference shielding |
US10128216B2 (en) | 2010-07-19 | 2018-11-13 | Tessera, Inc. | Stackable molded microelectronic packages |
US10170412B2 (en) | 2012-05-22 | 2019-01-01 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US10297582B2 (en) | 2012-08-03 | 2019-05-21 | Invensas Corporation | BVA interposer |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US10529636B2 (en) | 2014-01-17 | 2020-01-07 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US10658302B2 (en) | 2016-07-29 | 2020-05-19 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US10756049B2 (en) | 2011-10-17 | 2020-08-25 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US10806036B2 (en) | 2015-03-05 | 2020-10-13 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
-
2003
- 2003-09-16 JP JP2003323553A patent/JP3999720B2/en not_active Expired - Lifetime
Cited By (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7405485B2 (en) | 2004-06-16 | 2008-07-29 | Rohm Co., Ltd. | Semiconductor device |
US8037596B2 (en) | 2006-11-30 | 2011-10-18 | Shinko Electric Industries Co., Ltd. | Method for manufacturing a wiring board |
US8222532B2 (en) | 2006-11-30 | 2012-07-17 | Shinko Electric Industries Co., Ltd. | Method for manufacturing a wiring board |
EP1928220A2 (en) | 2006-11-30 | 2008-06-04 | Shinko Electric Industries Co., Ltd. | Wiring board and method of manufacturing the same |
US8178975B2 (en) | 2007-08-20 | 2012-05-15 | Hynix Semiconductor Inc. | Semiconductor package with pad parts electrically connected to bonding pads through re-distribution layers |
JP2009049350A (en) * | 2007-08-20 | 2009-03-05 | Hynix Semiconductor Inc | Semiconductor package |
US10128216B2 (en) | 2010-07-19 | 2018-11-13 | Tessera, Inc. | Stackable molded microelectronic packages |
US10062661B2 (en) | 2011-05-03 | 2018-08-28 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
US10593643B2 (en) | 2011-05-03 | 2020-03-17 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
US11424211B2 (en) | 2011-05-03 | 2022-08-23 | Tessera Llc | Package-on-package assembly with wire bonds to encapsulation surface |
US10756049B2 (en) | 2011-10-17 | 2020-08-25 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US11189595B2 (en) | 2011-10-17 | 2021-11-30 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US11735563B2 (en) | 2011-10-17 | 2023-08-22 | Invensas Llc | Package-on-package assembly with wire bond vias |
US10510659B2 (en) | 2012-05-22 | 2019-12-17 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US10170412B2 (en) | 2012-05-22 | 2019-01-01 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US10297582B2 (en) | 2012-08-03 | 2019-05-21 | Invensas Corporation | BVA interposer |
JP2016506078A (en) * | 2012-12-20 | 2016-02-25 | インヴェンサス・コーポレイション | Structure for microelectronic packaging having sealed bond elements |
US10460958B2 (en) | 2013-08-07 | 2019-10-29 | Invensas Corporation | Method of manufacturing embedded packaging with preformed vias |
US10008477B2 (en) | 2013-09-16 | 2018-06-26 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
USRE49987E1 (en) | 2013-11-22 | 2024-05-28 | Invensas Llc | Multiple plated via arrays of different wire heights on a same substrate |
US10290613B2 (en) | 2013-11-22 | 2019-05-14 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US10026717B2 (en) | 2013-11-22 | 2018-07-17 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US10629567B2 (en) | 2013-11-22 | 2020-04-21 | Invensas Corporation | Multiple plated via arrays of different wire heights on same substrate |
US11404338B2 (en) | 2014-01-17 | 2022-08-02 | Invensas Corporation | Fine pitch bva using reconstituted wafer with area array accessible for testing |
US11990382B2 (en) | 2014-01-17 | 2024-05-21 | Adeia Semiconductor Technologies Llc | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US10529636B2 (en) | 2014-01-17 | 2020-01-07 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US10806036B2 (en) | 2015-03-05 | 2020-10-13 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US10008469B2 (en) | 2015-04-30 | 2018-06-26 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US10559537B2 (en) | 2015-10-12 | 2020-02-11 | Invensas Corporation | Wire bond wires for interference shielding |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US10115678B2 (en) | 2015-10-12 | 2018-10-30 | Invensas Corporation | Wire bond wires for interference shielding |
US11462483B2 (en) | 2015-10-12 | 2022-10-04 | Invensas Llc | Wire bond wires for interference shielding |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
US10325877B2 (en) | 2015-12-30 | 2019-06-18 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US10658302B2 (en) | 2016-07-29 | 2020-05-19 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
Also Published As
Publication number | Publication date |
---|---|
JP3999720B2 (en) | 2007-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3772066B2 (en) | Semiconductor device | |
JP3999720B2 (en) | Semiconductor device and manufacturing method thereof | |
US7198980B2 (en) | Methods for assembling multiple semiconductor devices | |
US7573136B2 (en) | Semiconductor device assemblies and packages including multiple semiconductor device components | |
US7915077B2 (en) | Methods of making metal core foldover package structures | |
US6326697B1 (en) | Hermetically sealed chip scale packages formed by wafer level fabrication and assembly | |
TWI255538B (en) | Semiconductor package having conductive bumps on chip and method for fabricating the same | |
US6559528B2 (en) | Semiconductor device and method for the fabrication thereof | |
TW490822B (en) | Integrated circuit package formed at a wafer level | |
US7074696B1 (en) | Semiconductor circuit module and method for fabricating semiconductor circuit modules | |
JP2002170918A (en) | Semiconductor device and its manufacturing method | |
JP2007158331A (en) | Packaging method of semiconductor device | |
US7872347B2 (en) | Larger than die size wafer-level redistribution packaging process | |
JP3651346B2 (en) | Semiconductor device and manufacturing method thereof | |
US6911737B2 (en) | Semiconductor device package and method | |
TW201931557A (en) | Stacked package and a manufacturing method of the same | |
US20080258306A1 (en) | Semiconductor Device and Method for Fabricating the Same | |
JP2005026363A (en) | Semiconductor device and its manufacturing method | |
US6476475B1 (en) | Stacked SRAM die package | |
JP4498336B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
KR20220030005A (en) | Semiconductor package and method of manufacturing the semiconductor package | |
JP4649792B2 (en) | Semiconductor device | |
US20070281393A1 (en) | Method of forming a trace embedded package | |
JP2000349228A (en) | Laminated semiconductor package | |
JP3923944B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3999720 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |