JP2004047782A - Hybrid integrated circuit device and its manufacturing method - Google Patents

Hybrid integrated circuit device and its manufacturing method Download PDF

Info

Publication number
JP2004047782A
JP2004047782A JP2002203955A JP2002203955A JP2004047782A JP 2004047782 A JP2004047782 A JP 2004047782A JP 2002203955 A JP2002203955 A JP 2002203955A JP 2002203955 A JP2002203955 A JP 2002203955A JP 2004047782 A JP2004047782 A JP 2004047782A
Authority
JP
Japan
Prior art keywords
solder
semiconductor element
heat sink
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002203955A
Other languages
Japanese (ja)
Inventor
Shinichi Toyooka
豊岡　伸一
Sukehito Arai
新井　祐仁
Kazunori Takashima
高島　和典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002203955A priority Critical patent/JP2004047782A/en
Publication of JP2004047782A publication Critical patent/JP2004047782A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

<P>PROBLEM TO BE SOLVED: To provide a hybrid integrated circuit device 10 which is equipped with a heat sink 13 that can be improved in heat sink capacity. <P>SOLUTION: The hybrid integrated circuit device 10 is composed of a rectangular board 11, a conductive pattern 12 formed on the surface of the board 11, and a circuit element 14 mounted at a prescribed position on the conductive pattern 12. Furthermore, a power semiconductor element 14A is mounted on the conductive pattern 12 through the heat sink 13. A recess 16 is formed at the top surface of the heat sink 13. The power semiconductor element 14A is mounted on the surface of solder 17 provided in the recess 16. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は混成集積回路装置およびその製造方法に関し、特に、放熱効果を向上させたヒートシンクを有する混成集積回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
図７を参照して、従来の混成集積回路装置３０の構成を説明する。図７（Ａ）は混成集積回路装置３０の斜視図であり、図７（Ｂ）は図７（Ａ）の断面図である。
【０００３】
図７（Ａ）および図７（Ｂ）を参照して、従来の混成集積回路装置３０は次のような構成を有する。矩形の基板３１と、基板３１の表面に設けられた導電パターン３２と、導電パターン３２上に固着された回路素子３４と、回路素子３４と導電パターン３２とを電気的に接続する金属細線３５等で、混成集積回路装置３０は構成されている。そして、回路基板３１の表面に形成された混成集積回路を、絶縁性樹脂もしくはケース材等で封止することにより、混成集積回路装置３０は製品として提供されていた。
【０００４】
回路素子３４としてパワー系の半導体素子３４Ａが採用された場合は、半導体素子３４Ａから放出される熱を基板３１に効率よく伝導させるために、ヒートシンク３３が設けられた。即ち、半導体素子３４Ａは導電パターン３２に固着されたヒートシンク３３の上面に半田を介して実装されていた。
【０００５】
また、半導体素子３４Ａのヒートシンク３３の上面への実装は、真空コレット（図示せず）を用いて行われていた。そして、半田付けを良好に行うために、半導体素子３４Ａを実装する際に、半導体素子３４Ａを吸着した真空コレットを平面的に移動させていた。このように、半導体素子３４Ａの裏面を半田に接触させてから、半導体素子３４Ａを平面的に移動させて半田に含まれた気泡を除去する作業をスクライブと言う。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述したような混成集積回路装置とその製造方法は以下に示すような問題を有していた。
【０００７】
第１に、半導体素子３４Ａとヒートシンク３３とを電気的・熱的に結合させる半田の厚みが一定でない場合があった。このことから、混成集積回路装置の使用状況下に於いて、半導体素子３４Ａとヒートシンク３３の温度が上昇した場合、両者の熱膨張係数の違いから、半田に局所的な熱応力が作用していた。このことから、半田１７が破損してしまう問題があった。
【０００８】
第２に、真空コレットを用いて半導体素子３４Ａをヒートシンク３３の上面に実装する際に、真空コレットが過度に半導体素子３４Ａを下方向に押し込む場合があった。このような場合に於いては、半導体素子３４Ａが真空コレットにより破壊されてしまう場合があった。
【０００９】
第３に、真空コレットを用いて半導体素子３４Ａをヒートシンク３３の上面に実装する際に、半導体素子３４Ａの裏面と半田との間に介在する気泡が押しつぶされてしまい、気泡の平面的な大きさが大きくなっていた。結果的に、半田の平面的な断面に於いて、気泡の占める割合が大きくなっていた。このことから、半導体素子３４Ａの過渡熱抵抗が大きくなってしなう問題があった。同様の理由から、半田の平面的な断面に於いて、電流が通過できる面積が小さくなることから、半田の抵抗値が大きくなってしまう問題があった。
【００１０】
本発明は、上記した問題を鑑みて成されたものである。従って、本発明の主な目的は、半導体素子から放出された熱を効果的に伝達させるヒートシンクを有する混成集積回路装置およびその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、第１に、基板と、前記基板の表面に形成された導電パターンと、前記導電パターンに固着されたヒートシンクと、前記ヒートシンクの上面に半田を介して実装された半導体素子とを有する混成集積回路装置に於いて、前記ヒートシンクの上面に凹部を設け、前記凹部の底面および側面に接触するように前記半田を設け、前記半田の上面に前記半導体素子を実装したことを特徴とする。
【００１２】
本発明は、第２に、前記凹部の平面的な大きさは、前記半導体素子の平面的な大きさよりも大きいことを特徴とする。
【００１３】
本発明は、第３に、前記凹部の底面および側面に凹凸を設けることにより、前記半田と前記ヒートシンクとが接触する面積を更に増大させることを特徴とする。
【００１４】
本発明は、第４に、表面に導電パターンが設けられた基板を用意する工程と、上面に凹部が設けられたヒートシンクを前記導電パターンに固着する工程と、前記凹部に半田を充填する工程と、前記半田の表面に半導体素子を載置する工程とを有することを特徴とする。
【００１５】
本発明は、第５に、前記半田の表面に前記半導体素子を載置する工程では、真空コレットを用いて前記半導体素子の載置を行い、前記真空コレットが過度に下降した場合でも、前記ヒートシンクの前記凹部に充填された半田が緩衝領域となることで前記半導体素子が破損しないことを特徴とする。
【００１６】
【発明の実施の形態】
（混成集積回路装置１を説明する第１の実施の形態）
図１を参照して、本発明の混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１の斜視図であり、図１（Ｂ）は図１（Ａ）の断面図である。
【００１７】
図１（Ａ）および図１（Ｂ）を参照して、混成集積回路装置１０の構造を説明する。混成集積回路装置１０は次のような構成を有する。即ち、矩形の基板１１と、基板１１の表面に形成された導電パターン１２と、導電パターン１２上の所定の位置に実装された回路素子１４等から、混成集積回路装置１０は構成されている。このような各構成要素を以下にて詳細に説明する。
【００１８】
基板１１は、機械的強度・熱の伝導性・加工性に優れた材料から製造される。具体的には、樹脂製の基板、セラミック系の材料から成る基板および金属基板を採用することができる。ここで、金属基板を基板１１として採用する場合は、表面に形成される導電パターン１２との絶縁を行うために、基板１１の表面には絶縁層を設ける。
【００１９】
導電パターン１２は、基板１１の表面に形成される。また、導電パターン１２は、配線、ダイパッド、ボンデングパッド等を基板１１の表面に形成する。
【００２０】
回路素子１４としては、半導体素子等の能動素子やチップ抵抗等の受動素子を全般的に採用することができる。これらの回路素子１４は、半田等のロウ材を介して導電パターン１２上に実装される。また、半導体素子等の能動素子をフェイスアップで実装した場合は、半導体素子の電極と導電パターン１２とを金属細線１５を介して電気的に接続される。
【００２１】
回路素子１４として採用される半導体素子１４Ａは、発熱量の大きいパワー系の素子である。従って、半導体素子１４Ａから放出される熱を積極的に基板１１に伝達させて外部に放出させるために、半導体素子１４Ａは、導電パターン１２に固着されたヒートシンクの上面に半田１７を介して実装されている。半導体素子１４Ａが実装されるヒートシンク１３の詳細は後述する。
【００２２】
図２を参照して、上面に半導体素子１４Ａが実装されるヒートシンク１３の構造を説明する。図２（Ａ）は混成集積回路装置のヒートシンク１３周辺部の斜視部である。図２（Ｂ）は図２（Ａ）の断面図である。
【００２３】
図２（Ａ）を参照して、ヒートシンク１３およびその周辺部の構造を説明する。ヒートシンク１３は銅等の良熱伝導体からなり、半田等のロウ材を介して導電パターン１２に固着されている。そして、ヒートシンク１３の上面には半田１７を介して半導体素子１４Ａが実装されている。ここでは、ヒートシンク１３は半導体素子１４Ａの電極としての働きを有する。それと同時に、ヒートシンク１３は、半導体素子１４Ａから放出される熱を基板１１に伝導させる働きを有する。また、半導体素子１４Ａの上面部に設けた電極と、導電パターン１２とは金属細線１５を介して電気的に接続される。
【００２４】
ヒートシンク１３の上面には、凹部１６が設けられている。凹部１６の平面的な大きさは、半導体素子１４Ａの大きさよりも大きく形成されている。そして、凹部１６には半田１７が設けられている。従って、半田１７は凹部１６の側面および底面に接触している。このことから、半田１７と凹部１６が接触する実質的な面積は大きく成っている。半導体素子１４Ａは、上記のように構成された半田１７の表面に実装されている。従って、半導体素子１４Ａから発生した熱は、半田１７と凹部１６が接触する面を通過して、ヒートシンク１３に良好に伝導する。
【００２５】
図２（Ｂ）を参照して、ヒートシンク１３の断面について説明する。ここでは、ヒートシンク１３に設けられた凹部１６の側面および底面に、凹凸が設けられている。そして凹部１６に半田が充填されている。従って、凹部１６側面および底面に凹凸を設けることにより、凹部１６の側面および底面と、半田１７とが接触する面積を更に増大させることができる。しかしながら、凹部１６の側面および底面は平滑な面を形成しても良い。
【００２６】
上記した混成集積回路装置１０の構成要素の他に、次のような構成要素を追加しても良い。即ち、導電パターン１２により形成されたパッドに、入力・出力端子となるリードを接続することができる。また、基板１１の表面に形成された混成集積回路を絶縁性樹脂やケース材で封止することもできる。
【００２７】
上記したような混成集積回路装置１０の構成により、以下に示すような効果を奏することができる。
【００２８】
第１に、ヒートシンク１３の上面に設けた凹部１６に半田１７を形成することにより、凹部１６の底面および側面と半田１７とが接触することになる。従って、半田１７とヒートシンク１３とが接触する面積が増大するので、半導体素子１４Ａから発生する熱を効率的にヒートシンク１３に伝導させることができる。このことから、半導体素子１４Ａから発生する熱を外部に効率的に放散させることができる。
【００２９】
第２に、ヒートシンク１３の上面に設けた凹部１６に半田１７を形成することにより、半田１７の厚さを、有る程度の厚みを持って一定にすることができる。混成集積回路装置１０の使用状況下に於いて、半導体素子１４Ａおよびヒートシンク１３の温度が上昇すると、両者の熱膨張係数の違いから、接続部である半田１７には熱応力が発生する。本発明では、半田１７の厚みを確保することができるので、半田１７に熱応力が集中するのを防止することができる。従って、使用状況下の温度変化により、半田１７が破損してしまうのを防止することができる。
【００３０】
第３に、凹部１６の側面および底面に凹凸を設けることにより、凹部１６の側面および底面の表面積を増大させることができる。このことから、半田１７とヒートシンク１３との接触面積を更に増大させることができる。従って、半導体素子１４Ａから発生する熱を効率的に外部に放出させることができる。
【００３１】
（混成集積回路装置の製造方法を説明する第２の実施の形態）
図３〜図７を参照して、混成集積回路装置１０の製造方法を説明する。本実施の形態では、次のような工程により混成集積回路装置１０を製造する。即ち、表面に導電パターン１２が設けられた基板１１を用意する工程と、上面に凹部１６が設けられたヒートシンク１３を導電パターン１２に固着する工程と、凹部に半田１７を充填する工程と、半田１７の表面に半導体素子１４を載置する工程等で混成集積回路装置１０は製造される。これらの各工程を以下にて説明する。
【００３２】
第１工程：図３参照
本工程は、表面に導電パターン１２が設けられた基板１１を用意する工程である。図３（Ａ）は表面に導電パターン１２が設けられた基板１１の斜視図であり、図３（Ｂ）は図３（Ａ）の断面図である。
【００３３】
図３（Ａ）および図３（Ｂ）を参照して、基板１１の表面には導電パターンが形成されている。基板１１は、機械的強度・熱の伝導性・加工性に優れた材料から製造される。具体的には、樹脂製の基板、セラミック系の材料から成る基板および金属基板を採用することができる。ここで、金属基板を基板１１として採用する場合は、表面に形成される導電パターン１２との絶縁を行うために、基板１１の表面には絶縁層を設ける。また、導電パターン１２は、基板１１の表面に形成される。また、導電パターン１２は、配線、ダイパッド、ボンデングパッド等を基板１１の表面に形成する。
【００３４】
第２工程：図４参照
本工程は、導電パターン１２上にヒートシンク１３を固着する工程である。図４（Ａ）は導電パターン１２にヒートシンク１３が固着された状態を示す斜視図であり、図４（Ｂ）は図４（Ａ）の断面図である。
【００３５】
図４（Ａ）および図４（Ｂ）を参照して、基板１１の表面に形成された導電パターン１２にヒートシンク１３を固着する。ヒートシンク１３は、半田等のロウ材を介して導電パターン１２により形成されたパッドに固着される。
【００３６】
ここで、ヒートシンク１３の構成について説明する。ヒートシンク１３の上面には、凹部１６が設けられている。凹部１６の平面的な大きさは、後の工程で実装される半導体素子１４Ａの大きさよりも大きく形成されている。また、ここでは、凹部１６の側面および底面は平滑に形成されている。更に、凹部１６の側面および底面に凹凸を設けることも可能である。このことにより、凹部１６の側面および底面の表面積を増大させることができる。
【００３７】
本工程では、ヒートシンク１３以外にも、その他の回路素子が導電パターン１２に実装される。この回路素子１４としては、半導体素子等の能動素子やチップ抵抗等の受動素子を全般的に採用することができる。これらの回路素子１４は、半田等のロウ材を介して導電パターン１２上に実装される。更に、複数個の回路素子を樹脂で封止した回路装置が、導電パターン１２上に固着されても良い。
【００３８】
第３工程：図５参照
本工程は、ヒートシンク１３の凹部に半田１７を充填する工程である。図５はヒートシンク１３の凹部１６に半田１７が充填された状態を示す断面図である。
【００３９】
図５を参照して、ヒートシンク１３の凹部１７に、融解して半田１７を充填する。半田１７は、凹部１６に充填しても固化せず、液状の状態で保持されている。この状態で、次工程を行う。
【００４０】
第４工程：図６参照
本工程は、半田１７の表面に半導体素子１４を載置する工程である。図６は、真空コレット２０を用いて、半導体素子１４Ａを半田１７の表面に実装する状態を示す断面図である。
【００４１】
図６を参照して、先ず、真空コレット２０により半導体素子１４Ａの上面を吸着する。次に、吸着コレット２０を移動させることにより、半田１７の上部まで半導体素子１４Ａを輸送する。そして、凹部１６に充填された半田１７の表面に、半導体素子１４Ａを載置する。本工程に於いては、半田１７は液体の状態である。従って、真空コレット２０を用いて半導体素子１４Ａを実装領域に載置しても、半導体素子１４Ａに作用する押圧力は非常に小さい。また、半田１７が硬化するまでは、半導体素子１４Ａは半田１７の表面に浮いた状態になる。
【００４２】
半導体素子１４Ａの材料であるシリコンは、接続面が各種処理されていることから、半田の濡れ性が一様でない。このことから、半導体素子１４Ａの裏面と半田との間に、気泡が介在する場合がある。本発明では、ヒートシンク１３の凹部１６に貯留された半田１７の表面に、半導体素子１４Ａを載置するのみである。即ち、真空コレット２０により、半導体素子１４Ａに過大な押圧力を加えない。従って、半導体素子１４Ａの裏面と半田との間に気泡が介在した場合でも、気泡の平面的な面積はそれほど大きくならない。
【００４３】
上記した工程の後に、金属細線１５をワイヤボンドする工程、回路を封止する工程およびリードを形成する工程等で、混成集積回路装置１０は製品として完成する。
【００４４】
本実施の形態により、以下に示すような効果を奏することができる。
【００４５】
第１に、半導体素子１４Ａをヒートシンク１３に実装する工程に於いて、凹部１６に充填された液状の半田１７の表面に、真空コレット２０を用いて半導体素子１４Ａを実装している。従って、ヒートシンク１３の縦方向の位置に多少の誤差が生じても、凹部１６に充填された半田１７が緩衝領域となるので、半導体素子１４Ａが破損してしまうのを防止することができる。
【００４６】
第２に、半導体素子１４Ａをヒートシンク１３に実装する工程に於いて、真空コレット２０により半導体素子１４Ａに作用する押圧力が小さい。従って、半導体素子１４Ａと半田１７との間に気泡が介在した場合でも、気泡が変形することに起因して、気泡の面的な大きさが大きくなってしまうのを防止することができる。このことから、変形した気泡により、半導体素子１４Ａの過渡熱抵抗が上昇してしまうのを防止することができる。更に、半田１７の抵抗値が上昇するのを防止することができる。
【００４７】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００４８】
第１に、ヒートシンク１３の上面に設けた凹部１６に半田１７を形成することにより、凹部１６の底面および側面と半田１７とが接触することになる。従って、半田１７とヒートシンク１３とが接触する面積が増大するので、半導体素子１４Ａから発生する熱を効率的にヒートシンク１３に伝導させることができる。このことから、半導体素子１４Ａから発生する熱を外部に効率的に放散させることができる。
【００４９】
第２に、ヒートシンク１３の上面に設けた凹部１６に半田１７を形成することにより、半田１７の厚さを、有る程度の厚みを持って一定にすることができる。混成集積回路装置１０の使用状況下に於いて、半導体素子１４Ａおよびヒートシンク１３の温度が上昇すると、両者の熱膨張係数の違いから、接続部である半田１７には熱応力が発生する。本発明では、半田１７の厚みを確保することができるので、半田１７に熱応力が集中するのを防止することができる。従って、使用状況下の温度変化により、半田１７が破損してしまうのを防止することができる。
【００５０】
第３に、凹部１６の側面および底面に凹凸を設けることにより、凹部１６の側面および底面の表面積を増大させることができる。このことから、半田１７とヒートシンク１３との接触面積を更に増大させることができる。従って、半導体素子１４Ａから発生する熱を効率的に外部に放出させることができる。
【００５１】
第４に、半導体素子１４Ａをヒートシンク１３に実装する工程に於いて、凹部１６に充填された液状の半田１７の表面に、真空コレット２０を用いて半導体素子１４Ａを実装している。従って、ヒートシンク１３の縦方向の位置に多少の誤差が生じても、凹部１６に充填された半田１７が緩衝領域となるので、半導体素子１４Ａが破損してしまうのを防止することができる。
【００５２】
第５に、半導体素子１４Ａをヒートシンク１３に実装する工程に於いて、真空コレット２０により半導体素子１４Ａに作用する押圧力が小さい。従って、半導体素子１４Ａと半田１７との間に気泡が介在した場合でも、気泡が変形することに起因して、気泡の面的な大きさが大きくなってしまうのを防止することができる。このことから、変形した気泡により、半導体素子１４Ａの過渡熱抵抗が上昇してしまうのを防止することができる。更に、半田１７の抵抗値が上昇するのを防止することができる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）である。
【図２】本発明の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）である。
【図３】本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）である。
【図４】本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）である。
【図５】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図６】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図７】従来の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）である。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a hybrid integrated circuit device and a method of manufacturing the same, and more particularly, to a hybrid integrated circuit device having a heat sink with improved heat dissipation effect and a method of manufacturing the same.
[0002]
[Prior art]
Referring to FIG. 7, the configuration of a conventional hybrid integrated circuit device 30 will be described. 7A is a perspective view of the hybrid integrated circuit device 30, and FIG. 7B is a cross-sectional view of FIG.
[0003]
Referring to FIGS. 7A and 7B, a conventional hybrid integrated circuit device 30 has the following configuration. A rectangular substrate 31, a conductive pattern 32 provided on the surface of the substrate 31, a circuit element 34 fixed on the conductive pattern 32, a fine metal wire 35 for electrically connecting the circuit element 34 and the conductive pattern 32, and the like. Thus, the hybrid integrated circuit device 30 is configured. Then, the hybrid integrated circuit formed on the surface of the circuit board 31 is sealed with an insulating resin or a case material to provide the hybrid integrated circuit device 30 as a product.
[0004]
When a power semiconductor element 34A was employed as the circuit element 34, a heat sink 33 was provided in order to efficiently conduct heat released from the semiconductor element 34A to the substrate 31. That is, the semiconductor element 34A is mounted on the upper surface of the heat sink 33 fixed to the conductive pattern 32 via solder.
[0005]
The mounting of the semiconductor element 34A on the upper surface of the heat sink 33 has been performed using a vacuum collet (not shown). Then, in order to perform the soldering satisfactorily, when mounting the semiconductor element 34A, the vacuum collet adsorbing the semiconductor element 34A is moved in a plane. The operation of removing the bubbles contained in the solder by bringing the back surface of the semiconductor element 34A into contact with the solder and then moving the semiconductor element 34A two-dimensionally in this manner is called scribing.
[0006]
[Problems to be solved by the invention]
However, the above-described hybrid integrated circuit device and its manufacturing method have the following problems.
[0007]
First, the thickness of the solder that electrically and thermally couples the semiconductor element 34A and the heat sink 33 may not be constant. From this, when the temperature of the semiconductor element 34A and the heat sink 33 increased under the use condition of the hybrid integrated circuit device, local thermal stress was applied to the solder due to the difference in thermal expansion coefficient between the two. . For this reason, there was a problem that the solder 17 was damaged.
[0008]
Second, when the semiconductor element 34A is mounted on the upper surface of the heat sink 33 using a vacuum collet, the vacuum collet may excessively push the semiconductor element 34A downward. In such a case, the semiconductor element 34A may be broken by the vacuum collet.
[0009]
Third, when the semiconductor element 34A is mounted on the upper surface of the heat sink 33 using the vacuum collet, bubbles interposed between the back surface of the semiconductor element 34A and the solder are crushed, and the planar size of the bubbles is reduced. Was getting bigger. As a result, the proportion of the bubbles in the planar cross section of the solder has increased. For this reason, there is a problem that the transient thermal resistance of the semiconductor element 34A becomes large. For the same reason, in the planar cross section of the solder, the area through which the current can pass becomes small, and there is a problem that the resistance value of the solder increases.
[0010]
The present invention has been made in view of the above problems. SUMMARY OF THE INVENTION Accordingly, it is a primary object of the present invention to provide a hybrid integrated circuit device having a heat sink for effectively transferring heat emitted from a semiconductor device, and a method of manufacturing the same.
[0011]
[Means for Solving the Problems]
The present invention firstly includes a substrate, a conductive pattern formed on the surface of the substrate, a heat sink fixed to the conductive pattern, and a semiconductor element mounted on the upper surface of the heat sink via solder. In the hybrid integrated circuit device, a concave portion is provided on an upper surface of the heat sink, the solder is provided so as to contact a bottom surface and a side surface of the concave portion, and the semiconductor element is mounted on the upper surface of the solder.
[0012]
Secondly, the present invention is characterized in that the planar size of the concave portion is larger than the planar size of the semiconductor element.
[0013]
Thirdly, the present invention is characterized by further increasing the area of contact between the solder and the heat sink by providing irregularities on the bottom surface and side surfaces of the concave portion.
[0014]
Fourth, the present invention provides a step of preparing a substrate having a conductive pattern provided on a surface thereof, a step of fixing a heat sink having a concave part formed on the upper surface to the conductive pattern, and a step of filling the concave part with solder. Mounting a semiconductor element on the surface of the solder.
[0015]
Fifthly, in the step of mounting the semiconductor element on the surface of the solder, the semiconductor element is mounted using a vacuum collet, and the heat sink is mounted even when the vacuum collet is excessively lowered. The semiconductor element is not damaged by the solder filled in the concave portion serving as a buffer region.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
(First Embodiment Explaining Hybrid Integrated Circuit Device 1)
Referring to FIG. 1, the configuration of a hybrid integrated circuit device 10 according to the present invention will be described. FIG. 1A is a perspective view of the hybrid integrated circuit device 1, and FIG. 1B is a cross-sectional view of FIG.
[0017]
Referring to FIGS. 1A and 1B, the structure of the hybrid integrated circuit device 10 will be described. The hybrid integrated circuit device 10 has the following configuration. That is, the hybrid integrated circuit device 10 includes a rectangular substrate 11, a conductive pattern 12 formed on the surface of the substrate 11, a circuit element 14 mounted at a predetermined position on the conductive pattern 12, and the like. Each of these components will be described in detail below.
[0018]
The substrate 11 is manufactured from a material having excellent mechanical strength, heat conductivity, and workability. Specifically, a resin substrate, a substrate made of a ceramic material, and a metal substrate can be employed. Here, when a metal substrate is used as the substrate 11, an insulating layer is provided on the surface of the substrate 11 in order to insulate it from the conductive pattern 12 formed on the surface.
[0019]
The conductive pattern 12 is formed on the surface of the substrate 11. The conductive pattern 12 forms a wiring, a die pad, a bonding pad, and the like on the surface of the substrate 11.
[0020]
As the circuit element 14, an active element such as a semiconductor element or a passive element such as a chip resistor can be generally employed. These circuit elements 14 are mounted on the conductive pattern 12 via a brazing material such as solder. When an active element such as a semiconductor element is mounted face-up, an electrode of the semiconductor element is electrically connected to the conductive pattern 12 through a thin metal wire 15.
[0021]
The semiconductor element 14A employed as the circuit element 14 is a power element that generates a large amount of heat. Therefore, the semiconductor element 14A is mounted on the upper surface of the heat sink fixed to the conductive pattern 12 via the solder 17 in order to actively transmit the heat emitted from the semiconductor element 14A to the substrate 11 and release the heat to the outside. ing. The details of the heat sink 13 on which the semiconductor element 14A is mounted will be described later.
[0022]
The structure of the heat sink 13 on which the semiconductor element 14A is mounted on the upper surface will be described with reference to FIG. FIG. 2A is a perspective view of the periphery of the heat sink 13 of the hybrid integrated circuit device. FIG. 2B is a cross-sectional view of FIG.
[0023]
With reference to FIG. 2A, the structure of the heat sink 13 and its peripheral portion will be described. The heat sink 13 is made of a good heat conductor such as copper, and is fixed to the conductive pattern 12 via a brazing material such as solder. The semiconductor element 14A is mounted on the upper surface of the heat sink 13 via the solder 17. Here, the heat sink 13 has a function as an electrode of the semiconductor element 14A. At the same time, the heat sink 13 has a function of conducting heat released from the semiconductor element 14A to the substrate 11. Further, the electrode provided on the upper surface of the semiconductor element 14A and the conductive pattern 12 are electrically connected via the thin metal wires 15.
[0024]
A concave portion 16 is provided on the upper surface of the heat sink 13. The planar size of the recess 16 is formed larger than the size of the semiconductor element 14A. The recess 16 is provided with solder 17. Therefore, the solder 17 is in contact with the side surface and the bottom surface of the concave portion 16. For this reason, the substantial area where the solder 17 and the recess 16 come into contact is large. The semiconductor element 14A is mounted on the surface of the solder 17 configured as described above. Therefore, the heat generated from the semiconductor element 14A passes through the surface where the solder 17 and the concave portion 16 are in contact, and is well conducted to the heat sink 13.
[0025]
A cross section of the heat sink 13 will be described with reference to FIG. Here, irregularities are provided on the side and bottom surfaces of the concave portion 16 provided on the heat sink 13. The recess 16 is filled with solder. Accordingly, by providing the concave and convex portions on the side and bottom surfaces of the concave portion 16, it is possible to further increase the area where the solder 17 is in contact with the side and bottom surfaces of the concave portion 16. However, the side surface and the bottom surface of the concave portion 16 may form a smooth surface.
[0026]
In addition to the components of the hybrid integrated circuit device 10 described above, the following components may be added. That is, leads serving as input / output terminals can be connected to the pads formed by the conductive patterns 12. Further, the hybrid integrated circuit formed on the surface of the substrate 11 can be sealed with an insulating resin or a case material.
[0027]
With the configuration of the hybrid integrated circuit device 10 described above, the following effects can be obtained.
[0028]
First, by forming the solder 17 in the concave portion 16 provided on the upper surface of the heat sink 13, the bottom and side surfaces of the concave portion 16 come into contact with the solder 17. Therefore, the area of contact between the solder 17 and the heat sink 13 increases, so that heat generated from the semiconductor element 14A can be efficiently conducted to the heat sink 13. For this reason, heat generated from the semiconductor element 14A can be efficiently dissipated to the outside.
[0029]
Second, by forming the solder 17 in the concave portion 16 provided on the upper surface of the heat sink 13, the thickness of the solder 17 can be made constant with a certain thickness. When the temperature of the semiconductor element 14A and the heat sink 13 rises under the use condition of the hybrid integrated circuit device 10, a thermal stress is generated in the solder 17 which is a connecting portion due to a difference in thermal expansion coefficient between the two. In the present invention, since the thickness of the solder 17 can be ensured, it is possible to prevent thermal stress from being concentrated on the solder 17. Therefore, it is possible to prevent the solder 17 from being damaged due to a temperature change under a use condition.
[0030]
Third, by providing irregularities on the side surface and the bottom surface of the concave portion 16, the surface area of the side surface and the bottom surface of the concave portion 16 can be increased. Therefore, the contact area between the solder 17 and the heat sink 13 can be further increased. Therefore, heat generated from the semiconductor element 14A can be efficiently released to the outside.
[0031]
(Second Embodiment Explaining Method for Manufacturing Hybrid Integrated Circuit Device)
A method of manufacturing the hybrid integrated circuit device 10 will be described with reference to FIGS. In the present embodiment, the hybrid integrated circuit device 10 is manufactured by the following steps. That is, a step of preparing a substrate 11 having a conductive pattern 12 provided on the surface, a step of fixing a heat sink 13 having a concave portion 16 provided on the upper surface to the conductive pattern 12, a step of filling the concave portion with solder 17, The hybrid integrated circuit device 10 is manufactured by a process of mounting the semiconductor element 14 on the surface of the semiconductor device 17. Each of these steps will be described below.
[0032]
First Step: See FIG. 3 This step is a step of preparing a substrate 11 on the surface of which a conductive pattern 12 is provided. FIG. 3A is a perspective view of the substrate 11 on the surface of which a conductive pattern 12 is provided, and FIG. 3B is a cross-sectional view of FIG.
[0033]
Referring to FIGS. 3A and 3B, a conductive pattern is formed on the surface of substrate 11. The substrate 11 is manufactured from a material having excellent mechanical strength, heat conductivity, and workability. Specifically, a resin substrate, a substrate made of a ceramic material, and a metal substrate can be employed. Here, when a metal substrate is used as the substrate 11, an insulating layer is provided on the surface of the substrate 11 in order to insulate it from the conductive pattern 12 formed on the surface. Further, the conductive pattern 12 is formed on the surface of the substrate 11. The conductive pattern 12 forms a wiring, a die pad, a bonding pad, and the like on the surface of the substrate 11.
[0034]
Second Step: See FIG. 4 This step is a step of fixing the heat sink 13 on the conductive pattern 12. FIG. 4A is a perspective view showing a state where the heat sink 13 is fixed to the conductive pattern 12, and FIG. 4B is a sectional view of FIG. 4A.
[0035]
Referring to FIGS. 4A and 4B, heat sink 13 is fixed to conductive pattern 12 formed on the surface of substrate 11. The heat sink 13 is fixed to a pad formed by the conductive pattern 12 via a brazing material such as solder.
[0036]
Here, the configuration of the heat sink 13 will be described. A concave portion 16 is provided on the upper surface of the heat sink 13. The planar size of the recess 16 is formed larger than the size of the semiconductor element 14A to be mounted in a later step. Here, the side surface and the bottom surface of the concave portion 16 are formed smoothly. Further, it is also possible to provide irregularities on the side and bottom surfaces of the recess 16. Thereby, the surface area of the side surface and the bottom surface of the concave portion 16 can be increased.
[0037]
In this step, other circuit elements besides the heat sink 13 are mounted on the conductive pattern 12. As the circuit element 14, an active element such as a semiconductor element or a passive element such as a chip resistor can be generally employed. These circuit elements 14 are mounted on the conductive pattern 12 via a brazing material such as solder. Further, a circuit device in which a plurality of circuit elements are sealed with a resin may be fixed on the conductive pattern 12.
[0038]
Third Step: See FIG. 5 This step is a step of filling the recesses of the heat sink 13 with the solder 17. FIG. 5 is a cross-sectional view showing a state in which the concave portion 16 of the heat sink 13 is filled with the solder 17.
[0039]
Referring to FIG. 5, recess 17 of heat sink 13 is melted and filled with solder 17. The solder 17 does not solidify even when filled in the recess 16 and is kept in a liquid state. The next step is performed in this state.
[0040]
Fourth Step: See FIG. 6 This step is a step of placing the semiconductor element 14 on the surface of the solder 17. FIG. 6 is a cross-sectional view showing a state in which the semiconductor element 14A is mounted on the surface of the solder 17 using the vacuum collet 20.
[0041]
Referring to FIG. 6, first, the upper surface of semiconductor element 14A is sucked by vacuum collet 20. Next, the semiconductor element 14A is transported to the upper part of the solder 17 by moving the suction collet 20. Then, the semiconductor element 14A is placed on the surface of the solder 17 filled in the recess 16. In this step, the solder 17 is in a liquid state. Therefore, even if the semiconductor element 14A is mounted on the mounting area using the vacuum collet 20, the pressing force acting on the semiconductor element 14A is extremely small. Until the solder 17 is hardened, the semiconductor element 14A is in a state of floating on the surface of the solder 17.
[0042]
Silicon, which is a material of the semiconductor element 14A, has uneven solder wettability because the connection surface is subjected to various treatments. For this reason, bubbles may intervene between the back surface of the semiconductor element 14A and the solder. In the present invention, only the semiconductor element 14A is mounted on the surface of the solder 17 stored in the concave portion 16 of the heat sink 13. That is, the vacuum collet 20 does not apply an excessive pressing force to the semiconductor element 14A. Therefore, even when bubbles are interposed between the back surface of the semiconductor element 14A and the solder, the planar area of the bubbles does not become so large.
[0043]
After the above-described steps, the hybrid integrated circuit device 10 is completed as a product by a step of wire bonding the fine metal wires 15, a step of sealing the circuit, a step of forming leads, and the like.
[0044]
According to the present embodiment, the following effects can be obtained.
[0045]
First, in the step of mounting the semiconductor element 14A on the heat sink 13, the semiconductor element 14A is mounted on the surface of the liquid solder 17 filled in the recess 16 using the vacuum collet 20. Therefore, even if a slight error occurs in the vertical position of the heat sink 13, the solder 17 filled in the concave portion 16 serves as a buffer region, so that damage to the semiconductor element 14A can be prevented.
[0046]
Second, in the step of mounting the semiconductor element 14A on the heat sink 13, the pressing force acting on the semiconductor element 14A by the vacuum collet 20 is small. Therefore, even when air bubbles are interposed between the semiconductor element 14A and the solder 17, it is possible to prevent an increase in the planar size of the air bubbles due to the deformation of the air bubbles. Accordingly, it is possible to prevent the transient thermal resistance of the semiconductor element 14A from increasing due to the deformed bubbles. Further, it is possible to prevent the resistance value of the solder 17 from increasing.
[0047]
【The invention's effect】
According to the present invention, the following effects can be obtained.
[0048]
First, by forming the solder 17 in the concave portion 16 provided on the upper surface of the heat sink 13, the bottom and side surfaces of the concave portion 16 come into contact with the solder 17. Therefore, the area of contact between the solder 17 and the heat sink 13 increases, so that heat generated from the semiconductor element 14A can be efficiently conducted to the heat sink 13. For this reason, heat generated from the semiconductor element 14A can be efficiently dissipated to the outside.
[0049]
Second, by forming the solder 17 in the concave portion 16 provided on the upper surface of the heat sink 13, the thickness of the solder 17 can be made constant with a certain thickness. When the temperature of the semiconductor element 14A and the heat sink 13 rises under the use condition of the hybrid integrated circuit device 10, a thermal stress is generated in the solder 17, which is a connection portion, due to a difference in thermal expansion coefficient between the two. In the present invention, since the thickness of the solder 17 can be ensured, it is possible to prevent thermal stress from being concentrated on the solder 17. Therefore, it is possible to prevent the solder 17 from being damaged due to a temperature change under a use condition.
[0050]
Third, by providing irregularities on the side surface and the bottom surface of the concave portion 16, the surface area of the side surface and the bottom surface of the concave portion 16 can be increased. For this reason, the contact area between the solder 17 and the heat sink 13 can be further increased. Therefore, heat generated from the semiconductor element 14A can be efficiently released to the outside.
[0051]
Fourth, in the step of mounting the semiconductor element 14A on the heat sink 13, the semiconductor element 14A is mounted on the surface of the liquid solder 17 filled in the recess 16 using the vacuum collet 20. Therefore, even if a slight error occurs in the vertical position of the heat sink 13, the solder 17 filled in the recess 16 serves as a buffer region, so that damage to the semiconductor element 14 </ b> A can be prevented.
[0052]
Fifth, in the step of mounting the semiconductor element 14A on the heat sink 13, the pressing force acting on the semiconductor element 14A by the vacuum collet 20 is small. Therefore, even when bubbles are interposed between the semiconductor element 14A and the solder 17, it is possible to prevent the bubble from becoming large in size due to the deformation of the bubbles. Accordingly, it is possible to prevent the transient thermal resistance of the semiconductor element 14A from increasing due to the deformed bubbles. Further, it is possible to prevent the resistance value of the solder 17 from increasing.
[Brief description of the drawings]
FIG. 1 is a perspective view (A) and a cross-sectional view (B) of a hybrid integrated circuit device of the present invention.
FIG. 2 is a perspective view (A) and a cross-sectional view (B) of the hybrid integrated circuit device of the present invention.
3A and 3B are a perspective view (A) and a sectional view (B) illustrating a method for manufacturing a hybrid integrated circuit device according to the present invention.
4A and 4B are a perspective view and a cross-sectional view illustrating a method for manufacturing a hybrid integrated circuit device according to the present invention.
FIG. 5 is a cross-sectional view illustrating a method for manufacturing a hybrid integrated circuit device of the present invention.
FIG. 6 is a cross-sectional view illustrating a method for manufacturing a hybrid integrated circuit device of the present invention.
FIG. 7 is a perspective view (A) and a cross-sectional view (B) of a conventional hybrid integrated circuit device.

Claims (5)

基板と、前記基板の表面に形成された導電パターンと、前記導電パターンに固着されたヒートシンクと、前記ヒートシンクの上面に半田を介して実装された半導体素子とを有する混成集積回路装置に於いて、
前記ヒートシンクの上面に凹部を設け、前記凹部の底面および側面に接触するように前記半田を設け、前記半田の上面に前記半導体素子を実装したことを特徴とする混成集積回路装置。In a hybrid integrated circuit device having a substrate, a conductive pattern formed on a surface of the substrate, a heat sink fixed to the conductive pattern, and a semiconductor element mounted on the upper surface of the heat sink via solder,
A hybrid integrated circuit device, wherein a concave portion is provided on an upper surface of the heat sink, the solder is provided so as to contact a bottom surface and a side surface of the concave portion, and the semiconductor element is mounted on an upper surface of the solder. 前記凹部の平面的な大きさは、前記半導体素子の平面的な大きさよりも大きいことを特徴とする請求項１記載の混成集積回路装置。2. The hybrid integrated circuit device according to claim 1, wherein a planar size of the recess is larger than a planar size of the semiconductor element. 前記凹部の底面および側面に凹凸を設けることにより、前記半田と前記ヒートシンクとが接触する面積を更に増大させることを特徴とする請求項１記載の混成集積回路装置。2. The hybrid integrated circuit device according to claim 1, wherein an area where the solder contacts with the heat sink is further increased by providing irregularities on the bottom surface and side surfaces of the concave portion. 表面に導電パターンが設けられた基板を用意する工程と、
上面に凹部が設けられたヒートシンクを前記導電パターンに固着する工程と、
前記凹部に半田を充填する工程と、
前記半田の表面に半導体素子を載置する工程とを有することを特徴とする混成集積回路装置の製造方法。A step of preparing a substrate provided with a conductive pattern on the surface,
Fixing a heat sink provided with a concave portion on the upper surface to the conductive pattern,
Filling the recesses with solder,
Mounting a semiconductor element on the surface of the solder. 前記半田の表面に前記半導体素子を載置する工程では、真空コレットを用いて前記半導体素子の載置を行い、前記真空コレットが過度に下降した場合でも、前記ヒートシンクの前記凹部に充填された半田が緩衝領域となることで前記半導体素子が破損しないことを特徴とする請求項４記載の混成集積回路装置の製造方法。In the step of mounting the semiconductor element on the surface of the solder, the semiconductor element is mounted using a vacuum collet. 5. The method according to claim 4, wherein the semiconductor element is not damaged by forming a buffer region.
JP2002203955A 2002-07-12 2002-07-12 Hybrid integrated circuit device and its manufacturing method Pending JP2004047782A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002203955A JP2004047782A (en) 2002-07-12 2002-07-12 Hybrid integrated circuit device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002203955A JP2004047782A (en) 2002-07-12 2002-07-12 Hybrid integrated circuit device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004047782A true JP2004047782A (en) 2004-02-12

Family

ID=31709687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002203955A Pending JP2004047782A (en) 2002-07-12 2002-07-12 Hybrid integrated circuit device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2004047782A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124158A (en) * 2006-11-10 2008-05-29 Fuji Electric Device Technology Co Ltd Insulating substrate, its manufacturing method, and semiconductor device manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124158A (en) * 2006-11-10 2008-05-29 Fuji Electric Device Technology Co Ltd Insulating substrate, its manufacturing method, and semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
JP5442368B2 (en) IC chip package with direct lead wire
JP4729244B2 (en) Non-mold package for semiconductor devices
US7061080B2 (en) Power module package having improved heat dissipating capability
KR101505551B1 (en) Semiconductor power module package with temperature sensor mounted thereon and method of fabricating the same
JP2548350B2 (en) Heat dissipation interconnect tape used for tape self-bonding
JP3650001B2 (en) Semiconductor device and manufacturing method thereof
US8072057B2 (en) Semiconductor device and method of fabrication
KR100698526B1 (en) Substrate having heat spreading layer and semiconductor package using the same
JP2005217405A (en) Thermal dissipation type semiconductor package and manufacturing method of same
JPH11312764A (en) Area array type semiconductor package and its manufacture
JP3971568B2 (en) Semiconductor package and semiconductor package manufacturing method
JPH05267511A (en) Electronic device package and manufacture therefor
JP2001168131A (en) Thin interconnection structure
JP2005064479A (en) Circuit module
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JPH08139218A (en) Hybrid integrated circuit device and its manufacture
CN113540056A (en) Semiconductor module and method for manufacturing the same
US6111309A (en) Semiconductor device
JPH0855875A (en) Semiconductor device
JP4305424B2 (en) Semiconductor device and manufacturing method thereof
JPH11214448A (en) Semiconductor device and method for manufacturing semiconductor device
JP2004047782A (en) Hybrid integrated circuit device and its manufacturing method
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
KR101008534B1 (en) Power semiconductor mudule package and method for fabricating the same
JPH06132441A (en) Resin-sealed semiconductor device and manufacture thereof