JP2004047697A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004047697A JP2004047697A JP2002202506A JP2002202506A JP2004047697A JP 2004047697 A JP2004047697 A JP 2004047697A JP 2002202506 A JP2002202506 A JP 2002202506A JP 2002202506 A JP2002202506 A JP 2002202506A JP 2004047697 A JP2004047697 A JP 2004047697A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- channel stop
- stop layer
- type channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】ESD保護素子をN型基板上にP−層とN−層が隣接して存在し、前記P−層と前記N−層の境目上にN型チャネルストップ層が存在し、前記N型チャネルストップ層は前記N−層内でVdd電源端子に接続されたN+層と隣接し、前記N型チャネルストップ層は前記P−層内ではP型チャネルストップ層と隣接しダイオードを形成し、前記P−層内に入出力端子またはVss電源端子に接続されているN+層とP+層が設けられた構造とした。
【選択図】 図1
Description
【発明の属する技術分野】
本発明はN型基板上のCMOS半導体装置を静電気破壊から守る静電気放電(ESD)保護素子に関する。
【0002】
【従来の技術】
CMOS半導体装置では、ESD保護素子として寄生的に構造化されているPNダイオード素子や、NPNバイポーラ素子、NPNPサイリスタ素子等が用いられる。CMOS半導体装置の最大動作電圧以上でかつESD破壊電圧には至らない電圧範囲にてESD保護素子にスイッチングを引き起こさせ、大電荷を放出させる構造となっている。
【0003】
PNダイオードの場合、ダイオードそのものの逆方向ブレークダウンを利用し、そのまま大電流を放出している。電流増加に伴い電圧も上昇し、すべての電荷を放出し終わった後、電流および電圧が下がり、定常状態に復帰する。
【0004】
NPNバイポーラおよびNPNPサイリスタの場合、ベース領域もしくはゲート領域内に何らかのトリガー電流を発生させることにより、スナップバック動作を引き起こさせ、大電流を放出させている。このスナップバック動作によりESD保護素子間にかかる電圧は急激に下がる。すべての電荷を放出し終わった後、定常状態に復帰するためにこの降下電圧はCMOS半導体装置の最大動作電圧以上に設定する必要がある。
【0005】
以上まとめるとESD保護素子の条件としては、本回路の動作電圧以下では全く機能せず、本回路が破壊に至る電圧以下で動作が開始し、かつ、一度開始した動作も電圧が本回路の動作電圧以内に復帰した時は動作が終了する素子でなくてはならない。
【0006】
一般的なESD保護素子の一つとして、NMOSオフトランジスタが使用される。図4は従来のN型シリコン基板1(N−層3)を用いたSD保護素子(NMOSオフトランジスタ)の一例を示す断面図である。NMOSオフトランジスタはN型シリコン基板1の表面に、パターニングされたフィールド酸化膜6により素子分離されている。フィールド酸化膜6の下には、チャネルストップのためのN型チャネルストップ層4又はP型チャネルストップ層5が形成されている。そして、ポリシリコン膜のゲート電極9はN型シリコン基板1のPウェル2であるP−層の表面に図示されていないゲート絶縁膜を介して形成されている。ゲート電極9とソース領域7B(N+層)のソース電極とP+層8のサブ電極はVss電位に落とされ、ドレイン電極7A(N+層)のドレイン電極は入出力端子へ結線される。
【0007】
ドレイン領域7Aに入ってくる+電荷はNMOSオフトランジスタの表面ブレークダウンを引き起し、Pウェル2(P−層)内に流れた電流をトリガーとしてソース−サブ−ドレインのNPNバイポーラ動作をオンさせる。そして、それはVss配線へ電荷をすばやく逃がすことができる構造になっている。NMOSトランジスタのL長を調節することにより、NPNバイポーラ動作時の保持電圧を半導体装置の最大動作電圧以上に容易に設定することが可能であり、すべての電荷を放出し終わった後、定常状態に復帰することができる。
【0008】
NMOSオフトランジスタのブレークダウン時に最も熱が発生されるドレイン領域7A(N+層)側の構造は、ESD保護素子の電流(熱)耐性を決める重要な因子であり、発熱を分散させる構造、すなわちより深く均一な濃度プロファイルが得られるリンがN+拡散層の不純物として一般的に用いられる。これに対して通常のトランジスタのドレイン拡散層では微細に適したより浅い拡散が得られる砒素が不純物として一般的に用いられており、LDD構造のような二重拡散構造が一般に用いられる傾向にある。そのため、CMOS標準工程にない工程追加し、リンのN+層7Aを形成する必要がある。さらに電流(熱)耐性を上げるために、N+層7Aの下により薄く深いN型拡散層を形成させる構造もよく用いられる。
【0009】
【発明が解決しようとする課題】
しかし、このような構造においては、ESD保護素子のトリガーとなるNMOSオフトランジスタの表面ブレークダウン電圧はゲート酸化膜厚やドレイン領域7Aの不純物濃度で決定されるため、新たに工程を増やさずには自由にトリガーを設定できない。また、ESD保護素子の電流(熱)耐性を上げるためにより深いドレイン拡散を形成していくと縦方向に出来る寄生NPNバイポーラ素子がブレークダウンしてしまい、ESD保護素子の動作時の保持電圧が低下してしまう、さらに、リンの拡散層を形成する工程をCMOSプロセスに追加することにより製造コストが高くなってしまうといった問題点があった。
【0010】
【課題を解決するための手段】
上記問題点を解決するために、本発明はNMOSオフトランジスタのESD保護素子を以下のように構成した。 N型基板上にP−層とN−層が隣接して存在し、前記P−層と前記N−層の境目上にN型チャネルストップ層が存在し、前記N型チャネルストップ層は前記N−層内でVdd電源端子に接続されたN+層と隣接し 、前記N型チャネルストップ層は前記P−層内ではP型チャネルストップ層と隣接しダイオードを形成し、前記P−層内に入出力端子またはVss電源端子に接続されているN+層とP+層が設けられた構造の静電気保護回路を特徴とした半導体装置とした。
【0011】
N型基板CMOSプロセスで使用されるウエル層をP−層、N−層とし、PMOSソースドレイン領域をP+拡散層、および、NMOSソースドレイン領域をN+拡散層としてCMOSプロセスで形成される静電気保護回路を特徴とする半導体装置とした。
【0012】
N−層をN型基板にした構造の静電気保護回路を特徴とする半導体装置とした。
CMOS素子分離におけるP型ウエル層に対するチャンネルストップ層のオーバーラップ距離が異なる距離となるP−層とチャンネルストップ層の位置関係をもつ静電気保護回路を特徴とする半導体装置とした。
【0013】
【発明の実施の形態】
以下、本発明を図面を用いて説明する。図1は本発明のESD保護素子の第一の実施例を示す断面図である。
【0014】
N型シリコン基板1上に、Pウェル2(P−層)と基板1であるN−層3が隣接して存在している。Pウェル2(P−層)とN−層3の上層には、フィールド酸化膜6とN−層3内でフィールド素子分離を行うためのN型チャネルストップ層4が形成されている。
【0015】
N型チャネルストップ層4は、N−層3側でN+層7Aと接しており、N+層7AはVdd配線に接続され、N型シリコン基板1とN−層3およびN型チャネルストップ層4の電位をVddに持ち上げている。N型チャネルストップ層4のP−層2側では、P−層2内でフィールド分離を行うためのP型チャネルストップ層5と接して接合ダイオードが形成されている。Pウェル2(P−層)内では、N+層7BとP+層8とが存在し、入出力端子に接続され、Pウェル2(P−層)とP型チャネルストップ層5の電位を入出力端子の電位に落としている。
【0016】
今ここで、入出力端子に−電荷が入ってきた場合、N型チャネルストップ層4とP型チャネルストップ層5の接合ダイオードが最初にブレークダウンしP−層2内に電流が流れ、 N+層7B〜Pウェル2(P−層)〜N型領域(チャネルストップ層4、N型基板1、N−層3)のNPNバイポーラ動作をオンさせ、Vdd配線およびN型シリコン基板1へ電荷をすばやく逃がすことができる構造になっている。N型シリコン基板1へ逃げた電荷は、そのままVdd端子から外部に抜けたり、Vss端子や他の端子に設けられた同じ構造のESD保護素子を介してVss端子や他の端子から外部に抜ける。
【0017】
Pウェル2(P−層)上にあるN型チャネルストップ層4とP型チャネルストップ層5の接合ダイオードの耐圧は、 N型チャネルストップ層4とP型チャネルストップ層5の濃度や位置関係を変更することによって、使用される半導体装置の最大定格以上に容易に設定ができる。
【0018】
N型チャネルストップ層4とP型チャネルストップ層5の濃度を薄くすると耐圧が上がり、濃くすることにより耐圧が下がる。
【0019】
また、N型チャネルストップ層4とP型チャネルストップ層5の接合位置とN−層3とPウェル2(P−層)の接合位置のオーバーラップ量を大きく配置することにより耐圧は下がり、小さく配置することにより耐圧を上げることも可能である。また、このオーバーラップ量を小さくすることで、動作後のN型チャネルストップ層4内への電流の集中をN−層3へ分散させ、保護素子の電流(熱)耐性を上げることができる。したがって、耐圧と電流(熱)耐性のトレードオフを考えてオーバーラップ量を設定する必要がある。
【0020】
さらに、N型チャネルストップ層4とP型チャネルストップ層5の接合位置とN+層7Bの距離を調節することにより、ESD保護素子の動作している時の保持電圧を自由に設定することが可能であり、半導体装置の最大動作電圧以上に設定することで、すべての電荷を放出し終わった後、定常状態に復帰する条件を満足させることができる。
【0021】
本発明のESD保護素子はN型チャネルストップ層4とP型チャネルストップ層5の接合、および、Pウェル2(P−層)とN−層3の接合、および、N+層7Bの位置関係により、電圧電流特性および電流(熱)耐性を容易に調整できる構造になっている。
【0022】
本発明の実施例では、N型チャネルストップ層4とP型チャネルストップ層5の接合位置とN−層3とPウェル2(P−層)の接合位置のオーバーラップ量において、CMOS分離のオーバーラップ量よりもESD保護素子内のオーバーラップ量を大きく設定している。たとえ通常CMOS分離におけるN型チャネルストップ層とP型チャネルストップ層と同じ濃度でN型チャネルストップ層4とP型チャネルストップ層5を形成しても、CMOS分離のオーバーラップ量よりもESD保護素子内のオーバーラップ量を大きく設定することにより、保護素子内の接合ダイオードで最初にブレークダウンを引き起こさせることができる。したがって、 N型チャネルストップ層4とP型チャネルストップ層5は、通常のCMOS分離で用いるN型チャネルストップ層とP型チャネルストップ層と同時に形成できることになる。
【0023】
Pウェル2(P−層)はCMOSプロセスで用いられるPウエル層で構成でき、N−層3もNウエル層で構成できる。N+層7A,7BおよびP+層8もCMOSプロセスのソースおよびドレインで用いられる拡散層を利用できるため、本発明のESD保護素子は必要最小限のN基板CMOSプロセス工程で作成可能である。N+層7Aの不純物が砒素であったり、LDD構造のプロセスであっても、N−層3の存在により、N+層7Aへの電流集中は避けられ電流(熱)耐性が保たれる構造である。
【0024】
N−層3の替わりにN型基板1を用いても、本発明のESD保護素子は構成可能である。この場合、必要最小限のN基板片PウエルCMOSプロセス工程で同様に作成可能である
図2は本発明のESD保護素子の第二実施例を示す断面図である。N型チャネルストップ層4とP型チャネルストップ層5上のフィールド酸化膜6の上にポリシリコン膜9を形成した。ポリシリコン膜9は従来のCMOSプロセスでのゲート電極作成工程で作成することができるため、前記第一の実施例と同様に必要最小限のN基板CMOSプロセス工程で作成可能である。
【0025】
ポリシリコン膜9は、P+層8、およびN+層7Bと結線し、P−層と同電位になるようにした。ポリシリコン膜9をP−層と同電位にしておくことで、N型チャネルストップ層4とP型チャネルストップ層5の接合部にかかる電界は一定に保たれることになる。 N型チャネルストップ層4とP型チャネルストップ層5の接合ダイオードでブレイクダウンが起こった場合には、接合部の電界が安定した状態になるので、接合部におけるブレイクダウン電圧を径時的に安定させる効果がある。
【0026】
P型チャネルストップ層の幅を大きくすると、ブレイクダウンを起こすP型チャネルストップ層とN型チャネルストップ層の接合部と、電子の最終到達点であるP+層の距離が伸びることになるので、トリガー電圧とその時の電流値が大きくなる。
【0027】
図3は本発明のESD保護素子の第三の実施例を示す断面図である。前記第二の実施例において、P型チャネルストップ層5とN+層7Bの間をゲート酸化膜10上ポリシリコン膜9で分離した形状とした。動作時にエミッタとして働くN+層7Bと比較的濃度高いP型チャネルストップ層5を離すことにより、トリガー電流を下げることができる。よって、前記第二の実施例よりも多くの電流を処理することができる。
【0028】
P型チャネルストップ層とN+層の距離が長くなる、つまりゲート酸化膜を長くすることによりトリガー電流が大きくなる構造となっている。
【0029】
【発明の効果】
以上説明したように、本発明は、N型基板上に、コストをかけずに自由度が高いESD保護素子を供給することができる。
【図面の簡単な説明】
【図1】本発明のN型基板上のCMOS半導体装置で使用されるESD保護素子の第一の実施例を示す断面図である。
【図2】本発明のESD保護素子の第ニの実施例を示す断面図である。
【図3】本発明のESD保護素子の第三の実施例を示す断面図である。
【図4】従来のESD保護素子の一例を示す断面図である
【符号の説明】
1 N型シリコン基板
2 Pウェル(P−層)
3 N−層
4 N型チャネルストップ層
5 P型チャネルストップ層
6 フィールド酸化膜
7A N+層(ドレイン領域)
7B N+層(ソース領域)
8 P+層
9 ポリシリコン膜(ゲート電極)
10 ゲート酸化膜
Claims (4)
- N型基板上にP−層とN−層が隣接して存在し、前記P−層と前記N−層の境目上にN型チャネルストップ層が存在し、前記N型チャネルストップ層は前記N−層内でVdd電源端子に接続されたN+層と隣接し 、前記N型チャネルストップ層は前記P−層内ではP型チャネルストップ層と隣接しダイオードを形成し、前記P−層内に入出力端子またはVss電源端子に接続されているN+層とP+層が設けられた構造の静電気保護回路を特徴とする半導体装置。
- N型基板CMOSプロセスで使用されるPウエル層を前記P−層、Nウエル層を前記N−層とし、PMOSソースドレイン領域を前記P+拡散層、および、NMOSソースドレイン領域を前記N+拡散層としてCMOSプロセスで形成される請求項1記載の半導体装置。
- 請求項1および請求項2記載の半導体装置において、N−層をN型基板にした構造の静電気保護回路を特徴とする半導体装置。
- CMOS素子分離におけるP型ウエル層に対するチャンネルストップ層のオーバーラップ距離と、前記P−層と前記チャンネルストップ層のオーバーラップ距離が異なることを特徴とする請求項1、2、又は3記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002202506A JP2004047697A (ja) | 2002-07-11 | 2002-07-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002202506A JP2004047697A (ja) | 2002-07-11 | 2002-07-11 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004047697A true JP2004047697A (ja) | 2004-02-12 |
Family
ID=31708673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002202506A Withdrawn JP2004047697A (ja) | 2002-07-11 | 2002-07-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004047697A (ja) |
-
2002
- 2002-07-11 JP JP2002202506A patent/JP2004047697A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6909149B2 (en) | Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies | |
US5602404A (en) | Low voltage triggering silicon controlled rectifier structures for ESD protection | |
KR100325553B1 (ko) | 반도체 집적회로의 정전기 보호장치, 그의 제조방법 및 그를사용한 정전기 보호회로 | |
US7525779B2 (en) | Diode strings and electrostatic discharge protection circuits | |
US20050212051A1 (en) | Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies | |
JP2699654B2 (ja) | トリガ電圧を低減したscr保護構造および回路 | |
JP4122203B2 (ja) | 半導体装置の静電荷放電回路構造体 | |
US6777721B1 (en) | SCR device for ESD protection | |
EP1946381A2 (en) | Low capacitance scr with trigger element | |
JP2004281590A (ja) | 半導体装置 | |
US20060097322A1 (en) | Electrostatic discharge (ESD) protection circuit | |
US6764892B2 (en) | Device and method of low voltage SCR protection for high voltage failsafe ESD applications | |
US6670678B2 (en) | Semiconductor device having ESD protective transistor | |
US20050224882A1 (en) | Low trigger voltage esd nmosfet triple-well cmos devices | |
JP2007214267A (ja) | 半導体装置 | |
US6653689B2 (en) | Semiconductor device having electrostatic protection circuit | |
US7245466B2 (en) | Pumped SCR for ESD protection | |
JP3317345B2 (ja) | 半導体装置 | |
US6894320B2 (en) | Input protection circuit | |
KR20190133349A (ko) | Esd 보호를 위한 반도체 장치 | |
KR100347397B1 (ko) | 반도체 집적회로용 입출력 보호 장치 | |
JP2004047697A (ja) | 半導体装置 | |
JP3964239B2 (ja) | 半導体装置 | |
US20240290772A1 (en) | Spad esd protection device and manufacturing method thereof | |
JP2005101485A (ja) | 静電気放電保護素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071212 |