JP2004046082A - One-chip microcomputer for camera control - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a one-chip microcomputer for camera control including analog circuits which are low in cost, quickly deliverable, and low in electric power consumption. <P>SOLUTION: The one-chip microcomputer for camera control is provided with at least two systems of GND (ground) lines; an MTGND line for discharging a large current to the GND and a dedicated GND line used for a measuring circuit block for the camera, and also is provided with an MTGND terminal and an ANGND terminal so as to avoid the influence of contact provision of pads. Electricity is supplied from the ANGND terminal to a microcomputer core for camera control and the measuring circuit, and electricity is supplied from the MTGND terminal to a large current source circuit. <P>COPYRIGHT: (C)2004,JPO

Description

【００６１】
同様にして投光時にオペアンプ１２Ａの出力、即ちトランジスタ１３Ａのエミッタ電位は次式で示される。
【００６２】
【数２】

【００６３】
そして、演算出力回路４０は、抵抗４９，５０，５１，５２とＣＭＯＳオペアンプ５３からなる引き算回路を構成している。この引き算回路により上記（２），（３）式で示される電圧の引き算が行われ、その出力として下記の電圧値が得られる。
【００６４】
【数３】

【００６５】
この出力電圧値は、被写体距離ａの逆数１／ａに比例する電圧であるので、当該値を求めることで被写体までの距離を求めることができる。尚、図８に上記出力電圧と被写体距離ａの逆数との関係を示す。
【００６６】
以下、図９のフローチャートを参照して、測距回路ブロック４による測距のシーケンスについて説明する。ここでは、出力電圧をＳとし、Ｓ／Ｎ比を向上させる為に３６回測定した場合の出力の平均をとっている。更に、Ｐ１オン時間は４００μｓ、Ｐ０オン時間は２００μｓとした（ステップＳ４０１〜Ｓ４１２）。尚、本シーケンスにおける設定値“３６回”、“４００μｓ”、“２００μｓ”は一例に過ぎず、これに限定されるものではない。
【００６７】
次に、図１０はＣＭＯＳプロセスにおける寄生ＮＰＮトランジスタを利用した測光回路ブロック１３の具体的な構成を示す図である。
【００６８】
同図に示すように、測光素子として撮影画面の中央部の狭い範囲の被写体輝度を測定する為のスポット測光用受光素子Ｓｐ　と、撮影画面の広い範囲の被写体輝度を測定する為の平均測光素子Ａｖ　とを用いており、各光電流ＩＡｖ，ＩＳｐが、後述する測光回路ブロック１３によって検出される。
【００６９】
測光回路は、ＩＡｖをエミッタ電流として流すＣＭＯＳプロセスにおける寄生ＮＰＮトランジスタ６１と、同じくＩＳｐをエミッタ電流として流すＣＭＯＳプロセスにおける寄生ＮＰＮトランジスタ６２と、定電流源６３と、ＣＭＯＳオペアンプ６４と、ＣＭＯＳプロセスにおける寄生ＮＰＮトランジスタ６５と、温度に比例する図示しない基準電圧源Ｖｒｅｆ３とで構成されるＩｓ　（トランジスタの飽和電流）キャンセル用基準電圧回路と、コンパレータ６６，６７及び温度に比例する電圧出力を出力するＴ比例ＤＡＣ６８で構成されるＴ比例ＡＤ変換器６９とからなる。このような構成において、オペアンプ６４の出力電位ａ、即ち、Ｉｓ　キャンセル用基準電圧は、次式で示される。
【００７０】
【数４】

よって、ｂポイントの電位は次式で示される。
【００７１】
【数５】

同様にｃポイントの電位は次式で示される。
【００７２】
【数６】

【００７３】
ここで、ＩＡｖ＝２^ｍ・Ｉｒｅｆ　，Ｉｓｐ＝２^ｌ・Ｉｒｅｆ　とすると、ｂ，ｃポイントの電位はそれぞれ次式で示される。尚、ＶＴ　ｌｎ（２）は３０℃において約１８ｍＶであって温度に比例する電圧である。
【００７４】
Ｖｒｅｆ３−ＶＴ　ｌｎ（２）・ｌ　…（８）
Ｖｒｅｆ３−ＶＴ　ｌｎ（２）・ｍ＋ＶＴ　ｌｎ（ｎ）　…（９）
次に、Ｔ比例ＡＤ変換器の入力範囲はどの様にして決定されるか、具体的な設計事例を用いて説明する。ここでは、例えばスポット測光素子による光電流Ｉｓｐは被写体輝度により１００ｐＡ〜１μＡの範囲で変化するものとする。
【００７５】
また、Ｉｒｅｆ　＝１０μＡ，Ｖｒｅｆ３＝１８０ｍＶ（３０℃）とすると、Ｉｓｐが１００ｐＡの場合のｂポイントの電位は４８０ｍＶ（３０℃）となり、Ｉｓｐが１μＡの場合のｂポイントの電位は２４０ｍＶ（３０℃）となる。
【００７６】
一方、後の演算処理を簡単にする為と、量子化誤差による測光誤差を少くし、極力精度を上げる為、きりのいい数値８カウントが輝度１段に対応する様構成し、Ａ／Ｄ変換器は８ビットであるとする。１段当りの測光回路出力の変化量は１８ｍＶ（３０℃）であるから、１カウント当りの電圧値は１８ｍＶ／８＝２．２５ｍＶ（３０℃）に設定されるフルビットが立った時は２５５×２．２５ｍＶ＝５７３．７５ｍＶ（３０℃）となる。
【００７７】
一方、平均測光素子の測光範囲面積はスポット測光素子の測光範囲面積の１６倍程度あり、その光電流ＩＡｖは被写体輝度により、１６００ｐＡ〜１６μＡの範囲で変化する。よって、ＮＰＮＴｒの数ｎが“ｎ−１”であると、ＩＡｖが１６００ｐＡの時、ａポイントの電位は４０８ｍＶ（３０℃）となり、ＩＡｖが１６μＡの時、ａポイントの電位は１６８ｍＶ（３０℃）となる。
【００７８】
この様に、光電流ＩｓｐとＩＡｖでは同一輝度に対して光電流量が異なるので、測光回路を同一のものにすると、その出力電圧に差異が生じ、後段のＡ／Ｄ変換器の入力範囲を大きくする必要が生じる。そこで、本実施例では、ｎを“１６”とすることにより、平均とスポットの測光回路出力電圧が同一輝度において、同一の電圧値となる様工夫している。
【００７９】
上述したように、同一輝度における平均とスポットの光電流比に等しくＮＰＮトランジスタのエミッタサイズ比を設定することにより同一輝度における各測光出力電圧値を等しくすることができる。そして、例え全く同一でなくとも略近い値とすることで、後段のＡＤ変換回路の入力電圧範囲を無駄に大きくすることなく設計できるので、回路規模の増大を抑えることができる。
【００８０】
ここで、同一輝度における光電流比の異なる測光素子からの測光出力電圧を略等しくするために、図１１に示す回路により、基準電圧回路出力Ｉｓ　を平均とスポットで予め異なるようにすることもできる。
【００８１】
例えば、ＩＡｖ／Ｉｓｐ＝１６であったとすると、
Ｖｒｅｆ３Ａ　＝Ｖｒｅｆ３＋１８ｍＡ（３０℃）×ｌｎ（１６）／ｌｎ（２）…（１０）
とするか、
ＩｒｅｆＡ＝Ｉｒｅｆ　×１６　…（１１）
とすれば良い。この他に、図１２の様にレベルシフト回路を付加して調整しても良く、更に調整量は１８ｍＶ（３０℃）×ｌｎ（ＩＡｖ／Ｉｓｐ）／ｌｎ（２）とすれば良い。
【００８２】
ところで、得られた測光電圧値ｂ，ｃポイントの電位は、Ｔ比例ＡＤＣ６９によってＡ／Ｄ変換され、デジタル量に変換され、μ−ｃｏｍコアに取り込まれ被写体輝度情報に演算変換され、メモリに格納される。
【００８３】
そして、このＴ比例ＡＤＣ６９は、分割抵抗とタップデコーダによって構成されたＤ／Ａコンバータとコンパレータ６６，６７からなり、μ−ｃｏｍコアから、タップデコーダに指令が行くと、分割抵抗のタップのいずれかの電位がコンパレータ６６，６７の一端子に入力される。μ−ｃｏｍコアは、上記Ｄ／Ａコンバータの各設定電圧と測光出力電圧の比較を繰り返すことにより、測光出力電圧値をＡ／Ｄ変換することができる。
【００８４】
さらに、分割抵抗には、定電流源７０によりＶＴ　ｌｎ（Ｎ／Ｒ０　）（Ｎは正整数、Ｒ０　は回路内部の抵抗を示す）の温度Ｔに比例した電流が流されており、Ｔ比例の電圧を発生する様に構成されている。尚、この他にも温度Ｔに対して安定した定電流源７０Ａと上記Ｔ比例定電流源７０は、μ−ｃｏｍコアからのスイッチングによって互いに切り換えられるように構成されており、更にＡ／Ｄ変換器６９はＴ比例，Ｔ安定のＡ／Ｄ変換器として使用できるように構成されている。そして、Ｔ安定のＡ／Ｄ変換器はカメラの他の情報量（例えば温度，ストロボチャージ電圧等）をＡ／Ｄ変換する場合に用いられる。
【００８５】
以上の様にして、全体としての回路規模の縮小化を向上させるように構成している。
【００８６】
さらに、測光値をＡ／Ｄ変換してμ−ｃｏｍコアに取り込むことができるが、ＣＭＯＳオペアンプを使用した場合、従来のバイポーラオペアンプと異なり、そのオフセット電圧が問題となる。即ち、従来のオペアンプではわずか２〜３ｍＶであるが、ＣＭＯＳオペアンプでは２０ｍＶ程度でてしまう。輝度１段当り１８ｍＶ（３０℃）であるから、ＣＭＯＳオペアンプのオフセット電圧は無視できない大きさである。
【００８７】
この問題を解決する為に、図１０に示す実施例では、図１３に示す様にＣＭＯＳオペアンプ６４とＣＭＯＳコンパレータ６６をほぼ同一の構成とし、同一チップ内において、できるだけ近傍に配置することで、同一方向のオフセット電圧を生じさせ、互いに相殺する様に工夫している。そして、図１４はＤ／Ａコンバータ用のＴ安定，Ｔ比例基準電流をつくる回路の具体的な構成を示す図であり、上記した他にもカメラ用測定回路のバイアス電流源として用いられる。
【００８８】
以下、図１５のフローチャートを参照して、測光回路ブロック１３による測光のシーケンスについて詳細に説明する。
【００８９】
本シーケンスでは、スポットアベレージの測定はそれぞれｂ，ｃポイントの電位を測定することにより行なわれる。そして、この電位をＡ／Ｄ変換すれば良いわけだが、ここでは、コンパレータとタップデコーダを使ったＡ／Ｄ変換器を利用したＡ／Ｄ方式として説明し、更にスポットアベレージとも同一過程なので一方のみの説明を行なう。
【００９０】
まず、ＶＨ　にＶｃｃ２　，ＶＬ　にＧＮＤに対応する値を設定し、コンパレータの出力をチェックする。そして、コンパレータの値がハイレベル“Ｈ”ならタップデコーダの値の方が低いのでＶＬ　に（ＶＨ　＋ＶＬ　）／２を代入する。さらに、コンパレータの出力がローレベル“Ｌ”ならばタップデコーダの値の方が高いのでＶＨ　に（ＶＨ　＋ＶＬ　）／２を代入する。以下、これを８回繰り返すと、８ビットのＡ／Ｄ変換となり、測光の出力がＡ／Ｄ変換できたことになる（ステップＳ５０１〜５０８）。
【００９１】
次に、図１６はＣＭＯＳプロセスにおける測温回路ブロック１０の構成を示す図である。当該測温回路ブロック１０により測温される被測温体はＣＭＯＳマイコンチップ自体の温度である。このＣＭＯＳはマイコン部、及び周辺の測光・測距・測温等々のカメラ用各種測定回路を全て非常に低消費電力化可能な為に、ＩＣチップ自体の消費電力がバイポーラ集積回路に比べて非常に小さい。
【００９２】
そして、通常、バイポーラ集積回路であると、ＩＣチップ自体の温度はその消費電力によって３℃程度環境温度に対して上昇してしまう。また、その上昇の度合いはＩＣに給電されてから測温するまでのタイミングによって異なるので、測温タイミングによって常に３℃前後のバラツキを生じ、精密なカメラの温度補正をかけることができない。対するＣＭＯＳは持ち前の低消費電力の為に、チップ自体の温度と環境温度との間の差異が小さい。
【００９３】
さらに、従来、上記したようなバイポーラではチップ自体の消費電力による発熱を考慮して、例えば測光回路チップや測距回路チップ、リモコン受信回路チップ等のカメラの測定回路単体機能、若しくは、ほんの２，３の機能を持つＩＣチップ中に測温回路を組み込んで、その様なＩＣチップ温度を測定する様工夫している。
【００９４】
これに対して、ＣＭＯＳ化することによってカメラ用の各種測定回路を大規模に集積化した様なＩＣチップ内に測温回路を設けることができ、カメラに好適なオールインワンＩＣを設計することが可能となる。この様なマイコンはカメラのさらなるコンパクト化，低コスト化にも貢献する。
【００９５】
そして、図１６に示すように、本実施例の測温回路ブロック１０は、ＭＯＳトランジスタＱ１　〜Ｑ８　と抵抗Ｒ１　とＲ２　と回路起動用定電流源Ｉ１　とからなる温度比例型基準電流回路と、ＣＭＯＳプロセス内に存在する寄生ＮＰＮＴｒＱ９　と抵抗Ｒ３　とＣＭＯＳオペアンプＯＰ１　とＣＭＯＳトランジスタＱ１０と抵抗Ｒ４　とからなる温度安定型基準電流回路と、抵抗Ｒ５　とで構成されている。
【００９６】
ここで、温度比例型基準電流回路において、Ｑ５　とＱ４　の面積比は１：１６に設定されており、この関係によってＩｒｅｆ１は次式で示される電流値となる。
【００９７】
Ｉｒｅｆ１＝（ＶＴ　ｌｎ１６）／Ｒ２　…（１２）
このＶＴ　はサーマルボルテージであって温度に比例し、２６ｍＶ（３０℃）である。Ｉｒｅｆ１をＱ９　とＲ３　に流すことによってオペアンプの＋端子電位が、Ｖｃｃ２　を基準として１．２６Ｖとなる様、Ｒ３　の抵抗値が選ばれている。更に、この１．２６Ｖはバンドギャップ基準電圧と呼ばれ非常に良好な温度安定性を示す。
【００９８】
そして、この電圧を基準として、Ｑ１０のソースから出力される温度安定基準電流Ｉｒｅｆ２は次式で示される。
【００９９】
Ｉｒｅｆ２＝１．２６Ｖ／Ｒ４　…（１３）
よって、抵抗Ｒ５　に生じる電圧ＶＴＥＭＰは次式で示される。
【０１００】
【数７】

【０１０１】
ここで、Ｒ２　＝１ＫΩ，Ｒ４　＝１５ＫΩ，Ｒ５　＝２８ＫΩとすると、
【数８】

となり、ＶＴＥＭＰは４０℃では２６９ｍＶ、−１０℃では６０５ｍＶとなる。
【０１０２】
尚、１℃当りの電圧変化量は、６．７２ｍＶである。
【０１０３】
これに対して、Ａ／Ｄ変換回路部９の入力電圧範囲を０〜８５６．８ｍＶとし、１カウント当り３．３６ｍＶと設定すると、１カウント当り０．５℃の測温精度で測温電圧値をＡ／Ｄ変換できる。この時のＡ／Ｄ変換回路は勿論、温度に対して安定なものである。さらに、得られたＡ／Ｄ変換デジタル値と、温度との関係は、μ−ｃｏｍコアが、予め基準温度において得られたＡ／Ｄ変換値の理論値と実際の値との差に対応する量として記憶されたデジタル量を補正した後に、温度に対する基準参照値と比較して求める様に構成する。
【０１０４】
次に、図１７はＣＭＯＳ化することによって基本的に低消費電力化することの可能なカメラ用の各種測定回路のみならず、外部のドライブ上基本的に低消費電力化できないような回路ブロック、例えばモータードライブ回路や昇圧回路やプランジャー駆動回路などを組み込んだ場合の具体例な構成を示す図である。
【０１０５】
同図に示すようにパワ系の制御回路が組み込まれた場合は、カメラで言うとフィルム巻き上げ時や巻き戻し時に、モーター駆動を行なうと、数十〜数百ｍＡの電流が１秒〜３０秒間流れることになり、ＩＣチップの温度が、ピークで６０〜７０℃近くまで上昇し、それが環境温度に近い温度まで下がるのに数分の時間を要する。その為、ＩＣチップ自体の温度で、カメラの動作の温度補正を行なおとすると、全く不正確な温度補正がなされいしまうという不具合が生じてしまう。
【０１０６】
ここでは、上記問題点を解決する為に、測温回路８０と共に、計時回路８１を設け、モータードライブ回路８３や昇圧回路８６等のパワ系の制御回路が動作した後は、その事によるＩＣチップ温度上昇分がなくなるまでの間の測温回路８０の温度データをカメラの温度補正データとして用いないように構成したものである。これはメインフローなどでパワ駆動フラグを利用した方法を既に説明済である。尚、パワー駆動フラグＭＴＦＬＧは負荷条件、駆動条件に応じてＭＴＦＬＧ１，ＭＴＦＬＧ２等の２種類以上設けてもよい。
【０１０７】
次に、図１８はカメラのリモコン受信回路ブロックの構成を示す回路構成図であり、図１９は、その受信部で赤外光による遠隔操作信号を受光したときの各部の動作波形を示す図である。
【０１０８】
フォトダイオード９０は、図１９（ａ）に示す遠隔操作信号Ａ１　，Ａ２　，Ａ３を受光する為の受光素子で、プリアンプ９３に入力される。プリアンプ９３は入力される微小な信号電圧を図１９（ｂ）に示すプリアンプ出力１００に増幅し、次段のバンドパスフィルタ（ＢＰＦ；Ｂａｎｄ　Ｐａｓｓ　Ｆｉｌｔｅｒ）９４に出力する。
【０１０９】
このＢＰＦ９４は、上記遠隔操作信号のキャリア周波数ｆｃ　がその通過帯域の中心になるように設定されたフィルタ特性を有し、螢光灯等の商用周波数の倍のリップル周波数（１００Ｈｚと１２０Ｈｚ）のノイズ成分を除去し、リモコン信号だけからなる図１９（ｃ）に示すＢＰＦ出力１０１を次段の検波回路９５に出力する。さらに、積分回路９６は、この検波出力１０２を積分してキャリア成分を除去した図１９（ｅ）に示す積分出力１０３を出力する。また、波形整形回路９７は、スレッシュレベルＶＴＨ１　及びＶＴＨ２　のヒステリシスを有し、波形整形を行なって信号パルスＰ１　，Ｐ２　，Ｐ３　からなる図１９（ｆ）に示す受光回路出力としてＣＰＵ（μ−ｃｏｍコア）９１に出力する。
【０１１０】
上記遠隔操作装置における受信手段の各回路ブロックはＣＭＯＳによって構成され、従来のバイポーラによる消費電力２〜３ｍＡに対して２００〜３００μＡの１／１０以下に低減されている。この為、従来リモコンモード継続時間を電池消耗対策により２０分程度制限していたが、その１０倍である２００分（＝３時間２０分）程度に延長することができる。これは実質的には充分な時間であり、従来の様なリモコン専用の時間リミッターを設ける必要がない。従って、前述したメインフローではリモコンモード時に時間制限を設けていない。
【０１１１】
以下、μ−ｃｏｍコアによるリモコン回路ブロック９により出力されるリモコン受信信号の処理動作、及び該リモコン回路ブロック９の制御について詳細に説明する。μ−ｃｏｍコアは、カメラ本体に設けられたリモコンモード設定スイッチの“オン”を検出し、リモコンモードである旨を示す“モード表示”を図示しないＬＣＤに表示し、リモコン割り込み端子ＲＮＩＮＴを禁止した後、リモコンイネーブル端子ＲＭＥＮをローレベル“Ｌ”とし、リモコン受信回路ブロックに給電する。そして、この給電の後、リモコン受信回路ブロックが安定化する所定時間後に前記リモコン割り込み端子ＲＮＩＮＴの割り込み許可を行なう。更に、当該μ−ｃｏｍコアは上記受光回路出力が入力されると、その内部のＲＯＭに記憶されているプログラムに従って入力信号を読取り、リモコン信号であるか否かの判別を行なう。
【０１１２】
先ず図２０のフローチャートを参照して、μ−ｃｏｍコアがリモコン信号を受信し判別するまでのシーケンスについて説明する。
【０１１３】
μ−ｃｏｍコアに入力信号パルスＰ１　によってリモコン受信割り込みがかかると、内部のタイマ１をスタートさせ、次の信号パルスＰ２　の入力によりタイマ１をストップする。これにより、信号パルスＰ１　とＰ２　のパルス間隔を測定し、所定の時間Ｔ１　に一致するか否かの比較を行ない、一致した場合は同様にして信号パルスＰ２　とＰ３　のパルス間隔をタイマによって測定し、所定の時間Ｔ１　と一致するか否か判定することにより（ステップＳ６０２〜Ｓ６０７）、リモコン信号の判別を行なう。そして、一致した場合はリモコン受信フラグを“オン”し（ステップＳ６０８）、リモコン割り込みを禁止した後に割り込み処理を抜ける。
【０１１４】
上記パルス間隔が所定時間Ｔ１　と一致しない場合はノイズと判断してこれを無視し、割り込み処理を抜ける（ステップＳ６０９）。尚、所定のパルス間隔Ｔ１は、螢光灯の周期的ノイズパルスの間隔１０ｍｓｅｃ若しくは８．３ｍｓｅｃの整数倍に同期しない時間間隔とする。
【０１１５】
以上の様にしてμ−ｃｏｍコアによりリモコン受信信号と判別された場合は、その後レリーズ割り込み処理に移行し測距・測光・測温やフォーカスレンズ駆動、シャッター駆動フィルム巻き上げの一連のカメラシーケンスを続行する。
【０１１６】
次に、リモコン受信回路の動作処理をカメラの動作シーケンス上に組み込む上で注意すべき点に関して説明する。
【０１１７】
リモコン受信回路は、非常に微弱な数１０μＶの信号を検出する検出回路であるので、ノイズの影響を受けやすい。よって、昇圧回路が作動している場合、即ちリモコン受信回路と同一チップ上に昇圧回路が形成されている場合や、ストロボ充電が作動している場合等のノイズの多い状況下においては、リモコン受信割り込みが経常的にかかり、正常なカメラ動作の遂行ができなくなる畏れがある。
【０１１８】
この問題を解決する為に、本実施例では、図２１のフローチャートに示すように、リモコンモード信号受信待機時においては昇圧回路動作を禁止する。そして、ストロボチャージ中においてはリモコン受信回路を作動不能とするか、リモコン受信割り込みを禁止する。尚、本発明では、メインフローに示す様にストロボ充電完了してから、リモコンモードになる様な工夫をしている。これにより、リモコン受信回路からの誤信号出力が、カメラの正常な動作の遂行を妨げることのない様にしている（ステップＳ７０１〜Ｓ７０７）。
【０１１９】
次に、図２２は、ＣＰＵ及びカメラの各種測定回路と同一チップ上にモータドライブ用のプリドライバ回路を構成した場合のＮＰＮモータプリドライバ回路ブロック５の具体的な構成を示す図である。
【０１２０】
通常、ＣＰＵ及びカメラの各種測定回路用電源としては、電池からショトキーバリアダイオードと３３μＦ程度のタンタルコンデンサによって構成されるダイオードフィルタ（Ｄ１　，Ｃ１　）によって安定化された電源Ｖｃｃ２　が使用される。
【０１２１】
これは、電池電圧がモータ駆動やプランジャー駆動や昇圧コイル駆動やストロボチャージの様な重負荷駆動によって急峻で大きな電圧降下を生じる為に、そのｄｖ／ｄｔがＣＰＵの正常なシーケンスの保証や各種測定回路の正確な測定の保証のできない大きさ（ｄｖ／ｄｔ）０　以上になる為である。
【０１２２】
よって、通常バックアップコンデンサＣ１　の大きさは、Ｖｃｃ２　内部のＩＣの消費電流Ｉｄｉとすると次式で示されるような値に設定される。
【０１２３】
【数９】

【０１２４】
さらに、大きな問題としてカメラはポータブル機器であるので、振動によって電池が電池接片から離れ一時的に絡電が遮断されてしまう。特に、カメラの作動中に上記問題が発生し、Ｖｃｃ２　電圧がＣＰＵの動作可能以下にまで低下してしまった場合、ＣＰＵによる正常なカメラ制御が行なわれず、最悪の場合カメラの破壊につながる。この電池のチャタリングは電池接片の形状や圧にもよるが約１０ｍｓｅｃと考えられる。よって、コンデンサＣ１　の値に、この時間Ｖｃｃ２　がＣＰＵの正常動作可能電圧以下に下がらない様な容量に定められる。
【０１２５】
通常、コンデンサＣ１　の容量を決めるドミナントなパラメーターは上記電池チャタリング時のＶｃｃ２　電圧保持である。このコンデンサＣ１　は周波数特性の良さと比較的大容量を得やすいという理由で、タンタルコンデンサが用いられるが、これは高価であるし、小型カメラの実装スペースに対してはやはり体積が大きいので、Ｖｃｃ２　内部のＩＣの消費電流Ｉｄｉを小さく設計しなければならない。
【０１２６】
この目的のもとにカメラの各種測定回路はできるだけ低消費電流な回路に設計する必要がある。これに対して、モータープリドライブ回路等の、外付けのパワートランジスタを駆動する回路は、そのベース電流として数１０ｍＡの電流を供給する必要が生じる。このような回路を上記カメラ用測定回路と同様にＣＰＵチップと同一チップ上に形成した場合、その回路ブロックの電源をＣＰＵ及び測定回路と同一のＶｃｃ２　に共通にすると、上述した様な理由でＶｃｃ２　保持用コンデンサの容量を非常に大きくしなければならない。実際はコスト、スペースの点で上記構成は不可能である。
【０１２７】
そこで、本実施例はソース電流源をＶｃｃ２　でなくＶｃｃ１　として、電源安定化コンデンサＣ１　から大電流をＩＣ外に放出しない様、大電流供給端子及びラインをＩＣに設ける様工夫してある。マイコンを含むＩＣのパッケージについては、図４８に示すように、このＩＣ２０５を電池に接続するＩＣリード２０１がパッケージ２０４から突出しており、このＩＣリード２０１が金ワイヤ２０６によりＩＣ２０５上のパッド２０３に接続されている。
【０１２８】
ここで、大電流がＩＣ２０５のＧＮＤライン２０２に流れた場合、ＩＣ２０５のＧＮＤライン２０２のアルミ配線は、０．２〜３Ωまたパッド２０３とＩＣリード２０１との接触抵抗は０．２〜３Ωの値を持つもので、５０〜１００ｍＶ程度の電位差を、その大電流の流れる経路にそって発生してしまう為、ＩＣチップ内のＧＮＤライン２０２を上記回路ブロックとＣＰＵ及びカメラ用測定回路ブロックと共通にすると、正常なシーケンス，正確な測定が不可能となってしまう。
【０１２９】
本実施例では、大電流をＧＮＤに排出するＭＴＧＮＤラインとカメラ用測定回路ブロックの専用ＧＮＤラインの少なくとも２系統のＧＮＤラインを設け、且つパッドの接触抵抗の影響をさける為に、少なくとも２つのＧＮＤパッドからなる端子ＭＴＧＮＤ端子，ＡＮＧＮＤ端子を設けている。
【０１３０】
この様に、少なくとも２系統のＧＮＤライン及びＧＮＤ端子を設けることにより１チップ上に上記大電流ドライプ回路ブロックを構成することが可能である。理想的には、ＣＰＵ用のデジタルＧＮＤと測定回路用アナログＧＮＤを別々に設ける方が良いが、実際には端子数の不必要な増大につながるので、本実施例ではあえて１つにまとめている。
【０１３１】
次に、プリドライブ回路の具体的な構成について説明する。
【０１３２】
先ず、外付けのＮＰＮパワートランジスタをドライブするＮ端子定電流ドライブ回路について説明する。
【０１３３】
このＮ端子定電流トライブ回路は、ＣＭＯＳオペアンプＯＰ１　と抵抗Ｒ１　，Ｒ２　，Ｒ３　と基準電圧Ｖｒｅｆ３とＰＭＯＳトランジスタＱ１　からなるＰＭＯＳトランジスタ定電流ドライブ用電圧発生回路と、上記電圧をＰＭＯＳトランジスタＱ２，Ｑ３　，Ｑ４　，Ｑ５　のゲートに導くトランスファーゲートスイッチＳＷ１　，ＳＷ２　，ＳＷ３　，ＳＷ４　と、Ｖｃｃ１　をソースとし外付けＮＰＮトランジスタのベースをドレインとするＰＭＯＳトランジスタＱ２　，Ｑ３　，Ｑ４　，Ｑ５　と、それらのゲートソース間をシャントするシャント抵抗Ｒ４　，Ｒ５　，Ｒ６　，Ｒ７　と、外付けＮＰＮパワートランジスタのベース−エミッタ間をシャントするＮＭＯＳトランジスタＱ６　，Ｑ７　，Ｑ８　，Ｑ９　からなる出力部とで構成されている。
【０１３４】
このμ−ｃｏｍコアのポートＮ０からオペアンプＯＰ１　に給電信号が入力されると、オペアンプが動作し、抵抗Ｒ３　に１００μＡの電流ＩＮ０が流れる。このＩＮ０は次式で示される。
【０１３５】
ＩＮ０＝Ｖｒｅｆ３／Ｒ３　…（１７）
そして、トランジスタＱ１　のＶＧＳとＩＮ０の間には次式の関係が成立する。
【０１３６】
ＩＮ０＝Ａ・（ＶＧＳ−Ｖｔｈ）^２　　・・・（１８）
Ａ；比例定数、Ｖｔｈ；スレッシュ電圧
よって、Ｖｃｃ１　基準でａ点の電位Ｖａ　は次式で示される。
【０１３７】
【数１０】

【０１３８】
さらに、μ−ｃｏｍコアの出力ポートＮ１　がハイレベル“Ｈ”になってトランスファーゲートスイッチＳＷ１が“オン”になると、Ｑ２　のＧ−Ｓ間電圧は０ＶでＱ２　がオフ状態で、Ｑ６　がオン状態であったのが、Ｖａ　電圧が印加されＱ２　がオンＱ６　はオフ状態となる。
【０１３９】
この時、出力電流ＩＮ１は次式で示される。
【０１４０】
ＩＮ１＝Ａ・（ＶＧＳ１　−Ｖｔｈ）^２　　・・・（２０）
そして、ＩＮ１＝２０ｍＡとなる様なＶＧＳ１　となるように、上記（Ｒ１　＋Ｒ２　）／Ｒ２　を次式により設定する。
【０１４１】
【数１１】

【０１４２】
上記したような回路構成とすることで、各出力ポートＮ１　，Ｎ２　，Ｎ３　，Ｎ４から２０ｍＡの定電流を出力でき、従来の様にベース制限抵抗を用いる必要もない為、実装面積の小さなプリドライブ回路を得ることができる。
【０１４３】
また、Ｖｃｃ１　の変動をフィードバックしている為、Ｖｃｃ１　電圧がどの様に変動しても、常に２０ｍＡドライブを行なうことができ、電源電圧の影響を受けずに安定したアクチュエータ制御を行なうことができる。
【０１４４】
次に、外付けＰＮＰパワートランジスタをドライブするＰ端子定電流ドライブ回路について説明する。これは先に説明したＮ端子定電流ドライブ回路と同じ動作原理であって、ソースかシンクであるか否かの違いがあるのみである。
【０１４５】
Ｐ端子定電流ドライブ回路はＣＭＯＳオペアンプＯＰ１Ａと、抵抗Ｒ１Ａ，Ｒ２Ａ，Ｒ３Ａと基準電圧Ｖｒｅｆ３Ａ　とＮＭＯＳトランジスタＱ１Ａから構成されるＮＭＯＳトランジスタ定電流ドライブ用電圧発生回路と、上記電圧をＮＭＯＳトランジスタＱ２Ａ，Ｑ３Ａ，Ｑ４Ａ，Ｑ５Ａと、それらのゲート−ソース間をシャントするシャント抵抗Ｒ４Ａ，Ｒ５Ａ，Ｒ６Ａ，Ｒ７Ａと、外付けＰＮＰトランジスタのベース−エミッタ間をシャントするＰＭＯＳトランジスタＱ６Ａ，Ｑ７Ａ，Ｑ８Ａ，Ｑ９Ａからなる出力部とで構成されている。
【０１４６】
そして、μ−ｃｏｍコアのポートＰ０　からオペアンプＯＰ１Ａに給電信号が入力されるとオペアンプ動作がなされて抵抗Ｒ３Ａに１００μＡの電流Ｉｐ０が流れる。
【０１４７】
この電流Ｉｐ０は次式で示される。
【０１４８】
Ｉｐ０＝（Ｖｒｅｆ３Ａ　−Ｖｃｃ１　）／Ｒ３Ａ　…（２２）
さらに、トランジスタＱ１　のＶＧＳとＩｐ０との間には次式の関係が成立する。
【０１４９】
Ｉｐ０＝Ｂ・（ＶＧＳ−Ｖｔｈ）^２　　　　…（２３）
Ｂ；比例定数、Ｖｔｈ；スレッシュ電圧
よって、ＧＮＤ基準でａ点の電位ＶａＡは次式で示される。
【０１５０】
【数１２】

【０１５１】
さらに、μ−ｃｏｍコアの出力ポートＰ１　がハイレベル“Ｈ”になってトランスファーゲートスイッチＳＷ１Ａが“オン”になると、トランジスタＱ２ＡのＧ−Ｓ間電圧は０ＶでトランジスタＱ２Ａがオフ状態で、トランジスタＱ６Ａがオン状態であったのがＶａＡ電圧が印加され、トランジスタＱ２Ａがオン状態となり、トランジスタＱ６Ａはオフ状態となる。
【０１５２】
この時、出力電流ＩＰ１は次式で示される。
【０１５３】
ＩＰ１＝Ｂ・（ＶＧＳ１　−Ｖｔｈ）^２　　…（２５）
そして、ＩＰ１＝２０ｍＡとなる様なＶＧＳ１　となる様、上記（Ｒ１Ａ＋Ｒ２Ａ）／Ｒ２Ａを、次式により設定する。
【０１５４】
【数１３】

【０１５５】
上記したような回路構成とすることにより、Ｐ１　，Ｐ２　，Ｐ３　，Ｐ４　各端子から２０ｍＡの定電流をシンクできる。
【０１５６】
次に、図２３はクロックを用いないアナログタイマ回路の具体的な構成を示す図である。同図に示すように、タイマ１１８ａは、カレントミラー回路を構成するＭＯＳトランジスタ１１１，１１２と定電流源１１４と定電流源の電流をスイッチングするＭＯＳトランジスタ１１３と上記定電流源の電流を積分するコンデンサ１１５と積分コンデンサに蓄積された電荷を放電するＭＯＳトランジスタ１１６と、コンデンサに蓄積された電荷量をＤＡＣ出力と比較するコンパレータ１１７とタイマ１１８ａとで構成されている。
【０１５７】
そして、タイマ１１８ｂはタイマ１１８ａと同一構成であり、タップデコーダの値を変えることで２つのタイマ値を設定することができ、更には連続して使用することもできる。また、定電流源の値を変えれば長いタイマや短いタイマも作ることができる。
【０１５８】
以下、図２４のフローチャートを参照して、かかるアナログタイマ回路の動作について説明する。尚、タイマ値は図２７のグラフを基に設定する。そして、集積回路内のコンデンサを利用した場合は温特は少ないが、温特のある場合は温度によりグラフを選択すれば良い。さらに、ここでは一応温特のある場合を想定して説明する。
【０１５９】
先ず測温し（ステップＳ８０１）、アナログタイマを呼ぶ前に設定されたタイマ値Ｔ又はＴＡになる様に図２７よりタップデコーダの出力（Ｄ／Ａ値）を設定する（ステップＳ８０２）。続いて、ＴＭ１又はＴＭ１Ａを“オン”し、コンデンサ１１５又は１１５Ａの電荷を抜く。同時に、ＴＭ２又はＴＭ２Ａを“オン”し、コンデンサにチャージ可能状態とし、ＴＭ１又はＴＭ１Ａを“オフ”し、タイマをスタートした後、原振を止める（ステップＳ８０３，８０４）。
【０１６０】
その後、コンデンサ１１５又は１１５Ａのレベルがタップデコーダーの出力を上まわると、ＴＭ３又はＴＭ３Ａが立上り、この信号により、再びμ−ｃｏｍはウエイクアップし原振が動き出す（クロック休止状態から発振状態に戻る）。そして、原振が動き出した直後、ＴＭ２又はＴＭ２Ａを“オフ”し、チャージを中止し、メインルーチンに戻る（ステップＳ８０５〜８０８）。
【０１６１】
この状態のタイミングチャートは図２５に示す通りであり、この図２５に示す他にも図２６に示す方法等、種々の方法が考えられるが、以下、図２５に示すタイミングを基に説明を続けることにする。
【０１６２】
以上の説明で明らかであるように、アナログタイマ動作中はμ−ｃｏｍの原振を止めることができるので、微少電流や微少電圧の測定、又はノイズに弱い信号の時間測定などに応用することができる。
【０１６３】
次に、図２８はアナログタイマを用いた測光回路の具体的な構成を示す図である。ここで、先に図１０に示した測光回路と異なるのは、コンパレータの後にフリップフロップが設けられていることである。そして、アナログタイマ停止信号でフリップフロップはコンパレータのレベルをラッチする構成になっている。
【０１６４】
図２９は、かかる測光回路の動作を示すフローチャートである。
【０１６５】
先に図１５に示した動作と異なるの点は、新たにステップＳ９０４，Ｓ９０５を設けてアナログタイマを使用している事である。即ち、ここでは測光電圧が微少の場合は、原振のノイズが乗り正確なＡ／Ｄ変換ができないので、コンパレータの出力をチェックする場合は原振を止めノイズのない状態で測定するという方法をとっている。尚、コンパレータの出力をアナログタイマ終了信号でラッチしているので、原振が発振した時にはすでにノイズのない状態のレベルがラッチされていることになる。その他の動作は先に図１５の説明で述べた通りであるので、ここでは重複した説明は省略する。
【０１６６】
次に、図３０はアナログタイマを用いた測距回路の具体的な構成を示す図である。この測距回路は、先に図７に示したＡ／Ｄ部４１を改良したものである。
【０１６７】
即ち、図７の測光と同様に定常光をコンデンサ４７にラッチする場合及びＬＥＤ３４を投光し、ＰＳＤ３８の出力を演算する場合にアナログタイマを使用し、原振のノイズを除去している。そして、その演算結果はアナログタイマの終了信号ＴＭ３でコンデンサに保持する。その後、Ａ／Ｄ変換するので原振のノイズのない状態の信号をＡ／Ｄ変換することができる。
【０１６８】
そして、図３１は、かかる測距回路の動作を示すフローチャートである。先に図９に示した動作と異なる点はアナログタイマを使用している事のみである（ステップＳ１００３〜１０１１）。その他の動作は先に図９の説明で述べた通りであるので、ここでは重複した説明は省略する。
【０１６９】
次に、図３２はリモコン受信信号評価にアナログタイマを応用した回路の具体的な構成を示す図である。本回路の目的は、やはり原振によるノイズを除去することにあり、この場合はタイマを２個使用する。
【０１７０】
そして、図３４は、かかる回路の動作を示すフローチャートである。正常なリモコン信号は図１９（Ｆ）に示す様にＴ１　間隔でパルスが３つある場合とする。尚、このＴ１　はＴ１　±αの誤差までＯＫとする。そして、本回路はアナログタイマが設定タイマ値になるか、リモコン受信信号の立下りがあるかのいずれかで、タイマを止める為のＴ２　信号を作っている。
【０１７１】
即ち、図３３（ａ）はリモコン信号が早かった場合のリモコン受光回路出力を示す。この場合、タイマ値はＴ１　＋αに設定する。即ち、リモコン信号が入る前にＴ３がハイレベル“Ｈ”になった場合はＴ≧Ｔ１　＋αとなりＮＧとなる。
【０１７２】
これに対して、図３３（ｂ）は設定時間が先にきた場合のリモコン受光回路出力を示す。この場合、アナログタイマは止っているのでＡ／Ｄ変換すれば時間がわかるので、Ｔ１　−αより大きいかどうかで正常な信号かどうかを判定する。この判定はタイマ１終了直後タイマ２をスタートさせ、タイマ２が終了した後行い、ＯＫの場合はリモコン受信フラグを設定して割込みを抜ける。
【０１７３】
次に、本発明の第２の実施例に係るＣＭＯＳアナログ回路を使用したカメラコントローラについて説明する。図３５、３６はその構成を示す図である。
【０１７４】
先ず、図３６における基準電流回路ブロック２０１について説明する。
【０１７５】
この基準電流回路ブロック２０１は、ＰＭＯＳトランジスタＱ１　，Ｑ２　，Ｑ３，Ｑ７　，Ｑ８　、ＮＭＯＳトランジスタＱ４　，Ｑ５　，Ｑ６　及び抵抗Ｒ１　，Ｒ２　，Ｒ３　によって構成されている。そして、ＣＰＵによって、ＰＴ０＝“Ｌ”とされると、抵抗Ｒ１　で制限された数μＡの電流がトランジスタＱ１　に流れ、トランジスタＱ１　とＱ２　はカレントミラー回路を構成しているので、トランジスタＱ２　のドレイン電流がトランジスタＱ４　のＤ−Ｇショートに流れ込む。そして、トランジスタＱ４　，Ｑ５　，Ｑ６　はそれぞれカレントミラー回路を構成しているので、トランジスタＱ５　，Ｑ６　には同じドレイン電流が流れる。
【０１７６】
ところで、トランジスタＱ８　とＱ７　は微小電流領域では、１０：１のカレントミラー回路と同じであって（抵抗Ｒ３　による電圧降下分が少ないため）、トランジスタＱ７　のドレイン電流はトランジスタＱ６　のドレイン電流の１／１０となるので、Ａポイントの電位はローレベル“Ｌ”になり、ＰＭＯＳトランジスタＱ３が“オン”してドレイン電流を流し、トランジスタＱ４　のドレイン電流が増え、カレントミラーによりトランジスタＱ５　，Ｑ６　のドレイン電流が増える。
【０１７７】
この電流が増えると、トランジスタＱ７　，Ｑ８　のドレイン電流比は抵抗Ｒ３　の電圧降下分が効いてくるので、１／１０から“１”に近付いてくる。
【０１７８】
以上のようなサイクルで、結果としてトランジスタＱ５　，Ｑ７　のドレイン電流が一致する所に収束し、その結果、抵抗Ｒ３　の電圧降下は次式で示される。尚、次式においてＶＴ　はサーマルボルテージを示す。
【０１７９】
【数１４】

【０１８０】
但し、ＭＯＳはｗｅａｋ　ｉｎｖｅｒｓｉｏｎ　ｒｅｇｉｏｎ　となる様、ＩＤ　が約２００ｎＡで使用する。
【０１８１】
次にバンドギャップ基準電圧回路ブロック２０３について説明する。
【０１８２】
本回路ブロック２０３は、温度に対して安定な１．２６Ｖの定電圧回路である。そして、ＣＭＯＳプロセス中のＰウェルをベースとするＮＰＮ寄生トランジスタＱ１３とＮＭＯＳトランジスタＱ１２と抵抗Ｒ５　とによって、Ｖｃｃ２　電位基準のバンドギャップ基準電圧を得る。さらに、このトランジスタＱ１３は−２ｍＶ／°Ｃのダイオード特性を持ち、抵抗ＲＳ　の両端電圧は、次式の温度変化に対して＋の変化をする電圧を発生する。
【０１８３】
ＶＴ　ｌｎ（１０）×（Ｒ５　／Ｒ３　）×１０　…（２８）
そこで、プラス（＋）とマイナス（−）の変化量をほぼ等しくしてキャンセルするように上記（２８）式の（ＲＳ　／Ｒ３　）を設計すれば、ＶＣＣ２　−Ｂ間電圧は温度に対して安定となる。この目安として該電圧値は１．２６Ｖである。尚、逆にＮＰＮトランジスタであるが、Ｎウェルをベースとする寄生ＰＮＰトランジスタを用いる場合はＧＮＤ基準で１．２６Ｖの基準電圧を作ることもできる。
【０１８４】
次に、温度安定基準電流回路ブロック２０４について説明する。
【０１８５】
本回路ブロック２０４は、オペアンプＯＰ１　とＰＭＯＳトランジスタＱ１４，Ｑ１５と抵抗Ｒ６　，Ｒ７　によって構成される。そして、オペアンプＯＰ１　によって、トランジスタＱ１４，Ｑ１５が“オン”され、抵抗Ｒ６　とＲ７　にソース電流が流れ、Ｃポイントの電位はイマジナリーショートでＢポイントの電位と等しくなる。よって、抵抗Ｒ６　とＲ７　には１．２６／（Ｒ６　＋Ｒ７　）の電流が流れ、トランジスタＱ１５とＱ１４には、その半分のドレイン電流が流れる。
【０１８６】
次に、測温回路ブロック２０２について説明する。
【０１８７】
本測温回路ブロック２０２は、ＰＭＯＳトランジスタＱ１０と抵抗Ｒ４　とＮＭＯＳトランジスタＱ１１とで構成されている。
【０１８８】
そして、トランジスタＱ１０のドレイン電流は次式で示される。
【０１８９】
ＶＴ　ｌｎ（１０）／Ｒ３　×４０　…（２９）
よって、電圧ＶＴ　は次式で示される。
【０１９０】
ＶＴ　＝（（２７３＋Ｔ）／３００）×２６ｍＶ　…（３０）
ここで、Ｔは温度（°Ｃ）を示す。
【０１９１】
トランジスタＱ１１はトランジスタＱ１６とＱ１７とカレントミラー回路を構成しており、そのカレントミラー回路には上記温度安定基準電流回路ブロック２０４から次式で示される電流が注入されている。
【０１９２】
１．２６Ｖ／（Ｒ６＋Ｒ７）／２　…（３１）
トランジスタＱ１１のドレイン電流は上記電流値となる。このＴ比例電流値からＴ安定電流を差し引いた残りが抵抗Ｒ４　に流れ込む。
【０１９３】
よって、Ｅ電流は次式で示される。
【０１９４】
【数１５】

【０１９５】
従って、−１０°ＣではＶＥ　＝２８１ｍＶ，＋４０°ＣではＶＥ　＝４５６ｍＶとなる。
【０１９６】
次に、コンデンサ充放電回路ブロック２０５について説明する。
【０１９７】
本回路ブロック２０５は、ストロボメインコンデンサの電圧や電池電圧、温度に関連した電圧等のＡ／Ｄ変換用であり、ＮＭＯＳトランジスタＱ１６，Ｑ１７，Ｑ１８，Ｑ２２，ＰＭＯＳトランジスタＱ１９，Ｑ２０，コンデンサＣ１　から構成されている。そして、ＣＰＵポートＰＴ２＝“Ｈ”のとき、トランジスタＱ１８は“オン”し、トランジスタＱ１６，Ｑ１７，Ｑ１９，Ｑ２０は、それぞれカレントミラー回路を構成しているので、トランジスタＱ２０のドレイン電流は次式で示される。
【０１９８】
１．２６Ｖ／（Ｒ６＋Ｒ７）／２０　…（３４）
そして、ＣＰＵポートＰＴ４＝“Ｈ”のとき、トランジスタＱ２２が“オン”し、コンデンサＣ１　はディスチャージされ、Ｆポイントの電位は０Ｖとなる。
【０１９９】
さらに、ＣＰＵポートＰＴ４＝“Ｌ”，ＰＴ２＝“Ｈ”のとき、コンデンサＣ１　は先のトランジスタＱ２０のドレイン電流でチャージされ、Ｆ電位は時間共に上昇する。また、適当な所でＰＴ４＝“Ｌ”、ＰＴ２＝“Ｌ”とすると、Ｆポイントの電位はその時点の電位に固定される。
【０２００】
次に、図３７のフローチャートを参照して、電池電圧をＡ／Ｄ変換する動作について詳細に説明する。
【０２０１】
まず、ＰＴ０＝“Ｌ”，ＰＴ１＝“Ｌ”として基準電流回路を作動させておくものとする。Ａ／Ｄ変換した値を格納するメモリＡＤＭを“０”とする（ステップＳ１２０１）。Ｉを“０”にセットする（ステップＳ１２０２）。ＣＰＵポートＰＴ４とＰＴ２を共にハイレベル“Ｈ”にして、トランジスタＱ１８，Ｑ２２のスイッチングＮＭＯＳトランジスタを“オン”にする（ステップＳ１２０３）。
【０２０２】
そして、１ｍｓｅｃ待ち（ステップＳ１２０４）、ＣＰＵポートＰＴ４をローレベル“Ｌ”としトランジスタＱ２２を“オフ”にすると、コンデンサＣ１　にチャージが開始される（ステップＳ１２０５）。
【０２０３】
続いて、タイマカウントを開始する。このタイマはソフトウェアによるソフトタイマでも良いし、ＣＰＵに組み込まれたハードウェアカウンタでも良い。ソフトタイマであれば、カメラのＡ／Ｄ変換に必要な分解能と測定時間の制限により１６〜３２ＫＨｚぐらいが適当である。そして、ハードウェアでは、速ければ速いほど良い（ステップＳ１２０６）。
【０２０４】
続いて、ＣＰＵの入力ポートＰＴ６はハイレベル“Ｈ”か否か検出する。そして、ハイレベル“Ｈ”になったところで、ステップＳ１２０８に進みメモリＡＤＭの内容にその時のタイマ値を加算する（ステップＳ１２０７）。そして、Ｉ＝３か否かをチェックし、“３”であればステップＳ１２１１にてＡＤＭの内容を１／４にしてステップＳ１２１２にてリターンする（ステップＳ１２０９）。そして、ステップＳ１２０９でＩ＝３でなければ、ステップＳ１２１０でＩをインクリメントし、ステップＳ１２０３へ戻る。
【０２０５】
以上のようにして、４回のＡ／Ｄ変換値の平均がメモリＡＤＭに格納される。尚、ステップＳ１２０７の判定で、１００ｍｓｅｃ以上変化しない時は、別途割り込みタイマによって割り込みがかけられ、ＣＰＵはカメラの故障表示をして全てのカメラ動作を停止する。
【０２０６】
そして、図３９はストロボ充電電圧をＡ／Ｄ変換するための動作を示すフローチャートである。本シーケンスはステップＳ１３０７でＰＴ７をハイレベル“Ｈ”としている以外は、先に説明した図３７のシーケンスと同じであるので、ここでは重複した説明は省略する。
【０２０７】
さらに、図４１は測温電圧値をＡ／Ｄ変換する動作を示すフローチャートである。本シーケンスはステップＳ１４０７でＰＴ５をハイレベル“Ｈ”としている以外は、先に説明した図３７のシーケンスと同じであるので、ここでは重複した説明は省略する。
【０２０８】
次に、図４３のフローチャートを参照して、測光値をＡ／Ｄ変換する動作について詳細に説明する。
【０２０９】
ＡＤＭを“０”に設定し（ステップＳ１５０１）、Ｉを“０”にする（ステップＳ１５０２）。そして、ＣＰＵポートＰＴ３をローレベル“Ｌ”にして、トランジスタＱ２１を“オン”にすると、コンデンサＣ２　は放電されてＨ電位はＶＣＣ２と同電位になる（ステップＳ１５０３）。
【０２１０】
この後、１ｍｓｅｃ待ち（ステップＳ１５０４）、ＣＰＵポートＰＴ３をハイレベル“Ｈ”にし、トランジスタＱ２１を“オフ”すると、ＳＰＤ１によって明るさに応じた光電流でコンデンサＣ２　がチャージされる（ステップＳ１５０５）。
【０２１１】
続いて、タイマカウントを開始し（ステップＳ１５０６）、ＣＰＵポートＰＴ８がハイレベル“Ｈ”であるか否かをチェックし（ステップＳ１５０７）、ハイレベル“Ｈ”ならばＡＤＭメモリの内容にタイマ値を加算する（ステップＳ１５０８）。そして、Ｉ＝３かチェックし、Ｉ＝３でないならばＩをインクリメントしてステップＳ１５０３に戻る。そして、“３”であればステップＳ１５１１でＡＤＭの内容を１／４にしてステップＳ１５１２でリターンする（ステップＳ１５０９）。こうして測光値がＡ／Ｄ変換される。
【０２１２】
以上説明したようなシーケンスにより、カメラ作動に必要なカメラ情報がＡ／Ｄ変換される。ここで、一般的にＶ−Ｔ変換によるＡ／Ｄ変換手法は、他のＡ／Ｄ変換手法に比べて時間が掛り過ぎる問題がある。これは、通常カメラはレリーズボタンが押し込まれてからフィルムに露光がなされるまでの時間は０．３秒程度でなくてはならない。あまりに遅いと、シャッターチャンスを逃してしまうからである。上記観点から考えると、レリーズ毎に少なくとも測光Ａ／Ｄとストロボ充電電圧Ａ／Ｄと電池電圧のＡ／Ｄは必要であるから、０．３秒／３＝０．１秒、即ち１つのＡＤ所要時間は少なくとも１００ｍｓｅｃ以下でなければならない。本実施例ではＣ１　と、これへのチャージ電流の値を適宜設定することにより、１回のＡ／Ｄが約１０ｍｓｅｃとなるように設計している。
【０２１３】
これについては、更に次のような工夫が考えられる。即ち、第１に少なくとも２つ以上のカメラ情報のＡ／Ｄ変換を同時に行う。例えば図４５のフローチャートに示すように、測光と測温と電池電圧の３つのＡ／Ｄ変換を同時に行うことや、第２に所定メモリ領域に各カメラ情報に対応したＡ／Ｄ変換値も格納するメモリ領域を確認し、そのメモリ領域の内容をレリーズスイッチ以外のキー操作もしくは所定時間毎に応答して、Ａ／Ｄ変換し更新するようにし、レリーズスイッチが入った時点以前のＡ／Ｄ変換値に従ってカメラ動作を行うよう構成することである。
【０２１４】
次に、定電圧モータドライブ回路ブロック２０６について説明する。
【０２１５】
この定電圧モータドライブ回路ブロック２０６は、オペアンプＯＰ２　と抵抗Ｒ１３，Ｒ１４と外づけのＰＮＰパワートランジスタによって構成されている。
【０２１６】
これは非反転型の増幅器であって、ハイレベル“Ｈ”ポイントの電位とＩポイントの電位ＶＩ　との間には次式の関係が成立する。
【０２１７】
【数１６】

【０２１８】
ここで、ＶＩ　はスイッチングトランジスタＱ１８，Ｑ２２の時間制御によって、コンデンサＣ１　をＧＮＤレベルから所定時間チャージすることにより任意の電圧値を作り出しホールドすることができる。これによリ、ＣＰＵは、例えば巻き上げ開始時は低い電圧でも、またある程度速度がでれば高い電圧で駆動するというような細かい制御を行うことができる。
【０２１９】
尚、ＣＭＯＳプロセスにおいて、対数圧縮特性を利用する方法としては、寄生トランジスタを用いる他に、ＭＯＳトランジスタをＷｅａｋ　ｉｎｖｅｒｓｉｏｎ　ｒｅｇｉｏｎ　で用いる方法がある。即ち、図４６に示すように、ドレイン電流が数１００ｎＡ以下の領域では、ドレイン電流ＩＤ　とゲートソース間電圧ＶＧＳの間には次式の関係がが成立する。
【０２２０】
【数１７】

【０２２１】
次に、図４９は上記ドレイン電流が数１００ｎＡ以下の領域を測距回路に応用した場合の具体的な回路の構成を示す図である。
【０２２２】
同図において、パルス光電流検出回路ブロックは、ＣＭＯＳオペアンプＯＰ１とＮＭＯＳトランジスタＱ１　，Ｑ２　，Ｑ３　及び定電流源Ｉ１　，Ｉ２　からなるプリアンプ部と、ＣＭＯＳオペンアンプＯＰ２　とトランスファーゲートＧ１　とコンデンサＣ１　とＮＭＯＳトランジスタＱ４　からなる背景光引き抜き回路とで構成されている。そして、Ｖｒｅｆ２は、ＶＣＣ２　−１００ｍｖに設定されており、オペアンプＯＰ２　はトランスファーゲートＧ１　が“オン”していると、プリアンプ部トでフィードバックループを作り、Ｉ１　の定電流１μとＰＳＤの背景光成分Ｉｐ１を全部トランジスタＱ４　を通じてＧＮＤに排出し、その時の電位がコンデンサＣ１　に記憶される。この状態では、トランジスタＱ３　のドレインソース間電圧は１００ｍＶになり、トランジスタＱ３　にはほとんど電流が流れていない。トランスファーゲートＧ１　が“オフ”になってフィードバックループが切られてもコンデンサＣ１　にはそれ以前の電位が保持されつづけるので、依然としてトランジスタＱ４　はＩ１　の定電流とＰＳＤの背景光成分を排出し続ける。この時に、ＣＰＵのポートＰ１　からＬパルスを出してＱ５　を“オン”し、ＩＲＥＤから赤外光パルスを被写体に投射し、その反射光による光電流成分ΔＩｐ１がＰＳＤ１端子に入力すると、その電流値はトランジスタＱ３　にすべて流れ込む。
【０２２３】
ここでは、トランジスタＱ３　を２０倍にしているので、この流れ込む電流に対してトランジスタＱ３　はｗｅａｋ　ｉｎｖｅｒｓｉｏｎ　ｒｅｇｉｏｎ　における動作を行うため、Ａポイントの電位を次式より求める。
【０２２４】
【数１８】

同様に、Ｂポイントの電位を次式より求める。
【０２２５】
【数１９】

【０２２６】
そして、トランジスタＱ６　，Ｑ７　も２０倍にされ、Ｉ３　の定電流源に比して、ｗｅａｋ　ｉｎｖｅｒｓｉｏｎ　ｒｅｇｉｏｎ　における動作を行うよう設計している。さらに、トランジスタＱ６　のドレイン電流をＩＤ１とすると次式が成立する。
【０２２７】
【数２０】

そして、トランジスタＱ７　のドレイン電流をＩＤ２とすると次式が成立する。
【０２２８】
【数２１】

この上記２式は等しいので次式が成立する。
【０２２９】
【数２２】

【０２３０】
よって、
【数２３】

となる。ここで、ＩＤ１＋ＩＤ２＝１μＡであるから次式が成立する。
【０２３１】
【数２４】

以上より、Ｒ１　のＣポイントの電位は次式で示される。
【０２３２】
【数２５】

【０２３３】
従って、ΔＩｐ２／（ΔＩｐ１＋ΔＩｐ２）はＰＳＤに入射するスポット光像の重心位置を表すから上記Ｃポイントの電位を計測すれば被写体距離が求められる。
【０２３４】
さらに、ＣＰＵは、投光パルスに同期してＣポイントのＡ／Ｄ変換を行い、そのデジタル値を取り込む。そして、複数回の投光を行い、その平均値から被写体までの距離を割り出す。
【０２３５】
次に、図５０は測光回路に応用した場合の具体的な構成を示す図である。
【０２３６】
同図において、Ａポイントの電位は次式で示される。
【０２３７】
【数２６】

【０２３８】
この式において、Ｖｒｅｆ１はタップデコーダのいずれかのタップの電圧とする。
【０２３９】
そして、タップ抵抗Ｒに流れる電流Ｉ１　は次式で示される。
【０２４０】
【数２７】

【０２４１】
よって、ＣＰＵとタップデコーダで逐次比較ＡＤを行うことによって、ＣＰＵは輝に応じたＡ／Ｄ値を得ることができる。
【０２４２】
以上詳述したように、本発明のＣＭＯＳアナログ回路を使用したカメラコントローラでは、ＣＭＯＳプロセスでアナログ回路を構成できたので、リードタイム、コストもマイコン並みで、しかもＡＦ，ＡＥ回路とマイコンを１チップ化でき、カメラの小型化を図ることができる。
【０２４３】
さらに、タイムラグの減少やリモコンの受信可能時間の制限をなくすこともできる。また、クロックなしのタイマを使用することにより、クロックノイズの影響が無い。そして、チップの発熱があっても、誤判断せずにＬＣＤ駆動電圧の温度補正ができる。
【０２４４】
尚、本発明には以下の内容も含まれる。
【０２４５】
（１）　マイクロコンピュータと、Ｐウェル若しくはＮウェルをベースとし当該Ｐウェル内部のＮ^＋若しくはＮウェル内部のＰ^＋をエミッタとする寄生バイポーラトランジスタを有するＣＭＯＳプロセスで構成した対数圧縮型の測距回路又は測光回路とを同一チップ上に構成したことを特徴とするカメラコントローラ。
【０２４６】
（２）　カメラ制御用マイクロコンピュータコアと、カメラの撮影動作に必要な測定回路と、バイポーラトランジスタを直接駆動する大電流ソース回路とを同一チップ上に有するカメラ用マイクロコンピュータにおいて、上記電池と直列に接続された第１の電源端子と、上記電池をと並列に接続した電源バックアップ用コンデンサに接続された第２の電源端子とを具備し、上記カメラ制御用マイクロコンピュータコアと上記カメラ用の測定回路は上記第２の電源端子から給電し、上記大電流ソース回路の少なくとも大電流ソース源としては上記第１の電源端子から給電することを特徴とするカメラ制御用１チップマイクロコンピュータ。
【０２４７】
（３）　同一チップ上にカメラ制御用マイクロコンピュータとカメラ用測定回路とバイポーラトランジスタを直接駆動する大電流シンク回路とを有するカメラ用１チップマイクロコンピュータにおいて、上記カメラ制御用マイクロコンピュータの為の第１のグランドパッドと、上記第１のグランドパッドに接続された第１のＩＣリードと、上記カメラ用測定回路の為の第２のグランドパッドと、上記第２のグランドパッドに接続された第２のＩＣリードと、上記大電流シンク回路の為の第３のグランドパッドと、上記第３のグランドパッドに接続された第３のＩＣリードとを具備することを特徴とするカメラ制御用１チップマイクロコンピュータ。
【０２４８】
（４）　上記第１のグランドパッドと第２のグランドパッドとを共通としたことを特徴とする請求項３に記載のカメラ制御用１チップマイクロコンピュータ。
【０２４９】
（５）　ＣＭＯＳアナログ回路を同一チップ上に構成した１チップマイクロコンピュータを有するカメラにおいて、上記ＣＭＯＳアナログ回路には少なくとも自動焦点調整回路、自動露光回路、リモートコントロール回路、測温回路のいずれかを含み、カメラの撮影可能状態の場合は、少なくとも上記いずれかの回路は電源供給されていることを特徴とするカメラシステム。
【０２５０】
（６）　測距対象に向けてパルス投光する投光手段と、上記測距対象からの反射光を受光するために上記投光手段から基線長離れた位置に配置された半導体位置検出素子と受光レンズからなる受光手段と、上記半導体位置検出素子のパルス光電流をＣＭＯＳプロセス中のＰウェル若しくはＮウェルをベースとし当該Ｐウェル内部のＮ^＋若しくはＮウェル内部のＰ^＋をエミッタとする寄生バイポーラトランジスタのベースに入力するＭＯＳトランジスタ回路と、上記ＭＯＳトランジスタ回路の出力に基づいて測距対象までの距離を演算する測距演算手段とを具備することを特徴とするカメラ用測距装置。
【０２５１】
（７）　ＣＭＯＳプロセス中のＰウェル内部のＮ^＋若しくはＮウェルの内部のＰ^＋をエミッタとする第１及び第２の寄生バイポーラトランジスタと、被写体輝度に応じて変化する光感応素子と、上記第１の寄生バイポーラトランジスタのエミッタ電位をＡ／Ｄ変換するＡ／Ｄ変換手段とを具備し、上記光感応素子を上記第１の寄生バイポーラトランジスタのエミッタに電気的に接続し、上記第１の寄生バイポーラトランジスタのベースを第２の寄生バイポーラトランジスタのベースに電気的に接続し、上記第２の寄生バイポーラトランジスタのエミッタに定電流源を接続したことを特徴とするカメラ用測光装置。
【０２５２】
（８）　アナログ回路を同一チップ上に構成した１チップマイクロコンピュータを含むカメラにおいて、上記アナログ回路には少なくとも自動焦点調整回路、自動露光回路、リモートコントロール回路のうちのいずれかを含み、少なくとも上記回路のいずれかを動作させる時はマイクロコンピュータの原振を停止し、測定又は受信完了信号で再び原振を動作させることを特徴とするカメラシステム。
【０２５３】
（９）　基準電流源と、上記電流を充電する充電部と、基準電圧設定部と、充電電圧と基準電圧を比較する比較部と、上記比較部出力に応じて発振を開始する発振制御部とを具備することを特徴とするアナログタイマ。
【０２５４】
（１０）　上記アナログタイマには、温度による補正を行なう補正手段を含むことを特徴とする請求項９に記載のアナログタイマ。
【０２５５】
（１１）　大電流を制御するパワ系回路と、ＬＣＤ表示用電源用Ｄ／Ａコンバータと、パワ系を駆動したかどうかを記憶する記憶部と、パワ系を駆動した後所定時間経過したか否かをカウントするタイマと、所定時間経過後に上記記憶部をクリアするクリア手段と、測温回路と、当該測温回路の出力に応じて上記Ｄ／Ａコンバータの出力を設定する設定手段とを具備し、上記記憶部がクリアされていない場合には、上記設定手段の作動を禁止することを特徴とするＬＣＤ駆動電圧温度補正方法。
【０２５６】
【発明の効果】
本発明によれば、低コスト及び短納期で且つ消費電流の少ないアナログ回路を含むカメラ制御用１チップマイクロコンピュータを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るＣＭＯＳアナログ回路を用いたカメラコントローラの構成を示す図である。
【図２】第１の実施例に係るＣＭＯＳアナログ回路を用いたカメラコントローラのメインシーケンスを示すフローチャートである。
【図３】レリーズスイッチが押された時又はリモコン信号を受信した時に実行するサブルーチン“レリーズ割込み”のシーケンスを示すフローチャートである。
【図４】サブルーチン“ＬＣＤ　ＯＮ”のシーケンスを示すフローチャートである。
【図５】ＬＣＤ２１の温度（°Ｃ）と駆動電圧（Ｖ）の関係を示すグラフ図である。
【図６】ＣＭＯＳプロセス内に存在するＮＰＮバイポーラトランジスタとＮＰＮバイポーラトランジスタを示す図である。
【図７】ＣＭＯＳプロセスにおける寄生ＮＰＮトランジスタを利用した測距回路の具体例を示す図である。
【図８】被写体距離ａの逆数１／ａと出力電圧値との関係を示すグラフ図である。
【図９】測距回路ブロック４による測距のシーケンスについて説明するためのフローチャートである。
【図１０】ＣＭＯＳプロセスにおける寄生ＮＰＮトランジスタを利用した測光回路ブロック１３の構成を示す図である。
【図１１】基準電圧回路出力Ｉｓ　を平均とスポットで予め異なるようにした測光回路ブロック１３の変形例の構成を示す図である。
【図１２】レベルシフト回路を付加して調整するようにした測光回路ブロック１３の変形例の構成を示す図である。
【図１３】図１０に示す測光回路ブロック１３の一部の詳細な構成を示す図である。
【図１４】ＤＡＣ用のＴ安定，Ｔ比例基準電流を作る具体的な回路の構成を示す図である。
【図１５】測光回路ブロック１３による測光のシーケンスを示すフローチャートである。
【図１６】ＣＭＯＳプロセスにおける測温回路ブロック１０の構成を示す図である。
【図１７】第１の実施例にモータードライブ回路や昇圧回路やプランジャー駆動回路などを組み込んだ場合の具体例の構成を示す図である。
【図１８】カメラのリモコン受信回路ブロックの構成を示す図である。
【図１９】赤外光による遠隔操作信号を受光したときの各部の動作波形を示す図である。
【図２０】サブルーチン“リモコン受信割り込み”のシーケンスを示すフローチャートである。
【図２１】サブルーチン“リモコン設定”のシーケンスを示すフローチャートである。
【図２２】ＣＰＵ及びカメラの各種測定回路と同一チップ上にモータドライブ用のプリドライバ回路を構成した場合のＮＰＮモータプリドライバ回路ブロック５の具体的な構成を示す図である。
【図２３】クロックを用いないアナログタイマ回路の具体的な構成を示ず図である。
【図２４】アナログタイマ回路の動作を示すフローチャートである。
【図２５】アナログタイマ回路の動作に係るタイミングチャート図である。
【図２６】アナログタイマ回路の動作に係るタイミングチャート図である。
【図２７】タイマ時間とＤ／Ａ設定値との関係を示すグラフ図である。
【図２８】アナログタイマを用いた測光回路の具体的な構成を示す図である。
【図２９】アナログタイマを用いた測光回路の動作を示すフローチャートである。
【図３０】アナログタイマを測距回路の具体的な構成を示す図である。
【図３１】アナログタイマを測距回路の動作を示すフローチャートである。
【図３２】リモコン受信信号評価にアナログタイマを応用した回路の具体的な構成を示す図である。
【図３３】リモコン受信信号評価にアナログタイマを応用した回路に係るリモコン受光回路出力の様子を示す図である。
【図３４】リモコン受信信号評価にアナログタイマを応用した回路の動作を示すフローチャートである。
【図３５】本発明の第２の実施例に係るＣＭＯＳアナログ回路を使用したカメラコントローラの構成を示す図である。
【図３６】本発明の第２の実施例に係るＣＭＯＳアナログ回路を使用したカメラコントローラの構成を示す図である。
【図３７】電池電圧をＡ／Ｄ変換するための動作を示すフローチャートである。
【図３８】電池電圧をＡ／Ｄ変換するための動作を説明するためのタイミングチャートである。
【図３９】ストロボ充電電圧をＡ／Ｄ変換するための動作を示すフローチャートである。
【図４０】ストロボ充電電圧をＡ／Ｄ変換するための動作を説明するためのタイミングチャートである。
【図４１】測温電圧値をＡ／Ｄ変換する動作を示すフローチャートである。
【図４２】測温電圧値をＡ／Ｄ変換する動作を説明するためのタイミングチャートである。
【図４３】測光値をＡ／Ｄ変換する動作について詳細に説明するためのフローチャートである。
【図４４】測光値をＡ／Ｄ変換する動作を説明するためのタイミングチャートである。
【図４５】測光と測温と電池電圧の３つのＡＤ変換を同時に行う場合のシーケンスを示すフローチャートである。
【図４６】ドレイン電流ＩＤ　とゲートソース間電圧ＶＧＳの関係を示すグラフ図である。
【図４７】実施例に係る電界効果トランジスタについて説明するための図である。
【図４８】マイコンを含むＩＣのパッケージの様子を示す図である。
【図４９】ドレイン電流が数１００ｎＡ以下の領域を測距回路に応用した場合の具体的な回路の構成を示す図である。
【図５０】ドレイン電流が数１００ｎＡ以下の領域を測光回路に応用した場合の具体的な回路の構成を示す図である。
【符号の説明】
１・・・ＣＰＵ（μ−ｃｏｍコア）、２・・・昇圧回路ブロック、３・・・リモコン回路ブロック、４・・・測距回路ブロック、５・・・ＮＰＮモータプリドライバ回路ブロック、６・・・モータ定電圧回路ブロック、７・・・Ｔ安定Ｔ比例ＤＡＣ回路ブロック、８・・・コンパレータ、９・・・Ｂ．Ｃ回路ブロック、１０・・・測温回路ブロック、１１・・・リセット回路ブロック、１２・・・基準電圧回路ブロック、１３・・・測光回路ブロック、１４・・・ストロボ充電電圧検出回路ブロック、１５・・・ＰＩ／ＰＲ検出回路ブロック、１６・・・ＰＬＥＤドライバ回路ブロック、１７・・・ＰＮＰモータプリドライバ回路ブロック、１８・・・ＥＥＰＲＯＭ、１９・・・ストロボ回路ブロック、２０・・・スイッチ、２１・・・ＬＣＤ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a one-chip microcomputer for camera control.
[0002]
[Prior art]
In general, considering the transition of the technical structure of the electric system of a camera, first, in a first stage, a sequence control circuit composed of CMOS and an automatic exposure circuit (hereinafter referred to as AE) composed of a bibola (hereinafter, referred to as Bip). And an automatic focus adjustment (hereinafter, referred to as AF) circuit. In the second stage, a microcomputer made of CMOS (hereinafter, referred to as a microcomputer) is connected to an AE and AF circuit made of Bip.
[0003]
As a technology that has further advanced this, for example, as shown in "Photo Industry, May 1988, p. 88", a microcomputer composed of CMOS and an AE circuit composed of Bip are integrated into one chip by a Bi-COS process. Appeared. Here, the reason why the circuit composed of Bip is used for the AE and AF circuits is that the past flow is dragged, that the analog circuit is easier to design for the Bip, that the Bip is easier to flow a large current, etc. Is caused.
[0004]
Further, as an AF circuit using a CMOS microcomputer, a reflected light amount integration type is generally used. In addition, in technology relating to cameras, in recent years, LCDs are frequently used for display, and in the case of such LCDs, the voltage of a D / A converter as an LCD drive source is changed depending on the temperature in view of being adversely affected by ambient temperature. Technology has also been proposed.
[0005]
[Problems to be solved by the invention]
However, if the CMOS microcomputer and the Bip circuit are to be integrated into one chip, a Bip-CMOS process is required in the manufacturing process, leading to an increase in lead time and an increase in cost. Further, since the analog section is set to Bip, the current consumption increases.
[0006]
Since the reflected light amount integration type device used as an AF circuit using the above-mentioned CMOS microcomputer cannot perform logarithmic compression and does not have a division function, a circuit is required to obtain a highly accurate distance measuring device. There is a disadvantage that the scale becomes large.
[0007]
Further, the AF circuit, AE circuit, remote control circuit, and the like of the camera have a drawback that they are susceptible to noise because they handle weak signals. Conventionally, the only way to prevent this is to devise a component arrangement or pattern.
[0008]
Further, in the camera technology, digital timers are used in various places. However, this digital timer requires a clock, and the noise of this clock adversely affects various measurement circuits required for the photographing operation of the camera. I will.
[0009]
If the sensor for measuring the temperature is provided in the chip including the power drive circuit as described above, an erroneous temperature measurement occurs, and as a result, an appropriate voltage of the LCP cannot be provided.
[0010]
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to provide a camera control one-chip microcomputer including an analog circuit with low cost, short delivery time, and low current consumption.
[0011]
[Means for Solving the Problems]
To achieve the above object, according to a first aspect of the present invention, there is provided a camera single-chip microcomputer having a control microcomputer, a measurement circuit, and a large current sink circuit for directly driving a bipolar transistor on the same semiconductor substrate. A first ground pad for the control microcomputer; a first IC lead connected to the first ground pad; a second ground pad for the measurement circuit; A second IC lead connected to the ground pad; a third ground pad for the large current sink circuit; and a third IC lead connected to the third ground pad. Is provided.
[0012]
According to a second aspect, there is provided a camera control one-chip microcomputer according to the first aspect, wherein the first ground pad and the second ground pad are shared.
[0013]
According to the first and second aspects, the following operation is achieved.
[0014]
That is, in the camera control one-chip microcomputer according to the first aspect of the present invention, the first IC lead is connected to the first ground pad for the control microcomputer, and the second IC lead for the measurement circuit is provided. The second IC lead is connected to the ground pad, and the third IC lead is connected to the third ground pad for the large current sink circuit.
[0015]
In the camera control one-chip microcomputer according to the second aspect, the first ground pad and the second ground pad are common.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0017]
FIG. 1 is a diagram showing a configuration of a camera controller using a CMOS analog circuit according to a first embodiment of the present invention. In the first embodiment, the analog circuit is configured by CMOS, and the CMOS analog circuit and the microcomputer are integrated into one chip.
[0018]
More specifically, as shown in FIG. 1, a CPU (μ-com core) 1, a booster circuit block 2, a remote control circuit block 3, a distance measuring circuit block 4, an NPN motor pre-driver circuit block 5, a motor constant voltage circuit block 6, T stable T proportional DAC circuit block 7, comparator 8, B. C circuit block 9, temperature measurement circuit block 10, reset circuit block 11, reference voltage circuit block 12, photometry circuit block 13, strobe charge detection circuit block 14, PI / PR detection circuit block 15, PLED driver circuit block 16, PNP pre A driver circuit block 17 is integrally formed, and an EEPROM 18, an LCD 21, a switch 20, and a strobe circuit block 19 are provided around the driver circuit block 17.
[0019]
Hereinafter, the operation of the camera controller using the CMOS analog circuit according to the first embodiment will be described in detail with reference to the flowcharts of FIGS.
[0020]
First, the main sequence of the camera controller using the CMOS analog circuit according to the first embodiment will be described with reference to the flowchart of FIG.
[0021]
When the battery is turned on, the reset is performed by the reset circuit block 11, and the program of the CPU 1 is started. Then, initialization of the flag of the CPU 1, the RAM, the port, and the analog circuit section is performed (step S101). Furthermore, B. The battery check is performed by the C circuit block 9, and if the result is OK, the process shifts to the next step S103 (step S102). Then, the voltage of the entire system is guaranteed by turning on the booster circuit block 2 (step S103).
[0022]
Subsequently, in the interrupt permission of step S104, permission of a release switch, a power switch, a back cover open / close switch, a film rewind switch, and the like (not shown) in the block of the switch 20 is performed (S104). If the power switch is "ON", the process proceeds to step S111, and if "OFF", the process proceeds to step S106 (S105).
[0023]
In this step S106, an energy-saving mode is set such as turning off the AF circuit, turning off the booster circuit, turning off the LCD 21, or setting the port to a state where no current flows. If the power drive flag is "ON", the power drive flag is turned "OFF" after a certain period of time has elapsed (steps S108 and S109), and the CPU 1 stops the original vibration and enters the stop state (step S110). . The switches that can be accepted in the stop state include a power switch (when turned on, shift to a circle 1), a rear cover open / close switch, and a forced film rewind switch (shift to a circle 1 after processing).
[0024]
On the other hand, when the power switch is turned on in step S105, the following processing is repeated. That is, first, the LCD 21 is displayed (step S111), and power is supplied to the distance measuring circuit block 4 so that the distance measuring circuit can operate at any time (step S112). In the case of the Bip circuit, the current is large, so that it cannot be turned on at all times, and a time lag of several tens milliseconds is required until the measurement can be performed since the shutter is turned on after the release is pressed.
[0025]
Subsequently, in the flash charging, the energy for flash emission is charged in the main capacitor in the flash circuit block 19 (step S113). This charging level is detected by the flash charging voltage detection circuit block 14, and if this charging is completed, the process proceeds to the next step S114 without doing anything.
[0026]
Subsequently, the brightness of the subject is measured by the photometric circuit block 13 (step S114). At this time, it is determined whether or not the mode is the remote control mode (step S115).
[0027]
If the mode is the remote control mode, the CPU 1 is set to the standby state in order to set the remote control circuit block 3 to the operating state by the remote control setting process and remove the influence of the original vibration noise (steps S121 and S122).
[0028]
In the standby state, unlike the stop state, although the original vibration is moving, the clock is supplied to only the minimum necessary parts such as the display on the LCD 21 and the influence of noise on the analog circuit part is almost eliminated. Further, in this standby state, if a remote control signal is input, a subroutine "remote control reception interrupt" described later (see FIG. 20) is executed. If the release switch is pressed, a subroutine "release interrupt processing" described later (see FIG. 3) is performed. ) Is executed. This subroutine "release interrupt processing" is accepted at any time during the "on" state of the power switch other than in the standby mode. When the other operation switches are turned on, the process proceeds to a circle 2 in the figure.
[0029]
On the other hand, if the mode is not the remote control mode, the timer is started and then the apparatus enters a standby state (steps S116 and 117). The standby state is released when the operation switch is pressed or the timer overflows, and the timer determines the repetition interval of the main routine. Further, when the standby state is released, a subroutine "switch process" is executed (step S118), and a mode switching when a mode switch (not shown) is pressed, a zoom driving instruction when a zoom switch is pressed, and the like are performed. It is.
[0030]
Then, if the power drive flag is "ON", it is checked whether or not a predetermined time has elapsed since the power drive flag was turned on (step S119). "(Step S120). The power drive flag is a flag for determining whether the temperature measurement circuit can be used. Further, the above-mentioned fixed time is a time for the chip to return to the ambient temperature. The above operation is repeated until the power switch is turned off.
[0031]
In the present invention, since the chip is constituted by a CMOS analog circuit, the current consumption of each circuit is basically small, and accordingly, the heat generation of the chip itself is small. Unlike the bipolar, the chip temperature does not rise, so that the temperature is the same as the ambient temperature regardless of the temperature measurement. However, when a power system such as a motor pre-driver is driven, the temperature of the chip rises because there is no difference from the bipolar and current is needed. Therefore, when the power system is driven, the power drive flag is turned on. The temperature is not measured while the power drive flag is "ON".
[0032]
Next, the sequence of a subroutine "release interrupt" executed when the release switch is pressed or a remote control signal is received will be described in detail with reference to the flowchart in FIG.
[0033]
In this routine, first, the power drive flag is checked. If the flag is "off", the temperature is measured. If the flag is "on", the temperature of the IC itself is still high. use. This temperature is used for correcting the temperature coefficient of the lens (steps S201 to S203).
[0034]
Subsequently, it is checked whether or not the photometry is being performed. If the photometry is being performed, the release time lag occurs, so the photometry is interrupted, and the previous photometry value is used. Since the photometry is always performed in the main flow, if the photometry is completed, the value is used. That is, the photometry time is virtually zero (steps S204 and S205).
[0035]
Then, it is determined whether or not a strobe is required (step S206). If a strobe is not required, charging is stopped, and the process proceeds to the next step S210. If the strobe is necessary, it is determined whether or not the charging is completed (step S208). If the charging is completed, the process proceeds to the next step S210. If the charging is not completed, an uncharged warning is issued. , And exits the interrupt (step S209).
[0036]
Further, the distance to the subject is measured by the distance measurement circuit block 4 (step S210), and the remote control reception flag is confirmed (step S211). If the remote control is being received, the remote control reception flag, the remote control circuit, and the remote control mode are set. After each is turned off, the process proceeds to the shooting sequence (steps S212 to S217).
[0037]
If the remote control has not been received, the on / off state of the second release is confirmed (step S215), and the process stands by until the second release is turned on. At this time, if the release switch is turned "off" without the second release being "on", the CPU exits the interrupt (step S216).
[0038]
Further, in the photographing sequence of step S217, first, the focus lens is driven to the focus position. Subsequently, the shutter is driven, the film is wound up, and the motor is moved, so that the power drive flag is turned "ON", the interruption is exited (steps S217 to S221), and the process returns to the main routine.
[0039]
Next, the sequence of the subroutine "LCD ON" will be described in detail with reference to FIG.
[0040]
In this routine, first, the power drive flag is checked (step S301). If the flag is "OFF", the temperature is measured, and the drive voltage of the LCD 21 is set (steps S302, S303). In the present embodiment, the drive voltage of the LCD 21 is set in the range shown in FIG. 5 so that the display density does not change even if the temperature changes. Subsequently, when the power drive flag is “ON”, the voltage set previously is maintained without setting the drive voltage of the LCD 21. After displaying the number of film frames and the mode of the camera (step S304), the process returns to the main routine.
[0041]
Hereinafter, each circuit block of the camera controller using the CMOS analog circuit according to the first embodiment will be described in detail.
[0042]
In a CMOS analog circuit using only a CMOS process, as one of the technologies enabling a large dynamic range and a division function like a conventional analog circuit, there is a technology using a bipolar transistor existing after being parasitic in the CMOS process. is there.
[0043]
For example, FIG. 6 shows and describes the configuration of an NPN bipolar transistor and a PNP bipolar transistor existing in a CMOS process.
[0044]
As shown in FIG. ⁻ Well as base region, N inside this well ⁺ Is the emitter, and N ⁻ If the substrate is regarded as a collector, a parasitic NPN bipolar transistor is formed. However, the collector of this transistor is connected to the power supply line.
[0045]
Also, as shown in FIG. ⁻ Well as base region, P inside this well ⁺ Is the emitter, and P ⁻ If the substrate is regarded as a collector, a parasitic PNP bipolar transistor is formed. However, the collector of this transistor is connected to the GND line.
[0046]
Therefore, by using such a parasitic transistor in the CMOS process, a large dynamic range and a division function can be realized in a CMOS analog circuit only in the CMOS process, similarly to the conventional bipolar analog circuit.
[0047]
Next, FIG. 7 is a diagram showing a specific configuration of the distance measuring circuit block 4 using a parasitic NPN transistor in a CMOS process.
[0048]
In the figure, the light emission signal P0 from the μ-com core 31 turns on the PMOS transistor 32 of the light emitting circuit section and turns on the external power transistor 33, so that the light emitting element 34 emits light. The pulsed light is condensed by the light projecting lens 35 and emitted toward the subject 36 located at the subject distance a.
[0049]
Then, the reflected light reflected by the subject 36 passes through a light receiving lens 37 arranged at a base line length S from the light projecting lens 35, and a semiconductor position detecting element (hereinafter, referred to as a semiconductor element) arranged at the position of the focal length fj. (Abbreviated as PSD) 38.
[0050]
Further, the signal light currents I1 and I2 output from both terminals of the PSD 38 are detected by signal light current detection circuits 39 and 39a described later.
[0051]
As described above, the distance measuring circuit block 4 includes the light projecting circuit 32 for projecting the light pulse to the object to be measured and the signal for receiving and reflecting the light reflected from the object to detect and amplify the signal pulse light current component. The circuit includes photocurrent detection circuits 39 and 39a, an arithmetic circuit 40 for obtaining distance information of a subject from the detected photocurrent, and a count circuit 41 for A / D converting an output of the arithmetic circuit 40. Since the same components are used for the signal light current detection circuits 39 and 39a and have the same configuration, only the signal light current detection circuit 39 will be described, and the same numbers are assigned to the same components 39a. a "is attached and the description is omitted.
[0052]
The IRED 34 of the light emitting circuit is driven by a transistor 33. The ON / OFF of the external power transistor 33 is controlled by a PMOS transistor 32 configured in the same chip as the μ-com core 31.
[0053]
It should be noted here that since the PMOS transistor 32 needs to supply a drive current of several tens of mA, Vcc1 is used as its source power supply and the power supply Vcc2 of the other circuit blocks including the μ-com core 31 is different from the power supply Vcc2. It is configured to be a separate power system power supply. As described above, the power supply system is composed of at least two power supplies of Vcc1 which is a power supply power supply and Vcc2 which is a stabilized power supply in the chip. Prevents adverse effects. Further, on / off of the PMOS transistor 32 is controlled by a control terminal P0 of the μ-com core 31, and on / off of infrared light projected from the IRED 34 in a pulse waveform is controlled by this terminal output signal.
[0054]
On the other hand, the photocurrent detection circuit section 9 is based on the CMOS operational amplifier 42 and the P well, ⁺ Is the emitter, N ⁻ It comprises a preamplifier circuit composed of a parasitic NPN transistor 43 existing in a CMOS having a substrate as a collector, and a background light removing circuit composed of a CMOS operational amplifier 44, an NMOS transistor 45 and peripheral circuits thereof.
[0055]
Then, the signal pulse current I2 obtained from one channel of the PSD 38 is supplied to the operational amplifier 42 constituting the preamplifier circuit. The operational amplifier 42 has its output terminal connected to the emitter of the transistor 43 and its non-inverting input terminal connected to the base and its non-inverting input terminal connected to a reference power supply Vref1 (not shown) so that feedback is applied by the transistor 13. Thereby, the base input resistance of the transistor 43 is equivalently reduced to about several KΩ.
[0056]
Further, the output of the operational amplifier 44 constituting the background removing circuit is connected via a CMOS transmission gate 46 to a capacitor formed inside the chip and the gate of the background extracting NMOS transistor 45. When a high-level "H" signal at the terminal P1 of the .mu.-com core 31, which is a control circuit unit, is given to the transmission gate 46 during non-light projection, feedback of the operational amplifier 42, the transistor 43, the operational amplifier 44, the transmission gate 46, and the transistor 45 is performed. As a result of the operation of the operational amplifier 44 in accordance with the loop so that the inverting terminal of the operational amplifier 44 becomes Vref2 of the reference voltage source output (not shown) due to the imaginary short, a charge corresponding to the background light at this time is accumulated in the capacitor 47 and Only the background photocurrent component is pulled out to the ground line by the transistor 45.
[0057]
By the above feedback loop, VBE of the transistor 43 is given by the following equation. Vref1 and Vref2 are set so that VBE = 0.55V or so.
[0058]
VBE = Vref1-Vref2 (1)
In such a state, the emitter current needs to be sufficiently smaller than βN times the minimum value of the obtained signal light current I1, and the error in distance measurement needs to be kept at a small level. However, care must be taken if the size is too small, since a responsiveness problem occurs. A contrivance for this will be described later.
[0059]
At the time of light projection, the transmission gate 46 is turned off, so that the above-mentioned feedback loop is broken. However, the charge accumulated in the capacitor 47 causes the transistor 45 to continuously discharge the photocurrent due to the background light to the GND. Of the photocurrents obtained from one of the channels, only the pulse light component excluding the photocurrent due to the background light is multiplied by βN by the transistor 413 and flows as βN × I2 as the emitter current. At this time, the emitter potential is expressed by the following equation. Is shown.
[0060]
(Equation 1)

[0061]
Similarly, at the time of light emission, the output of the operational amplifier 12A, that is, the emitter potential of the transistor 13A is expressed by the following equation.
[0062]
(Equation 2)

[0063]
The operation output circuit 40 forms a subtraction circuit including the resistors 49, 50, 51, and 52 and the CMOS operational amplifier 53. The subtraction circuit subtracts the voltages represented by the above equations (2) and (3), and the following voltage value is obtained as the output.
[0064]
[Equation 3]

[0065]
Since this output voltage value is a voltage proportional to the reciprocal 1 / a of the object distance a, the distance to the object can be obtained by obtaining the value. FIG. 8 shows the relationship between the output voltage and the reciprocal of the subject distance a.
[0066]
Hereinafter, the sequence of distance measurement by the distance measurement circuit block 4 will be described with reference to the flowchart of FIG. Here, the output voltage is set to S, and the average of outputs when 36 measurements are made to improve the S / N ratio is taken. Further, the P1 ON time was set to 400 μs, and the P0 ON time was set to 200 μs (steps S401 to S412). Note that the set values “36 times”, “400 μs”, and “200 μs” in this sequence are merely examples, and the present invention is not limited thereto.
[0067]
Next, FIG. 10 is a diagram showing a specific configuration of a photometric circuit block 13 using a parasitic NPN transistor in a CMOS process.
[0068]
As shown in the figure, a spot metering light receiving element Sp for measuring subject brightness in a narrow range in the center of the photographing screen as a photometric element, and an average metering element for measuring subject brightness in a wide range of the photographing screen. Av, and each photocurrent IAv, ISp is detected by a photometric circuit block 13 described later.
[0069]
The photometric circuit includes a parasitic NPN transistor 61 in a CMOS process in which IAv flows as an emitter current, a parasitic NPN transistor 62 in a CMOS process in which ISp flows as an emitter current, a constant current source 63, a CMOS operational amplifier 64, and a parasitic in the CMOS process. An Is (transistor saturation current) canceling reference voltage circuit composed of an NPN transistor 65 and a not-shown reference voltage source Vref3 proportional to temperature, comparators 66 and 67, and a T-proportional circuit for outputting a voltage output proportional to temperature. And a T-proportional AD converter 69 composed of a DAC 68. In such a configuration, the output potential a of the operational amplifier 64, that is, the reference voltage for Is cancellation, is expressed by the following equation.
[0070]
(Equation 4)

Therefore, the potential at point b is expressed by the following equation.
[0071]
(Equation 5)

Similarly, the potential at the point c is expressed by the following equation.
[0072]
(Equation 6)

[0073]
Here, IAv = 2 ^m Iref, Isp = 2 ^l Assuming that Iref, the potentials at the points b and c are respectively expressed by the following equations. VT ln (2) is a voltage that is approximately 18 mV at 30 ° C. and is proportional to temperature.
[0074]
Vref3-VT ln (2) · l (8)
Vref3−VT ln (2) · m + VT ln (n) (9)
Next, how the input range of the T-proportional AD converter is determined will be described using a specific design example. Here, for example, it is assumed that the photocurrent Isp by the spot photometer changes in the range of 100 pA to 1 μA depending on the luminance of the subject.
[0075]
If Iref = 10 μA and Vref3 = 180 mV (30 ° C.), the potential at the b point when Isp is 100 pA is 480 mV (30 ° C.), and when the Isp is 1 μA, the potential at the b point is 240 mV (30 ° C.). It becomes.
[0076]
On the other hand, in order to simplify the subsequent arithmetic processing, to reduce the photometric error due to the quantization error, and to increase the accuracy as much as possible, a configuration is adopted in which a sharp numerical value 8 count corresponds to one luminance level, and A / D conversion. The device is 8 bits. Since the amount of change in the output of the photometric circuit per stage is 18 mV (30 ° C.), the voltage value per count is set to 18 mV / 8 = 2.25 mV (30 ° C.). × 2.25 mV = 573.75 mV (30 ° C.).
[0077]
On the other hand, the photometry range area of the average photometry element is about 16 times the photometry range area of the spot photometry element, and the photocurrent IAv changes in the range of 1600 pA to 16 μA depending on the luminance of the subject. Therefore, when the number n of NPNTr is “n−1”, the potential at the point a is 408 mV (30 ° C.) when the IAv is 1600 pA, and the potential at the point a is 168 mV (30 ° C.) when the IAv is 16 μA. It becomes.
[0078]
As described above, the photocurrents Isp and IAv have different photoelectric flow rates with respect to the same luminance. Therefore, if the photometric circuits are the same, the output voltages thereof differ, and the input range of the subsequent A / D converter is increased. Need to be done. Therefore, in this embodiment, n is set to “16” so that the average and the output voltage of the photometric circuit of the spot have the same voltage value at the same luminance.
[0079]
As described above, the photometric output voltage values at the same luminance can be made equal by setting the emitter size ratio of the NPN transistor to be equal to the average and spot photocurrent ratio at the same luminance. Further, even if they are not exactly the same, they can be designed to have substantially the same value without unnecessarily increasing the input voltage range of the AD conversion circuit at the subsequent stage, so that an increase in circuit scale can be suppressed.
[0080]
Here, in order to make photometric output voltages from photometric elements having different photocurrent ratios at the same luminance substantially equal, the circuit shown in FIG. 11 can make the reference voltage circuit output Is different between the average and the spot in advance. .
[0081]
For example, if IAv / Isp = 16,
Vref3A = Vref3 + 18 mA (30 ° C.) × ln (16) / ln (2) (10)
Or
IrefA = Iref × 16 (11)
It is good. In addition, adjustment may be performed by adding a level shift circuit as shown in FIG. 12, and the adjustment amount may be set to 18 mV (30 ° C.) × ln (IAv / Isp) / ln (2).
[0082]
By the way, the obtained potentials at the photometric voltage values b and c are A / D-converted by the T-proportional ADC 69, converted into digital quantities, taken into the μ-com core, arithmetically converted into subject brightness information, and stored in the memory. Is done.
[0083]
The T-proportional ADC 69 includes a D / A converter composed of a dividing resistor and a tap decoder, and comparators 66 and 67. When a command is sent from the μ-com core to the tap decoder, any one of the taps of the dividing resistor is used. Is input to one terminal of the comparators 66 and 67. The μ-com core can A / D convert the photometric output voltage value by repeatedly comparing each set voltage of the D / A converter with the photometric output voltage.
[0084]
Further, a current proportional to the temperature T of VT ln (N / R0) (N is a positive integer, R0 is a resistance inside the circuit) is passed through the divided resistor by the constant current source 70, and is proportional to T. It is configured to generate a voltage. In addition, the constant current source 70A that is stable with respect to the temperature T and the T proportional constant current source 70 are configured to be mutually switched by switching from the μ-com core, and further A / D converted. The device 69 is configured to be used as a T proportional, T stable A / D converter. The T-stable A / D converter is used for A / D conversion of another information amount (for example, temperature, strobe charge voltage, etc.) of the camera.
[0085]
As described above, the configuration is such that the reduction in the overall circuit scale is improved.
[0086]
Further, although the photometric value can be A / D converted and taken into the μ-com core, when a CMOS operational amplifier is used, the offset voltage becomes a problem unlike a conventional bipolar operational amplifier. That is, while the voltage is only 2-3 mV in the conventional operational amplifier, it is about 20 mV in the CMOS operational amplifier. Since the luminance per stage is 18 mV (30 ° C.), the offset voltage of the CMOS operational amplifier is not negligible.
[0087]
In order to solve this problem, in the embodiment shown in FIG. 10, the CMOS operational amplifier 64 and the CMOS comparator 66 have almost the same configuration as shown in FIG. 13, and are arranged as close as possible within the same chip. The offset voltages in the directions are generated so as to cancel each other. FIG. 14 is a diagram showing a specific configuration of a circuit for generating a T-stable and T-proportional reference current for a D / A converter, and is used as a bias current source for a camera measurement circuit in addition to the above.
[0088]
Hereinafter, the photometry sequence by the photometry circuit block 13 will be described in detail with reference to the flowchart in FIG.
[0089]
In this sequence, the measurement of the spot average is performed by measuring the potentials at the points b and c, respectively. It is only necessary to A / D convert this potential. Here, an A / D system using an A / D converter using a comparator and a tap decoder will be described. Further, since the spot averaging process is the same, only one of them is used. Will be explained.
[0090]
First, VH is set to Vcc2 and VL is set to a value corresponding to GND, and the output of the comparator is checked. Then, if the value of the comparator is at the high level "H", the value of the tap decoder is lower, so (VH + VL) / 2 is substituted for VL. Further, if the output of the comparator is at the low level "L", the value of the tap decoder is higher, so (VH + VL) / 2 is substituted for VH. Hereinafter, when this operation is repeated eight times, 8-bit A / D conversion is performed, and the photometric output is A / D converted (steps S501 to S508).
[0091]
Next, FIG. 16 is a diagram showing a configuration of the temperature measurement circuit block 10 in the CMOS process. The temperature measurement object measured by the temperature measurement circuit block 10 is the temperature of the CMOS microcomputer chip itself. Since this CMOS can greatly reduce the power consumption of all the various measurement circuits for the camera such as the microcomputer section and the surrounding photometry, distance measurement, temperature measurement, etc., the power consumption of the IC chip itself is very low compared to the bipolar integrated circuit. Small.
[0092]
Normally, in the case of a bipolar integrated circuit, the temperature of the IC chip itself rises by about 3 ° C. with respect to the environmental temperature due to its power consumption. Further, the degree of the rise differs depending on the timing from when the power is supplied to the IC to when the temperature is measured. Therefore, the temperature measurement timing always fluctuates around 3 ° C., so that accurate camera temperature correction cannot be performed. On the other hand, CMOS has a small difference between the temperature of the chip itself and the environmental temperature due to inherent low power consumption.
[0093]
Further, conventionally, in the above-described bipolar, in consideration of heat generation due to power consumption of the chip itself, for example, a single function of a measurement circuit of a camera such as a photometry circuit chip, a distance measurement circuit chip, and a remote control reception circuit chip, or only 2, A temperature measuring circuit is incorporated in an IC chip having the function of (3) to devise such an IC chip temperature.
[0094]
On the other hand, by using CMOS, a temperature measuring circuit can be provided in an IC chip in which various measuring circuits for a camera are integrated on a large scale, and an all-in-one IC suitable for a camera can be designed. It becomes. Such a microcomputer contributes to further downsizing and cost reduction of the camera.
[0095]
As shown in FIG. 16, the temperature measuring circuit block 10 of the present embodiment includes a temperature proportional reference current circuit including MOS transistors Q1 to Q8, resistors R1 and R2, and a constant current source I1 for starting a circuit. A temperature stable reference current circuit including a parasitic NPN Tr Q9, a resistor R3, a CMOS operational amplifier OP1, a CMOS transistor Q10, and a resistor R4 existing in the process, and a resistor R5.
[0096]
Here, in the temperature-proportional reference current circuit, the area ratio between Q5 and Q4 is set to 1:16, and Iref1 is a current value represented by the following equation based on this relationship.
[0097]
Iref1 = (VT ln16) / R2 (12)
This VT is a thermal voltage, which is proportional to the temperature, and is 26 mV (30 ° C.). The resistance value of R3 is selected so that the potential of the + terminal of the operational amplifier becomes 1.26 V with respect to Vcc2 by flowing Iref1 through Q9 and R3. Further, this 1.26V is called a bandgap reference voltage and shows very good temperature stability.
[0098]
Then, based on this voltage, the temperature stable reference current Iref2 output from the source of Q10 is expressed by the following equation.
[0099]
Iref2 = 1.26V / R4 (13)
Therefore, the voltage VTEMP generated in the resistor R5 is expressed by the following equation.
[0100]
(Equation 7)

[0101]
Here, assuming that R2 = 1KΩ, R4 = 15KΩ, and R5 = 28KΩ,
(Equation 8)

VTEMP becomes 269 mV at 40 ° C. and 605 mV at −10 ° C.
[0102]
The voltage change per 1 ° C. is 6.72 mV.
[0103]
On the other hand, when the input voltage range of the A / D conversion circuit unit 9 is set to 0 to 856.8 mV and set to 3.36 mV per count, the temperature measurement voltage value is obtained at a temperature measurement accuracy of 0.5 ° C. per count. Can be A / D converted. The A / D conversion circuit at this time is, of course, stable to temperature. Further, the relationship between the obtained A / D conversion digital value and the temperature corresponds to the difference between the theoretical value and the actual value of the A / D conversion value obtained in advance at the reference temperature by the μ-com core. After the digital quantity stored as the quantity is corrected, the digital quantity is compared with a reference value for the temperature to obtain the digital quantity.
[0104]
Next, FIG. 17 shows not only various measurement circuits for cameras that can basically reduce power consumption by using CMOS, but also circuit blocks that cannot basically reduce power consumption on external drives. FIG. 3 is a diagram showing a specific configuration example when a motor drive circuit, a booster circuit, a plunger drive circuit, and the like are incorporated.
[0105]
As shown in the figure, when a power control circuit is incorporated, when a motor is driven at the time of film winding or rewinding in terms of a camera, a current of several tens to several hundreds mA is supplied for 1 second to 30 seconds. It will take several minutes for the temperature of the IC chip to rise to a temperature close to 60 to 70 ° C. at a peak and to decrease to a temperature close to the ambient temperature. Therefore, if the temperature of the operation of the camera is corrected again using the temperature of the IC chip itself, a problem occurs in that the temperature correction is not completely accurate.
[0106]
Here, in order to solve the above problem, a time measuring circuit 81 is provided together with the temperature measuring circuit 80, and after a power control circuit such as a motor drive circuit 83 or a boost circuit 86 is operated, an IC chip based on the operation is operated. The configuration is such that the temperature data of the temperature measurement circuit 80 until the temperature rise disappears is not used as the temperature correction data of the camera. This has already described the method using the power drive flag in the main flow or the like. The power drive flag MTFLG may be provided in two or more types such as MTFLG1 and MTFLG2 according to the load condition and the drive condition.
[0107]
Next, FIG. 18 is a circuit configuration diagram showing a configuration of a remote control reception circuit block of the camera, and FIG. 19 is a diagram showing operation waveforms of each unit when the reception unit receives a remote operation signal by infrared light. is there.
[0108]
The photodiode 90 is a light receiving element for receiving the remote control signals A1, A2, A3 shown in FIG. The preamplifier 93 amplifies the input small signal voltage to a preamplifier output 100 shown in FIG. 19B, and outputs the amplified signal voltage to a band-pass filter (BPF) 94 at the next stage.
[0109]
The BPF 94 has a filter characteristic set such that the carrier frequency fc of the remote control signal is at the center of the pass band, and has a noise of a ripple frequency (100 Hz and 120 Hz) which is twice the commercial frequency of a fluorescent lamp or the like. The component is removed, and the BPF output 101 shown in FIG. 19C consisting only of the remote control signal is output to the detection circuit 95 at the next stage. Further, the integration circuit 96 outputs the integration output 103 shown in FIG. 19E obtained by integrating the detection output 102 and removing the carrier component. The waveform shaping circuit 97 has a hysteresis of threshold levels VTH1 and VTH2, performs waveform shaping, and generates a light receiving circuit output composed of signal pulses P1, P2, and P3 as shown in FIG. ) 91.
[0110]
Each circuit block of the receiving means in the remote control device is constituted by CMOS, and power consumption is reduced to 1/10 or less of 200 to 300 μA with respect to the conventional bipolar power consumption of 2 to 3 mA. For this reason, the continuation time of the remote control mode is conventionally limited to about 20 minutes by measures against battery consumption, but can be extended to about 200 minutes (= 3 hours and 20 minutes) which is ten times as long. This is practically sufficient time, and it is not necessary to provide a time limiter dedicated to a remote controller as in the related art. Therefore, in the main flow described above, no time limit is provided in the remote control mode.
[0111]
Hereinafter, the processing operation of the remote control reception signal output by the remote control circuit block 9 by the μ-com core and the control of the remote control circuit block 9 will be described in detail. The μ-com core detects “ON” of the remote control mode setting switch provided on the camera body, displays “mode display” indicating the remote control mode on the LCD (not shown), and inhibits the remote control interrupt terminal RNINT. Thereafter, the remote control enable terminal RMEN is set to low level “L” to supply power to the remote control receiving circuit block. After the power supply, after a predetermined period of time when the remote control receiving circuit block is stabilized, the remote control interrupt terminal RNINT is permitted to interrupt. Further, when the output of the light receiving circuit is input, the μ-com core reads an input signal according to a program stored in a ROM in the μ-com core, and determines whether or not the input signal is a remote control signal.
[0112]
First, a sequence until the μ-com core receives a remote control signal and makes a determination will be described with reference to the flowchart in FIG.
[0113]
When a remote control reception interrupt is applied to the μ-com core by the input signal pulse P1, the internal timer 1 is started, and the timer 1 is stopped by the input of the next signal pulse P2. Thus, the pulse interval between the signal pulses P1 and P2 is measured, and a comparison is made as to whether or not the pulse interval coincides with a predetermined time T1. Then, it is determined whether or not it matches a predetermined time T1 (steps S602 to S607) to determine the remote control signal. If they match, the remote control reception flag is turned "ON" (step S608), and after interrupting the remote control interrupt, the process exits the interrupt process.
[0114]
If the pulse interval does not coincide with the predetermined time T1, it is determined that noise is present, the noise is ignored, and the process exits from the interrupt processing (step S609). Note that the predetermined pulse interval T1 is a time interval that is not synchronized with the interval of the periodic noise pulse of the fluorescent lamp, 10 msec or an integral multiple of 8.3 msec.
[0115]
If the μ-com core determines that the received signal is a remote control reception signal as described above, the process shifts to release interrupt processing and continues a series of camera sequences of distance measurement, photometry, temperature measurement, focus lens drive, and shutter drive film winding. I do.
[0116]
Next, points to be noted when incorporating the operation processing of the remote control receiving circuit into the operation sequence of the camera will be described.
[0117]
Since the remote control receiving circuit is a detecting circuit for detecting a very weak signal of several tens of μV, it is easily affected by noise. Therefore, when the boosting circuit is operating, that is, when the boosting circuit is formed on the same chip as the remote control receiving circuit or when strobe charging is operating, the remote control receiving There is a fear that interrupts will occur regularly and normal camera operation will not be performed.
[0118]
In order to solve this problem, in the present embodiment, as shown in the flowchart of FIG. 21, the operation of the booster circuit is prohibited in the remote control mode signal reception standby state. During the flash charging, the remote control receiving circuit is disabled or the remote control receiving interrupt is prohibited. In the present invention, the remote control mode is set after the flash charging is completed as shown in the main flow. This prevents an erroneous signal output from the remote control receiving circuit from hindering the normal operation of the camera (steps S701 to S707).
[0119]
Next, FIG. 22 is a diagram showing a specific configuration of the NPN motor pre-driver circuit block 5 when a pre-driver circuit for motor drive is configured on the same chip as the CPU and various measurement circuits of the camera.
[0120]
Normally, a power supply Vcc2 stabilized by a diode filter (D1, C1) composed of a Schottky barrier diode and a tantalum capacitor of about 33 μF from a battery is used as a power supply for various measurement circuits of the CPU and the camera.
[0121]
This is because the battery voltage causes a steep and large voltage drop due to heavy load drive such as motor drive, plunger drive, step-up coil drive, and strobe charge. This is because the size (dv / dt) is not less than 0, at which accurate measurement of the measurement circuit cannot be guaranteed.
[0122]
Therefore, the size of the normal backup capacitor C1 is set to a value represented by the following equation, assuming the current consumption Idi of the IC inside Vcc2.
[0123]
(Equation 9)

[0124]
Further, as a serious problem, since the camera is a portable device, the battery is separated from the battery contact piece due to the vibration, and the power supply is temporarily interrupted. In particular, if the above-mentioned problem occurs during the operation of the camera and the Vcc2 voltage drops below the operable state of the CPU, normal camera control by the CPU is not performed, and in the worst case, the camera is destroyed. The chattering of this battery is considered to be about 10 msec depending on the shape and pressure of the battery contact piece. Therefore, the value of the capacitor C1 is set to a value such that the time Vcc2 does not drop below the normal operable voltage of the CPU.
[0125]
Usually, the dominant parameter that determines the capacity of the capacitor C1 is the Vcc2 voltage holding during the battery chattering. For this capacitor C1, a tantalum capacitor is used because it has good frequency characteristics and it is easy to obtain a relatively large capacity. However, this is expensive and also has a large volume for a small camera mounting space. The current consumption Idi of the internal IC must be designed to be small.
[0126]
For this purpose, various measurement circuits of the camera need to be designed to consume as little current as possible. On the other hand, a circuit for driving an external power transistor, such as a motor pre-drive circuit, needs to supply a current of several tens mA as its base current. When such a circuit is formed on the same chip as the CPU chip in the same manner as the camera measurement circuit, if the power supply of the circuit block is made common to the same Vcc2 as the CPU and the measurement circuit, Vcc2 is used for the above-described reason. The capacity of the holding capacitor must be very large. Actually, the above configuration is impossible in terms of cost and space.
[0127]
Therefore, in this embodiment, the source current source is set to Vcc1 instead of Vcc2, and a large current supply terminal and a line are provided in the IC so that a large current is not discharged from the power stabilizing capacitor C1 to the outside of the IC. For an IC package including a microcomputer, as shown in FIG. 48, an IC lead 201 connecting the IC 205 to a battery protrudes from the package 204, and the IC lead 201 is connected to a pad 203 on the IC 205 by a gold wire 206. Have been.
[0128]
Here, when a large current flows to the GND line 202 of the IC 205, the aluminum wiring of the GND line 202 of the IC 205 has a value of 0.2 to 3Ω and the contact resistance between the pad 203 and the IC lead 201 has a value of 0.2 to 3Ω. Since a potential difference of about 50 to 100 mV is generated along the path through which the large current flows, the GND line 202 in the IC chip is shared by the circuit block, the CPU, and the measurement circuit block for the CPU and the camera. Then, a normal sequence and accurate measurement cannot be performed.
[0129]
In the present embodiment, at least two GND lines are provided: an MTGND line for discharging a large current to GND, and a dedicated GND line for the camera measurement circuit block, and at least two GND lines in order to avoid the influence of the contact resistance of the pad. A terminal MTGND terminal and an GNDD terminal composed of pads are provided.
[0130]
In this way, by providing at least two systems of GND lines and GND terminals, it is possible to configure the large current drive circuit block on one chip. Ideally, it is better to separately provide the digital GND for the CPU and the analog GND for the measuring circuit. However, since this actually leads to an unnecessary increase in the number of terminals, the present embodiment dares to combine them. .
[0131]
Next, a specific configuration of the pre-drive circuit will be described.
[0132]
First, an N-terminal constant current drive circuit for driving an external NPN power transistor will be described.
[0133]
The N terminal constant current drive circuit includes a CMOS operational amplifier OP1, resistors R1, R2, R3, a reference voltage Vref3, and a PMOS transistor constant current drive voltage generating circuit including a PMOS transistor Q1, and the above-described voltages applied to PMOS transistors Q2, Q3, Q4. , Q5 to the gates of the transfer gate switches SW1, SW2, SW3, and SW4, the PMOS transistors Q2, Q3, Q4, and Q5 having Vcc1 as a source and the base of an external NPN transistor as a drain. And an output section including NMOS transistors Q6, Q7, Q8, and Q9 that shunt between the base and the emitter of the external NPN power transistor.
[0134]
When a power supply signal is input from the port N0 of the μ-com core to the operational amplifier OP1, the operational amplifier operates and a current IN0 of 100 μA flows through the resistor R3. This IN0 is represented by the following equation.
[0135]
IN0 = Vref3 / R3 (17)
The following relationship is established between VGS of the transistor Q1 and IN0.
[0136]
IN0 = A · (VGS−Vth) ² ... (18)
A: proportional constant, Vth: threshold voltage
Therefore, the potential Va at the point a on the basis of Vcc1 is expressed by the following equation.
[0137]
(Equation 10)

[0138]
Further, when the output port N1 of the μ-com core becomes high level “H” and the transfer gate switch SW1 is turned “on”, the GS voltage of Q2 is 0V, Q2 is off, and Q6 is on. However, the Va voltage is applied, Q2 is turned on, and Q6 is turned off.
[0139]
At this time, the output current IN1 is expressed by the following equation.
[0140]
IN1 = A · (VGS1−Vth) ² ... (20)
Then, (R1 + R2) / R2 is set by the following equation so that VGS1 becomes IN1 = 20 mA.
[0141]
[Equation 11]

[0142]
With the circuit configuration as described above, a constant current of 20 mA can be output from each of the output ports N1, N2, N3, and N4, and there is no need to use a base limiting resistor as in the prior art. A circuit can be obtained.
[0143]
Further, since the fluctuation of Vcc1 is fed back, a 20 mA drive can be always performed regardless of the fluctuation of the Vcc1 voltage, and stable actuator control can be performed without being affected by the power supply voltage.
[0144]
Next, a P terminal constant current drive circuit for driving an external PNP power transistor will be described. This is the same operation principle as that of the N-terminal constant current drive circuit described above, and there is only a difference between a source and a sink.
[0145]
The P terminal constant current drive circuit includes a CMOS operational amplifier OP1A, an NMOS transistor constant current drive voltage generation circuit including resistors R1A, R2A, R3A, a reference voltage Vref3A and an NMOS transistor Q1A, and the NMOS transistors Q2A, Q3A, An output section comprising Q4A, Q5A, shunt resistors R4A, R5A, R6A, R7A for shunting between their gate and source, and PMOS transistors Q6A, Q7A, Q8A, Q9A for shunting between the base and emitter of an external PNP transistor. It is composed of
[0146]
Then, when a power supply signal is input to the operational amplifier OP1A from the port P0 of the μ-com core, the operational amplifier is operated, and a current Ip0 of 100 μA flows through the resistor R3A.
[0147]
This current Ip0 is expressed by the following equation.
[0148]
Ip0 = (Vref3A-Vcc1) / R3A (22)
Further, the following equation is established between VGS of the transistor Q1 and Ip0.
[0149]
Ip0 = B · (VGS−Vth) ² … (23)
B: proportional constant, Vth: threshold voltage
Therefore, the potential VaA at the point a on the basis of GND is expressed by the following equation.
[0150]
(Equation 12)

[0151]
Further, when the output port P1 of the μ-com core becomes high level “H” and the transfer gate switch SW1A is turned “on”, the GS voltage of the transistor Q2A is 0V, the transistor Q2A is off, and the transistor Q6A Is turned on, the VaA voltage is applied, the transistor Q2A is turned on, and the transistor Q6A is turned off.
[0152]
At this time, the output current IP1 is expressed by the following equation.
[0153]
IP1 = B · (VGS1−Vth) ² … (25)
Then, (R1A + R2A) / R2A is set by the following equation so that VGS1 such that IP1 = 20 mA is obtained.
[0154]
(Equation 13)

[0155]
With the above-described circuit configuration, a constant current of 20 mA can be sinked from each of the terminals P1, P2, P3, and P4.
[0156]
Next, FIG. 23 is a diagram showing a specific configuration of an analog timer circuit that does not use a clock. As shown in the figure, a timer 118a includes MOS transistors 111 and 112 constituting a current mirror circuit, a constant current source 114, a MOS transistor 113 for switching the current of the constant current source, and a capacitor for integrating the current of the constant current source. It comprises a MOS transistor 115 for discharging the charge stored in the integrating capacitor 115, a comparator 117 for comparing the amount of charge stored in the capacitor with the DAC output, and a timer 118a.
[0157]
The timer 118b has the same configuration as the timer 118a, and can set two timer values by changing the value of the tap decoder, and can be used continuously. By changing the value of the constant current source, a long timer or a short timer can be made.
[0158]
Hereinafter, the operation of the analog timer circuit will be described with reference to the flowchart of FIG. The timer value is set based on the graph of FIG. When the capacitor in the integrated circuit is used, the temperature characteristic is small, but when there is a temperature characteristic, the graph may be selected according to the temperature. Further, here, a description will be given assuming that there is a temperature characteristic.
[0159]
First, the temperature is measured (step S801), and the output (D / A value) of the tap decoder is set from FIG. 27 so as to become the timer value T or TA set before calling the analog timer (step S802). Subsequently, TM1 or TM1A is turned “on”, and the charge of the capacitor 115 or 115A is discharged. At the same time, TM2 or TM2A is turned on, the capacitor can be charged, TM1 or TM1A is turned off, the timer is started, and the original vibration is stopped (steps S803, 804).
[0160]
Thereafter, when the level of the capacitor 115 or 115A exceeds the output of the tap decoder, TM3 or TM3A rises. With this signal, μ-com wakes up again and the original oscillation starts (returns from the clock idle state to the oscillation state). . Then, immediately after the original vibration starts, TM2 or TM2A is turned off, the charging is stopped, and the process returns to the main routine (steps S805 to S808).
[0161]
The timing chart in this state is as shown in FIG. 25. In addition to the method shown in FIG. 25, various methods such as the method shown in FIG. 26 are conceivable, but the description will be continued based on the timing shown in FIG. I will.
[0162]
As is clear from the above description, the original oscillation of μ-com can be stopped during the operation of the analog timer, so that it can be applied to the measurement of a minute current or a minute voltage, or the time measurement of a signal weak to noise. it can.
[0163]
Next, FIG. 28 is a diagram showing a specific configuration of a photometric circuit using an analog timer. Here, the difference from the photometric circuit shown in FIG. 10 is that a flip-flop is provided after the comparator. The flip-flop latches the level of the comparator in response to the analog timer stop signal.
[0164]
FIG. 29 is a flowchart showing the operation of the photometric circuit.
[0165]
The difference from the operation shown in FIG. 15 is that steps S904 and S905 are newly provided and an analog timer is used. That is, here, when the photometric voltage is very small, the noise of the original vibration is superimposed and accurate A / D conversion cannot be performed. Therefore, when checking the output of the comparator, the original oscillation is stopped and the measurement is performed without noise. I'm taking. Since the output of the comparator is latched by the analog timer end signal, when the original oscillation oscillates, the level without noise is already latched. Other operations are the same as those described above with reference to FIG.
[0166]
Next, FIG. 30 is a diagram showing a specific configuration of a distance measuring circuit using an analog timer. This distance measuring circuit is an improvement of the A / D unit 41 shown in FIG.
[0167]
That is, similar to the photometry in FIG. 7, when the steady light is latched by the capacitor 47 and when the LED 34 is projected and the output of the PSD 38 is calculated, the analog timer is used to remove the noise of the original vibration. Then, the calculation result is held in the capacitor by the end signal TM3 of the analog timer. After that, A / D conversion is performed, so that a signal without noise of the original vibration can be A / D converted.
[0168]
FIG. 31 is a flowchart showing the operation of the distance measuring circuit. The only difference from the operation shown in FIG. 9 is that an analog timer is used (steps S1003 to S1011). The other operations are the same as those described above with reference to FIG.
[0169]
Next, FIG. 32 is a diagram showing a specific configuration of a circuit in which an analog timer is applied to remote control reception signal evaluation. The purpose of this circuit is also to remove noise due to the original vibration. In this case, two timers are used.
[0170]
FIG. 34 is a flowchart showing the operation of the circuit. It is assumed that a normal remote control signal has three pulses at intervals of T1 as shown in FIG. This T1 is OK up to an error of T1 ± α. This circuit generates a T2 signal for stopping the timer when the analog timer reaches the set timer value or when the remote control reception signal falls.
[0171]
That is, FIG. 33A shows the output of the remote control light receiving circuit when the remote control signal is advanced. In this case, the timer value is set to T1 + α. That is, if T3 goes to a high level "H" before a remote control signal is input, T≥T1 + α and NG.
[0172]
On the other hand, FIG. 33B shows the output of the remote control light receiving circuit when the set time comes earlier. In this case, since the analog timer is stopped, the time can be known by performing A / D conversion. Therefore, it is determined whether the signal is normal based on whether the signal is larger than T1−α. This determination is made immediately after the end of the timer 1, by starting the timer 2, and after the end of the timer 2. If OK, the remote control reception flag is set and the interrupt is exited.
[0173]
Next, a camera controller using a CMOS analog circuit according to a second embodiment of the present invention will be described. 35 and 36 are diagrams showing the configuration.
[0174]
First, the reference current circuit block 201 in FIG. 36 will be described.
[0175]
This reference current circuit block 201 is composed of PMOS transistors Q1, Q2, Q3, Q7, Q8, NMOS transistors Q4, Q5, Q6 and resistors R1, R2, R3. When PT0 = “L” by the CPU, a current of several μA limited by the resistor R1 flows through the transistor Q1, and the transistors Q1 and Q2 form a current mirror circuit. Current flows into the DG short of transistor Q4. Since the transistors Q4, Q5, and Q6 each constitute a current mirror circuit, the same drain current flows through the transistors Q5 and Q6.
[0176]
By the way, the transistors Q8 and Q7 are the same as the 10: 1 current mirror circuit in the small current region (because the voltage drop due to the resistor R3 is small), and the drain current of the transistor Q7 is 1 / the drain current of the transistor Q6. Therefore, the potential at the point A becomes low level "L", the PMOS transistor Q3 is turned "on" and the drain current flows, the drain current of the transistor Q4 increases, and the drain current of the transistors Q5 and Q6 is increased by the current mirror. Increase.
[0177]
When this current increases, the drain current ratio of the transistors Q7 and Q8 approaches 1 from 1/10 because the voltage drop of the resistor R3 becomes effective.
[0178]
In the above cycle, as a result, the drain currents of the transistors Q5 and Q7 converge at a point where they coincide with each other. As a result, the voltage drop of the resistor R3 is expressed by the following equation. In the following equation, VT indicates a thermal voltage.
[0179]
[Equation 14]

[0180]
However, the MOS is used with an ID of about 200 nA so as to be a weak inversion region.
[0181]
Next, the bandgap reference voltage circuit block 203 will be described.
[0182]
This circuit block 203 is a constant voltage circuit of 1.26 V which is stable with respect to temperature. Then, a band gap reference voltage based on the Vcc2 potential is obtained by the NPN parasitic transistor Q13 based on the P well, the NMOS transistor Q12, and the resistor R5 in the CMOS process. Further, the transistor Q13 has a diode characteristic of −2 mV / ° C., and the voltage across the resistor RS generates a voltage that changes by + with respect to a temperature change represented by the following equation.
[0183]
VT ln (10) × (R5 / R3) × 10 (28)
Therefore, if (RS / R3) in the above equation (28) is designed so that the change amounts of plus (+) and minus (-) are almost equal to each other, the voltage between VCC2-B is stable with respect to temperature. It becomes. As a guide, the voltage value is 1.26V. Conversely, although an NPN transistor is used, when a parasitic PNP transistor based on an N well is used, a reference voltage of 1.26 V can be generated based on GND.
[0184]
Next, the temperature stable reference current circuit block 204 will be described.
[0185]
The circuit block 204 includes an operational amplifier OP1, PMOS transistors Q14 and Q15, and resistors R6 and R7. Then, the transistors Q14 and Q15 are turned on by the operational amplifier OP1, a source current flows through the resistors R6 and R7, and the potential at the point C becomes equal to the potential at the point B due to an imaginary short. Therefore, a current of 1.26 / (R6 + R7) flows through the resistors R6 and R7, and half of the drain current flows through the transistors Q15 and Q14.
[0186]
Next, the temperature measurement circuit block 202 will be described.
[0187]
The present temperature measurement circuit block 202 includes a PMOS transistor Q10, a resistor R4, and an NMOS transistor Q11.
[0188]
The drain current of the transistor Q10 is expressed by the following equation.
[0189]
VT ln (10) / R3 × 40 (29)
Therefore, the voltage VT is expressed by the following equation.
[0190]
VT = ((273 + T) / 300) × 26 mV (30)
Here, T indicates a temperature (° C.).
[0191]
The transistor Q11 forms a current mirror circuit with the transistors Q16 and Q17, and a current represented by the following equation is injected into the current mirror circuit from the temperature stable reference current circuit block 204.
[0192]
1.26V / (R6 + R7) / 2 ... (31)
The drain current of the transistor Q11 has the above current value. The remainder obtained by subtracting the T stable current from the T proportional current value flows into the resistor R4.
[0193]
Therefore, the E current is represented by the following equation.
[0194]
[Equation 15]

[0195]
Therefore, VE = 281 mV at −10 ° C., and VE = 456 mV at + 40 ° C.
[0196]
Next, the capacitor charge / discharge circuit block 205 will be described.
[0197]
This circuit block 205 is used for A / D conversion of a voltage of a strobe main capacitor, a battery voltage, a voltage related to temperature, and the like, and includes NMOS transistors Q16, Q17, Q18, Q22, PMOS transistors Q19, Q20, and a capacitor C1. Have been. When the CPU port PT2 is "H", the transistor Q18 is turned "on" and the transistors Q16, Q17, Q19, and Q20 each constitute a current mirror circuit. Therefore, the drain current of the transistor Q20 is expressed by the following equation. Is shown.
[0198]
1.26V / (R6 + R7) / 20 ... (34)
When the CPU port PT4 is "H", the transistor Q22 is turned "on", the capacitor C1 is discharged, and the potential at the point F becomes 0V.
[0199]
Further, when the CPU port PT4 = "L" and PT2 = "H", the capacitor C1 is charged by the drain current of the transistor Q20, and the F potential rises with time. If PT4 = "L" and PT2 = "L" at appropriate places, the potential at the F point is fixed to the potential at that time.
[0200]
Next, the operation of A / D converting the battery voltage will be described in detail with reference to the flowchart in FIG.
[0201]
First, it is assumed that the reference current circuit is operated with PT0 = “L” and PT1 = “L”. The memory ADM storing the A / D converted value is set to “0” (step S1201). I is set to "0" (step S1202). The CPU ports PT4 and PT2 are both set to high level "H", and the switching NMOS transistors of the transistors Q18 and Q22 are turned "on" (step S1203).
[0202]
Then, after waiting for 1 msec (step S1204), when the CPU port PT4 is set to low level "L" and the transistor Q22 is turned "off", charging of the capacitor C1 is started (step S1205).
[0203]
Subsequently, timer counting is started. This timer may be a soft timer by software or a hardware counter incorporated in the CPU. For a soft timer, about 16 to 32 KHz is appropriate depending on the resolution required for A / D conversion of the camera and the limitation of the measurement time. The faster the hardware, the better (step S1206).
[0204]
Subsequently, it is detected whether or not the input port PT6 of the CPU is at the high level “H”. When the high level is set to "H", the flow advances to step S1208 to add the current timer value to the contents of the memory ADM (step S1207). Then, it is checked whether or not I = 3. If “3”, the content of the ADM is reduced to １ ／ in step S1211 and the process returns in step S1212 (step S1209). If I is not 3 in step S1209, I is incremented in step S1210, and the process returns to step S1203.
[0205]
As described above, the average of the four A / D conversion values is stored in the memory ADM. If it does not change for more than 100 msec in the determination in step S1207, an interrupt is separately generated by an interrupt timer, and the CPU displays a camera failure and stops all camera operations.
[0206]
FIG. 39 is a flowchart showing the operation for A / D converting the strobe charging voltage. This sequence is the same as the above-described sequence of FIG. 37 except that PT7 is set to the high level “H” in step S1307, and thus redundant description is omitted here.
[0207]
FIG. 41 is a flowchart showing the operation of A / D converting the measured voltage value. This sequence is the same as the above-described sequence of FIG. 37 except that PT5 is set to the high level “H” in step S1407, and thus the repeated description is omitted here.
[0208]
Next, the operation of A / D converting the photometric value will be described in detail with reference to the flowchart in FIG.
[0209]
The ADM is set to “0” (step S1501), and I is set to “0” (step S1502). Then, when the CPU port PT3 is set to low level "L" and the transistor Q21 is turned "on", the capacitor C2 is discharged and the H potential becomes the same potential as VCC2 (step S1503).
[0210]
Thereafter, after waiting for 1 msec (step S1504), the CPU port PT3 is set to the high level “H” and the transistor Q21 is turned “off”, and the capacitor C2 is charged by the photocurrent according to the brightness by the SPD1 (step S1505).
[0211]
Subsequently, a timer count is started (step S1506), and it is checked whether or not the CPU port PT8 is at a high level "H" (step S1507). If the CPU port PT8 is at a high level "H", the timer value is added to the contents of the ADM memory. It is added (step S1508). Then, it is checked whether I = 3, and if not I, I is incremented and the process returns to step S1503. If "3", the content of the ADM is reduced to 1/4 in step S1511 and the process returns in step S1512 (step S1509). Thus, the photometric value is A / D converted.
[0212]
According to the sequence described above, the camera information required for the camera operation is A / D converted. Here, generally, there is a problem that the A / D conversion method using the VT conversion takes too much time as compared with other A / D conversion methods. This usually means that the time from when the release button is pressed to when the film is exposed must be about 0.3 seconds. If you are too slow, you miss a photo opportunity. From the above viewpoint, at least a photometric A / D, a strobe charging voltage A / D, and a battery voltage A / D are required for each release, so that 0.3 second / 3 = 0.1 second, that is, one AD The time required must be at least 100 msec or less. In this embodiment, the value of C1 and the value of the charge current to C1 are appropriately set so that one A / D is designed to be about 10 msec.
[0213]
Regarding this, the following ideas can be considered. That is, first, A / D conversion of at least two or more pieces of camera information is performed simultaneously. For example, as shown in the flowchart of FIG. 45, three A / D conversions of photometry, temperature measurement, and battery voltage are simultaneously performed, and second, an A / D conversion value corresponding to each camera information is also stored in a predetermined memory area. The memory area to be operated is confirmed, and the contents of the memory area are A / D converted and updated in response to key operations other than the release switch or at predetermined time intervals, so that the A / D conversion before the release switch is turned on is performed. That is, the camera operation is performed according to the value.
[0214]
Next, the constant voltage motor drive circuit block 206 will be described.
[0215]
The constant voltage motor drive circuit block 206 is configured by an operational amplifier OP2, resistors R13 and R14, and an external PNP power transistor.
[0216]
This is a non-inverting type amplifier, and the following relationship is established between the potential at the high level "H" point and the potential VI at the I point.
[0219]
(Equation 16)

[0218]
Here, VI can generate and hold an arbitrary voltage value by charging the capacitor C1 from the GND level for a predetermined time by time control of the switching transistors Q18 and Q22. Thereby, the CPU can perform fine control such as driving at a low voltage at the start of winding, or at a high voltage if the speed is increased to some extent.
[0219]
In the CMOS process, as a method of utilizing the logarithmic compression characteristic, there is a method of using a MOS transistor in a weak inversion region in addition to using a parasitic transistor. That is, as shown in FIG. 46, in a region where the drain current is several hundreds nA or less, the following relationship is established between the drain current ID and the gate-source voltage VGS.
[0220]
[Equation 17]

[0221]
Next, FIG. 49 is a diagram showing a specific circuit configuration when the region where the drain current is several hundred nA or less is applied to a distance measuring circuit.
[0222]
In the figure, a pulse photocurrent detection circuit block includes a CMOS operational amplifier OP1, a preamplifier section including NMOS transistors Q1, Q2, Q3 and constant current sources I1, I2, a CMOS operational amplifier OP2, a transfer gate G1, a capacitor C1, and an NMOS transistor Q4. And a background light extraction circuit. Vref2 is set to VCC2-100 mv, and when the transfer gate G1 is "ON", the operational amplifier OP2 forms a feedback loop in the preamplifier section, and generates a constant current 1μ of I1 and a background light component Ip1 of PSD. Are discharged to GND through the transistor Q4, and the potential at that time is stored in the capacitor C1. In this state, the voltage between the drain and the source of the transistor Q3 becomes 100 mV, and almost no current flows through the transistor Q3. Even if the transfer gate G1 is turned off and the feedback loop is cut, the capacitor C1 continues to hold the previous potential, so that the transistor Q4 still discharges the constant current of I1 and the background light component of PSD. At this time, an L pulse is output from the port P1 of the CPU, Q5 is turned on, an infrared light pulse is projected from the IRED to the subject, and a photocurrent component ΔIp1 due to the reflected light is input to the PSD1 terminal. All flow into the transistor Q3.
[0223]
Here, since the transistor Q3 is made 20 times larger, the transistor Q3 performs an operation in the weak inversion region with respect to this flowing current. Therefore, the potential at the point A is obtained by the following equation.
[0224]
(Equation 18)

Similarly, the potential at point B is obtained from the following equation.
[0225]
[Equation 19]

[0226]
The transistors Q6 and Q7 are also multiplied by a factor of 20, and are designed to operate in the weak inversion region as compared with the constant current source of I3. Further, if the drain current of the transistor Q6 is ID1, the following equation is established.
[0227]
(Equation 20)

If the drain current of the transistor Q7 is ID2, the following equation is established.
[0228]
(Equation 21)

Since the above two equations are equal, the following equation is established.
[0229]
(Equation 22)

[0230]
Therefore,
(Equation 23)

It becomes. Here, since ID1 + ID2 = 1 μA, the following equation holds.
[0231]
[Equation 24]

From the above, the potential at the C point of R1 is expressed by the following equation.
[0232]
(Equation 25)

[0233]
Therefore, since ΔIp2 / (ΔIp1 + ΔIp2) indicates the position of the center of gravity of the spot light image incident on the PSD, the object distance can be obtained by measuring the potential at the C point.
[0234]
Further, the CPU performs A / D conversion of the C point in synchronization with the light emission pulse, and takes in the digital value. Then, light projection is performed a plurality of times, and the distance to the subject is calculated from the average value.
[0235]
Next, FIG. 50 is a diagram showing a specific configuration when applied to a photometric circuit.
[0236]
In the figure, the potential at point A is expressed by the following equation.
[0237]
(Equation 26)

[0238]
In this equation, Vref1 is a voltage of any tap of the tap decoder.
[0239]
The current I1 flowing through the tap resistor R is represented by the following equation.
[0240]
[Equation 27]

[0241]
Therefore, by performing successive approximation AD between the CPU and the tap decoder, the CPU can obtain an A / D value corresponding to the brightness.
[0242]
As described in detail above, in the camera controller using the CMOS analog circuit of the present invention, the analog circuit can be formed by the CMOS process, so that the lead time and the cost are comparable to those of the microcomputer, and the AF, AE circuit and the microcomputer are one chip. And the size of the camera can be reduced.
[0243]
Furthermore, it is also possible to reduce the time lag and eliminate the restriction on the receivable time of the remote controller. In addition, by using a timer without a clock, there is no influence of clock noise. Then, even if the chip generates heat, the temperature of the LCD drive voltage can be corrected without erroneous determination.
[0244]
The present invention also includes the following contents.
[0245]
(1) A microcomputer and N in the P well based on the P well or the N well ⁺ Or P in the N-well ⁺ A camera controller comprising a logarithmic compression type distance measuring circuit or a photometric circuit formed by a CMOS process having a parasitic bipolar transistor having an emitter as an emitter on the same chip.
[0246]
(2) A camera microcomputer having a microcomputer core for camera control, a measurement circuit required for a photographing operation of the camera, and a large current source circuit for directly driving a bipolar transistor on the same chip, in series with the battery. A first power supply terminal connected thereto; and a second power supply terminal connected to a power supply backup capacitor connected in parallel with the battery, wherein the microcomputer core for camera control and a measurement circuit for the camera are provided. A single-chip microcomputer for camera control, wherein power is supplied from the second power supply terminal, and power is supplied from the first power supply terminal as at least a large current source of the large current source circuit.
[0247]
(3) A one-chip microcomputer for a camera having a microcomputer for camera control, a measurement circuit for camera, and a large current sink circuit for directly driving a bipolar transistor on the same chip; A ground pad, a first IC lead connected to the first ground pad, a second ground pad for the camera measurement circuit, and a second ground pad connected to the second ground pad. A one-chip microcomputer for camera control, comprising: an IC lead; a third ground pad for the large current sink circuit; and a third IC lead connected to the third ground pad. .
[0248]
(4) The one-chip microcomputer for camera control according to claim 3, wherein the first ground pad and the second ground pad are common.
[0249]
(5) In a camera having a one-chip microcomputer in which a CMOS analog circuit is formed on the same chip, the CMOS analog circuit includes at least one of an automatic focus adjustment circuit, an automatic exposure circuit, a remote control circuit, and a temperature measurement circuit. A camera system characterized in that at least one of the circuits is supplied with power when the camera is in a photographable state.
[0250]
(6) Light projecting means for projecting a pulse toward the object to be measured, and a semiconductor position detecting element arranged at a base line away from the light projecting means for receiving reflected light from the object to be measured. A light receiving means comprising a light receiving lens, and a pulse photocurrent of the semiconductor position detecting element is supplied to the N well inside the P well based on the P well or N well in the CMOS process. ⁺ Or P in the N-well ⁺ A MOS transistor circuit for inputting to a base of a parasitic bipolar transistor having an emitter as an emitter, and a distance measurement calculating means for calculating a distance to a distance measurement target based on an output of the MOS transistor circuit. Distance measuring device.
[0251]
(7) N inside P-well during CMOS process ⁺ Or P inside the N-well ⁺ And a second parasitic bipolar transistor having an emitter as an emitter, a photosensitive element that changes according to the brightness of the object, and A / D conversion means for A / D converting the emitter potential of the first parasitic bipolar transistor. Electrically connecting the photosensitive element to the emitter of the first parasitic bipolar transistor, electrically connecting the base of the first parasitic bipolar transistor to the base of the second parasitic bipolar transistor, A photometric device for a camera, wherein a constant current source is connected to an emitter of the second parasitic bipolar transistor.
[0252]
(8) In a camera including a one-chip microcomputer having an analog circuit formed on the same chip, the analog circuit includes at least one of an automatic focus adjustment circuit, an automatic exposure circuit, and a remote control circuit. A camera system which stops the original vibration of the microcomputer when any of the above is operated, and operates the original vibration again by the measurement or reception completion signal.
[0253]
(9) a reference current source, a charging unit that charges the current, a reference voltage setting unit, a comparison unit that compares the charging voltage with the reference voltage, and an oscillation control unit that starts oscillation according to the output of the comparison unit. An analog timer comprising:
[0254]
(10) The analog timer according to claim 9, wherein the analog timer includes a correction unit that performs correction based on temperature.
[0255]
(11) A power system circuit for controlling a large current, a D / A converter for an LCD display power supply, a storage unit for storing whether the power system has been driven, and whether a predetermined time has elapsed after driving the power system A timer for counting the time, a clear unit for clearing the storage unit after a lapse of a predetermined time, a temperature measuring circuit, and a setting unit for setting the output of the D / A converter according to the output of the temperature measuring circuit. If the storage unit is not cleared, the operation of the setting unit is prohibited, and the LCD driving voltage and temperature are corrected.
[0256]
【The invention's effect】
According to the present invention, a one-chip microcomputer for camera control including an analog circuit with low cost, short delivery time, and low current consumption can be provided.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration of a camera controller using a CMOS analog circuit according to a first embodiment of the present invention.
FIG. 2 is a flowchart illustrating a main sequence of a camera controller using a CMOS analog circuit according to the first embodiment.
FIG. 3 is a flowchart showing a sequence of a subroutine “release interrupt” executed when a release switch is pressed or a remote control signal is received.
FIG. 4 is a flowchart showing a sequence of a subroutine “LCD ON”.
FIG. 5 is a graph showing a relationship between a temperature (° C.) of the LCD 21 and a driving voltage (V).
FIG. 6 is a diagram showing an NPN bipolar transistor and an NPN bipolar transistor existing in a CMOS process.
FIG. 7 is a diagram showing a specific example of a distance measuring circuit using a parasitic NPN transistor in a CMOS process.
FIG. 8 is a graph showing a relationship between a reciprocal 1 / a of a subject distance a and an output voltage value.
FIG. 9 is a flowchart for explaining a distance measuring sequence by the distance measuring circuit block 4;
FIG. 10 is a diagram showing a configuration of a photometric circuit block 13 using a parasitic NPN transistor in a CMOS process.
FIG. 11 is a diagram showing a configuration of a modified example of the photometric circuit block 13 in which the reference voltage circuit output Is differs between the average and the spot in advance.
FIG. 12 is a diagram showing a configuration of a modified example of the photometry circuit block 13 which is adjusted by adding a level shift circuit.
13 is a diagram showing a detailed configuration of a part of the photometry circuit block 13 shown in FIG.
FIG. 14 is a diagram showing a specific circuit configuration for generating a T stable and T proportional reference current for a DAC.
FIG. 15 is a flowchart showing a photometry sequence performed by the photometry circuit block 13;
FIG. 16 is a diagram showing a configuration of a temperature measurement circuit block 10 in a CMOS process.
FIG. 17 is a diagram illustrating a configuration of a specific example in which a motor drive circuit, a booster circuit, a plunger drive circuit, and the like are incorporated in the first embodiment.
FIG. 18 is a diagram showing a configuration of a remote control receiving circuit block of the camera.
FIG. 19 is a diagram showing operation waveforms of respective units when a remote control signal by infrared light is received.
FIG. 20 is a flowchart showing a sequence of a subroutine “remote control reception interrupt”.
FIG. 21 is a flowchart showing a subroutine “remote control setting” sequence.
FIG. 22 is a diagram showing a specific configuration of an NPN motor pre-driver circuit block 5 when a pre-driver circuit for motor drive is configured on the same chip as the CPU and various measurement circuits of the camera.
FIG. 23 is a diagram illustrating a specific configuration of an analog timer circuit that does not use a clock.
FIG. 24 is a flowchart showing the operation of the analog timer circuit.
FIG. 25 is a timing chart related to the operation of the analog timer circuit.
FIG. 26 is a timing chart relating to the operation of the analog timer circuit.
FIG. 27 is a graph showing a relationship between a timer time and a D / A set value.
FIG. 28 is a diagram showing a specific configuration of a photometric circuit using an analog timer.
FIG. 29 is a flowchart showing the operation of a photometric circuit using an analog timer.
FIG. 30 is a diagram showing a specific configuration of an analog timer and a distance measuring circuit.
FIG. 31 is a flowchart showing the operation of an analog timer and distance measuring circuit.
FIG. 32 is a diagram showing a specific configuration of a circuit in which an analog timer is applied to evaluation of a remote control reception signal.
FIG. 33 is a diagram illustrating a state of output of a remote control light receiving circuit according to a circuit in which an analog timer is applied to evaluation of a remote control reception signal.
FIG. 34 is a flowchart showing an operation of a circuit in which an analog timer is applied to evaluation of a remote control reception signal.
FIG. 35 is a diagram showing a configuration of a camera controller using a CMOS analog circuit according to a second embodiment of the present invention.
FIG. 36 is a diagram illustrating a configuration of a camera controller using a CMOS analog circuit according to a second embodiment of the present invention.
FIG. 37 is a flowchart showing an operation for A / D converting a battery voltage.
FIG. 38 is a timing chart for explaining an operation for A / D conversion of a battery voltage.
FIG. 39 is a flowchart showing an operation for A / D converting a strobe charging voltage.
FIG. 40 is a timing chart for explaining an operation for A / D converting a strobe charging voltage.
FIG. 41 is a flowchart showing an operation of A / D converting a measured voltage value.
FIG. 42 is a timing chart for explaining an operation of A / D converting a measured voltage value.
FIG. 43 is a flowchart for describing in detail an operation of A / D converting a photometric value.
FIG. 44 is a timing chart for explaining an operation of A / D converting a photometric value.
FIG. 45 is a flowchart showing a sequence when three AD conversions of photometry, temperature measurement, and battery voltage are simultaneously performed.
FIG. 46 is a graph showing a relationship between a drain current ID and a gate-source voltage VGS.
FIG. 47 is a diagram illustrating a field-effect transistor according to an example.
FIG. 48 is a diagram showing a state of an IC package including a microcomputer.
FIG. 49 is a diagram showing a specific circuit configuration when a region where the drain current is several hundreds nA or less is applied to a distance measuring circuit.
FIG. 50 is a diagram showing a specific circuit configuration when a region where the drain current is several hundred nA or less is applied to a photometric circuit.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... CPU (microcom core), 2 ... Booster circuit block, 3 ... Remote control circuit block, 4 ... Ranging circuit block, 5 ... NPN motor pre-driver circuit block, 6 ... ..Motor constant voltage circuit block, 7 ... T stable T proportional DAC circuit block, 8 ... comparator, 9 ... B. C circuit block, 10 temperature measuring circuit block, 11 reset circuit block, 12 reference voltage circuit block, 13 photometric circuit block, 14 strobe charging voltage detecting circuit block, 15 ... PI / PR detection circuit block, 16 ... PLED driver circuit block, 17 ... PNP motor pre-driver circuit block, 18 ... EEPROM, 19 ... Strobe circuit block, 20 ... Switch 21 ... LCD.

Claims (2)

A camera single-chip microcomputer having a control microcomputer, a measurement circuit, and a large current sink circuit for directly driving a bipolar transistor on the same semiconductor substrate, comprising: a first ground pad for the control microcomputer; A first IC lead connected to the first ground pad; a second ground pad for the measurement circuit; a second IC lead connected to the second ground pad; A one-chip microcomputer for camera control, comprising: a third ground pad for a circuit; and a third IC lead connected to the third ground pad. 2. The one-chip microcomputer for camera control according to claim 1, wherein the first ground pad and the second ground pad are common.

Images