JP2004040475A - データバス処理回路 - Google Patents
データバス処理回路 Download PDFInfo
- Publication number
- JP2004040475A JP2004040475A JP2002194866A JP2002194866A JP2004040475A JP 2004040475 A JP2004040475 A JP 2004040475A JP 2002194866 A JP2002194866 A JP 2002194866A JP 2002194866 A JP2002194866 A JP 2002194866A JP 2004040475 A JP2004040475 A JP 2004040475A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- signal
- data bus
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
【課題】複数のデータバス処理を時分割多重化によるシリアルバス処理にて行い、処理回路規模を圧縮させたデータバス処理回路を得る。
【解決手段】多重回路21が生成した多重化信号26−Aの中から処理するデータを識別する処理タイミング信号28−Aを生成するタイミング回路A22−Aと、多重化信号26−Aを入力し処理タイミング信号28−Aに基づいて所定の処理を行う処理回路A24−Aと、処理回路A24−Aにより処理された多重化信号26−Cを各データに分離する分離回路25とを備えた。
【選択図】 図1
【解決手段】多重回路21が生成した多重化信号26−Aの中から処理するデータを識別する処理タイミング信号28−Aを生成するタイミング回路A22−Aと、多重化信号26−Aを入力し処理タイミング信号28−Aに基づいて所定の処理を行う処理回路A24−Aと、処理回路A24−Aにより処理された多重化信号26−Cを各データに分離する分離回路25とを備えた。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、複数の要素から送られたデータを複数のデータバスを介して受信処理を行うデータバス処理回路に関するものである。
【0002】
【従来の技術】
図13は、従来のデータバス処理回路の構成を示すブロック図である。図において、110−1A〜110−nAはn個の要素A、110−1B〜110−mBはm個の要素B、110−1C〜110−nCはn個の要素C、110−1D〜110−mDはm個の要素D、111−1A〜111−nAは要素Aのデータバス、111−1B〜111−mBは要素Bのデータバス、111−1C〜111−nCは要素Cのデータバス、111−1D〜111−mDは要素Dのデータバス、120はデータバス処理回路、123は処理回路部、124−1A〜124−nAは要素Aを処理して要素Cを出力する処理回路A、124−1B〜124−mBは要素Bを処理して要素Dを出力する処理回路Bである。なお、処理回路部123は、処理回路A124−1A〜124−nAと、処理回路B124−1B〜124−mBから構成されている。
【0003】
次に、動作について説明する。
処理回路A124−1A〜124−nAは、要素A110−1A〜110−nAからデータバス111−1A〜111−nAを介して受信したデータを処理し、データバス111−1C〜111−nCを介して要素110−1C〜110−nCへ処理したデータを送信する。また、処理回路B124−1B〜124−mBは、要素B110−1B〜110−mBからデータバス111−1B〜111−mBを介して受信したデータを処理して、データバス111−1D〜111−mDを介して要素D110−1D〜110−mDへ処理したデータを送信する。
【0004】
【発明が解決しようとする課題】
従来のデータバス処理回路は以上のように構成されているので、データバスを介して接続される要素の数をL、各データバスのバス幅をM、一つの処理に必要な処理回路数をNとすると、データバス処理回路の規模はL×M×Nとなる。そのため、伝送路を大容量化して多数の要素から送られたデータ処理を可能に構成することや、データ転送の高速化に対応させるためバス幅を増加することや、各データ処理が複雑になることに対応させて構成すると、データバス処理回路の規模が相当大きなものになるという課題があった。
【0005】
この発明は上記のような課題を解決するためになされたもので、複数のデータバス処理を時分割多重化によるシリアルバス処理にて行い、処理回路規模を圧縮させたデータバス処理回路を得ることを目的とする。
【0006】
【課題を解決するための手段】
この発明に係るデータバス処理回路は、入力側の複数の要素毎に接続された各データバスのデータを入力して多重化信号を生成する多重化手段と、多重化手段が生成した多重化信号の中から処理を行うデータを識別する処理タイミング信号を生成する処理タイミング信号生成手段と、多重化信号を入力し処理タイミング信号に基づいて所定の処理を行う処理手段と、処理手段により処理された多重化信号を各データに分離する分離手段とを備え、処理タイミング信号生成手段は、多重化信号を分離させる際に用いられる分離信号を生成し、分離手段は分離信号に基づいて処理手段から出力された多重化信号を各データに分離して出力側の要素が接続された各データバスに出力するものである。
【0007】
この発明に係るデータバス処理回路は、多重化手段が外部から入力されたクロックに同期させたタイムスロットに対応させて各データバスのデータを時分割多重し、多重化信号を生成すると共に各データバスから入力されたデータの識別に用いられる基準信号を生成し、処理タイミング信号生成手段が基準信号に基づいて多重化信号を構成する各タイムスロットのデータを識別する処理タイミング信号及び分離信号をクロックに同期させ所定のタイミングで生成するものである。
【0008】
この発明に係るデータバス処理回路は、多重化手段が各入力側のデータバスを介して非同期で入力されるデータをデータ転送の同期クロックの中で最も高速のクロックを選択し、当該クロックに同期するタイムスロットに対応させて多重化信号を生成すると共に、各データバスから入力されたデータの識別に用いられる各基準信号を生成し、処理タイミング信号生成手段が多重化手段から入力した各基準信号に基づいて多重化信号を構成する各タイムスロットのデータを識別する処理タイミング信号を生成し、また、各基準信号に基づいて分離信号を生成するものである。
【0009】
この発明に係るデータバス処理回路は、異なる処理を行う複数の処理手段と、当該各処理手段に対応する処理タイミング信号を生成する複数の処理タイミング信号生成手段とを備え、多重化手段が外部から入力されたクロックに同期させたタイムスロットに対応させて各データバスのデータを時分割多重し多重化信号を生成すると共に、各データバスから入力されたデータを処理別に識別する基準信号をそれぞれ生成して当該基準信号を対応する所定の前記処理タイミング信号生成手段へ出力し、各処理タイミング信号生成手段が多重化手段によって生成された各々の基準信号を入力し、対応する処理手段に処理させるタイムスロットのデータを識別する処理タイミング信号を生成して、対応する処理手段に送出すると共に、処理手段に処理させたタイムスロットのデータを前記基準信号に基づいて多重化信号から分離する際に用いる分離信号を生成し分離手段へ出力するものである。
【0010】
この発明に係るデータバス処理回路は、多重化手段が入力側の複数の要素と接続するデータバスがそれぞれ異なるバス幅を有するとき、最大バス幅を有するデータバスを介して入力されたデータサイズに、その他のデータバスを介して入力された各データのサイズを揃え、同一のタイムスロットに対応させて多重化信号を生成するものである。
【0011】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1は、この発明の実施の形態1によるデータバス処理回路の構成を示すブロック図である。図において、10−1A〜10−nAはデータバス処理回路20へデータを出力するn個の要素(入力側の複数の要素)、10−1C〜10−nCはデータバス処理回路20からデータを入力するn個の要素(出力側の複数の要素)、11−1A〜11−nAは各要素10−1A〜10−nAから出力されたデータを転送するデータバス、11−1C〜11−nCは各要素10−1C〜10−nCへデータを転送するデータバス、20はデータバス処理回路、21はデータバス11−1A〜11−nAにより転送されてきた各データをシリアル変換して時分割多重を行う多重回路(多重化手段)、22−Aはタイミング回路(処理タイミング信号生成手段)、23は処理回路部、24−Aは処理回路A(処理手段)、25は分離回路(分離手段)、26−Aは処理回路A24−Aに入力される多重化信号、26−Cは処理回路A24−Aから出力される多重化信号、27−Aは基準信号、28−Aは処理タイミング信号、29−1A〜29−nAは分離信号である。実施の形態1によるデータバス処理回路20は、多重回路21、タイミング回路A22−A、処理回路部23、及び分離回路25によって構成される。
【0012】
次に動作について説明する。
図2ないし図4は、実施の形態1によるデータバス処理回路の動作を示す説明図である。これらの図は実施の形態1によるデータバス処理回路の動作の一例を示したタイムチャートで、当該データバス処理回路20の動作を、図2から図4にわたって示した各信号及び各データ等の時系列処理として説明する。図2ないし図4において、tは時刻を示す時間軸である。クロック(1)及びクロック(2)はデータバス処理回路20の外部から供給されるクロック信号で、要素10−1A〜10−nA及び要素10−1C〜10−nCにも同様にクロック(1),(2)が供給され、共通のクロック信号に同期させて各要素及びデータバス処理回路20を動作させる。
【0013】
図2に示すように多重回路21は、例えば、複数の要素10−1A〜10−nAから送られたデータ1A〜nAをデータバス11−1A〜11−nAを介して受信すると、各データ1A〜nAを一つのシリアルバスを成すように時分割多重して、図3に示す多重化信号26−Aを生成する。このとき、多重回路21は多重化信号26−Aを識別する基準信号27−Aを出力する。
【0014】
図1で図示を省略したクロック(1),(2)は、前述のようにデータバス処理回路20の外部から、例えばデータバス11−1A〜11−nAの何れかを介して供給される。例えば、クロック(1)は要素10−1A〜10−nAからデータバス11−1A〜11−nAを介してデータバス処理回路20へデータ転送を行う際の同期に使用される。クロック(1)はQ[Hz]の周波数を有するもので、データ1A〜nAを送信した要素数がnとすると、R[Hz]=Q[Hz]×nとして求められる周波数Rがクロック(2)の周波数である。このようにクロック(2)はクロック(1)のn倍の周波数を有している。多重回路21は、図3に示したようにデータバス11−1A〜11−nAによって転送されてきたデータ1A〜nAを、クロック(2)に同期させたタイムスロット1A〜nAにそれぞれ割り当てて時分割多重し、多重化信号26−Aを生成する。なお、要素数n、及びクロック(1)の周波数Qは、予めデータバス処理回路20の構成時において設定されるもので、自ずとクロック(2)の周波数Rも決定される。
【0015】
多重回路21が行う多重化信号26−Aの生成処理を説明する。クロック(1),(2)はデータバス11−1A〜11−nAに含まれ、外部からデータバス処理回路20へ入力されるもので、予め周期幅等が設定されたものである。多重回路21は、図3に示したように、例えば入力したクロック(2)の一周期幅に同期させたタイムスロットに、データバス11−1A〜11−nAの各データ1A〜nAを割り当てて時分割多重を行う。例えば、図3に示した時刻ty1においてクロック(1)の立ち上りエッジが検出されると、クロック(2)の周期幅に同期させて第1のタイムスロットから第nのタイムスロットにそれぞれデータ1A〜nAを対応させ、時分割多重して多重化信号26−Aを生成する。なお、図3に例示した処理はクロック(1)の一周期、即ち時刻ty1からty2の間に多重化信号26−Aを生成するもので、また多重化信号26−Aを構成する第1〜第nのタイムスロットが各々クロック(2)の一周期に相当するサイズとして図示したが、同様な作用効果が得られることを条件に、例えば各タイムスロットがクロック(2)の二周期に相当するサイズでもよく、多重化信号26−Aの生成は前記説明によるものに限定されない。
【0016】
多重回路21は、前述のように生成した基準信号27−Aをタイミング回路22−Aへ出力し、図3に示す処理タイミング信号28−Aを生成させる。この処理タイミング信号28−Aは、例えば処理回路A24−Aにおいて処理するデータを識別するものである。多重回路21によって生成された多重化信号26−Aは、処理回路部23に入力され、処理回路部23に備えられた処理回路A24−Aによって所定の処理が行われる。処理回路A24−Aは、処理タイミング信号28−Aをイネーブル信号として用い、多重回路21から入力した多重化信号26−Aを識別して、各タイムスロットに配されたデータに所定の処理を行う。例えば、第1のタイムスロットのデータ1Aに処理Aを行ってデータ1Cを生成し、第2のタイムスロットのデータ2Aに処理Aを行ってデータ2Cを生成し、等々第nのタイムスロットまで同様に処理Aを行い、多重化信号26−Cを生成する。
【0017】
タイミング回路A22−Aは、入力した基準信号27−Aに基づいて多重化信号26−Cの識別に用いられる、図3に示した分離信号29−1A〜29−nAを生成する。
分離回路25は、処理回路部23から出力される多重化信号26−Cと、タイミング回路A22−Aによって生成された分離信号29−1A〜29−nAとを入力し、この分離信号29−1A〜29−nAに基づいて多重化信号26−Cを構成する各タイムスロットを分離する。例えば、図4に示したようにクロック(1)の立ち上がりエッジが検出された時刻tz1から分離処理を開始し、多重化信号26−Cの先頭から分離した第1のタイムスロットのデータ1Cをデータバス11−Cへ、また第2のタイムスロットのデータ2Cをデータバス11−2Cへ、等々第nのタイムスロットのデータnCをデータバス11−nCへ出力するまで同様な処理を行う。こうして図1に示すデータバス処理回路20から各データバス11−1C〜11−nCを介して各要素10−1C〜10−nCへ各々データ1C〜nCが転送される。
【0018】
図3及び図4に例示した分離処理は、分離回路25が分離信号29−1A〜29−nAを入力してクロック(2)の一周期分だけ遅延させ、これらをイネーブル信号として用い、多重化信号26−Cのタイムスロット1C〜nCの各データをクロック(2)に同期させて分離した後ラッチする。分離回路25は各データ1C〜nCをラッチすると、例えば図4に示した時刻tz1においてクロック(1)の立ち上がりエッジを検出すると、クロック(2)を二周期分遅延させた時刻tz3からクロック(2)の立ち上がりエッジに同期させてデータバス11−1C〜11−nCへデータ1C〜nCを出力する。
【0019】
なお、図4に例示した処理は、多重化信号26−Cから全てのデータ1C〜nCを分離してから、所定のタイミングで同時に各データバス11−1C〜11−nCへ出力するもので、図1に示す要素10−1C〜10−nCにおいて同様な作用効果が得られるならば、分離された各データ1C〜nCの処理は図4に示したタイミングによる処理に限定されない。
【0020】
以上のように、実施の形態1によれば、複数のデータバスを介して転送されてきた各データを処理する処理回路の規模を圧縮することができるという効果がある。
【0021】
実施の形態2.
図5は、この発明の実施の形態2によるデータバス処理回路の構成を示すブロック図である。図1に示したデータバス処理回路と同一あるいは相当する部分に同じ符号を付し、その説明を省略する。図において212は多重化信号26−Aを生成すると共に複数の基準信号27−1A〜27−nAを生成する多重回路(多重化手段)、222−Aは処理タイミング信号28−Aを生成すると共に分離信号(1)及び分離信号(2)を生成するタイミング回路A(処理タイミング信号生成手段)、29−1A〜29−nAは分離信号(1)、30−1A〜30−nAは分離信号(2)、252は分離信号(1)29−1A〜29−nA及び分離信号(2)30−1A〜30−nAを入力して多重化信号26−Cを分離する分離回路である。実施の形態2によるデータバス処理回路20は、多重回路212、タイミング回路A222−A、処理回路部23、及び分離回路252によって構成される。
【0022】
次に、動作について説明する。
実施の形態1によるデータバス処理回路20は、同じクロック(1)に同期させて各要素とのデータ転送を行うもので、データ1A〜nAが同時にデータバス処理回路20へ入力され、またデータ1C〜nCを同時に出するものであった。実施の形態2によるデータバス処理回路20は、異なる周波数のクロックに同期して動作している各要素から、即ち非同期で各要素から転送されてくるデータ1A〜nAを入力し、また、処理した各データ1C〜nCを非同期で出力するものである。
【0023】
図6ないし図8は、実施の形態2によるデータバス処理回路の動作を示す説明図である。これらの図は実施の形態2によるデータバス処理回路の動作の一例を示したタイムチャートで、図2ないし図4を用いて説明した動作と同一あるいは相当する部分の説明を省略し、実施の形態2によるデータバス処理回路の特徴である動作について説明する。
【0024】
図5で図示を省略したクロック(3),(4)は、実施の形態1で説明したクロック(1),(2)と同様にデータバス11−1A〜11−nAに含まれ、データバス処理回路20の外部から供給される。図5に示した要素10−1A〜10−nAは、各々異なるクロック周波数に基づいて動作するもので、データバス11−1A〜11−nAを用いたデータ転送も周波数の異なる複数のクロックに同期させて行われ、それぞれデータ転送速度が異なる。図6〜図8に示したクロック(3)は、図5に示したデータバス11−1A〜11−nAによるデータ転送に用いられるクロックのうち、最も高速のクロックである。多重回路212が複数のクロックの中から最も高速のクロック(3)を選択する。
【0025】
図6〜図8に示したクロック(4)は周波数Rを有するもので、クロック(3)の周波数をQ[Hz]とし、要素数をnとすると、R[Hz]=Q[Hz]×nとして周波数Rが求められるものである。
【0026】
多重回路212は、クロック(4)をデータバス11−1A〜11nAの中から抽出して、クロック(3),(4)に同期させてデータバス11−1A〜11−nAを介して転送されてきたデータ1A〜nAを、図6に示した第1〜第nのタイムスロットに時分割多重し、図7に示す多重化信号26−Aを生成する。また、非同期で入力されてきた各データ1A〜nAをそれぞれ識別する基準信号27−1A〜27−nAを生成する。
【0027】
多重回路212が行う多重化信号26−Aの生成処理を説明する。クロック(3),(4)は外部からデータバス処理回路20へ入力されるもので、予め周期幅等が設定されたものである。多重回路212はデータバス11−1A〜11−nAに含まれているクロックの中から最速のクロック(3)を選択し、またこのクロック(3)に同期しているクロック(4)を抽出する。例えばクロック(3)の一周期をクロック(4)の周期幅でn個に分割して第1〜第nのタイムスロットを生成する。このタイムスロットは非同期で入力されてくるデータ1A〜nAに対応するため、第1〜第nのタイムスロットが繰り返し連続して生成される。
【0028】
多重回路212は、図7に示した時刻ty1においてクロック(3)の立ち上りエッジを検出すると、第1のタイムスロットから第nのタイムスロットにデータ1A〜nAを多重する。データ1A〜nAは非同期でデータバス処理回路20へ入力されるため、データ1A〜nAが順に転送されてくるとは限らず、入力されているデータ1A〜nAを順次、第1のタイムスロットにデータ1Aを対応させ、等々第nのタイムスロットにデータnAを対応させて多重する。データ1A〜nAが全て入力され多重化されるまで、第1〜第nのタイムスロットが繰り返し生成され、全データ1A〜nAを対応するタイムスロットに配して多重し、多重化信号26−Aを生成する。そのため、全データ1A〜nAが多重化されるまで、入力され続けているデータが複数回多重されることも生じる。
【0029】
タイミング回路222−Aは、多重回路212から入力した基準信号27−1A〜27−nAに基づいて、データ1A〜nAが多重されているタイムスロットを示す、例えば図7に示した処理タイミング信号28−Aを生成し、処理回路A24−Aへ出力する。
【0030】
処理回路A24−Aは、処理タイミング信号28−Aをイネーブル信号として用い、多重回路212から入力した多重化信号26−Aに所定の処理を行う。この処理は、多重化信号26−Aを構成するタイムスロットのうち、処理が不要な部分を処理タイミング信号28−A及びクロック(4)に基づいて識別し、処理対象となるデータ1A〜nAが配されたタイムスロットについて所定の処理を行い、多重化信号26−Cを生成する。
【0031】
また、タイミング回路A222−Aは、基準信号27−1A〜27−nAに基づいて多重化信号26−Cから各データ1A〜nAを分離する際に用いられる分離信号(1)29−1A〜29−nAを生成し、また基準信号27−1A〜27−nAを分離信号(2)30−1A〜30−nAとして、各分離信号を分離回路252へ出力する。
【0032】
分離回路252は、タイミング回路A222−Aから入力した分離信号(1)29−1A〜29−nAを、例えばクロック(4)の一周期分それぞれ遅延させてイネーブル信号を生成する。これらイネーブル信号及びクロック(4)を用いて多重化信号26−Cからデータ1C〜nCをそれぞれ分離してラッチする。
【0033】
分離回路252は、分離信号(2)30−1A〜30−nAを、例えばクロック(4)のn+2周期分遅延させた分離信号(3)31−1A〜31−2Aを生成し、図8に示したように、各分離信号(3)31−1A〜31−2Aの立ち上りエッジからデータ1C〜nCをそれぞれデータバス11−1C〜11−nCへラッチし、分離信号(3)31−1A〜31−nAが出力されている間データ1C〜nCをそれぞれデータバス11−1C〜11−nCに出力する。
【0034】
なお、データバス11−1C〜11−nCに出力されるデータ1C〜nCは、データバス11−1A〜11−nAによって入力されたデータ1A〜nAに対する位相差情報は保持されず、データバス処理回路20からクロック(4)にそれぞれ同期して出力されたデータとなる。
【0035】
以上のように、実施の形態2によれば、各データバスから非同期で転送されてくる各データを処理する処理回路の規模を圧縮することができるという効果がある。
【0036】
実施の形態3.
図9は、この発明の実施の形態3によるデータバス処理回路の構成を示すブロック図である。図1に示すデータバス処理回路と同一あるいは相当する部分に同じ符号を付し、その説明を省略する。図において、10−1B〜10−mBはデータ1B〜mBをそれぞれデータバス処理回路へ送出する要素(入力側の複数の要素)、10−1D〜10−mDはデータ1D〜mDをデータバス処理回路20から受信する要素(出力側の複数の要素)、11−1B〜11−mBは要素10−1B〜10−mBと多重回路213とを各々接続するデータバス、11−1D〜11−mDは要素10−1D〜10−mDと分離回路253とを各々接続するデータバス、213はデータバス11−1A〜11nA及びデータバス11−1B〜11−mBを介して受信した各データを多重する多重回路(多重化手段)、22−Bはタイミング回路B(処理タイミング信号生成手段)、24−Bは処理回路B(処理手段)、233は処理回路A24−A及び処理回路B24−Bを備えた処理回路部、26−A,26−B,26−Cは多重化信号、27−Aは基準信号A、27−Bは基準信号B、28−Aは処理タイミング信号A、28−Bは処理タイミング信号B、29−1A〜29−nAは分離信号A、29−1B〜29−mBは分離信号B、253は多重化信号26−Cを分離してデータバス11−1C〜11−nC及びデータバス11−1D〜11−mDを介して各データを要素10−1C〜10nC及び要素10−1D〜10mDへ送出する分離回路(分離手段)である。実施の形態3によるデータバス処理回路20は、多重回路213、処理回路部233、タイミング回路A22−A、タイミング回路B22−B、及び分離回路253によって構成される。
【0037】
次に、動作について説明する。
実施の形態1によるデータバス処理回路20は、入力した全てのデータ1A〜nAを同様に処理してデータ1C〜nCを出力するものであった。実施の形態3によるデータバス処理回路20は、入力したデータを識別して異なる処理を行うもので、例えば入力したデータ1A〜nAには処理Aを行ってデータ1C〜nCを出力し、また入力したデータ1B〜mBには処理Bを行ってデータ1D〜mDを出力するものである。
【0038】
図10ないし図12は、実施の形態3よるデータバス処理回路の動作を示す説明図である。これらの図は実施の形態3によるデータバス処理回路の動作の一例を示したタイムチャートで、図2ないし図4を用いて実施の形態1において説明した動作と同一あるいは相当する部分の説明を省略し、実施の形態3によるデータバス処理回路の特徴である動作について説明する。
【0039】
図9で図示を省略したクロック(1),(2)は、データバス11−1A〜11−nA及びデータバス11−1B〜11−mB、またデータバス11−1C〜1−nC及びデータバス11−1D〜11−mDに含まれ、データバス処理回路20の外部から供給される。
【0040】
図10〜図12に示したクロック(2)は周波数Rを有するもので、各データバスのデータ転送時に同期させるクロック(1)の周波数をQ[Hz]とし、要素数をLとすると、周波数R[Hz]=Q[Hz]×Lのクロックとして周波数Rが求められ、クロック(1)と同期するものである。なお、要素数Lは要素10−1A〜10−nAの数nと要素10−1B〜10−mBの数mの和である。また、これらクロック(1),(2)は実施の形態で説明したように、予めデータバス処理回路20に接続される要素数L、及びクロック(1)の周波数Qが設定され、自ずとクロック(2)の周波数Rも決定される。
【0041】
多重回路213は、データバス11−1A〜11−nAを介して入力したデータ1A〜nAをタイムスロット1A〜nAに対応させ、またデータバス11−1B〜11−mBを介して入力したデータ1B〜mBをタイムスロット1B〜mBに対応させ、クロック(2)に同期させて多重化信号26−Aを生成する。また、当該タイムスロット1A〜nAに対応させたデータ1A〜nAの識別に用いる基準信号A27−Aを生成すると共に、タイムスロット1B〜mBに対応させたデータ1B〜mBの識別に用いる基準信号B27−Bを生成する。
【0042】
多重回路213が行う多重化信号26−Aの生成処理を説明する。クロック(1),(2)は外部からデータバス処理回路20へ入力されるもので、要素数等の条件を加味して予め周波数等が設定されたものである。多重回路213はクロック(1)の一周期をクロック(2)の周期幅でL個に分割してタイムスロットを生成する。例えば図10に示した時刻tx1から時刻tx2の間に入力された各データ1A〜nA及びデータ1B〜mBを、図11に示す時刻ty1のクロック(1)の立ち上りエッジを先頭として、第1のタイムスロットから第nのタイムスロットに各データ1A〜nAを対応させて多重し、第n+1のタイムスロットから第n+mのタイムスロットに各データ1B〜mBを対応させて多重し、多重化信号26−Aを生成する。
【0043】
タイミング回路A22−Aは、多重回路213から入力した基準信号A27−Aに基づいて、処理回路A24−Aが処理するデータ1A〜nAの第1〜第nのタイムスロットを識別する処理タイミング信号A28−Aを生成し、処理回路A24−Aに出力する。また、各第1〜第nのタイムスロットを識別し、各データに分離する際に用いる分離信号A29−1A〜29−nAを生成して分離回路253へ出力する。
【0044】
タイミング回路B22−Bは、多重回路213から入力した基準信号B27−Bに基づいて、処理回路B24−Bが処理するデータ1B〜mBの第n+1〜第n+mのタイムスロットを識別する処理タイミング信号B28−Bを生成し、処理回路B24−Bに出力する。この処理タイミング信号B28−Bは、処理回路A27−Aにおいて多重化信号26−Aが処理される際に遅延が生じることを考慮し、例えば処理タイミング信号A28−Aの出力が終了してからクロック(2)の一周期分だけ遅延させて出力させ、処理回路B24−Bにおいて処理される多重化信号26−Bと同期を図る。また、タイミング回路B22−Bは、各第n+1〜第n+mのタイムスロットを識別し、各データに分離する際に用いる分離信号B29−1B〜29−mBを生成して分離回路253へ出力する。
【0045】
図9に例示した処理回路部233は二つの処理回路A24−Aと処理回路B24−Bとを備えているが、三つ以上の処理回路を備えるように処理回路部233を構成してもよい。処理回路数をTとすると、データバス処理回路20に備えられる処理タイミング回路の数も処理回路の数に対応させ、各処理回路の動作処理に対応させた処理タイミング信号を生成させる。このとき、生成される処理タイミング信号は、各処理回路において生じる出力の遅延を考慮し、クロック(2)の周期に同期させながら適当に遅延させる。
【0046】
また、図9に示すように、多重回路213から出力された多重化信号26−Aは処理回路部233へ入力される。処理回路部233は多重化信号26−Aを処理回路Aに入力し、処理タイミング信号Aをイネーブル信号として用い、クロック(2)に同期させながらデータ1Aを処理してデータ1Cを生成し、等々データnAを処理してデータnCを生成するまで同様に処理を行う。このとき、処理回路A24−Aはデータ1B〜mBについて処理を行わず、そのまま出力する。このようにして処理回路A24−Aは多重化信号26−Bを生成し、処理回路B24−Bへ入力する。
【0047】
多重化信号26−Bを入力した処理回路B24−Bは、処理タイミング信号Bをイネーブル信号として用い、クロック(2)に同期させながら多重化信号26−Bを構成しているタイムスロットのうち、第n+1〜第n+mのタイムスロットに対応しているデータ1B〜mBについて、データ1Bを処理してデータ1Dを生成し、等々データmBを処理してデータmDを生成するまで同様な処理を行う。このとき、処理回路B24−Bはデータ1C〜nCについて処理を行わず、そのまま出力する。このようにして処理回路B24−Bは、図11に示すような多重化信号26−Cを生成して分離回路253へ出力する。
【0048】
分離回路253は、例えば処理数をTとすると、分離信号29−1A〜29−nA,分離信号29−1B〜29−mBを、各分離信号と多重化信号26−Cを構成する各タイムスロットの同期を図るため、例えばクロック(2)のT−1周期分だけ遅延させた信号を生成し、これをイネーブル信号として多重化信号26−Cを構成する第1〜第nのタイムスロットのデータ1C〜nCと、第n+1〜第n+mのタイムスロットのデータ1D〜mDとを、クロック(2)に同期させながら分離してラッチする。ラッチしたデータ1C〜nC及びデータ1D〜mDは、例えば、図12に示した時刻tz1のクロック(1)の立ち上がりエッジからクロック(2)のT+1周期分だけ遅延させて、それぞれデータバス11−1C〜11−nC及びデータバス11−1D〜11−mDへ出力し、要素10−1C〜10−nC及び要素10−1D〜10−mDへ係る各データを転送する。
【0049】
以上のように、実施の形態3によれば、複数のデータバスを介して転送されてくる各データを識別し、データ毎に予め設定された異なる複数の処理を行う処理回路の規模を圧縮することができるという効果がある。
【0050】
実施の形態4.
この発明の実施の形態4によるデータバス処理回路を説明する。
実施の形態4によるデータバス処理回路は、時分割多重処理によって回路を圧縮し、異なるバス幅を有する複数のデータバスから入力されたデータを処理するもので、基本的な構成は実施の形態1ないし実施の形態3で説明したものと同様で、ここではその説明を省略する。また、図1ないし図12に示したものと同一あるいは相当する部分に同じ符号を用いて説明する。
【0051】
次に、動作について説明する。
実施の形態1ないし実施の形態3で説明したデータバス処理回路20と同一あるいは相当する動作処理の説明を省略し、実施の形態4によるデータバス処理回路の特徴である動作について説明する。
実施の形態4によるデータバス処理回路は、図1〜図12を用いて説明した実施の形態1ないし実施の形態3によるデータバス処理回路20に接続されるデータバス11−1A〜11−nA、またデータバス11−1B〜11−mBにおいて、各データバスのバス幅が異なる場合に、最大バス幅を有するデータバスの処理に適応できるように多重化処理を行う。
【0052】
実施の形態4によるデータバス処理回路に備えられる多重回路は、データバス11−1A〜11−nAにおいて、データバス11−1A〜11−10Aのバス幅をJとし、データバス11−11A〜11−nAのバス幅をKとし、バス幅Kよりバス幅Jが小さい場合には、データバス11−1A〜11−nAがバス幅Kを有するように多重化信号26−Aを生成し、バス幅Jのデータバス11−1A〜11−10Aが有するJ+1〜Kビットに該当するタイムスロットには、処理に影響しない任意の値を仮定して以降の処理を行う。
【0053】
また、実施の形態4による分離回路は、バス幅Kの多重化信号26−Cから多重回路において任意の値を仮定したタイムスロットを除外するように構成し、バス幅Jのデータバス11−1C〜11−10Cへ出力するデータと、バス幅Kのデータバス11−11C〜11−nCへ出力するデータとを分離して各バス幅に適合した処理済みのデータを所定の要素に転送する。
【0054】
以上のように、実施の形態4によれば、異なるバス幅を有する複数のデータバスによって転送されてくるデータを処理する処理回路の規模を圧縮することができるという効果がある。
【0055】
【発明の効果】
以上のように、この発明によれば、複数のデータバスを介して転送されるデータを回路規模を圧縮して処理することができるという効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるデータバス処理回路の構成を示すブロック図である。
【図2】実施の形態1によるデータバス処理回路の動作を示す説明図である。
【図3】実施の形態1によるデータバス処理回路の動作を示す説明図である。
【図4】実施の形態1によるデータバス処理回路の動作を示す説明図である。
【図5】この発明の実施の形態2によるデータバス処理回路の構成を示すブロック図である。
【図6】実施の形態2によるデータバス処理回路の動作を示す説明図である。
【図7】実施の形態2によるデータバス処理回路の動作を示す説明図である。
【図8】実施の形態2によるデータバス処理回路の動作を示す説明図である。
【図9】この発明の実施の形態3によるデータバス処理回路の構成を示すブロック図である。
【図10】実施の形態3によるデータバス処理回路の動作を説明する説明図である。
【図11】実施の形態3によるデータバス処理回路の動作を説明する説明図である。
【図12】実施の形態3によるデータバス処理回路の動作を説明する説明図である。
【図13】従来のデータバス処理回路の構成を示すブロック図である。
【符号の説明】
1A〜nA,1B〜mB データ、1C〜nC,1D〜mD データ、10−1A〜10−nA,10−1B〜10−mB 要素(入力側の複数の要素)、10−1C〜10−nC,10−1D〜mD 要素(出力側の複数の要素)、11−1A〜11−nA,11−1B〜11−mB データバス、11−1C〜11−nC,11−1D〜11−mD データバス、20 データバス処理回路、21 多重回路(多重化手段)、22−A タイミング回路A(処理タイミング信号生成手段)、22−B タイミング回路B(処理タイミング信号生成手段)、23 処理回路部、24−A 処理回路A(処理手段)、25 分離回路(分離手段)、26−A,26−B,26−C 多重化信号、27−A,27−B 基準信号、28−A 処理タイミング信号A、28−B 処理タイミング信号B、29−1A〜29−nA,29−1B〜29−mB,30−1A〜30−nA,31−1A〜31−nA 分離信号、212,213 多重回路(多重化手段)、222−A タイミング回路A(処理タイミング信号生成手段)、233 処理回路部、252,253 分離回路(分離手段)。
【発明の属する技術分野】
この発明は、複数の要素から送られたデータを複数のデータバスを介して受信処理を行うデータバス処理回路に関するものである。
【0002】
【従来の技術】
図13は、従来のデータバス処理回路の構成を示すブロック図である。図において、110−1A〜110−nAはn個の要素A、110−1B〜110−mBはm個の要素B、110−1C〜110−nCはn個の要素C、110−1D〜110−mDはm個の要素D、111−1A〜111−nAは要素Aのデータバス、111−1B〜111−mBは要素Bのデータバス、111−1C〜111−nCは要素Cのデータバス、111−1D〜111−mDは要素Dのデータバス、120はデータバス処理回路、123は処理回路部、124−1A〜124−nAは要素Aを処理して要素Cを出力する処理回路A、124−1B〜124−mBは要素Bを処理して要素Dを出力する処理回路Bである。なお、処理回路部123は、処理回路A124−1A〜124−nAと、処理回路B124−1B〜124−mBから構成されている。
【0003】
次に、動作について説明する。
処理回路A124−1A〜124−nAは、要素A110−1A〜110−nAからデータバス111−1A〜111−nAを介して受信したデータを処理し、データバス111−1C〜111−nCを介して要素110−1C〜110−nCへ処理したデータを送信する。また、処理回路B124−1B〜124−mBは、要素B110−1B〜110−mBからデータバス111−1B〜111−mBを介して受信したデータを処理して、データバス111−1D〜111−mDを介して要素D110−1D〜110−mDへ処理したデータを送信する。
【0004】
【発明が解決しようとする課題】
従来のデータバス処理回路は以上のように構成されているので、データバスを介して接続される要素の数をL、各データバスのバス幅をM、一つの処理に必要な処理回路数をNとすると、データバス処理回路の規模はL×M×Nとなる。そのため、伝送路を大容量化して多数の要素から送られたデータ処理を可能に構成することや、データ転送の高速化に対応させるためバス幅を増加することや、各データ処理が複雑になることに対応させて構成すると、データバス処理回路の規模が相当大きなものになるという課題があった。
【0005】
この発明は上記のような課題を解決するためになされたもので、複数のデータバス処理を時分割多重化によるシリアルバス処理にて行い、処理回路規模を圧縮させたデータバス処理回路を得ることを目的とする。
【0006】
【課題を解決するための手段】
この発明に係るデータバス処理回路は、入力側の複数の要素毎に接続された各データバスのデータを入力して多重化信号を生成する多重化手段と、多重化手段が生成した多重化信号の中から処理を行うデータを識別する処理タイミング信号を生成する処理タイミング信号生成手段と、多重化信号を入力し処理タイミング信号に基づいて所定の処理を行う処理手段と、処理手段により処理された多重化信号を各データに分離する分離手段とを備え、処理タイミング信号生成手段は、多重化信号を分離させる際に用いられる分離信号を生成し、分離手段は分離信号に基づいて処理手段から出力された多重化信号を各データに分離して出力側の要素が接続された各データバスに出力するものである。
【0007】
この発明に係るデータバス処理回路は、多重化手段が外部から入力されたクロックに同期させたタイムスロットに対応させて各データバスのデータを時分割多重し、多重化信号を生成すると共に各データバスから入力されたデータの識別に用いられる基準信号を生成し、処理タイミング信号生成手段が基準信号に基づいて多重化信号を構成する各タイムスロットのデータを識別する処理タイミング信号及び分離信号をクロックに同期させ所定のタイミングで生成するものである。
【0008】
この発明に係るデータバス処理回路は、多重化手段が各入力側のデータバスを介して非同期で入力されるデータをデータ転送の同期クロックの中で最も高速のクロックを選択し、当該クロックに同期するタイムスロットに対応させて多重化信号を生成すると共に、各データバスから入力されたデータの識別に用いられる各基準信号を生成し、処理タイミング信号生成手段が多重化手段から入力した各基準信号に基づいて多重化信号を構成する各タイムスロットのデータを識別する処理タイミング信号を生成し、また、各基準信号に基づいて分離信号を生成するものである。
【0009】
この発明に係るデータバス処理回路は、異なる処理を行う複数の処理手段と、当該各処理手段に対応する処理タイミング信号を生成する複数の処理タイミング信号生成手段とを備え、多重化手段が外部から入力されたクロックに同期させたタイムスロットに対応させて各データバスのデータを時分割多重し多重化信号を生成すると共に、各データバスから入力されたデータを処理別に識別する基準信号をそれぞれ生成して当該基準信号を対応する所定の前記処理タイミング信号生成手段へ出力し、各処理タイミング信号生成手段が多重化手段によって生成された各々の基準信号を入力し、対応する処理手段に処理させるタイムスロットのデータを識別する処理タイミング信号を生成して、対応する処理手段に送出すると共に、処理手段に処理させたタイムスロットのデータを前記基準信号に基づいて多重化信号から分離する際に用いる分離信号を生成し分離手段へ出力するものである。
【0010】
この発明に係るデータバス処理回路は、多重化手段が入力側の複数の要素と接続するデータバスがそれぞれ異なるバス幅を有するとき、最大バス幅を有するデータバスを介して入力されたデータサイズに、その他のデータバスを介して入力された各データのサイズを揃え、同一のタイムスロットに対応させて多重化信号を生成するものである。
【0011】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1は、この発明の実施の形態1によるデータバス処理回路の構成を示すブロック図である。図において、10−1A〜10−nAはデータバス処理回路20へデータを出力するn個の要素(入力側の複数の要素)、10−1C〜10−nCはデータバス処理回路20からデータを入力するn個の要素(出力側の複数の要素)、11−1A〜11−nAは各要素10−1A〜10−nAから出力されたデータを転送するデータバス、11−1C〜11−nCは各要素10−1C〜10−nCへデータを転送するデータバス、20はデータバス処理回路、21はデータバス11−1A〜11−nAにより転送されてきた各データをシリアル変換して時分割多重を行う多重回路(多重化手段)、22−Aはタイミング回路(処理タイミング信号生成手段)、23は処理回路部、24−Aは処理回路A(処理手段)、25は分離回路(分離手段)、26−Aは処理回路A24−Aに入力される多重化信号、26−Cは処理回路A24−Aから出力される多重化信号、27−Aは基準信号、28−Aは処理タイミング信号、29−1A〜29−nAは分離信号である。実施の形態1によるデータバス処理回路20は、多重回路21、タイミング回路A22−A、処理回路部23、及び分離回路25によって構成される。
【0012】
次に動作について説明する。
図2ないし図4は、実施の形態1によるデータバス処理回路の動作を示す説明図である。これらの図は実施の形態1によるデータバス処理回路の動作の一例を示したタイムチャートで、当該データバス処理回路20の動作を、図2から図4にわたって示した各信号及び各データ等の時系列処理として説明する。図2ないし図4において、tは時刻を示す時間軸である。クロック(1)及びクロック(2)はデータバス処理回路20の外部から供給されるクロック信号で、要素10−1A〜10−nA及び要素10−1C〜10−nCにも同様にクロック(1),(2)が供給され、共通のクロック信号に同期させて各要素及びデータバス処理回路20を動作させる。
【0013】
図2に示すように多重回路21は、例えば、複数の要素10−1A〜10−nAから送られたデータ1A〜nAをデータバス11−1A〜11−nAを介して受信すると、各データ1A〜nAを一つのシリアルバスを成すように時分割多重して、図3に示す多重化信号26−Aを生成する。このとき、多重回路21は多重化信号26−Aを識別する基準信号27−Aを出力する。
【0014】
図1で図示を省略したクロック(1),(2)は、前述のようにデータバス処理回路20の外部から、例えばデータバス11−1A〜11−nAの何れかを介して供給される。例えば、クロック(1)は要素10−1A〜10−nAからデータバス11−1A〜11−nAを介してデータバス処理回路20へデータ転送を行う際の同期に使用される。クロック(1)はQ[Hz]の周波数を有するもので、データ1A〜nAを送信した要素数がnとすると、R[Hz]=Q[Hz]×nとして求められる周波数Rがクロック(2)の周波数である。このようにクロック(2)はクロック(1)のn倍の周波数を有している。多重回路21は、図3に示したようにデータバス11−1A〜11−nAによって転送されてきたデータ1A〜nAを、クロック(2)に同期させたタイムスロット1A〜nAにそれぞれ割り当てて時分割多重し、多重化信号26−Aを生成する。なお、要素数n、及びクロック(1)の周波数Qは、予めデータバス処理回路20の構成時において設定されるもので、自ずとクロック(2)の周波数Rも決定される。
【0015】
多重回路21が行う多重化信号26−Aの生成処理を説明する。クロック(1),(2)はデータバス11−1A〜11−nAに含まれ、外部からデータバス処理回路20へ入力されるもので、予め周期幅等が設定されたものである。多重回路21は、図3に示したように、例えば入力したクロック(2)の一周期幅に同期させたタイムスロットに、データバス11−1A〜11−nAの各データ1A〜nAを割り当てて時分割多重を行う。例えば、図3に示した時刻ty1においてクロック(1)の立ち上りエッジが検出されると、クロック(2)の周期幅に同期させて第1のタイムスロットから第nのタイムスロットにそれぞれデータ1A〜nAを対応させ、時分割多重して多重化信号26−Aを生成する。なお、図3に例示した処理はクロック(1)の一周期、即ち時刻ty1からty2の間に多重化信号26−Aを生成するもので、また多重化信号26−Aを構成する第1〜第nのタイムスロットが各々クロック(2)の一周期に相当するサイズとして図示したが、同様な作用効果が得られることを条件に、例えば各タイムスロットがクロック(2)の二周期に相当するサイズでもよく、多重化信号26−Aの生成は前記説明によるものに限定されない。
【0016】
多重回路21は、前述のように生成した基準信号27−Aをタイミング回路22−Aへ出力し、図3に示す処理タイミング信号28−Aを生成させる。この処理タイミング信号28−Aは、例えば処理回路A24−Aにおいて処理するデータを識別するものである。多重回路21によって生成された多重化信号26−Aは、処理回路部23に入力され、処理回路部23に備えられた処理回路A24−Aによって所定の処理が行われる。処理回路A24−Aは、処理タイミング信号28−Aをイネーブル信号として用い、多重回路21から入力した多重化信号26−Aを識別して、各タイムスロットに配されたデータに所定の処理を行う。例えば、第1のタイムスロットのデータ1Aに処理Aを行ってデータ1Cを生成し、第2のタイムスロットのデータ2Aに処理Aを行ってデータ2Cを生成し、等々第nのタイムスロットまで同様に処理Aを行い、多重化信号26−Cを生成する。
【0017】
タイミング回路A22−Aは、入力した基準信号27−Aに基づいて多重化信号26−Cの識別に用いられる、図3に示した分離信号29−1A〜29−nAを生成する。
分離回路25は、処理回路部23から出力される多重化信号26−Cと、タイミング回路A22−Aによって生成された分離信号29−1A〜29−nAとを入力し、この分離信号29−1A〜29−nAに基づいて多重化信号26−Cを構成する各タイムスロットを分離する。例えば、図4に示したようにクロック(1)の立ち上がりエッジが検出された時刻tz1から分離処理を開始し、多重化信号26−Cの先頭から分離した第1のタイムスロットのデータ1Cをデータバス11−Cへ、また第2のタイムスロットのデータ2Cをデータバス11−2Cへ、等々第nのタイムスロットのデータnCをデータバス11−nCへ出力するまで同様な処理を行う。こうして図1に示すデータバス処理回路20から各データバス11−1C〜11−nCを介して各要素10−1C〜10−nCへ各々データ1C〜nCが転送される。
【0018】
図3及び図4に例示した分離処理は、分離回路25が分離信号29−1A〜29−nAを入力してクロック(2)の一周期分だけ遅延させ、これらをイネーブル信号として用い、多重化信号26−Cのタイムスロット1C〜nCの各データをクロック(2)に同期させて分離した後ラッチする。分離回路25は各データ1C〜nCをラッチすると、例えば図4に示した時刻tz1においてクロック(1)の立ち上がりエッジを検出すると、クロック(2)を二周期分遅延させた時刻tz3からクロック(2)の立ち上がりエッジに同期させてデータバス11−1C〜11−nCへデータ1C〜nCを出力する。
【0019】
なお、図4に例示した処理は、多重化信号26−Cから全てのデータ1C〜nCを分離してから、所定のタイミングで同時に各データバス11−1C〜11−nCへ出力するもので、図1に示す要素10−1C〜10−nCにおいて同様な作用効果が得られるならば、分離された各データ1C〜nCの処理は図4に示したタイミングによる処理に限定されない。
【0020】
以上のように、実施の形態1によれば、複数のデータバスを介して転送されてきた各データを処理する処理回路の規模を圧縮することができるという効果がある。
【0021】
実施の形態2.
図5は、この発明の実施の形態2によるデータバス処理回路の構成を示すブロック図である。図1に示したデータバス処理回路と同一あるいは相当する部分に同じ符号を付し、その説明を省略する。図において212は多重化信号26−Aを生成すると共に複数の基準信号27−1A〜27−nAを生成する多重回路(多重化手段)、222−Aは処理タイミング信号28−Aを生成すると共に分離信号(1)及び分離信号(2)を生成するタイミング回路A(処理タイミング信号生成手段)、29−1A〜29−nAは分離信号(1)、30−1A〜30−nAは分離信号(2)、252は分離信号(1)29−1A〜29−nA及び分離信号(2)30−1A〜30−nAを入力して多重化信号26−Cを分離する分離回路である。実施の形態2によるデータバス処理回路20は、多重回路212、タイミング回路A222−A、処理回路部23、及び分離回路252によって構成される。
【0022】
次に、動作について説明する。
実施の形態1によるデータバス処理回路20は、同じクロック(1)に同期させて各要素とのデータ転送を行うもので、データ1A〜nAが同時にデータバス処理回路20へ入力され、またデータ1C〜nCを同時に出するものであった。実施の形態2によるデータバス処理回路20は、異なる周波数のクロックに同期して動作している各要素から、即ち非同期で各要素から転送されてくるデータ1A〜nAを入力し、また、処理した各データ1C〜nCを非同期で出力するものである。
【0023】
図6ないし図8は、実施の形態2によるデータバス処理回路の動作を示す説明図である。これらの図は実施の形態2によるデータバス処理回路の動作の一例を示したタイムチャートで、図2ないし図4を用いて説明した動作と同一あるいは相当する部分の説明を省略し、実施の形態2によるデータバス処理回路の特徴である動作について説明する。
【0024】
図5で図示を省略したクロック(3),(4)は、実施の形態1で説明したクロック(1),(2)と同様にデータバス11−1A〜11−nAに含まれ、データバス処理回路20の外部から供給される。図5に示した要素10−1A〜10−nAは、各々異なるクロック周波数に基づいて動作するもので、データバス11−1A〜11−nAを用いたデータ転送も周波数の異なる複数のクロックに同期させて行われ、それぞれデータ転送速度が異なる。図6〜図8に示したクロック(3)は、図5に示したデータバス11−1A〜11−nAによるデータ転送に用いられるクロックのうち、最も高速のクロックである。多重回路212が複数のクロックの中から最も高速のクロック(3)を選択する。
【0025】
図6〜図8に示したクロック(4)は周波数Rを有するもので、クロック(3)の周波数をQ[Hz]とし、要素数をnとすると、R[Hz]=Q[Hz]×nとして周波数Rが求められるものである。
【0026】
多重回路212は、クロック(4)をデータバス11−1A〜11nAの中から抽出して、クロック(3),(4)に同期させてデータバス11−1A〜11−nAを介して転送されてきたデータ1A〜nAを、図6に示した第1〜第nのタイムスロットに時分割多重し、図7に示す多重化信号26−Aを生成する。また、非同期で入力されてきた各データ1A〜nAをそれぞれ識別する基準信号27−1A〜27−nAを生成する。
【0027】
多重回路212が行う多重化信号26−Aの生成処理を説明する。クロック(3),(4)は外部からデータバス処理回路20へ入力されるもので、予め周期幅等が設定されたものである。多重回路212はデータバス11−1A〜11−nAに含まれているクロックの中から最速のクロック(3)を選択し、またこのクロック(3)に同期しているクロック(4)を抽出する。例えばクロック(3)の一周期をクロック(4)の周期幅でn個に分割して第1〜第nのタイムスロットを生成する。このタイムスロットは非同期で入力されてくるデータ1A〜nAに対応するため、第1〜第nのタイムスロットが繰り返し連続して生成される。
【0028】
多重回路212は、図7に示した時刻ty1においてクロック(3)の立ち上りエッジを検出すると、第1のタイムスロットから第nのタイムスロットにデータ1A〜nAを多重する。データ1A〜nAは非同期でデータバス処理回路20へ入力されるため、データ1A〜nAが順に転送されてくるとは限らず、入力されているデータ1A〜nAを順次、第1のタイムスロットにデータ1Aを対応させ、等々第nのタイムスロットにデータnAを対応させて多重する。データ1A〜nAが全て入力され多重化されるまで、第1〜第nのタイムスロットが繰り返し生成され、全データ1A〜nAを対応するタイムスロットに配して多重し、多重化信号26−Aを生成する。そのため、全データ1A〜nAが多重化されるまで、入力され続けているデータが複数回多重されることも生じる。
【0029】
タイミング回路222−Aは、多重回路212から入力した基準信号27−1A〜27−nAに基づいて、データ1A〜nAが多重されているタイムスロットを示す、例えば図7に示した処理タイミング信号28−Aを生成し、処理回路A24−Aへ出力する。
【0030】
処理回路A24−Aは、処理タイミング信号28−Aをイネーブル信号として用い、多重回路212から入力した多重化信号26−Aに所定の処理を行う。この処理は、多重化信号26−Aを構成するタイムスロットのうち、処理が不要な部分を処理タイミング信号28−A及びクロック(4)に基づいて識別し、処理対象となるデータ1A〜nAが配されたタイムスロットについて所定の処理を行い、多重化信号26−Cを生成する。
【0031】
また、タイミング回路A222−Aは、基準信号27−1A〜27−nAに基づいて多重化信号26−Cから各データ1A〜nAを分離する際に用いられる分離信号(1)29−1A〜29−nAを生成し、また基準信号27−1A〜27−nAを分離信号(2)30−1A〜30−nAとして、各分離信号を分離回路252へ出力する。
【0032】
分離回路252は、タイミング回路A222−Aから入力した分離信号(1)29−1A〜29−nAを、例えばクロック(4)の一周期分それぞれ遅延させてイネーブル信号を生成する。これらイネーブル信号及びクロック(4)を用いて多重化信号26−Cからデータ1C〜nCをそれぞれ分離してラッチする。
【0033】
分離回路252は、分離信号(2)30−1A〜30−nAを、例えばクロック(4)のn+2周期分遅延させた分離信号(3)31−1A〜31−2Aを生成し、図8に示したように、各分離信号(3)31−1A〜31−2Aの立ち上りエッジからデータ1C〜nCをそれぞれデータバス11−1C〜11−nCへラッチし、分離信号(3)31−1A〜31−nAが出力されている間データ1C〜nCをそれぞれデータバス11−1C〜11−nCに出力する。
【0034】
なお、データバス11−1C〜11−nCに出力されるデータ1C〜nCは、データバス11−1A〜11−nAによって入力されたデータ1A〜nAに対する位相差情報は保持されず、データバス処理回路20からクロック(4)にそれぞれ同期して出力されたデータとなる。
【0035】
以上のように、実施の形態2によれば、各データバスから非同期で転送されてくる各データを処理する処理回路の規模を圧縮することができるという効果がある。
【0036】
実施の形態3.
図9は、この発明の実施の形態3によるデータバス処理回路の構成を示すブロック図である。図1に示すデータバス処理回路と同一あるいは相当する部分に同じ符号を付し、その説明を省略する。図において、10−1B〜10−mBはデータ1B〜mBをそれぞれデータバス処理回路へ送出する要素(入力側の複数の要素)、10−1D〜10−mDはデータ1D〜mDをデータバス処理回路20から受信する要素(出力側の複数の要素)、11−1B〜11−mBは要素10−1B〜10−mBと多重回路213とを各々接続するデータバス、11−1D〜11−mDは要素10−1D〜10−mDと分離回路253とを各々接続するデータバス、213はデータバス11−1A〜11nA及びデータバス11−1B〜11−mBを介して受信した各データを多重する多重回路(多重化手段)、22−Bはタイミング回路B(処理タイミング信号生成手段)、24−Bは処理回路B(処理手段)、233は処理回路A24−A及び処理回路B24−Bを備えた処理回路部、26−A,26−B,26−Cは多重化信号、27−Aは基準信号A、27−Bは基準信号B、28−Aは処理タイミング信号A、28−Bは処理タイミング信号B、29−1A〜29−nAは分離信号A、29−1B〜29−mBは分離信号B、253は多重化信号26−Cを分離してデータバス11−1C〜11−nC及びデータバス11−1D〜11−mDを介して各データを要素10−1C〜10nC及び要素10−1D〜10mDへ送出する分離回路(分離手段)である。実施の形態3によるデータバス処理回路20は、多重回路213、処理回路部233、タイミング回路A22−A、タイミング回路B22−B、及び分離回路253によって構成される。
【0037】
次に、動作について説明する。
実施の形態1によるデータバス処理回路20は、入力した全てのデータ1A〜nAを同様に処理してデータ1C〜nCを出力するものであった。実施の形態3によるデータバス処理回路20は、入力したデータを識別して異なる処理を行うもので、例えば入力したデータ1A〜nAには処理Aを行ってデータ1C〜nCを出力し、また入力したデータ1B〜mBには処理Bを行ってデータ1D〜mDを出力するものである。
【0038】
図10ないし図12は、実施の形態3よるデータバス処理回路の動作を示す説明図である。これらの図は実施の形態3によるデータバス処理回路の動作の一例を示したタイムチャートで、図2ないし図4を用いて実施の形態1において説明した動作と同一あるいは相当する部分の説明を省略し、実施の形態3によるデータバス処理回路の特徴である動作について説明する。
【0039】
図9で図示を省略したクロック(1),(2)は、データバス11−1A〜11−nA及びデータバス11−1B〜11−mB、またデータバス11−1C〜1−nC及びデータバス11−1D〜11−mDに含まれ、データバス処理回路20の外部から供給される。
【0040】
図10〜図12に示したクロック(2)は周波数Rを有するもので、各データバスのデータ転送時に同期させるクロック(1)の周波数をQ[Hz]とし、要素数をLとすると、周波数R[Hz]=Q[Hz]×Lのクロックとして周波数Rが求められ、クロック(1)と同期するものである。なお、要素数Lは要素10−1A〜10−nAの数nと要素10−1B〜10−mBの数mの和である。また、これらクロック(1),(2)は実施の形態で説明したように、予めデータバス処理回路20に接続される要素数L、及びクロック(1)の周波数Qが設定され、自ずとクロック(2)の周波数Rも決定される。
【0041】
多重回路213は、データバス11−1A〜11−nAを介して入力したデータ1A〜nAをタイムスロット1A〜nAに対応させ、またデータバス11−1B〜11−mBを介して入力したデータ1B〜mBをタイムスロット1B〜mBに対応させ、クロック(2)に同期させて多重化信号26−Aを生成する。また、当該タイムスロット1A〜nAに対応させたデータ1A〜nAの識別に用いる基準信号A27−Aを生成すると共に、タイムスロット1B〜mBに対応させたデータ1B〜mBの識別に用いる基準信号B27−Bを生成する。
【0042】
多重回路213が行う多重化信号26−Aの生成処理を説明する。クロック(1),(2)は外部からデータバス処理回路20へ入力されるもので、要素数等の条件を加味して予め周波数等が設定されたものである。多重回路213はクロック(1)の一周期をクロック(2)の周期幅でL個に分割してタイムスロットを生成する。例えば図10に示した時刻tx1から時刻tx2の間に入力された各データ1A〜nA及びデータ1B〜mBを、図11に示す時刻ty1のクロック(1)の立ち上りエッジを先頭として、第1のタイムスロットから第nのタイムスロットに各データ1A〜nAを対応させて多重し、第n+1のタイムスロットから第n+mのタイムスロットに各データ1B〜mBを対応させて多重し、多重化信号26−Aを生成する。
【0043】
タイミング回路A22−Aは、多重回路213から入力した基準信号A27−Aに基づいて、処理回路A24−Aが処理するデータ1A〜nAの第1〜第nのタイムスロットを識別する処理タイミング信号A28−Aを生成し、処理回路A24−Aに出力する。また、各第1〜第nのタイムスロットを識別し、各データに分離する際に用いる分離信号A29−1A〜29−nAを生成して分離回路253へ出力する。
【0044】
タイミング回路B22−Bは、多重回路213から入力した基準信号B27−Bに基づいて、処理回路B24−Bが処理するデータ1B〜mBの第n+1〜第n+mのタイムスロットを識別する処理タイミング信号B28−Bを生成し、処理回路B24−Bに出力する。この処理タイミング信号B28−Bは、処理回路A27−Aにおいて多重化信号26−Aが処理される際に遅延が生じることを考慮し、例えば処理タイミング信号A28−Aの出力が終了してからクロック(2)の一周期分だけ遅延させて出力させ、処理回路B24−Bにおいて処理される多重化信号26−Bと同期を図る。また、タイミング回路B22−Bは、各第n+1〜第n+mのタイムスロットを識別し、各データに分離する際に用いる分離信号B29−1B〜29−mBを生成して分離回路253へ出力する。
【0045】
図9に例示した処理回路部233は二つの処理回路A24−Aと処理回路B24−Bとを備えているが、三つ以上の処理回路を備えるように処理回路部233を構成してもよい。処理回路数をTとすると、データバス処理回路20に備えられる処理タイミング回路の数も処理回路の数に対応させ、各処理回路の動作処理に対応させた処理タイミング信号を生成させる。このとき、生成される処理タイミング信号は、各処理回路において生じる出力の遅延を考慮し、クロック(2)の周期に同期させながら適当に遅延させる。
【0046】
また、図9に示すように、多重回路213から出力された多重化信号26−Aは処理回路部233へ入力される。処理回路部233は多重化信号26−Aを処理回路Aに入力し、処理タイミング信号Aをイネーブル信号として用い、クロック(2)に同期させながらデータ1Aを処理してデータ1Cを生成し、等々データnAを処理してデータnCを生成するまで同様に処理を行う。このとき、処理回路A24−Aはデータ1B〜mBについて処理を行わず、そのまま出力する。このようにして処理回路A24−Aは多重化信号26−Bを生成し、処理回路B24−Bへ入力する。
【0047】
多重化信号26−Bを入力した処理回路B24−Bは、処理タイミング信号Bをイネーブル信号として用い、クロック(2)に同期させながら多重化信号26−Bを構成しているタイムスロットのうち、第n+1〜第n+mのタイムスロットに対応しているデータ1B〜mBについて、データ1Bを処理してデータ1Dを生成し、等々データmBを処理してデータmDを生成するまで同様な処理を行う。このとき、処理回路B24−Bはデータ1C〜nCについて処理を行わず、そのまま出力する。このようにして処理回路B24−Bは、図11に示すような多重化信号26−Cを生成して分離回路253へ出力する。
【0048】
分離回路253は、例えば処理数をTとすると、分離信号29−1A〜29−nA,分離信号29−1B〜29−mBを、各分離信号と多重化信号26−Cを構成する各タイムスロットの同期を図るため、例えばクロック(2)のT−1周期分だけ遅延させた信号を生成し、これをイネーブル信号として多重化信号26−Cを構成する第1〜第nのタイムスロットのデータ1C〜nCと、第n+1〜第n+mのタイムスロットのデータ1D〜mDとを、クロック(2)に同期させながら分離してラッチする。ラッチしたデータ1C〜nC及びデータ1D〜mDは、例えば、図12に示した時刻tz1のクロック(1)の立ち上がりエッジからクロック(2)のT+1周期分だけ遅延させて、それぞれデータバス11−1C〜11−nC及びデータバス11−1D〜11−mDへ出力し、要素10−1C〜10−nC及び要素10−1D〜10−mDへ係る各データを転送する。
【0049】
以上のように、実施の形態3によれば、複数のデータバスを介して転送されてくる各データを識別し、データ毎に予め設定された異なる複数の処理を行う処理回路の規模を圧縮することができるという効果がある。
【0050】
実施の形態4.
この発明の実施の形態4によるデータバス処理回路を説明する。
実施の形態4によるデータバス処理回路は、時分割多重処理によって回路を圧縮し、異なるバス幅を有する複数のデータバスから入力されたデータを処理するもので、基本的な構成は実施の形態1ないし実施の形態3で説明したものと同様で、ここではその説明を省略する。また、図1ないし図12に示したものと同一あるいは相当する部分に同じ符号を用いて説明する。
【0051】
次に、動作について説明する。
実施の形態1ないし実施の形態3で説明したデータバス処理回路20と同一あるいは相当する動作処理の説明を省略し、実施の形態4によるデータバス処理回路の特徴である動作について説明する。
実施の形態4によるデータバス処理回路は、図1〜図12を用いて説明した実施の形態1ないし実施の形態3によるデータバス処理回路20に接続されるデータバス11−1A〜11−nA、またデータバス11−1B〜11−mBにおいて、各データバスのバス幅が異なる場合に、最大バス幅を有するデータバスの処理に適応できるように多重化処理を行う。
【0052】
実施の形態4によるデータバス処理回路に備えられる多重回路は、データバス11−1A〜11−nAにおいて、データバス11−1A〜11−10Aのバス幅をJとし、データバス11−11A〜11−nAのバス幅をKとし、バス幅Kよりバス幅Jが小さい場合には、データバス11−1A〜11−nAがバス幅Kを有するように多重化信号26−Aを生成し、バス幅Jのデータバス11−1A〜11−10Aが有するJ+1〜Kビットに該当するタイムスロットには、処理に影響しない任意の値を仮定して以降の処理を行う。
【0053】
また、実施の形態4による分離回路は、バス幅Kの多重化信号26−Cから多重回路において任意の値を仮定したタイムスロットを除外するように構成し、バス幅Jのデータバス11−1C〜11−10Cへ出力するデータと、バス幅Kのデータバス11−11C〜11−nCへ出力するデータとを分離して各バス幅に適合した処理済みのデータを所定の要素に転送する。
【0054】
以上のように、実施の形態4によれば、異なるバス幅を有する複数のデータバスによって転送されてくるデータを処理する処理回路の規模を圧縮することができるという効果がある。
【0055】
【発明の効果】
以上のように、この発明によれば、複数のデータバスを介して転送されるデータを回路規模を圧縮して処理することができるという効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるデータバス処理回路の構成を示すブロック図である。
【図2】実施の形態1によるデータバス処理回路の動作を示す説明図である。
【図3】実施の形態1によるデータバス処理回路の動作を示す説明図である。
【図4】実施の形態1によるデータバス処理回路の動作を示す説明図である。
【図5】この発明の実施の形態2によるデータバス処理回路の構成を示すブロック図である。
【図6】実施の形態2によるデータバス処理回路の動作を示す説明図である。
【図7】実施の形態2によるデータバス処理回路の動作を示す説明図である。
【図8】実施の形態2によるデータバス処理回路の動作を示す説明図である。
【図9】この発明の実施の形態3によるデータバス処理回路の構成を示すブロック図である。
【図10】実施の形態3によるデータバス処理回路の動作を説明する説明図である。
【図11】実施の形態3によるデータバス処理回路の動作を説明する説明図である。
【図12】実施の形態3によるデータバス処理回路の動作を説明する説明図である。
【図13】従来のデータバス処理回路の構成を示すブロック図である。
【符号の説明】
1A〜nA,1B〜mB データ、1C〜nC,1D〜mD データ、10−1A〜10−nA,10−1B〜10−mB 要素(入力側の複数の要素)、10−1C〜10−nC,10−1D〜mD 要素(出力側の複数の要素)、11−1A〜11−nA,11−1B〜11−mB データバス、11−1C〜11−nC,11−1D〜11−mD データバス、20 データバス処理回路、21 多重回路(多重化手段)、22−A タイミング回路A(処理タイミング信号生成手段)、22−B タイミング回路B(処理タイミング信号生成手段)、23 処理回路部、24−A 処理回路A(処理手段)、25 分離回路(分離手段)、26−A,26−B,26−C 多重化信号、27−A,27−B 基準信号、28−A 処理タイミング信号A、28−B 処理タイミング信号B、29−1A〜29−nA,29−1B〜29−mB,30−1A〜30−nA,31−1A〜31−nA 分離信号、212,213 多重回路(多重化手段)、222−A タイミング回路A(処理タイミング信号生成手段)、233 処理回路部、252,253 分離回路(分離手段)。
Claims (5)
- 入力側の複数の要素から各データバスを介して入力したデータを処理し、出力側の複数の要素に各データバスを介して前記処理を行ったデータを転送するデータバス処理回路において、
前記入力側の複数の要素毎に接続された各データバスのデータを入力して多重化信号を生成する多重化手段と、
前記多重化手段が生成した多重化信号の中から処理を行うデータを識別する処理タイミング信号を生成する処理タイミング信号生成手段と、
前記多重化信号を入力し前記処理タイミング信号に基づいて所定の処理を行う処理手段と、
前記処理手段により処理された多重化信号を各データに分離する分離手段とを備え、
前記処理タイミング信号生成手段は、前記多重化信号を分離させる際に用いられる分離信号を生成し、
前記分離手段は前記分離信号に基づいて前記処理手段から出力された多重化信号を各データに分離して前記出力側の要素が接続された各データバスに出力することを特徴とするデータバス処理回路。 - 多重化手段は、外部から入力されたクロックに同期させたタイムスロットに対応させて各データバスのデータを時分割多重し多重化信号を生成すると共に各データバスから入力されたデータの識別に用いられる基準信号を生成し、
処理タイミング信号生成手段は、前記基準信号に基づいて前記多重化信号を構成する各タイムスロットのデータを識別する処理タイミング信号及び分離信号を前記クロックに同期させ所定のタイミングで生成することを特徴とする請求項1記載のデータバス処理回路。 - 多重化手段は、各入力側のデータバスを介して非同期で入力されるデータをデータ転送の同期クロックの中で最も高速の同期クロックを選択し当該同期クロックに同期するタイムスロットに対応させて多重化信号を生成すると共に、前記各データバスから入力されたデータの識別に用いられる各基準信号を生成し、
処理タイミング信号生成手段は、前記多重化手段から入力した各基準信号に基づいて前記多重化信号を構成する各タイムスロットのデータを識別する処理タイミング信号を生成し、また、前記各基準信号に基づいて分離信号を生成することを特徴とする請求項1記載のデータバス処理回路。 - 異なる処理を行う複数の処理手段と、当該各処理手段に対応する処理タイミング信号を生成する複数の処理タイミング信号生成手段とを備え、
多重化手段は、外部から入力されたクロックに同期させたタイムスロットに対応させて各データバスのデータを時分割多重し多重化信号を生成すると共に各データバスから入力されたデータを処理別に識別する基準信号をそれぞれ生成し当該基準信号を対応する所定の前記処理タイミング信号生成手段へ出力し、
前記各処理タイミング信号生成手段は、前記多重化手段が生成した各々の基準信号を入力し対応する処理手段に処理させるタイムスロットのデータを識別する処理タイミング信号を生成して前記対応する処理手段に送出すると共に、前記処理手段に処理させたタイムスロットのデータを前記基準信号に基づいて前記多重化信号から分離する際に用いる分離信号を生成し分離手段へ出力することを特徴とする請求項1記載のデータバス処理回路。 - 多重化手段は、入力側の複数の要素と接続するデータバスがそれぞれ異なるバス幅を有するとき、最大バス幅を有するデータバスを介して入力されたデータサイズにその他のデータバスを介して入力された各データのサイズを揃え同一のタイムスロットに対応させて多重化信号を生成することを特徴とする請求項1から請求項4のうちのいずれか1項記載のデータバス処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002194866A JP2004040475A (ja) | 2002-07-03 | 2002-07-03 | データバス処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002194866A JP2004040475A (ja) | 2002-07-03 | 2002-07-03 | データバス処理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004040475A true JP2004040475A (ja) | 2004-02-05 |
Family
ID=31703450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002194866A Pending JP2004040475A (ja) | 2002-07-03 | 2002-07-03 | データバス処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004040475A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016038685A1 (ja) * | 2014-09-09 | 2016-03-17 | 富士機械製造株式会社 | 多重通信装置 |
-
2002
- 2002-07-03 JP JP2002194866A patent/JP2004040475A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016038685A1 (ja) * | 2014-09-09 | 2016-03-17 | 富士機械製造株式会社 | 多重通信装置 |
JPWO2016038685A1 (ja) * | 2014-09-09 | 2017-06-22 | 富士機械製造株式会社 | 多重通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5001711A (en) | Complex multiplexer/demultiplexer apparatus | |
JP3635001B2 (ja) | 同期クロックを発生させるための回路 | |
JPH0828691B2 (ja) | フレーム同期方式 | |
CN112306932B (zh) | 一种接口协议复用的方法及芯片 | |
JP2004040475A (ja) | データバス処理回路 | |
JP2504028B2 (ja) | 中継装置 | |
JPH01212935A (ja) | 多重化符号変換方法 | |
JPH05218996A (ja) | 多重化装置 | |
JPS6039937A (ja) | 同期方式 | |
JP2727927B2 (ja) | インタフェース装置 | |
JP2539096B2 (ja) | ディジタル信号多重化装置及び分離化装置 | |
JPH0595338A (ja) | 信号処理装置 | |
JP3573549B2 (ja) | 回線制御装置 | |
JPH0541698A (ja) | 分離回路 | |
US6801055B1 (en) | Data driven clocking | |
JP5300189B2 (ja) | 信号送信方法、信号受信方法および送信回路、受信回路 | |
JPH08331090A (ja) | パス監視方式 | |
JPH06169298A (ja) | 多重クロック伝送方法および装置 | |
JPH0541699A (ja) | 分離回路 | |
JPH05308338A (ja) | ディジタル送信装置,ディジタル受信装置およびスタッフ同期多重伝送装置 | |
JPS6365721A (ja) | 並列処理用並列展開方法 | |
JPH01199228A (ja) | 先入先出し方式の速度変換回路制御方式 | |
JPH09275576A (ja) | ディジタル信号伝送システム | |
JPH02177634A (ja) | F/sビット同期確立方式 | |
JPH09128332A (ja) | 超高速信号処理装置 |