JP2004039901A - Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor using the same - Google Patents

Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor using the same Download PDF

Info

Publication number
JP2004039901A
JP2004039901A JP2002195709A JP2002195709A JP2004039901A JP 2004039901 A JP2004039901 A JP 2004039901A JP 2002195709 A JP2002195709 A JP 2002195709A JP 2002195709 A JP2002195709 A JP 2002195709A JP 2004039901 A JP2004039901 A JP 2004039901A
Authority
JP
Japan
Prior art keywords
layer
bipolar transistor
hetero
epitaxial wafer
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002195709A
Other languages
Japanese (ja)
Inventor
Yoshihiko Moriya
守谷 美彦
Takayuki Tsuji
辻 隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2002195709A priority Critical patent/JP2004039901A/en
Publication of JP2004039901A publication Critical patent/JP2004039901A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a novel epitaxial wafer for a hetero-junction bipolar transistor and the hetero-junction bipolar transistor that can prevent the leak of a current adjacent to an emitter layer and improve a current gain. <P>SOLUTION: In the epitaxial wafer for the hetero-junction bipolar transistor that is provided with at least a collector layer 4, a base layer 5, an emitter layer 6, and an emitter contact layer 7 on a compound semiconductor substrate 2, the emitter contact layer 7 is doped with carbon at a specified concentration. Thus, recombination adjacent to the emitter layer 6 can be greatly reduced while avoiding the deterioration of a current gain due to the leakage of a current beforehand. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタ及びこのヘテロ接合バイポーラトランジスタを得るためのエピタキシャルウェハに関するものである。
【0002】
【従来の技術】
CDMA等の次世代携帯電話用トランジスタとして、「単一電源化」、「高速動作」、「低歪み」、「高信頼性」が要求されてきており、これらの要求を実現する新しいトランジスタとしてヘテロ接合バイポーラトランジスタ(以下、HBTと称す)が注目されている。
【0003】
このHBTは、例えばGaAs等の半絶縁性基板上に、n型GaAsのサブコレクタ層と、アンドープGaAsまたはn型GaAsのコレクタ層と、p型GaAsのベース層と、n型InGaPのエミッタ層と、n型GaAsのエミッタコンタクト層と、n型InGaAsのノンアロイ層とを順次備えたHBT用エピタキシャルウェハからなっており、このエミッタ層とベース層との間に電圧を加えることによってコレクタ電流Icがベース電流Ibで増幅され、優れた増幅率(電流利得)βが得られることが知られている。尚、βはコレクタ電流とベース電流との比(Ic/Ib)で表される。
【0004】
【発明が解決しようとする課題】
ところで、このような従来のHBT用エピタキシャルウェハにあっては、ベース電流Ib、エミッタ電流Ieに漏れが生じてその特長である優れた電流利得βが経時的に低下する場合がある。
【0005】
すなわち、この電流利得βが低下する最大の原因の一つとして考えられているのは、エミッタ層としてInGaPやそれに類似したリンを含む混晶を用いた場合、GaAsを基本とした他の層との境界層でリンと砒素の置換が起こり、その境界層周辺で結晶の性質が悪くなってベース層とエミッタ層間やエミッタ層とエミッタコンタクト層間の界面の再結合が大きくなり、これによって電流漏れが発生して電流利得βが低下するものと考えられている。
【0006】
そこで、本発明はこのような課題を有効に解決するために案出されたものであり、その目的は、エミッタ層及びその周辺の層における再結合に起因する電流漏れを防止して電流利得を向上させることができる新規なHBT用エピタキシャルウェハ及びこれを用いたHBTを提供するものである。
【0007】
【課題を解決するための手段】
上記課題を解決するために本発明は、請求項1に示すように、化合物半導体基板上に、少なくともコレクタ層,ベース層,エミッタ層,エミッタコンタクト層を有するヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、上記エミッタコンタクト層、例えば請求項2に示すようにGaAsからなるエミッタコンタクト層に、所定濃度の炭素を、例えば5×1017cm−3〜1×1018cm−3の範囲でドーピングしたものである。
【0008】
これによって、エミッタ層近傍における再結合を大幅に減少させることができるため、電流漏れによる電流利得βの低下を未然に回避することができる。
【0009】
そして、請求項4に示すようにこのようなHBT用エピタキシャルウェハを用いれば、優れた電流利得を有する高品質のHBT(ヘテロ接合バイポーラトランジスタ)を容易に得ることができる。
【0010】
【発明の実施の形態】
次に、本発明を実施する好適一形態を添付図面を参照しながら説明する。
【0011】
図1は本発明に係るHBT用エピタキシャルウェハ1の実施の一形態を示したものである。
【0012】
図示するようにこのHBT用エピタキシャルウェハ1は、GaAs基板等の半絶縁性基板2上に、n型GaAs(キャリア濃度:3〜5×1018cm−3)のサブコレクタ層3と、アンドープGaAsまたはn型GaAs(キャリア濃度:1〜30×1017cm−3)のコレクタ層4と、p型GaAs(キャリア濃度:2〜5×1019cm−3)のベース層5と、n型InGaP(キャリア濃度:3〜5×1017cm−3)のエミッタ層6と、n型GaAs(キャリア濃度:3〜5×1018cm−3)のエミッタコンタクト層7と、n型InGaAs(キャリア濃度:1〜5×1019cm−3)のノンアロイ層8とを順次エピタキシャル成長させて形成したものである。
【0013】
そして、本発明に係るHBT用エピタキシャルウェハ1にあっては、エミッタ層6とノンアロイ層8間に位置するエミッタコンタクト層7中に、5×1017cm−3〜1×1018cm−3の濃度範囲で炭素(C)をドーピングしたものであり、これによってエミッタ層6近傍における再結合を大幅に減少させることができ、電流漏れによる電流利得βの低下は勿論、その電流利得βの更なる向上が可能となる。
【0014】
ここで本発明において炭素のドーピング濃度を5×1017cm−3〜1×1018cm−3の範囲に限定したのは、後述するように5×1017cm−3未満では、電流利得βの低下を効果的に防止することが難しく、反対に1×1018cm−3を超えると、層の表面が曇ってしまい、電流利得βの向上が得られなくなってしまうからである。
【0015】
尚、このエミッタコンタクト層7に対する炭素のドーピング方法としては、MOVPE法(有機金属気相成長法)によってエミッタコンタクト層7をエピタキシャル成長させるに際し、TMG(トリメチルガリウム)原料からのオートドーピング手法によって容易にドーピングさせることができるが、その他に、TEG(トリエチルガリウム)からのオートドーピング、CBrやCClBrといったドーピング原料を用いて供給することも可能である。
【0016】
また、炭素をドープしたエミッタコンタクト層7は、キャリア供給媒体となるSiが過剰供給にならない程度に制御する必要があり、その濃度は体積密度で1×1018cm−3以下、面密度で1×1013cm−2以下に制御することが望ましい。
【0017】
【実施例】
InGaPエミッタ層の厚さを40nm、In組成を0.48、エミッタコンタクト層の厚さを100nm、キャリア濃度3×1018cm−3、炭素濃度1×1018cm−3とした。成長はMOVPE法を用いて行い、炭素はTMG原料に含まれている炭素を用い、オートドーピングとして供給した。
【0018】
そして、このようにして得られたHBT用エピタキシャルウェハの電流利得βを測定したところ、図2に示すように従来に比べ約5%程度の電流利得βの向上が認められた。尚、図2中横軸は炭素濃度(cm−3)、縦軸は電流利得β/ベース抵抗Rb(Ω/sq〔単位面積あたりの抵抗〕)を示したものである。
【0019】
【発明の効果】
以上要するに本発明によれば、GaAs等から成るエミッタコンタクト層に所定濃度の炭素をドーピングしたものであることから、優れた電流利得を有するHBT用エピタキシャルウェハが得られる。この結果、このようなHBT用エピタキシャルウェハを用いれば、優れた電流利得を有する高品質のHBT(ヘテロ接合バイポーラトランジスタ)を容易に提供することができる等といった優れた効果を発揮することができる。
【図面の簡単な説明】
【図1】本発明に係るHBT用エピタキシャルウェハの実施の一形態を示す構成図である。
【図2】本実施例に係る炭素濃度と、電流利得/ベース抵抗(β/Rb)との関係を示すグラフ図である。
【符号の説明】
1 HBT用エピタキシャルウェハ
2 半絶縁基板
3 サブコレクタ層
4 コレクタ層
5 ベース層
6 エミッタ層
7 エミッタコンタクト層
8 ノンアロイ層
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a heterojunction bipolar transistor and an epitaxial wafer for obtaining the heterojunction bipolar transistor.
[0002]
[Prior art]
As transistors for next-generation mobile phones such as CDMA, “single power supply”, “high-speed operation”, “low distortion”, and “high reliability” have been demanded. Attention has been focused on junction bipolar transistors (hereinafter, referred to as HBTs).
[0003]
The HBT is formed, for example, on a semi-insulating substrate such as GaAs, on a sub-collector layer of n + -type GaAs, a collector layer of undoped GaAs or n-type GaAs, a base layer of p + -type GaAs, and an emitter of n-type InGaP. Layer, an n + -type GaAs emitter contact layer, and an n-type InGaAs non-alloy layer. The HBT epitaxial wafer is provided with a collector current by applying a voltage between the emitter layer and the base layer. It is known that Ic is amplified by the base current Ib, and an excellent amplification factor (current gain) β is obtained. Here, β is represented by the ratio (Ic / Ib) between the collector current and the base current.
[0004]
[Problems to be solved by the invention]
By the way, in such a conventional epitaxial wafer for HBT, the base current Ib and the emitter current Ie may leak, and the excellent current gain β, which is a feature thereof, may decrease over time.
[0005]
That is, it is considered that one of the biggest causes of the decrease in the current gain β is that, when InGaP or a mixed crystal containing phosphorous similar to InGaP is used as the emitter layer, the current gain β and the other layers based on GaAs are used. Substitution of phosphorus and arsenic occurs in the boundary layer, and the properties of the crystal deteriorate around the boundary layer, and the recombination at the interface between the base layer and the emitter layer or between the emitter layer and the emitter contact layer increases. It is considered that the current gain β is reduced due to the occurrence.
[0006]
Therefore, the present invention has been devised in order to effectively solve such a problem, and an object of the present invention is to prevent current leakage due to recombination in an emitter layer and a layer around the emitter layer, thereby increasing a current gain. An object of the present invention is to provide a novel epitaxial wafer for HBT which can be improved and an HBT using the same.
[0007]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides an epitaxial wafer for a heterojunction bipolar transistor having at least a collector layer, a base layer, an emitter layer, and an emitter contact layer on a compound semiconductor substrate. An emitter contact layer, for example, an emitter contact layer made of GaAs as described in claim 2, is doped with a predetermined concentration of carbon, for example, in a range of 5 × 10 17 cm −3 to 1 × 10 18 cm −3. .
[0008]
Thereby, recombination in the vicinity of the emitter layer can be greatly reduced, so that a decrease in current gain β due to current leakage can be avoided.
[0009]
By using such an epitaxial wafer for HBT, a high-quality HBT (heterojunction bipolar transistor) having excellent current gain can be easily obtained.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, a preferred embodiment of the present invention will be described with reference to the accompanying drawings.
[0011]
FIG. 1 shows an embodiment of an HBT epitaxial wafer 1 according to the present invention.
[0012]
As shown in the figure, the HBT epitaxial wafer 1 has an n + -type GaAs (carrier concentration: 3 to 5 × 10 18 cm −3 ) sub-collector layer 3 on a semi-insulating substrate 2 such as a GaAs substrate. A collector layer 4 of GaAs or n-type GaAs (carrier concentration: 1 to 30 × 10 17 cm −3 ), a base layer 5 of p + -type GaAs (carrier concentration: 2 to 5 × 10 19 cm −3 ), and n type InGaP: an emitter layer 6 of (carrier concentration 3~5 × 10 17 cm -3), n + -type GaAs: the emitter contact layer 7 of (carrier concentration 3~5 × 10 18 cm -3), n -type InGaAs (Carrier concentration: 1 to 5 × 10 19 cm −3 ) and a non-alloy layer 8 formed by successive epitaxial growth.
[0013]
In the epitaxial wafer 1 for HBT according to the present invention, 5 × 10 17 cm −3 to 1 × 10 18 cm −3 is formed in the emitter contact layer 7 located between the emitter layer 6 and the non-alloy layer 8. Carbon (C) is doped in the concentration range, whereby the recombination in the vicinity of the emitter layer 6 can be greatly reduced, and the current gain β is further reduced as well as the current gain β due to current leakage. It is possible to improve.
[0014]
Here, in the present invention, the carbon doping concentration is limited to the range of 5 × 10 17 cm −3 to 1 × 10 18 cm −3 , as described later, when the current gain β is less than 5 × 10 17 cm −3. This is because it is difficult to effectively prevent the decrease of the thickness. On the other hand, if it exceeds 1 × 10 18 cm −3 , the surface of the layer becomes cloudy, and the improvement of the current gain β cannot be obtained.
[0015]
As a method of doping carbon into the emitter contact layer 7, when the emitter contact layer 7 is epitaxially grown by MOVPE (metal organic chemical vapor deposition), it is easily doped by an auto-doping method from a TMG (trimethylgallium) material. In addition, it is also possible to supply by using an auto-doping from TEG (triethyl gallium) or a doping material such as CBr 4 or CCl 3 Br.
[0016]
It is necessary to control the carbon-doped emitter contact layer 7 so that Si serving as a carrier supply medium is not excessively supplied, and its concentration is 1 × 10 18 cm −3 or less in volume density and 1 × 10 18 cm −3 in area density. It is desirable to control it to × 10 13 cm −2 or less.
[0017]
【Example】
The thickness of the InGaP emitter layer was 40 nm, the In composition was 0.48, the thickness of the emitter contact layer was 100 nm, the carrier concentration was 3 × 10 18 cm −3 , and the carbon concentration was 1 × 10 18 cm −3 . The growth was performed using the MOVPE method, and carbon contained in the TMG raw material was used as the carbon and supplied as auto doping.
[0018]
Then, when the current gain β of the thus-obtained epitaxial wafer for HBT was measured, as shown in FIG. 2, an improvement in current gain β of about 5% as compared with the conventional case was recognized. In FIG. 2, the horizontal axis represents the carbon concentration (cm −3 ), and the vertical axis represents the current gain β / base resistance Rb (Ω / sq [resistance per unit area]).
[0019]
【The invention's effect】
In short, according to the present invention, since the emitter contact layer made of GaAs or the like is doped with a predetermined concentration of carbon, an HBT epitaxial wafer having an excellent current gain can be obtained. As a result, the use of such an HBT epitaxial wafer can exhibit excellent effects such as easy provision of a high-quality HBT (heterojunction bipolar transistor) having an excellent current gain.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing one embodiment of an epitaxial wafer for HBT according to the present invention.
FIG. 2 is a graph showing the relationship between carbon concentration and current gain / base resistance (β / Rb) according to the present embodiment.
[Explanation of symbols]
REFERENCE SIGNS LIST 1 epitaxial wafer for HBT 2 semi-insulating substrate 3 sub-collector layer 4 collector layer 5 base layer 6 emitter layer 7 emitter contact layer 8 non-alloy layer

Claims (4)

化合物半導体基板上に、少なくともコレクタ層,ベース層,エミッタ層,エミッタコンタクト層を有するヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、上記エミッタコンタクト層に所定濃度の炭素がドーピングされていることを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。A heterojunction bipolar transistor epitaxial wafer having at least a collector layer, a base layer, an emitter layer, and an emitter contact layer on a compound semiconductor substrate, wherein the emitter contact layer is doped with a predetermined concentration of carbon. Epitaxial wafer for junction bipolar transistor. 上記エミッタコンタクト層が、GaAsからなることを特徴とする請求項1に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。2. The epitaxial wafer for a hetero-junction bipolar transistor according to claim 1, wherein the emitter contact layer is made of GaAs. 上記炭素が5×1017cm−3〜1×1018cm−3の濃度範囲でドーピングされていることを特徴とする請求項1又は2に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。3. The epitaxial wafer for a heterojunction bipolar transistor according to claim 1, wherein the carbon is doped in a concentration range of 5 × 10 17 cm −3 to 1 × 10 18 cm −3 . 4. 上記請求項1〜3のいずれかに記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを用いて作成したことを特徴とするヘテロ接合バイポーラトランジスタ。4. A hetero-junction bipolar transistor produced using the epitaxial wafer for a hetero-junction bipolar transistor according to claim 1.
JP2002195709A 2002-07-04 2002-07-04 Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor using the same Pending JP2004039901A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002195709A JP2004039901A (en) 2002-07-04 2002-07-04 Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002195709A JP2004039901A (en) 2002-07-04 2002-07-04 Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor using the same

Publications (1)

Publication Number Publication Date
JP2004039901A true JP2004039901A (en) 2004-02-05

Family

ID=31704006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002195709A Pending JP2004039901A (en) 2002-07-04 2002-07-04 Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor using the same

Country Status (1)

Country Link
JP (1) JP2004039901A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968264B2 (en) 2007-04-19 2011-06-28 Fuji Xerox Co., Ltd. Electrophotographic photoreceptor, process cartridge and image-forming apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968264B2 (en) 2007-04-19 2011-06-28 Fuji Xerox Co., Ltd. Electrophotographic photoreceptor, process cartridge and image-forming apparatus

Similar Documents

Publication Publication Date Title
JP2003297849A (en) Heterojunction bipolar transistor and manufacture method therefor
JP2002368005A (en) GaN/HBT SUPERLATTICE BASE STRUCTURE
Wu et al. Small offset-voltage In/sub 0.49/Ga/sub 0.51/P/GaAs double-barrier bipolar transistor
US20070001195A1 (en) Collector layer structure for a double hetero-junction bipolar transistor for power amplification applications
JP2007189200A (en) Epitaxial wafer for transistor, and transistor
JP2004039901A (en) Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor using the same
JP2002359249A (en) Compound semiconductor device and manufacturing method therefor
JP5487708B2 (en) Method for manufacturing epitaxial wafer for transistor element
CN117012814B (en) Epitaxial structure of InP-based heterojunction bipolar transistor and preparation method thereof
JP3277809B2 (en) Compound semiconductor crystal growth method and heterojunction bipolar transistor
JP2004140038A (en) Method for manufacturing thin film crystal wafer, semiconductor device and its manufacturing method
JP2009094148A (en) Heterojunction bipolar transistor
JP3801963B2 (en) Nitride semiconductor heterojunction bipolar transistor
JP4695736B2 (en) Heterojunction bipolar transistor
JP2004128344A (en) Semiconductor device
JP2004022835A (en) Epitaxial wafer for heterojunction bipolar transistor, and the heterojunction bipolar transistor
JP2004273891A (en) Heterojunction bipolar transistor
JP2005229074A (en) Bipolar transistor
JP2005032897A (en) Heterojunction bipolar transistor
JP2009194379A (en) Transistor device
JP2001203216A (en) Semiconductor epitaxial wafer
JP2003303829A (en) Epitaxial wafer for heterojunction bipolar transistor and heterojunction bipolar transistor
JP2001176880A (en) Semiconductor wafer and hetero bipolar transistor using the same
JPH06209008A (en) Hetero junction bipolar transistor
JP2004281950A (en) Hetero-junction bipolar transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050218

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Effective date: 20080507

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080916