JP2004039732A

JP2004039732A - High-frequency circuit board and semiconductor device using it

Info

Publication number: JP2004039732A
Application number: JP2002192118A
Authority: JP
Inventors: Katsuji Ono; 小野　克二
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-07-01
Filing date: 2002-07-01
Publication date: 2004-02-05
Anticipated expiration: 2022-07-01
Also published as: JP4462473B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high-frequency circuit board in which the mismatching of characteristic impedances of lines in a hole of a dielectric substrate and its vicinity is reduced, and to provide a semiconductor device using the circuit board. <P>SOLUTION: The high-frequency circuit board has a polyimide film (dielectric substrate) 10 having a via hole 10a, a first transmission line 11 formed on one surface of the film 10, and a first conductive pad 11a installed to the transmission line 11. The circuit board also has a conductive grounding layer 12 formed on one surface of the film 10 and has an opening 12a surrounding the first transmission line 11 and conductive pad 11a, a second transmission line 13 formed on the other surface of the film 10, and a second conductive pad 13a installed to the second transmission line 13 and electrically connected to the first conductive pad 11a. The second conductive pad 13a is housed in the opening 12a when the pad 13a is viewed from the top side of the polyimide film 10. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、高周波回路基板及びそれを用いた半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の高性能化に伴い、従来では困難であったミリ波帯の電波を利用する電子機器が現実のものとなりつつある。そのような電子機器においては、ＬＳＩ等の半導体素子が高周波回路基板上に搭載されるが、使用される周波数が高いと、その高周波回路基板の構造にも注意を要する。
【０００３】
そのような従来例に係る高周波回路基板の拡大平面図を図１（ａ）に示す。同図に示すように、この高周波回路基板はポリイミドフィルム１を備え、そのポリイミドフィルム１の一方の面上には、第１伝送線路２と第１導電性グランド層３とがコプレーナ構造となるように形成される。第１伝送線路２の終端には円形の第１導電性パッド２ａが形成されており、その第１伝送線路２と第１導電性パッド２ａとを囲う開口３ａが第１導電性グランド層３に形成される。
【０００４】
この高周波回路基板を他方の主面側から見ると図１（ｂ）のようになる。同図に示すように、こちらの面においては第２伝送線路４と第２導電性グランド層５とがコプレーナ型の構造となるようにポリイミドフィルム１上に形成され、第２伝送線路４の終端に円形の第２導電性パッド４ａが形成される。
【０００５】
この高周波回路基板の断面を図１（ｃ）に示す。図１（ｃ）は、図１（ａ）のＩ−Ｉ線に沿う断面図である。それに示されるように、ポリイミドフィルム１にはビアホール１ａが形成され、そのビアホール１ａを介して表裏の第１、第２導電性パッド２ａ、４ａ同士が電気的に接続される。高周波信号は、第１伝導線路２からビアホール１ａを介して第２伝導線路４へ（或いはその逆経路）をたどって流れることになる。
【０００６】
【発明が解決しようとする課題】
ところで、図１（ａ）に示したように、この高周波回路基板には第１導電性パッド４ａや第１導電性グランド層３の開口３ａが形成されるのであるが、従来においては開口３ａや第２導電性パッド４ａの径に特段の規定が無いうえ、ビアホール１ａの加工精度等のプロセス上の制約によって、開口３ａと第２導電性パッド４ａとの径が異なり、その結果、第２導電性パッド４ａと第１導電性グランド層３とがオーバーラップするオーバーラップ部が存在することがある。このようにオーバーラップ部が存在すると、図１（ｃ）に示すように、第２導電性パッド４ａと第１導電性グランド層３とで構成される浮遊容量Ｃがビアホール１ａの近傍に発生することになる。
【０００７】
しかしながら、このように浮遊容量Ｃが存在すると、浮遊容量Ｃがある部位における線路の特性インピーダンスが他の部位よりも小さくなるので、線路の特性インピーダンスが場所によって異なることになり、第１伝導線路２から第２伝導線路４に至る線路の特性インピーダンスが不整合となって、その結果、線路内で高周波信号が反射して信号の伝送損失が増大する恐れがある。
【０００８】
また、図１（ａ）に示したように、既述のコプレーナ構造では、第１伝送線路２と第１導電性グランド層３とを常に対となるように形成することでそれらの間に容量を形成し、その静電容量値と線路のインダクタンスとを元にして第１伝導線路２の特性インピーダンスを所望の値にしている。
【０００９】
ところが、このコプレーナ構造は、高周波信号が一平面内を流れている部位には有用であるものの、第ビアホール１ａの内部においては、そのビアホール１ａ内の線路（第２導電性パッド４ａ）と対をなすべきグランド層が近くに無いので、線路とグランド層との間の容量値が他の部分よりも小さくなり、線路の特性インピーダンスが増大してしまう。
【００１０】
このように、ビアホール１ａ内においても、特性インピーダンスの整合が図れず上述のような伝送損失が増大する恐れがある。
【００１１】
本発明は係る従来例の問題点に鑑みて創作されたものであり、誘電体基材のホール内及びその近傍での線路の特性インピーダンスの不整合が改善された高周波回路基板及びそれを用いた半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記した課題は、誘電体基材と、前記誘電体基材に形成されたホールと、前記誘電体基材の一方の面上に形成された第１伝送線路と、前記第１伝送線路に設けられて前記ホールを塞ぐ第１導電性パッドと、前記誘電体基材の一方の面上に形成されて前記第１導電性パッドを含む開口を備えた導電性グランド層と、前記誘電体基材の他方の面上に形成された第２伝送線路と、前記第２伝送線路に設けられ、前記ホールを介して前記第１導電性パッドと電気的に接続される第２導電性パッドとを有し、前記誘電体基材の厚み方向から見た場合に、前記第２導電性パッドが前記導電性グランド層の前記開口に含まれることを特徴とする高周波回路基板によって解決する。
【００１３】
次に、本発明の作用について説明する。
【００１４】
本発明によれば、誘電体基材の上から見た場合に、第２導電性パッドが導電性グランド層の開口内に収まるので、第２導電性パッドと導電性グランド層との間にオーバーラップ部が生じない。そのため、オーバーラップ部に起因する浮遊容量が生じないので、高周波信号が通る線路の特性インピーダンスが誘電体基材のホールの近傍において不整合となるのが防止され、高周波信号の伝送損失が従来よりも低減される。
【００１５】
更に、上記の誘電体基材に代えて、第１誘電体基材と導電性中間グランドパターンと第２誘電体基材とを順に積層してなる積層体を使用し、その導電性中間グランドパターンを、誘電体基材の上から見た場合に第１伝送線路及び第２伝送線路のいずれかと重複させながら誘電体基材のホールに向けて接近させてもよい。このようにすると、導電性中間グランドパターンと各導電性部材（第１、第２導電性線路、及び第２導電性パッド）との間に形成される対向容量によって、第１伝導線路→第２導電性パッド→第２伝導線路なる経路で特性インピーダンスが一定となり、ホール内の線路の特性インピーダンスが不整合となるのが防止される。
【００１６】
更に、上記ホールを第２導電性パッド側が広径となるテーパ形状にし、そのテーパ形状を反映した凹部が第２導電性パッドに形成されるようにし、その凹部に外部接続端子を接合するようにしてもよい。このようにすると、外部接続端子が重力によって凹部の底部に向かって自動的にガイドされるので、外部接続端子と第２導電性パッドとの位置合わせが容易に行われる。
【００１７】
また、本発明に係る半導体装置は、上記した高周波回路基板上に搭載してなるものであり、高周波回路基板における特性インピーダンスの不整合が上記の如く改善されるものであるから、半導体装置の性能もそれにつれて改善される。
【００１８】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて説明する。
【００１９】
（１）第１の実施の形態
図２は、本発明の第１の実施の形態に係る高周波回路基板の拡大斜視図である。
【００２０】
この高周波回路基板では、周波数が１ＧＨｚ以上の高周波信号が流れるが、このように周波数が高い場合には、各伝送線路が所望の特性インピーダンス値を持つように回路を設計する必要がある。そこで、本実施形態では、厚さ約５０μｍのポリイミドフィルム（誘電体基材）１０の一方の面上に厚さ約３０μｍの金めっき層を形成してそれをパターニングすることにより、コプレーナ型の伝送線路を構成する第１導電性グランド層１２と第１伝送線路１１とを形成する。
【００２１】
その第１導電性グランド層１２は、抵抗を下げるべくベタ形状に形成される。
【００２２】
また、第１伝送線路１１の終端には、直径約２００μｍの円形の第１導電性パッド１１ａが設けられ、この第１導電性パッド１１ａと第１伝送線路とを囲う開口１２ａが第１導電性グランド層１２に形成される。
【００２３】
第１伝送線路１１は、第１導電性パッド１１ａに至る途中の部分では両側の第１導電性グランド層１２から約５０μｍの間隔をおいて幅約７０μｍの線状に形成されている。線路幅、線路間の間隔、及び各層の膜厚が上記のような値の場合、このコプレーナ型の伝送線路の特性インピーダンスは約５０Ωとなる。
【００２４】
図３（ａ）は、図２と同一主面側から見た場合のこの高周波回路基板の拡大平面図であり、図３（ｂ）は、上記とは反対側の主面から見た場合の拡大平面図である。
【００２５】
図３（ｂ）に示すように、ポリイミドフィルム１０の一方の面上には、厚さ約５０μｍの金めっき層をパターニングすることにより、第２伝送線路１３とベタ形状の第２導電性グランド層１４とが形成される。第２伝送線路１３の終端には、直径約４００μｍの円形の第２導電性パッド１３ａが形成され、これら第２導電性パッド１３ａと第２伝導線路１３とを囲う開口１４ａが第２導電性グランド層１４に形成される
第２伝送線路１３は、第２導電性パッド１３ａに至る途中の部分では両側の第２導電性グランド層１４から約５０μｍ隔てられて幅約７０μｍの線状に形成され、該第２導電性グランド層１４と共にコプレーナ型の伝送線路を構成している。
【００２６】
図４は、図３（ａ）のＩ−Ｉ線に沿った断面図である。図４に示すように、ポリイミドフィルム１０には、第２導電性パッド１３ａ側が広径となるビアホール１０ａが形成され、その狭径側の開口端が第１導電性パッド１１ａによって塞がれている。このビアホール１０ａの狭径側の直径は約１５０μｍであり、広径側の直径は約４００μｍである。また、第２導電性パッド１３ａは、ビアホール１０ａの内面上に形成されると共に、ビアホール１０ａを介して第１導電性パッド１１ａと電気的に接続されている。その結果、高周波信号は、第１伝導線路１１から第２導電性パッド１３ａを介して第２伝導線路１３に至る経路（或いはその逆の経路）を通ることになる。
【００２７】
再び図３（ａ）を参照する。同図に示すように、ポリイミドフィルム１０の上から見ると、第１導電性グランド層１２の開口１２ａは、その直径が第２導電性パッド１３ａの直径よりも大きく、第２導電性パッド１３ａがその中に収まるように形成される。
【００２８】
従って、本実施形態では、従来例のような第１導電性グランド層１２と第２導電性パッド１３ａとのオーバーラップ部が生じないので、そのオーバーラップ部に起因する浮遊容量を無くすことができる。よって、浮遊容量により線路の特性インピーダンスが局所的に小さくなるのが防止されるため、高周波信号が通る線路の特性インピーダンスがビアホール１０ａの近傍において不整合とならず、高周波信号の伝送損失を従来よりも低減することができる。
【００２９】
次に、本実施形態に係る高周波回路基板の製造工程について図５（ａ）〜（ｄ）を参照して説明する。
【００３０】
まず最初に、図５（ａ）に示すように、厚さが約５０μｍのポリイミドフィルム１０を準備する。なお、ポリイミドフィルム１０の代わりにアルミナ基板を使用してもよい。
【００３１】
次に、図５（ｂ）に示す断面構造を得るまでの工程について説明する。まず、ポリイミドフィルム１０の一方の面上にフォトレジストを塗布し、それを露光・現像することにより、配線形状の開口を有するレジストパターン（不図示）を形成する。次いで、レジストパターンの開口内に露出するポリイミドフィルム１０上に厚さ約３０μｍの金めっき層を無電解めっきや電解めっきにより形成し、その後レジストパターンを除去することで、金めっき層を第１伝導線路１１及び第１導電性グランド層１２として残す。そのような第１伝導線路１１には第１導電性パッド１１ａが形成され、また、第１導電性グランド層１２には開口１２ａが形成される。
【００３２】
なお、金めっき層に代えて、銅めっき層により第１伝導線路１１や第１導電性グランド層１２を構成してもよい。
【００３３】
次いで、図５（ｃ）に示すように、ポリイミドフィルム１０にレーザを照射し、レーザが照射された部分のポリイミドを蒸散させて、第１導電性パッド１１ａの下に直径が約１５０μｍのビアホール１０ａを形成する。或いは、これに代えて、第１伝導線路１１が形成されていない側のポリイミドフィルム１０の主面にレジストパターンを形成し、それをエッチングマスクにしてポリイミドフィルム１０をドライエッチングすることによりビアホール１０ａを形成してもよい。
【００３４】
また、ポリイミドフィルム１０に代えてアルミナ基板を使用する場合は、上記と同様にしてレジストパターンを形成し、それをエッチングマスクに使用しながらＨＦ（フッ酸）溶液でエッチングを行うか、又はドライエッチングを行うかしてビアホール１０ａを形成する。
【００３５】
上記いずれの方法であっても、形成されたビアホール１０ａはテーパ形状を呈する。
【００３６】
次に、図５（ｄ）に示す断面構造を得るまでの工程について説明する。まず、第１伝導線路１１が形成されていない側のポリイミドフィルム１０の主面上にフォトレジストを塗布し、それを露光・現像することにより、配線形状の開口を有するレジストパターン（不図示）を形成する。次いで、レジストパターンの開口内に露出するポリイミドフィルム１０上に厚さ約３０μｍの金めっき層を無電解めっきや電解めっきにより形成し、その後レジストパターンを除去することで、金めっき層を第２伝導線路１３及び第２導電性グランド層１４として残す。その第２伝導線路１３には第２導電性パッド１３ａが形成され、また、第２導電性グランド層１４には開口１４ａが形成される。
【００３７】
上記によって、本実施形態に係る高周波回路基板が完成する。
【００３８】
（２）第２の実施の形態
図６は、本発明の第２の実施の形態に係る高周波回路基板の拡大斜視図である。同図において、第１実施形態で説明した部材には第１実施形態と同じ参照番号を付し、以下ではその説明を省略する。
【００３９】
本実施形態に係る高周波回路基板においては、第１ポリイミドフィルム（第１誘電体基材）２０と導電性中間グランドパターン２１と第２ポリイミドフィルム（第２誘電体基材）２２とがこの順に積層されて積層体２３を構成する。第１、第２ポリイミドフィルム２０、２２の厚さはいずれも約５０μｍであり、また、導電性中間グランドパターン２１は厚さ約３０μｍの金めっき層をパターニングして形成される。
【００４０】
そのような積層体２３の一方の主面には、既述の第１伝送線路１１と第１導電性グランド層１２とが図示のように形成され、コプレーナ型の伝送線路を構成している。
【００４１】
また、導電性中間グランドパターン２１は、第２ポリイミドフィルム２２の第１ビアホール２２ａ内にも形成されており、そこで第１導電性グランド層１２と電気的に接続されている。同様に、第２導電性グランド層１４は、第１ポリイミドフィルム２０の第２ビアホール２０ａ内にも形成され、そこで導電性中間グランドパターン２１と電気的に接続されている。
【００４２】
図７（ａ）は、図６と同一主面側から見た場合のこの高周波回路基板の拡大平面図であり、図７（ｂ）は、上記とは反対側の主面から見た場合の拡大平面図である。図７（ｂ）に示すように、積層体２３の他方の主面には、既述の第２伝導線路１３と第２導電性グランド層１４とがコプレーナ型の伝送線路を構成するように形成される。
【００４３】
そして、図７（ａ）に示すように、本実施形態においても開口１２ａ内に第２導電性パッド１３ａが収まるので、第２導電性パッド１３ａと第１導電性グランド層１２との間にオーバーラップ部が生じず、そのオーバーラップ部に起因する浮遊容量を無くすことができるので、高周波信号の伝送損失を従来よりも低減することができる。
【００４４】
図８は、図７（ａ）のＩ−Ｉ線に沿った断面図である。同図から理解されるように、積層体２３には第３ビアホール２３ａが形成されており、第２導電性パッド１３ａがその第３ビアホール２３ａの内面上に形成されると共に第３ビアホール２３ａを介して第１導電性パッド１１ａと電気的に接続されている。
【００４５】
また、本実施形態では、積層体２３の上から見た場合に、導電性中間グランドパターン２１の一部２１ａを、第１、第２伝導線路１１、１３と重複させながら第３ビアホール２３ａに向けて接近させる。その一部２１ａは、積層体２３の上から見た場合に、開口１２ａ内に突出して第３ビアホール２３ａと接近するのが好ましい。更に、その一部２１ａと第３ビアホール２３ａとの距離ｄ_０は、ｄ_１（第１導電性パッド１１ａの縁部とビアホール２３ａとの距離）＋ｄ_２（第１導電性パッド１１ａと開口１２ａとの距離）以下であるのが好ましい。本実施形態においては、ｄ_１は約２５μｍであり、ｄ_２は約７０μｍであるから、ｄ_０は約９５μｍ以下であるのが好ましいことになる。ｄ_０を９５μｍ以下のどの値にするかは、後述の第３ビアホール２３ａ内の特性インピーダンスをどのような値に設計するかによる。
【００４６】
上記の構造によれば、図示のような対向容量Ｃ_１〜Ｃ_４が形成されて、第３ビアホール２３ａ近傍の線路（第１、第２伝導線路１１、１３）やその内部の線路（第２導電性パッド１３ａ）の容量が大きくなるので、線路の特性インピーダンスが下がるようになる。これにより、第１伝導線路１１→第２導電性パッド１３ａ→第２伝導線路１３なる経路で特性インピーダンスを一定に保つことが可能となるので、第３ビアホール２３ａ内の特性インピーダンスの不整合を防止することができ、信号の伝送損失の低減を防止することができるようになる。
【００４７】
なお、図９に示すように、第１、第２伝導線路１１、１３と重複しないように導電性中間グランドパターン２１をビアホール２３ａに向けて接近させることも考えられる。しかし、これでは導電性中間グランドパターン２１と第１伝導線路１１（又は第２伝導線路１３）との対向容量Ｃ_１（Ｃ_４）が得られないため上記の利点を得ることができず、好ましくない。更に、この構造では第２導電性パッド１３ａと導電性中間グランドパターン２１とのオーバーラップ部分が単なる浮遊容量になってしまうので好ましくない。
【００４８】
次に、本実施形態に係る高周波回路基板の製造工程について図１０（ａ）〜（ｄ）、図１１（ａ）〜（ｂ）を参照して説明する。
【００４９】
まず最初に、図１０（ａ）に示す構造を得るまでの工程について説明する。まず、厚さ約５０μｍの第２ポリイミドフィルム２２上に、配線形状の開口を有するレジストパターン（不図示）を形成し、その開口から露出する第２ポリイミドフィルム２２の表面に金めっき層を無電解めっきや電解めっきにより厚さ約３０μｍに形成する。その後、レジストパターンを除去し、残存する金めっき層を第１伝導線路１１及び第１導電性グランド層１２として使用する。その第１伝導線路１１には第１導電性パッド１１ａが形成され、第１導電性グランド層１２には開口１２ａが形成される。
【００５０】
次に、図１０（ｂ）に示すように、第１導電性グランド層１２が形成されていない側の第２ポリイミドフィルム２２の主面にレーザを照射し、照射された部位のポリイミドを蒸散させて、第１導電性グランド層１２に至る深さの第１ビアホール２２ａを形成する。
【００５１】
第１ビアホール２２ａを形成するには、これ以外に、例えば第２ポリイミドフィルム２２の主面上にレジストパターン（不図示）を形成し、それをエッチングマスクにして第２ポリイミドフィルム２２をドライエッチングしてもよい。
【００５２】
続いて、図１０（ｃ）に示す構造を得るまでの工程について説明する。まず、第１導電性グランド層１２が形成されていない側の第２ポリイミドフィルム２２上に、配線パターン形状の開口が形成されたレジストパターン（不図示）を形成する。そして、そのレジストパターンの開口から露出する第２ポリイミドフィルム２２の表面上と第１ビアホール２２ａの内面とに金めっき層を約３０μｍの厚さに無電解めっきや電解めっきにより形成する。次いで、レジストパターンを除去し、残存する金めっき層を導電性中間グランドパターン２１として使用する。図示のように、導電性中間グランドパターン２１は、その一部２１ａが他の部位よりも突出しているが、この部分が既述の第３ビアホール２３ａに接近する部位である。また、この導電性中間グランド層２１は、第１ビアホール２２ａ内にも形成されており、そこで第１導電性グランド層１２と電気的に接続されている。
【００５３】
次に、図１０（ｄ）に示すように、第２ポリイミドフィルム２２上と中間グランドパターン２１上とに厚さ約５０μｍの第１ポリイミドフィルム２０を接合する。この接合は、不図示の接着剤を介して行われる。
【００５４】
続いて、図１１（ａ）に示すように、第１ポリイミドフィルム２０にレーザを照射し、照射された部位のポリイミドを蒸散させて、第２ビアホール２０ａと第３ビアホール２３ａとを形成する。これらのうち、第２ビアホール２０ａは導電性中間グランドパターン２１に至る深さを有する。一方、第３ビアホール２３ａは、第２ポリイミドフィル２２をも貫通して第１導電性パッド１１ａに至る深さに形成される。
【００５５】
なお、上記のようにレーザを使用するのではなく、第１ポリイミドフィルム２０上にレジストパターン（不図示）を形成し、それをエッチングマスクとして使用するドライエッチングにより第２ビアホール２０ａと第３ビアホール２３ａとを形成してもよい。
【００５６】
次に、図１１（ｂ）に示す構造を得るまでの工程について説明する。まず、第１ポリイミドフィルム２０上に、配線パターン形状の開口を有するレジストパターン（不図示）を形成する。そして、そのレジストパターンの開口から露出する第１ポリイミドフィルム２０の表面上と、第２、第３ビアホール２０ａ、２３ａの各内面とに、無電解めっきや電解めっきにより金めっき層を約３０μｍの厚さに形成する。その後、このレジストパターンを除去し、残存する金めっき層を第２導電性グランド層１４及び第２伝導線路１３として使用する。その第２導電性グランド層１４は、開口１４ａが形成されると共に、第２ビアホール２０ａ内にも形成されてそこで導電性中間グランド層２１と電気的に接続される。また、第２伝導線路１３には第２導電性パッド１３ａが形成され、その第２導電性パッド１３ａは、第３ビアホール２３ａ内にも形成されてそこで第１導電性パッド１１ａと電気的に接続される。
【００５７】
以上により、本実施形態に係る高周波回路基板が完成する。
【００５８】
（３）第３の実施の形態
図１２（ａ）〜（ｂ）は、本発明の第３の実施の形態に係る高周波回路基板の製造工程について示す断面図である。図１２（ａ）〜（ｂ）においては、上記で既に説明した部材には上記と同じ符号を付し、以下ではその説明を省略する。
【００５９】
本実施形態においては、図１２（ａ）〜（ｂ）に示すように、第１実施形態で作成された高周波回路基板に外部接続端子としてはんだバンプ２０を接合する。このはんだバンプ２０は、通常なら、それを接合するためのパッドを第２伝導線路１３に別途設けるのであるが、本実施形態ではそれを第２導電性パッド１３ａに接合する。
【００６０】
図１２（ａ）に示すように、第２導電性パッド１３ａは、ビアホール１０ａのテーパー形状を反映した凹部１３ｂがその表面に形成されているので、はんだバンプ２０を第２導電性パッド１３ａに載せると、はんだバンプ２０は重力により凹部１３ｂの底部に向けて自動的にガイドされる。その結果、図１２（ｂ）に示すように、はんだバンプ２０と第２導電性パッド１３ａとの各中心を自動的に位置合わせすることができる。
【００６１】
ところで、はんだバンプ２０は、オープンスタブ（Ｏｐｅｎ　Ｓｔｕｂ）と類似の性質により、その大きさが余り大きすぎると、周波数が高い信号を通し難くなるので、その大きさはできるだけ小さいのが好ましい。
【００６２】
本実施形態によれば、例えば直径が１００μｍ程度の微小なはんだバンプ２０でも、上記のように第２導電性パッド２０と自動的に位置合わせされるので、位置合わせに伴う困難性を克服することができる。
【００６３】
なお、第２実施形態で作成された高周波回路基板を使用しても、上記と同様の利点を得ることができる。
【００６４】
（４）本発明の適用例
図１３は、本発明の適用例に係る半導体装置の斜視図である。
【００６５】
本発明の適用例は種々あるが、以下では、本発明を半導体素子搭載用の基板として適用する場合について説明する。
【００６６】
図１３に示す半導体装置は、既述の高周波回路基板上に半導体素子３０を搭載し、半導体素子３０の電極端子（不図示）と第１伝送線路１１とを金ポスト３１を介して電気的に接続してなる。この例で使用される高周波回路基板としては、第１〜第３の実施形態で説明したどの基板であってもよい。更に、必要なら、基板と半導体素子３０との間にアンダーフィル樹脂（不図示）を流し込み、そのアンダーフィル樹脂によって基板と半導体素子３０との熱収縮率の差を吸収するようにしてもよい。こうすることで、金ポスト３１と第１伝送線路１１とが接続不良となるのを防止することができる。
【００６７】
図１４は、上記の高周波回路基板に銅等よりなる金属カバー３２を接合し、半導体素子３０を保護した場合の断面図である。このような金属カバー３２に代えて、ポッティングやトランスファーモールド等の技術を使用し、樹脂によって半導体素子３０を保護するようにしてもよい。
【００６８】
また、この例では、第３の実施形態で説明したように、外部接続端子としてのはんだバンプ２０を第２導電性パッド１３ａの凹部１３ｂに接合することで、はんだバンプ２０と第２導電性パッド１３ａとの位置合わせを容易に行うことができ、その結果、はんだバンプ２０の大きさを小さくすることができる。
【００６９】
更に、この例では、ボンディングワイヤに比べてインピーダンス整合のとり易い金ポスト３１と、本発明の高周波回路基板とを併用しているので、伝送損失が低減されて性能が向上した半導体装置を提供することができる。
【００７０】
なお、上記では金ポスト３１を第１伝送線路１１に電気的に接続したが、金ポストがグランド端子ならば、それを第１導電性グランド層１２に電気的に接続してもよい。
【００７１】
以下に、本発明の特徴を付記する。
【００７２】
（付記１）　誘電体基材と、
前記誘電体基材に形成されたホールと、
前記誘電体基材の一方の面上に形成された第１伝送線路と、
前記第１伝送線路に設けられて前記ホールを塞ぐ第１導電性パッドと、
前記誘電体基材の一方の面上に形成され、前記第１伝送線路と前記第１導電性パッドとを囲う開口を備えた導電性グランド層と、
前記誘電体基材の他方の面上に形成された第２伝送線路と、
前記第２伝送線路に設けられ、前記ホールを介して前記第１導電性パッドと電気的に接続される第２導電性パッドとを有し、
前記誘電体基材の上から見た場合に、前記第２導電性パッドが、前記導電性グランド層の前記開口内に収まることを特徴とする高周波回路基板。
【００７３】
（付記２）　第１誘電体基材と導電性中間グランドパターンと第２誘電体基材とを順に積層してなる積層体と、
前記積層体に形成されたホールと、
前記積層体の一方の面上に形成された第１伝送線路と、
前記第１伝送線路に設けられて前記ホールを塞ぐ第１導電性パッドと、
前記積層体の一方の面上に形成され、前記第１伝送線路と前記第１導電性パッドとを囲う開口を備えた導電性グランド層と、
前記積層体の他方の面上に形成された第２伝送線路と、
前記第２伝送線路に設けられ、前記ホールを介して前記第１導電性パッドと電気的に接続される第２導電性パッドとを有し、
前記積層体の上から見た場合に、前記導電性中間グランドパターンの一部が、前記第１伝送線路及び前記第２伝送線路のいずれか一方と重複しながら前記ホールに向けて接近することを特徴とする高周波回路基板。
【００７４】
（付記３）　前記積層体の上から見た場合に、前記導電性中間グランドパターンの前記一部が前記導電性グランド層の前記開口内に突出して前記ホールに接近することを特徴とする付記２に記載の高周波回路基板。
【００７５】
（付記４）　前記導電性中間グランドパターンの一部が前記ホールに９５μｍ以下の距離に接近することを特徴とする付記２又は付記３に記載の高周波回路基板。
【００７６】
（付記５）　前記積層体の上から見た場合に、前記第２導電性パッドが前記グランド層の前記開口内に収まることを特徴とする付記２乃至付記４のいずれかに記載の高周波回路基板。
【００７７】
（付記６）　前記ホールは前記第２導電性パッド側が広径となるテーパ形状であり、
前記第２導電性パッドは前記テーパ形状を反映した凹部を有し、
前記第２導電性パッドの凹部に外部接続端子が接合されたことを特徴とする付記１乃至付記５のいずれかに記載の高周波回路基板。
【００７８】
（付記７）　前記第１伝送線路に周波数が１ＧＨｚ以上の信号が流れることを特徴とする付記１乃至付記６のいずれかに記載の半導体装置。
【００７９】
（付記８）　付記１乃至付記７のいずれかに記載の高周波回路基板上に半導体素子を搭載し、該半導体素子の電極を少なくとも前記第１伝送線路、前記第２伝送線路、及び前記グランド層のいずれかと電気的に接続したことを特徴とする半導体装置。
【００８０】
【発明の効果】
以上説明したように、本発明によれば、誘電体基板の上から見た場合に、第２導電性パッドが導電性グランド層の開口内に収まるようにしたので、高周波信号が通る線路の特性インピーダンスが誘電体基材のホール近傍において不整合となるのを防ぐことができ、高周波信号の伝送損失を従来よりも低減することができる。
【００８１】
また、第１誘電体基材と導電性中間グランドパターンと第２誘電体基材とを順に積層してなる積層体を使用し、その導電性中間グランドパターンを、第１伝送線路及び第２伝送線路のいずれかと重複させながら誘電体基材のホールに向けて接近させることで、ビアホール内の特性インピーダンスの不整合を防止することができる。
【００８２】
更に、上記ホールを第２導電性パッド側が広径となるテーパ形状にし、そのテーパ形状を反映した凹部が第２導電性パッドに形成されるようにして、その凹部に外部接続端子を接合することで、外部接続端子と第２導電性パッドとの位置合わせを容易に行うことができる。
【００８３】
また、上述の高周波回路基板上に半導体素子を搭載して半導体装置を構成することで、該半導体装置の性能を改善することができる。
【図面の簡単な説明】
【図１】図１（ａ）〜（ｂ）は、従来例に係る高周波回路基板の拡大平面図であり、図１（ｃ）はその断面図である。
【図２】本発明の第１の実施の形態に係る高周波回路基板の拡大斜視図である。
【図３】図３（ａ）〜（ｂ）は、本発明の第１の実施の形態に係る高周波回路基板の拡大平面図である。
【図４】本発明の第１の実施の形態に係る高周波回路基板の断面図である。
【図５】図５（ａ）〜（ｄ）は、本発明の第１の実施の形態に係る高周波回路基板の製造工程について示す断面図である。
【図６】本発明の第２の実施の形態に係る高周波回路基板の拡大斜視図である。
【図７】図７（ａ）〜（ｂ）は、本発明の第２の実施の形態に係る高周波回路基板の拡大平面図である。
【図８】本発明の第２の実施の形態に係る高周波回路基板の断面図である。
【図９】比較例に係る高周波回路基板の拡大平面図である。
【図１０】図１０（ａ）〜（ｄ）は、本発明の第２の実施の形態に係る高周波回路基板の製造工程について示す拡大斜視図（その１）である。
【図１１】図１１（ａ）〜（ｂ）は、本発明の第２の実施の形態に係る高周波回路基板の製造工程について示す拡大斜視図（その２）である。
【図１２】図１２（ａ）〜（ｂ）は、本発明の第３の実施の形態に係る高周波回路基板の製造工程について示す断面図である。
【図１３】本発明の適用例に係る半導体装置の斜視図である。
【図１４】本発明の適用例に係る半導体装置の断面図である。
【符号の説明】
１、１０・・・ポリイミドフィルム、１ａ、１０ａ、２３ａ・・・ビアホール、２、１１・・・第１伝導線路、２ａ、１１ａ・・・第１導電性パッド、３、１２・・・第１導電性グランド層、３ａ、１２ａ、１４ａ・・・開口、４、１３・・・第２伝導線路、５、１４・・・第２導電性グランド層、１３ｂ・・・凹部、２０・・・はんだバンプ、３０・・・半導体素子、３１・・・金ポスト、３２・・・金属カバー。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a high-frequency circuit board and a semiconductor device using the same.
[0002]
[Prior art]
2. Description of the Related Art In recent years, electronic devices using millimeter-wave band radio waves, which have been difficult in the past, are becoming real with the high performance of semiconductor devices. In such an electronic device, a semiconductor element such as an LSI is mounted on a high-frequency circuit board. However, if the frequency used is high, attention must be paid to the structure of the high-frequency circuit board.
[0003]
FIG. 1A shows an enlarged plan view of such a conventional high-frequency circuit board. As shown in FIG. 1, the high-frequency circuit board includes a polyimide film 1, and a first transmission line 2 and a first conductive ground layer 3 have a coplanar structure on one surface of the polyimide film 1. Formed. At the end of the first transmission line 2, a circular first conductive pad 2a is formed. An opening 3a surrounding the first transmission line 2 and the first conductive pad 2a is formed in the first conductive ground layer 3. It is formed.
[0004]
FIG. 1B shows the high-frequency circuit board viewed from the other main surface side. As shown in the figure, on this surface, the second transmission line 4 and the second conductive ground layer 5 are formed on the polyimide film 1 so as to have a coplanar structure, and the second transmission line 4 is terminated. A second conductive pad 4a having a circular shape is formed.
[0005]
FIG. 1C shows a cross section of the high-frequency circuit board. FIG. 1C is a cross-sectional view taken along line II of FIG. As shown therein, a via hole 1a is formed in the polyimide film 1, and the first and second conductive pads 2a, 4a on the front and back are electrically connected to each other via the via hole 1a. The high-frequency signal flows from the first conductive line 2 to the second conductive line 4 via the via hole 1a (or the reverse path).
[0006]
[Problems to be solved by the invention]
By the way, as shown in FIG. 1A, the first conductive pad 4a and the opening 3a of the first conductive ground layer 3 are formed in the high-frequency circuit board. There is no particular limitation on the diameter of the second conductive pad 4a, and the diameter of the opening 3a differs from that of the second conductive pad 4a due to process restrictions such as the processing accuracy of the via hole 1a. There may be an overlap portion where the conductive pad 4a and the first conductive ground layer 3 overlap. When such an overlap exists, a stray capacitance C composed of the second conductive pad 4a and the first conductive ground layer 3 is generated near the via hole 1a, as shown in FIG. 1C. Will be.
[0007]
However, when the stray capacitance C exists as described above, the characteristic impedance of the line at the portion where the stray capacitance C is present becomes smaller than that of the other portions, so that the characteristic impedance of the line differs depending on the location. The characteristic impedance of the line extending from the second conductive line 4 to the second conductive line 4 may be mismatched. As a result, a high-frequency signal may be reflected in the line and signal transmission loss may increase.
[0008]
Also, as shown in FIG. 1A, in the above-described coplanar structure, the first transmission line 2 and the first conductive ground layer 3 are always formed as a pair, so that the capacitance between them is formed. The characteristic impedance of the first conductive line 2 is set to a desired value based on the capacitance value and the inductance of the line.
[0009]
However, this coplanar structure is useful for a portion where a high-frequency signal flows in one plane, but forms a pair with a line (second conductive pad 4a) in the via hole 1a inside the second via hole 1a. Since there is no nearby ground layer, the capacitance value between the line and the ground layer becomes smaller than that of other parts, and the characteristic impedance of the line increases.
[0010]
As described above, even in the via hole 1a, matching of the characteristic impedance cannot be achieved, and the transmission loss as described above may increase.
[0011]
SUMMARY OF THE INVENTION The present invention has been made in view of the problems of the conventional example, and uses a high-frequency circuit board in which the characteristic impedance mismatch of a line in and near a hole of a dielectric substrate is improved, and a high-frequency circuit board using the same. It is an object to provide a semiconductor device.
[0012]
[Means for Solving the Problems]
The above object is achieved by providing a dielectric base, a hole formed in the dielectric base, a first transmission line formed on one surface of the dielectric base, and a first transmission line. A first conductive pad formed to cover the hole, a conductive ground layer formed on one surface of the dielectric base material and having an opening including the first conductive pad, and the dielectric base material A second transmission line formed on the other surface of the second transmission line, and a second conductive pad provided on the second transmission line and electrically connected to the first conductive pad via the hole. Then, when viewed from the thickness direction of the dielectric base material, the high-frequency circuit board is characterized in that the second conductive pad is included in the opening of the conductive ground layer.
[0013]
Next, the operation of the present invention will be described.
[0014]
According to the present invention, when viewed from above the dielectric substrate, the second conductive pad fits in the opening of the conductive ground layer, so that the second conductive pad is located between the second conductive pad and the conductive ground layer. No wrapping occurs. As a result, stray capacitance due to the overlap does not occur, so that the characteristic impedance of the line through which the high-frequency signal passes is prevented from being mismatched in the vicinity of the hole in the dielectric substrate, and the transmission loss of the high-frequency signal is reduced as compared with the conventional case. Is also reduced.
[0015]
Further, in place of the above-described dielectric substrate, a laminate obtained by sequentially laminating a first dielectric substrate, a conductive intermediate ground pattern, and a second dielectric substrate is used, and the conductive intermediate ground pattern is used. May be approached toward a hole in the dielectric substrate while overlapping with either the first transmission line or the second transmission line when viewed from above the dielectric substrate. In this case, the first conductive line → the second conductive line is formed by the opposing capacitance formed between the conductive intermediate ground pattern and each conductive member (the first and second conductive lines and the second conductive pad). The characteristic impedance becomes constant in the path from the conductive pad to the second conductive line, thereby preventing the characteristic impedance of the line in the hole from being mismatched.
[0016]
Further, the hole is formed in a tapered shape in which the diameter of the second conductive pad is widened, a concave portion reflecting the tapered shape is formed in the second conductive pad, and an external connection terminal is joined to the concave portion. May be. With this configuration, the external connection terminal is automatically guided toward the bottom of the concave portion by gravity, so that alignment between the external connection terminal and the second conductive pad is easily performed.
[0017]
Further, the semiconductor device according to the present invention is mounted on the above-described high-frequency circuit board, and the characteristic impedance mismatch in the high-frequency circuit board is improved as described above. Will be improved accordingly.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described below with reference to the drawings.
[0019]
(1) First embodiment
FIG. 2 is an enlarged perspective view of the high-frequency circuit board according to the first embodiment of the present invention.
[0020]
In this high-frequency circuit board, a high-frequency signal having a frequency of 1 GHz or more flows. When the frequency is high, it is necessary to design a circuit so that each transmission line has a desired characteristic impedance value. Therefore, in the present embodiment, a coplanar type transmission is performed by forming a gold plating layer having a thickness of about 30 μm on one surface of a polyimide film (dielectric substrate) 10 having a thickness of about 50 μm and patterning the same. The first conductive ground layer 12 and the first transmission line 11 constituting the line are formed.
[0021]
The first conductive ground layer 12 is formed in a solid shape to reduce resistance.
[0022]
At the end of the first transmission line 11, a circular first conductive pad 11a having a diameter of about 200 μm is provided, and an opening 12a surrounding the first conductive pad 11a and the first transmission line is provided with a first conductive pad. It is formed on the ground layer 12.
[0023]
The first transmission line 11 is formed in a linear shape having a width of about 70 μm at an interval of about 50 μm from the first conductive ground layers 12 on both sides in a part of the way to the first conductive pad 11a. When the line width, the interval between the lines, and the film thickness of each layer have the above values, the characteristic impedance of the coplanar transmission line is about 50Ω.
[0024]
FIG. 3A is an enlarged plan view of the high-frequency circuit board when viewed from the same main surface side as FIG. 2, and FIG. 3B is a view when viewed from the main surface opposite to the above. It is an enlarged plan view.
[0025]
As shown in FIG. 3B, a gold plating layer having a thickness of about 50 μm is patterned on one surface of the polyimide film 10 to form a second transmission line 13 and a solid second conductive ground layer. 14 are formed. A circular second conductive pad 13a having a diameter of about 400 μm is formed at the end of the second transmission line 13, and an opening 14a surrounding the second conductive pad 13a and the second conductive line 13 is formed with a second conductive ground. Formed on layer 14
The second transmission line 13 is formed in a linear shape having a width of about 70 μm at a portion on the way to the second conductive pad 13 a at a distance of about 50 μm from the second conductive ground layers 14 on both sides. Together with the layer 14, a coplanar transmission line is formed.
[0026]
FIG. 4 is a cross-sectional view taken along the line II of FIG. As shown in FIG. 4, a via hole 10a having a large diameter on the second conductive pad 13a side is formed in the polyimide film 10, and the opening end on the narrow diameter side is closed by the first conductive pad 11a. . The diameter of the via hole 10a on the narrow diameter side is about 150 μm, and the diameter on the wide diameter side is about 400 μm. The second conductive pad 13a is formed on the inner surface of the via hole 10a and is electrically connected to the first conductive pad 11a via the via hole 10a. As a result, the high-frequency signal passes through a path from the first conductive line 11 to the second conductive line 13 via the second conductive pad 13a (or a reverse path).
[0027]
FIG. 3A is referred to again. As shown in the figure, when viewed from above the polyimide film 10, the opening 12a of the first conductive ground layer 12 has a diameter larger than the diameter of the second conductive pad 13a, and the second conductive pad 13a It is formed to fit in it.
[0028]
Therefore, in the present embodiment, the overlapping portion between the first conductive ground layer 12 and the second conductive pad 13a unlike the conventional example does not occur, so that the stray capacitance caused by the overlapping portion can be eliminated. . Therefore, the characteristic impedance of the line is prevented from being locally reduced due to the stray capacitance, so that the characteristic impedance of the line through which the high-frequency signal passes is not mismatched in the vicinity of the via hole 10a, and the transmission loss of the high-frequency signal is reduced as compared with the related art. Can also be reduced.
[0029]
Next, a manufacturing process of the high-frequency circuit board according to the present embodiment will be described with reference to FIGS.
[0030]
First, as shown in FIG. 5A, a polyimide film 10 having a thickness of about 50 μm is prepared. Note that an alumina substrate may be used instead of the polyimide film 10.
[0031]
Next, steps required until a sectional structure shown in FIG. First, a photoresist is applied on one surface of the polyimide film 10, and is exposed and developed to form a resist pattern (not shown) having a wiring-shaped opening. Next, a gold plating layer having a thickness of about 30 μm is formed on the polyimide film 10 exposed in the opening of the resist pattern by electroless plating or electrolytic plating, and then the resist pattern is removed, whereby the gold plating layer becomes the first conductive layer. The line 11 and the first conductive ground layer 12 are left. A first conductive pad 11 a is formed in such a first conductive line 11, and an opening 12 a is formed in the first conductive ground layer 12.
[0032]
The first conductive line 11 and the first conductive ground layer 12 may be formed of a copper plating layer instead of the gold plating layer.
[0033]
Next, as shown in FIG. 5C, the polyimide film 10 is irradiated with a laser to evaporate the portion of the polyimide that has been irradiated with the laser, and a via hole 10a having a diameter of about 150 μm is formed under the first conductive pad 11a. To form Alternatively, a via hole 10a is formed by forming a resist pattern on the main surface of the polyimide film 10 on the side where the first conductive line 11 is not formed, and dry-etching the polyimide film 10 using the resist pattern as an etching mask. It may be formed.
[0034]
When an alumina substrate is used instead of the polyimide film 10, a resist pattern is formed in the same manner as described above, and etching is performed using an HF (hydrofluoric acid) solution while using the resist pattern as an etching mask, or dry etching is performed. Is performed to form a via hole 10a.
[0035]
In any of the above methods, the formed via hole 10a has a tapered shape.
[0036]
Next, steps required until a sectional structure shown in FIG. First, a photoresist is applied on the main surface of the polyimide film 10 on the side where the first conductive line 11 is not formed, and is exposed and developed to form a resist pattern (not shown) having a wiring-shaped opening. Form. Next, a gold plating layer having a thickness of about 30 μm is formed on the polyimide film 10 exposed in the opening of the resist pattern by electroless plating or electrolytic plating, and then the resist pattern is removed, thereby forming the gold plating layer on the second conductive layer. The line 13 and the second conductive ground layer 14 are left. A second conductive pad 13a is formed in the second conductive line 13, and an opening 14a is formed in the second conductive ground layer 14.
[0037]
As described above, the high-frequency circuit board according to the present embodiment is completed.
[0038]
(2) Second embodiment
FIG. 6 is an enlarged perspective view of the high-frequency circuit board according to the second embodiment of the present invention. In the figure, members described in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and description thereof will be omitted below.
[0039]
In the high-frequency circuit board according to the present embodiment, a first polyimide film (first dielectric substrate) 20, a conductive intermediate ground pattern 21, and a second polyimide film (second dielectric substrate) 22 are laminated in this order. Thus, a laminated body 23 is formed. Each of the first and second polyimide films 20 and 22 has a thickness of about 50 μm, and the conductive intermediate ground pattern 21 is formed by patterning a gold plating layer having a thickness of about 30 μm.
[0040]
The first transmission line 11 and the first conductive ground layer 12 described above are formed on one main surface of such a stacked body 23 as shown in the figure, and constitute a coplanar transmission line.
[0041]
The conductive intermediate ground pattern 21 is also formed in the first via hole 22a of the second polyimide film 22, where it is electrically connected to the first conductive ground layer 12. Similarly, the second conductive ground layer 14 is also formed in the second via hole 20 a of the first polyimide film 20, and is electrically connected to the conductive intermediate ground pattern 21 there.
[0042]
FIG. 7A is an enlarged plan view of this high-frequency circuit board when viewed from the same main surface side as FIG. 6, and FIG. 7B is a view when viewed from the main surface opposite to the above. It is an enlarged plan view. As shown in FIG. 7B, the second conductive line 13 and the second conductive ground layer 14 are formed on the other main surface of the stacked body 23 so as to form a coplanar transmission line. Is done.
[0043]
As shown in FIG. 7A, the second conductive pad 13a fits in the opening 12a also in the present embodiment, so that the second conductive pad 13a and the first conductive ground layer 12 Since no lap portion is generated and the stray capacitance caused by the overlap portion can be eliminated, the transmission loss of the high-frequency signal can be reduced as compared with the related art.
[0044]
FIG. 8 is a cross-sectional view taken along the line II of FIG. As can be understood from the figure, a third via hole 23a is formed in the stacked body 23, a second conductive pad 13a is formed on the inner surface of the third via hole 23a, and the third via hole 23a is formed through the third via hole 23a. And is electrically connected to the first conductive pad 11a.
[0045]
Further, in the present embodiment, when viewed from above the stacked body 23, a part 21a of the conductive intermediate ground pattern 21 is directed toward the third via hole 23a while overlapping with the first and second conductive lines 11 and 13. To get closer. The part 21a preferably projects into the opening 12a and approaches the third via hole 23a when viewed from above the stacked body 23. Further, a distance d between a part 21a of the third via hole 23a and the third via hole 23a. ₀ Is d ₁ (Distance between the edge of first conductive pad 11a and via hole 23a) + d ₂ (The distance between the first conductive pad 11a and the opening 12a). In the present embodiment, d ₁ Is about 25 μm and d ₂ Is about 70 μm, so d ₀ Is preferably about 95 μm or less. d ₀ Is set to 95 μm or less depending on what value the characteristic impedance in the third via hole 23a described later is designed.
[0046]
According to the above structure, the opposed capacitance C as shown ₁ ~ C ₄ Is formed, and the capacitance of the lines (the first and second conductive lines 11 and 13) near the third via hole 23a and the lines (the second conductive pads 13a) therein are increased, so that the characteristic impedance of the lines is reduced. Become like This makes it possible to keep the characteristic impedance constant along the path of the first conductive line 11 → the second conductive pad 13 a → the second conductive line 13, thereby preventing mismatching of the characteristic impedance in the third via hole 23 a. And a reduction in signal transmission loss can be prevented.
[0047]
As shown in FIG. 9, the conductive intermediate ground pattern 21 may be approached toward the via hole 23a so as not to overlap the first and second conductive lines 11 and 13. However, in this case, the opposing capacitance C between the conductive intermediate ground pattern 21 and the first conductive line 11 (or the second conductive line 13). ₁ (C ₄ ) Cannot be obtained, so that the above advantages cannot be obtained, which is not preferable. Furthermore, this structure is not preferable because the overlapping portion between the second conductive pad 13a and the conductive intermediate ground pattern 21 simply becomes a floating capacitance.
[0048]
Next, a manufacturing process of the high-frequency circuit board according to the present embodiment will be described with reference to FIGS. 10 (a) to 10 (d) and FIGS. 11 (a) to 11 (b).
[0049]
First, steps required until a structure shown in FIG. First, a resist pattern (not shown) having a wiring-shaped opening is formed on a second polyimide film 22 having a thickness of about 50 μm, and a gold plating layer is electrolessly formed on the surface of the second polyimide film 22 exposed from the opening. It is formed to a thickness of about 30 μm by plating or electrolytic plating. After that, the resist pattern is removed, and the remaining gold plating layer is used as the first conductive line 11 and the first conductive ground layer 12. A first conductive pad 11a is formed in the first conductive line 11, and an opening 12a is formed in the first conductive ground layer 12.
[0050]
Next, as shown in FIG. 10B, the main surface of the second polyimide film 22 on the side where the first conductive ground layer 12 is not formed is irradiated with a laser to evaporate the irradiated portion of the polyimide. Thus, a first via hole 22a having a depth reaching the first conductive ground layer 12 is formed.
[0051]
In addition, in order to form the first via hole 22a, for example, a resist pattern (not shown) is formed on the main surface of the second polyimide film 22, and the second polyimide film 22 is dry-etched using the resist pattern as an etching mask. You may.
[0052]
Subsequently, steps required until a structure shown in FIG. First, a resist pattern (not shown) having an opening in the form of a wiring pattern is formed on the second polyimide film 22 on the side where the first conductive ground layer 12 is not formed. Then, a gold plating layer having a thickness of about 30 μm is formed on the surface of the second polyimide film 22 exposed from the opening of the resist pattern and on the inner surface of the first via hole 22a by electroless plating or electrolytic plating. Next, the resist pattern is removed, and the remaining gold plating layer is used as a conductive intermediate ground pattern 21. As shown in the drawing, the conductive intermediate ground pattern 21 has a portion 21a protruding from other portions, but this portion is a portion approaching the above-described third via hole 23a. The conductive intermediate ground layer 21 is also formed in the first via hole 22a, where it is electrically connected to the first conductive ground layer 12.
[0053]
Next, as shown in FIG. 10D, the first polyimide film 20 having a thickness of about 50 μm is bonded on the second polyimide film 22 and the intermediate ground pattern 21. This joining is performed via an adhesive (not shown).
[0054]
Subsequently, as shown in FIG. 11A, the first polyimide film 20 is irradiated with a laser to evaporate the irradiated portion of the polyimide, thereby forming a second via hole 20a and a third via hole 23a. Of these, the second via hole 20a has a depth reaching the conductive intermediate ground pattern 21. On the other hand, the third via hole 23a is formed to a depth reaching the first conductive pad 11a through the second polyimide fill 22 as well.
[0055]
Instead of using a laser as described above, a resist pattern (not shown) is formed on the first polyimide film 20, and the second via hole 20a and the third via hole 23a are formed by dry etching using the resist pattern as an etching mask. May be formed.
[0056]
Next, steps required until a structure shown in FIG. First, a resist pattern (not shown) having an opening in a wiring pattern shape is formed on the first polyimide film 20. Then, a gold plating layer having a thickness of about 30 μm is formed on the surface of the first polyimide film 20 exposed from the opening of the resist pattern and on the inner surfaces of the second and third via holes 20a and 23a by electroless plating or electrolytic plating. Formed. After that, the resist pattern is removed, and the remaining gold plating layer is used as the second conductive ground layer 14 and the second conductive line 13. The second conductive ground layer 14 is formed in the second via hole 20a together with the opening 14a, and is electrically connected to the conductive intermediate ground layer 21 there. Also, a second conductive pad 13a is formed on the second conductive line 13, and the second conductive pad 13a is also formed in the third via hole 23a, where it is electrically connected to the first conductive pad 11a. Is done.
[0057]
As described above, the high-frequency circuit board according to the present embodiment is completed.
[0058]
(3) Third embodiment
FIGS. 12A and 12B are cross-sectional views illustrating the steps of manufacturing the high-frequency circuit board according to the third embodiment of the present invention. 12 (a) and 12 (b), members already described above are given the same reference numerals as above, and the description thereof will be omitted below.
[0059]
In the present embodiment, as shown in FIGS. 12A and 12B, solder bumps 20 are connected to the high-frequency circuit board prepared in the first embodiment as external connection terminals. Normally, a pad for joining the solder bump 20 is provided on the second conductive line 13 separately. In the present embodiment, the pad is joined to the second conductive pad 13a.
[0060]
As shown in FIG. 12A, the second conductive pad 13a has a concave portion 13b formed on the surface thereof reflecting the tapered shape of the via hole 10a, so that the solder bump 20 is placed on the second conductive pad 13a. Then, the solder bump 20 is automatically guided toward the bottom of the recess 13b by gravity. As a result, as shown in FIG. 12B, the centers of the solder bumps 20 and the second conductive pads 13a can be automatically aligned.
[0061]
By the way, the solder bump 20 has a property similar to that of the open stub (Open Stub). If the size is too large, it becomes difficult to pass a signal having a high frequency. Therefore, the size is preferably as small as possible.
[0062]
According to the present embodiment, even a minute solder bump 20 having a diameter of, for example, about 100 μm is automatically aligned with the second conductive pad 20 as described above. Can be.
[0063]
Note that the same advantages as described above can be obtained by using the high-frequency circuit board prepared in the second embodiment.
[0064]
(4) Application example of the present invention
FIG. 13 is a perspective view of a semiconductor device according to an application example of the present invention.
[0065]
Although there are various application examples of the present invention, a case where the present invention is applied as a substrate for mounting a semiconductor element will be described below.
[0066]
In the semiconductor device shown in FIG. 13, the semiconductor element 30 is mounted on the above-described high-frequency circuit board, and an electrode terminal (not shown) of the semiconductor element 30 and the first transmission line 11 are electrically connected via the gold post 31. Connect. The high-frequency circuit board used in this example may be any of the boards described in the first to third embodiments. Further, if necessary, an underfill resin (not shown) may be poured between the substrate and the semiconductor element 30 to absorb a difference in thermal shrinkage between the substrate and the semiconductor element 30 by the underfill resin. By doing so, it is possible to prevent the connection failure between the gold post 31 and the first transmission line 11.
[0067]
FIG. 14 is a cross-sectional view of the case where a metal cover 32 made of copper or the like is bonded to the high-frequency circuit board to protect the semiconductor element 30. Instead of such a metal cover 32, a technique such as potting or transfer molding may be used to protect the semiconductor element 30 with resin.
[0068]
Further, in this example, as described in the third embodiment, the solder bump 20 as an external connection terminal is joined to the concave portion 13b of the second conductive pad 13a, so that the solder bump 20 and the second conductive pad 13a can be easily aligned, and as a result, the size of the solder bump 20 can be reduced.
[0069]
Further, in this example, since the gold post 31 which is more easily impedance-matched than the bonding wire and the high-frequency circuit board of the present invention are used in combination, a semiconductor device with reduced transmission loss and improved performance is provided. be able to.
[0070]
In the above description, the gold post 31 is electrically connected to the first transmission line 11, but if the gold post is a ground terminal, it may be electrically connected to the first conductive ground layer 12.
[0071]
Hereinafter, features of the present invention will be additionally described.
[0072]
(Supplementary Note 1) A dielectric substrate,
Holes formed in the dielectric substrate,
A first transmission line formed on one surface of the dielectric substrate,
A first conductive pad provided on the first transmission line to close the hole;
A conductive ground layer formed on one surface of the dielectric base material and having an opening surrounding the first transmission line and the first conductive pad;
A second transmission line formed on the other surface of the dielectric substrate,
A second conductive pad provided on the second transmission line and electrically connected to the first conductive pad via the hole;
The high-frequency circuit board, wherein the second conductive pad is accommodated in the opening of the conductive ground layer when viewed from above the dielectric substrate.
[0073]
(Supplementary Note 2) a laminate obtained by sequentially laminating a first dielectric substrate, a conductive intermediate ground pattern, and a second dielectric substrate;
A hole formed in the laminate,
A first transmission line formed on one surface of the laminate,
A first conductive pad provided on the first transmission line to close the hole;
A conductive ground layer formed on one surface of the stacked body and having an opening surrounding the first transmission line and the first conductive pad;
A second transmission line formed on the other surface of the laminate,
A second conductive pad provided on the second transmission line and electrically connected to the first conductive pad via the hole;
When viewed from above the laminate, a portion of the conductive intermediate ground pattern may approach one of the first transmission line and the second transmission line while approaching the hole. High-frequency circuit board characterized.
[0074]
(Supplementary Note 3) When viewed from above the laminate, the part of the conductive intermediate ground pattern projects into the opening of the conductive ground layer and approaches the hole. 2. The high-frequency circuit board according to 1.
[0075]
(Supplementary Note 4) The high-frequency circuit board according to Supplementary note 2 or 3, wherein a part of the conductive intermediate ground pattern approaches the hole at a distance of 95 µm or less.
[0076]
(Supplementary Note 5) The high-frequency circuit board according to any one of Supplementary Notes 2 to 4, wherein the second conductive pad is accommodated in the opening of the ground layer when viewed from above the laminate. .
[0077]
(Supplementary Note 6) The hole has a tapered shape in which the second conductive pad side has a large diameter,
The second conductive pad has a recess reflecting the tapered shape,
The high-frequency circuit board according to any one of supplementary notes 1 to 5, wherein an external connection terminal is joined to a concave portion of the second conductive pad.
[0078]
(Supplementary note 7) The semiconductor device according to any one of supplementary notes 1 to 6, wherein a signal having a frequency of 1 GHz or more flows through the first transmission line.
[0079]
(Supplementary Note 8) A semiconductor element is mounted on the high-frequency circuit board according to any one of Supplementary Notes 1 to 7, and electrodes of the semiconductor element are connected to at least the first transmission line, the second transmission line, and the ground layer. A semiconductor device electrically connected to any one of the semiconductor devices.
[0080]
【The invention's effect】
As described above, according to the present invention, when viewed from above the dielectric substrate, the second conductive pad is accommodated in the opening of the conductive ground layer. The impedance can be prevented from being mismatched in the vicinity of the hole of the dielectric base material, and the transmission loss of the high-frequency signal can be reduced as compared with the related art.
[0081]
Further, a laminated body formed by sequentially laminating a first dielectric substrate, a conductive intermediate ground pattern, and a second dielectric substrate is used, and the conductive intermediate ground pattern is connected to the first transmission line and the second transmission line. By approaching to the hole of the dielectric substrate while overlapping with any one of the lines, it is possible to prevent mismatching of the characteristic impedance in the via hole.
[0082]
Further, the hole is formed in a tapered shape in which the second conductive pad side has a large diameter, and a concave portion reflecting the tapered shape is formed in the second conductive pad, and an external connection terminal is joined to the concave portion. Thus, the positioning between the external connection terminal and the second conductive pad can be easily performed.
[0083]
Further, by configuring a semiconductor device by mounting a semiconductor element on the above-described high-frequency circuit board, the performance of the semiconductor device can be improved.
[Brief description of the drawings]
1 (a) and 1 (b) are enlarged plan views of a high-frequency circuit board according to a conventional example, and FIG. 1 (c) is a cross-sectional view thereof.
FIG. 2 is an enlarged perspective view of the high-frequency circuit board according to the first embodiment of the present invention.
FIGS. 3A and 3B are enlarged plan views of the high-frequency circuit board according to the first embodiment of the present invention.
FIG. 4 is a sectional view of the high-frequency circuit board according to the first embodiment of the present invention.
FIGS. 5A to 5D are cross-sectional views illustrating a manufacturing process of the high-frequency circuit board according to the first embodiment of the present invention.
FIG. 6 is an enlarged perspective view of a high-frequency circuit board according to a second embodiment of the present invention.
FIGS. 7A and 7B are enlarged plan views of a high-frequency circuit board according to a second embodiment of the present invention.
FIG. 8 is a sectional view of a high-frequency circuit board according to a second embodiment of the present invention.
FIG. 9 is an enlarged plan view of a high-frequency circuit board according to a comparative example.
FIGS. 10A to 10D are enlarged perspective views (part 1) illustrating a manufacturing process of the high-frequency circuit board according to the second embodiment of the present invention.
FIGS. 11A and 11B are enlarged perspective views (part 2) illustrating a manufacturing process of the high-frequency circuit board according to the second embodiment of the present invention.
FIGS. 12A and 12B are cross-sectional views illustrating a process of manufacturing a high-frequency circuit board according to a third embodiment of the present invention.
FIG. 13 is a perspective view of a semiconductor device according to an application example of the present invention.
FIG. 14 is a sectional view of a semiconductor device according to an application example of the present invention.
[Explanation of symbols]
1, 10 polyimide film, 1a, 10a, 23a via hole, 2, 11 first conductive line, 2a, 11a first conductive pad, 3, 12 first Conductive ground layer, 3a, 12a, 14a: opening, 4, 13: second conductive line, 5, 14, ... second conductive ground layer, 13b: concave portion, 20: solder Bump, 30 ... Semiconductor element, 31 ... Gold post, 32 ... Metal cover.

Claims

A dielectric substrate,
Holes formed in the dielectric substrate,
A first transmission line formed on one surface of the dielectric substrate,
A first conductive pad provided on the first transmission line to close the hole;
A conductive ground layer formed on one surface of the dielectric base material and having an opening surrounding the first transmission line and the first conductive pad;
A second transmission line formed on the other surface of the dielectric substrate,
A second conductive pad provided on the second transmission line and electrically connected to the first conductive pad via the hole;
The high-frequency circuit board, wherein the second conductive pad is accommodated in the opening of the conductive ground layer when viewed from above the dielectric substrate.

A laminate obtained by sequentially laminating a first dielectric substrate, a conductive intermediate ground pattern, and a second dielectric substrate;
A hole formed in the laminate,
A first transmission line formed on one surface of the laminate,
A first conductive pad provided on the first transmission line to close the hole;
A conductive ground layer formed on one surface of the stacked body and having an opening surrounding the first transmission line and the first conductive pad;
A second transmission line formed on the other surface of the laminate,
A second conductive pad provided on the second transmission line and electrically connected to the first conductive pad via the hole;
When viewed from above the laminate, a portion of the conductive intermediate ground pattern may approach one of the first transmission line and the second transmission line while approaching the hole. High-frequency circuit board characterized.

3. The device according to claim 2, wherein the portion of the conductive intermediate ground pattern protrudes into the opening of the conductive ground layer and approaches the hole when viewed from above the stacked body. 4. High frequency circuit board.

The hole has a tapered shape in which the second conductive pad side has a large diameter,
The second conductive pad has a recess reflecting the tapered shape,
4. The high-frequency circuit board according to claim 1, wherein an external connection terminal is joined to a concave portion of the second conductive pad. 5.

A semiconductor element is mounted on the high-frequency circuit board according to claim 1, and an electrode of the semiconductor element is connected to at least one of the first transmission line, the second transmission line, and the ground layer. A semiconductor device which is electrically connected.