JP2004037213A - Semiconductor package, manufacturing method therefor, and inspection method for semiconductor package - Google Patents

Semiconductor package, manufacturing method therefor, and inspection method for semiconductor package Download PDF

Info

Publication number
JP2004037213A
JP2004037213A JP2002193892A JP2002193892A JP2004037213A JP 2004037213 A JP2004037213 A JP 2004037213A JP 2002193892 A JP2002193892 A JP 2002193892A JP 2002193892 A JP2002193892 A JP 2002193892A JP 2004037213 A JP2004037213 A JP 2004037213A
Authority
JP
Japan
Prior art keywords
inspection
semiconductor package
signal
interposer
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002193892A
Other languages
Japanese (ja)
Inventor
Toshiya Eguchi
江口　俊哉
Kohei Ikawa
居川　幸平
Masahiro Ueno
上野　正広
Hiroyoshi Hashino
橋野　弘義
Yukari Hama
濱　由香里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2002193892A priority Critical patent/JP2004037213A/en
Publication of JP2004037213A publication Critical patent/JP2004037213A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To shorten inspection time without increasing the number of terminals for inspection. <P>SOLUTION: This semiconductor package has a semiconductor chip mounted on an interposer 100 and a plurality of input/ output terminals 103. This semiconductor package is characterized by being equipped with a transmitting/ receiving coil 104 for transmitting and receiving inspection signals. A manufacturing method of the semiconductor package is provided. Transmission and reception of signals for inspection are performed by electromagnetic action via the transmitting/ receiving coil 104. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージ及び半導体パッケージの検査装置並びに半導体パッケージの検査方法に関し、詳しくは、検査用の端子数を増加させることなく、検査時間を短縮できる半導体パッケージ及び半導体パッケージの検査装置並びに半導体パッケージの検査方法に関する。
【０００２】
【従来の技術】
半導体回路のパッケージ形態には、ＳＯＰ、ＱＦＰ、ＢＧＡ、ＣＳＰなどがあり、複数の半導体チップを一つにパッケージングしたＭＣＰ（マルチプルパッケージ）やＭＣＭ（マルチチップモジュール）などもある。
【０００３】
かかる半導体パッケージは、一般には、インターポーザーの上面に複数の半導体チップを搭載しており、下面に複数の半導体チップに信号を送る入出力端子が設けられている。
【０００４】
半導体パッケージは、組み立てられた後に、パッケージ内部のＩＣチップ機能、ＩＣチップとインターポーザーの接続、インターポーザーの配線などの不良検出を目的に、出荷前のテストが行われる。
【０００５】
このテストは従来、パッケージの入出力端子から試験用ソケットなどを介して電気的信号を外部試験装置との間で送受信することにより行われるが、一般的に入出力端子数が多いほどテスト時間を短縮できる。
【０００６】
そして、テストにかかるコストは一般的に高価であるので、テスト時間を短縮することは、この半導体のコスト削減となる上に、不良の検出率も高くすることができる。例えば１本の検査用ピンを増やすだけで、検査時間を半分に短縮することができたり、同じ時間の検査でも大幅に不良の検出率を高められる場合もある。このためピン数を１本でも増加したいという要請がある。
【０００７】
しかし、テスト専用端子などを追加して入出力端子数を増やすことは、パッケージの材料コスト、および製造コストを増加させると共にパッケージ自体のサイズも大きくする必要が発生することもあるので、できる限り入出力端子数は増やしたくない。
【０００８】
【発明が解決しようとする課題】
そこで本発明の課題は、検査用の端子数を増加させることなく、検査時間を短縮できる半導体パッケージ、その製造方法及び半導体パッケージの検査方法を提供することにある。
【０００９】
本発明の他の課題は、入出力端子は実際に使用する端子のみで作成されていてもテスト時間が短縮できる半導体パッケージ、その製造方法及び半導体パッケージの検査方法を提供することにある。
【００１０】
【発明を解決するための手段】
上記課題は、以下の各発明によって解決される。
【００１１】
（請求項１）インターポーザー上に半導体チップを搭載し、複数の入出力端子を有する半導体パッケージにおいて、検査信号を送受信するための送受信コイルを備えたことを特徴とする半導体パッケージ。
【００１２】
（請求項２）前記送受信コイルが、前記インターポーザーの上面の周縁部に設けられたことを特徴とする請求項１記載の半導体パッケージ。
【００１３】
（請求項３）前記送受信コイルが、インターポーザーの複数層に亘って設けられたことを特徴とする請求項１又は２記載の半導体パッケージ。
【００１４】
（請求項４）前記複数の入出力端子が、実装用入出力端子および検査用入出力端子であることを特徴とする請求項１、２又は３記載の半導体パッケージ。
【００１５】
（請求項５）インターポーザー上に半導体チップを搭載し、複数の入出力端子を設ける半導体パッケージの製造方法において、前記インターポーザー上に銅配線を形成して検査用の入出力信号を送受信するための送受信コイルを設けることを特徴とする半導体パッケージの製造方法。
【００１６】
（請求項６）前記送受信コイルが、前記インターポーザーの上面の周縁部に設けられることを特徴とする請求項５記載の半導体パッケージの製造方法。
【００１７】
（請求項７）前記送受信コイルが、インターポーザーの複数層に亘って設けられることを特徴とする請求項５又は６記載の半導体パッケージの製造方法。
【００１８】
（請求項８）前記複数の入出力端子が、実装用入出力端子および検査用入出力端子であることを特徴とする請求項５、６又は７記載の半導体パッケージの製造方法。
【００１９】
（請求項９）インターポーザー上に半導体チップを搭載し、複数の入出力端子を有し、検査用の入出力信号を送受信するための送受信コイルを備えた半導体パッケージの検査方法であって、前記送受信コイルを介して、検査用の信号の送受信を電磁的作用により行うことを特徴とする半導体パッケージの検査方法。
【００２０】
（請求項１０）インターポーザー上に半導体チップを搭載し、複数の入出力端子を有する半導体パッケージにおいて、前記半導体パッケージが検査用の信号を送信するための発光素子と検査用の信号を受信するための受光素子を備えたことを特徴とする半導体パッケージ。
【００２１】
（請求項１１）インターポーザー上に半導体チップを搭載し、複数の入出力端子を設ける半導体パッケージの製造方法において、前記半導体パッケージに検査用の信号を送信するための発光素子と検査用の信号を受信するための受光素子を設けることを特徴とする半導体パッケージの製造方法。
【００２２】
（請求項１２）インターポーザー上に半導体チップを搭載し、複数の入出力端子を設ける半導体パッケージの製造方法において、前記インターポーザーの上面に半導体チップを埋設固定すると共に開口部を残してモールド層を形成し、該モールド層の開口部に検査用の信号を送信するための発光素子と検査用の信号を受信するための受光素子を設けることを特徴とする半導体パッケージの製造方法。
【００２３】
（請求項１３）インターポーザー上に半導体チップを搭載し、複数の入出力端子を有し、検査用の信号を送信するための発光素子と検査用の信号を受信するための受光素子を備えた半導体パッケージの検査方法であって、検査用の信号の送受信を光により行うことを特徴とする半導体パッケージの検査方法。
【００２４】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。
【００２５】
（第１の実施の形態）
図１は本発明の半導体パッケージの第１の実施の形態を示す図であり、同図において、１は半導体パッケージであり、１００はインターポーザーで、該インターポーザー１００の上面に半導体チップであるＣＰＵ１０１と１又は２以上のメモリ１０２を搭載している。
【００２６】
１０３はインターポーザー１００の下面にボール半田で形成される複数の入出力端子であり、該入出力端子１０３は、実装用外部端子であってもよいが、実装用外部端子以外に検査用端子を含んでもよい。本発明では検査用端子はより少ない方が好ましく、少ない検査用端子数であっても後述の送受信コイルの作用によって検査が行える。
【００２７】
ＣＰＵ１０１とメモリ１０２とは、図示しないボンディングワイヤ等の方法によりインターポーザー１００の回路部分に導通可能に接続されている。
【００２８】
１０４は検査信号を送受信する送受信コイルであり、インターポーザー１００の上面の周縁部に設けられることが好ましい。電（磁）波による信号の送受信を効率よく行うため、インターポーザー１００に形成するコイルは、できるだけ外周部（上面周縁部）に設けてコイル内側の面積を大きくすることが好ましい。また、インターポーザー１００の複数層に亘って設けられていることが好ましい。コイル１０４を複数層に亘って設けることにより、コイルの巻回し回数が多くすることができるので、電（磁）波による信号の送受信を効率よく行うことができるからである。
【００２９】
図１において、１０５は変復調回路部であり、インターポーザー１００内に形成される。変復調回路部１０５は送受信コイル１０４の入出力と接続されている。
【００３０】
上記半導体パッケージの製造方法は、インターポーザー１００上に半導体チップであるＣＰＵ１０１とメモリ１０２を搭載する工程、該インターポーザーの下面に複数の入出力端子を設ける工程を基本的に含む。ＣＰＵ１０１とメモリ１０２を搭載する場合、製法によってはこれらのチップの上面を樹脂でモールドすることも好ましい。ワイヤボンド法の場合はモールドするのが好ましく、フリップチップの場合はモールドを要しない。
【００３１】
インターポーザー１００は各チップ間の接続と実装用入出力端子への配線を行っている。インターポーザー１００はガラスエポキシ材料などでできた多層に積層された、いわゆるプリント基板が用いられる。インターポーザー１００の各層毎の回路はエッチング又は固着により銅配線を形成する。
【００３２】
本発明の送受信コイル１０４は、インターポーザー１００上に銅配線を形成して設けられる。送受信コイル１０４が、半導体チップの外周部に設けられることが好ましく、また送受信コイル１０４は、インターポーザーの複数層に亘って設けられることが好ましい。
【００３３】
次に、上記半導体パッケージの検査方法について説明する。
【００３４】
本発明の半導体パッケージの検査方法は、図１に示すような検査用の入出力信号を送受信するための送受信コイル１０４を備えた半導体パッケージの検査方法であり、前記送受信コイル１０４を介して、検査用の信号の送受信を電磁的作用により行うことを特徴とする。
【００３５】
以下に、上記半導体パッケージの検査方法の一例を図２に基づいて説明する。
【００３６】
図２において、半導体パッケージ１は、送受信コイル１０４、変復調回路部１０５、ＣＰＵ１０１、メモリ１０２を備えている。
【００３７】
１０６は信号送受信部であり、検査用針１０７に接続される。検査用針１０７は半導体パッケージ１の下部に形成されている検査用端子に接続され、その検査用針１０７は検査装置２００に接続されている。
【００３８】
従って、この検査例は、従来の検査針を用いた有接触の検査方法に、送受信コイル１０４による無接触検査法を組み合わせた例である。
【００３９】
検査装置２００は、送受信コイル２０１、変復調回路部２０２、ＣＰＵ２０３、表示部２０４を備えている。２０５は前記検査用針１０７に接続される信号送受信部であり、２０６は電源部である。
【００４０】
電源部２０６の電源を入れ、生成した信号を変復調回路部１０２で変調して検査用信号として送受信コイル２０１に通電する。
【００４１】
送受信コイル２０１には検査用信号が電流として通電されることにより電磁波（誘導電磁波）が発生する。
【００４２】
送受信コイル２０１に電磁波が発生すると、検査装置２００の送受信コイル２０１の近傍に位置する半導体パッケージ１の送受信コイル１０４に磁束の変化が生じ、結果として送受信コイル１０４に誘導電流が発生する。
【００４３】
このように、本発明においては、コイルに通電して発生する誘導電磁波により、検査信号の送受信を行う、即ち、誘導電磁波を送信媒体として検査信号の送受信を行う構成を含む点に特徴がある。
【００４４】
送受信コイル１０４に発生した誘導電流は、変復調回路部１０５で復調され、検査信号として、ＣＰＵ１０１、又はメモリ１０２に送られる。
【００４５】
検査信号がＣＰＵ１０１やメモリ１０２に送られることにより、ＣＰＵ１０１やメモリ１０２は、所定動作がなされる。その後、当該所定動作の結果発生する信号は、変復調回路部１０５により変調され、検査後信号として送受信コイル１０４に通電される。検査後信号が通電された送受信コイル１０４では誘導電磁波が発生する。
【００４６】
半導体パッケージ１の送受信コイル１０４で誘導電磁波が発生すると、検査装置２００の送受信コイル２０１に磁束の変化が生じ、結果として送受信コイル２０１に誘導電流が発生する。
【００４７】
送受信コイル２０１に発生した電流は、変復調回路部２０２で復調され、検査後信号として検出され、必要に応じて表示部２０４に表示される。
【００４８】
一方、検査針１０７を用いた従来の検査も行う。信号送受信部２０５からの検査信号を検査針１０７を介して信号送受信部１０６に送り、ＣＰＵ１０１やメモリ１０２に検査信号を送って、検査後信号を信号送受信部１０６に戻し、信号送受信部２０５に戻して検査を行う。
【００４９】
上述の態様では、検査装置と半導体パッケージの間の検査用の信号の送受を電磁波で行うことにより、半導体パッケージ表面には特に検査用の信号を入出力するための端子を設ける必要がない。また従来の入出力端子の中で、検査用端子の数を減少することができる。
【００５０】
なお、上記の態様では、検査針を用いる従来法に、送受信コイルを用いる無接触検査法を組み合わせる検査法を説明したが、本発明では、送受信コイルを用いる無接触検査法だけでも本発明の目的を達成できる。
【００５１】
（第２の実施の形態）
本発明の半導体パッケージの第２の実施の形態は、図１に示す送受信コイル１０４に代えて、発光素子と受光素子を用いた点に特徴がある。
【００５２】
発光素子と受光素子を設ける態様を図３に基づいて説明する。
【００５３】
図３において、１００はインターポーザーであり、１０１はインターポーザー上にＣＰＵ１０１やメモリ１０２を搭載している。１０３は入出力端子である。３００はＣＰＵ１０１やメモリ１０２を固定するためのモールド層である。
【００５４】
モールド層３００の中央部位には、開口部３０１が設けられ、該開口部３０１に発光素子３０２と受光素子３０３が固定されている。
【００５５】
以下に、本発明の検査方法の例を図４に基づいて説明する。
【００５６】
第１の態様（図２）では、送受信コイルによる電磁波を送信媒体として検査信号あるいは検査後信号の送受信を行っていたが、第２の態様（図４）では光を送信媒体としている点が異なっている。
【００５７】
尚、本発明では、検査用の信号を、検査対象であるＣＰＵやメモリ等の半導体チップに導通する前の信号と後の信号を、それぞれ検査信号と検査後信号として区別している場合がある。
【００５８】
図４において、図２と同一符号の部位は同一の構成であるので、その説明を省略する。
【００５９】
検査装置２００の発光素子２０７は、変復調回路部２０２により作成された検査信号を、光電変換することにより、検査信号を光として送信する、即ち、検査信号に基づいて発光することにより検査信号の送信を行う。
【００６０】
半導体パッケージ１に設けられる受光素子３０３と発光素子３０２は、図３に示すように、半導体パッケージ１の外部から照射される光を受光でき、もしくは半導体パッケージ１の外部に光を発光できるように、半導体パッケージ１の表面に設けられることが好ましい。
【００６１】
また、受光素子３０３及び発光素子３０２は、図４に示すように、変復調回路部１０５に導通可能に接続されている。
【００６２】
発光素子２０７により発光された光を受光した受光素子３０３は、受光した光を光電変換することにより、光として送信された検査信号を電気信号とする。該検査信号は変復調回路部１０５で復調した後、検査信号としてＣＰＵ１０１やメモリ１０２に送られる。
【００６３】
また、ＣＰＵ１０１やメモリ１０２により所定動作がなされた結果発生する信号は、変復調回路部１０５により変調され、検査後信号として発光素子３０２により光電変換され、発光される。
【００６４】
発光素子３０２により発光された光は、検査装置２００の受光素子２０８により受光されることにより、光電変換され、変復調回路部２０２により復調されることにより検査後信号を検出することができる。
【００６５】
この例でも第１の態様と同様に、従来の検査針による検査を併用しているが、詳細な説明は省略する。
【００６６】
このように本発明によると、検査装置と半導体パッケージの間の検査用の信号の送受を光で行うことにより、半導体パッケージの表面（上面）には、特に検査用の信号を入出力するための端子を設けることなく、そして検査用端子の数を従来より減少させて、発光素子と受光素子を設けるだけで検査用の信号の送受ができる。
【００６７】
【発明の効果】
以上、本発明によれば、検査用ピンの数を増加させることなく、検査時間を減少でき、商品価値の高い半導体パッケージ、その製造方法及び半導体パッケージの検査方法を提供することができる。
【００６８】
【図面の簡単な説明】
【図１】本発明の半導体パッケージの第１の実施の形態を示す図
【図２】半導体パッケージの検査方法の一例を説明する図
【図３】本発明の半導体パッケージの第２の実施の形態を示す図
【図４】半導体パッケージの検査方法の一例を説明する図
【符号の説明】
１００：インターポーザー
１０１：ＣＰＵ
１０２：メモリ
１０３：入出力端子
１０４：送受信コイル
１０５：変復調回路部
２００：検査装置
２０１：送受信コイル
２０２：変復調回路部
２０３：ＣＰＵ
２０４：表示部
２０５：信号送受信部
２０６：電源部
２０７：発光素子
２０８：受光素子
３００：モールド層
３０１：開口部
３０２：発光素子
３０３：受光素子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor package, a semiconductor package inspection device, and a semiconductor package inspection method. More specifically, the present invention relates to a semiconductor package, a semiconductor package inspection device, and a semiconductor package capable of reducing an inspection time without increasing the number of terminals for inspection. The inspection method.
[0002]
[Prior art]
The semiconductor circuit package includes SOP, QFP, BGA, CSP, etc., and also includes MCP (multiple package) and MCM (multi-chip module) in which a plurality of semiconductor chips are packaged together.
[0003]
Such a semiconductor package generally has a plurality of semiconductor chips mounted on an upper surface of an interposer, and input / output terminals for transmitting signals to the plurality of semiconductor chips are provided on a lower surface.
[0004]
After the semiconductor package is assembled, a test before shipment is performed for the purpose of detecting defects such as the IC chip function inside the package, the connection between the IC chip and the interposer, and the wiring of the interposer.
[0005]
Conventionally, this test is performed by transmitting and receiving an electrical signal from an input / output terminal of the package to an external test apparatus through a test socket or the like.In general, the larger the number of input / output terminals, the shorter the test time. Can be shortened.
[0006]
Since the cost required for the test is generally high, shortening the test time not only reduces the cost of the semiconductor but also increases the defect detection rate. For example, by simply increasing the number of inspection pins, the inspection time can be reduced by half, or the defect detection rate can be significantly increased even in the same inspection time. Therefore, there is a demand to increase the number of pins even by one.
[0007]
However, increasing the number of input / output terminals by adding dedicated test terminals increases the material cost and manufacturing cost of the package, and sometimes it is necessary to increase the size of the package itself. I do not want to increase the number of output terminals.
[0008]
[Problems to be solved by the invention]
SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor package capable of shortening an inspection time without increasing the number of terminals for inspection, a method of manufacturing the same, and an inspection method of the semiconductor package.
[0009]
Another object of the present invention is to provide a semiconductor package which can reduce the test time even if the input / output terminals are formed only of the terminals actually used, a method of manufacturing the semiconductor package, and a method of inspecting the semiconductor package.
[0010]
[Means for Solving the Invention]
The above object is achieved by the following inventions.
[0011]
(1) A semiconductor package having a semiconductor chip mounted on an interposer and having a plurality of input / output terminals, comprising a transmission / reception coil for transmitting / receiving a test signal.
[0012]
(2) The semiconductor package according to (1), wherein the transmission / reception coil is provided on a peripheral portion of an upper surface of the interposer.
[0013]
(3) The semiconductor package according to (1) or (2), wherein the transmission / reception coil is provided over a plurality of layers of the interposer.
[0014]
(4) The semiconductor package according to (1), (2) or (3), wherein the plurality of input / output terminals are a mounting input / output terminal and an inspection input / output terminal.
[0015]
(Claim 5) In a method of manufacturing a semiconductor package in which a semiconductor chip is mounted on an interposer and a plurality of input / output terminals are provided, a copper wiring is formed on the interposer to transmit / receive an input / output signal for inspection. A method for manufacturing a semiconductor package, comprising:
[0016]
(6) The method of manufacturing a semiconductor package according to (5), wherein the transmission / reception coil is provided on a peripheral portion of an upper surface of the interposer.
[0017]
(7) The method of manufacturing a semiconductor package according to (5) or (6), wherein the transmitting / receiving coil is provided over a plurality of layers of the interposer.
[0018]
(8) The method for manufacturing a semiconductor package according to (5), (6) or (7), wherein the plurality of input / output terminals are a mounting input / output terminal and an inspection input / output terminal.
[0019]
(Claim 9) A method of inspecting a semiconductor package comprising a semiconductor chip mounted on an interposer, a plurality of input / output terminals, and a transmitting / receiving coil for transmitting / receiving an input / output signal for inspection. A method for inspecting a semiconductor package, comprising transmitting and receiving an inspection signal by electromagnetic action via a transmission / reception coil.
[0020]
In a semiconductor package having a semiconductor chip mounted on an interposer and having a plurality of input / output terminals, the semiconductor package is for transmitting a signal for inspection and receiving a signal for inspection. A semiconductor package, comprising: the light receiving element according to (1).
[0021]
(Claim 11) In a method of manufacturing a semiconductor package in which a semiconductor chip is mounted on an interposer and a plurality of input / output terminals are provided, a light emitting element for transmitting a signal for inspection and a signal for inspection to the semiconductor package are provided. A method for manufacturing a semiconductor package, comprising providing a light receiving element for receiving.
[0022]
(Claim 12) In a method of manufacturing a semiconductor package in which a semiconductor chip is mounted on an interposer and a plurality of input / output terminals are provided, the semiconductor chip is embedded and fixed on an upper surface of the interposer, and a mold layer is formed while leaving an opening. A method of manufacturing a semiconductor package, comprising: forming a light emitting element for transmitting a signal for inspection and a light receiving element for receiving a signal for inspection in an opening of the mold layer.
[0023]
(Claim 13) A semiconductor chip is mounted on an interposer, a plurality of input / output terminals are provided, and a light emitting element for transmitting a signal for inspection and a light receiving element for receiving a signal for inspection are provided. A method for inspecting a semiconductor package, wherein transmission and reception of an inspection signal are performed by light.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0025]
(First Embodiment)
FIG. 1 is a view showing a first embodiment of a semiconductor package according to the present invention. In FIG. 1, reference numeral 1 denotes a semiconductor package, 100 denotes an interposer, and a CPU 101 which is a semiconductor chip is provided on an upper surface of the interposer 100. And one or two or more memories 102.
[0026]
Reference numeral 103 denotes a plurality of input / output terminals formed on the lower surface of the interposer 100 by ball solder. The input / output terminals 103 may be external terminals for mounting, but may be terminals for inspection other than the external terminals for mounting. May be included. In the present invention, it is preferable that the number of the inspection terminals is smaller. Even if the number of the inspection terminals is small, the inspection can be performed by the operation of the transmitting / receiving coil described later.
[0027]
The CPU 101 and the memory 102 are conductively connected to the circuit portion of the interposer 100 by a method such as a bonding wire (not shown).
[0028]
Reference numeral 104 denotes a transmission / reception coil for transmitting / receiving a test signal, and is preferably provided on a peripheral portion of the upper surface of the interposer 100. In order to efficiently transmit and receive signals using electromagnetic (magnetic) waves, it is preferable that the coil formed in the interposer 100 be provided on the outer peripheral portion (upper peripheral portion) as much as possible to increase the area inside the coil. Further, it is preferable that the interposer 100 be provided over a plurality of layers. By providing the coil 104 over a plurality of layers, the number of windings of the coil can be increased, so that transmission and reception of signals by electromagnetic waves can be performed efficiently.
[0029]
In FIG. 1, reference numeral 105 denotes a modulation / demodulation circuit, which is formed in the interposer 100. The modulation / demodulation circuit unit 105 is connected to the input / output of the transmission / reception coil 104.
[0030]
The semiconductor package manufacturing method basically includes a step of mounting the CPU 101 and the memory 102, which are semiconductor chips, on the interposer 100 and a step of providing a plurality of input / output terminals on the lower surface of the interposer 100. When the CPU 101 and the memory 102 are mounted, it is preferable to mold the upper surfaces of these chips with resin depending on the manufacturing method. In the case of a wire bonding method, it is preferable to mold, and in the case of a flip chip, no molding is required.
[0031]
The interposer 100 performs connection between each chip and wiring to mounting input / output terminals. As the interposer 100, a so-called printed board that is laminated in multiple layers made of a glass epoxy material or the like is used. The circuit for each layer of the interposer 100 forms a copper wiring by etching or fixing.
[0032]
The transmission / reception coil 104 of the present invention is provided by forming a copper wiring on the interposer 100. The transmitting / receiving coil 104 is preferably provided on the outer peripheral portion of the semiconductor chip, and the transmitting / receiving coil 104 is preferably provided over a plurality of layers of the interposer.
[0033]
Next, a method for inspecting the semiconductor package will be described.
[0034]
The semiconductor package inspection method of the present invention is a semiconductor package inspection method including a transmission / reception coil 104 for transmitting and receiving an input / output signal for inspection as shown in FIG. The transmission and reception of signals for use are performed by electromagnetic action.
[0035]
Hereinafter, an example of the inspection method of the semiconductor package will be described with reference to FIG.
[0036]
2, the semiconductor package 1 includes a transmission / reception coil 104, a modulation / demodulation circuit unit 105, a CPU 101, and a memory 102.
[0037]
Reference numeral 106 denotes a signal transmission / reception unit, which is connected to the inspection needle 107. The inspection needle 107 is connected to an inspection terminal formed below the semiconductor package 1, and the inspection needle 107 is connected to the inspection device 200.
[0038]
Therefore, this inspection example is an example in which a non-contact inspection method using the transmission / reception coil 104 is combined with a conventional contact inspection method using an inspection needle.
[0039]
The inspection device 200 includes a transmission / reception coil 201, a modulation / demodulation circuit unit 202, a CPU 203, and a display unit 204. Reference numeral 205 denotes a signal transmission / reception unit connected to the inspection needle 107, and reference numeral 206 denotes a power supply unit.
[0040]
The power of the power supply unit 206 is turned on, the generated signal is modulated by the modulation / demodulation circuit unit 102, and the signal is supplied to the transmission / reception coil 201 as a test signal.
[0041]
An electromagnetic wave (induced electromagnetic wave) is generated when a test signal is supplied as a current to the transmitting / receiving coil 201.
[0042]
When an electromagnetic wave is generated in the transmission / reception coil 201, a change in magnetic flux occurs in the transmission / reception coil 104 of the semiconductor package 1 located near the transmission / reception coil 201 of the inspection apparatus 200, and as a result, an induced current is generated in the transmission / reception coil 104.
[0043]
As described above, the present invention is characterized in that a test signal is transmitted and received by an induced electromagnetic wave generated by energizing the coil, that is, a test signal is transmitted and received using the induced electromagnetic wave as a transmission medium.
[0044]
The induced current generated in the transmission / reception coil 104 is demodulated by the modulation / demodulation circuit unit 105 and sent to the CPU 101 or the memory 102 as a test signal.
[0045]
When the inspection signal is sent to the CPU 101 or the memory 102, the CPU 101 or the memory 102 performs a predetermined operation. After that, the signal generated as a result of the predetermined operation is modulated by the modulation / demodulation circuit unit 105 and supplied to the transmission / reception coil 104 as a post-test signal. An induced electromagnetic wave is generated in the transmitting / receiving coil 104 to which the signal has been applied after the inspection.
[0046]
When an induced electromagnetic wave is generated in the transmission / reception coil 104 of the semiconductor package 1, a change in magnetic flux occurs in the transmission / reception coil 201 of the inspection apparatus 200, and as a result, an induced current is generated in the transmission / reception coil 201.
[0047]
The current generated in the transmission / reception coil 201 is demodulated by the modulation / demodulation circuit unit 202, detected as a signal after inspection, and displayed on the display unit 204 as necessary.
[0048]
On the other hand, a conventional inspection using the inspection needle 107 is also performed. The inspection signal from the signal transmission / reception unit 205 is sent to the signal transmission / reception unit 106 via the inspection needle 107, the inspection signal is sent to the CPU 101 or the memory 102, the post-inspection signal is returned to the signal transmission / reception unit 106, and the signal is returned to the signal transmission / reception unit 205. Perform inspection.
[0049]
In the above aspect, the transmission and reception of the signal for inspection between the inspection device and the semiconductor package are performed by the electromagnetic wave, so that it is not necessary to provide a terminal for inputting and outputting the signal for inspection particularly on the surface of the semiconductor package. Further, the number of test terminals can be reduced among conventional input / output terminals.
[0050]
In the above-described embodiment, the inspection method in which the non-contact inspection method using the transmission / reception coil is combined with the conventional method using the inspection needle has been described. Can be achieved.
[0051]
(Second embodiment)
The second embodiment of the semiconductor package of the present invention is characterized in that a light emitting element and a light receiving element are used instead of the transmitting and receiving coil 104 shown in FIG.
[0052]
An embodiment in which a light emitting element and a light receiving element are provided will be described with reference to FIG.
[0053]
In FIG. 3, reference numeral 100 denotes an interposer, and 101 includes a CPU 101 and a memory 102 mounted on the interposer. 103 is an input / output terminal. Reference numeral 300 denotes a mold layer for fixing the CPU 101 and the memory 102.
[0054]
An opening 301 is provided at the center of the mold layer 300, and the light emitting element 302 and the light receiving element 303 are fixed to the opening 301.
[0055]
Hereinafter, an example of the inspection method of the present invention will be described with reference to FIG.
[0056]
In the first embodiment (FIG. 2), the transmission and reception of the inspection signal or the post-inspection signal are performed using the electromagnetic wave generated by the transmission / reception coil as the transmission medium, but the second embodiment (FIG. 4) is different in that light is used as the transmission medium. ing.
[0057]
In the present invention, a signal for inspection may be distinguished from a signal before conduction to a semiconductor chip such as a CPU or a memory to be inspected and a signal after the signal as an inspection signal and a signal after inspection, respectively.
[0058]
In FIG. 4, the portions denoted by the same reference numerals as those in FIG. 2 have the same configuration, and thus description thereof will be omitted.
[0059]
The light emitting element 207 of the inspection device 200 transmits the inspection signal as light by photoelectrically converting the inspection signal created by the modulation / demodulation circuit unit 202, that is, transmits the inspection signal by emitting light based on the inspection signal. I do.
[0060]
As shown in FIG. 3, the light receiving element 303 and the light emitting element 302 provided in the semiconductor package 1 can receive light emitted from the outside of the semiconductor package 1 or emit light to the outside of the semiconductor package 1. Preferably, it is provided on the surface of the semiconductor package 1.
[0061]
The light receiving element 303 and the light emitting element 302 are electrically connected to the modulation / demodulation circuit unit 105 as shown in FIG.
[0062]
The light receiving element 303 that has received the light emitted by the light emitting element 207 converts the received light into an electrical signal by converting the received light into an electrical signal. The test signal is demodulated by the modulation / demodulation circuit unit 105 and then sent to the CPU 101 and the memory 102 as a test signal.
[0063]
A signal generated as a result of a predetermined operation performed by the CPU 101 or the memory 102 is modulated by the modulation / demodulation circuit unit 105, photoelectrically converted by the light emitting element 302 as a post-inspection signal, and emitted.
[0064]
The light emitted by the light emitting element 302 is received by the light receiving element 208 of the inspection apparatus 200, is photoelectrically converted, and is demodulated by the modulation / demodulation circuit unit 202, so that a post-inspection signal can be detected.
[0065]
In this example, similarly to the first embodiment, the inspection using the conventional inspection needle is also used, but detailed description is omitted.
[0066]
As described above, according to the present invention, transmission and reception of a signal for inspection between the inspection apparatus and the semiconductor package are performed by light, so that a signal for inputting / outputting a signal for inspection particularly on the surface (upper surface) of the semiconductor package is provided. A signal for inspection can be transmitted and received only by providing a light emitting element and a light receiving element without providing a terminal and reducing the number of inspection terminals as compared with the conventional case.
[0067]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a semiconductor package having a high commercial value that can reduce the inspection time without increasing the number of inspection pins, a method of manufacturing the semiconductor package, and a method of inspecting the semiconductor package.
[0068]
[Brief description of the drawings]
FIG. 1 is a view showing a first embodiment of a semiconductor package of the present invention; FIG. 2 is a view for explaining an example of an inspection method of a semiconductor package; FIG. 3 is a second embodiment of a semiconductor package of the present invention; FIG. 4 illustrates an example of a semiconductor package inspection method.
100: Interposer 101: CPU
102: memory 103: input / output terminal 104: transmission / reception coil 105: modulation / demodulation circuit unit 200: inspection apparatus 201: transmission / reception coil 202: modulation / demodulation circuit unit 203: CPU
204: display section 205: signal transmitting / receiving section 206: power supply section 207: light emitting element 208: light receiving element 300: mold layer 301: opening 302: light emitting element 303: light receiving element

Claims (13)

インターポーザー上に半導体チップを搭載し、複数の入出力端子を有する半導体パッケージにおいて、検査信号を送受信するための送受信コイルを備えたことを特徴とする半導体パッケージ。A semiconductor package having a semiconductor chip mounted on an interposer and having a plurality of input / output terminals, comprising a transmission / reception coil for transmitting / receiving a test signal. 前記送受信コイルが、前記インターポーザーの上面の周縁部に設けられたことを特徴とする請求項１記載の半導体パッケージ。The semiconductor package according to claim 1, wherein the transmission / reception coil is provided on a peripheral portion of an upper surface of the interposer. 前記送受信コイルが、インターポーザーの複数層に亘って設けられたことを特徴とする請求項１又は２記載の半導体パッケージ。The semiconductor package according to claim 1, wherein the transmission / reception coil is provided over a plurality of layers of the interposer. 前記複数の入出力端子が、実装用入出力端子および検査用入出力端子であることを特徴とする請求項１、２又は３記載の半導体パッケージ。4. The semiconductor package according to claim 1, wherein the plurality of input / output terminals are a mounting input / output terminal and an inspection input / output terminal. インターポーザー上に半導体チップを搭載し、複数の入出力端子を設ける半導体パッケージの製造方法において、前記インターポーザー上に銅配線を形成して検査用の入出力信号を送受信するための送受信コイルを設けることを特徴とする半導体パッケージの製造方法。In a semiconductor package manufacturing method in which a semiconductor chip is mounted on an interposer and a plurality of input / output terminals are provided, a transmission / reception coil for forming a copper wiring on the interposer and transmitting / receiving a test input / output signal is provided. A method for manufacturing a semiconductor package, comprising: 前記送受信コイルが、前記インターポーザーの上面の周縁部に設けられることを特徴とする請求項５記載の半導体パッケージの製造方法。6. The method according to claim 5, wherein the transmission / reception coil is provided on a peripheral portion of an upper surface of the interposer. 前記送受信コイルが、インターポーザーの複数層に亘って設けられることを特徴とする請求項５又は６記載の半導体パッケージの製造方法。The method according to claim 5, wherein the transmission / reception coil is provided over a plurality of layers of the interposer. 前記複数の入出力端子が、実装用入出力端子および検査用入出力端子であることを特徴とする請求項５、６又は７記載の半導体パッケージの製造方法。8. The method according to claim 5, wherein the plurality of input / output terminals are a mounting input / output terminal and an inspection input / output terminal. インターポーザー上に半導体チップを搭載し、複数の入出力端子を有し、検査用の入出力信号を送受信するための送受信コイルを備えた半導体パッケージの検査方法であって、前記送受信コイルを介して、検査用の信号の送受信を電磁的作用により行うことを特徴とする半導体パッケージの検査方法。A method for testing a semiconductor package comprising a semiconductor chip mounted on an interposer, having a plurality of input / output terminals, and a transmission / reception coil for transmitting / receiving a test input / output signal, wherein And a method for inspecting a semiconductor package, wherein transmission and reception of an inspection signal are performed by an electromagnetic action. インターポーザー上に半導体チップを搭載し、複数の入出力端子を有する半導体パッケージにおいて、前記半導体パッケージが検査用の信号を送信するための発光素子と検査用の信号を受信するための受光素子を備えたことを特徴とする半導体パッケージ。In a semiconductor package having a semiconductor chip mounted on an interposer and having a plurality of input / output terminals, the semiconductor package includes a light emitting element for transmitting a signal for inspection and a light receiving element for receiving a signal for inspection. A semiconductor package characterized in that: インターポーザー上に半導体チップを搭載し、複数の入出力端子を設ける半導体パッケージの製造方法において、前記半導体パッケージに検査用の信号を送信するための発光素子と検査用の信号を受信するための受光素子を設けることを特徴とする半導体パッケージの製造方法。In a method of manufacturing a semiconductor package in which a semiconductor chip is mounted on an interposer and a plurality of input / output terminals are provided, a light emitting element for transmitting a signal for inspection to the semiconductor package and a light receiving element for receiving a signal for inspection A method for manufacturing a semiconductor package, comprising providing an element. インターポーザー上に半導体チップを搭載し、複数の入出力端子を設ける半導体パッケージの製造方法において、前記インターポーザーの上面に半導体チップを埋設固定すると共に開口部を残してモールド層を形成し、該モールド層の開口部に検査用の信号を送信するための発光素子と検査用の信号を受信するための受光素子を設けることを特徴とする半導体パッケージの製造方法。In a method of manufacturing a semiconductor package in which a semiconductor chip is mounted on an interposer and a plurality of input / output terminals are provided, the semiconductor chip is embedded and fixed on an upper surface of the interposer, and a mold layer is formed while leaving an opening. A method of manufacturing a semiconductor package, comprising: providing a light emitting element for transmitting a signal for inspection and a light receiving element for receiving a signal for inspection in an opening of a layer. インターポーザー上に半導体チップを搭載し、複数の入出力端子を有し、検査用の信号を送信するための発光素子と検査用の信号を受信するための受光素子を備えた半導体パッケージの検査方法であって、検査用の信号の送受信を光により行うことを特徴とする半導体パッケージの検査方法。Inspection method of a semiconductor package having a semiconductor chip mounted on an interposer, having a plurality of input / output terminals, and having a light emitting element for transmitting a signal for inspection and a light receiving element for receiving a signal for inspection An inspection method of a semiconductor package, wherein transmission and reception of an inspection signal are performed by light.
JP2002193892A 2002-07-02 2002-07-02 Semiconductor package, manufacturing method therefor, and inspection method for semiconductor package Pending JP2004037213A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002193892A JP2004037213A (en) 2002-07-02 2002-07-02 Semiconductor package, manufacturing method therefor, and inspection method for semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002193892A JP2004037213A (en) 2002-07-02 2002-07-02 Semiconductor package, manufacturing method therefor, and inspection method for semiconductor package

Publications (1)

Publication Number Publication Date
JP2004037213A true JP2004037213A (en) 2004-02-05

Family

ID=31702755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002193892A Pending JP2004037213A (en) 2002-07-02 2002-07-02 Semiconductor package, manufacturing method therefor, and inspection method for semiconductor package

Country Status (1)

Country Link
JP (1) JP2004037213A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035644A1 (en) * 2004-09-30 2006-04-06 Keio University Electronic circuit testing apparatus
WO2006095791A1 (en) * 2005-03-07 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Element substrate, inspecting method, and manufacturing method of semiconductor device
KR101407479B1 (en) * 2010-06-10 2014-06-16 에스티에스반도체통신 주식회사 Singulation equipment and singulation method using of optical signal
JP2015169645A (en) * 2014-03-11 2015-09-28 株式会社アドバンテスト Test device and connection unit
CN109585322A (en) * 2018-08-31 2019-04-05 友达光电股份有限公司 Crystal grain detection method and system

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035644A1 (en) * 2004-09-30 2006-04-06 Keio University Electronic circuit testing apparatus
JP2006105630A (en) * 2004-09-30 2006-04-20 Keio Gijuku Electronic circuit
KR101212042B1 (en) 2004-09-30 2012-12-13 각고호우징 게이오기주크 Electronic circuit testing apparatus
US8648614B2 (en) 2004-09-30 2014-02-11 Keio University Electronic circuit testing apparatus
WO2006095791A1 (en) * 2005-03-07 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Element substrate, inspecting method, and manufacturing method of semiconductor device
US7821279B2 (en) 2005-03-07 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Element substrate, inspecting method, and manufacturing method of semiconductor device
US8159257B2 (en) 2005-03-07 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Element substrate, inspecting method, and manufacturing method of semiconductor device
CN102590729A (en) * 2005-03-07 2012-07-18 株式会社半导体能源研究所 Element substrate, inspecting method, and manufacturing method of semiconductor device
US9188631B2 (en) 2005-03-07 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Element substrate, inspecting method, and manufacturing method of semiconductor device
KR101407479B1 (en) * 2010-06-10 2014-06-16 에스티에스반도체통신 주식회사 Singulation equipment and singulation method using of optical signal
JP2015169645A (en) * 2014-03-11 2015-09-28 株式会社アドバンテスト Test device and connection unit
CN109585322A (en) * 2018-08-31 2019-04-05 友达光电股份有限公司 Crystal grain detection method and system

Similar Documents

Publication Publication Date Title
US6512302B2 (en) Apparatus and methods of packaging and testing die
US20030197250A1 (en) Semiconductor device and method of fabricating the same
US6707148B1 (en) Bumped integrated circuits for optical applications
JP3001481B2 (en) Semiconductor device and manufacturing method thereof
WO2008035650A1 (en) Socket, module board, and inspection system using the module board
US20130026589A1 (en) Miniaturization active sensing module and method of manufacturing the same
US6677668B1 (en) Configuration for testing a substrate mounted with a most performance-demanding integrated circuit
JP2004039689A (en) Electronic circuit device
JP2004037213A (en) Semiconductor package, manufacturing method therefor, and inspection method for semiconductor package
KR100687687B1 (en) Multichip module packaging method
JP2005123542A (en) Package structure for semiconductor device and method for packaging
JP4388926B2 (en) Package structure of semiconductor device
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
US20100127384A1 (en) Semiconductor device and connection checking method for semiconductor device
JP3842272B2 (en) Interposer, semiconductor chip mount sub-board and semiconductor package
US6642735B2 (en) Semiconductor package for chip with testing contact pad connected to outside
JP2004311535A (en) Chip-size package semiconductor device
US7420206B2 (en) Interposer, semiconductor chip mounted sub-board, and semiconductor package
JP2006284274A (en) Manufacturing method of semiconductor device
KR0182510B1 (en) Chip scale package using tab tape
JP2901518B2 (en) Multi-chip semiconductor device
US6632996B2 (en) Micro-ball grid array package tape including tap for testing
JP2005109127A (en) Semiconductor package and method for manufacturing the same
JP2004088112A (en) Multichip integrated module
KR100370844B1 (en) Marking method for manufacturing semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070626