JP2004031438A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2004031438A
JP2004031438A JP2002181900A JP2002181900A JP2004031438A JP 2004031438 A JP2004031438 A JP 2004031438A JP 2002181900 A JP2002181900 A JP 2002181900A JP 2002181900 A JP2002181900 A JP 2002181900A JP 2004031438 A JP2004031438 A JP 2004031438A
Authority
JP
Japan
Prior art keywords
oxide film
forming
film
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002181900A
Other languages
Japanese (ja)
Inventor
Kaoru Fujisawa
藤澤 薫
Shinji Uie
宇家 真司
Kaichiro Chiba
千葉 嘉一郎
Maki Saito
斉藤 牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Fujifilm Microdevices Co Ltd
Original Assignee
Fujifilm Microdevices Co Ltd
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Microdevices Co Ltd, Fuji Photo Film Co Ltd filed Critical Fujifilm Microdevices Co Ltd
Priority to JP2002181900A priority Critical patent/JP2004031438A/en
Publication of JP2004031438A publication Critical patent/JP2004031438A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which includes a solid-state image pickup device which is easily made fine with high dimensional accuracy. <P>SOLUTION: In the semiconductor device in which the solid-state image pickup device is formed in a region surrounded with a field oxide film 11, the field oxide film 11 is formed on a gate oxide film 12. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に固体撮像素子の微細化構造およびその製造方法に関する。
【0002】
【従来の技術】
半導体装置の高集積化・高密度化に伴い、固体撮像装置においても、撮像画素数の増加が進んでいるが、画素数の増加に伴い信号電荷の高速転送、すなわち高速駆動への要求から、素子の微細化が進んでいる。
【0003】
固体撮像素子を含む半導体装置は、図1にその一例の平面図を示すように、周辺部に、厚いCVD酸化膜からなるフィールド酸化膜11を形成し、このフィールド酸化膜11で囲まれた素子領域内に光電変換素子と電荷転送素子とが配列される。そして各固体撮像素子のチャネル13はCS(Channel  Stopper)と呼ばれる不純物領域によって分離されている。
【0004】
このような状況の中で、チャネルストッパ14の微細化への要求も高まる一方である。従来、固体撮像素子の製造に際しては、図5(a)乃至(c)にその一例を示すように、p型不純物領域からなるチャネルストッパ14を形成した後、CVD酸化膜からなるフィールド酸化膜11を形成し、この後にゲート酸化膜12を形成し、n型不純物領域からなるチャネルを形成するという方法がとられている。
【0005】
すなわち、図5(a)に示すように、n型シリコン基板1の表面に形成されたpウェル10内にフォトリソグラフィ法で形成したレジストパターンをマスクとして、イオン注入を行い、p型不純物領域からなるチャネルストッパ14を形成する。
【0006】
この後、図5(b)に示すように、CVD法により膜厚400nm程度の酸化シリコン膜を形成し、フォトリソグラフィにより形成したレジストパターンをマスクとしてエッジがテーパ状となるようにエッチングを行い、フィールド酸化膜11を形成する。
【0007】
そして、図5(c)に示すように、酸化シリコン膜12aと窒化シリコン膜12bとの2層構造膜からなるゲート酸化膜12を形成し、n型不純物領域からなるチャネル13を形成するとともにゲート電極を形成する。
【0008】
【発明が解決しようとする課題】
この方法では、フィールド酸化膜の形成後にチャネルストッパ14を形成しているため、チャネルストッパ形成のためのイオン注入用のマスクパターンの形成に際し、フィールド酸化膜11のパターンによる段差に起因して、フィールド酸化膜の近傍では微細なチャネルストッパ14の形成が不可能であるという問題があった。これは素子の微細化に伴い、極めて深刻な問題となっている。
【0009】
また、チャンネルストッパの形成後に、ゲート酸化膜を形成するため、ゲート酸化膜形成のための熱酸化工程において、不純物拡散が進み、高濃度不純物領域であるチャネルストッパ14の横方向の拡散は無視し得ないものとなる。このためチャネルストッパ14のp型不純物が、チャネル13内に拡散し、実効チャネル幅が小さくなるという問題があった。
【0010】
さらに、半導体基板1表面が直接、純度の劣るCVD膜11に接触しているため、ゲート酸化膜形成時などの熱工程で、このCVD膜11に混入している不純物の拡散があり、特性変動の原因となることがあった。また重金属が含有されていることもあり、暗電流の増大を招くことがあった。
【0011】
本発明は前記実情に鑑みてなされたもので、微細化が容易で、寸法精度の高い固体撮像素子を含む半導体装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板表面に、フィールド酸化膜で囲まれた領域に半導体素子を形成してなる半導体装置において、前記半導体素子のゲート酸化膜が前記半導体基板表面のほぼ全体に形成されており、フィールド酸化膜を、ゲート酸化膜上に形成したことを特徴とする。
【0013】
かかる構成によれば、半導体基板とフィールド酸化膜との間には非酸素透過膜、非重金属透過膜である窒化シリコン膜を含むゲート酸化膜が介在しているため、フィールド酸化膜からの不純物の拡散や、重金属の拡散が防止され、製造が容易で信頼性の高いものとなる。
ここでフィールド酸化膜は化学的気相成長(CVD)法で形成するのが望ましい。またBPSG膜やPSG膜のように不純物ドープしたシリコン酸化膜や塗布法によって形成された膜も適用可能である。
【0014】
望ましくは、フィールド酸化膜で囲まれた領域内に、複数の固体撮像素子が形成されており、電荷転送素子のチャネル間に、当該チャネルとは逆導電型の不純物領域からなるチャネルストッパを具備してなることを特徴とする。このような場合、チャネルストッパからチャネルへの横方向拡散が防止され、実効チャネル長の低下を防ぐことが可能となる。
【0015】
また望ましくは、ゲート酸化膜は、半導体基板表面に、熱酸化によって形成された酸化シリコン膜と、酸化シリコン膜上に形成された窒化シリコン膜とで構成されている。このように、基板表面を膜質の良好な熱酸化による酸化シリコン膜で被覆すると共に、この上層をより緻密な窒化シリコン膜で被覆しているため、高耐圧で信頼性の高い固体撮像素子を得ることが可能となる。
【0016】
また本発明の方法では、半導体基板表面の少なくとも固体撮像素子形成領域およびその近傍にゲート酸化膜を形成する工程と、前記ゲート酸化膜を形成した後に、化学的気相成長(CVD)法により酸化シリコン膜を形成し、前記酸化シリコン膜をフォトリソグラフィにより選択的に除去することにより、フィールド酸化膜を形成する工程と、前記フィールド酸化膜で囲まれた素子領域内に固体撮像素子を形成する工程とを含むことを特徴とする。
【0017】
かかる方法によれば、ゲート酸化膜を形成した後に、フィールド酸化膜をCVD法により形成しているため、CVD膜の形成時においても、CVD膜から半導体基板内への不純物の拡散を阻止することができるのみならず、CVD膜の成膜工程などで重金属が含有されているような場合にも基板が重金属に汚染されるのを防止することができる。
【0018】
また望ましくは、固体撮像素子を形成する工程は、このフィールド酸化膜の形成工程に先立ち、チャネルストッパを形成すべく、フィールド酸化膜で囲まれた領域内に、当該チャネルとは逆導電型の不純物領域を形成する工程を含むことを特徴とする。
【0019】
かかる構成によれば、チャネルストッパの形成時にはフィールド酸化膜は形成されていないため、フォーカスマージンが増大し、微細パターンの加工が容易となり、段差に起因するパターンのあわせずれもない。
【0020】
また、半導体基板表面全体に熱酸化膜を含む絶縁膜を形成するようにすれば、CVD膜などのフィールド酸化膜に含有されている不純物に起因する半導体基板の汚染を確実に防止することができる。
【0021】
また、ゲート酸化膜の形成工程は、半導体基板表面に熱酸化膜を形成する工程と、熱酸化膜上に窒化シリコン膜を形成する工程とを含むことを特徴とする。
かかる構成によれば、窒化シリコン膜の形成時には基板表面は熱酸化膜で被覆されており、成膜時における基板表面の損傷を防止し、信頼性の高いゲート酸化膜を形成することが可能となる。
【0022】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しつ説明する。
(第1の実施の形態)
【0023】
本実施形態の半導体装置は、図1乃至3に示すように、n型のシリコン基板1表面に形成されたpウェル10内に、インターライン型を構成するように、フォトダイオードと電荷転送素子とからなる固体撮像素子を形成してなるもので、CVD法により、膜厚500nm程度の酸化シリコン膜からなるフィールド酸化膜11を、酸化シリコン膜12aと窒化シリコン膜12bとの2層膜からなるゲート酸化膜12上に形成している。ここで図1はこの半導体装置の平面構成説明図、図2は図1のA−A断面図、図3はチップの全体概要図である。
【0024】
この構造では、ゲート酸化膜は基板表面全体に、酸化シリコン膜12aと窒化シリコン膜12bとの合計膜厚800nm程度と厚く形成されている。
フィールド酸化膜が、ゲート酸化膜12上に形成されている以外は、図5(a)乃至(c)に示した従来例の固体撮像素子と同様に形成されている。図3は全体概要図である。
【0025】
すなわち、図2および図3に示すように、表面にpウェル10を形成してなるn型シリコン基板1の周縁部にゲート酸化膜12を介して素子分離用のフィールド酸化膜11が形成されており、このフィールド酸化膜11で囲まれた素子形成領域内に、縦型チャネルストッパLCS14が(ここでは互いに平行となるように)配列され、このチャネルストッパ14間にチャネル領域13を形成した電荷転送素子とフォトダイオードとからなる固体撮像素子が配列されている。この電荷転送素子は、このチャネル領域13と、この表面にゲート酸化膜12を介して形成された多結晶シリコン膜からなる電荷転送電極としてのゲート電極15とを具備している。
【0026】
この図では詳細な記載を省略するが、シリコン基板1表面のpウェル10には、複数のフォトダイオードが形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送電極(ゲート電極)が、配列形成される。
【0027】
なお、図1乃至4においては、シリコン基板1内部の素子形成領域の構成、シリコン基板上方の遮光膜、カラーフィルタ、マイクロレンズなどの構成については記載を省略している。また、インターライン型の固体撮像素子以外にも、いわゆるハニカム構造の固体撮像素子にも適用可能であることはいうまでもない。
【0028】
次に、この固体撮像素子の製造工程について、図4(a)乃至(d)を参照しつつ説明する。
まず、図4(a)に示すように、酸素雰囲気中で800〜900℃に加熱し、n型のシリコン基板1表面に、熱酸化により、膜厚30nmの酸化シリコン膜12aを形成する。続いて、化学的気相成長(CVD)法により、膜厚50nmの窒化シリコン膜12bを形成し、2層構造のゲート絶縁膜12を形成する。
【0029】
次いで、レジストを厚さ0.8〜1.4μmとなるように塗布する。そしてフォトリソグラフィにより、所望のマスクを用いて露光し、現像、水洗を行い、所望の開口部を画素間隔でもつレジストパターンを形成する。
【0030】
そしてこのレジストパターンをマスクとして、ドーズ量1×1012〜9×1012/cm、加速電圧50〜100eVでボロンのイオン注入を行い、所望の深さのチャネルストッパ14を形成する。この後同様にして、フォトリソグラフィにより、所望のマスクを用いて露光し、現像、水洗を行い、チャネルストッパ14の両側に幅0.5μmの開口部をもつレジストパターンを形成する。
【0031】
そしてこのレジストパターンをマスクとして、ドーズ量1×1012〜9×1012/cm、加速電圧50〜100eVで、砒素のイオン注入を行い、チャネル13を形成する。(図4(b))
【0032】
次いで、図4(c)に示すように、TEOSとOとの混合ガスを用いた減圧CVD法により膜厚500nmの酸化シリコン膜11sを形成する。この後、レジストを厚さ0.8〜1.4μmとなるように塗布する。そしてフォトリソグラフィにより、所望のマスクを用いて露光し、現像、水洗を行い、レジストパターンRを形成する。
【0033】
そして、図4(d)に示すように、等方性エッチングにより、水平方向にもエッチングを進行させ、なだらかなエッジをもつフィールド酸化膜11を形成する。
【0034】
この固体撮像素子によれば、フィールド酸化膜の形成に先立ち、チャンネルストッパを形成することができるため、フォトリソグラフィにおけるフォーカスマージンが広がり、微細パターンの加工を行うことが可能となる。
【0035】
また、ゲート酸化膜の形成後にチャネルストッパを形成しているため、ゲート酸化膜形成時の熱酸化による拡散の伸びを抑制することができる。特に、チャネルストッパからチャネルへの横方向拡散が防止され、実効チャネル長の低下を防ぐことが可能となる。このようにして、高精度で微細なチャネルストッパおよびチャネルの形成が可能となり、素子の微細化が達成できる。
【0036】
また、チャネルストッパあるいはチャネル形成のためのイオン注入はゲート酸化膜を介してなされ得るため、基板表面の損傷を防ぐことが可能となる。
【0037】
更にまた、半導体基板1(pウェル10)とフィールド酸化膜11との間には緻密な熱酸化で形成した酸化シリコン膜12aと、この上層に形成された窒化シリコン膜12bとを含むゲート酸化膜12が介在しているため、フィールド酸化膜11からの不純物の拡散や、重金属の拡散が防止され、特性変動が抑制され、暗電流も抑制される。
【0038】
また、ゲート酸化膜は、シリコン基板表面に、熱酸化によって形成された酸化シリコン膜12aと、酸化シリコン膜12a上に形成された窒化シリコン膜12bとで構成されており、シリコン基板表面を膜質の良好な酸化シリコン膜12aで被覆すると共に、この上層をより緻密な窒化シリコン膜12bで被覆しているため、高耐圧で信頼性の高い固体撮像素子を得ることが可能となる。
【0039】
なお、前記第1の実施の形態のように、ゲート絶縁膜の膜厚を80nmと厚いもので構成した高耐圧デバイスの場合には、特に熱酸化に要する時間が長いため、拡散長の伸びやフィールド酸化膜から基板への不純物の拡散が問題となるため、特に本発明の構成は有効である。しかし、通常の膜厚のゲート酸化膜を用いた場合にも有効であることはいうまでもない。
また、ゲート電極としては、多結晶シリコン膜のほか金属シリサイド等、他の導電性材料を用いるようにしてもよい。
【0040】
(第2の実施の形態)
次に本発明の第2の実施の形態について説明する。第1の実施の形態では、固体撮像素子について説明したが、トランジスタなど他の半導体装置を用いる場合にも適用可能である。
この場合もCVD膜からの不純物汚染が抑制され、トランジスタのポテンシャル変動などの特性変動が抑制され、信頼性の高い半導体装置を得ることが可能となる。
【0041】
また、本発明は、CCDエリアセンサに、特に有効であるが、この他ラインセンサやCMOSセンサ、論理素子、アナログ素子、バイポーラ素子など他の半導体デバイスにも適用可能である。
【0042】
ここでフィールド酸化膜はCVD法で形成したシリコン酸化膜であるが、BPSG膜やPSG膜のような不純物ドープ膜など塗布法によって形成した場合も、直接形成した場合は、基板が不純物により汚染されるおそれがあるが、本発明の構成により汚染の恐れもなく信頼性の高い半導体装置を形成することが可能となる。
【0043】
また、ゲート酸化膜としては、酸化シリコン膜と窒化シリコン膜との2層膜を用いたが、これに限定されることなく、シリコンカーバイド、イリジウム、酸化イリジウム、オスミウム、ネオジウムなどの非酸素透過膜、重金属非透過膜あるいはこれらの積層膜も適用可能である。
【0044】
【発明の効果】
以上説明してきたように、本発明の半導体装置によれば、チャネルストッパ形成のためのフォトリソ時のフォーカスマージンが広がり、素子の微細化が可能となる。
また、デバイス形成時および使用時において、フィールド酸化膜から基板への不純物の拡散による汚染を抑制することが可能となり、特性変動を防止し、信頼性の高い半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の半導体装置を示す図である。
【図2】本発明の第1の実施の形態の半導体装置を示す図である。
【図3】本発明の第1の実施の形態の半導体装置を示す図である。
【図4】本発明の第1の実施の形態の半導体装置の製造工程を示す図である。
【図5】従来例の半導体装置の製造工程を示す図である。
【符号の説明】
10 シリコン基板
11 フィールド酸化膜
12 ゲート酸化膜
13 チャネル
14 チャネルストッパ
15 ゲート電極
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a miniaturized structure of a solid-state imaging device and a manufacturing method thereof.
[0002]
[Prior art]
With the high integration and high density of semiconductor devices, the number of imaging pixels is also increasing in solid-state imaging devices, but due to the demand for high-speed signal charge transfer, that is, high-speed driving with the increase in the number of pixels, Device miniaturization is progressing.
[0003]
In a semiconductor device including a solid-state imaging element, a field oxide film 11 made of a thick CVD oxide film is formed in the peripheral portion as shown in a plan view of an example in FIG. 1, and the element surrounded by the field oxide film 11 A photoelectric conversion element and a charge transfer element are arranged in the region. The channel 13 of each solid-state imaging device is separated by an impurity region called CS (Channel Stopper).
[0004]
Under such circumstances, the demand for miniaturization of the channel stopper 14 is increasing. Conventionally, when manufacturing a solid-state imaging device, as shown in FIGS. 5A to 5C, after forming a channel stopper 14 made of a p-type impurity region, a field oxide film 11 made of a CVD oxide film. After this, a gate oxide film 12 is formed, and a channel composed of an n-type impurity region is formed.
[0005]
That is, as shown in FIG. 5A, ion implantation is performed using a resist pattern formed by photolithography in a p-well 10 formed on the surface of an n-type silicon substrate 1 as a mask, and the p-type impurity region is removed. A channel stopper 14 is formed.
[0006]
Thereafter, as shown in FIG. 5B, a silicon oxide film having a thickness of about 400 nm is formed by a CVD method, and etching is performed so that the edge is tapered using a resist pattern formed by photolithography as a mask. A field oxide film 11 is formed.
[0007]
Then, as shown in FIG. 5C, a gate oxide film 12 composed of a two-layer structure film of a silicon oxide film 12a and a silicon nitride film 12b is formed, a channel 13 composed of an n-type impurity region is formed, and a gate is formed. An electrode is formed.
[0008]
[Problems to be solved by the invention]
In this method, the channel stopper 14 is formed after the field oxide film is formed. Therefore, when the mask pattern for ion implantation for forming the channel stopper is formed, the field stopper film 14 is caused by a step due to the pattern of the field oxide film 11. There is a problem that it is impossible to form a fine channel stopper 14 in the vicinity of the oxide film. This has become a very serious problem with the miniaturization of elements.
[0009]
Further, since the gate oxide film is formed after the channel stopper is formed, the impurity diffusion proceeds in the thermal oxidation process for forming the gate oxide film, and the lateral diffusion of the channel stopper 14 which is a high concentration impurity region is ignored. It will not be obtained. For this reason, the p-type impurity in the channel stopper 14 diffuses into the channel 13 and the effective channel width is reduced.
[0010]
Further, since the surface of the semiconductor substrate 1 is in direct contact with the CVD film 11 with poor purity, there is a diffusion of impurities mixed in the CVD film 11 during a thermal process such as the formation of a gate oxide film, resulting in characteristic fluctuations. There was a cause. In addition, heavy metals may be contained, which may increase dark current.
[0011]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device including a solid-state imaging device that can be easily miniaturized and has high dimensional accuracy.
[0012]
[Means for Solving the Problems]
The semiconductor device of the present invention is a semiconductor device in which a semiconductor element is formed in a region surrounded by a field oxide film on the surface of the semiconductor substrate, and the gate oxide film of the semiconductor element is formed on almost the entire surface of the semiconductor substrate. The field oxide film is formed on the gate oxide film.
[0013]
According to this configuration, the gate oxide film including the non-oxygen permeable film and the non-heavy metal permeable film silicon nitride film is interposed between the semiconductor substrate and the field oxide film. Diffusion and heavy metal diffusion are prevented, and manufacturing is easy and reliable.
Here, the field oxide film is preferably formed by a chemical vapor deposition (CVD) method. Further, a silicon oxide film doped with impurities, such as a BPSG film or a PSG film, or a film formed by a coating method is also applicable.
[0014]
Desirably, a plurality of solid-state imaging devices are formed in a region surrounded by a field oxide film, and a channel stopper made of an impurity region having a conductivity type opposite to that of the channel is provided between the channels of the charge transfer device. It is characterized by. In such a case, lateral diffusion from the channel stopper to the channel is prevented, and a reduction in effective channel length can be prevented.
[0015]
Desirably, the gate oxide film is composed of a silicon oxide film formed on the surface of the semiconductor substrate by thermal oxidation and a silicon nitride film formed on the silicon oxide film. Thus, the substrate surface is covered with a silicon oxide film formed by thermal oxidation with good film quality, and the upper layer is covered with a denser silicon nitride film, so that a solid-state imaging device with high withstand voltage and high reliability is obtained. It becomes possible.
[0016]
In the method of the present invention, a gate oxide film is formed at least on the surface of the semiconductor substrate and in the vicinity thereof, and after the gate oxide film is formed, the oxide is oxidized by chemical vapor deposition (CVD). Forming a silicon film and selectively removing the silicon oxide film by photolithography to form a field oxide film; and forming a solid-state imaging device in an element region surrounded by the field oxide film It is characterized by including.
[0017]
According to this method, since the field oxide film is formed by the CVD method after the gate oxide film is formed, the diffusion of impurities from the CVD film into the semiconductor substrate can be prevented even when the CVD film is formed. In addition, it is possible to prevent the substrate from being contaminated by heavy metal even when heavy metal is contained in the CVD film forming process or the like.
[0018]
Desirably, the step of forming the solid-state imaging device includes an impurity having a conductivity type opposite to that of the channel in a region surrounded by the field oxide film in order to form a channel stopper prior to the step of forming the field oxide film. The method includes a step of forming a region.
[0019]
According to this configuration, since the field oxide film is not formed when the channel stopper is formed, the focus margin is increased, the fine pattern can be easily processed, and there is no pattern misalignment due to the step.
[0020]
Further, if an insulating film including a thermal oxide film is formed on the entire surface of the semiconductor substrate, contamination of the semiconductor substrate due to impurities contained in a field oxide film such as a CVD film can be reliably prevented. .
[0021]
The step of forming the gate oxide film includes a step of forming a thermal oxide film on the surface of the semiconductor substrate and a step of forming a silicon nitride film on the thermal oxide film.
According to such a configuration, the surface of the substrate is covered with the thermal oxide film when the silicon nitride film is formed, and it is possible to prevent damage to the substrate surface during the film formation and to form a highly reliable gate oxide film. Become.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
[0023]
As shown in FIGS. 1 to 3, the semiconductor device of this embodiment includes a photodiode, a charge transfer element, and a p-type well 10 formed on the surface of an n-type silicon substrate 1 so as to form an interline type. A field imaging film 11 made of a silicon oxide film having a thickness of about 500 nm is formed by a CVD method, and a gate made of a two-layer film of a silicon oxide film 12a and a silicon nitride film 12b. It is formed on the oxide film 12. Here, FIG. 1 is an explanatory diagram of a plan configuration of the semiconductor device, FIG. 2 is a cross-sectional view taken along the line AA of FIG. 1, and FIG.
[0024]
In this structure, the gate oxide film is formed on the entire substrate surface as thick as a total film thickness of about 800 nm of the silicon oxide film 12a and the silicon nitride film 12b.
Except that the field oxide film is formed on the gate oxide film 12, it is formed in the same manner as the conventional solid-state imaging device shown in FIGS. FIG. 3 is an overall schematic diagram.
[0025]
That is, as shown in FIGS. 2 and 3, a field oxide film 11 for element isolation is formed through a gate oxide film 12 on the periphery of an n-type silicon substrate 1 having a p-well 10 formed on the surface. The vertical channel stopper LCS 14 is arranged in the element formation region surrounded by the field oxide film 11 (in this case, parallel to each other), and the charge transfer in which the channel region 13 is formed between the channel stoppers 14. A solid-state imaging device composed of an element and a photodiode is arranged. The charge transfer element includes the channel region 13 and a gate electrode 15 as a charge transfer electrode made of a polycrystalline silicon film formed on the surface with a gate oxide film 12 interposed therebetween.
[0026]
Although detailed description is omitted in this figure, a plurality of photodiodes are formed in the p-well 10 on the surface of the silicon substrate 1, and charge transfer electrodes (gate electrodes) for transferring signal charges detected by the photodiodes are provided. An array is formed.
[0027]
In FIG. 1 to FIG. 4, descriptions of the configuration of the element formation region inside the silicon substrate 1, the configuration of the light shielding film above the silicon substrate, the color filter, the microlens, and the like are omitted. In addition to the interline type solid-state image sensor, it is needless to say that the present invention can be applied to a so-called honeycomb structure solid-state image sensor.
[0028]
Next, the manufacturing process of this solid-state imaging device will be described with reference to FIGS.
First, as shown in FIG. 4A, a silicon oxide film 12a having a thickness of 30 nm is formed on the surface of the n-type silicon substrate 1 by thermal oxidation in an oxygen atmosphere to 800 to 900 ° C. Subsequently, a 50 nm-thickness silicon nitride film 12b is formed by chemical vapor deposition (CVD), and a two-layer gate insulating film 12 is formed.
[0029]
Next, a resist is applied so as to have a thickness of 0.8 to 1.4 μm. Then, exposure is performed by photolithography using a desired mask, development, and water washing are performed to form a resist pattern having desired openings at pixel intervals.
[0030]
Then, using this resist pattern as a mask, boron ions are implanted at a dose of 1 × 10 12 to 9 × 10 12 / cm 2 and an acceleration voltage of 50 to 100 eV to form a channel stopper 14 having a desired depth. Thereafter, in the same manner, exposure is performed by photolithography using a desired mask, development, and water washing are performed to form a resist pattern having openings of 0.5 μm width on both sides of the channel stopper 14.
[0031]
Then, using this resist pattern as a mask, arsenic ions are implanted at a dose of 1 × 10 12 to 9 × 10 12 / cm 2 and an acceleration voltage of 50 to 100 eV to form a channel 13. (Fig. 4 (b))
[0032]
Next, as shown in FIG. 4C, a silicon oxide film 11s having a thickness of 500 nm is formed by a low pressure CVD method using a mixed gas of TEOS and O 2 . Thereafter, a resist is applied so as to have a thickness of 0.8 to 1.4 μm. Then, exposure is performed using a desired mask by photolithography, development and washing with water are performed, and a resist pattern R is formed.
[0033]
Then, as shown in FIG. 4D, the field oxide film 11 having a gentle edge is formed by causing the etching to proceed in the horizontal direction by isotropic etching.
[0034]
According to this solid-state imaging device, since the channel stopper can be formed prior to the formation of the field oxide film, the focus margin in photolithography is widened, and a fine pattern can be processed.
[0035]
In addition, since the channel stopper is formed after the gate oxide film is formed, it is possible to suppress an increase in diffusion due to thermal oxidation when the gate oxide film is formed. In particular, lateral diffusion from the channel stopper to the channel is prevented, and a reduction in effective channel length can be prevented. In this way, it is possible to form a highly accurate and fine channel stopper and channel, and miniaturization of the element can be achieved.
[0036]
Further, ion implantation for channel stopper or channel formation can be performed through the gate oxide film, so that damage to the substrate surface can be prevented.
[0037]
Furthermore, a gate oxide film including a silicon oxide film 12a formed by dense thermal oxidation and a silicon nitride film 12b formed thereon is formed between the semiconductor substrate 1 (p well 10) and the field oxide film 11. Since 12 is interposed, diffusion of impurities from the field oxide film 11 and diffusion of heavy metal are prevented, characteristic variation is suppressed, and dark current is also suppressed.
[0038]
The gate oxide film is composed of a silicon oxide film 12a formed by thermal oxidation on the silicon substrate surface and a silicon nitride film 12b formed on the silicon oxide film 12a. Since it is covered with a good silicon oxide film 12a and the upper layer is covered with a denser silicon nitride film 12b, it is possible to obtain a solid-state imaging device with high breakdown voltage and high reliability.
[0039]
Note that, in the case of a high breakdown voltage device configured with a gate insulating film as thick as 80 nm as in the first embodiment, the time required for thermal oxidation is particularly long. Since the diffusion of impurities from the field oxide film to the substrate becomes a problem, the configuration of the present invention is particularly effective. However, it goes without saying that this is also effective when a gate oxide film having a normal thickness is used.
Further, as the gate electrode, other conductive materials such as a metal silicide in addition to the polycrystalline silicon film may be used.
[0040]
(Second Embodiment)
Next, a second embodiment of the present invention will be described. In the first embodiment, the solid-state imaging device has been described. However, the present invention can also be applied when using other semiconductor devices such as transistors.
Also in this case, impurity contamination from the CVD film is suppressed, characteristic fluctuations such as potential fluctuations of the transistor are suppressed, and a highly reliable semiconductor device can be obtained.
[0041]
The present invention is particularly effective for a CCD area sensor, but can also be applied to other semiconductor devices such as line sensors, CMOS sensors, logic elements, analog elements, and bipolar elements.
[0042]
Here, the field oxide film is a silicon oxide film formed by a CVD method. However, even if it is formed by a coating method such as an impurity doped film such as a BPSG film or a PSG film, the substrate is contaminated by impurities when formed directly. However, the structure of the present invention makes it possible to form a highly reliable semiconductor device without fear of contamination.
[0043]
Further, as the gate oxide film, a two-layer film of a silicon oxide film and a silicon nitride film is used. However, the present invention is not limited to this, and non-oxygen permeable films such as silicon carbide, iridium, iridium oxide, osmium, and neodymium are used. Further, a heavy metal non-permeable film or a laminated film thereof can also be applied.
[0044]
【The invention's effect】
As described above, according to the semiconductor device of the present invention, the focus margin at the time of photolithography for forming the channel stopper is widened, and the element can be miniaturized.
In addition, during device formation and use, contamination due to diffusion of impurities from the field oxide film to the substrate can be suppressed, characteristic variation can be prevented, and a highly reliable semiconductor device can be provided. .
[Brief description of the drawings]
FIG. 1 is a diagram showing a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating a semiconductor device according to a first embodiment of the present invention.
FIG. 3 is a diagram showing a semiconductor device according to the first embodiment of the present invention.
FIG. 4 is a diagram showing a manufacturing process of the semiconductor device of the first embodiment of the present invention.
FIG. 5 is a diagram showing a manufacturing process of a conventional semiconductor device.
[Explanation of symbols]
10 Silicon substrate 11 Field oxide film 12 Gate oxide film 13 Channel 14 Channel stopper 15 Gate electrode

Claims (7)

半導体基板表面に、フィールド酸化膜で囲まれた領域に半導体素子を形成してなる半導体装置において、
前記半導体素子のゲート酸化膜が前記半導体基板表面のほぼ全体に形成されており、
前記フィールド酸化膜は、ゲート酸化膜上に形成されていることを特徴とする半導体装置。
In a semiconductor device formed by forming a semiconductor element in a region surrounded by a field oxide film on the surface of a semiconductor substrate,
A gate oxide film of the semiconductor element is formed on substantially the entire surface of the semiconductor substrate;
The semiconductor device according to claim 1, wherein the field oxide film is formed on a gate oxide film.
前記フィールド酸化膜で囲まれた領域に、複数の光電変換素子と電荷転送素子とを含む固体撮像素子が形成されており、各電荷転送素子のチャネルのチャネル間に、当該チャネルとは逆導電型の不純物領域からなるチャネルストッパを具備してなることを特徴とする請求項1に記載の半導体装置。A solid-state imaging device including a plurality of photoelectric conversion elements and charge transfer elements is formed in a region surrounded by the field oxide film. Between the channels of each charge transfer element, the channel has a reverse conductivity type. 2. The semiconductor device according to claim 1, further comprising a channel stopper made of a plurality of impurity regions. 前記ゲート酸化膜は、前記半導体基板表面に熱酸化によって形成された酸化シリコン膜と、前記酸化シリコン膜上に形成された窒化シリコン膜とで構成されたことを特徴とする請求項1または2に記載の半導体装置。3. The gate oxide film according to claim 1, wherein the gate oxide film comprises a silicon oxide film formed on the surface of the semiconductor substrate by thermal oxidation and a silicon nitride film formed on the silicon oxide film. The semiconductor device described. 半導体基板表面に固体撮像素子を含む半導体装置を形成する方法であって、
半導体基板表面の少なくとも固体撮像素子形成領域およびその近傍にゲート酸化膜を形成する工程と、
前記ゲート酸化膜を形成した後に、化学的気相成長(CVD)法により酸化シリコン膜を形成し、前記酸化シリコン膜をフォトリソグラフィにより選択的に除去することにより、フィールド酸化膜を形成する工程と、
前記フィールド酸化膜で囲まれた素子領域内に固体撮像素子を形成する工程とを含むことを特徴とする半導体装置の製造方法。
A method of forming a semiconductor device including a solid-state imaging element on a surface of a semiconductor substrate,
Forming a gate oxide film at least in the vicinity of the solid-state imaging device forming region on the surface of the semiconductor substrate; and
Forming a field oxide film by forming a silicon oxide film by a chemical vapor deposition (CVD) method after the gate oxide film is formed, and selectively removing the silicon oxide film by photolithography; ,
Forming a solid-state imaging element in an element region surrounded by the field oxide film.
前記固体撮像素子を形成する工程は、前記フィールド酸化膜の形成工程に先立ち、チャネルストッパを形成すべく、前記フィールド酸化膜で囲まれた領域内に、当該チャネルとは逆導電型の不純物領域を形成する工程を含むことを特徴とする請求項4に記載の半導体装置の製造方法。Prior to the step of forming the field oxide film, the step of forming the solid-state imaging device includes an impurity region having a conductivity type opposite to that of the channel in a region surrounded by the field oxide film in order to form a channel stopper. The method of manufacturing a semiconductor device according to claim 4, comprising a step of forming the semiconductor device. 前記ゲート酸化膜の形成工程は、前記半導体基板表面全体に熱酸化膜を含む絶縁膜を形成する工程であることを特徴とする請求項4または5に記載の固体撮像素子の製造方法。6. The method of manufacturing a solid-state imaging device according to claim 4, wherein the step of forming the gate oxide film is a process of forming an insulating film including a thermal oxide film on the entire surface of the semiconductor substrate. 前記ゲート酸化膜の形成工程は、前記半導体基板表面に熱酸化膜を形成する工程と、
前記熱酸化膜上に窒化シリコン膜を形成する工程とを含むことを特徴とする請求項4乃至6のいずれかに記載の固体撮像素子の製造方法。
The step of forming the gate oxide film includes a step of forming a thermal oxide film on the surface of the semiconductor substrate,
The method for manufacturing a solid-state imaging device according to claim 4, further comprising: forming a silicon nitride film on the thermal oxide film.
JP2002181900A 2002-06-21 2002-06-21 Semiconductor device and its manufacturing method Pending JP2004031438A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002181900A JP2004031438A (en) 2002-06-21 2002-06-21 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002181900A JP2004031438A (en) 2002-06-21 2002-06-21 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004031438A true JP2004031438A (en) 2004-01-29

Family

ID=31178619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002181900A Pending JP2004031438A (en) 2002-06-21 2002-06-21 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2004031438A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353766A (en) * 2004-06-09 2005-12-22 Sony Corp Solid state imaging device and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353766A (en) * 2004-06-09 2005-12-22 Sony Corp Solid state imaging device and its manufacturing method
JP4670266B2 (en) * 2004-06-09 2011-04-13 ソニー株式会社 Manufacturing method of solid-state imaging device

Similar Documents

Publication Publication Date Title
US7235826B2 (en) Solid-state image pickup device
US9799690B2 (en) Solid-state image pickup device
US20070052056A1 (en) Solid-state imaging device and method of manufacturing same
JP4473240B2 (en) Manufacturing method of CMOS image sensor
TW201310631A (en) Solid-state imaging device and electronic apparatus
KR100809322B1 (en) Method for fabricating image sensor and image sensor fabricated thereby
US20050253214A1 (en) Solid-state imaging device
US20230005981A1 (en) Solid-state image sensor and electronic device
JP5172078B2 (en) Manufacturing method of CMOS image sensor
JP2008172005A (en) Solid-state image pickup device, electronic module and electronic device
JPH07107928B2 (en) Solid-state imaging device
JP2006222379A (en) Semiconductor device and method of manufacturing the same
JP2007141938A (en) Solid-state imaging device and its manufacturing method
JP2006261229A (en) Solid state imaging element and its manufacturing method
JP2004031438A (en) Semiconductor device and its manufacturing method
JP4815769B2 (en) Solid-state imaging device and manufacturing method thereof
JP2012204492A (en) Solid state image pickup device
JP4561327B2 (en) Solid-state imaging device and manufacturing method thereof
JP2012253224A (en) Solid-state image pickup device and method of manufacturing the same
JP3743132B2 (en) Manufacturing method of solid-state imaging device
JP2006147758A (en) Solid state imaging device and its manufacturing method
JP4882207B2 (en) Solid-state image sensor
KR20040008683A (en) A fabricating method of image sensor with decreased dark signal
JP2006253480A (en) Solid-state imaging element and its manufacturing method
WO2011155182A1 (en) Solid-state imaging element