JP2004031009A

JP2004031009A - Connection detecting device

Info

Publication number: JP2004031009A
Application number: JP2002182747A
Authority: JP
Inventors: Yoshitaro Yamashita; 山下　佳大朗
Original assignee: Onkyo Corp
Current assignee: Onkyo Corp
Priority date: 2002-06-24
Filing date: 2002-06-24
Publication date: 2004-01-29
Anticipated expiration: 2022-06-24
Also published as: JP4082105B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a connection detecting device capable of preventing improper supply of a power supply voltage in erroneous insertion of a connector. <P>SOLUTION: This connection detecting device is used for detecting a connection state by a connecter cable 5 when first and second boards 1 and 2 capable of communicating with each other are connected to each other through the connector cable 5 including power supply lines for supplying the power supply voltage to the first and second boards 1 and 2. The device is provided with: switching transistors T1 and T2 mounted on the first board 1 side for switching over whether the power supply voltage is supplied to the second board 2 or not; and a master CPU 11 for detecting the connection state by the connector cable 5. The master CPU 11 switches over the switching transistors T1 and T2 so as to supply the power supply voltage to the second board 2 when it is detected that the connection state by the connector cable 5 is normal. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、たとえば基板同士の接続状態を検出するための接続検出装置に関する。
【０００２】
【従来の技術】
従来より、基板同士（または電子機器同士等）を接続する場合、たとえば接続用のコネクタを両端に有するコネクタケーブルが、両基板に設けられた受け側コネクタ等に嵌め込まれて用いられる。このようなコネクタケーブルには、一方の基板から他方の基板に対して電源電圧を供給するための電源線が含まれていることがある。
【０００３】
【発明が解決しようとする課題】
ここで、作業者等がコネクタケーブルのコネクタの極性を誤って嵌め込んだ場合、あるいは片浮き状態に嵌め込んだ場合においては、電源線による他方の基板への電源供給が良好に行われないことが多い。特に、コネクタケーブルのコネクタの極性を誤って嵌め込んだ場合には、信号線等に電源電圧が供給されて、基板が損傷してしまうケースがある。したがって、損傷した基板を新たな基板と交換することになり、コストの増大を招くといった問題点がある。
【０００４】
そこで、汎用的に使用される規格品のコネクタでは、そのピン配列を工夫したり、コネクタの内側にノブを設けたりして、コネクタの誤挿入を防止するための対策が施されている。しかし、メーカ内部で使用されるコネクタでは、それを大量に用いる場合に、上記対策を施すとコスト増大につながるため、上記対策が施されないことが多い。
【０００５】
【発明の開示】
本発明は、上記した事情のもとで考え出されたものであって、コネクタ誤挿入時における、不適切な電源電圧の供給を未然に防止することのできる接続検出装置を提供することを、その課題とする。
【０００６】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【０００７】
本発明によって提供される接続検出装置は、通信可能なデバイス同士を、一方のデバイスから他方のデバイスに対して電源電圧を供給するための電源線を含む接続部材によって接続するとき、上記接続部材による接続状態を検出するための接続検出装置であって、一方のデバイス側に設けられ、かつ他方のデバイスに対する電源電圧の供給を行うか否かを切り替える切替手段と、上記接続部材による接続状態を検出する検出手段と、上記検出手段によって上記接続部材による接続状態が正常であると検出されたとき、上記他方のデバイスに電源電圧が供給されるように上記切替手段を切り替える切替制御手段とを備えることを特徴としている。ここで、上記デバイスとは、たとえばプリント基板や電子機器等をいう。
【０００８】
好ましい実施の形態によれば、上記検出手段は、上記接続部材によって上記両デバイス間が正常状態に接続されることにより、一方のデバイスから上記接続部材および他方のデバイスを介して再び上記一方のデバイスに戻るように形成されるループ回路に対して、上記接続部材の接続状態を検出するための確認信号を発信する信号発信手段と、上記信号発信手段によって発信された確認信号が上記ループ回路を辿って戻ってきたか否かを検出する信号検出手段とからなる。
【０００９】
好ましい実施の形態によれば、上記ループ回路の途中には、方向性素子が設けられている。
【００１０】
好ましい実施の形態によれば、上記検出手段は、上記方向性素子の順方向側に向けて上記信号発信手段によって確認信号を発信した際に、上記信号検出手段によって確認信号が検出され、かつ、上記方向性素子の逆方向側に向けて上記信号発信手段によって確認信号を発信した際に、上記信号検出手段によって確認信号が検出されなかったとき、上記接続部材による接続状態が正常であると検出する。
【００１１】
好ましい実施の形態によれば、上記接続部材は、複数の芯数を有するケーブルと、このケーブルの両端に繋がれたコネクタとによって構成されており、上記ループ回路は、上記コネクタ内の最も外側の端子を用いて形成されている。
【００１２】
本発明によれば、他方のデバイスに対する電源電圧の供給が、接続部材による接続状態が正常であると検出された後に行われるので、デバイスの損傷を未然に防止することができる。したがって、上記損傷によるコストの増大を抑えることができる。
【００１３】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００１４】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。
【００１５】
図１は、本発明に係る接続検出装置が適用される基板の概略斜視図、図２は、接続検出装置の構成を示す図である。この接続検出装置は、図１に示すように、たとえば２枚のプリント基板１，２（以下、「第１基板１、第２基板２」という。）同士をコネクタケーブル５によって接続する際に、その接続状態を検出するためのものである。接続検出装置は、図２に示すように、第１基板１側に設けられた第１接続検出部３と、第２基板２側に設けられた第２接続検出部４とによって構成されている。
【００１６】
第１接続検出部３は、マスタＣＰＵ１１と、その周辺回路と、コネクタケーブル５を接合する第１接合部１２とを備えている。
【００１７】
一方、第２接続検出部４は、スレーブＣＰＵ２１と、その周辺回路と、コネクタケーブル５を接合する第２接合部２２とを備えている。
【００１８】
マスタＣＰＵ１１は、スレーブＣＰＵ２１と互いにデータのやり取りが可能な通信機能を有している。マスタＣＰＵ１１は、図示しないメモリに記憶されている動作プログラム等に基づいて各種の動作を制御する。
【００１９】
第１接合部１２は、第１基板１に取り付けられた受け側コネクタによって構成されている。第１接合部１２は、所定のピッチで直線状に配置されたオス型のピンからなる端子Ａ_１〜端子Ａ_１０を有している。特に、端子Ａ_１および端子Ａ_１０は、受け側コネクタの各端子のうち、最も外側に位置する端子とされている。
【００２０】
なお、第１接合部１２は、第１基板１がフレキシブル基板の場合、第１基板１の一端縁に導体パターンとして形成された端子群によって構成されてもよい。この場合、コネクタケーブル５のコネクタは、カードエッジ型コネクタとされる。また、コネクタ内の端子数は、１０個に限らず、それ以下またはそれ以上の個数であってもよい。また、コネクタ内における端子の配列は、１列に限らず、２列以上であってもよい。また、コネクタの形状は、上記角型に限らず、丸型等でもよい。
【００２１】
マスタＣＰＵ１１は、その内部に、パルス信号を出力するための第１信号発信部１３を備えている。このパルス信号は、コネクタケーブル５の接続を確認するための処理（後述）において用いられる。第１信号発信部１３は、抵抗Ｒ１を介して第１接合部１２の端子Ａ_１に接続されている。マスタＣＰＵ１１は、第１信号発信部１３から出力されるパルス信号を検出するための第１信号検出部１４を備えている。第１信号検出部１４は、抵抗Ｒ２を介して第１接合部１２の端子Ａ_１０に接続されている。
【００２２】
また、マスタＣＰＵ１１は、第１信号検出部１４の入力に接続され、かつパルス信号を出力するための第２信号発信部１６を備えている。このパルス信号は、コネクタケーブル５の接続を確認するための処理（後述）において用いられる。さらに、マスタＣＰＵ１１は、第１信号発信部１３の出力に接続され、かつ第２信号発信部１６から発信されるパルス信号を検出するための第２信号検出部１５を備えている。
【００２３】
なお、図２に示すマスタＣＰＵ１１内の回路によれば、第１信号発信部１３の出力は、回り込んで第２信号検出部１５に入力されるように構成されているが、第１信号発信部１３からパルス信号が出力する際には、第２信号検出部１５では信号が入力されてもそれを認識しないように制御される。
【００２４】
同様に、第２信号発信部１６に出力は、回り込んで第１信号検出部１４に入力されるように構成されているが、第２信号発信部１６からパルス信号が出力される際には、第１信号検出部１４には信号が入力されてもそれを認識しないように制御される。
【００２５】
また、図には示していないが、マスタＣＰＵ１１は、第１基板１の制御中枢となるメインＣＰＵと接続されており、このメインＣＰＵの制御指令を受けて制御する構成としてもよい。あるいは、マスタＣＰＵ１１自体が第１基板１の制御中枢として機能する構成としてもよい。
【００２６】
マスタＣＰＵ１１には、スレーブＣＰＵ２１に対して電源電圧の供給を許可または阻止するための２つのスイッチングトランジスタＴ１，Ｔ２が接続されている。これらのスイッチングトランジスタＴ１，Ｔ２は、エミッタ端子が、第１基板１内に設けられ、かつ電源電圧を供給するための図示しない電源部に接続され、ベース端子がマスタＣＰＵ１１に接続され、コレクタ端子が電源線１８を介して第１接合部１２の端子Ａ_４，Ａ_５にそれぞれ接続されている。
【００２７】
マスタＣＰＵ１１には、スレーブＣＰＵ２１と通信を行うための通信信号線１７の一端が接続され、通信信号線１７の他端は、第１接合部１２の端子Ａ_９に接続されている。
【００２８】
一方、第２基板２のスレーブＣＰＵ２１は、マスタＣＰＵ１１と互いにデータのやり取りが可能な通信機能を有している。スレーブＣＰＵ２１は、マスタＣＰＵ１１によって制御され、第１基板１から電源電圧が供給されることにより動作可能とされる。
【００２９】
第２接合部２２は、第２基板２に取り付けられた受け側コネクタによって構成されている。第２接合部２２は、所定のピッチで直線状に配置されたオス型のピンからなる端子Ｂ_１〜端子Ｂ_１０を有している。端子Ｂ_１および端子Ｂ_１０は、受け側コネクタの各端子のうち、最も外側に位置する端子とされている。
【００３０】
なお、第２接合部２２は、第２基板２が第１基板１と同様に、フレキシブル基板の場合、第２基板２の一端縁に導体パターンとして形成された端子群によって構成されてもよい。
【００３１】
第２接合部２２の端子Ｂ_１は、スイッチングダイオードＤ１を介して、端子Ｂ_１０に接続されている。詳細には、端子Ｂ_１は、スイッチングダイオードＤ１のアノード側に接続され、スイッチングダイオードＤ１のカソード側は、端子Ｂ_１０に接続されている。
【００３２】
スレーブＣＰＵ２１には、マスタＣＰＵ１１と通信を行うための通信信号線２３の一端が接続され、通信信号線２３の他端は、第２接合部２２の端子Ｂ_９に接続されている。
【００３３】
スレーブＣＰＵ２１には、電源供給線２４の一端が接続され、電源供給線２４の他端は、第２接合部２２の端子Ｂ_４，Ｂ_５に接続されている。
【００３４】
また、図には示していないが、スレーブＣＰＵ２１は、第２基板２の制御中枢となるメインＣＰＵと接続されており、このメインＣＰＵの制御指令を受けて制御する構成としてもよい。あるいは、スレーブＣＰＵ２１自体が第２基板２の制御中枢として機能する構成としてもよい。
【００３５】
コネクタケーブル５は、第１基板１の第１接合部１２と、第２基板２の第２接合部２２とを１：１に接続するためのものであり、複数の芯数を有するケーブル３１と、このケーブル３１の両端に接続されたコネクタ３２，３３とによって構成されている。コネクタ３２，３３は、第１および第２接合部１２，２２の端子Ａ_１〜Ａ_１０，端子Ｂ_１〜Ｂ_１０に対応した、メス型のソケット端子を備え、第１および第２接合部１２，２２の端子数に応じた端子数を有している。なお、コネクタケーブル５は、いわゆるフレキシブルケーブルによって構成されていてもよい。
【００３６】
上記の構成によれば、コネクタケーブル５が第１基板１の第１接合部１２と、第２基板２の第２接合部２２との間に接続されると、第１および第２接合部１２，２２の各端子がコネクタケーブル５を介して接続される。
【００３７】
特に、第１接合部１２の端子Ａ_１と、第２接合部２２の端子Ｂ_１とが接続されるとともに、第１接合部１２の端子Ａ_１０と、第２接合部２２の端子Ｂ_１０とが接続される。
【００３８】
そのため、この接続状態においては、マスタＣＰＵ１１の第１信号発信部１３の出力が、第１接合部１２、コネクタケーブル５、第２基板２の第２接合部２２を通じて第２基板２のスイッチングダイオードＤ１に至り、スイッチングダイオードＤ１から第２接合部２２、コネクタケーブル５、第１接合部１２を介して、マスタＣＰＵ１１の第１信号検出部１４に至るループ回路Ｌを形成することになる。
【００３９】
本実施形態では、このループ回路Ｌを利用して第１基板１と第２基板２との接続状態を検出することができる。以下、接続状態の検出方法としてのマスタＣＰＵ１１の制御動作を、図３に示すフローチャートを参照して説明する。
【００４０】
作業員によりコネクタケーブル５が第１基板１および第２基板２に接続された後、マスタＣＰＵ１１は、所定の動作プログラムに基づいて制御処理を開始する。マスタＣＰＵ１１は、スレーブＣＰＵ２１との通信が必要となったと認識した場合（Ｓ１）、第１信号発信部１３からパルス信号を出力する（Ｓ２）。次いで、第１信号検出部１４において当該パルス信号を検出したか否かを判別する（Ｓ３）。
【００４１】
コネクタケーブル５の接続状態が、図２に示すように、正常状態であるならば、パルス信号は、第１信号発信部１３からコネクタケーブル５および第２接続検出部４のスイッチングダイオードＤ１を通じて再びコネクタケーブル５および第１接続検出部３に戻り、第１信号検出部１４に入力される。また、コネクタケーブル５の接続状態が、たとえば逆挿入された状態であるならば、パルス信号は、第２接続検出部４のスイッチングダイオードＤ１によって阻止され、第１信号検出部１４に入力されない。
【００４２】
ステップＳ３において、第１信号検出部１４においてパルス信号が検出できた場合（Ｓ３：ＹＥＳ）、次に、第２信号発信部１６からパルス信号を出力する（Ｓ４）。そして、第２信号検出部１５において第２信号発信部１６からを出力されたパルス信号を検出したか否かを判別する（Ｓ５）。
【００４３】
ステップＳ５において、第２信号検出部１５においてパルス信号を検出できなかったと判別した場合（Ｓ５：ＮＯ）、コネクタケーブル５による接続状態が正常であると認識する（Ｓ６）。すなわち、コネクタケーブル５が正常に接続されておれば、第１信号発信部１３から出力されたパルス信号は、第１信号検出部１４において検出され（Ｓ３：ＹＥＳ参照）、かつ第２信号発信部１６から出力されたパルス信号は、スイッチングダイオードＤ１によって阻止され、第２信号検出部１５においてパルス信号を検出できないからである。
【００４４】
次いで、マスタＣＰＵ１１は、スイッチングトランジスタＴ１，Ｔ２をオンにし、第１接続検出部３の電源線１８、コネクタケーブル５、および第２接続検出部４の電源線２４を介して第２基板２のスレーブＣＰＵ２１に電源電圧を供給する（Ｓ７）。そして、通信信号線１７，２３およびコネクタケーブル５を介してスレーブＣＰＵ２１との通信を開始する（Ｓ８）。
【００４５】
このように、第２基板２に対する電源電圧の供給は、ケーブルコネクタ５による接続状態が正常であると検出された後に行われる。換言すれば、ケーブルコネクタ５のコネクタ３２（またはコネクタ３３）が逆挿入されたときには第２基板２に電源電圧を供給しない。そのため、第２基板２の損傷を未然に防止することができ、上記損傷によるコストの増大を抑えることができる。
【００４６】
また、ステップＳ５において、第２信号検出部１５においてパルス信号を検出できたと判別した場合（Ｓ５：ＹＥＳ）、その他の不良と認識する（Ｓ９）。すなわち、ループ回路Ｌの途中にスイッチングダイオードＤ１が介在されているのにもかかわらず、第１信号発信部１３および第２信号発信部１６からのパルス信号がそれぞれ第１信号検出部１４および第２信号検出部１５によって検出されたため、コネクタケーブル５の端子間における短絡や第２基板２のスイッチングダイオードＤ１の損傷不良等が原因とされる不具合と認識される。なお、ステップＳ５において、第２信号検出部１５においてパルス信号を検出できたと判別した場合には（Ｓ５：ＹＥＳ）、第２接続検出部４のループ回路ＬにおいてスイッチングダイオードＤ１が存在しないタイプの第２基板が接続されていると認識されてもよい。
【００４７】
また、ステップＳ３において、第１信号検出部１４においてパルス信号を検出できなかったと判別した場合（Ｓ３：ＮＯ）、第２信号発信部１６からパルス信号を出力する（Ｓ１０）。そして、第２信号検出部１５においてパルス信号を検出したか否かを判別する（Ｓ１１）。
【００４８】
第２信号検出部１５においてパルス信号を検出できた場合（Ｓ１１：ＹＥＳ）、ケーブルコネクタ５が逆挿入に接続されたと認識する（Ｓ１２）。すなわち、第１信号発信部１３のパルス信号は、第１信号検出部１４では検出できなかったが、第２信号発信部１６のパルス信号は、第２信号検出部１５で検出できたので、この場合、スイッチングダイオードＤ１が逆接続されている場合に相当し、つまりケーブルコネクタ５が逆挿入に接続されていると認識される。
【００４９】
さらに、ステップＳ１１において、第２信号検出部１５がパルス信号を検出できなかった場合（Ｓ１１：ＮＯ）、ケーブルコネクタ５による接続が不完全であると認識する（Ｓ１３）。この場合、第１信号発信部１３および第２信号発信部１６からのパルス出力が第１信号検出部１４および第２信号検出部１５によっていずれも検出されなかったため、ケーブルコネクタ５による接続が不完全、たとえば、ケーブルコネクタ５の斜め差しや片差し等でループ回路Ｌが形成されなかったと認識される。
【００５０】
ここで、上記したループ回路Ｌは、第１接合部１２の最も外側の端子、および第２接合部２２の最も外側の端子がそれぞれ利用されて形成されているため、上記のようにケーブルコネクタ５が斜め差しや片差し等となっている場合には、即座にその状態を検出することができる。
【００５１】
また、第２接続検出部４のスイッチングダイオードＤ１が接続されていなくても、ループ回路Ｌを利用した上記検出方法により、ケーブルコネクタ５の斜め差しや片差し等を検出することができる。
【００５２】
ところで、上記した接続検出装置では、第１および第２基板１，２同士をコネクタケーブル５によって接続した場合、その接続状態を検出することができるが、さらに、たとえばその接続が逆挿入接続である場合に、それを修正して第１および第２基板１，２同士を正常な接続状態になるように移行させるようにしてもよい。
【００５３】
具体的には、第１接続検出部３に、図４に示すように、通信信号線１７および電源線１８を切り替えるための切替部３４，３５が設けられている。切替部３４は、マスタＣＰＵ１１に接続される通信信号線１７を第１接合部１２の端子Ａ_２または端子Ａ_９に接続するように切り替えるためのものである。この切替部３４を切り替えるための切替信号は、マスタＣＰＵ１１から与えられる。
【００５４】
一方、切替部３５は、スイッチングトランジスタＴ１に接続される一方の電源線１８を第１接合部１２の端子Ａ_４または端子Ａ_７に接続するように、スイッチングトランジスタＴ２に接続される他方の電源線１８を第１接合部１２の端子Ａ_５または端子Ａ_６に接続するように、それぞれ切り替えるためのものである。この切替部３５を切り替えるための切替信号は、マスタＣＰＵ１１から与えられる。
【００５５】
このような構成におけるマスタＣＰＵの制御動作を、図５に示すフローチャートを参照して説明する。なお、図５におけるステップＳ１〜１３は、図３に示すフローチャートと同様である。ステップＳ１２においてコネクタケーブル５のコネクタの逆挿入接続が検出された場合、マスタＣＰＵ１１は、切替部３４，３５に対して切替信号を与え、通信信号線１７および電源線１８を切り替える（Ｓ１４）。
【００５６】
詳細には、切替部３４，３５が切り替えられることにより、マスタＣＰＵ１１に接続される通信信号線１７は、第１接合部１２の端子Ａ_９から端子Ａ_２に接続される。また、スイッチングトランジスタＴ１に接続される一方の電源線１８は、第１接合部１２の端子Ａ_４から端子Ａ_７に接続される。また、スイッチングトランジスタＴ２に接続される他方の電源線１８は、第１接合部１２の端子Ａ_５から端子Ａ_６に接続される。
【００５７】
その後、マスタＣＰＵ１１は、スイッチングトランジスタＴ１，Ｔ２をオンし、スレーブＣＰＵ２１に対して電源電圧を供給した後（Ｓ７）、マスタＣＰＵ１１との通信を開始する（Ｓ８）。
【００５８】
このように、たとえコネクタケーブル５の逆挿入接続が検出された場合でも、自動的に、第１接合部１２に関する通信信号線１７、電源線１８が切り替えられるので、スレーブＣＰＵ２１には、電源電圧が適切に与えられ、マスタＣＰＵ１１とスレーブＣＰＵ２１とは、良好に通信を行うことができる。
【００５９】
なお、上記切替部３４，３５の構成およびその接続構成は、上記した構成に限るものでない。また、上記切替部３４，３５は、マスタＣＰＵ１１の内部に設けられてもよい。また、上記切替部３４，３５は、上記したようなハードウェアによる構成に代えて、ソフトウェアによって実現されてもよい。
【００６０】
また、この接続検出装置には、図４に示していないが、接続状態を報知するための表示部が設けられていてもよい。表示部は、たとえばエラーの種類を色別に示す複数の発光ダイオードによって構成されてもよいし、複数個の文字が表示可能なたとえば液晶表示装置によって構成されてもよい。
【００６１】
たとえば、図５に示す制御動作において、ステップＳ９でその他の不良と判別された場合には、その旨の表示がされてもよい（Ｓ１５）。また、ステップＳ１３において、接続が不完全と判別された場合には、その旨の、その他の不良と判別された場合と異なる表示がされてもよい（Ｓ１６）。さらには、これらのエラーが音声によって報知されてもよい。
【００６２】
このようなエラー報知がされることにより、ユーザは、エラーが生じたことを認識することができ、それらに対応した適切な処置を施すことができる。たとえば、その他の不良と報知された場合には、コネクタケーブル５を他のコネクタケーブル５と交換して再度、接続状態を確認することができる。また、接続が不完全と報知された場合には、コネクタケーブル５の接続状態を確認して、再度、嵌め直すことができる。したがって、利便性の高い接続検出装置とすることができる。
【００６３】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記した接続検出装置は、基板同士を接続する場合について説明したが、これに代えて、機器同士を接続する場合、あるいは基板と機器とを接続する場合等に適用されてもよい。また、第１接続検出部３、および第２接続検出部４によって構成される接続検出装置は、これらの部分を種々の電子機器に適用されてもよい。また、上記実施形態では、スイッチングダイオードＤ１は、第２接続検出部５に設けられていたが、これに限らず、たとえば第１接続検出部４のループ回路Ｌ上に設けられていてもよい。
【図面の簡単な説明】
【図１】本発明に係る接続検出装置が適用される基板の概略斜視図である。
【図２】接続検出装置の構成を示す図である。
【図３】マスタＣＰＵの制御動作を示すフローチャートである。
【図４】変形例の接続検出装置の構成を示す図である。
【図５】変形例のマスタＣＰＵの制御動作を示すフローチャートである。
【符号の説明】
１　第１基板
２　第２基板
３　第１接続検出部
４　第２接続検出部
５　コネクタケーブル
１１　マスタＣＰＵ
１３　第１信号発信部
１４　第２信号検出部
１５　第１信号検出部
１６　第２信号発信部
２１　スレーブＣＰＵ
Ｔ１，Ｔ２　スイッチングトランジスタ
Ｄ１　　　　スイッチングダイオード[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a connection detection device for detecting a connection state between substrates, for example.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, when connecting boards (or electronic devices or the like), a connector cable having a connector for connection at both ends is used by being fitted into a receiving connector provided on both boards. Such a connector cable may include a power supply line for supplying a power supply voltage from one board to the other board.
[0003]
[Problems to be solved by the invention]
Here, when an operator or the like incorrectly inserts the polarity of the connector of the connector cable, or inserts the connector cable in a single floating state, power supply to the other substrate by the power supply line is not performed properly. There are many. In particular, when the polarity of the connector of the connector cable is erroneously inserted, the power supply voltage is supplied to the signal line or the like, and the substrate may be damaged. Therefore, there is a problem in that the damaged substrate is replaced with a new substrate, resulting in an increase in cost.
[0004]
Therefore, in the case of a standard connector that is used for general purposes, measures are taken to prevent incorrect insertion of the connector by devising its pin arrangement or providing a knob inside the connector. However, in the case of a connector used inside a maker, when the connector is used in a large amount, the above countermeasures lead to an increase in cost.
[0005]
DISCLOSURE OF THE INVENTION
The present invention has been conceived under the circumstances described above, and provides a connection detection device that can prevent the supply of an inappropriate power supply voltage when a connector is erroneously inserted. It is the subject.
[0006]
In order to solve the above problems, the present invention takes the following technical measures.
[0007]
The connection detection device provided by the present invention, when connecting communicable devices by a connection member including a power supply line for supplying a power supply voltage from one device to the other device, by the connection member A connection detection device for detecting a connection state, provided on one device side, for switching whether or not to supply a power supply voltage to the other device, and detecting a connection state by the connection member And a switching control unit that switches the switching unit so that a power supply voltage is supplied to the other device when the connection state of the connection member is detected to be normal by the detection unit. It is characterized by. Here, the device refers to, for example, a printed circuit board, an electronic device, or the like.
[0008]
According to a preferred embodiment, the detecting means connects the two devices in a normal state by the connecting member, so that the one device is again connected to the one device via the connecting member and the other device. A signal transmitting means for transmitting a confirmation signal for detecting a connection state of the connection member to a loop circuit formed so as to return to, and a confirmation signal transmitted by the signal transmitting means traces the loop circuit. And signal detection means for detecting whether or not it has returned.
[0009]
According to a preferred embodiment, a directional element is provided in the loop circuit.
[0010]
According to a preferred embodiment, when the detection unit transmits a confirmation signal by the signal transmission unit toward the forward side of the directional element, a confirmation signal is detected by the signal detection unit, and When the confirmation signal is transmitted by the signal transmission means toward the opposite side of the directional element, when the confirmation signal is not detected by the signal detection means, the connection state by the connection member is detected to be normal. I do.
[0011]
According to a preferred embodiment, the connection member includes a cable having a plurality of cores and connectors connected to both ends of the cable, and the loop circuit includes an outermost cable in the connector. It is formed using terminals.
[0012]
According to the present invention, the supply of the power supply voltage to the other device is performed after the connection state of the connection member is detected to be normal, so that the device can be prevented from being damaged. Therefore, an increase in cost due to the damage can be suppressed.
[0013]
Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the accompanying drawings.
[0015]
FIG. 1 is a schematic perspective view of a substrate to which a connection detection device according to the present invention is applied, and FIG. 2 is a diagram illustrating a configuration of the connection detection device. As shown in FIG. 1, this connection detection device is used, for example, when two printed boards 1 and 2 (hereinafter, referred to as “first board 1 and second board 2”) are connected by a connector cable 5. This is for detecting the connection state. As shown in FIG. 2, the connection detection device includes a first connection detection unit 3 provided on the first substrate 1 side and a second connection detection unit 4 provided on the second substrate 2 side. .
[0016]
The first connection detecting section 3 includes a master CPU 11, a peripheral circuit thereof, and a first connecting section 12 for connecting the connector cable 5.
[0017]
On the other hand, the second connection detecting section 4 includes a slave CPU 21, a peripheral circuit thereof, and a second connecting section 22 for connecting the connector cable 5.
[0018]
The master CPU 11 has a communication function capable of exchanging data with the slave CPU 21. The master CPU 11 controls various operations based on an operation program and the like stored in a memory (not shown).
[0019]
The first joint 12 is configured by a receiving connector attached to the first substrate 1. The first joint portion 12 has a terminal A _{1 ~} terminal A ₁₀ consisting of pin male arranged linearly at a predetermined pitch. In particular, the terminal A ₁ and the terminal A _10, among the respective terminals of the receiving-side connector, there is a terminal located on the outermost.
[0020]
Note that, when the first substrate 1 is a flexible substrate, the first bonding portion 12 may be configured by a terminal group formed as a conductor pattern on one edge of the first substrate 1. In this case, the connector of the connector cable 5 is a card edge type connector. Further, the number of terminals in the connector is not limited to ten, but may be smaller or larger. The arrangement of the terminals in the connector is not limited to one row, but may be two or more rows. Further, the shape of the connector is not limited to the above square shape, but may be a round shape or the like.
[0021]
The master CPU 11 includes therein a first signal transmitting unit 13 for outputting a pulse signal. This pulse signal is used in a process (described later) for confirming the connection of the connector cable 5. The first signal transmitting unit 13 is connected to the terminal A ₁ of the first joint portion 12 via the resistor R1. The master CPU 11 includes a first signal detection unit 14 for detecting a pulse signal output from the first signal transmission unit 13. The first signal detecting section 14 is connected to the terminal _{A 10} of the first joint portion 12 through a resistor R2.
[0022]
Further, the master CPU 11 includes a second signal transmitting unit 16 connected to an input of the first signal detecting unit 14 and outputting a pulse signal. This pulse signal is used in a process (described later) for confirming the connection of the connector cable 5. Further, the master CPU 11 includes a second signal detecting unit 15 connected to the output of the first signal transmitting unit 13 and detecting a pulse signal transmitted from the second signal transmitting unit 16.
[0023]
According to the circuit in the master CPU 11 shown in FIG. 2, the output of the first signal transmission unit 13 is configured to wrap around and be input to the second signal detection unit 15. When a pulse signal is output from the unit 13, the second signal detection unit 15 is controlled so that even if a signal is input, it is not recognized.
[0024]
Similarly, the output to the second signal transmission unit 16 is configured to wrap around and be input to the first signal detection unit 14. However, when a pulse signal is output from the second signal transmission unit 16, , The first signal detection unit 14 is controlled so as not to recognize the signal even if the signal is input.
[0025]
Although not shown in the drawing, the master CPU 11 may be connected to a main CPU that is a control center of the first substrate 1 and may be configured to receive a control command from the main CPU and control the same. Alternatively, the configuration may be such that the master CPU 11 itself functions as a control center of the first substrate 1.
[0026]
The master CPU 11 is connected to two switching transistors T1 and T2 for permitting or preventing supply of the power supply voltage to the slave CPU 21. These switching transistors T1 and T2 have emitter terminals provided in the first substrate 1 and are connected to a power supply unit (not shown) for supplying a power supply voltage, a base terminal is connected to the master CPU 11, and a collector terminal is provided. The power supply line 18 is connected to the terminals A ₄ and A ₅ of the first joint 12.
[0027]
One end of a communication signal line 17 for communicating with the slave CPU 21 is connected to the master CPU 11, and the other end of the communication signal line 17 is connected to a terminal A ₉ of the first joint 12.
[0028]
On the other hand, the slave CPU 21 of the second substrate 2 has a communication function capable of exchanging data with the master CPU 11. The slave CPU 21 is controlled by the master CPU 11 and is made operable when a power supply voltage is supplied from the first substrate 1.
[0029]
The second joining portion 22 is configured by a receiving connector attached to the second substrate 2. The second joint portion 22 has a terminal B _{1 ~} terminal B ₁₀ consisting of pin male arranged linearly at a predetermined pitch. Terminals B ₁ and the terminal B _10, of the receiving-side connector each terminal, there is a terminal located on the outermost.
[0030]
When the second substrate 2 is a flexible substrate, similarly to the first substrate 1, the second joint portion 22 may be configured by a terminal group formed as a conductor pattern on one edge of the second substrate 2.
[0031]
Terminal _{B 1} of the second joint portion 22, via a switching diode D1, is connected to the terminal _{B 10.} Specifically, the terminal B ₁ represents, it is connected to the anode of the switching diode D1, the cathode of the switching diode D1 is connected to the terminal B _10.
[0032]
One end of a communication signal line 23 for performing communication with the master CPU 11 is connected to the slave CPU 21, and the other end of the communication signal line 23 is connected to a terminal B ₉ of the second joint 22.
[0033]
One end of a power supply line 24 is connected to the slave CPU 21, and the other end of the power supply line 24 is connected to terminals B _{4 and} B ₅ of the second joint 22.
[0034]
Although not shown in the figure, the slave CPU 21 may be connected to a main CPU serving as a control center of the second board 2 and may be configured to receive a control command from the main CPU and control the same. Alternatively, the slave CPU 21 itself may function as a control center of the second board 2.
[0035]
The connector cable 5 is for connecting the first joint portion 12 of the first substrate 1 and the second joint portion 22 of the second substrate 2 in a 1: 1 ratio, and includes a cable 31 having a plurality of cores. , And connectors 32 and 33 connected to both ends of the cable 31. The connectors 32 and 33 include female socket terminals corresponding to the terminals A _{1 to} A ₁₀ and the terminals B _{1 to} B ₁₀ of the first and second joints 12 and 22, respectively. , 22 according to the number of terminals. Note that the connector cable 5 may be configured by a so-called flexible cable.
[0036]
According to the above configuration, when the connector cable 5 is connected between the first joint portion 12 of the first substrate 1 and the second joint portion 22 of the second substrate 2, the first and second joint portions 12 , 22 are connected via the connector cable 5.
[0037]
In particular, the terminal A ₁ of the first joint 12 is connected to the terminal B ₁ of the second joint 22, and the terminal A ₁₀ of the first joint 12 and the terminal B ₁₀ of the second joint 22 are connected to each other. Is connected.
[0038]
Therefore, in this connection state, the output of the first signal transmission unit 13 of the master CPU 11 is transmitted to the switching diode D1 of the second board 2 through the first connection unit 12, the connector cable 5, and the second connection unit 22 of the second board 2. Then, a loop circuit L from the switching diode D1 to the first signal detection unit 14 of the master CPU 11 via the second joint 22, the connector cable 5, and the first joint 12 is formed.
[0039]
In the present embodiment, the connection state between the first substrate 1 and the second substrate 2 can be detected using the loop circuit L. Hereinafter, a control operation of the master CPU 11 as a connection state detection method will be described with reference to a flowchart shown in FIG.
[0040]
After the worker connects the connector cable 5 to the first board 1 and the second board 2, the master CPU 11 starts control processing based on a predetermined operation program. When recognizing that communication with the slave CPU 21 is required (S1), the master CPU 11 outputs a pulse signal from the first signal transmission unit 13 (S2). Next, it is determined whether or not the first signal detection unit 14 has detected the pulse signal (S3).
[0041]
If the connection state of the connector cable 5 is normal as shown in FIG. 2, the pulse signal is transmitted from the first signal transmission unit 13 to the connector cable 5 again through the connector cable 5 and the switching diode D1 of the second connection detection unit 4. The process returns to the cable 5 and the first connection detection unit 3 and is input to the first signal detection unit 14. If the connection state of the connector cable 5 is, for example, the state of reverse insertion, the pulse signal is blocked by the switching diode D <b> 1 of the second connection detection unit 4 and is not input to the first signal detection unit 14.
[0042]
In step S3, if a pulse signal can be detected by the first signal detection unit 14 (S3: YES), then a pulse signal is output from the second signal transmission unit 16 (S4). Then, it is determined whether or not the second signal detector 15 has detected the pulse signal output from the second signal transmitter 16 (S5).
[0043]
In step S5, when it is determined that the pulse signal has not been detected by the second signal detection unit 15 (S5: NO), it is recognized that the connection state by the connector cable 5 is normal (S6). That is, if the connector cable 5 is properly connected, the pulse signal output from the first signal transmission unit 13 is detected by the first signal detection unit 14 (see S3: YES), and the second signal transmission unit is detected. This is because the pulse signal output from 16 is blocked by the switching diode D1 and the second signal detection unit 15 cannot detect the pulse signal.
[0044]
Next, the master CPU 11 turns on the switching transistors T1 and T2, and turns on the slave of the second board 2 via the power line 18 of the first connection detection unit 3, the connector cable 5, and the power line 24 of the second connection detection unit 4. The power supply voltage is supplied to the CPU 21 (S7). Then, communication with the slave CPU 21 is started via the communication signal lines 17, 23 and the connector cable 5 (S8).
[0045]
As described above, the supply of the power supply voltage to the second substrate 2 is performed after it is detected that the connection state by the cable connector 5 is normal. In other words, the power supply voltage is not supplied to the second board 2 when the connector 32 (or the connector 33) of the cable connector 5 is reversely inserted. Therefore, damage to the second substrate 2 can be prevented beforehand, and an increase in cost due to the damage can be suppressed.
[0046]
If it is determined in step S5 that the second signal detector 15 has detected the pulse signal (S5: YES), it is recognized as another defect (S9). That is, although the switching diode D1 is interposed in the middle of the loop circuit L, the pulse signals from the first signal transmitting unit 13 and the second signal transmitting unit 16 are output from the first signal detecting unit 14 and the second signal transmitting unit 16, respectively. Since the signal is detected by the signal detection unit 15, it is recognized that the short-circuit between the terminals of the connector cable 5, the damage of the switching diode D1 of the second substrate 2, and the like are caused. When it is determined in step S5 that the pulse signal has been detected by the second signal detection unit 15 (S5: YES), the second connection detection unit 4 loop circuit L of the type in which the switching diode D1 does not exist does not exist. It may be recognized that the two substrates are connected.
[0047]
If it is determined in step S3 that the first signal detection unit 14 has not been able to detect a pulse signal (S3: NO), a pulse signal is output from the second signal transmission unit 16 (S10). Then, it is determined whether or not the second signal detector 15 has detected a pulse signal (S11).
[0048]
When the pulse signal is detected by the second signal detection unit 15 (S11: YES), it is recognized that the cable connector 5 is connected in reverse insertion (S12). That is, although the pulse signal of the first signal transmission unit 13 could not be detected by the first signal detection unit 14, the pulse signal of the second signal transmission unit 16 could be detected by the second signal detection unit 15. The case corresponds to the case where the switching diode D1 is reversely connected, that is, it is recognized that the cable connector 5 is connected in reverse insertion.
[0049]
Further, when the second signal detection unit 15 cannot detect the pulse signal in step S11 (S11: NO), it recognizes that the connection by the cable connector 5 is incomplete (S13). In this case, since the pulse outputs from the first signal transmission unit 13 and the second signal transmission unit 16 are not detected by the first signal detection unit 14 and the second signal detection unit 15, the connection by the cable connector 5 is incomplete. For example, it is recognized that the loop circuit L has not been formed due to the oblique insertion or the one-side insertion of the cable connector 5.
[0050]
Here, the above-described loop circuit L is formed by using the outermost terminal of the first joint 12 and the outermost terminal of the second joint 22, respectively. In the case where is obliquely inserted or one-sided, the state can be immediately detected.
[0051]
Further, even when the switching diode D1 of the second connection detection unit 4 is not connected, the oblique insertion or the insertion of the cable connector 5 can be detected by the above-described detection method using the loop circuit L.
[0052]
In the connection detection device described above, when the first and second substrates 1 and 2 are connected to each other by the connector cable 5, the connection state can be detected. Further, for example, the connection is reverse insertion connection. In such a case, the first and second substrates 1 and 2 may be corrected so as to make a normal connection state.
[0053]
Specifically, as shown in FIG. 4, the first connection detection unit 3 is provided with switching units 34 and 35 for switching between the communication signal line 17 and the power supply line 18. Switching unit 34 is for switching a communication signal line 17 connected to the master CPU11 to connect to the terminal _{A 2} or the terminal _{A 9} of the first joint portion 12. A switching signal for switching the switching unit 34 is provided from the master CPU 11.
[0054]
On the other hand, the switching unit 35 so as to connect one end of the power line 18 connected to the switching transistor T1 to the terminal A ₄ or terminal A ₇ of the first joint portion 12, the other power supply lines connected to the switching transistor T2 18 so as to connect to the terminal a ₅ or terminal a ₆ of the first joint portion 12 is for switching, respectively. A switching signal for switching the switching unit 35 is provided from the master CPU 11.
[0055]
The control operation of the master CPU in such a configuration will be described with reference to the flowchart shown in FIG. Steps S1 to S13 in FIG. 5 are the same as those in the flowchart shown in FIG. If reverse insertion of the connector of the connector cable 5 is detected in step S12, the master CPU 11 supplies a switching signal to the switching units 34 and 35 to switch the communication signal line 17 and the power supply line 18 (S14).
[0056]
In particular, by the switching section 35 is switched, the communication signal line 17 connected to the master CPU11 is connected from the terminal _{A 9} of the first joint portion 12 to the terminal _{A 2.} Further, one end of the power line 18 connected to the switching transistor T1 is connected from the terminal A ₄ of the first joint portion 12 to the terminal A _7. The other power supply line 18 connected to the switching transistor T2 is connected from the terminal A ₅ of the first joint portion 12 to the terminal A _6.
[0057]
After that, the master CPU 11 turns on the switching transistors T1 and T2, supplies the power supply voltage to the slave CPU 21 (S7), and starts communication with the master CPU 11 (S8).
[0058]
As described above, even when the reverse insertion connection of the connector cable 5 is detected, the communication signal line 17 and the power supply line 18 relating to the first joint 12 are automatically switched. Appropriately given, the master CPU 11 and the slave CPU 21 can communicate well.
[0059]
Note that the configurations of the switching units 34 and 35 and the connection configuration thereof are not limited to the configurations described above. The switching units 34 and 35 may be provided inside the master CPU 11. Further, the switching units 34 and 35 may be realized by software instead of the hardware configuration as described above.
[0060]
Although not shown in FIG. 4, the connection detection device may be provided with a display unit for notifying the connection state. The display unit may be composed of, for example, a plurality of light-emitting diodes that indicate the type of error for each color, or may be composed of, for example, a liquid crystal display device that can display a plurality of characters.
[0061]
For example, in the control operation shown in FIG. 5, if it is determined in step S9 that there is another defect, a display to that effect may be displayed (S15). Further, when it is determined in step S13 that the connection is incomplete, a different display may be displayed to that effect, different from the case where the connection is determined to be other defective (S16). Further, these errors may be notified by voice.
[0062]
By performing such an error notification, the user can recognize that an error has occurred, and can take appropriate measures corresponding to the error. For example, when another defect is notified, the connector cable 5 can be replaced with another connector cable 5 and the connection state can be checked again. Further, when the connection is incompletely notified, the connection state of the connector cable 5 can be confirmed, and the connector cable 5 can be reinserted. Therefore, a highly convenient connection detection device can be provided.
[0063]
Of course, the scope of the present invention is not limited to the above embodiment. For example, the above-described connection detection device has been described with respect to the case where the substrates are connected to each other, but may be applied to a case where the devices are connected to each other or a case where the substrate and the devices are connected. Further, in the connection detection device configured by the first connection detection unit 3 and the second connection detection unit 4, these parts may be applied to various electronic devices. Further, in the above embodiment, the switching diode D1 is provided in the second connection detection unit 5, but is not limited thereto, and may be provided, for example, on the loop circuit L of the first connection detection unit 4.
[Brief description of the drawings]
FIG. 1 is a schematic perspective view of a substrate to which a connection detection device according to the present invention is applied.
FIG. 2 is a diagram illustrating a configuration of a connection detection device.
FIG. 3 is a flowchart showing a control operation of a master CPU.
FIG. 4 is a diagram illustrating a configuration of a connection detection device according to a modified example.
FIG. 5 is a flowchart illustrating a control operation of a master CPU according to a modified example.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 1st board 2 2nd board 3 1st connection detection part 4 2nd connection detection part 5 Connector cable 11 Master CPU
13 First signal transmitting unit 14 Second signal detecting unit 15 First signal detecting unit 16 Second signal transmitting unit 21 Slave CPU
T1, T2 Switching transistor D1 Switching diode

Claims

When connecting devices that can communicate with each other by a connection member including a power supply line for supplying a power supply voltage from one device to the other device, a connection detection device for detecting a connection state of the connection member. So,
Switching means provided on one device side and switching whether or not to supply a power supply voltage to the other device;
Detecting means for detecting a connection state of the connection member,
When the detection unit detects that the connection state of the connection member is normal, the control unit switches the switching unit so that a power supply voltage is supplied to the other device. Connection detection device.

The detecting means includes:
By the connection between the two devices in the normal state by the connection member, for the loop circuit formed to return to the one device again from one device via the connection member and the other device, Signal transmission means for transmitting a confirmation signal for detecting the connection state of the connection member,
2. The connection detection device according to claim 1, further comprising signal detection means for detecting whether or not the confirmation signal transmitted by the signal transmission means has returned following the loop circuit.

The connection detection device according to claim 2, wherein a directional element is provided in the middle of the loop circuit.

The detecting means includes:
When a confirmation signal is transmitted by the signal transmission unit toward the forward direction of the directional element, a confirmation signal is detected by the signal detection unit,
And, when the confirmation signal is transmitted by the signal transmission unit toward the opposite side of the directional element, when the confirmation signal is not detected by the signal detection unit, the connection state by the connection member is normal. The connection detection device according to claim 3, wherein the connection detection device detects the connection.

The connection member is configured by a cable having a plurality of cores, and connectors connected to both ends of the cable,
The connection detecting device according to claim 2, wherein the loop circuit is formed using an outermost terminal in the connector.