JP2004025352A - Polishing method and device of semiconductor wafer - Google Patents
Polishing method and device of semiconductor wafer Download PDFInfo
- Publication number
- JP2004025352A JP2004025352A JP2002184454A JP2002184454A JP2004025352A JP 2004025352 A JP2004025352 A JP 2004025352A JP 2002184454 A JP2002184454 A JP 2002184454A JP 2002184454 A JP2002184454 A JP 2002184454A JP 2004025352 A JP2004025352 A JP 2004025352A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- wafer
- semiconductor wafer
- head
- polishing head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
この発明は半導体ウェーハの研磨方法およびその装置、詳しくは研磨中に半導体ウェーハを回転させながら研磨する半導体ウェーハの研磨技術に関する。
【0002】
【従来の技術】
面取り後、エッチング処理されたシリコンウェーハは、次の研磨工程において、その表面に機械的化学的研磨が施される。これにより、シリコンウェーハの表面は平滑で無歪の鏡面に仕上げられる。
一般的な研磨装置は、上面に研磨布が貼着された研磨定盤と、研磨定盤の上方に対向配置され、下面にシリコンウェーハが所定の保持構造により保持された研磨ヘッドとを備えている。研磨時には、研磨砥粒を含む研磨剤(スラリー)を研磨布に供給しながら、研磨ヘッドと一体的に回転中のシリコンウェーハを、研磨布の表面(研磨作用面)に摺接させることにより、研磨する。
【0003】
ところで、研磨ヘッドにシリコンウェーハを保持する方式として、例えば(1) シリコンウェーハを負圧力により研磨ヘッドの下部に取り付けられたキャリアプレートの下面に真空吸着する方式が知られている。その他、(2) 研磨ヘッドのウェーハ保持側の面に、シリコンウェーハを収容する環状のテンプレートを設け、これらのシリコンウェーハと研磨ヘッドとの間にバックパッドを介在させるワックスレスマウント方式が知られている。
(1) 真空吸着方式では、約−60KPa以下の高い真空度でシリコンウェーハをキャリアプレートに完全吸着(研磨時にウェーハが移動しない吸着力での吸着)し、この状態を維持して研磨する。一方、(2) ワックスレスマウント方式では、厚さ200〜400μm程度のバックパッドを使用する。研磨時、バックパッドに純水を供給し、その表面張力によって、テンプレートの内側に収容されたシリコンウェーハを、ウェーハ裏面側から保持(水張り)し、研磨する。
【0004】
【発明が解決しようとする課題】
しかしながら、従来のシリコンウェーハ研磨装置にあっては、以下の問題点があった。
すなわち、(1) 従来の真空吸着方式では、高い真空度でシリコンウェーハを研磨ヘッドに完全吸着した状態で研磨していた。そのため、研磨中のシリコンウェーハは、研磨ヘッドの回転に伴って一体的に回転(公転)するだけで、ウェーハ中心軸を中心にして単独で回転(自転)することはなかった。その結果、この研磨は裏面基準となり、キャリアプレートの下面形状がそのままシリコンウェーハの研磨面に転写される場合があった。しかも、複数枚のシリコンウェーハを同時に研磨するバッチ式の研磨装置にあっては、研磨ヘッドからキャリアプレートに作用する研磨圧は、プレート外周部の方がプレート中央部に比べて大きくなる。そのため、研磨後のウェーハ外周部の一部分に片減り(過剰な研磨)が生じやすかった。
また、(2) 従来のワックスレスマウント方式では、バックパッドとして400μm程度の厚いパッドが採用されていた。そのため、研磨が表面基準となり、シリコンウェーハに直接作用する研磨圧が小さくなっていた。その結果、研磨前のウェーハ表面の形状がそのまま研磨後も維持されたり、研磨後にウェーハ表面の凹凸が増幅されるおそれがあった。
【0005】
そこで、発明者は鋭意研究の結果、(1) ウェーハを研磨ヘッドに−60KPa〜−5KPaの真空度で吸着して研磨すれば、真空吸着方式でありながら、ウェーハ中心軸を中心にしてウェーハが低速度で回転し、裏面基準から表面基準の研磨になることを知見した。これにより、キャリアプレートの下面の形状がウェーハの研磨面に転写され難くなり、しかもバッチ式の研磨装置を利用した研磨時には、ウェーハの外周部の片減りが解消されることも見出し、この発明を完成させた。
また、発明者は、(2) ワックスレスマウント方式での研磨時、バックパッドを200μm以下に薄くすれば、表面基準の研磨のままで、ウェーハに作用する研磨圧を大きくできることを知見した。これにより、研磨前のウェーハ表面の凹凸形状が研磨後も維持されるか、その凹凸形状が増幅されるおそれが減少し、その結果、研磨後のウェーハ表面の平坦度が高まることを見出し、この発明を完成させた。
【0006】
【発明の目的】
この発明は、真空吸着方式の研磨において、研磨ヘッドのウェーハ保持側の面の形状が半導体ウェーハの研磨面に転写され難く、またバッチ式の研磨時におけるウェーハ外周部の片減りを解消することができる半導体ウェーハの研磨方法およびその装置を提供することを、その目的としている。
また、この発明は、ワックスレスマウント方式の研磨において、表面基準の研磨でありながら、研磨前のウェーハ表面の形状が研磨後も維持または増幅されることが抑制され、これにより研磨後のウェーハ表面の平坦度を高めることができる半導体ウェーハの研磨方法およびその装置を提供することを、その目的としている。
【0007】
【課題を解決するための手段】
請求項1に記載の発明は、研磨布に研磨剤を供給し、研磨ヘッドに保持された半導体ウェーハを研磨布に摺接させることにより、この半導体ウェーハを研磨する半導体ウェーハの研磨方法において、前記半導体ウェーハが、前記研磨ヘッドに−60KPa〜−5KPaの真空度で吸着されている半導体ウェーハの研磨方法である。
【0008】
ここで適用される研磨方法としては、半導体ウェーハを1枚ずつ研磨する枚葉式でもよい。または、複数枚の半導体ウェーハを同時に研磨するバッチ式でもよい。
半導体ウェーハとしては、例えばシリコンウェーハ、ガリウム砒素ウェーハなどを採用することができる。
研磨布としては、例えば硬質発泡ウレタンフォームからなる「MHパッド」、「ICパッド」、不織布にウレタン樹脂を含浸・硬化させた「Subaパッド」などを採用することができる。
研磨剤としては、例えば焼成シリカやコロイダルシリカ(研磨砥粒)、アミン(加工促進剤)および有機高分子(ヘイズ抑制剤)などを混合したものを採用することができる。コロイダルシリカとは、珪酸微粒子の凝集が起こらないで1次粒子のまま水中に分散した透明または不透明な乳白色のコロイド液である。
【0009】
研磨時、作用する真空度は−60KPa〜−5KPa、好ましくは−40KPa〜−15KPaである。−60KPa未満では、半導体ウェーハは自転しないため、研磨が裏面基準となり、キャリプレートの下面形状の転写および片減りが発生しやすくなる。−5KPaを超えると、研磨が表面基準となり、ウェーハ表面の凹凸が増幅する。
研磨時、研磨ヘッドから半導体ウェーハに作用する研磨圧は100〜700g/cm2、好ましくは350〜450g/cm2である。100g/cm2未満では、研磨が表面基準となり、ウェーハ表面の凹凸が増幅されやすくなる。また、700g/cm2を超えると自転しにくくなるため、研磨が裏面基準となり、片減りまたはキャリアプレートの下面形状の転写が生じやすくなる。
【0010】
また、請求項2に記載の発明は、研磨ヘッドのウェーハ保持側の面に環状のテンプレートを設け、該テンプレートの内側に、その研磨面とは反対側の面を前記研磨ヘッドと接触させた状態で半導体ウェーハを収容し、その後、研磨布に研磨剤を供給しながら、半導体ウェーハを研磨布に摺接させて研磨する半導体ウェーハの研磨方法である。
テンプレートは、そのプレート内側に、半導体ウェーハの直径より若干大径な孔部を有している。この孔部に半導体ウェーハが収容される。テンプレートの高さは限定されない。ただし、半導体ウェーハの厚さと略同じ高さが好ましい。テンプレートの素材としては、例えばガラスエポキシ樹脂、各種のセラミックスなどを採用することができる。
ここでいうテンプレートの内側に、研磨面とは反対側の面を研磨ヘッドと接触させた状態で半導体ウェーハを収容するとは、半導体ウェーハが、その研磨面とは反対側の面を研磨ヘッドのウェーハ保持側の面に直接当てがってテンプレートの内側に収容されることをいう。
【0011】
請求項3に記載の発明は、研磨ヘッドのウェーハ保持側の面に環状のテンプレートを設け、該テンプレートの内側に半導体ウェーハを収容するとともに、この半導体ウェーハと前記研磨ヘッドとの間に厚さが200μm以下のバックパッドを介在させ、その後、研磨布に研磨剤を供給しながら、半導体ウェーハを研磨布に摺接させて研磨する半導体ウェーハの研磨方法である。
バックパッドの素材としては、例えばスウェード布などの不織布を採用することができる。また、その硬度も限定されない。
バックパッドの厚さが200μmを超えると、半導体ウェーハに作用する研磨圧が小さくなり、研磨が表面基準となるため、ウェーハ表面の凹凸が増幅されやすくなる。
【0012】
請求項4に記載の発明は、研磨布が貼着される研磨定盤と、該研磨定盤に半導体ウェーハを保持するウェーハ保持側の面を対向配置させた研磨ヘッドと、該研磨ヘッドのウェーハ保持側の面に半導体ウェーハを−60KPa〜−5KPaで真空吸着する吸着手段とを備えた半導体ウェーハの研磨装置である。
研磨装置は、研磨ヘッドを研磨装置の上方に対向配置したものでも、これとは上下を逆に配置したものでもよい。さらには、研磨ヘッドを研磨布に沿って往復動させる方式の研磨装置でもよいし、往復動させない方式の研磨装置でもよい。往復動させる場合には、半導体ウェーハの外周部の一部を研磨布の外部にはみ出させての研磨でもよいし、そうでない研磨でもよい。
【0013】
請求項5に記載の発明は、研磨布が貼着される研磨定盤と、該研磨定盤に半導体ウェーハを保持するウェーハ保持側の面を対向配置させた研磨ヘッドと、該研磨ヘッドのウェーハ保持側の面に設けられ、研磨面とは反対側の面を前記研磨ヘッドと接触させた状態で半導体ウェーハが収容される環状のテンプレートとを備えた半導体ウェーハの研磨装置である。
【0014】
請求項6に記載の発明は、研磨布が貼着される研磨定盤と、該研磨定盤に半導体ウェーハを保持するウェーハ保持側の面を対向配置させた研磨ヘッドと、該研磨ヘッドのウェーハ保持側の面に設けられ、半導体ウェーハが内側に収容される環状のテンプレートと、この半導体ウェーハと前記研磨ヘッドとの間に介在されるバックパッドとを備えた半導体ウェーハの研磨装置において、前記バックパッドの厚さを、200μm以下とした半導体ウェーハの研磨装置である。
【0015】
【作用】
請求項1および請求項4の発明によれば、半導体ウェーハを研磨ヘッドに−60KPa〜−5KPaという完全吸着時より低い真空度で吸着して研磨する。そのため、真空吸着方式でありながら、半導体ウェーハが研磨ヘッドの回転に伴って公転するだけではなく、そのウェーハ中心軸を中心にしてゆっくりと自転する。これにより、表面基準の研磨となり、研磨ヘッドのウェーハ保持側の面の形状が半導体ウェーハのウェーハ研磨面に転写され難くなる。しかも、バッチ式の研磨時にあっては、半導体ウェーハの外周部の片減りを抑制することができる。
【0016】
また、請求項2、請求項3、請求項5および請求項6の発明によれば、テンプレートの内側に、研磨面とは反対側の面を研磨ヘッドと直接接触させて半導体ウェーハを収容するか、厚さ200μm以下の薄いバックパッドを介して半導体ウェーハを収容する。その後、この状態を維持し、ウェーハの研磨面を研磨布に摺接させて研磨する。これにより表面基準の研磨でありながら、研磨前のウェーハ表面の形状が研磨後も維持または増幅されるおそれが減少する。その結果、研磨後のウェーハ表面の平坦度を高めることができる。
【0017】
【発明の実施の形態】
以下、この発明の実施例を図面を参照して説明する。まず、図1を参照して第1の実施例を説明する。図1は、この発明の第1の実施例に係る半導体ウェーハの研磨装置の要部縦断面図である。
図1において、10は半導体ウェーハの研磨装置(以下、研磨装置)である。この研磨装置10は、4枚の単結晶シリコンからなる口径6インチのシリコンウェーハ(CZウェーハ)Wの片面を同時に研磨可能な真空吸着方式の研磨装置である。
研磨装置10は、研磨定盤11と、この研磨定盤11の上方に配され、シリコンウェーハWを保持するウェーハ保持側の面(下面)を研磨定盤11に対向配置させた研磨ヘッド12と、研磨ヘッド12の下面にシリコンウェーハWを真空吸着するための真空度を作用させる吸着手段Vとを備えている。これらの研磨定盤11および研磨ヘッド12は厚肉な円板形状で、対向する各面はそれぞれ平坦である。
【0018】
研磨定盤11は、回転軸を中心にして、図示しない回転手段により回転自在である。研磨定盤11の上面には、厚地のスポンジゴムを介して研磨布13が貼着されている。この研磨布13は、不織布にウレタン樹脂を含浸・硬化させたロデール社製のSuba600(厚さ1270μm、硬度80°(Asker))である。
研磨ヘッド12は、図示しない昇降手段により上下動可能に構成されている。研磨ヘッド12の下面には、ウェーハ保持用のキャリアプレート14が着脱自在に取り付けられている。キャリアプレート14の下面には、プレート中心部を中心にした仮想円上に、シリコンウェーハWを吸着するウェーハ保持領域が、90度間隔で配置されている。キャリアプレート14の各ウェーハ保持領域には、プレート表裏両面を貫通して、所定本数の連通孔14a…が、互いに所定距離だけ離間して形成されている。また、同じく各ウェーハ保持領域には、シリコンウェーハWがその保持領域からはみ出さないように、テンプレート21を固着している。テンプレート21は、平面視して円形のリング状を有するガラスエポキシ樹脂製の板材である。テンプレート21の厚さは、シリコンウェーハWと略同じか、それより1〜200μmだけ薄い。
【0019】
研磨ヘッド12の内部には、その下部が多数本に分岐した吸引路12aが形成されている。吸引路12aの上部は回転軸の中心軸線に沿って形成され、外部に配置された連通管を経て吸着手段Vの吸引部に連通されている。吸引路12aの分岐した下部は4つのグループに別れ、それぞれのグループの下端がキャリアプレート14の対応するウェーハ保持領域に形成された連通孔14a…に連通されている。吸着手段Vの作動により負圧力が発生し、この負圧力が連通管および吸引路12aを介して、各ウェーハ保持領域の連通孔14a…に作用する。その結果、各ウェーハ保持領域にシリコンウェーハWがそれぞれ吸着される。
第1の実施例の特徴は、吸着手段Vにより発生した負圧力の度合い(真空度)が、シリコンウェーハWをキャリアプレート14に完全吸着する従来の−60KPaよりも低い、−60KPa〜−5KPaに設定した点である。これにより、研磨中、4枚のシリコンウェーハWは、それぞれ自己のウェーハ中心軸を中心にしてゆっくりと自転する。
【0020】
次に、この第1の実施例の研磨装置10の作用を説明する。
図1に示すように、シリコンウェーハWの研磨時には、吸着手段Vを作動し、各テンプレート21の孔部21aに収納された4枚のシリコンウェーハWをキャリアプレート14の下面の各ウェーハ保持領域にそれぞれ吸着する。このとき、各シリコンウェーハWは−60KPa〜−5KPaという低い真空度で吸着される。
その後、研磨布13の中心部に1.0リットル/分で研磨剤を供給しながら、回転中の研磨ヘッド12を下降し、研磨定盤11と一体的に回転している研磨布13の研磨作用面にシリコンウェーハWを摺接させる。研磨定盤11の回転速度は5〜20rpm、研磨ヘッド12の回転速度は3〜20rpm、研磨圧は200〜400g/cm2である。研磨時間は10分間程度である。
【0021】
このように、研磨時のシリコンウェーハWは、キャリアプレート14の下面に−30KPaという低い真空度で吸着されている。そのため、真空吸着方式でありながら、シリコンウェーハWが研磨ヘッド12の回転に伴って公転するだけではなく、ウェーハ中心軸を中心にして1rpm程度でゆっくりと自転する。これにより、シリコンウェーハWの研磨が、従来の裏面基準から表面基準に変更され、その結果、キャリアプレート14の下面の形状がシリコンウェーハWの研磨面に転写され難くなる。
しかも、このようなバッチ式の研磨装置10を利用した場合には、研磨ヘッド12からの研磨圧は、キャリアプレート14の外周部の方がその中央部に比べて大きくなる。これにより、従来は研磨後のウェーハ外周部の一部分に片減りが生じやすかった。しかしながら、第1の実施例では1rpmという低速度ではあるがシリコンウェーハWが自転するので、ウェーハ外周部は略均一に研磨され、このような片減りを解消することができる。
【0022】
次に、図2に基づき、この発明の第2の実施例を説明する。
図2は、この発明の第2の実施例に係る半導体ウェーハの研磨装置の要部縦断面図である。
図2に示すように、第2の実施例はワックスレスマウント方式の研磨装置20において、テンプレート21の内側の孔部21aに、研磨面とは反対側の面(上面)を、キャリアプレート14の下面に直接接触させてシリコンウェーハWを収容させた例である。したがって、この第2の実施例ではワックスレスマウント方式で通常利用されるバックパッドが存在しない。
研磨装置20は、研磨ヘッド12の下面の各ウェーハ保持領域にシリコンウェーハWを収容するテンプレート21がそれぞれ固着されている。テンプレート21は、円形のリング状のガラスエポキシ板である。もちろん、この研磨装置20はワックレスマウント方式である。そのため、第1の実施例で用いられた吸着手段V、研磨ヘッド12内の吸引路12a、および、テンプレート14内の連通孔14aは除去されている。
【0023】
第2の実施例の研磨装置20の研磨時には、各テンプレート21の孔部21aに所定の量の水を供給し、ウェーハ上面をキャリアプレート14の下面に直接接触させてシリコンウェーハWを水張りする。その後、所定量の研磨剤を供給しながら、シリコンウェーハWを研磨布13に摺接させて研磨する。
このように、シリコンウェーハWがキャリアプレート14の下面に、直接、水張りされているので、シリコンウェーハWに直接作用する研磨ヘッド12からの研磨圧が、従来のバックパッドを利用した研磨装置に比べて大きくなる。その結果、シリコンウェーハWはウェーハ中心軸を中心にして1rpm程度でゆっくりと回転する。これにより、表面基準の研磨でありながら、研磨前のシリコンウェーハWの表面の形状が研磨後も維持されたり増幅されるおそれが減少する。その結果、研磨後のウェーハ表面の平坦度を高めることができる。
その他の構成、作用および効果は、第1の実施例から推測可能な範囲であるので、説明を省略する。
【0024】
次に、図3に基づき、この発明の第3の実施例を説明する。
図3は、この発明の第3の実施例に係る半導体ウェーハの研磨装置の要部縦断面図である。
図3に示すように、第3の実施例の半導体ウェーハの研磨装置30は、バックパッド31の厚さを、従来品(400μm程度)よりも薄くした例である。
すなわち、研磨装置30は、キャリアプレート14の下面全域に厚さtが200μmのバックパッド31を貼着し、バックパッド31の下面の各ウェーハ保持領域にテンプレート21がそれぞれ固着されている。バックパッド31はスウェード布製である。研磨時には、バックパッド31に所定量の純水を供給し、シリコンウェーハWを水張りする。この状態を維持して研磨する。研磨時にシリコンウェーハWに作用する研磨圧は、上述した第2の実施例の場合よりも小さい。しかしながら、従来品のバックパッドの厚さの約半分である200μmまで薄くすると、研磨後のシリコンウェーハWの外周部の片減りはほとんど解消される。
その他の構成、作用および効果は、第2の実施例と略同じであるので、説明を省略する。
【0025】
【発明の効果】
請求項1および請求項4の発明によれば、半導体ウェーハが研磨ヘッドに−60KPa〜−5KPaという低い真空度で吸着されて研磨されるので、真空吸着方式の研磨でありながら研磨中に半導体ウェーハが回転する。そのため、半導体ウェーハの研磨は表面基準となり、研磨ヘッドのウェーハ保持側の面の形状が半導体ウェーハの研磨面に転写され難く、またバッチ式の研磨時におけるウェーハ外周部の片減りを解消することができる。
【0026】
また、請求項2、請求項3、請求項5および請求項6の発明によれば、テンプレートの内側に半導体ウェーハを収容する場合、半導体ウェーハの研磨面とは反対側の面を研磨ヘッドに直接当てがって収容するか、厚さが200μm以下の薄いバックパッドを介して収容する。その結果、表面基準の研磨でありながら、研磨前のウェーハ表面の形状が研磨後も維持されたり増幅されるおそれが減少する。よって、研磨後のウェーハ表面の平坦度を高めることができる。
【図面の簡単な説明】
【図1】この発明の第1の実施例に係る半導体ウェーハの研磨装置の要部縦断面図である。
【図2】この発明の第2の実施例に係る半導体ウェーハの研磨装置の要部縦断面図である。
【図3】この発明の第3の実施例に係る半導体ウェーハの研磨装置の要部縦断面図である。
【符号の説明】
10,20,30 半導体ウェーハの研磨装置、
11 研磨定盤、
12 研磨ヘッド、
13 研磨布、
21 テンプレート、
31 バックパッド、
V 吸着手段、
W シリコンウェーハ(半導体ウェーハ)。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method and apparatus for polishing a semiconductor wafer, and more particularly to a semiconductor wafer polishing technique for polishing a semiconductor wafer while rotating the semiconductor wafer during polishing.
[0002]
[Prior art]
After chamfering, the surface of the etched silicon wafer is subjected to mechanical and chemical polishing in the next polishing step. As a result, the surface of the silicon wafer is finished to a smooth and distortion-free mirror surface.
A general polishing apparatus is provided with a polishing platen on which a polishing cloth is adhered on an upper surface, and a polishing head which is arranged above the polishing platen so as to face and has a silicon wafer held by a predetermined holding structure on a lower surface. I have. At the time of polishing, a silicon wafer rotating integrally with the polishing head is brought into sliding contact with the surface (polishing surface) of the polishing cloth while supplying an abrasive (slurry) containing abrasive grains to the polishing cloth. Grind.
[0003]
By the way, as a method of holding a silicon wafer on a polishing head, for example, (1) a method in which a silicon wafer is vacuum-adsorbed to a lower surface of a carrier plate attached to a lower portion of the polishing head by a negative pressure is known. In addition, (2) a waxless mounting method is known in which an annular template for accommodating a silicon wafer is provided on the surface of the polishing head on the wafer holding side, and a back pad is interposed between the silicon wafer and the polishing head. I have.
(1) In the vacuum suction method, a silicon wafer is completely sucked to a carrier plate at a high degree of vacuum of about −60 KPa or less (adsorption with a suction force that does not move the wafer during polishing), and polishing is performed while maintaining this state. On the other hand, (2) In the waxless mounting method, a back pad having a thickness of about 200 to 400 μm is used. At the time of polishing, pure water is supplied to the back pad, and the silicon wafer housed inside the template is held (water-filled) from the back side of the wafer and polished by the surface tension.
[0004]
[Problems to be solved by the invention]
However, the conventional silicon wafer polishing apparatus has the following problems.
That is, (1) In the conventional vacuum suction method, the silicon wafer is polished at a high degree of vacuum while completely adsorbing the silicon wafer to the polishing head. Therefore, the silicon wafer being polished simply rotates (revolves) integrally with the rotation of the polishing head, and does not independently rotate (spin) about the wafer central axis. As a result, this polishing is based on the back surface, and the lower surface shape of the carrier plate may be directly transferred to the polished surface of the silicon wafer. Moreover, in a batch-type polishing apparatus for simultaneously polishing a plurality of silicon wafers, the polishing pressure acting on the carrier plate from the polishing head is larger at the plate outer peripheral portion than at the plate central portion. For this reason, one-sided loss (excessive polishing) is likely to occur in a part of the outer peripheral portion of the wafer after polishing.
(2) In the conventional waxless mounting method, a thick pad of about 400 μm is used as a back pad. For this reason, polishing has become the surface reference, and the polishing pressure directly acting on the silicon wafer has been reduced. As a result, there is a risk that the shape of the wafer surface before polishing is maintained as it is after polishing, or that irregularities on the wafer surface are amplified after polishing.
[0005]
Therefore, the inventor of the present invention has conducted extensive research and found that (1) if the wafer is polished by suctioning the wafer to the polishing head at a degree of vacuum of −60 KPa to −5 KPa, the wafer can be centered on the center axis of the wafer while using the vacuum suction method. It was found that the polishing was performed at a low speed, and the polishing was performed from the back surface to the surface. It has also been found that this makes it difficult for the shape of the lower surface of the carrier plate to be transferred to the polished surface of the wafer, and that during polishing using a batch-type polishing apparatus, the loss of the outer peripheral portion of the wafer is eliminated. Completed.
Further, the inventor has found that (2) the polishing pressure acting on the wafer can be increased while polishing on the surface basis by reducing the thickness of the back pad to 200 μm or less during polishing by the waxless mounting method. As a result, the unevenness of the wafer surface before polishing is maintained after polishing, or the possibility that the uneven shape is amplified is reduced, and as a result, the flatness of the wafer surface after polishing is found to be increased. Completed the invention.
[0006]
[Object of the invention]
The present invention makes it difficult to transfer the shape of the surface on the wafer holding side of the polishing head to the polished surface of the semiconductor wafer in the vacuum suction type polishing, and also to eliminate the loss of the wafer outer peripheral portion during the batch type polishing. It is an object of the present invention to provide a semiconductor wafer polishing method and an apparatus therefor.
In addition, the present invention suppresses the shape of the wafer surface before polishing from being maintained or amplified even after polishing, even though the polishing is performed on a surface basis, in the waxless mounting type polishing. It is an object of the present invention to provide a method and an apparatus for polishing a semiconductor wafer, which can increase the flatness of the semiconductor wafer.
[0007]
[Means for Solving the Problems]
The invention according to claim 1 is a method for polishing a semiconductor wafer, comprising: supplying an abrasive to a polishing cloth; and bringing a semiconductor wafer held by a polishing head into sliding contact with the polishing cloth, thereby polishing the semiconductor wafer. A method for polishing a semiconductor wafer, wherein the semiconductor wafer is adsorbed to the polishing head at a degree of vacuum of -60 KPa to -5 KPa.
[0008]
The polishing method applied here may be a single wafer type in which semiconductor wafers are polished one by one. Alternatively, a batch type in which a plurality of semiconductor wafers are polished simultaneously may be used.
As the semiconductor wafer, for example, a silicon wafer, a gallium arsenide wafer, or the like can be employed.
As the polishing cloth, for example, an "MH pad" or "IC pad" made of a hard foamed urethane foam, a "Suba pad" in which a nonwoven fabric is impregnated with a urethane resin, and the like can be used.
As the abrasive, for example, a mixture of calcined silica, colloidal silica (abrasive grains), amine (processing accelerator), organic polymer (haze inhibitor), and the like can be used. Colloidal silica is a transparent or opaque milky white colloid liquid that is dispersed in water as primary particles without causing aggregation of silica fine particles.
[0009]
The degree of vacuum that acts during polishing is −60 KPa to −5 KPa, preferably −40 KPa to −15 KPa. If the pressure is lower than −60 KPa, the semiconductor wafer does not rotate, so that the polishing is performed on the basis of the back surface, and the transfer of the shape of the lower surface of the carry plate and the one-sided reduction are likely to occur. If it exceeds -5 KPa, polishing becomes a surface reference, and unevenness on the wafer surface is amplified.
During polishing, the polishing pressure acting on the semiconductor wafer from the polishing head is 100 to 700 g / cm 2 , preferably 350 to 450 g / cm 2 . If it is less than 100 g / cm 2 , polishing becomes a surface standard, and unevenness on the wafer surface is easily amplified. On the other hand, if it exceeds 700 g / cm 2 , since it is difficult to rotate, polishing is based on the back surface, so that one-sided reduction or transfer of the lower surface shape of the carrier plate is likely to occur.
[0010]
The invention according to
The template has a hole inside the plate slightly larger than the diameter of the semiconductor wafer. The semiconductor wafer is accommodated in the hole. The height of the template is not limited. However, the height is preferably substantially the same as the thickness of the semiconductor wafer. As a material of the template, for example, glass epoxy resin, various ceramics, or the like can be used.
To accommodate a semiconductor wafer inside the template, with the surface opposite to the polishing surface being in contact with the polishing head, means that the semiconductor wafer has a surface opposite to the polishing surface that is the wafer of the polishing head. It means that it is directly applied to the holding side surface and is accommodated inside the template.
[0011]
The invention according to claim 3 provides an annular template on the surface of the polishing head on the wafer holding side, accommodates the semiconductor wafer inside the template, and has a thickness between the semiconductor wafer and the polishing head. This is a method of polishing a semiconductor wafer in which a back pad of 200 μm or less is interposed, and then the semiconductor wafer is brought into sliding contact with the polishing cloth and polished while supplying an abrasive to the polishing cloth.
As a material of the back pad, for example, a nonwoven fabric such as a suede cloth can be adopted. Also, its hardness is not limited.
If the thickness of the back pad exceeds 200 μm, the polishing pressure acting on the semiconductor wafer becomes small, and polishing becomes a surface reference, so that unevenness on the wafer surface is easily amplified.
[0012]
The invention according to claim 4 is a polishing surface plate on which a polishing cloth is stuck, a polishing head having a surface on a wafer holding side for holding a semiconductor wafer opposed to the polishing surface plate, and a wafer of the polishing head. An apparatus for polishing a semiconductor wafer, comprising: suction means for vacuum-sucking a semiconductor wafer at -60 KPa to -5 KPa on a surface on a holding side.
The polishing apparatus may be one in which a polishing head is arranged above the polishing apparatus so as to face the other, or may be one in which the polishing head is arranged upside down. Further, a polishing apparatus that reciprocates the polishing head along the polishing cloth or a polishing apparatus that does not reciprocate the polishing head may be used. When the semiconductor wafer is reciprocated, polishing may be performed with a part of the outer peripheral portion of the semiconductor wafer protruding outside the polishing pad, or may be performed without such polishing.
[0013]
An invention according to claim 5, wherein a polishing platen to which a polishing cloth is adhered, a polishing head having a surface on a wafer holding side for holding a semiconductor wafer opposed to the polishing platen, and a wafer of the polishing head An apparatus for polishing a semiconductor wafer, comprising: an annular template provided on a holding-side surface and containing a semiconductor wafer in a state in which a surface opposite to a polishing surface is in contact with the polishing head.
[0014]
The invention according to claim 6 is a polishing surface plate on which a polishing cloth is stuck, a polishing head having a surface on a wafer holding side for holding a semiconductor wafer opposed to the polishing surface plate, and a wafer of the polishing head. In a semiconductor wafer polishing apparatus, comprising: an annular template provided on a holding side surface, in which a semiconductor wafer is housed inside; and a back pad interposed between the semiconductor wafer and the polishing head. This is a semiconductor wafer polishing apparatus in which the thickness of the pad is 200 μm or less.
[0015]
[Action]
According to the first and fourth aspects of the present invention, the semiconductor wafer is polished by being adsorbed to the polishing head at a degree of vacuum of -60 KPa to -5 KPa lower than that at the time of complete adsorption. Therefore, in spite of the vacuum suction method, the semiconductor wafer not only revolves with the rotation of the polishing head but also slowly rotates around the center axis of the wafer. As a result, the polishing is performed on the basis of the surface, and it becomes difficult for the shape of the surface of the polishing head on the wafer holding side to be transferred to the wafer polishing surface of the semiconductor wafer. In addition, during batch-type polishing, it is possible to suppress the loss of the outer peripheral portion of the semiconductor wafer.
[0016]
According to the second, third, fifth, and sixth aspects of the present invention, the semiconductor wafer is accommodated inside the template by bringing the surface opposite to the polishing surface into direct contact with the polishing head. The semiconductor wafer is accommodated through a thin back pad having a thickness of 200 μm or less. Thereafter, this state is maintained, and the wafer is polished by sliding the polishing surface of the wafer against a polishing cloth. This reduces the possibility that the shape of the wafer surface before polishing is maintained or amplified even after polishing, even though the polishing is based on the surface. As a result, the flatness of the polished wafer surface can be increased.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. First, a first embodiment will be described with reference to FIG. FIG. 1 is a vertical sectional view of a main part of a semiconductor wafer polishing apparatus according to a first embodiment of the present invention.
In FIG. 1,
The polishing
[0018]
The polishing
The polishing
[0019]
Inside the polishing
The feature of the first embodiment is that the degree of negative pressure (degree of vacuum) generated by the suction means V is -60 KPa to -5 KPa, which is lower than the conventional -60 KPa for completely sucking the silicon wafer W onto the
[0020]
Next, the operation of the polishing
As shown in FIG. 1, at the time of polishing the silicon wafer W, the suction means V is operated, and the four silicon wafers W stored in the
Thereafter, the rotating polishing
[0021]
Thus, the silicon wafer W at the time of polishing is adsorbed on the lower surface of the
Moreover, when such a batch-
[0022]
Next, a second embodiment of the present invention will be described with reference to FIG.
FIG. 2 is a vertical sectional view of a main part of a semiconductor wafer polishing apparatus according to a second embodiment of the present invention.
As shown in FIG. 2, in a second embodiment, in a polishing
In the polishing
[0023]
At the time of polishing by the polishing
As described above, since the silicon wafer W is directly filled with water on the lower surface of the
Other configurations, operations, and effects are in ranges that can be inferred from the first embodiment, and a description thereof will not be repeated.
[0024]
Next, a third embodiment of the present invention will be described with reference to FIG.
FIG. 3 is a longitudinal sectional view of a main part of a semiconductor wafer polishing apparatus according to a third embodiment of the present invention.
As shown in FIG. 3, the semiconductor
That is, in the polishing
Other configurations, operations, and effects are substantially the same as those of the second embodiment, and thus description thereof is omitted.
[0025]
【The invention's effect】
According to the first and fourth aspects of the present invention, the semiconductor wafer is adsorbed to the polishing head at a low degree of vacuum of −60 KPa to −5 KPa and polished. Rotates. Therefore, the polishing of the semiconductor wafer is based on the surface, and the shape of the surface of the polishing head on the wafer holding side is difficult to be transferred to the polishing surface of the semiconductor wafer. it can.
[0026]
According to the second, third, fifth and sixth aspects of the present invention, when a semiconductor wafer is accommodated inside the template, the surface opposite to the polished surface of the semiconductor wafer is directly attached to the polishing head. It is housed in a contact state or is housed through a thin back pad having a thickness of 200 μm or less. As a result, the risk of maintaining or amplifying the shape of the wafer surface before polishing is reduced even though the polishing is performed on the basis of the surface. Therefore, the flatness of the polished wafer surface can be improved.
[Brief description of the drawings]
FIG. 1 is a vertical sectional view of an essential part of a semiconductor wafer polishing apparatus according to a first embodiment of the present invention.
FIG. 2 is a vertical sectional view of a main part of a semiconductor wafer polishing apparatus according to a second embodiment of the present invention.
FIG. 3 is a longitudinal sectional view of a main part of a polishing apparatus for a semiconductor wafer according to a third embodiment of the present invention.
[Explanation of symbols]
10,20,30 polishing equipment for semiconductor wafers,
11 polishing table,
12 polishing head,
13 polishing cloth,
21 templates,
31 back pad,
V adsorption means,
W Silicon wafer (semiconductor wafer).
Claims (6)
前記半導体ウェーハが、前記研磨ヘッドに−60KPa〜−5KPaの真空度で吸着されている半導体ウェーハの研磨方法。By supplying an abrasive to the polishing cloth, by bringing the semiconductor wafer held by the polishing head into sliding contact with the polishing cloth, in a semiconductor wafer polishing method for polishing this semiconductor wafer,
A method for polishing a semiconductor wafer, wherein the semiconductor wafer is adsorbed on the polishing head at a degree of vacuum of −60 KPa to −5 KPa.
該研磨定盤に半導体ウェーハを保持するウェーハ保持側の面を対向配置させた研磨ヘッドと、
該研磨ヘッドのウェーハ保持側の面に半導体ウェーハを−60KPa〜−5KPaで真空吸着する吸着手段とを備えた半導体ウェーハの研磨装置。A polishing platen on which a polishing cloth is stuck;
A polishing head in which the surface on the wafer holding side that holds the semiconductor wafer on the polishing platen is arranged to face,
A semiconductor wafer polishing apparatus, comprising: suction means for vacuum-suctioning the semiconductor wafer at -60 KPa to -5 KPa on a surface of the polishing head on the wafer holding side.
該研磨定盤に半導体ウェーハを保持するウェーハ保持側の面を対向配置させた研磨ヘッドと、
該研磨ヘッドのウェーハ保持側の面に設けられ、研磨面とは反対側の面を前記研磨ヘッドと接触させた状態で半導体ウェーハが収容される環状のテンプレートとを備えた半導体ウェーハの研磨装置。A polishing platen on which a polishing cloth is stuck;
A polishing head in which the surface on the wafer holding side that holds the semiconductor wafer on the polishing platen is arranged to face,
A polishing apparatus for a semiconductor wafer, comprising: an annular template provided on a surface of the polishing head on the wafer holding side, the semiconductor wafer being housed in a state where a surface opposite to the polishing surface is in contact with the polishing head.
該研磨定盤に半導体ウェーハを保持するウェーハ保持側の面を対向配置させた研磨ヘッドと、
該研磨ヘッドのウェーハ保持側の面に設けられ、半導体ウェーハが内側に収容される環状のテンプレートと、
この半導体ウェーハと前記研磨ヘッドとの間に介在されるバックパッドとを備えた半導体ウェーハの研磨装置において、
前記バックパッドの厚さを、200μm以下とした半導体ウェーハの研磨装置。A polishing platen on which a polishing cloth is stuck;
A polishing head in which the surface on the wafer holding side that holds the semiconductor wafer on the polishing platen is arranged to face,
An annular template provided on the wafer holding side surface of the polishing head and containing the semiconductor wafer inside,
In a semiconductor wafer polishing apparatus comprising a back pad interposed between the semiconductor wafer and the polishing head,
An apparatus for polishing a semiconductor wafer, wherein the thickness of the back pad is 200 μm or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002184454A JP2004025352A (en) | 2002-06-25 | 2002-06-25 | Polishing method and device of semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002184454A JP2004025352A (en) | 2002-06-25 | 2002-06-25 | Polishing method and device of semiconductor wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004025352A true JP2004025352A (en) | 2004-01-29 |
Family
ID=31180366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002184454A Pending JP2004025352A (en) | 2002-06-25 | 2002-06-25 | Polishing method and device of semiconductor wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004025352A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108356684A (en) * | 2017-12-13 | 2018-08-03 | 中国电子科技集团公司第十三研究所 | A kind of semiconductor wafer polishing apparatus vacuum suction template and burnishing device |
JP2021091081A (en) * | 2019-12-05 | 2021-06-17 | 株式会社Sumco | Wafer one-side polishing method, wafer manufacturing method, and wafer one-side polishing device |
-
2002
- 2002-06-25 JP JP2002184454A patent/JP2004025352A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108356684A (en) * | 2017-12-13 | 2018-08-03 | 中国电子科技集团公司第十三研究所 | A kind of semiconductor wafer polishing apparatus vacuum suction template and burnishing device |
CN108356684B (en) * | 2017-12-13 | 2024-02-06 | 中国电子科技集团公司第十三研究所 | Vacuum adsorption template for semiconductor wafer polishing device and polishing device |
JP2021091081A (en) * | 2019-12-05 | 2021-06-17 | 株式会社Sumco | Wafer one-side polishing method, wafer manufacturing method, and wafer one-side polishing device |
JP7388324B2 (en) | 2019-12-05 | 2023-11-29 | 株式会社Sumco | Wafer single-side polishing method, wafer manufacturing method, and wafer single-side polishing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7951718B2 (en) | Edge removal of silicon-on-insulator transfer wafer | |
JP3925580B2 (en) | Wafer processing apparatus and processing method | |
JPH11156711A (en) | Polishing device | |
JP2002305168A (en) | Polishing method, polishing machine and method for manufacturing semiconductor device | |
JPH10180599A (en) | Thin plate work surface grinding device and method thereof | |
WO2005055302A1 (en) | Method for manufacturing single-side mirror surface wafer | |
JP2004098264A (en) | Method for dressing polishing cloth and method for polishing workpiece | |
JP2004087521A (en) | One-side mirror surface wafer and its manufacturing method | |
JP2004025352A (en) | Polishing method and device of semiconductor wafer | |
CN115383616A (en) | Polishing apparatus, polishing method, and silicon wafer | |
JP2004356336A (en) | Double-sided polishing method of semiconductor wafer | |
JP3779104B2 (en) | Wafer polishing equipment | |
JP6963075B2 (en) | Wafer surface treatment equipment | |
JP2002252189A (en) | Polishing liquid for semiconductor wafer | |
JP2005005315A (en) | Method for polishing wafer | |
JP4051663B2 (en) | Waxless mount polishing method | |
JP2007274012A (en) | Waxless-mount type polishing method | |
JP2002252191A (en) | Polishing equipment for semiconductor wafer | |
JP2003168663A (en) | Waxless mount type polishing method and device thereof | |
JP2009208199A (en) | Manufacturing method for template and grinding method using the template | |
JP6941420B2 (en) | Wafer surface treatment equipment | |
US7052372B2 (en) | Chemical-mechanical polisher hardware design | |
JP2018032833A (en) | Wafer surface treatment device | |
JP2008060598A (en) | Method of waxless mount type polishing and device thereof | |
JP2018032735A (en) | Wafer surface treatment method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070710 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |