JP2004023762A - Oscillation circuit - Google Patents
Oscillation circuit Download PDFInfo
- Publication number
- JP2004023762A JP2004023762A JP2002180328A JP2002180328A JP2004023762A JP 2004023762 A JP2004023762 A JP 2004023762A JP 2002180328 A JP2002180328 A JP 2002180328A JP 2002180328 A JP2002180328 A JP 2002180328A JP 2004023762 A JP2004023762 A JP 2004023762A
- Authority
- JP
- Japan
- Prior art keywords
- element row
- reactance element
- circuit
- resonance frequency
- parallel resonance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、発振回路に関する。
【0002】
【従来の技術】
発振回路を用いる通信技術等の分野では、位相雑音の低減が要望されている。位相雑音はQ(Quality factor)値に依存するため、位相雑音を小さくするためには発振回路を構成する共振回路におけるQ値を高くすればよい。Q値は共振回路の共振の鋭さをあらわす量であり、共振周波数の周りの帯域幅(電力が半分になる範囲)を与える量である。従来の発振回路は、負性抵抗回路に並列共振回路を結合させてなり、並列共振回路における電力消費分を負性抵抗回路で補充することによって、発振を持続させている。
【0003】
【発明が解決しようとする課題】
しかしながら、通常の並列共振回路は、例えば、1つのコンデンサと1つのコイルを並列に接続しているのみであり、コイルの特性によってQ値が確定するため、原理的にQ値を高くすることはできず、したがって、位相雑音を低減することができない。詳説すれば、Q値は発振回路の抵抗と並列共振時の共振回路のリアクタンスで決定されるため、これらの値は有限であり、したがって、Q値を大きくすることができない。本発明は、このような課題に鑑みてなされたものであり、位相雑音を低減可能な発振回路を提供することを目的とする。
【0004】
【課題を解決するための手段】
上述の課題を解決するため、第1の発明は、負性抵抗回路に結合した共振回路を有する発振回路において、前記共振回路は、互いに並列接続された第1リアクタンス素子列及び基準リアクタンス素子列を備える並列共振回路を備え、前記第1リアクタンス素子列及び前記基準リアクタンス素子列は、それぞれ、直列共振周波数を有し、少なくとも前記第1リアクタンス素子列は可変容量のキャパシタを有し、前記可変容量の可動範囲は、前記第1リアクタンス素子列及び基準リアクタンス素子列の直列共振周波数を前記並列共振回路における並列共振周波数に相対的に限りなく近づけることができるように設定されることを特徴とする。
【0005】
すなわち、本願発明者らは、並列共振回路を鋭意検討した結果、並列共振回路において、上述の素子列を用いた場合には、並列共振周波数を目的の上記直列共振周波数に限りなく近づけることができる旨を発見した。したがって、第1リアクタンス素子列の可変容量の可動範囲を上記の如く設定すれば、並列共振周波数に目的の上記直列共振周波数を限りなく近づけることが可能となるので、この場合には並列共振回路のQ値を向上させることができる。換言すれば、Q値は発振回路における位相雑音と相関を有するため、当該位相雑音を低減させることができる。
【0006】
なお、上記素子列における「列」とは、単一の素子、例えば、キャパシタのみを理論的に有する場合を含むことと定義する。また、「略」、「近傍」、「近接」なる語は、対象となるパラメータの数値が目的の数値に対して30%以内の範囲に設定されることを意味し、それで十分目的を達成している。
【0007】
また、第2の発明は、前記並列共振周波数近傍における前記第1リアクタンス素子列及び前記基準リアクタンス素子例のリアクタンスの一方は誘導性であり、他方は容量性であることを特徴とする。
【0008】
この場合には、共振回路が並列共振周波数を有することとなる。
【0009】
また、第3の発明は、基準リアクタンス素子列に対して並列に設けられた付加リアクタンス素子列を備えることを特徴とする。
【0010】
すなわち、付加リアクタンス素子列を設けても、上述の作用と同様の作用を奏する。このような付加リアクタンスは、例えば、トランジスタ、パッケージ、パッド、ESD(静電気放電)素子等の寄生容量から構成される。
【0011】
また、第4の発明は、前記可変容量の可動範囲が、並列接続された前記リアクタンス素子列それぞれのリアクタンスの逆数の和が零となることができるように設定されていることを特徴とする。
【0012】
この場合、リアクタンスの値を適当に設定することによって、上述のように周波数の接近を達成することができる。
【0013】
すなわち、共振回路のQ値はリアクタンスの逆数に比例するため、リアクタンスが零に近づくほどQ値は高くなる。各素子列のリアクタンスのうちの2つが零に近づく容量とインダクタンスの組み合わせは存在する。
【0014】
第1リアクタンス素子列のリアクタンスが正(誘導性)で、付加リアクタンス素子列のリアクタンスが負(容量性)で、且つ、基準リアクタンス素子列のリアクタンスが負(容量性)の場合や、或いは、第1リアクタンス素子列のリアクタンスが負(容量性)で、付加リアクタンス素子列のリアクタンスが負(容量性)で、且つ、基準リアクタンス素子列のリアクタンスが正(誘導性)の場合である。符号の異なるリアクタンス同士が一致しようとする場合には、これらの値が異なるという条件がある場合においても、残りの素子列のリアクタンスが解を与えることができるので、リアクタンスの逆数の和は零とすることができる。したがって、各素子列のリアクタンスのうちの2つが零に近づく容量とインダクタンスの組み合わせ、すなわち、理論的にはQ値を無限大とする容量とインダクタンスの組み合わせが存在することとなる。
【0015】
これは、目的の素子列の直列共振周波数に、共振回路の並列共振周波数を相対的に限りなく近づけることができる解が存在するということに他ならない。
【0016】
第1リアクタンス素子列が誘導性、基準リアクタンス素子列が容量性の場合、Q値は、共振回路の等価並列抵抗又はコンダクタンスの逆数に比例し、第1リアクタンス素子列のリアクタンスに反比例して増加する傾向にある。第1リアクタンス素子列の直列共振周波数を一方の周波数とすると、この周波数に共振回路の並列共振周波数を相対的に近づけることができるのであるから、この周波数における共振回路のQ値は高くすることができる。
【0017】
第5の発明は、上述の発明において、基準リアクタンス素子列が可変容量のキャパシタを含んでいることを特徴とする。帯域が広いため、第1リアクタンス素子列の直列共振周波数を1つの並列共振周波数に近づけることができない場合においても、基準リアクタンス素子列の容量を変化させることによって、その直列共振周波数を変化させることができるので、基準リアクタンス素子列の直列共振周波数を第1リアクタンス素子列の直列共振周波数に近づけることによって、並列共振周波数に近づけることができ、したがって、この並列共振周波数におけるQ値を高くすることができる。
【0018】
また、第1リアクタンス素子列の可変容量のキャパシタと、基準リアクタンス素子列の可変容量のキャパシタのそれぞれの容量を略等しく保持し、第1リアクタンス素子列のコイルのインダクタンス(L1)と、基準リアクタンス素子列のコイルのインダクタンス(L3)とを略等しく(但し、L1≠L3)すれば、第1及び基準リアクタンス素子列の直列共振周波数の間隔は略固定したまま、並列共振周波数を移動させることができるため、可変容量の全範囲でQ値を高い値に保つことができる。なお、第1リアクタンス素子列は容量性であっても誘導性であってもよい。
【0019】
すなわち、第6の発明に係る発振回路は、第1リアクタンス素子列のキャパシタの容量と、基準リアクタンス素子列の前記キャパシタの容量を略等しくしたまま、これらの容量を変化させることができ、且つ、前記第1リアクタンス素子列のコイルのインダクタンスと前記基準リアクタンス素子列のコイルのインダクタンスとは一致しないように近接していることを特徴とする。
【0020】
また、第7の発明は、第1〜6の発明の場合に、基準リアクタンス素子列に対して並列に接続され、抵抗、キャパシタ及びコイルを結線してなり、並列共振周波数を有するバイアス回路を備え、和が零となる解を与える並列共振回路の並列共振周波数は少なくとも2つあり、バイアス回路の有する並列共振周波数と、並列共振回路の目的とする並列共振周波数とを略一致させたことを特徴とする。
【0021】
特定の周波数における共振回路側のコンダクタンス分が大きい場合には、発振回路における負性が低下し、発振が生じにくくなる。また、特定の周波数における共振回路側のコンダクタンス分が小さい場合には、発振がしやすくなる。
【0022】
ここでは、並列共振回路の目的外の並列共振周波数での共振回路側のコンダクタンスが大きくなるように設定されているので、目的とする並列共振周波数では負性を有し、発振させることができるが、目的外の並列共振周波数では負性がなくなり、発振を抑制することができる。
【0023】
また、逆に言えば、バイアス回路の容量及びインダクタンスの値を目的となる並列共振周波数に合うようにすることにより、共振回路側のコンダクタンスを小さくすることができるため、目的となる並列共振周波数では、目的外の並列共振周波数よりも高いQ値で共振を行うことができる。
【0024】
また、バイアス回路の持つ並列共振周波数を、第1リアクタンス素子列の直列共振周波数と基準リアクタンス素子列の直列共振周波数との間に設定することによって、バイアス回路の容量及びインダクタンスからなる系の並列共振周波数を、目的となる並列共振周波数に一致させることもできる。
【0025】
また、第8の発明に係る発振回路は、第7の発明において、前記バイアス回路と前記基準リアクタンス素子列との間を接続するコイルを備えることを特徴とする。バイアス回路と基準リアクタンス素子列との間にコイルを接続すると、このコイルの挿入によって、基準リアクタンス素子列のリアクタンスが零となる場合においても、理論的にQ値を無限大とすることができる。
【0026】
このようなコイルが挿入される場合には、コイルの後に基準リアクタンス素子列が接続されるようになっていれば、Q値を無限大とすることができる。コイルとしては、寄生コイルが考えられるが、寄生コイルを用いない場合においても、バイアス回路にコイルを接続することによって、共振回路側の等価並列抵抗の値を大きく、コンダクタンスの値を小さくすることができる。
【0027】
また、第9の発明は、第7又は8の発明において、並列共振回路の形成される基板と、この基板(例えば、IC)を収容するパッケージを備え、上記(寄生)コイルは基板及び前記パッケージのインダクタンスであることを特徴とする。すなわち、パッケージや基板による寄生コイルによっても、本発明の回路はQ値の低下を十分に抑制することができる。なお、基準リアクタンス素子列は、寄生コイルに接続される。
【0028】
また、負性抵抗回路はトランジスタを有し、トランジスタの電流経路とグランド電位の間に所定素子列が接続されており、所定素子列はコイル及びキャパシタを含み、所定素子列のコイル及びキャパシタからなる系の直列共振周波数は、並列共振回路の並列共振周波数に一致させて設定することもできる。
【0029】
トランジスタは共振回路に負性を与えるための素子であり、ベースへの電流入力やゲートへの電圧入力によって、トランジスタを流れる電流が変化する。これに並列に設けられた所定素子列は負性抵抗回路の直列共振周波数を決定するが、この直列共振周波数は原則的には並列共振回路の目的の並列共振周波数に一致する。もちろん、並列共振回路における目的外の並列共振周波数成分を抑制するため、負性抵抗回路の直列共振周波数と、並列共振回路の目的の並列共振周波数をずらすこともできる。
【0030】
すなわち、負性抵抗回路側の直列共振周波数は、本来、並列共振回路における目的となる並列共振周波数に一致することが好ましいが、この場合には、並列共振回路における目的外の並列共振周波数における負性を抑制することができない。ここでは、所定素子列の直列共振周波数から決定される負性抵抗回路の直列共振周波数を、並列共振回路における目的となる並列共振周波数からずらしているので、並列共振回路における目的外の並列共振周波数における負性を無くすことができる。
【0031】
目的周波数が、基準リアクタンス素子列及び第1リアクタンス素子列の直列共振周波数に近づくにつれ、共振回路側のアドミッタンスのコンダクタンス分は大きくなり、負性がなくなる。
【0032】
基準リアクタンス素子列及び第1リアクタンス素子列に直列に接続された寄生抵抗を考える場合、目的周波数が基準リアクタンス素子列及び第1リアクタンス素子列の直列共振周波数に近づくと、共振回路側のコンダクタンスが大きくなり、発振しにくくなる。目的周波数において、当該所定素子列のリアクタンスが零となるように、所定素子列を構成するコイルのインダクタンス及びキャパシタの容量を設定することで、この問題は解決することができ、負性を大きくすることができる。
【0033】
詳説すれば、所定素子列の直列共振周波数と並列共振回路の目的の並列共振周波数は一致することが本来望ましいが、並列共振回路における目的外の並列共振周波数における負性をなくすため、所定素子列における直列共振周波数を、目的の並列共振周波数と一致させず、また、目的外の並列共振周波数での発振回路の全コンダクタンスを正とすれば、並列共振回路における目的外の並列共振周波数における発振が抑制される。
【0034】
所定素子列のコイル及びキャパシタからなる系の直列共振周波数は、前記基準リアクタンス素子列の直列共振周波数からずらして設定することができる。もちろん、所定素子列のコイル及びキャパシタからなる系の直列共振周波数も、前記第1リアクタンス素子列の直列共振周波数からずらして設定することもできる。
【0035】
第10の発明では、第1〜第9の発明において、負性抵抗回路はトランジスタを有し、トランジスタの電流経路とグランド電位との間に所定素子列が接続されており、所定素子列はコイル及びキャパシタを含み、並列共振回路は並列共振周波数を少なくとも2つ有し、目的とする並列共振周波数における前記発振回路の全コンダクタンスが負となり、目的外の並列共振周波数(一方の並列共振周波数)における発振回路の全コンダクタンスが正となるように、所定素子列のコイル及びキャパシタの値が設定されることを特徴とする。
【0036】
この場合、上述の理由から、目的外の共振周波数における発振が抑制される。
【0037】
第11の発明では、第1リアクタンス素子列又は基準リアクタンス素子列に含まれるキャパシタに対して並列に接続されたコイルを備えることを特徴とする。この場合、当該コイルとキャパシタによって、それぞれの直列共振周波数におけるコンダクタンスが小さくなるため、Q値を高くすることができる。
【0038】
なお、この時、第1及び基準リアクタンス素子列の各リアクタンス素子列においては直列共振周波数が2つ生じるが、第1リアクタンス素子列と基準リアクタンス素子列のリアクタンスが、並列共振周波数近傍において、逆性(一方が誘導性、他方が容量性)となる構成とすれば、上述と同様な効果が得られる。
【0039】
【発明の実施の形態】
以下、実施の形態に係る発振回路ついて説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
【0040】
図1は実施の形態に係る発振回路の回路図である。なお、以下の回路図における結線は図示の通りであり、これは実際の回路の等価回路である。この回路はバイアス回路を有しているが図示していない。当該等価回路通りに回路設計と結線を行っても、これに基づいて実際の回路設計と結線を行ってもよい。また、各要素の物理量は、説明の便宜上、要素と同一の符号で示すものとする。なお、上記素子列における「列」とは、単一の素子、例えば、キャパシタのみを理論的に含む場合を含むことと定義する。
【0041】
この発振回路は、負性抵抗回路Nに端子Tを介して結合した共振回路を備えており、共振回路は並列共振回路Sからなる。並列共振回路Sにおける電力消費分は、これに結合した負性抵抗回路Nによって補充され、並列共振回路Sにおいては発振が持続する。
【0042】
並列共振回路Sは、互いに並列に接続された第1リアクタンス素子列X1、付加リアクタンス素子列X2及び基準リアクタンス素子列X3を備えている。本例では、並列接続の両端子の一方をグランド電位とし、当該端子の両端子間に発振が生じるものとする。
【0043】
負性抵抗回路Nの抵抗値を−Rvとする。また、各素子列X1、X2、X3に対して等価的に並列に抵抗Rrが挿入されている。発振回路全体の負性抵抗−Rtは、−RvとRrの並列合成抵抗であり、目的の共振周波数において負性に設定される。
【0044】
第1リアクタンス素子列X1は可変容量のキャパシタを有しており、当該容量を可変することにより、そのリアクタンスX1及び直列共振周波数f1を変化させることができる。なお、第1リアクタンス素子列X1からなる系の直列共振周波数f1は、キャパシタとコイルを用いた場合、その容量及びインダクタンスの積の平方根に反比例する。基準リアクタンス素子列X3の直列共振周波数をf3とする。
【0045】
f1<f3を設定し、f1とf3の間の並列共振周波数を考えた場合、第1リアクタンス素子列X1のリアクタンスX1は誘導性(L性)であり、リアクタンスX1の符号は正である。なお、誘導性、容量性なる語は、共振回路の並列共振周波数近傍におけるリアクタンスの特性を意味する。
【0046】
付加リアクタンス素子列X2は固定容量のキャパシタを有しており、容量を可変することにより、そのリアクタンスX2を変化させることができる。
【0047】
基準リアクタンス素子列X3からなる系の直列共振周波数f3は、キャパシタとコイルを用いた場合、その容量及びインダクタンスの積の平方根に反比例する。基準リアクタンス素子列X3のリアクタンスX3は、f1<f3とすると、容量性(C性)であり、リアクタンスX3の符号は負である。すなわち、第1リアクタンス素子列X1と基準リアクタンス素子列X3のリアクタンスは逆性に設定される。換言すれば、リアクタンスX1とX3は、一方が容量性であって、他方が誘導性であればよい。
【0048】
直列共振周波数f1よりも直列共振周波数f3が大きくなるように設定する場合(f1<f3)、このとき、L1C1>L3C3であるが(図14(3)参照)、この場合、並列共振周波数近傍(f−とする)におけるリアクタンスX1が誘導性、リアクタンスX3が容量性となる。
【0049】
逆に、直列共振周波数f1よりも直列共振周波数f3が小さくなるように設定する場合(f3<f1)、この場合、並列共振周波数近傍におけるリアクタンスX1が容量性、リアクタンスX3が誘導性となる。
【0050】
バイアス回路を考えない場合、本構成の並列共振回路においては、並列共振周波数は、f1<f3においては2つ、f3<f1においても2つ存在することとなる。高い周波数の並列共振周波数をf+、低い周波数の並列共振周波数をf−とする。ここで、例えば、f1<f3の場合、並列共振周波数f−を、直列共振周波数f1,f3に相対的に限りなく近づけることができれば、その周波数における共振回路のQを高くすることができ、位相雑音を低減することができる。このような共振周波数は存在する。
【0051】
ここでは、Q=|Rr/X1|より、低い方の並列共振周波数f−を、直列共振周波数f1に相対的に限りなく近づけるように、第1リアクタンス素子列X1の可変容量を調整することとする。可変容量調整によって、直列共振周波数f1ばかりでなく、並列共振周波数f−も移動するので、周波数移動は相対的なものである。目的の周波数はf1であるので、最終的には周波数f1付近においてQ値が高くなる。
【0052】
図15は周波数とリアクタンスの関係を示すグラフである。第1リアクタンス素子列X1の可変容量を調整することにより、直列共振周波数f1を並列共振周波数f−に近づけることができる。この場合、第1リアクタンス素子列X1の可変容量を調整することによって、並列共振周波数f−も移動する。直列共振周波数f1を直列共振周波数f3に近づけていくと、結果的には直列共振周波数f1とf3は並列共振周波数f−に限りなく近くなる。なお、Q値の増加によって位相雑音は低減する。
【0053】
なお、直列共振周波数f1はリアクタンスが零となる周波数であり、並列共振周波数f−は並列接続されたリアクタンスの逆数の和が零となる周波数である。なお、Q値は直列共振周波数f1と並列共振周波数f−との間隔が狭いほど高くなる。なお、Q値とリアクタンスXiの関係式は図14の(1)に示される。但し、XiはX1〜X3のいずれか1つである。
【0054】
f1とf3を近づけた場合、Q値が理論的には無限大へと発散する条件は以下の通りである。なお、f1<f3とする。
▲1▼第1リアクタンス素子列X1のリアクタンスX1が誘導性(正)であること。▲2▼基準リアクタンス素子列X3のリアクタンスX3が容量性(負)であること。▲3▼上記可変容量の可動範囲は、第1リアクタンス素子列X1のリアクタンスX1の逆数(1/X1)と、基準リアクタンス素子列X3のリアクタンスX3の逆数(1/X3)との和が零となることができるように設定されていること。付加リアクタンス素子列X2を用いる場合には、リアクタンスX2の逆数(1/X2)を含めた和が零となるように設定されており(図14の(2)参照)、並列共振周波数f−は、f1〜f3まで可変する。
【0055】
第1リアクタンス素子列X1及び基準リアクタンス素子列X3が直列共振周波数f1、f3を有し、リアクタンスX1とリアクタンスX3が逆性の場合、f1とf3の間に並列共振周波数を有することが前提である。
【0056】
なお、f1>f3である場合、リアクタンスX1が容量性であって、リアクタンスX3が誘導性となる。
【0057】
この場合、リアクタンスの値を適当に設定することによって、上述の周波数の近接を達成することができる。
【0058】
詳説すれば、並列共振回路のQ値はリアクタンスの逆数に比例し、共振回路側の等価並列抵抗Rrに比例する。リアクタンスが零に近づくほどQ値は高くなる。f1<f3の場合、第1リアクタンス素子列X1のリアクタンスX1が正(誘導性)で、付加リアクタンス素子列X2のリアクタンスX2が負(容量性)で、且つ、基準リアクタンス素子列X3のリアクタンスX3が負(容量性)となる。すなわち、3つの並列ラインのリアクタンスが、それぞれL性、C性、C性の組み合わせの場合、f1<f−<f3が存在し、上記条件を満たす上述の値が存在する。このようなパラメータは数値解析をすれば求めることができる。
【0059】
また、f3<f1の場合、第1リアクタンス素子列X1のリアクタンスX1が負(容量性)で、付加リアクタンス素子列X2のリアクタンスX2が負(容量性)で、且つ、基準リアクタンス素子列X3のリアクタンスX3が正(誘導性)となる。すなわち、3つの並列ラインのリアクタンスが、それぞれC性、C性、L性の組み合わせの場合、f3<f−<f1が存在し、上記条件を満たす上述の値が存在する。
【0060】
符号の異なるリアクタンス同士が一致しようとする場合には、これらの値が異なるという条件がある場合においても、残りの素子列のリアクタンスが解を与えることができるので、各リアクタンスX1、X2、X3の逆数の和は零とすることができる。
【0061】
したがって、各素子列のリアクタンスX1、X3が零に近づく容量とインダクタンスの組み合わせは存在し、すなわち、Q値はリアクタンスに反比例するのであるから、理論的にはQ値を無限大とする容量とインダクタンスの組み合わせは存在することとなる。
【0062】
これは目的の素子列の直列共振周波数に、並列共振回路Sの並列共振周波数を相対的に限りなく近づけることができる解が存在するということに他ならない。
【0063】
一例としては、第1リアクタンス素子列X1の直列共振周波数f1を目的の周波数とすると、f1とf3を近づけることによって、結果的にf1とf−を近づけることができるので、この周波数における共振回路のQ値を高くすることができる。逆に言えば、f1とf−だけを近づけることはできず、f1の移動にf3も同調してf−に近づく。
【0064】
図2は図1に記載の共振回路の好適な例を示す回路図である。
【0065】
第1リアクタンス素子列X1は直列接続されたコイルL1及び可変容量キャパシタC1を含んでなる。基準リアクタンス素子列X3は直列接続されたコイルL3及び可変容量キャパシタC3を含んでなる。付加リアクタンス素子列X2はキャパシタC2を含んでなる。
【0066】
上述のように、誘導性の第1リアクタンス素子列X1は容量を変化させることで、リアクタンスX1及び直列共振周波数f1を変化させることができたが、同様に、容量性の基準リアクタンス素子列X3も可変容量のキャパシタC3を含んでいる。キャパシタC3の容量を変化させることによって、直列共振周波数f3を変化させることができる。広帯域でキャパシタC1の容量変動に伴う直列共振周波数f1の変化に追従するように、キャパシタC3の容量変化させることにより、常に高いQ値を得ることができる。
【0067】
キャパシタC1の容量と、キャパシタC3の容量とを略等しくしたまま、これらの容量を変化させ、且つ、コイルL1のインダクタンスとコイルL3のインダクタンスとが一致しないように近接させる。この場合、直列共振周波数f1,f3の間隔は略固定したまま、並列共振周波数f−を移動させることができるため、可変容量の全範囲でQ値を高い値に保つことができる。
【0068】
図3は図1に記載の共振回路の別の好適な例を示す回路図である。この回路では、図2に示した共振回路において、基準リアクタンス素子列X3に対して並列に接続され、抵抗、キャパシタ及びコイルを結線してなるバイアス回路Bを備えたものである。バイアス回路Bは、共振回路Sの両端子間に、すなわち、各素子列に対して並列に抵抗R0を挿入し、抵抗R0とグランド電位との間にキャパシタC0を挿入し、キャパシタC0に対して並列にコイルL0を接続したものである。
【0069】
上述のように、上述の逆数和が零となる解を与える並列共振回路Sの並列共振周波数はf−とf+の少なくとも2つある。バイアス回路BのキャパシタC0の容量C0及びコイルL0のインダクタンスL0は、並列共振周波数の一方(f+)におけるバイアス回路BのアドミッタンスのコンダクタンスG(f=f+)分が、並列共振周波数の他方(f−)におけるバイアス回路BのアドミッタンスのコンダクタンスG(f=f−)分に対して相対的に大きくなるように設定されている。
【0070】
すなわち、特定の周波数における共振回路側のコンダクタンス分が大きい場合には、発振回路における負性が低下し、発振が生じにくくなる。また、特定の周波数における共振回路側のコンダクタンス分が小さい場合には、発振がしやすくなる。ここでは、L0、C0の値が、並列共振回路Sの目的となる並列共振周波数(f−)に合わせて設定されているので、目的外の並列共振周波数(f+)において発振を抑制することができる。また、逆に言えば、このようなL0、C0の並列のバイアス回路Bを用いることにより、目的となる並列共振周波数(f−)では、目的外の並列共振周波数(f+)よりも高いQ値で共振を行うことができる。
【0071】
なお、バイアス回路Bの有する並列共振周波数と、並列共振回路Sの目的とする並列共振周波数(f−)とは略一致する。
【0072】
すなわち、目的外の並列共振周波数での発振を防ぐことができる。バイアス回路Bのコンダクタンス分Gを構成するパラメータのうちの容量C0及びコイルL0を適切な値に設定すれば、共振周波数f+での発振を防ぎ、共振周波数f−での共振を増加させることもできる。
【0073】
また、第3素子列X3の直列共振周波数f3を、C1が最小値の時の直列共振周波数f1よりも大きく設定することによって、C1の最小値、すなわち、並列共振周波数範囲の高い方でQ値が大きくなる。C1の値に追従して、C3も可変させることによって、広帯域で常にQ値を高くすることができる。
【0074】
図4は図1に記載の並列共振回路の別の好適な例を示す回路図である。この回路では、図3に示した並列共振回路Sにおいて、バイアス回路Bと基準リアクタンス素子列X3との間を接続する寄生コイルL5を備えている。バイアス回路Bと基準リアクタンス素子列X3とを接続すると、寄生コイルL5の挿入によっても、理論的にはQ値を無限とすることができる。
【0075】
すなわち、図4に示した並列共振回路Sの形成される基板(図示せず)と、この基板(例えば、IC)を収容するパッケージ(図示せず)を備え、寄生コイルL5は、基板及び前記パッケージのインダクタンスであることを特徴とする。すなわち、パッケージや基板による寄生コイルがある場合でも、これをX3とX1の間に挿入される形とすることによって、本回路はQ値の低下を十分に抑制することができる。
【0076】
図5は比較例に係る並列共振回路の回路図である。この回路の場合、コイルL5の有るなしに拘らず、X1が誘導性の場合、Q=ωC2Rr(ω;角周波数、Rr;共振回路側の等価並列抵抗)となり、Q値は有限な値となる。
【0077】
図6は図1に示した発振回路の好適な一例を示す回路図であり、図4に示した発振回路において、出力端子OUTから差動をとる構成とされたものである。このため、バイアス回路Bにおいて抵抗R0’が直列に付加されている。
【0078】
ここで、負性抵抗回路Nの一例について例示しておく。負性抵抗回路Nは上述のトランジスタQの電流経路とグランド電位との間に接続された所定素子列X4を備えている。このトランジスタQは、バイポーラトランジスタであるため、ベースへの電流入力によって、エミッタとコレクタ間を流れる電流が変化する。トランジスタQがMOSFET等の電界効果トランジスタである場合には、ゲートへの電圧入力によって、ソースとドレイン間を流れる電流が変化する。どちらも機能は同等であるので、ここでは、トランジスタQは高周波特性に優れたバイポーラトランジスタであることとして説明する。このようなトランジスタとしては、GHz帯では化合物半導体を用いたものを用いることもできる。
【0079】
基準リアクタンス素子列X3は直列接続されたコイルL3及びキャパシタC3を含んでいるが、同様に、所定素子列X4も直列接続されたコイルL4及びキャパシタC4を含んでいる。負性抵抗回路Nは、入力電圧に逆比例して電流を供給する回路であり、図示の如く、例えば、エミッタ接地のバイポーラトランジスタQから構成することができる。
【0080】
この発振回路は差動構成を採用する。トランジスタのベースと共振回路の両端子間にキャパシタCが挿入されており、直流電圧のベースへの入力が抑制されている。差動構成を採用することにより、同相のノイズを除去することができる。また、トランジスタQのベースには直流バイアス電圧VB、VB’が入力される。なお、差動回路を用いない場合でも、本発明の効果は十分得られる。
【0081】
所定素子列X4の直列接続されたコイルL4及びキャパシタC4からなる系の直列共振周波数f4は、理想的には発振周波数f−の値に設定することが好ましいが、f+の発振を防ぐ目的で、f−の値からずらすように設定すれば、相対的にf+の負性を無くすことができる。
【0082】
すなわち、この発振回路では、負性抵抗回路NはバイポーラトランジスタQを有し、バイポーラトランジスタQのエミッタ抵抗に対して並列に所定素子列X4が接続されており、所定素子列X4は直列接続されたコイルL4及びキャパシタC4を含み、所定素子列X4の直列接続されたコイルL4及びキャパシタC4からなる系の直列共振周波数f4は、並列共振回路Sの並列共振周波数f−からずらして設定される。
【0083】
なお、f1>f3の場合、第1リアクタンス素子列X1のリアクタンスは共振周波数f−の近傍において容量性であり、基準リアクタンス素子列X3は誘導性である。
【0084】
また、f1<f3の場合、第1のリアクタンス素子列X1が誘導性であり、基準リアクタンス素子列X3が容量性である。なお、f4とf−は本来一致させることで、負性を大きくすることができる。
【0085】
トランジスタQは並列共振回路Sに負性を与えるための素子であり、ベースへの電流入力やゲートへの電圧入力によって、トランジスタQを流れる電流が変化する。これに接続された所定素子列X4は負性抵抗回路Nの直列共振周波数f4を決定するが、この直列共振周波数f4は原則的には並列共振回路Sの並列共振周波数f−に一致する。上述のように、並列共振回路Sにおける一方の並列共振周波数成分f+を抑制するため、本例では、負性抵抗回路Nの直列共振周波数f4と、並列共振回路Sの並列共振周波数f−をずらしてある。
【0086】
負性抵抗回路N側の直列共振周波数f4は、本来、並列共振回路Sにおける他方の並列共振周波数f−に一致することが好ましいが、この場合には、並列共振回路Sにおける一方の並列共振周波数f+における負性を抑制することができない。ここでは、所定素子列X4の直列共振周波数から決定される負性抵抗回路Nの直列共振周波数f4を、並列共振回路Sにおける他方の並列共振周波数f−からずらしているので、並列共振回路Sにおける一方の並列共振周波数f+における負性を無くすことができる。
【0087】
目的とする並列共振周波数、すなわち、発振周波数が、基準リアクタンス素子列X3及び第1リアクタンス素子列X1の直列共振周波数f3,f1に近づくにつれ、並列共振回路Sのアドミッタンスのコンダクタンス分は大きくなり、負性がなくなる。
【0088】
基準リアクタンス素子列X3及び第1リアクタンス素子列X1に直列に接続された寄生抵抗を考える場合、発振周波数が基準リアクタンス素子列X3及び第1リアクタンス素子列X1の直列共振周波数f3,f1に近づくと、並列共振回路Sのコンダクタンスが大きくなり、発振しにくくなる。発振周波数において、所定素子列X4のリアクタンスX4が零となるように、所定素子列X4を構成するコイルL4のインダクタンス及びキャパシタC4の容量を設定することで、この問題は解決することができ、負性を大きくすることができる。
【0089】
所定素子列X4の直列共振周波数f4と並列共振周波数f−は一致することが本来望ましいが、並列共振回路Sにおける一方の並列共振周波数f+における負性をなくすため、所定素子列X4における直列共振周波数f4を、発振周波数と一致させず、並列共振周波数f+での発振回路の全コンダクタンスを正とすれば、並列共振周波数f+における発振が抑制される。なお、目的とする並列共振周波数f−における発振回路の全コンダクタンスは負に設定される。
【0090】
図6に示した回路において、f1>f3、f1<f3のどちらの場合でも同様の効果が得られる。
【0091】
この場合においても、直列共振周波数f4を、直列共振周波数f3や直列共振周波数f1からずらして設定することができるのは言うまでもなく、上記と同様の効果が得られる。
【0092】
上述の発振回路では、目的外の共振周波数f+における発振回路の全コンダクタンスが正となるように、所定素子列X4のコイルL4及びキャパシタC4の値が設定される。この場合、f+における負性が、f−に比して相対的に抑制される。
【0093】
具体的な一例としては、以下の通りである。
f−=2.84GHz
f+=4.34GHz
f+における全コンダクタンス=13.24mS(S=1/Ω)
f−における全コンダクタンス=−14.92mS(S=1/Ω)
L4=4nH
C4=0.6pF
f4=3.24GHz
【0094】
負性抵抗回路Nにおいて当該設定を行った場合、基準リアクタンス素子列X3,第1リアクタンス素子列X1において発振周波数がf3,f1に近づくにつれ、並列共振回路のアドミッタンスのコンダクタンス分が大きくなった時でも、負性を大きくできる。したがって、共振の減衰に対してエネルギーが十分に補充されることとなり、発振しやすくなる。
【0095】
また、並列共振回路Sは、第1リアクタンス素子列X1又は基準リアクタンス素子列X3に含まれるキャパシタC1,C3に対して並列に接続されたコイルを備えることとしてもよい。この場合、このコイルとキャパシタC1,C3によって、それぞれの直列共振周波数f1,f3におけるコンダクタンスが小さくなるため、Q値を高くすることができる。
【0096】
なお、この時、第1リアクタンス素子列X1及び基準リアクタンス素子列X3の各リアクタンス素子列においては直列共振周波数が2つ生じるが、第1リアクタンス素子列X1と基準リアクタンス素子列X3のリアクタンスが目的とする並列共振周波数近傍において、逆性(一方が誘導性、他方が容量性)となる構成とすれば、同様の効果が得られる。
【0097】
なお、寄生抵抗の低減によりQ値を高くするため、上述のコイルとして積層チップインダクタを用いてもよい。積層チップインダクタとして、スパイラル状の内部導体を素子に形成し、その両端に端子電極を設けたものを用いることもでききる。この場合、寄生抵抗が極小化し、低損失・ハイQ特性を実現することができる。上述の発振回路は、携帯電話等におけるギカヘルツ帯の信号処理回路に用いることができる。
【0098】
図7は図6の共振回路(本発明)に係るデータのシミュレーション結果を示すグラフである。
【0099】
図7(a)は周波数とインビーダンス(|Z|:Ω)の関係を示すグラフである。
【0100】
第1リアクタンス素子列X1の直列共振周波数f1は2.63GHz(C1=0.65pF)であり、基準リアクタンス素子列X3の直列共振周波数f3は3.75GHzであり、所定素子列X4の直列共振周波数f4は2.65GHzに設定されている。なお、f1<f3である。この共振回路の共振周波数は2.84GHzと、4.34GHzである。
【0101】
ピークAは、X1が誘導性(L性)、X2が容量性(C性)、X3が容量性(C性)、X4が容量性(C性)の場合である。
【0102】
ピークBは、X1が誘導性(L性)、X2が容量性(C性)、X3が誘導性(L性)、X4が容量性(C性)の場合である。
【0103】
ピークCは、X1が容量性(C性)、X2が容量性(C性)、X3が容量性(C性)、X4が誘導性(L性)の場合である。
【0104】
図7(b)は、アドミッタンスの全コンダクタンス分(実数部分)と周波数の関係を示すグラフである。この値が正となると負性が無くなり発振しなくなる。なお、一番低い共振周波数をf’とする。本発明では、共振周波数f−の他にf’とf+が存在するため、この点の負性は正とする必要がある。この工夫がバイアス回路Bと負性抵抗回路N側にあり、周波数f−での負性は十分に確保できる。f’とf+では正である。後述の比較例と本発明の負性の値を比べると、本発明の方が負性が大きくなっている。
【0105】
図7(c)は周波数と位相雑音の関係を示すグラフである。10kHzでは、位相雑音は−100dBc/Hzである。
【0106】
図8は図6の共振回路(本発明)に係るデータのシミュレーション結果を示すグラフである。
【0107】
図8(a)は周波数とインビーダンス(|Z|:Ω)の関係を示すグラフである。
【0108】
第1リアクタンス素子列X1の直列共振周波数f1は2.03GHz(C1=6pF)であり、基準リアクタンス素子列X3の直列共振周波数f3は3.75GHzであり、所定素子列X4の直列共振周波数f4は2.65GHzに設定されている。なお、f1<f3である。この共振回路の共振周波数は2.47GHzと、4.34GHzである。
【0109】
ピークAは、X1が誘導性(L性)、X2が容量性(C性)、X3が容量性(C性)、X4が誘導性(L性)の場合である。
【0110】
ピークBは、X1が誘導性(L性)、X2が容量性(C性)、X3が誘導性(L性)、X4が容量性(C性)の場合である。
【0111】
ピークCは、X1が容量性(C性)、X2が容量性(C性)、X3が容量性(C性)、X4が誘導性(L性)である。
【0112】
図8(b)は、アドミッタンスの全コンダクタンス分(実数部分)と周波数の関係を示すグラフである。後述の比較例と本発明の負性の値を比べると、本発明の方が負性が大きくなっている。
【0113】
図8(c)は周波数と位相雑音の関係を示すグラフである。10kHzでは、位相雑音は−95dBc/Hzである。
【0114】
図9は、図6の共振回路において、バイアス回路Bを用いず、比較例のバイアス回路を用いた場合のデータのシミュレーション結果を示すグラフである。
【0115】
図9(a)は周波数とインビーダンス(|Z|:Ω)の関係を示すグラフである。C1=0.65pFである。この共振回路でも、3つのピークが現れている。
【0116】
図9(b)は、アドミッタンスの全コンダクタンス分(実数部分)と周波数の関係を示すグラフである。後述の比較例と本発明の負性の値を比べると、本発明の方が負性が大きくなっている。また、本例に示す回路よりも、図7(b)に示した回路の方が負性が大きい。
【0117】
図9(c)は周波数と位相雑音の関係を示すグラフである。10kHzでは、位相雑音は−95dBc/Hzである。
【0118】
図10は、図6の共振回路において、バイアス回路Bを用いない場合のデータのシミュレーション結果を示すグラフである。
【0119】
図10(a)は周波数とインビーダンス(|Z|:Ω)の関係を示すグラフである。C1=6pFである。この共振回路でも、3つのピークが現れている。
【0120】
図10(b)は、アドミッタンスの全コンダクタンス分(実数部分)と周波数の関係を示すグラフである。後述の比較例と本発明の負性の値を比べると、本発明の方が負性が大きくなっている。
【0121】
図10(c)は周波数と位相雑音の関係を示すグラフである。10kHzでは、位相雑音は−86dBc/Hzである。
【0122】
図11は図5の共振回路(比較例)に係るデータのシミュレーション結果を示すグラフである。
【0123】
図11(a)は周波数とインビーダンス(|Z|:Ω)の関係を示すグラフである。C1=0.65pFである。この共振回路では2つのピークが現れている。
【0124】
図11(b)は、アドミッタンスの全コンダクタンス分(実数部分)と周波数の関係を示すグラフである。負性の値は小さくなっている。
【0125】
図11(c)は周波数と位相雑音の関係を示すグラフである。10kHzでは、位相雑音は−86dBc/Hzである。
【0126】
図12は図5の共振回路(比較例)に係るデータのシミュレーション結果を示すグラフである。
【0127】
図12(a)は周波数とインビーダンス(|Z|:Ω)の関係を示すグラフである。C1=6pFである。この共振回路では2つのピークが現れている。
【0128】
図12(b)は、アドミッタンスの全コンダクタンス分(実数部分)と周波数の関係を示すグラフである。負性の値は小さくなっている。
【0129】
図12(c)は周波数と位相雑音の関係を示すグラフである。10kHzでは、位相雑音は−84dBc/Hzである。
【0130】
図13は図5の共振回路にバイアス回路Bを設けた共振回路(比較例)に係るデータのシミュレーション結果を示すグラフである。
【0131】
図13(a)は周波数とインビーダンス(|Z|:Ω)の関係を示すグラフである。C1=0.65pF、L0=3.3nH、f0=2.77GHz、C0=0.5pFである。この共振回路では2つのピークが現れている。
【0132】
図13(b)は、アドミッタンスの全コンダクタンス分(実数部分)と周波数の関係を示すグラフである。
【0133】
図13(c)は周波数と位相雑音の関係を示すグラフである。10kHzでは、位相雑音は−90dBc/Hzである。
【0134】
【発明の効果】
以上、説明したように、本発明の発振回路によれば、位相雑音を低減することができる。
【図面の簡単な説明】
【図1】実施の形態に係る発振回路の回路図である。
【図2】図1に記載の共振回路の好適な例を示す回路図である。
【図3】図1に記載の共振回路の別の好適な例を示す回路図である。
【図4】図1に記載の並列共振回路の別の好適な例を示す回路図である。
【図5】比較例に係る並列共振回路の回路図である。
【図6】図1に示した発振回路の好適な一例を示す回路図である。
【図7】図6の共振回路(本発明)に係るデータのシミュレーション結果を示すグラフである。
【図8】図6の共振回路(本発明)に係るデータのシミュレーション結果を示すグラフである。
【図9】図6の共振回路において、バイアス回路Bを用いない場合のデータのシミュレーション結果を示すグラフである。
【図10】図6の共振回路において、バイアス回路Bを用いない場合のデータのシミュレーション結果を示すグラフである。
【図11】
図5の共振回路(比較例)に係るデータのシミュレーション結果を示すグラフである。
【図12】図5の共振回路(比較例)に係るデータのシミュレーション結果を示すグラフである。
【図13】図5の共振回路にバイアス回路Bを設けた共振回路(比較例)に係るデータのシミュレーション結果を示すグラフである。
【図14】数式を示す表である。
【図15】周波数とリアクタンスの関係を示すグラフである。
【符号の説明】
S…並列共振回路、X1…第1リアクタンス素子列、X2…付加リアクタンス素子列、X3…基準リアクタンス素子列。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an oscillation circuit.
[0002]
[Prior art]
2. Description of the Related Art In the field of communication technology using an oscillation circuit, reduction of phase noise is demanded. Since the phase noise depends on the Q (Quality factor) value, the phase noise can be reduced by increasing the Q value in the resonance circuit forming the oscillation circuit. The Q value is an amount that indicates the sharpness of resonance of the resonance circuit, and is an amount that gives a bandwidth around the resonance frequency (a range in which the power is halved). In a conventional oscillation circuit, a parallel resonance circuit is coupled to a negative resistance circuit, and oscillation is sustained by supplementing power consumption in the parallel resonance circuit with the negative resistance circuit.
[0003]
[Problems to be solved by the invention]
However, in a normal parallel resonance circuit, for example, only one capacitor and one coil are connected in parallel, and the Q value is determined by the characteristics of the coil. No, and therefore phase noise cannot be reduced. More specifically, since the Q value is determined by the resistance of the oscillation circuit and the reactance of the resonance circuit at the time of parallel resonance, these values are finite, so that the Q value cannot be increased. The present invention has been made in view of such a problem, and has as its object to provide an oscillation circuit capable of reducing phase noise.
[0004]
[Means for Solving the Problems]
In order to solve the above problems, a first invention is an oscillation circuit having a resonance circuit coupled to a negative resistance circuit, wherein the resonance circuit includes a first reactance element row and a reference reactance element row connected in parallel with each other. A parallel resonance circuit, wherein the first reactance element row and the reference reactance element row each have a series resonance frequency, at least the first reactance element row has a variable capacitance capacitor, and the variable capacitance The movable range is set so that the series resonance frequency of the first reactance element row and the reference reactance element row can be relatively close to the parallel resonance frequency in the parallel resonance circuit.
[0005]
In other words, the inventors of the present application have made intensive studies on the parallel resonance circuit, and as a result, in the parallel resonance circuit, when the above-described element array is used, the parallel resonance frequency can be made as close as possible to the target series resonance frequency. I discovered that. Therefore, if the movable range of the variable capacitance of the first reactance element row is set as described above, the target series resonance frequency can be made as close as possible to the parallel resonance frequency. The Q value can be improved. In other words, since the Q value has a correlation with the phase noise in the oscillation circuit, the phase noise can be reduced.
[0006]
Note that the “row” in the above-described element row is defined to include a case where only a single element, for example, a capacitor is theoretically provided. The terms “abbreviated”, “near”, and “near” mean that the numerical value of the target parameter is set within a range of 30% or less of the target numerical value. ing.
[0007]
The second invention is characterized in that one of the reactances of the first reactance element row and the reference reactance element example near the parallel resonance frequency is inductive, and the other is capacitive.
[0008]
In this case, the resonance circuit has a parallel resonance frequency.
[0009]
Further, a third invention is characterized in that an additional reactance element array provided in parallel with the reference reactance element array is provided.
[0010]
That is, even if the additional reactance element row is provided, the same operation as the above-described operation is achieved. Such an additional reactance is composed of, for example, a parasitic capacitance of a transistor, a package, a pad, an ESD (electrostatic discharge) element or the like.
[0011]
A fourth invention is characterized in that the movable range of the variable capacitance is set such that the sum of the reciprocals of the reactances of the reactance element rows connected in parallel can be zero.
[0012]
In this case, by appropriately setting the value of the reactance, the approach of the frequency can be achieved as described above.
[0013]
That is, since the Q value of the resonance circuit is proportional to the reciprocal of the reactance, the Q value increases as the reactance approaches zero. There are combinations of capacitance and inductance where two of the reactances of each element array approach zero.
[0014]
When the reactance of the first reactance element row is positive (inductive), the reactance of the additional reactance element row is negative (capacitive), and the reactance of the reference reactance element row is negative (capacitive), or This is a case where the reactance of one reactance element row is negative (capacitive), the reactance of the additional reactance element row is negative (capacitive), and the reactance of the reference reactance element row is positive (inductive). If reactances with different signs are to match each other, even if there is a condition that these values are different, the reactance of the remaining element rows can give a solution, so the sum of the inverse of the reactance is zero. can do. Therefore, there is a combination of a capacitance and an inductance in which two of the reactances of each element row approach zero, that is, a combination of a capacitance and an inductance that theoretically makes the Q value infinite.
[0015]
This means that there is a solution that can make the parallel resonance frequency of the resonance circuit relatively close to the series resonance frequency of the target element row.
[0016]
When the first reactance element row is inductive and the reference reactance element row is capacitive, the Q value is proportional to the inverse of the equivalent parallel resistance or conductance of the resonance circuit, and increases in inverse proportion to the reactance of the first reactance element row. There is a tendency. Assuming that the series resonance frequency of the first reactance element row is one frequency, the parallel resonance frequency of the resonance circuit can be relatively close to this frequency, so that the Q value of the resonance circuit at this frequency can be increased. it can.
[0017]
A fifth invention is characterized in that, in the above invention, the reference reactance element row includes a variable capacitance capacitor. Even when the series resonance frequency of the first reactance element row cannot be made close to one parallel resonance frequency due to a wide band, it is possible to change the series resonance frequency by changing the capacitance of the reference reactance element row. Since the series resonance frequency of the reference reactance element row can be made closer to the series resonance frequency of the first reactance element row, the parallel resonance frequency can be made closer to the parallel resonance frequency. Therefore, the Q value at this parallel resonance frequency can be increased. .
[0018]
The variable capacitance capacitor of the first reactance element row and the variable capacitance capacitor of the reference reactance element row are held substantially equal in capacitance, and the inductance (L1) of the coil of the first reactance element row and the reference reactance element If the inductance (L3) of the coil in the row is substantially equal (L1 ≠ L3), the parallel resonance frequency can be moved while the interval between the series resonance frequencies of the first and reference reactance element rows is substantially fixed. Therefore, the Q value can be kept high in the entire range of the variable capacitance. Note that the first reactance element row may be either capacitive or inductive.
[0019]
That is, the oscillation circuit according to the sixth aspect of the invention can change the capacitances of the capacitors in the first reactance element row while keeping the capacitances of the capacitors in the reference reactance element row substantially equal, and The inductance of the coil of the first reactance element row and the inductance of the coil of the reference reactance element row are close to each other so as not to coincide with each other.
[0020]
In a seventh aspect of the present invention, in the case of the first to sixth aspects, the semiconductor device further comprises a bias circuit connected in parallel to the reference reactance element row, connecting a resistor, a capacitor, and a coil, and having a parallel resonance frequency. There are at least two parallel resonance frequencies of the parallel resonance circuit that gives a solution with a sum of zero, and the parallel resonance frequency of the bias circuit and the target parallel resonance frequency of the parallel resonance circuit are substantially matched. And
[0021]
When the conductance on the resonance circuit side at a specific frequency is large, the negativeness of the oscillation circuit decreases, and oscillation hardly occurs. In addition, when the conductance on the resonance circuit side at a specific frequency is small, oscillation becomes easy.
[0022]
Here, since the conductance on the resonance circuit side at a parallel resonance frequency other than the target of the parallel resonance circuit is set to be large, the parallel resonance circuit has negative polarity at the target parallel resonance frequency and can oscillate. At the parallel resonance frequency other than the target, the negative characteristic is eliminated and the oscillation can be suppressed.
[0023]
Conversely, conversely, by setting the values of the capacitance and inductance of the bias circuit to the target parallel resonance frequency, the conductance on the resonance circuit side can be reduced. In addition, resonance can be performed at a Q value higher than an undesired parallel resonance frequency.
[0024]
Further, by setting the parallel resonance frequency of the bias circuit between the series resonance frequency of the first reactance element row and the series resonance frequency of the reference reactance element row, the parallel resonance of the system consisting of the capacitance and inductance of the bias circuit is achieved. The frequency can be matched to the desired parallel resonance frequency.
[0025]
An oscillation circuit according to an eighth aspect is the oscillation circuit according to the seventh aspect, further comprising a coil that connects the bias circuit and the reference reactance element row. If a coil is connected between the bias circuit and the reference reactance element row, the Q value can theoretically be made infinite even when the reactance of the reference reactance element row becomes zero by inserting this coil.
[0026]
When such a coil is inserted, the Q value can be made infinite if the reference reactance element row is connected after the coil. As a coil, a parasitic coil can be considered, but even when a parasitic coil is not used, the value of the equivalent parallel resistance on the resonance circuit side can be increased and the value of the conductance can be reduced by connecting the coil to the bias circuit. it can.
[0027]
According to a ninth aspect, in the seventh or eighth aspect, there is provided a substrate on which a parallel resonance circuit is formed, and a package for accommodating the substrate (for example, an IC). Characterized by the following inductance. That is, the circuit of the present invention can sufficiently suppress the decrease in the Q value even by the parasitic coil formed by the package or the substrate. The reference reactance element row is connected to a parasitic coil.
[0028]
Further, the negative resistance circuit has a transistor, a predetermined element row is connected between a current path of the transistor and the ground potential, and the predetermined element row includes a coil and a capacitor, and includes a coil and a capacitor of the predetermined element row. The series resonance frequency of the system can be set to match the parallel resonance frequency of the parallel resonance circuit.
[0029]
A transistor is an element for giving a negative polarity to a resonance circuit, and a current flowing through the transistor changes depending on a current input to a base or a voltage input to a gate. The predetermined element array provided in parallel with this determines the series resonance frequency of the negative resistance circuit, and this series resonance frequency basically matches the target parallel resonance frequency of the parallel resonance circuit. Of course, in order to suppress unintended parallel resonance frequency components in the parallel resonance circuit, the series resonance frequency of the negative resistance circuit and the target parallel resonance frequency of the parallel resonance circuit can be shifted.
[0030]
That is, the series resonance frequency on the negative resistance circuit side preferably originally matches the target parallel resonance frequency in the parallel resonance circuit, but in this case, the negative resonance in the parallel resonance circuit outside the target in the parallel resonance circuit is negative. Can not be suppressed. Here, since the series resonance frequency of the negative resistance circuit determined from the series resonance frequency of the predetermined element row is shifted from the target parallel resonance frequency in the parallel resonance circuit, an unintended parallel resonance frequency in the parallel resonance circuit is not used. Can be eliminated.
[0031]
As the target frequency approaches the series resonance frequency of the reference reactance element row and the first reactance element row, the admittance conductance component on the resonance circuit side increases, and the negative property disappears.
[0032]
When considering the parasitic resistance connected in series to the reference reactance element row and the first reactance element row, when the target frequency approaches the series resonance frequency of the reference reactance element row and the first reactance element row, the conductance on the resonance circuit side increases. And oscillation becomes difficult. This problem can be solved by setting the inductance of the coil constituting the predetermined element row and the capacitance of the capacitor so that the reactance of the predetermined element row becomes zero at the target frequency, thereby increasing the negativeness. be able to.
[0033]
More specifically, it is originally desirable that the series resonance frequency of the predetermined element array and the target parallel resonance frequency of the parallel resonance circuit match each other. If the series resonance frequency is not matched with the target parallel resonance frequency, and if the total conductance of the oscillation circuit at the non-target parallel resonance frequency is positive, oscillation at the non-target parallel resonance frequency in the parallel resonance circuit will Be suppressed.
[0034]
A series resonance frequency of a system including a coil and a capacitor in a predetermined element row can be set to be shifted from the series resonance frequency of the reference reactance element row. Of course, the series resonance frequency of the system including the coil and the capacitor of the predetermined element row can also be set to be shifted from the series resonance frequency of the first reactance element row.
[0035]
In a tenth aspect based on the first to ninth aspects, the negative resistance circuit has a transistor, and a predetermined element row is connected between a current path of the transistor and a ground potential. And a capacitor, the parallel resonance circuit has at least two parallel resonance frequencies, the total conductance of the oscillation circuit at the target parallel resonance frequency becomes negative, and the parallel resonance frequency at the non-target parallel resonance frequency (one parallel resonance frequency) The value of the coil and the capacitor of the predetermined element row is set so that the total conductance of the oscillation circuit is positive.
[0036]
In this case, for the reasons described above, oscillation at an unintended resonance frequency is suppressed.
[0037]
An eleventh invention is characterized in that a coil connected in parallel to a capacitor included in the first reactance element row or the reference reactance element row is provided. In this case, since the conductance at each series resonance frequency is reduced by the coil and the capacitor, the Q value can be increased.
[0038]
At this time, two series resonance frequencies occur in each reactance element row of the first and reference reactance element rows. However, the reactances of the first reactance element row and the reference reactance element row are opposite to each other near the parallel resonance frequency. With a configuration in which one is inductive and the other is capacitive, the same effects as described above can be obtained.
[0039]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the oscillation circuit according to the embodiment will be described. Note that the same reference numerals are used for the same elements, and duplicate descriptions are omitted.
[0040]
FIG. 1 is a circuit diagram of the oscillation circuit according to the embodiment. The connection in the following circuit diagram is as shown, and this is an equivalent circuit of an actual circuit. This circuit has a bias circuit but is not shown. The circuit design and connection may be performed according to the equivalent circuit, or the actual circuit design and connection may be performed based on this. Also, the physical quantities of each element are indicated by the same reference numerals as the elements for convenience of explanation. Note that the “row” in the above-described element row is defined to include a case where only a single element, for example, only a capacitor is theoretically included.
[0041]
This oscillation circuit includes a resonance circuit coupled to a negative resistance circuit N via a terminal T. The resonance circuit includes a parallel resonance circuit S. The power consumption in the parallel resonance circuit S is supplemented by the negative resistance circuit N coupled thereto, and oscillation in the parallel resonance circuit S continues.
[0042]
The parallel resonance circuit S includes a first reactance element row X connected in parallel with each other. 1 , Additional reactance element row X 2 And reference reactance element row X 3 It has. In this example, one of the two terminals connected in parallel is set to the ground potential, and oscillation occurs between the two terminals.
[0043]
The resistance value of the negative resistance circuit N is -Rv. Each element row X 1 , X 2 , X 3 , A resistor Rr is inserted equivalently in parallel. The negative resistance -Rt of the entire oscillation circuit is a parallel combined resistance of -Rv and Rr, and is set to be negative at the target resonance frequency.
[0044]
First reactance element row X 1 Has a variable capacitance capacitor, and by varying the capacitance, the reactance X 1 And the series resonance frequency f 1 Can be changed. The first reactance element row X 1 Series resonance frequency f 1 Is inversely proportional to the square root of the product of the capacitance and the inductance when a capacitor and a coil are used. Reference reactance element row X 3 Is the series resonance frequency of f 3 And
[0045]
f 1 <F 3 And set f 1 And f 3 , The first reactance element row X 1 Reactance X 1 Is inductive (L), and the reactance X 1 Is positive. The terms inductive and capacitive refer to the characteristics of the reactance near the parallel resonance frequency of the resonance circuit.
[0046]
Additional reactance element row X 2 Has a fixed-capacitance capacitor, and by changing the capacitance, the reactance X 2 Can be changed.
[0047]
Reference reactance element row X 3 Series resonance frequency f 3 Is inversely proportional to the square root of the product of the capacitance and the inductance when a capacitor and a coil are used. Reference reactance element row X 3 Reactance X 3 Is f 1 <F 3 Then, it is capacitive (C property) and the reactance X 3 Is negative. That is, the first reactance element row X 1 And reference reactance element row X 3 Are set to be inverse. In other words, reactance X 1 And X 3 Suffices if one is capacitive and the other is inductive.
[0048]
Series resonance frequency f 1 Series resonance frequency f 3 Is set to be large (f 1 <F 3 ), Then L 1 C 1 > L 3 C 3 (See FIG. 14 (3)), but in this case, near the parallel resonance frequency (f − Reactance X) 1 Is inductive, reactance X 3 Becomes capacitive.
[0049]
Conversely, the series resonance frequency f 1 Series resonance frequency f 3 Is set to be small (f 3 <F 1 ), In this case, the reactance X near the parallel resonance frequency 1 Is capacitive, reactance X 3 Becomes inductive.
[0050]
When the bias circuit is not considered, in the parallel resonance circuit of this configuration, the parallel resonance frequency is f 1 <F 3 In two, f 3 <F 1 And there are two. Let the high frequency parallel resonance frequency be f + , The lower parallel resonance frequency f − And Here, for example, f 1 <F 3 , The parallel resonance frequency f − With the series resonance frequency f 1 , F 3 , The Q of the resonance circuit at that frequency can be increased, and the phase noise can be reduced. Such a resonance frequency exists.
[0051]
Here, Q = | Rr / X 1 | The lower parallel resonance frequency f − With the series resonance frequency f 1 , The first reactance element row X 1 Is to be adjusted. By adjusting the variable capacitance, the series resonance frequency f 1 Not only the parallel resonance frequency f − Also shift, so the frequency shift is relative. The desired frequency is f 1 Therefore, finally, the frequency f 1 In the vicinity, the Q value increases.
[0052]
FIG. 15 is a graph showing the relationship between frequency and reactance. First reactance element row X 1 By adjusting the variable capacitance of the series resonance frequency f 1 Is the parallel resonance frequency f − Can be approached. In this case, the first reactance element row X 1 By adjusting the variable capacitance of the parallel resonance frequency f − Also move. Series resonance frequency f 1 To the series resonance frequency f 3 As a result, the series resonance frequency f 1 And f 3 Is the parallel resonance frequency f − It will be as close as possible. The phase noise is reduced by increasing the Q value.
[0053]
Note that the series resonance frequency f 1 Is the frequency at which the reactance becomes zero, and the parallel resonance frequency f − Is the frequency at which the sum of the reciprocals of the reactances connected in parallel becomes zero. The Q value is the series resonance frequency f 1 And the parallel resonance frequency f − It becomes higher as the distance between the and is smaller. In addition, Q value and reactance X i Is shown in (1) of FIG. Where X i Is X 1 ~ X 3 One of the following.
[0054]
f 1 And f 3 , The conditions under which the Q value theoretically diverges to infinity are as follows. Note that f 1 <F 3 And
(1) First reactance element row X 1 Reactance X 1 Is inductive (positive). (2) Reference reactance element row X 3 Reactance X 3 Is capacitive (negative). (3) The movable range of the variable capacitance is the first reactance element row X 1 Reactance X 1 Reciprocal of (1 / X 1 ) And reference reactance element row X 3 Reactance X 3 Reciprocal of (1 / X 3 ) Is set to be zero. Additional reactance element row X 2 Is used, the reactance X 2 Reciprocal of (1 / X 2 ) Is set to be zero (see (2) in FIG. 14), and the parallel resonance frequency f − Is f 1 ~ F 3 Variable up to.
[0055]
First reactance element row X 1 And reference reactance element row X 3 Is the series resonance frequency f 1 , F 3 And the reactance X 1 And reactance X 3 Is inverse, then f 1 And f 3 Is assumed to have a parallel resonance frequency.
[0056]
Note that f 1 > F 3 , The reactance X 1 Is capacitive and the reactance X 3 Becomes inductive.
[0057]
In this case, the above-described proximity of the frequencies can be achieved by appropriately setting the reactance value.
[0058]
More specifically, the Q value of the parallel resonance circuit is proportional to the reciprocal of the reactance, and is proportional to the equivalent parallel resistance Rr on the resonance circuit side. The Q value increases as the reactance approaches zero. f 1 <F 3 , The first reactance element row X 1 Reactance X 1 Is positive (inductive) and the additional reactance element row X 2 Reactance X 2 Is negative (capacitive) and the reference reactance element row X 3 Reactance X 3 Becomes negative (capacitive). That is, when the reactance of the three parallel lines is a combination of L, C, and C, respectively, f 1 <F − <F 3 Exists, and the above value that satisfies the above condition exists. Such parameters can be obtained by performing a numerical analysis.
[0059]
Also, f 3 <F 1 , The first reactance element row X 1 Reactance X 1 Is negative (capacitive) and the additional reactance element row X 2 Reactance X 2 Is negative (capacitive) and the reference reactance element row X 3 Reactance X 3 Becomes positive (inductive). That is, when the reactance of the three parallel lines is a combination of C, C, and L, respectively, f 3 <F − <F 1 Exists, and the above value that satisfies the above condition exists.
[0060]
When reactances having different signs are to coincide with each other, even if there is a condition that these values are different, the reactances of the remaining element rows can give a solution. 1 , X 2 , X 3 Can be zero.
[0061]
Therefore, the reactance X of each element row 1 , X 3 There is a combination of a capacitance and an inductance that approaches zero, that is, since the Q value is inversely proportional to the reactance, a combination of a capacitance and an inductance that theoretically makes the Q value infinite exists.
[0062]
This means that there is a solution that can make the parallel resonance frequency of the parallel resonance circuit S relatively close to the series resonance frequency of the target element row.
[0063]
As an example, the first reactance element row X 1 Series resonance frequency f 1 Is the target frequency, f 1 And f 3 , And consequently, f 1 And f − Can be approached, so that the Q value of the resonance circuit at this frequency can be increased. Conversely, f 1 And f − Cannot be brought close alone, f 1 F to move 3 Also synchronized − Approach.
[0064]
FIG. 2 is a circuit diagram showing a preferred example of the resonance circuit shown in FIG.
[0065]
First reactance element row X 1 Is the coil L connected in series 1 And variable capacitor C 1 Comprising. Reference reactance element row X 3 Is the coil L connected in series 3 And variable capacitor C 3 Comprising. Additional reactance element row X 2 Is the capacitor C 2 Comprising.
[0066]
As described above, the inductive first reactance element row X 1 Is the reactance X by changing the capacitance. 1 And the series resonance frequency f 1 Can be changed, but similarly, the capacitive reference reactance element row X 3 Also variable capacitor C 3 Includes Capacitor C 3 Of the series resonance frequency f 3 Can be changed. Broadband capacitor C 1 Series resonance frequency f due to capacitance fluctuation of 1 Of the capacitor C so as to follow the change of 3 , A high Q value can always be obtained.
[0067]
Capacitor C 1 And the capacitance of the capacitor C 3 These capacitances are changed while the capacitances of the coils L 1 Inductance and coil L 3 Are close to each other so that they do not match with each other. In this case, the series resonance frequency f 1 , F 3 Is substantially fixed, and the parallel resonance frequency f − Can be moved, so that the Q value can be kept high in the entire range of the variable capacitance.
[0068]
FIG. 3 is a circuit diagram showing another preferred example of the resonance circuit shown in FIG. In this circuit, the reference reactance element row X in the resonance circuit shown in FIG. 3 And a bias circuit B which is connected in parallel to the first and second resistors and connects a resistor, a capacitor, and a coil. The bias circuit B includes a resistor R between both terminals of the resonance circuit S, that is, in parallel with each element row. 0 And insert a resistor R 0 Between the capacitor and the ground potential 0 And insert the capacitor C 0 Coil L in parallel with 0 Are connected.
[0069]
As described above, the parallel resonance frequency of the parallel resonance circuit S that gives a solution in which the reciprocal sum becomes zero is f − And f + There are at least two of Capacitor C of bias circuit B 0 Capacity C 0 And coil L 0 Inductance L 0 Is one of the parallel resonance frequencies (f + ), The conductance G of the admittance of the bias circuit B (f = f + ) Is the other of the parallel resonance frequencies (f − ), The conductance G of the admittance of the bias circuit B (f = f − ) Is set to be relatively large with respect to minutes.
[0070]
That is, when the conductance on the side of the resonance circuit at a specific frequency is large, the negativeness of the oscillation circuit decreases, and oscillation hardly occurs. In addition, when the conductance on the resonance circuit side at a specific frequency is small, oscillation becomes easy. Here, L 0 , C 0 Is the parallel resonance frequency (f) which is the target of the parallel resonance circuit S. − ), So that an unintended parallel resonance frequency (f + In (2), oscillation can be suppressed. Conversely speaking, such L 0 , C 0 By using the parallel bias circuit B, the target parallel resonance frequency (f − ), The parallel resonance frequency (f + ), Resonance can be performed with a higher Q value.
[0071]
Note that the parallel resonance frequency of the bias circuit B and the target parallel resonance frequency (f − ) Approximately matches.
[0072]
That is, oscillation at an undesired parallel resonance frequency can be prevented. The capacitance C of the parameters constituting the conductance G of the bias circuit B 0 And coil L 0 Is set to an appropriate value, the resonance frequency f + At the resonance frequency f − Can be increased.
[0073]
Further, the third element row X 3 Series resonance frequency f 3 And C 1 Is the minimum value of the series resonance frequency f 1 By setting it larger than 1 , Ie, the Q value increases in the higher parallel resonance frequency range. C 1 Following the value of 3 Also, by varying, the Q value can always be increased over a wide band.
[0074]
FIG. 4 is a circuit diagram showing another preferred example of the parallel resonance circuit shown in FIG. In this circuit, the bias circuit B and the reference reactance element row X in the parallel resonance circuit S shown in FIG. 3 Parasitic coil L connecting between 5 It has. Bias circuit B and reference reactance element row X 3 And the parasitic coil L 5 Can theoretically make the Q value infinite.
[0075]
That is, a substrate (not shown) on which the parallel resonance circuit S shown in FIG. 4 is formed and a package (not shown) for accommodating the substrate (for example, IC) are provided. 5 Is the inductance of the substrate and the package. That is, even if there is a parasitic coil due to the package or substrate, 3 And X 1 With this configuration, the circuit can sufficiently suppress a decrease in the Q value.
[0076]
FIG. 5 is a circuit diagram of a parallel resonance circuit according to a comparative example. In the case of this circuit, the coil L 5 X with or without 1 Is inductive, Q = ωC 2 Rr (ω: angular frequency, Rr: equivalent parallel resistance on the resonance circuit side), and the Q value becomes a finite value.
[0077]
FIG. 6 is a circuit diagram showing a preferred example of the oscillation circuit shown in FIG. 1, in which the oscillation circuit shown in FIG. 4 is configured to take a differential from the output terminal OUT. Therefore, in the bias circuit B, the resistance R 0 'Are added in series.
[0078]
Here, an example of the negative resistance circuit N will be described. The negative resistance circuit N includes a predetermined element array X connected between the current path of the transistor Q and the ground potential. 4 It has. Since the transistor Q is a bipolar transistor, the current flowing between the emitter and the collector changes according to the current input to the base. When the transistor Q is a field-effect transistor such as a MOSFET, the current flowing between the source and the drain changes according to the voltage input to the gate. Since the functions are the same in both cases, description will be made here assuming that the transistor Q is a bipolar transistor having excellent high-frequency characteristics. As such a transistor, a transistor using a compound semiconductor in the GHz band can be used.
[0079]
Reference reactance element row X 3 Is the coil L connected in series 3 And capacitor C 3 , But similarly, a predetermined element row X 4 Coil L connected in series 4 And capacitor C 4 Includes The negative resistance circuit N is a circuit for supplying a current in inverse proportion to the input voltage, and can be constituted by, for example, a bipolar transistor Q having a common emitter as shown in the figure.
[0080]
This oscillation circuit employs a differential configuration. The capacitor C is inserted between the base of the transistor and both terminals of the resonance circuit, and the input of the DC voltage to the base is suppressed. By adopting the differential configuration, in-phase noise can be removed. The DC bias voltages VB and VB ′ are input to the base of the transistor Q. Note that the effects of the present invention can be sufficiently obtained even when a differential circuit is not used.
[0081]
Predetermined element row X 4 Coil L connected in series 4 And capacitor C 4 Series resonance frequency f 4 Is ideally the oscillation frequency f − Is preferably set to the value of + F to prevent oscillation − If it is set to be shifted from the value of + Can be eliminated.
[0082]
That is, in this oscillation circuit, the negative resistance circuit N has a bipolar transistor Q, and a predetermined element row X is connected in parallel with the emitter resistance of the bipolar transistor Q. 4 Are connected, and a predetermined element row X 4 Is the coil L connected in series 4 And capacitor C 4 And a predetermined element row X 4 Coil L connected in series 4 And capacitor C 4 Series resonance frequency f 4 Is the parallel resonance frequency f of the parallel resonance circuit S − It is set out of alignment.
[0083]
Note that f 1 > F 3 , The first reactance element row X 1 Is the resonance frequency f − Is capacitive near the reference reactance element row X 3 Is inductive.
[0084]
Also, f 1 <F 3 , The first reactance element row X 1 Is inductive and the reference reactance element row X 3 Is capacitive. Note that f 4 And f − Can be made to have a larger negativeness by essentially matching.
[0085]
The transistor Q is an element for giving the parallel resonance circuit S a negative polarity, and a current flowing through the transistor Q changes according to a current input to the base or a voltage input to the gate. A predetermined element row X connected to this 4 Is the series resonance frequency f of the negative resistance circuit N 4 Is determined, this series resonance frequency f 4 Is, in principle, the parallel resonance frequency f of the parallel resonance circuit S. − Matches. As described above, one parallel resonance frequency component f in the parallel resonance circuit S + In this example, the series resonance frequency f of the negative resistance circuit N 4 And the parallel resonance frequency f of the parallel resonance circuit S − Has been shifted.
[0086]
The series resonance frequency f on the negative resistance circuit N side 4 Is originally the other parallel resonance frequency f in the parallel resonance circuit S. − , But in this case, one parallel resonance frequency f in the parallel resonance circuit S + Cannot be suppressed. Here, the predetermined element row X 4 Series resonance frequency f of the negative resistance circuit N determined from the series resonance frequency 4 With the other parallel resonance frequency f in the parallel resonance circuit S − , One parallel resonance frequency f in the parallel resonance circuit S + Can be eliminated.
[0087]
The target parallel resonance frequency, that is, the oscillation frequency is equal to the reference reactance element row X 3 And the first reactance element row X 1 Series resonance frequency f 3 , F 1 , The conductance of the admittance of the parallel resonance circuit S increases, and the negative effect disappears.
[0088]
Reference reactance element row X 3 And the first reactance element row X 1 Considering the parasitic resistance connected in series with the reference reactance element row X 3 And the first reactance element row X 1 Series resonance frequency f 3 , F 1 , The conductance of the parallel resonance circuit S increases, and oscillation becomes difficult. At the oscillation frequency, a predetermined element row X 4 Reactance X 4 So that the predetermined element row X 4 Coil L constituting 4 Inductance and capacitor C 4 This problem can be solved by setting the capacity of, and the negativeness can be increased.
[0089]
Predetermined element row X 4 Series resonance frequency f 4 And the parallel resonance frequency f − It is originally desirable that they match, but one parallel resonance frequency f in the parallel resonance circuit S + In order to eliminate the negative in 4 Series resonance frequency f at 4 Is not matched with the oscillation frequency, and the parallel resonance frequency f + Assuming that the total conductance of the oscillation circuit at is positive, the parallel resonance frequency f + Is suppressed. Note that the desired parallel resonance frequency f − Is set to be negative.
[0090]
In the circuit shown in FIG. 1 > F 3 , F 1 <F 3 In either case, a similar effect can be obtained.
[0091]
Also in this case, the series resonance frequency f 4 With the series resonance frequency f 3 Or series resonance frequency f 1 Needless to say, the same effect can be obtained.
[0092]
In the above-described oscillation circuit, the resonance frequency f + The predetermined element row X is set so that the total conductance of the oscillation circuit at 4 Coil L 4 And capacitor C 4 Is set. In this case, f + Is negative at f − Is relatively suppressed as compared with
[0093]
A specific example is as follows.
f − = 2.84 GHz
f + = 4.34 GHz
f + Total conductance at 13.24 mS (S = 1 / Ω)
f − Total conductance at −14.92 ms (S = 1 / Ω)
L 4 = 4nH
C 4 = 0.6 pF
f 4 = 3.24 GHz
[0094]
When the setting is performed in the negative resistance circuit N, the reference reactance element row X 3 , First reactance element row X 1 The oscillation frequency is f 3 , F 1 As the distance approaches, even when the admittance conductance of the parallel resonance circuit increases, the negativeness can be increased. Therefore, the energy is sufficiently replenished with respect to the attenuation of the resonance, and oscillation is facilitated.
[0095]
Further, the parallel resonance circuit S includes a first reactance element row X 1 Or reference reactance element row X 3 Capacitor C included in 1 , C 3 May be provided with a coil connected in parallel. In this case, this coil and the capacitor C 1 , C 3 , The respective series resonance frequency f 1 , F 3 , The conductance at the point becomes small, so that the Q value can be increased.
[0096]
At this time, the first reactance element row X 1 And reference reactance element row X 3 , Two series resonance frequencies occur in each reactance element row, but the first reactance element row X 1 And reference reactance element row X 3 The same effect can be obtained by a configuration in which the reactance of (1) becomes inverse (one is inductive and the other is capacitive) near the target parallel resonance frequency.
[0097]
In order to increase the Q value by reducing the parasitic resistance, a multilayer chip inductor may be used as the above-described coil. As the multilayer chip inductor, a spiral inductor in which a spiral internal conductor is formed in an element and terminal electrodes are provided at both ends can be used. In this case, the parasitic resistance is minimized, and low loss and high Q characteristics can be realized. The above-described oscillation circuit can be used for a signal processing circuit in the gigahertz band in a mobile phone or the like.
[0098]
FIG. 7 is a graph showing a simulation result of data relating to the resonance circuit (the present invention) of FIG.
[0099]
FIG. 7A is a graph showing the relationship between frequency and impedance (| Z |: Ω).
[0100]
First reactance element row X 1 Series resonance frequency f 1 Is 2.63 GHz (C 1 = 0.65 pF), and the reference reactance element row X 3 Series resonance frequency f 3 Is 3.75 GHz, and the predetermined element row X 4 Series resonance frequency f 4 Is set to 2.65 GHz. Note that f 1 <F 3 It is. The resonance frequencies of this resonance circuit are 2.84 GHz and 4.34 GHz.
[0101]
Peak A is X 1 Is inducible (L), X 2 Is capacitive (C), X 3 Is capacitive (C), X 4 Is the case of capacitive (C).
[0102]
Peak B is X 1 Is inducible (L), X 2 Is capacitive (C), X 3 Is inducible (L), X 4 Is the case of capacitive (C).
[0103]
Peak C is X 1 Is capacitive (C), X 2 Is capacitive (C), X 3 Is capacitive (C), X 4 Is inductive (L-type).
[0104]
FIG. 7B is a graph showing the relationship between the total admittance conductance (real part) and frequency. When this value becomes positive, the negative value is lost and oscillation stops. Note that the lowest resonance frequency is f ′. In the present invention, the resonance frequency f − And f 'and f + , The negativity of this point must be positive. This contrivance exists on the bias circuit B and the negative resistance circuit N side, and the frequency f − The negative of the above can be sufficiently secured. f 'and f + Is positive. When the negative value of the present invention is compared with a comparative example described later, the negative value of the present invention is larger.
[0105]
FIG. 7C is a graph showing the relationship between frequency and phase noise. At 10 kHz, the phase noise is -100 dBc / Hz.
[0106]
FIG. 8 is a graph showing a simulation result of data relating to the resonance circuit (the present invention) of FIG.
[0107]
FIG. 8A is a graph showing the relationship between frequency and impedance (| Z |: Ω).
[0108]
First reactance element row X 1 Series resonance frequency f 1 Is 2.03 GHz (C 1 = 6 pF), and the reference reactance element row X 3 Series resonance frequency f 3 Is 3.75 GHz, and the predetermined element row X 4 Series resonance frequency f 4 Is set to 2.65 GHz. Note that f 1 <F 3 It is. The resonance frequencies of this resonance circuit are 2.47 GHz and 4.34 GHz.
[0109]
Peak A is X 1 Is inducible (L), X 2 Is capacitive (C), X 3 Is capacitive (C), X 4 Is inductive (L-type).
[0110]
Peak B is X 1 Is inducible (L), X 2 Is capacitive (C), X 3 Is inducible (L), X 4 Is the case of capacitive (C).
[0111]
Peak C is X 1 Is capacitive (C), X 2 Is capacitive (C), X 3 Is capacitive (C), X 4 Is inducible (L-type).
[0112]
FIG. 8B is a graph showing the relationship between the total admittance conductance (real part) and frequency. Comparing the negative value of the present invention with a comparative example described later, the negative value of the present invention is larger.
[0113]
FIG. 8C is a graph showing the relationship between frequency and phase noise. At 10 kHz, the phase noise is -95 dBc / Hz.
[0114]
FIG. 9 is a graph showing a simulation result of data when the bias circuit of the comparative example is used without using the bias circuit B in the resonance circuit of FIG.
[0115]
FIG. 9A is a graph showing the relationship between frequency and impedance (| Z |: Ω). C 1 = 0.65 pF. Also in this resonance circuit, three peaks appear.
[0116]
FIG. 9B is a graph showing the relationship between the total admittance conductance (real part) and frequency. Comparing the negative value of the present invention with a comparative example described later, the negative value of the present invention is larger. Further, the circuit shown in FIG. 7B has a greater negative polarity than the circuit shown in this example.
[0117]
FIG. 9C is a graph showing the relationship between frequency and phase noise. At 10 kHz, the phase noise is -95 dBc / Hz.
[0118]
FIG. 10 is a graph showing a simulation result of data when the bias circuit B is not used in the resonance circuit of FIG.
[0119]
FIG. 10A is a graph showing the relationship between frequency and impedance (| Z |: Ω). C 1 = 6 pF. Also in this resonance circuit, three peaks appear.
[0120]
FIG. 10B is a graph showing the relationship between the total admittance conductance (real part) and frequency. Comparing the negative value of the present invention with a comparative example described later, the negative value of the present invention is larger.
[0121]
FIG. 10C is a graph showing the relationship between frequency and phase noise. At 10 kHz, the phase noise is -86 dBc / Hz.
[0122]
FIG. 11 is a graph showing a simulation result of data according to the resonance circuit of FIG. 5 (comparative example).
[0123]
FIG. 11A is a graph showing the relationship between frequency and impedance (| Z |: Ω). C 1 = 0.65 pF. In this resonance circuit, two peaks appear.
[0124]
FIG. 11B is a graph showing the relationship between the total admittance conductance (real part) and frequency. Negative values are smaller.
[0125]
FIG. 11C is a graph showing the relationship between frequency and phase noise. At 10 kHz, the phase noise is -86 dBc / Hz.
[0126]
FIG. 12 is a graph showing a simulation result of data according to the resonance circuit of FIG. 5 (comparative example).
[0127]
FIG. 12A is a graph showing the relationship between frequency and impedance (| Z |: Ω). C 1 = 6 pF. In this resonance circuit, two peaks appear.
[0128]
FIG. 12B is a graph showing the relationship between the total admittance conductance (real part) and frequency. Negative values are smaller.
[0129]
FIG. 12C is a graph showing the relationship between frequency and phase noise. At 10 kHz, the phase noise is -84 dBc / Hz.
[0130]
FIG. 13 is a graph showing a simulation result of data on a resonance circuit (comparative example) in which a bias circuit B is provided in the resonance circuit of FIG.
[0131]
FIG. 13A is a graph showing the relationship between frequency and impedance (| Z |: Ω). C 1 = 0.65 pF, L 0 = 3.3 nH, f 0 = 2.77 GHz, C 0 = 0.5 pF. In this resonance circuit, two peaks appear.
[0132]
FIG. 13B is a graph showing the relationship between the total admittance conductance (real part) and frequency.
[0133]
FIG. 13C is a graph showing the relationship between frequency and phase noise. At 10 kHz, the phase noise is -90 dBc / Hz.
[0134]
【The invention's effect】
As described above, according to the oscillation circuit of the present invention, phase noise can be reduced.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of an oscillation circuit according to an embodiment.
FIG. 2 is a circuit diagram showing a preferred example of the resonance circuit shown in FIG.
FIG. 3 is a circuit diagram showing another preferred example of the resonance circuit shown in FIG. 1;
FIG. 4 is a circuit diagram showing another preferred example of the parallel resonance circuit shown in FIG. 1;
FIG. 5 is a circuit diagram of a parallel resonance circuit according to a comparative example.
FIG. 6 is a circuit diagram showing a preferred example of the oscillation circuit shown in FIG. 1;
FIG. 7 is a graph showing a simulation result of data according to the resonance circuit (the present invention) of FIG. 6;
FIG. 8 is a graph showing a simulation result of data relating to the resonance circuit (the present invention) of FIG. 6;
9 is a graph showing a simulation result of data when the bias circuit B is not used in the resonance circuit of FIG. 6;
FIG. 10 is a graph showing a simulation result of data when the bias circuit B is not used in the resonance circuit of FIG. 6;
FIG. 11
6 is a graph showing a simulation result of data according to the resonance circuit of FIG. 5 (comparative example).
FIG. 12 is a graph showing a simulation result of data according to the resonance circuit of FIG. 5 (comparative example).
13 is a graph showing a simulation result of data of a resonance circuit (comparative example) in which a bias circuit B is provided in the resonance circuit of FIG.
FIG. 14 is a table showing mathematical expressions.
FIG. 15 is a graph showing the relationship between frequency and reactance.
[Explanation of symbols]
S: parallel resonance circuit, X 1 ... First reactance element row, X 2 … Additional reactance element row, X 3 ... Reference reactance element row.
Claims (11)
前記共振回路は、互いに並列接続された第1リアクタンス素子列及び基準リアクタンス素子列を備える並列共振回路を備え、
前記第1リアクタンス素子列及び前記基準リアクタンス素子列は、それぞれ、直列共振周波数を有し、
少なくとも前記第1リアクタンス素子列は可変容量のキャパシタを有し、
前記可変容量の可動範囲は、前記第1リアクタンス素子列及び前記基準リアクタンス素子列の直列共振周波数を前記並列共振回路における並列共振周波数に相対的に限りなく近づけることができるように設定されることを特徴とする発振回路。In an oscillation circuit having a resonance circuit coupled to a negative resistance circuit,
The resonance circuit includes a parallel resonance circuit including a first reactance element row and a reference reactance element row connected in parallel to each other,
The first reactance element row and the reference reactance element row each have a series resonance frequency,
At least the first reactance element row has a variable capacitance capacitor,
The movable range of the variable capacitance is set so that the series resonance frequency of the first reactance element row and the reference reactance element row can be relatively close to the parallel resonance frequency in the parallel resonance circuit. Characteristic oscillation circuit.
前記和が零となる解を与える前記並列共振回路の並列共振周波数は少なくとも2つあり、
前記バイアス回路の有する並列共振周波数と、前記並列共振回路の目的とする並列共振周波数とを略一致させたことを特徴とする請求項1乃至6のいずれか1項に記載の発振回路。A resistor, a capacitor and a coil are connected in parallel to the reference reactance element row, and a bias circuit having a parallel resonance frequency is provided;
There are at least two parallel resonance frequencies of the parallel resonance circuit that give a solution in which the sum becomes zero,
7. The oscillation circuit according to claim 1, wherein a parallel resonance frequency of the bias circuit and a target parallel resonance frequency of the parallel resonance circuit are substantially matched.
前記トランジスタの電流経路とグランド電位の間に所定素子列が接続されており、
前記所定素子列はコイル及びキャパシタを含み、
前記並列共振回路は並列共振周波数を少なくとも2つ有し、
目的とする並列共振周波数における前記発振回路の全コンダクタンスが負となり、
目的外の並列共振周波数における前記発振回路の全コンダクタンスが正となるように、
前記所定素子列のコイル及びキャパシタの値が設定されることを特徴とする請求項1乃至9のいずれか1項に記載の発振回路。The negative resistance circuit has a transistor,
A predetermined element row is connected between a current path of the transistor and a ground potential,
The predetermined element row includes a coil and a capacitor,
The parallel resonance circuit has at least two parallel resonance frequencies,
The total conductance of the oscillation circuit at the target parallel resonance frequency becomes negative,
In order that the total conductance of the oscillation circuit at the parallel resonance frequency not intended is positive,
The oscillation circuit according to claim 1, wherein values of a coil and a capacitor of the predetermined element row are set.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002180328A JP3878885B2 (en) | 2002-06-20 | 2002-06-20 | Oscillator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002180328A JP3878885B2 (en) | 2002-06-20 | 2002-06-20 | Oscillator circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004023762A true JP2004023762A (en) | 2004-01-22 |
JP3878885B2 JP3878885B2 (en) | 2007-02-07 |
Family
ID=31177492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002180328A Expired - Lifetime JP3878885B2 (en) | 2002-06-20 | 2002-06-20 | Oscillator circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3878885B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2034609A3 (en) * | 2007-09-10 | 2010-08-04 | Hitachi Ltd. | Oscillator and communication system using the same |
US8351867B2 (en) | 2009-03-31 | 2013-01-08 | Hitachi, Ltd. | Oscillator, frequency generating circuit and wireless communication system using the oscillator |
-
2002
- 2002-06-20 JP JP2002180328A patent/JP3878885B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2034609A3 (en) * | 2007-09-10 | 2010-08-04 | Hitachi Ltd. | Oscillator and communication system using the same |
US8018292B2 (en) | 2007-09-10 | 2011-09-13 | Hitachi, Ltd. | Oscillator and communication system using the same |
US8351867B2 (en) | 2009-03-31 | 2013-01-08 | Hitachi, Ltd. | Oscillator, frequency generating circuit and wireless communication system using the oscillator |
Also Published As
Publication number | Publication date |
---|---|
JP3878885B2 (en) | 2007-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI364161B (en) | High frequency power amplifier | |
KR100648336B1 (en) | Apparatus and methods for a fixed impedance transformation network for use in connection with a plasma chamber | |
CN106712736B (en) | Adjustable passive network of broadband | |
JP2005508096A (en) | Circuit configuration for DC bias capacitor | |
Lai et al. | A new floating active inductor using resistive feedback technique | |
US20070069708A1 (en) | Differential mode inductor with a center tap | |
JP2002076845A (en) | Active inductor | |
US9680441B2 (en) | Impedance matching circuit and antenna system | |
EP3276827B1 (en) | Broadband matching network | |
TW201935497A (en) | A switching inductor device and a oscillator device | |
US10164586B2 (en) | Impedance-matching circuit | |
US6606012B2 (en) | Wideband bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure | |
JP2004023762A (en) | Oscillation circuit | |
JP4176482B2 (en) | Circuit and method for input side impedance matching of a power amplifier in an electronic device | |
TWI272762B (en) | Frequency multiplier without spurious oscillation | |
US10312905B2 (en) | Adjustable losses on bond wire arrangement | |
US20060109605A1 (en) | Decoupling module for decoupling high-frequency signals from a voltage supply line | |
EP0665638B1 (en) | Voltage controlled oscillator with low operating supply voltage | |
JPH05191175A (en) | High frequency power amplifier | |
WO1999038256A1 (en) | Passive programmable wide-range filter | |
JP3386868B2 (en) | Radio frequency variable power splitter (Variable RF Power Splitter) | |
US20210083633A1 (en) | Transmission line transformer and amplifying circuit | |
JP3216686B2 (en) | Phase shifter | |
JP6452315B2 (en) | amplifier | |
JP2753031B2 (en) | Oscillation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3878885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |