【０００１】
【発明の属する技術分野】
本発明は、同一配線層内に、第１パターン部と厚みのより厚い第２パターン部とを有する配線層を備える多層配線基板に関する。
【０００２】
【従来の技術】
近年、電子機器等の小形化や高機能化に伴い、電子部品の高密度化が進められると共に、それを実装するための配線基板に対しても高密度化の要求が高まっている。このため、モバイル機器等では、配線パターンがファイン化すると共に、各層が薄層化した多層配線基板が使用されている。
【０００３】
しかし、配線パターンは、パターンメッキ法やパネルメッキ法（パターンエッチング）で形成されるため、厚みの異なるパターン部を同一配線層内に形成するのは困難であった。このため、厚みの異なる配線パターンを形成しようとすると、２層の配線層が必要となり、全体の層数が増えるためコスト面や工程面で不利となっていた。
【０００４】
一方、従来の電子部品を表面実装する方法では、面積的に実装できる量に限界があるため、多層配線基板の内部に電子部品などを内蔵させる方法が各種検討されている。例えば、多層配線基板の上下の配線層に電極パターンを作製し、その電極間でコンデンサや抵抗を形成する方法が知られている。
【０００５】
しかし、上下の配線層間の距離は、介在する絶縁層の厚みによって決定されるため、形成される電子部品の抵抗値などに制限が有ったり、あるいは抵抗値等の制御が精度良く行えない等の欠点があった。
【０００６】
他方、近年の電気信号の高周波数化に伴って、配線パターン間でのクロストークの問題がクローズアップされている。この対策として、多層配線基板の内部の配線パターンに対して同軸シールド構造を形成する技術が知られている。
【０００７】
しかし、この同軸シールド構造は基板面に平行な方向に形成されており、基板に垂直な方向に対しては、同軸シールド構造が形成できなかった。このため、全体のシールド効果が低下していた。また、特定の回路領域（高周波回路領域など）を囲むようなシールド構造は、形成できなかった。
【０００８】
【発明が解決しようとする課題】
そこで、本発明の目的は、厚みが異なるパターン部を同一配線層内に形成できるため、層数を増やさずに各々を低電力配線と高電力配線とに利用できる多層配線基板を提供することにある。
【０００９】
また、本発明の別の目的は、電子部品を内蔵する際の設計の自由度を高くすることができる多層配線基板を提供することにある。
【００１０】
更に、本発明の別の目的は、基板の厚み方向のシールド構造が形成でき、シールド効果の高い多層配線基板を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的は、下記の如き本発明により達成できる。なお、本発明は、第１実施形態〜第７実施形態の７つの態様に分けることができる。
【００１２】
即ち、本発明の第１実施形態は、同一配線層内に、低電力配線に供する第１パターン部と高電力配線に供する厚みのより厚い第２パターン部とを有する配線層を備える多層配線基板であって、前記第２パターン部は、前記第１パターン部と同じ厚みで形成された下層パターン部の上面に、周囲の絶縁層と略同じ高さの層間パターン部を形成したものであり、前記層間パターン部は、エッチングによりパターン形成された上部金属層と、その上部金属層のエッチング時に耐性を示す下部金属層とからなることを特徴とする。
【００１３】
この多層配線基板によると、層間パターン部が、エッチングによりパターン形成された上部金属層と、そのエッチング時に耐性を示す下部金属層とからなるため、自由な形状で下層パターン部の上面に層間パターン部を形成でき、厚みのより厚い第２パターン部とすることができる。このため、低電力配線に供する第１パターン部と高電力配線に供する厚みのより厚い第２パターン部とを同一配線層内に形成することができる。
【００１４】
本発明の第２実施形態は、同一配線層内に第１パターン部と厚みのより厚い第２パターン部とを有する配線層、及び同一配線層内で対向する第２パターン部を電極としてその電極間に形成された電子部品を備える多層配線基板であって、前記第２パターン部は、前記第１パターン部と同じ厚みで形成された下層パターン部の上面に、周囲の絶縁層と略同じ高さの層間パターン部を形成したものであり、前記層間パターン部は、エッチングによりパターン形成された上部金属層と、その上部金属層のエッチング時に耐性を示す下部金属層とからなることを特徴とする。
【００１５】
この多層配線基板によると、層間パターン部が、エッチングによりパターン形成された上部金属層と、そのエッチング時に耐性を示す下部金属層とからなるため、自由な形状で下層パターン部の上面に層間パターン部を形成でき、厚みのより厚い第２パターン部とすることができる。このため、同一配線層内で対向する第２パターン部を電極としてその電極間に形成された電子部品を内蔵させることができ、その際、電極間の間隔を自由に調整できる。その結果、電子部品を内蔵する際の設計の自由度を高くすることができる多層配線基板となる。
【００１６】
本発明の第３実施形態は、同一配線層内に第１パターン部と厚みのより厚い第２パターン部とを有する配線層を備えると共に、第１パターン部の先端に第２パターン部を設けて上層の配線層との層間接続構造を形成しつつ、その層間接続構造の周囲を囲むシールド構造を前記第２パターン部で形成してある多層配線基板であって、前記第２パターン部は、前記第１パターン部と同じ厚みで形成された下層パターン部の上面に、周囲の絶縁層と略同じ高さの層間パターン部を形成したものであり、前記層間パターン部は、エッチングによりパターン形成された上部金属層と、その上部金属層のエッチング時に耐性を示す下部金属層とからなることを特徴とする。
【００１７】
この多層配線基板によると、層間パターン部が、エッチングによりパターン形成された上部金属層と、そのエッチング時に耐性を示す下部金属層とからなるため、自由な形状で下層パターン部の上面に層間パターン部を形成でき、厚みのより厚い第２パターン部とすることができる。このため、第１パターン部の先端に第２パターン部を設けて上層の配線層との層間接続構造を形成しつつ、その層間接続構造の周囲を囲むシールド構造を前記第２パターン部で形成することができる。その結果、基板の厚み方向のシールド構造が形成でき、シールド効果の高い多層配線基板となる。
【００１８】
本発明の第４実施形態は、同一配線層内に第１パターン部と厚みのより厚い第２パターン部とを有する配線層を備えると共に、下層側と接続した第２パターン部を設けて上層の配線層との層間接続構造を形成しつつ、その層間接続構造の周囲を囲むシールド構造を前記第２パターン部で形成してある多層配線基板であって、前記第２パターン部は、前記第１パターン部と同じ厚みで形成された下層パターン部の上面に、周囲の絶縁層と略同じ高さの層間パターン部を形成したものであり、前記層間パターン部は、エッチングによりパターン形成された上部金属層と、その上部金属層のエッチング時に耐性を示す下部金属層とからなることを特徴とする。
【００１９】
この多層配線基板によると、層間パターン部が、エッチングによりパターン形成された上部金属層と、そのエッチング時に耐性を示す下部金属層とからなるため、自由な形状で下層パターン部の上面に層間パターン部を形成でき、厚みのより厚い第２パターン部とすることができる。このため、下層側と接続した第２パターン部を設けて上層の配線層との層間接続構造を形成しつつ、その層間接続構造の周囲を囲むシールド構造を前記第２パターン部で形成することができる。その結果、基板の厚み方向のシールド構造が形成でき、シールド効果の高い多層配線基板となる。
【００２０】
本発明の第５実施形態は、同一配線層内に第１パターン部と厚みのより厚い第２パターン部とを有する配線層を備えると共に、スパイラル状の第１パターン部を同心状に複数層設けつつ、各々の第１パターン部の端部に両端交互に第２パターン部を設けて各々の第１パターン部の導電接続してある多層配線基板であって、前記第２パターン部は、前記第１パターン部と同じ厚みで形成された下層パターン部の上面に、周囲の絶縁層と略同じ高さの層間パターン部を形成したものであり、前記層間パターン部は、エッチングによりパターン形成された上部金属層と、その上部金属層のエッチング時に耐性を示す下部金属層とからなることを特徴とする。
【００２１】
この多層配線基板によると、層間パターン部が、エッチングによりパターン形成された上部金属層と、そのエッチング時に耐性を示す下部金属層とからなるため、自由な形状で下層パターン部の上面に層間パターン部を形成でき、厚みのより厚い第２パターン部とすることができる。このため、スパイラル状の第１パターン部を同心状に複数層設けつつ、各々の第１パターン部の端部に両端交互に第２パターン部を設けて各々の第１パターン部の導電接続することができる。その結果、基板内部にコイルを内蔵した多層配線基板となる。
【００２２】
本発明の第６実施形態は、同一配線層内に第１パターン部と厚みのより厚い第２パターン部とを有する配線層を備えると共に、スパイラル状の第２パターン部を同心状に間隔を開けて複数層設けつつ、各々の第２パターン部の端部を両端交互に隣接層の第２パターン部と導電接続してある多層配線基板であって、前記第２パターン部は、前記第１パターン部と同じ厚みで形成された下層パターン部の上面に、周囲の絶縁層と略同じ高さの層間パターン部を形成したものであり、前記層間パターン部は、エッチングによりパターン形成された上部金属層と、その上部金属層のエッチング時に耐性を示す下部金属層とからなることを特徴とする。
【００２３】
この多層配線基板によると、層間パターン部が、エッチングによりパターン形成された上部金属層と、そのエッチング時に耐性を示す下部金属層とからなるため、自由な形状で下層パターン部の上面に層間パターン部を形成でき、厚みのより厚い第２パターン部とすることができる。このため、スパイラル状の第２パターン部を同心状に間隔を開けて複数層設けつつ、各々の第２パターン部の端部を両端交互に隣接層の第２パターン部と導電接続することができる。その結果、基板内部にコイルを内蔵し、しかも第２パターン部でコイルが形成されているため高電力に好適に対応できる多層配線基板となる。
【００２４】
本発明の第７実施形態は、同一配線層内に第１パターン部と厚みのより厚い第２パターン部とを有する配線層を備えると共に、シールドすべき回路領域の周囲を囲むシールド壁を複数層積層した第２パターン部で形成してある多層配線基板であって、前記第２パターン部は、前記第１パターン部と同じ厚みで形成された下層パターン部の上面に、周囲の絶縁層と略同じ高さの層間パターン部を形成したものであり、前記層間パターン部は、エッチングによりパターン形成された上部金属層と、その上部金属層のエッチング時に耐性を示す下部金属層とからなることを特徴とする。
【００２５】
この多層配線基板によると、層間パターン部が、エッチングによりパターン形成された上部金属層と、そのエッチング時に耐性を示す下部金属層とからなるため、自由な形状で下層パターン部の上面に層間パターン部を形成でき、厚みのより厚い第２パターン部とすることができる。このため、シールドすべき回路領域の周囲を囲むシールド壁を複数層積層した第２パターン部で形成することができる。その結果、シールドすべき回路領域の周囲に、基板の厚み方向のシールド構造が形成でき、シールド効果の高い多層配線基板となる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら、第１実施形態から第７実施形態の順で説明する。図１〜図７は、各々、第１実施形態から第７実施形態の多層配線基板に対応している。
【００２７】
〔第１実施形態〕
図１は、第１実施形態の多層配線基板の一例を示す斜視図であるが、理解を容易にするために、絶縁層の記載は省略している。第１実施形態の多層配線基板は、同一配線層内に、低電力配線に供する第１パターン部３１と高電力配線に供する厚みのより厚い第２パターン部３２とを有する配線層を備える。
【００２８】
この第２パターン部３２は、第１パターン部３１と同じ厚みで形成された下層パターン部３３の上面に、周囲の絶縁層と略同じ高さの層間パターン部３４を形成したものである。そして、層間パターン部３４は、エッチングによりパターン形成された上部金属層３４ａと、その上部金属層３４ａのエッチング時に耐性を示す下部金属層３４ｂとからなる。
【００２９】
第２パターン部３２は、通常の配線パターンと同様に、どの様なパターン形状でもよい。また、第２パターン部３２の上面に上層の配線層の第２パターン部３２を形成することにより、厚みが２倍、３倍・・となるパターン部を形成することができる。第２パターン部３２の厚みは第１パターン部３１の厚みの２倍以上が好ましく、３〜８倍程度がより好ましい。
【００３０】
本発明において、高電力配線は、低電力配線と比較してより高電力の配線であり、両者の区別は相対的なものである。
【００３１】
以下、第１実施形態の多層配線基板の製造方法について、図８〜図１１に示すように、基材２１の両面に配線層を形成する場合の例を説明する。
【００３２】
先ず、図８（１）に示すように、第１パターン部３１又は下層パターン部３３となるパターン部２２を基材２１の両面上にパターン形成したものを準備する。その際、パターン形成の方法はいずれでもよく、例えば、エッチングレジストを使用する方法や、パターンメッキ用レジストを使用する方法等で作製したもの用いることができる。基材２１としては、ガラス繊維とポリイミド樹脂、エポキシ樹脂等の各種反応硬化性樹脂とからなる基材を用いることができ、また、パターン部２２を構成する金属としては、通常、銅、ニッケル、錫等が使用される。
【００３３】
次に、図８（２）に示すように、予めパターン形成したパターン部２２の非パターン部を含めた全面に無電解メッキを行って下地導電層１０を形成する。無電解メッキには、通常、銅、ニッケル、錫等のメッキ液が使用されるが、これらの金属は、パターン部２２を構成する金属と同一でも異なっていてもよい。無電解メッキのメッキ液は、各種金属に対応して周知であり、各種のものが市販されている。一般的には、液組成として、金属イオン源、アルカリ源、還元剤、キレート剤、安定剤などを含有する。なお、無電解メッキに先立って、パラジウム等のメッキ触媒を沈着させてもよい。
【００３４】
次に、図８（３）に示すように、下層のパターン部２２の非パターン部を含めた全面を保護金属層１１で被覆すべく、下地導電層１０の全面に電解メッキを行って保護金属層１１を形成する。その際、保護金属層１１を構成する金属としては、上部金属層を構成する金属のエッチング時に耐性を示す別の金属が使用される。具体的には、上部金属層を構成する金属が銅である場合、保護金属層を構成する別の金属としては、金、銀、亜鉛、パラジウム、ルテニウム、ニッケル、ロジウム、鉛−錫系はんだ合金、又はニッケル−金合金等が使用される。但し、本発明は、これらの金属の組合せに限らず、電解メッキ可能な金属と、そのエッチング時に耐性を示す別の金属との組合せが何れも使用可能である。
【００３５】
上記の電解メッキは、周知の方法で行うことができるが、一般的には、図８（２）の基板をメッキ浴内に浸漬しながら、下地導電層１０を陰極とし、メッキする金属の金属イオン補給源を陽極として、電気分解反応により陰極側に金属を析出させることにより行われる。
【００３６】
即ち、本発明における製造工程は、上部金属層を構成する金属のエッチング時に耐性を示す別の金属を、下層のパターン部２２の非パターン部を含めた全面に被覆して保護金属層１１を形成する工程を含むが、上述のように下地導電層１０等が介在する状態で、保護金属層１１による被覆を行ってもよく、また、下地導電層１０等を介在させずに、直接、保護金属層１１による被覆を行ってもよい。
【００３７】
次に、図９（４）に示すように、保護金属層１１の全面に、上部金属層２４ａを構成する金属のメッキ層２４を電解メッキにより形成する。当該金属としては、通常、銅、ニッケル等が使用されるが、パターン部２２を構成する金属とは同一でも異なっていてもよい。電解メッキは、上記と同様の方法により行われるが、保護金属層１１が陰極として利用される。具体的なメッキ層２４の厚みとしては、例えば２０〜２００μｍ、或いはそれ以上のものが例示される。
【００３８】
次に、図９（５）に示すように、上記のメッキ層２４の上部金属層２４ａを形成する表面部分に、マスク層２５を形成するものである。本実施形態では、スクリーン印刷により、下層パターン部３３となるパターン部２２と同じパターンでマスク層２５を印刷する例を示す。マスク層２５のパターンは、下層パターン部３３と同じパターンか、又はこれに近いパターンが好ましい。
【００３９】
次に、図９（６）に示すように、メッキ層２４のエッチングを行う。その際、エッチングによる浸食量が多過ぎると、形成される上部金属層２４ａが幅狭化（アンダーカットの増大）して、後の工程に支障をきたす場合が生じ、逆に、浸食量が少な過ぎると、非パターン部にメッキ層２４が残存して、短絡の原因となる場合が生じる。従って、上記のエッチングによる浸食の程度は、図９（６）に示す程度か、或いはこれより多少増減する範囲内が好ましい。
【００４０】
エッチングの方法としては、メッキ層２４及び保護金属層１１を構成する各金属の種類に応じた、各種エッチング液を用いたエッチング方法が挙げられる。例えば、メッキ層２４（即ち上部金属層２４ａ）が銅であり、保護金属層１１が前述の金属（金属系レジストを含む）の場合、市販のアルカリエッチング液、過硫酸アンモニウム、過酸化水素／硫酸等が使用される。上記のエッチングによると、図９（６）に示すように、保護金属層１１で被覆されたパターン部２２（パターン部及び非パターン部）、上部金属層２４ａ及びマスク層２５がエッチングされずに残ることになる。
【００４１】
次に、図１０（７）に示すように、マスク層２５の除去を行うが、これは薬剤除去、剥離除去など、マスク層２５の種類に応じて適宜選択すればよい。例えば、スクリーン印刷により形成された感光性のインクである場合、アルカリ等の薬品にて除去される。
【００４２】
次に、図１０（８）に示すように、保護金属層１１の浸食が可能なエッチングを行う。エッチングの方法としては、メッキ層２４のエッチング工程とは異なるエッチング液を用いたエッチング方法が挙げられるが、塩化物エッチング液を用いると金属系レジスト及び銅の両者が浸食されるため、その他のエッチング液を用いるのが好ましい。具体的には、上部金属層２４ａと下層のパターン部２２が銅であり、保護金属層１１が前記の金属である場合、はんだ剥離用として市販されている、硝酸系、硫酸系、シアン系などの酸系のエッチング液等を用いるのが好ましい。これにより、図１０（８）に示すように、上部金属層２４ａとパターン部２２とに介在する保護金属層１１のみを残存させることができる。また、非パターン部には、下地導電層１０のみが残存する。
【００４３】
次に、図１０（９）に示すように、非パターン部に残存する下地導電層１０をソフトエッチングで除去するが、ソフトエッチングを行うのは、上部金属層２４ａや、露出するパターン部２２を過度に浸食するのを防止するためである。ソフトエッチングの方法としては、下地導電層１０を構成する金属に対するエッチング液を、低濃度で使用したり、また緩やかなエッチングの処理条件で使用したりする方法等が挙げられる。
【００４４】
即ち、本発明の製造工程は、少なくとも保護金属層１１の浸食が可能なエッチングを行って、少なくとも非パターン部を被覆する保護金属層１１を除去する工程を含むが、上述のように下地導電層１０を有する場合には、保護金属層１１と下地導電層１０を順次エッチングして、非パターン部の保護金属層１１と下地導電層１０とを除去する。これにより、パターン部間の短絡を確実に防止することができる。
【００４５】
次に、図１１（１０）に示すように、絶縁層２６を形成するための絶縁材２６ａの塗布を行う。絶縁材２６ａとしては、例えば絶縁性が良好で安価な液状ポリイミド樹脂等の反応硬化性樹脂を用いることができ、これを各種方法で、上部金属層２４ａの高さよりやや厚くなるように塗布した後、加熱又は光照射等により硬化させればよい。塗布方法としては、ホットプレス及び各種コーターが用いられる。
【００４６】
次に、図１１（１１）に示すように、硬化した絶縁材２６ａを研削・研磨等することにより、上部金属層２４ａの高さと略同じ厚さを有する絶縁層２６を形成する。研削の方法としては、ダイヤモンド製等の硬質刃を回転板の半径方向に複数配置した硬質回転刃を有する研削装置を使用する方法が挙げられ、当該硬質回転刃を回転させながら、固定支持された配線基板の上面に沿って移動させることによって、上面を平坦化することができる。また、研磨の方法としては、ベルトサンダ、バフ研磨等により軽く研磨する方法が挙げられる。
【００４７】
更に、上層に積層された第２パターン部３２を形成する場合には、図１１（１２）に示すように、上部金属層２４ａの上面に上層の配線層２７を形成する。この配線層２７の形成は、下層のパターン部２２を形成するのと同様の方法で形成することができる。例えば、フォトリソグラフィ技術を用いて所定のマスクを形成し、エッチング処理することによって、所定のパターンを持った配線層２７を形成することができる。
【００４８】
以上の工程によると、図１に示すように、第１パターン部３１と同じ厚みで形成された下層パターン部３３の上面に、周囲の絶縁層と略同じ高さの層間パターン部３４を形成した第２パターン部３２が形成できる。その際、同時に層間接続構造を形成してもよく、その場合、層間接続構造を形成する表面部分にも、マスク層２５を形成する。
【００４９】
更に上層に配線層と絶縁層とを繰り返し形成することにより、第１パターン部３１、第２パターン部３２、及び配線層間の導電接続構造を多数層有する多層配線基板を製造することができる。
【００５０】
〔第１実施形態の別形態〕
以下、本発明の別の実施形態について説明する。
【００５１】
（１）前記の実施形態では、マスク層を印刷により形成する例を示したが、ドライフィルムレジスト等を用いてマスク層を形成してもよい。その場合、ドライフィルムレジストの熱圧着、露光、現像が行われる。また、マスク層の除去（剥離）には、メチレンクロライドや水酸化ナトリウム等が用いられる。
【００５２】
また、マスク層をメッキ層のエッチング時に耐性を示す金属で形成してもよい。その場合、保護金属層と同様の金属を使用することができ、パターン形成と同様の方法により、所定の位置にマスク層を形成すればよい。
【００５３】
（２）前記の実施形態では、マスク層の除去をメッキ層のエッチング工程の直後に行う例を示したが、マスク層の除去工程の順序はこれに限定されず、例えば、保護金属層のエッチング工程の直後、下地導電層のソフトエッチング工程の直後、あるいは、絶縁材２６ａを研削・研磨等する際に、マスク層の除去を行ってもよい。
【００５４】
（３）前記の実施形態では、下地導電層を有する下層の配線層に保護金属層を被覆する例を示したが、下地導電層を形成せずに直接、保護金属層を被覆してもよい。その場合、無電解メッキ等により下層の配線層に保護金属層を被覆すればよく、また、保護金属層の浸食が可能なエッチングのみで、非パターン部を被覆する保護金属層を除去して、パターン部間の陥落を防止することができる。
【００５５】
〔第２実施形態〕
図２は、第２実施形態の多層配線基板の一例を示す斜視図であるが、理解を容易にするために、電子部品ＥＣの周囲の絶縁層の記載は省略している。第２実施形態の多層配線基板は、同一配線層内に第１パターン部３１と厚みのより厚い第２パターン部３２とを有する配線層、及び同一配線層内で対向する第２パターン部３２を電極としてその電極間に形成された電子部品ＥＣを備える。
【００５６】
この第２パターン部３２は、第１パターン部３１と同じ厚みで形成された下層パターン部３３の上面に、周囲の絶縁層と略同じ高さの層間パターン部３４を形成したものである。そして、層間パターン部３４は、エッチングによりパターン形成された上部金属層３４ａと、その上部金属層３４ａのエッチング時に耐性を示す下部金属層３４ｂとからなる。
【００５７】
第２パターン部３２は、対向する電極として形成されていれば、どの様なパターン形状でもよい。また、第２パターン部３２の上面に上層の配線層の第２パターン部３２を形成することにより、厚みが２倍、３倍・・となるパターン部を形成することができる。第２パターン部３２の厚みは第１パターン部３１の厚みの２倍以上が好ましく、３〜８倍程度がより好ましい。第２パターン部３２の形成方法は、第１実施形態と同様である。
【００５８】
電子部品ＥＣとしては、抵抗、コンデンサなどが挙げられる。抵抗を形成する場合、例えば半導電性の樹脂組成物、セラミック組成物などが、対向する第２パターン部３２の間に充填される。また、コンデンサを形成する場合、高誘電率の樹脂組成物、セラミック組成物などが充填される。第２パターン部３２を複数積層した第２パターン部３２とし、複数層にまたがる電子部品ＥＣを形成してもよい。
【００５９】
充填の方法としては、印刷塗布する方法、感光性樹脂組成物をシート状に形成してラミネートした後、露光・現像する方法、先に充填部が開口した絶縁層を形成しておき、開口部にスクイーズなどで充填する方法などが挙げられる。特に、特性や種類の異なる電子部品ＥＣを同一層内に形成する場合など、予めドライフィルムレジストをラミネートしてから、露光・現像を順次繰り返して、充填部を順次開口し、その開口部にスクイーズなどで順次充填する方法をとるのが好ましい。その場合、電子部品ＥＣを形成後、残りのドライフィルムレジストを除去し、その部分に第１実施形態と同じ方法で絶縁層を形成すればよい。
【００６０】
〔第３実施形態〕
図３は、第３実施形態の多層配線基板の一例を示す斜視図であるが、理解を容易にするために、絶縁層の記載は省略している。第３実施形態の多層配線基板は、同一配線層内に第１パターン部３１と厚みのより厚い第２パターン部３２とを有する配線層を備えると共に、第１パターン部３１の先端に第２パターン部３２を設けて上層の配線層との層間接続構造（信号伝送路）を形成しつつ、その層間接続構造の周囲（全周の場合を除く）を囲むシールド構造を前記第２パターン部３２で形成してある。
【００６１】
この第２パターン部３２は、第１パターン部３１と同じ厚みで形成された下層パターン部３３の上面に、周囲の絶縁層と略同じ高さの層間パターン部３４を形成したものである。そして、層間パターン部３４は、エッチングによりパターン形成された上部金属層３４ａと、その上部金属層３４ａのエッチング時に耐性を示す下部金属層３４ｂとからなる。
【００６２】
第２パターン部３２は、円形、四角形等の層間接続構造と、Ｃ字状のシールド構造とで形成できるが、シールド構造は内周面が略Ｃ字状であれば、外周面はどの様なパターン形状でもよい。また、第２パターン部３２の上面に上層の配線層の第２パターン部３２を形成することにより、厚みが２倍、３倍・・となるパターン部を形成することができる。その場合、２段目以上の上層を環状のシールド構造（第４実施形態を参照）としてもよい。第２パターン部３２の厚みは第１パターン部３１の厚みの２倍以上が好ましく、３〜８倍程度がより好ましい。
【００６３】
〔第４実施形態〕
図４（ａ）は、第４実施形態の多層配線基板の一例を示す斜視図であるが、理解を容易にするために、一部を破断して図示している。第４実施形態の多層配線基板は、同一配線層内に第１パターン部３１と厚みのより厚い第２パターン部３２とを有する配線層を備えると共に、下層側と接続した第２パターン部３２を設けて上層の配線層との層間接続構造（信号伝送路）を形成しつつ、その層間接続構造の周囲を囲むシールド構造を前記第２パターン部３２で形成してある。この実施形態では、シールド構造は層間接続構造の全周を囲むものが好ましいが、Ｃ字型に囲むものでもよい。
【００６４】
この第２パターン部３２は、第１パターン部３１と同じ厚みで形成された下層パターン部３３の上面に、周囲の絶縁層と略同じ高さの層間パターン部３４を形成したものである。そして、層間パターン部３４は、エッチングによりパターン形成された上部金属層３４ａと、その上部金属層３４ａのエッチング時に耐性を示す下部金属層３４ｂとからなる。
【００６５】
第２パターン部３２によるシールド構造は、内周面が環状又は略Ｃ字状であれば、どの様なパターン形状でもよい。また、第２パターン部３２の上面に上層の配線層の第２パターン部３２を形成することにより、厚みが２倍、３倍・・となるパターン部を形成することができる。これにより、厚み方向に複数層にわたる同軸シールド構造を形成することができる。
【００６６】
複数層のシールド構造の端部に位置する層間接続構造は、下層又は上層の第１パターン部３１と別の層間接続構造で接続されるが、この層間接続構造も第２パターン部３２で形成される。また、図３に示すように、この層間接続構造を部分的に囲むシールド構造を前記第２パターン部３２で形成してもよい。
【００６７】
〔第４実施形態の別形態〕
また、第４実施形態の基板厚み方向の同軸シールド構造を、基板面に平行な方向の同軸シールド構造に接続することで、図４（ｂ）に示すようなＬ字型の同軸シールド構造を形成することができる。基板面に平行な方向の同軸シールド構造は、信号パターンとその両側に形成された遮蔽パターンとを有する中間配線層と、その中間配線層の上側に絶縁層を介して形成され、前記信号パターンの上方に位置する上側遮蔽部を有する上側遮蔽層と、前記中間配線層の下側に絶縁層を介して形成され、前記信号パターンの下方に位置する下側遮蔽部を有する下側遮蔽層とを備え、両側の前記遮蔽パターン上に立設する上側金属壁と前記遮蔽パターン下に立設する下側金属壁とを設けて、前記上側遮蔽部と前記下側遮蔽部とを導電接続することで筒状遮蔽部を形成してある。その際、遮蔽パターン、下側遮蔽部、上側遮蔽部は第１パターン部３１で形成され、上側金属壁及び下側金属壁は、第２パターン部３２で形成される。なお、基板面に平行な方向の同軸シールド構造については、特開２００１−３２６４３３号公報などに構造や製法の詳細が記載されている。
【００６８】
図４（ｂ）に示すＬ字型の同軸シールド構造は、信号パターンＳとなる第１パターン部３１の先端に第２パターン部３２を設けて、更にその上層に第２パターン部３２を設けると共に、前記の上側金属壁、遮蔽パターン、及び下側金属壁の形状を、信号パターンＳの先端に設けた第２パターン部３２の囲むＵ字型に形成し、そのＵ字型部の内側の底面を遮蔽する下側遮蔽部と、Ｕ字型部の内側の上面を遮蔽しつつ信号パターンＳの先端の第２パターン部３２を通過させる開口を設けた上側遮蔽部とを形成し、更に、その開口を全周で囲む第２パターン部３２を設けて、厚み方向の同軸シールド構造を形成している。なお、Ｕ字型部は内側面が略Ｕ字状で有ればよい。
【００６９】
そして、上記の第２パターン部３２は、第１パターン部３１と同じ厚みで形成された下層パターン部３３の上面に、周囲の絶縁層２６と略同じ高さの層間パターン部３４を形成したものである。そして、層間パターン部３４は、エッチングによりパターン形成された上部金属層３４ａと、その上部金属層３４ａのエッチング時に耐性を示す下部金属層３４ｂとからなる。
【００７０】
図４（ｂ）に示す例では、厚み方向の同軸シールド構造を形成する際に、第２パターン部３２を平面視で円形になるように形成しているが、信号パターンＳの断面形状により近いもの、例えば断面長方形にしてもよい。また、同様にその周囲に形成される第２パターン部３２も、基板面に平行な方向の同軸シールド構造に近い形状、例えば内面が長方形又はそれに近い形状にしてもよい。
【００７１】
〔第５実施形態〕
図５は、第５実施形態の多層配線基板の一例を示す分解斜視図であるが、理解を容易にするために、介在する絶縁層を省略している。第５実施形態の多層配線基板は、同一配線層内に第１パターン部３１と厚みのより厚い第２パターン部３２とを有する配線層を備えると共に、スパイラル状の第１パターン部３１を同心状に複数層設けつつ、各々の第１パターン部３１の端部に両端交互に第２パターン部３２を設けて各々の第１パターン部３１の導電接続してある。
【００７２】
スパイラル状の第１パターン部３１は、全体が円状のものに限らず、正方形、長方形などでもよい。スパイラル状の第１パターン部３１の巻き方向は、上下で逆方向になるように交互に積層される。
【００７３】
〔第６実施形態〕
図６は、第６実施形態の多層配線基板の一例を示す斜視図であるが、理解を容易にするために、一部を破断して図示している。第５実施形態では第１パターン部３１をスパイラル状としたのに対し、第６実施形態では第２パターン部３２をスパイラル状にしている。第６実施形態の多層配線基板は、同一配線層内に第１パターン部３１（図示省略）と厚みのより厚い第２パターン部３２とを有する配線層を備えると共に、スパイラル状の第２パターン部３２を同心状に間隔を開けて複数層設けつつ、各々の前記第２パターン部３２の端部を両端交互に隣接層のスパイラル状の第２パターン部３２は、全体が円状のものに限らず、正方形、長方形などでもよい。スパイラル状の第２パターン部３２の巻き方向は、上下で逆方向になるように交互に積層される。このように第２パターン部３２でコイルを形成する場合、特に高電力用のコイルとして有効である。また、この実施形態では第１パターン部３１は、低電力配線として一般に使用される。
【００７４】
〔第７実施形態〕
図７は、第７実施形態の多層配線基板の一例を示す図であり、（ａ）は全体の斜視図、（ｂ）は、その要部を示すＩ−Ｉ断面図である。第７実施形態の多層配線基板は、同一配線層内に第１パターン部３１と厚みのより厚い第２パターン部３２とを有する配線層を備えると共に、シールドすべき回路領域３５の周囲を囲むシールド壁３６を複数層積層した第２パターン部３２で形成してある。
【００７５】
シールド壁３６は、回路領域３５の全周を囲むのが好ましい。また、シールド壁３６は、基板の厚み全体にわたって、形成されているのが好ましい。なお、シールド壁３６は、基板の一部の領域に対して形成してもよく、基板の全周に設けてもよい。
【００７６】
また、シールド壁３６で囲まれた領域の底面や中間層に金属層３７を設けて底面等のシールドを基板内で行ってもよい。通常の多層配線基板で電子部品を両面実装する場合、シールド壁３６で囲まれた領域を上下から覆うシールド部材を設けるのが好ましい。
【図面の簡単な説明】
【図１】本発明の第１実施形態の多層配線基板の一例を示す斜視図
【図２】本発明の第２実施形態の多層配線基板の一例を示す斜視図
【図３】本発明の第３実施形態の多層配線基板の一例を示す斜視図
【図４】本発明の第４実施形態の多層配線基板の一例を示す斜視図
【図５】本発明の第５実施形態の多層配線基板の一例を示す分解斜視図
【図６】本発明の第６実施形態の多層配線基板の一例を示す一部破断した斜視図
【図７】本発明の第７実施形態の多層配線基板の一例を示す図
【図８】本発明の第２パターン部の形成方法の一例を示す工程図（１）〜（３）
【図９】本発明の第２パターン部の形成方法の一例を示す工程図（４）〜（６）
【図１０】本発明の第２パターン部の形成方法の一例を示す工程図（７）〜（９）
【図１１】本発明の第２パターン部の形成方法の一例を示す工程図（１０）〜（１２）
【符号の説明】
２６ 絶縁層
３１ 第１パターン部
３２ 第２パターン部
３３ 下層パターン部
３４ 層間パターン部
３４ａ 上部金属層
３４ｂ 下部金属層
３５ 回路領域
３６ シールド壁
ＥＣ 電子部品
２０ ランド[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multilayer wiring board including a wiring layer having a first pattern portion and a thicker second pattern portion in the same wiring layer.
[0002]
[Prior art]
2. Description of the Related Art In recent years, as electronic devices and the like have become smaller and more sophisticated, the density of electronic components has been increased, and the demand for higher density of wiring boards for mounting the electronic components has been increasing. For this reason, in a mobile device or the like, a multilayer wiring board in which the wiring pattern is finer and each layer is thinner is used.
[0003]
However, since the wiring pattern is formed by a pattern plating method or a panel plating method (pattern etching), it is difficult to form pattern portions having different thicknesses in the same wiring layer. Therefore, when wiring patterns having different thicknesses are to be formed, two wiring layers are required, and the total number of layers increases, which is disadvantageous in terms of cost and process.
[0004]
On the other hand, in the conventional method of surface mounting electronic components, there is a limit to the amount that can be mounted in terms of area. Therefore, various methods for incorporating electronic components and the like inside a multilayer wiring board have been studied. For example, a method is known in which electrode patterns are formed on upper and lower wiring layers of a multilayer wiring board, and a capacitor and a resistor are formed between the electrodes.
[0005]
However, since the distance between the upper and lower wiring layers is determined by the thickness of the intervening insulating layer, there is a limit to the resistance value of the electronic component to be formed, or the control of the resistance value or the like cannot be performed accurately. There were drawbacks.
[0006]
On the other hand, with the recent increase in the frequency of electric signals, the problem of crosstalk between wiring patterns has been highlighted. As a countermeasure, there is known a technique of forming a coaxial shield structure on a wiring pattern inside a multilayer wiring board.
[0007]
However, this coaxial shield structure is formed in a direction parallel to the substrate surface, and the coaxial shield structure cannot be formed in a direction perpendicular to the substrate. For this reason, the overall shielding effect has been reduced. Further, a shield structure that surrounds a specific circuit region (such as a high-frequency circuit region) cannot be formed.
[0008]
[Problems to be solved by the invention]
Therefore, an object of the present invention is to provide a multilayer wiring board which can be used for low-power wiring and high-power wiring without increasing the number of layers, since pattern portions having different thicknesses can be formed in the same wiring layer. is there.
[0009]
Another object of the present invention is to provide a multilayer wiring board that can increase the degree of freedom of design when electronic components are incorporated.
[0010]
Still another object of the present invention is to provide a multilayer wiring board which can form a shield structure in the thickness direction of the board and has a high shielding effect.
[0011]
[Means for Solving the Problems]
The above object can be achieved by the present invention as described below. Note that the present invention can be divided into seven aspects of the first to seventh embodiments.
[0012]
That is, the first embodiment of the present invention is directed to a multilayer wiring board including a wiring layer having a first pattern portion provided for low-power wiring and a second pattern portion having a larger thickness provided for high-power wiring in the same wiring layer. Wherein the second pattern portion is formed by forming an interlayer pattern portion having substantially the same height as a surrounding insulating layer on an upper surface of a lower layer pattern portion formed with the same thickness as the first pattern portion; The interlayer pattern portion includes an upper metal layer patterned by etching, and a lower metal layer having resistance when the upper metal layer is etched.
[0013]
According to this multilayer wiring board, since the interlayer pattern portion is composed of the upper metal layer patterned by etching and the lower metal layer having resistance during the etching, the interlayer pattern portion can be freely formed on the upper surface of the lower layer pattern portion. Can be formed, and the second pattern portion having a larger thickness can be obtained. Therefore, the first pattern portion provided for the low power wiring and the thicker second pattern portion provided for the high power wiring can be formed in the same wiring layer.
[0014]
According to a second embodiment of the present invention, a wiring layer having a first pattern portion and a thicker second pattern portion in the same wiring layer, and a second pattern portion facing in the same wiring layer as an electrode is used as an electrode. A multilayer wiring board including an electronic component formed therebetween, wherein the second pattern portion is provided on an upper surface of a lower layer pattern portion formed with the same thickness as the first pattern portion, at a height substantially equal to a surrounding insulating layer. Wherein the interlayer pattern portion comprises an upper metal layer patterned by etching, and a lower metal layer showing resistance during etching of the upper metal layer. .
[0015]
According to this multilayer wiring board, since the interlayer pattern portion is composed of the upper metal layer patterned by etching and the lower metal layer having resistance during the etching, the interlayer pattern portion can be freely formed on the upper surface of the lower layer pattern portion. Can be formed, and the second pattern portion having a larger thickness can be obtained. For this reason, it is possible to incorporate the electronic component formed between the electrodes using the opposing second pattern portion in the same wiring layer as an electrode, and in this case, it is possible to freely adjust the interval between the electrodes. As a result, a multi-layer wiring board that can increase the degree of freedom in design when incorporating electronic components is provided.
[0016]
According to a third embodiment of the present invention, a wiring pattern having a first pattern part and a thicker second pattern part in the same wiring layer is provided, and a second pattern part is provided at the tip of the first pattern part. A multilayer wiring board in which an interlayer connection structure with an upper wiring layer is formed, and a shield structure surrounding the periphery of the interlayer connection structure is formed by the second pattern portion. On the upper surface of a lower layer pattern portion formed with the same thickness as the first pattern portion, an interlayer pattern portion having substantially the same height as a surrounding insulating layer is formed, and the interlayer pattern portion is formed by etching. It is characterized by comprising an upper metal layer and a lower metal layer exhibiting resistance during etching of the upper metal layer.
[0017]
According to this multilayer wiring board, since the interlayer pattern portion is composed of the upper metal layer patterned by etching and the lower metal layer having resistance during the etching, the interlayer pattern portion can be freely formed on the upper surface of the lower layer pattern portion. Can be formed, and the second pattern portion having a larger thickness can be obtained. Therefore, the second pattern portion is provided at the tip of the first pattern portion to form an interlayer connection structure with an upper wiring layer, and a shield structure surrounding the periphery of the interlayer connection structure is formed by the second pattern portion. be able to. As a result, a shield structure in the thickness direction of the substrate can be formed, and a multilayer wiring board having a high shielding effect can be obtained.
[0018]
The fourth embodiment of the present invention includes a wiring layer having a first pattern portion and a thicker second pattern portion in the same wiring layer, and a second pattern portion connected to a lower layer side to form an upper layer. A multilayer wiring board, wherein an interlayer connection structure with a wiring layer is formed and a shield structure surrounding the periphery of the interlayer connection structure is formed by the second pattern portion, wherein the second pattern portion is formed by the first pattern portion. On the upper surface of a lower pattern portion formed with the same thickness as the pattern portion, an interlayer pattern portion having substantially the same height as the surrounding insulating layer is formed, and the interlayer pattern portion is formed by etching the upper metal pattern. And a lower metal layer that is resistant when the upper metal layer is etched.
[0019]
According to this multilayer wiring board, since the interlayer pattern portion is composed of the upper metal layer patterned by etching and the lower metal layer having resistance during the etching, the interlayer pattern portion can be freely formed on the upper surface of the lower layer pattern portion. Can be formed, and the second pattern portion having a larger thickness can be obtained. Therefore, it is possible to provide a second pattern portion connected to the lower layer side to form an interlayer connection structure with an upper wiring layer, and to form a shield structure surrounding the interlayer connection structure with the second pattern portion. it can. As a result, a shield structure in the thickness direction of the substrate can be formed, and a multilayer wiring board having a high shielding effect can be obtained.
[0020]
The fifth embodiment of the present invention includes a wiring layer having a first pattern portion and a thicker second pattern portion in the same wiring layer, and a plurality of spiral first pattern portions provided concentrically. A multi-layer wiring board in which second pattern portions are alternately provided at both ends of each first pattern portion and the first pattern portions are conductively connected to each other; An interlayer pattern portion having substantially the same height as a surrounding insulating layer is formed on an upper surface of a lower layer pattern portion formed with the same thickness as one pattern portion, and the interlayer pattern portion has an upper portion patterned by etching. It is characterized by comprising a metal layer and a lower metal layer exhibiting resistance during etching of the upper metal layer.
[0021]
According to this multilayer wiring board, since the interlayer pattern portion is composed of the upper metal layer patterned by etching and the lower metal layer having resistance during the etching, the interlayer pattern portion can be freely formed on the upper surface of the lower layer pattern portion. Can be formed, and the second pattern portion having a larger thickness can be obtained. For this reason, a plurality of spiral first pattern portions are provided concentrically, and second pattern portions are alternately provided at both ends at ends of each first pattern portion to electrically connect the first pattern portions. Can be. As a result, a multilayer wiring board having a coil built in the board is obtained.
[0022]
The sixth embodiment of the present invention includes a wiring layer having a first pattern part and a thicker second pattern part in the same wiring layer, and a spiral second pattern part is concentrically spaced apart. A multi-layer wiring board in which the ends of each of the second pattern portions are alternately conductively connected to the second pattern portions of the adjacent layers while the plurality of layers are provided. An interlayer pattern portion having substantially the same height as a surrounding insulating layer is formed on the upper surface of a lower layer pattern portion formed with the same thickness as the portion, and the interlayer pattern portion is formed by etching an upper metal layer. And a lower metal layer having resistance during etching of the upper metal layer.
[0023]
According to this multilayer wiring board, since the interlayer pattern portion is composed of the upper metal layer patterned by etching and the lower metal layer having resistance during the etching, the interlayer pattern portion can be freely formed on the upper surface of the lower layer pattern portion. Can be formed, and the second pattern portion having a larger thickness can be obtained. Therefore, while a plurality of spiral second pattern portions are provided concentrically at intervals, the ends of each second pattern portion can be conductively connected to the second pattern portion of the adjacent layer alternately at both ends. . As a result, since the coil is built in the substrate and the coil is formed in the second pattern portion, the multilayer wiring substrate can suitably cope with high power.
[0024]
A seventh embodiment of the present invention includes a wiring layer having a first pattern portion and a thicker second pattern portion in the same wiring layer, and a plurality of shield walls surrounding a circuit region to be shielded. A multilayer wiring board formed by a laminated second pattern portion, wherein the second pattern portion is formed on an upper surface of a lower layer pattern portion formed to have the same thickness as the first pattern portion and substantially in a peripheral insulating layer. An interlayer pattern portion having the same height is formed, wherein the interlayer pattern portion includes an upper metal layer patterned by etching, and a lower metal layer having resistance during etching of the upper metal layer. And
[0025]
According to this multilayer wiring board, since the interlayer pattern portion is composed of the upper metal layer patterned by etching and the lower metal layer having resistance during the etching, the interlayer pattern portion can be freely formed on the upper surface of the lower layer pattern portion. Can be formed, and the second pattern portion having a larger thickness can be obtained. For this reason, a shield wall surrounding the periphery of the circuit region to be shielded can be formed by the second pattern portion in which a plurality of layers are laminated. As a result, a shield structure in the thickness direction of the substrate can be formed around the circuit region to be shielded, and a multilayer wiring board having a high shielding effect can be obtained.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in the order of the first to seventh embodiments with reference to the drawings. 1 to 7 correspond to the multilayer wiring boards of the first to seventh embodiments, respectively.
[0027]
[First Embodiment]
FIG. 1 is a perspective view illustrating an example of the multilayer wiring board according to the first embodiment, but illustration of an insulating layer is omitted for easy understanding. The multilayer wiring board of the first embodiment includes, in the same wiring layer, a wiring layer having a first pattern portion 31 provided for low power wiring and a second pattern portion 32 having a larger thickness provided for high power wiring.
[0028]
The second pattern portion 32 is formed by forming an interlayer pattern portion 34 having substantially the same height as the surrounding insulating layer on the upper surface of a lower layer pattern portion 33 having the same thickness as the first pattern portion 31. The interlayer pattern section 34 includes an upper metal layer 34a patterned by etching, and a lower metal layer 34b that is resistant when the upper metal layer 34a is etched.
[0029]
The second pattern portion 32 may have any pattern shape, similarly to a normal wiring pattern. Further, by forming the second pattern portion 32 of the upper wiring layer on the upper surface of the second pattern portion 32, it is possible to form a pattern portion having a thickness twice, three times,.... The thickness of the second pattern portion 32 is preferably at least twice the thickness of the first pattern portion 31, and more preferably about 3 to 8 times.
[0030]
In the present invention, a high-power wiring is a wiring with higher power than a low-power wiring, and the distinction between the two is relative.
[0031]
Hereinafter, the method of manufacturing the multilayer wiring board according to the first embodiment will be described with reference to an example in which wiring layers are formed on both surfaces of the base member 21 as shown in FIGS.
[0032]
First, as shown in FIG. 8 (1), a substrate is prepared in which the pattern portion 22 to be the first pattern portion 31 or the lower layer pattern portion 33 is formed on both surfaces of the substrate 21 by patterning. At this time, any method can be used for pattern formation, for example, a method using an etching resist, a method using a pattern plating resist, or the like can be used. As the substrate 21, a substrate made of glass fiber and various reaction curable resins such as a polyimide resin and an epoxy resin can be used. The metal constituting the pattern portion 22 is usually copper, nickel, Tin or the like is used.
[0033]
Next, as shown in FIG. 8B, the underlying conductive layer 10 is formed by performing electroless plating on the entire surface including the non-pattern portion of the pattern portion 22 that has been patterned in advance. For the electroless plating, a plating solution such as copper, nickel, tin or the like is usually used, and these metals may be the same as or different from the metal constituting the pattern portion 22. Plating solutions for electroless plating are well known for various metals, and various plating solutions are commercially available. Generally, the liquid composition contains a metal ion source, an alkali source, a reducing agent, a chelating agent, a stabilizer and the like. Prior to the electroless plating, a plating catalyst such as palladium may be deposited.
[0034]
Next, as shown in FIG. 8C, the entire surface of the underlying conductive layer 10 is subjected to electrolytic plating so as to cover the entire surface including the non-pattern portion of the lower pattern portion 22 including the non-pattern portion. The layer 11 is formed. At this time, as the metal forming the protective metal layer 11, another metal having resistance during etching of the metal forming the upper metal layer is used. Specifically, when the metal constituting the upper metal layer is copper, another metal constituting the protective metal layer includes gold, silver, zinc, palladium, ruthenium, nickel, rhodium, and a lead-tin solder alloy. Or a nickel-gold alloy is used. However, the present invention is not limited to combinations of these metals, and any combination of a metal that can be electrolytically plated and another metal that exhibits resistance during etching can be used.
[0035]
The above-mentioned electrolytic plating can be performed by a known method. Generally, while immersing the substrate in FIG. 8 (2) in a plating bath, the underlying conductive layer 10 is used as a cathode, and This is performed by using an ion supply source as an anode to deposit a metal on the cathode side by an electrolysis reaction.
[0036]
That is, in the manufacturing process of the present invention, the protection metal layer 11 is formed by covering the entire surface including the non-pattern portion of the lower pattern portion 22 with another metal having resistance during etching of the metal forming the upper metal layer. However, the coating with the protective metal layer 11 may be performed in a state where the underlying conductive layer 10 and the like are interposed as described above. The coating with the layer 11 may be performed.
[0037]
Next, as shown in FIG. 9D, a metal plating layer 24 constituting the upper metal layer 24a is formed on the entire surface of the protective metal layer 11 by electrolytic plating. Usually, copper, nickel or the like is used as the metal, but may be the same as or different from the metal forming the pattern portion 22. The electrolytic plating is performed by the same method as described above, but the protective metal layer 11 is used as a cathode. A specific example of the thickness of the plating layer 24 is 20 to 200 μm or more.
[0038]
Next, as shown in FIG. 9 (5), a mask layer 25 is formed on the surface of the plating layer 24 where the upper metal layer 24a is formed. In the present embodiment, an example will be described in which the mask layer 25 is printed in the same pattern as the pattern portion 22 to be the lower layer pattern portion 33 by screen printing. The pattern of the mask layer 25 is preferably the same pattern as the lower layer pattern section 33 or a pattern close to this.
[0039]
Next, as shown in FIG. 9 (6), the plating layer 24 is etched. At this time, if the amount of erosion due to etching is too large, the formed upper metal layer 24a becomes narrower (increase in undercut), which may hinder the subsequent steps, and conversely, the amount of erosion is small. If it is too long, the plating layer 24 may remain in the non-pattern portion, causing a short circuit. Therefore, it is preferable that the degree of erosion due to the above-described etching be as shown in FIG. 9 (6) or within a range slightly increased or decreased.
[0040]
As an etching method, an etching method using various kinds of etching liquids according to the types of the respective metals constituting the plating layer 24 and the protective metal layer 11 can be used. For example, when the plating layer 24 (that is, the upper metal layer 24a) is copper and the protective metal layer 11 is the above-mentioned metal (including a metal-based resist), a commercially available alkali etching solution, ammonium persulfate, hydrogen peroxide / sulfuric acid, or the like is used. Is used. According to the above etching, as shown in FIG. 9 (6), the pattern part 22 (pattern part and non-pattern part) covered with the protective metal layer 11, the upper metal layer 24a and the mask layer 25 remain without being etched. Will be.
[0041]
Next, as shown in FIG. 10 (7), the mask layer 25 is removed. The removal may be appropriately selected depending on the type of the mask layer 25, such as removal of a drug or removal of the mask. For example, in the case of a photosensitive ink formed by screen printing, it is removed with a chemical such as alkali.
[0042]
Next, as shown in FIG. 10 (8), etching capable of eroding the protective metal layer 11 is performed. Examples of the etching method include an etching method using an etching solution different from the etching process of the plating layer 24. However, when a chloride etching solution is used, both the metal-based resist and copper are eroded. It is preferable to use a liquid. Specifically, when the upper metal layer 24a and the lower pattern portion 22 are made of copper and the protective metal layer 11 is made of the above-mentioned metal, a nitric acid-based, sulfuric acid-based, cyan-based, or the like that is commercially available for solder stripping is used. It is preferable to use an acid-based etching solution or the like. Thereby, as shown in FIG. 10 (8), only the protective metal layer 11 interposed between the upper metal layer 24a and the pattern portion 22 can be left. Further, only the underlying conductive layer 10 remains in the non-pattern portion.
[0043]
Next, as shown in FIG. 10 (9), the underlying conductive layer 10 remaining in the non-pattern portion is removed by soft etching. The soft etching is performed on the upper metal layer 24a and the exposed pattern portion 22. This is to prevent excessive erosion. As a method of the soft etching, a method of using an etching solution for the metal forming the underlying conductive layer 10 at a low concentration, or using a mild etching process condition, or the like is used.
[0044]
That is, the manufacturing process of the present invention includes a step of removing at least the protective metal layer 11 covering at least the non-pattern portion by performing etching capable of eroding the protective metal layer 11, but as described above, When the protective metal layer 11 is provided, the protective metal layer 11 and the underlying conductive layer 10 are sequentially etched to remove the non-patterned portion of the protective metal layer 11 and the underlying conductive layer 10. Thereby, a short circuit between the pattern portions can be reliably prevented.
[0045]
Next, as shown in FIG. 11 (10), application of an insulating material 26a for forming the insulating layer 26 is performed. As the insulating material 26a, for example, a reactive curable resin such as a liquid polyimide resin having good insulating properties and inexpensiveness can be used. It may be cured by heating, light irradiation, or the like. As an application method, a hot press and various coaters are used.
[0046]
Next, as shown in FIG. 11 (11), the cured insulating material 26a is ground and polished to form an insulating layer 26 having substantially the same thickness as the upper metal layer 24a. Examples of the grinding method include a method using a grinding device having a hard rotary blade in which a plurality of hard blades made of diamond or the like are arranged in a radial direction of a rotary plate. By moving along the upper surface of the wiring board, the upper surface can be flattened. Examples of the polishing method include a method of lightly polishing by a belt sander, buffing, or the like.
[0047]
Further, when forming the second pattern portion 32 laminated on the upper layer, as shown in FIG. 11 (12), the upper wiring layer 27 is formed on the upper surface of the upper metal layer 24a. The wiring layer 27 can be formed by the same method as that for forming the lower layer pattern portion 22. For example, the wiring layer 27 having a predetermined pattern can be formed by forming a predetermined mask using a photolithography technique and performing an etching process.
[0048]
According to the above process, as shown in FIG. 1, the interlayer pattern portion 34 having substantially the same height as the surrounding insulating layer was formed on the upper surface of the lower layer pattern portion 33 formed with the same thickness as the first pattern portion 31. The second pattern portion 32 can be formed. At this time, an interlayer connection structure may be formed at the same time. In this case, the mask layer 25 is also formed on a surface portion where the interlayer connection structure is formed.
[0049]
Further, by repeatedly forming the wiring layer and the insulating layer on the upper layer, it is possible to manufacture a multilayer wiring board having a plurality of conductive connection structures between the first pattern portion 31, the second pattern portion 32, and the wiring layers.
[0050]
[Another form of the first embodiment]
Hereinafter, another embodiment of the present invention will be described.
[0051]
(1) In the above embodiment, the example in which the mask layer is formed by printing has been described, but the mask layer may be formed using a dry film resist or the like. In that case, thermocompression bonding, exposure, and development of the dry film resist are performed. For removing (peeling) the mask layer, methylene chloride, sodium hydroxide, or the like is used.
[0052]
Further, the mask layer may be formed of a metal having resistance when etching the plating layer. In that case, the same metal as the protective metal layer can be used, and a mask layer may be formed at a predetermined position by a method similar to the pattern formation.
[0053]
(2) In the above embodiment, an example in which the mask layer is removed immediately after the plating layer etching step has been described. However, the order of the mask layer removing step is not limited to this, and for example, the etching of the protective metal layer may be performed. Immediately after the step, immediately after the soft etching step of the underlying conductive layer, or when the insulating material 26a is ground or polished, the mask layer may be removed.
[0054]
(3) In the above embodiment, the example in which the lower wiring layer having the underlying conductive layer is coated with the protective metal layer has been described. However, the protective metal layer may be directly coated without forming the underlying conductive layer. . In that case, the lower wiring layer may be covered with the protective metal layer by electroless plating or the like, and the protective metal layer covering the non-pattern portion is removed only by etching capable of eroding the protective metal layer, Fall between the pattern portions can be prevented.
[0055]
[Second embodiment]
FIG. 2 is a perspective view showing an example of the multilayer wiring board of the second embodiment, but illustration of an insulating layer around the electronic component EC is omitted for easy understanding. The multilayer wiring board according to the second embodiment includes a wiring layer having a first pattern part 31 and a thicker second pattern part 32 in the same wiring layer, and a second pattern part 32 opposed in the same wiring layer. An electronic component EC formed between the electrodes is provided as an electrode.
[0056]
The second pattern portion 32 is formed by forming an interlayer pattern portion 34 having substantially the same height as the surrounding insulating layer on the upper surface of a lower layer pattern portion 33 having the same thickness as the first pattern portion 31. The interlayer pattern section 34 includes an upper metal layer 34a patterned by etching, and a lower metal layer 34b that is resistant when the upper metal layer 34a is etched.
[0057]
The second pattern portion 32 may have any pattern shape as long as it is formed as a facing electrode. Further, by forming the second pattern portion 32 of the upper wiring layer on the upper surface of the second pattern portion 32, a pattern portion having a thickness twice, three times,... Can be formed. The thickness of the second pattern portion 32 is preferably at least twice the thickness of the first pattern portion 31, and more preferably about 3 to 8 times. The method of forming the second pattern portion 32 is the same as in the first embodiment.
[0058]
Examples of the electronic component EC include a resistor and a capacitor. When forming a resistor, for example, a semiconductive resin composition, a ceramic composition, or the like is filled between the opposing second pattern portions 32. When a capacitor is formed, a high dielectric constant resin composition, a ceramic composition, or the like is filled. The second pattern portion 32 may be a second pattern portion 32 in which a plurality of second pattern portions 32 are stacked, and the electronic component EC may be formed over a plurality of layers.
[0059]
As a filling method, a method of printing and coating, a method of forming and laminating the photosensitive resin composition in a sheet shape, a method of exposing and developing, a method of forming an insulating layer having a filling portion opened first, and forming an opening portion And filling with squeeze. In particular, when electronic components EC with different characteristics and types are formed in the same layer, a dry film resist is laminated in advance, and then exposure and development are sequentially repeated to sequentially open the filling portion and squeeze the opening. It is preferable to adopt a method of sequentially filling with such as. In this case, after forming the electronic component EC, the remaining dry film resist may be removed, and an insulating layer may be formed on that portion in the same manner as in the first embodiment.
[0060]
[Third embodiment]
FIG. 3 is a perspective view illustrating an example of the multilayer wiring board according to the third embodiment, but illustration of an insulating layer is omitted for easy understanding. The multilayer wiring board according to the third embodiment includes a wiring layer having a first pattern part 31 and a thicker second pattern part 32 in the same wiring layer, and a second pattern part provided at the tip of the first pattern part 31. The second pattern portion 32 forms a layer connection structure (signal transmission path) with an upper wiring layer by providing the portion 32 and forms a shield structure surrounding the periphery of the interlayer connection structure (except for the case of the entire circumference). It is formed.
[0061]
The second pattern portion 32 is formed by forming an interlayer pattern portion 34 having substantially the same height as the surrounding insulating layer on the upper surface of a lower layer pattern portion 33 having the same thickness as the first pattern portion 31. The interlayer pattern section 34 includes an upper metal layer 34a patterned by etching, and a lower metal layer 34b that is resistant when the upper metal layer 34a is etched.
[0062]
The second pattern portion 32 can be formed of an interlayer connection structure such as a circle or a square and a C-shaped shield structure. If the inner circumferential surface is substantially C-shaped, the shield structure has any shape. It may be a pattern shape. Further, by forming the second pattern portion 32 of the upper wiring layer on the upper surface of the second pattern portion 32, a pattern portion having a thickness twice, three times,... Can be formed. In that case, the upper layer of the second or higher stage may have an annular shield structure (see the fourth embodiment). The thickness of the second pattern portion 32 is preferably at least twice the thickness of the first pattern portion 31, and more preferably about 3 to 8 times.
[0063]
[Fourth embodiment]
FIG. 4A is a perspective view showing an example of the multilayer wiring board according to the fourth embodiment, but is partially cut away for easy understanding. The multilayer wiring board according to the fourth embodiment includes a wiring layer having a first pattern portion 31 and a thicker second pattern portion 32 in the same wiring layer, and includes a second pattern portion 32 connected to a lower layer side. The shield structure surrounding the interlayer connection structure is formed by the second pattern portion 32 while forming the interlayer connection structure (signal transmission path) with the upper wiring layer. In this embodiment, the shield structure preferably surrounds the entire periphery of the interlayer connection structure, but may have a C-shape.
[0064]
The second pattern portion 32 is formed by forming an interlayer pattern portion 34 having substantially the same height as the surrounding insulating layer on the upper surface of a lower layer pattern portion 33 having the same thickness as the first pattern portion 31. The interlayer pattern section 34 includes an upper metal layer 34a patterned by etching, and a lower metal layer 34b that is resistant when the upper metal layer 34a is etched.
[0065]
The shield structure by the second pattern portion 32 may have any pattern shape as long as the inner peripheral surface is annular or substantially C-shaped. Further, by forming the second pattern portion 32 of the upper wiring layer on the upper surface of the second pattern portion 32, a pattern portion having a thickness twice, three times,... Can be formed. Thereby, a coaxial shield structure extending over a plurality of layers in the thickness direction can be formed.
[0066]
The interlayer connection structure located at the end of the multilayer shield structure is connected to the lower or upper layer first pattern portion 31 by another interlayer connection structure. This interlayer connection structure is also formed by the second pattern portion 32. You. Further, as shown in FIG. 3, a shield structure partially surrounding the interlayer connection structure may be formed by the second pattern portion 32.
[0067]
[Another form of the fourth embodiment]
Further, by connecting the coaxial shield structure in the thickness direction of the substrate of the fourth embodiment to the coaxial shield structure in the direction parallel to the substrate surface, an L-shaped coaxial shield structure as shown in FIG. 4B is formed. can do. A coaxial shield structure in a direction parallel to the substrate surface is formed with an intermediate wiring layer having a signal pattern and shielding patterns formed on both sides thereof, and an insulating layer formed above the intermediate wiring layer via an insulating layer. An upper shielding layer having an upper shielding portion located above, and a lower shielding layer formed below the intermediate wiring layer via an insulating layer and having a lower shielding portion located below the signal pattern. By providing an upper metal wall erected on the shielding pattern on both sides and a lower metal wall erected below the shielding pattern, by conductively connecting the upper shielding part and the lower shielding part. A cylindrical shielding part is formed. At this time, the shielding pattern, the lower shielding part, and the upper shielding part are formed by the first pattern part 31, and the upper metal wall and the lower metal wall are formed by the second pattern part 32. The details of the coaxial shield structure in the direction parallel to the substrate surface are described in Japanese Patent Application Laid-Open No. 2001-326433 and the like.
[0068]
In the L-shaped coaxial shield structure shown in FIG. 4B, the second pattern portion 32 is provided at the tip of the first pattern portion 31 which becomes the signal pattern S, and the second pattern portion 32 is further provided thereon. The shape of the upper metal wall, the shielding pattern, and the lower metal wall is formed in a U-shape surrounding the second pattern portion 32 provided at the end of the signal pattern S, and the inner bottom surface of the U-shaped portion is formed. And an upper shielding portion provided with an opening for passing the second pattern portion 32 at the end of the signal pattern S while shielding the upper surface inside the U-shaped portion, and further comprising: A second pattern portion 32 surrounding the entire circumference of the opening is provided to form a coaxial shield structure in the thickness direction. Note that the U-shaped portion may have a substantially U-shaped inner surface.
[0069]
The second pattern portion 32 is formed by forming an interlayer pattern portion 34 having substantially the same height as the surrounding insulating layer 26 on the upper surface of a lower layer pattern portion 33 formed with the same thickness as the first pattern portion 31. It is. The interlayer pattern section 34 includes an upper metal layer 34a patterned by etching, and a lower metal layer 34b that is resistant when the upper metal layer 34a is etched.
[0070]
In the example shown in FIG. 4B, when forming the coaxial shield structure in the thickness direction, the second pattern portion 32 is formed to be circular in plan view, but is closer to the cross-sectional shape of the signal pattern S. For example, the cross section may be rectangular. Similarly, the second pattern portion 32 formed around the periphery may have a shape close to the coaxial shield structure in a direction parallel to the substrate surface, for example, a shape whose inner surface is rectangular or close to it.
[0071]
[Fifth Embodiment]
FIG. 5 is an exploded perspective view showing an example of the multilayer wiring board according to the fifth embodiment, but an intervening insulating layer is omitted for easy understanding. The multilayer wiring board of the fifth embodiment includes a wiring layer having a first pattern portion 31 and a thicker second pattern portion 32 in the same wiring layer, and the spiral first pattern portion 31 is formed concentrically. The second pattern portions 32 are provided alternately at both ends at the end of each first pattern portion 31 so as to be electrically connected to each other.
[0072]
The spiral first pattern portion 31 is not limited to a circular shape as a whole, but may be a square or a rectangle. The winding directions of the spiral first pattern portions 31 are alternately stacked so as to be vertically opposite.
[0073]
[Sixth embodiment]
FIG. 6 is a perspective view illustrating an example of the multilayer wiring board according to the sixth embodiment, but is partially cut away for easy understanding. In the fifth embodiment, the first pattern portion 31 has a spiral shape, whereas in the sixth embodiment, the second pattern portion 32 has a spiral shape. The multilayer wiring board according to the sixth embodiment includes a wiring layer having a first pattern part 31 (not shown) and a thicker second pattern part 32 in the same wiring layer, and a spiral second pattern part. While a plurality of layers 32 are provided concentrically at intervals, the ends of the second pattern parts 32 are alternately formed at both ends alternately. Alternatively, the shape may be a square or a rectangle. The winding directions of the spiral-shaped second pattern portions 32 are alternately stacked so as to be vertically opposite. When the coil is formed by the second pattern portion 32 as described above, it is particularly effective as a coil for high power. Further, in this embodiment, the first pattern section 31 is generally used as a low-power wiring.
[0074]
[Seventh embodiment]
FIGS. 7A and 7B are views showing an example of the multilayer wiring board of the seventh embodiment, wherein FIG. 7A is an overall perspective view, and FIG. 7B is a sectional view taken along line II of FIG. The multilayer wiring board of the seventh embodiment includes a wiring layer having a first pattern portion 31 and a thicker second pattern portion 32 in the same wiring layer, and a shield surrounding a circuit region 35 to be shielded. The wall 36 is formed by the second pattern portion 32 in which a plurality of layers are laminated.
[0075]
Preferably, the shield wall 36 surrounds the entire periphery of the circuit area 35. Further, the shield wall 36 is preferably formed over the entire thickness of the substrate. Note that the shield wall 36 may be formed in a partial region of the substrate, or may be provided on the entire periphery of the substrate.
[0076]
Further, the metal layer 37 may be provided on the bottom surface or the intermediate layer of the region surrounded by the shield wall 36 to shield the bottom surface or the like in the substrate. When electronic components are mounted on both sides of a normal multilayer wiring board, it is preferable to provide a shield member that covers a region surrounded by the shield wall 36 from above and below.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an example of a multilayer wiring board according to a first embodiment of the present invention.
FIG. 2 is a perspective view showing an example of a multilayer wiring board according to a second embodiment of the present invention;
FIG. 3 is a perspective view showing an example of a multilayer wiring board according to a third embodiment of the present invention;
FIG. 4 is a perspective view showing an example of a multilayer wiring board according to a fourth embodiment of the present invention.
FIG. 5 is an exploded perspective view showing an example of a multilayer wiring board according to a fifth embodiment of the present invention.
FIG. 6 is a partially broken perspective view showing an example of a multilayer wiring board according to a sixth embodiment of the present invention.
FIG. 7 is a view showing an example of a multilayer wiring board according to a seventh embodiment of the present invention;
FIG. 8 is a process chart (1) to (3) showing an example of a method for forming a second pattern portion of the present invention.
FIG. 9 is a process chart (4) to (6) showing an example of a method for forming a second pattern portion of the present invention.
FIG. 10 is a process chart (7) to (9) showing an example of a method for forming a second pattern portion according to the present invention.
FIG. 11 is a process chart (10) to (12) showing an example of a method for forming a second pattern portion according to the present invention.
[Explanation of symbols]
26 Insulation layer
31 1st pattern part
32 Second pattern part
33 Lower layer pattern
34 Interlayer pattern section
34a upper metal layer
34b lower metal layer
35 circuit area
36 Shield wall
EC electronic components
20 lands
