JP2004020445A - System and method for inspecting electronic apparatus - Google Patents

System and method for inspecting electronic apparatus Download PDF

Info

Publication number
JP2004020445A
JP2004020445A JP2002177539A JP2002177539A JP2004020445A JP 2004020445 A JP2004020445 A JP 2004020445A JP 2002177539 A JP2002177539 A JP 2002177539A JP 2002177539 A JP2002177539 A JP 2002177539A JP 2004020445 A JP2004020445 A JP 2004020445A
Authority
JP
Japan
Prior art keywords
signal
electronic device
circuit
output
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002177539A
Other languages
Japanese (ja)
Inventor
Matatoshi Honjo
本所 又寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002177539A priority Critical patent/JP2004020445A/en
Publication of JP2004020445A publication Critical patent/JP2004020445A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To detect a failure of an electronic apparatus which comprises a programmable device, with inexpensive structure. <P>SOLUTION: In programmable devices which two electronic apparatuses, one to be inspected and one for inspection, composed of equal components are included, circuits for inspection are formed respectively. When it is confirmed that an access to a register formed in the electronic apparatus 20 being the object of inspection can be made normally, a predetermined control signal is set in its connection setting register 204. According to this set value, in a connection changeover circuit 302 formed in the electronic apparatus 30 for inspection, its input terminals and output terminals are connected by a specified relation. In this state, a specified signal is output from the output register 202 of the electronic apparatus 20, and is fed back to the input register 206 of the electronic apparatus 20 via the changeover circuit 302 of the electronic apparatus 30. From the value of this feedback signal, a malfunction of the electronic apparatus 20 is detected. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、電子装置の検査システムおよびその方法に係り、例えば、FPGA(field programmable gate array)などの再構成可能なデバイスを含む電子装置の検査システムおよびその方法に関するものである。
【0002】
【従来の技術】
FPGAやCPLD(complex programmable logic device)など、ユーザが回路構成を自由に変更できるプログラマブル・デバイスは、回路構成が固定されているゲートアレイ(gate array)に比べて単価が高いものの、製造にかかる初期コストが非常に低いことや、開発期間が短くて済む利点があるため、例えば製品の開発に用いられる装置や生産装置など、生産数の比較的少ない製品に一般的に用いられている。
【0003】
【発明が解決しようとする課題】
ところで、こうしたプログラマブル・デバイスを備えた生産数の少ない電子装置には、コスト上の制約から、大量生産品に用いられるような大掛かりな検査システムを用いた出荷検査を行うことができない場合が多い。例えば部品が実装された基板の目視による検査や、特定の機能の動作を確認する検査など、人手による検査が主体となる場合が少なくない。
【0004】
しかしながら、近年におけるICの高機能化と高集積化によってICのピン数は非常に多くなっており、また、配線パターンが微細になっているため、人手による検査では故障を十分に発見できない場合が多くなっている。このため、不良品を出荷してしまう危険性が高くなる問題がある。また、複雑な検査が人手主体で行われるため、検査に要する時間が長くなる問題や、検査のコストが高くなってしまう問題がある。
【0005】
本発明はかかる事情に鑑みてなされたものであり、その目的は、安価な構成で故障を的確に検出することができる、電子装置の検査システムおよびその方法を提供することにある。
【0006】
【課題を解決するための手段】
上記の目的を達成するため、本発明の第1の観点に係る電子装置の検査システムは、供給される構成データに応じて回路構成を変更することが可能な集積回路を含む電子装置の検査システムであって、信号の入力端子と出力端子とを、設定された関係で接続する接続回路が構成された上記集積回路を含む第1の電子装置と、設定された信号を出力端子から出力させる信号出力回路と、入力端子に入力される信号を帰還信号として出力する信号入力回路とが構成された上記集積回路を含む第2の電子装置と、上記第1の電子装置および上記第2の電子装置の入力端子と出力端子とを互いに接続する配線と、上記接続回路の接続を所定の接続関係に設定するとともに上記信号出力回路から所定の信号を出力させ、当該接続関係および当該出力信号に対応する上記信号入力回路の帰還信号に応じて、検査対象の電子装置の異常を検出する制御手段とを有し、上記第1の電子装置または上記第2の電子装置の何れかに検査対象の電子装置を用いる。
好適には、上記制御手段は、検査対象の電子装置の異常を検出した場合、少なくとも当該異常が検出された信号経路に対応する上記接続回路の接続を変更して、変更前と変更後の上記帰還信号を比較し、当該比較結果に応じて、異常を有した信号経路が検査対象の電子装置の入力端子または出力端子の何れにつながるかを特定する。
【0007】
本発明の第1の観点に係る電子装置の検査システムによれば、上記第1の電子装置または上記第2の電子装置の何れかが検査の対象となり、残りがこの検査システムに含まれる。上記第1の電子装置の上記集積回路には、上記接続回路が構成され、上記第2の電子装置の上記集積回路には、上記信号出力回路および上記信号入力回路が構成される。
これらの回路がそれぞれの上記集積回路に構成された後、上記制御回路によって、上記接続回路の接続が所定の接続関係に設定されるとともに、上記信号出力回路から所定の信号が出力され、上記配線を介して、上記第2の電子装置の入力端子に入力される。この信号は、さらに上記接続回路を介して上記第2の電子装置の出力端子から出力され、上記配線を介して、上記第1の電子装置の上記信号入力回路に入力され、上記帰還信号として上記制御回路に出力される。上記制御回路において、この帰還信号に応じて検査対象の電子装置の異常が検出される。また、検査対象の電子装置に異常が検出された場合、少なくともこの異常が検出された信号経路に対応する上記接続回路の接続が上記制御回路によって変更され、変更前と変更後の上記帰還信号が比較される。この比較結果に応じて、異常を有した信号経路が検査対象の電子装置の入力端子または出力端子の何れにつながるかが特定される。
【0008】
また、上記制御手段において上記接続回路の接続関係を設定するために出力される制御信号を、上記第2の電子装置の上記集積回路に構成させた接続設定回路を介して、接続設定信号として上記第1の電子装置の上記接続回路に出力させ、上記接続回路において、当該接続設定信号に応じた接続関係で入力端子と出力端子とを接続させても良い。
【0009】
また、検査対象となる複数の上記第1の電子装置と、一の上記第2の電子装置とを有する構成とし、上記第2の電子装置と複数の第1の電子装置とをリング状に縦続接続させても良い。
【0010】
本発明の第2の観点に係る電子装置の検査方法は、供給される構成データに応じて回路構成の変更が可能な集積回路を含む電子装置の検査方法であって、入力端子と出力端子とが互いに接続された第1の電子装置または第2の電子装置の何れかを検査対象の電子装置とし、当該第1の電子装置の上記集積回路に、信号の入力端子と出力端子とを設定された関係で接続する接続回路を構成し、当該第2の電子装置の上記集積回路に、設定された信号を出力端子から出力させる信号出力回路と、入力端子に入力される信号を帰還信号として出力する信号入力回路とを構成するステップと、上記接続回路の接続を所定の接続関係に設定するとともに上記信号出力回路から所定の信号を出力させ、当該接続関係および当該出力信号に対応する上記信号入力回路の帰還信号に応じて、検査対象の電子装置の異常を検出するステップとを有する。
好適には、検査対象の電子装置の異常を検出した場合、少なくとも当該異常が検出された信号経路に対応する上記接続回路の接続を変更して、変更前と変更後の上記帰還信号を比較し、当該比較結果に応じて、異常を有した信号経路が検査対象の電子装置の入力端子または出力端子の何れにつながるかを特定するステップを有する。
【0011】
【発明の実施の形態】
本発明の3つの実施形態について、図面を参照しながら説明する。
【0012】
<第1の実施形態>
図1は、本発明の第1の実施形態に係る検査システムの具体的な構成の一例を示す図である。
図1に示す検査システムは、制御部10、検査用の電子装置30、およびケーブルFC1〜ケーブルFC4を有する。
この例において、制御部10は、ディスプレイ装置などのインターフェースを備えたコンピュータPCと、このコンピュータPCに接続されたコンピュータ基板CBとを含む。
また、検査用の電子装置30と検査対象の電子装置20は互いに同等な部品を有しており、この例では、配線基板BD、端子T1〜端子T6、ROMなどのメモリU2、およびFPGAなどのプログラマブル・デバイスU1をそれぞれ有する。
【0013】
図1において、各端子の接続関係は次のようになっている。
コンピュータ基板CBは、検査対象の電子装置20の端子T3に接続される。検査対象の電子装置20の端子T1と、検査用の電子装置30の端子T2とがケーブルFC1で接続される。検査対象の電子装置20の端子T2と、検査用の電子装置30の端子T1とがケーブルFC2で接続される。検査対象の電子装置20の端子T5と、検査用の電子装置30の端子T6とがケーブルFC3で接続される。検査対象の電子装置20の端子T6と、検査用の電子装置30の端子T5とがケーブルFC4で接続される。検査対象の電子装置20の端子T4と、検査用の電子装置30の端子T3とが端子同士で直接接続される。
【0014】
制御部10は、検査システムの全体の制御を行うユニットである。
コンピュータPCは、コンピュータ基板CBに制御用のプログラムを転送するとともに、コンピュータ基板CBにおける制御内容をモニターする。
コンピュータ基板CBは、コンピュータPCから転送されたプログラムに応じた制御信号を生成し、検査対象の電子装置BD1の端子T3に出力する。また、端子T3を介して電子装置BD1から入力した信号を、このプログラムに応じて処理する。
【0015】
メモリU2は、プログラマブル・デバイスU1の回路を構成するためのデータ(構成データ)を記憶する。
なお、図1の検査システムにおいて検査が行われる場合、検査対象の電子装置20のメモリU2には、検査用の特別な構成データが書き込まれる。検査対象の電子装置20が通常の用途で使用される場合には、このメモリU2に通常用の構成データが書き込まれる。
【0016】
プログラマブル・デバイスU1は、検査システムの起動時においてメモリU2に記憶された構成データを読み込み、これに応じて内部回路を構成する。
【0017】
図1の検査システムによれば、システムの起動時において、電子装置20および電子装置30のプログラマブル・デバイスU1にメモリU2の構成データが読み込まれ、この構成データに応じた検査用回路がプログラマブル・デバイスU1に構成される。この検査用回路が構成された状態で、コンピュータPCからコンピュータ基板CBへ転送される制御用のプログラムに応じて検査用回路が制御されることにより、電子装置20の検査が実行される。
【0018】
次に、図1の各電子装置に含まれるプログラマブル・デバイスU1の検査用回路を含めた、各構成要素間の関係を詳しく説明する。
図2は、本発明の第1の実施形態に係る検査システムの構成例を示す概略的なブロック図であり、図1と図2の同一符号は同一の構成要素を示す。
この図2において、検査対象の電子装置20は、インターフェース部201、出力レジスタ202、割り込みレジスタ203、接続設定レジスタ204、空きレジスタ205および入力レジスタ206を有する。
また、検査用の電子装置30は、デコーダ301および接続切り換え回路302を有する。
【0019】
インターフェース部201は、制御部10の各レジスタに対するアクセス要求に応じて、出力レジスタ202、割り込みレジスタ203、接続設定レジスタ204、空きレジスタ205および入力レジスタ206に対するデータの書き込み処理や読み出し処理を行う。
【0020】
出力レジスタ202は、制御部10により設定された信号を電子装置20の所定の端子から電子装置30へ出力するための回路である。すなわち、制御部10により設定された出力信号の値を保持して、この値に応じた信号を電子装置20の所定の端子から出力する。
なお、電子装置20が有する複数の端子のうち、出力レジスタ202の信号を出力させる端子は、プログラマブル・デバイスU2に構成する回路に応じて任意に設定することができる。
【0021】
割り込みレジスタ203は、制御部10から割り込み制御信号を入力した場合に、これに応じた割り込み確認信号を制御部10へ出力する。これにより、制御部10は、電子装置20に対する割り込み制御を正常に行うことができるか否かを検査することができる。
【0022】
接続設定レジスタ204は、電子装置30の後述する接続切り換え回路302における接続関係を設定するために制御部10から出力される制御信号を保持し、これを接続設定信号として電子装置30の後述するデコーダ301に出力する。
【0023】
空きレジスタ205は、制御部10によるデータの書き込みおよび読み出しが可能なレジスタであり、例えば制御部10がアクセス可能なアドレスのうち、他のレジスタに割り当てられていない空きのアドレスに設けられる。制御部10は、この空きレジスタ205にデータの書き込みを行い、その書き込みデータを読み出して元のデータと比較することにより、各レジスタへの書き込み処理が正常に行われるか否かを検査することができる。
【0024】
入力レジスタ206は、電子装置20の所定の端子に入力される電子装置30からの信号を保持する。制御部10は、この入力レジスタ206に保持される信号を電子装置30からの帰還信号として読み出して、電子装置30に出力した信号と比較することにより、電子装置20と電子装置30との間で入出力される信号の異常を検出することができる。
なお、電子装置20が有する複数の端子のうち、入力レジスタ206への信号を入力する端子は、プログラマブル・デバイスU2に構成する回路に応じて任意に設定することができる。
【0025】
また、上述した各レジスタは、プログラマブル・デバイスU2の回路が構成された直後の初期状態において、その保持する信号値を所定の値に初期化しても良い。これにより、制御部10は、初期状態において各レジスタが保持する信号値を読み出して所定の初期値と比較することにより、各レジスタに保持された信号を正常に読み出すことができるか否かを検査することができる。
【0026】
デコーダ301は、電子装置20の接続設定レジスタ204から出力される接続設定信号をデコードして、接続切り換え回路302に含まれるゲート回路を導通または開放させるためのゲート信号を生成する。
【0027】
接続切り換え回路302は、電子装置20からの出力信号を受ける入力端子と、電子装置20への入力信号を出力する出力端子との間の信号経路上に挿入された回路であり、この信号経路を切り換えるための複数のゲート回路を含んでいる。デコーダ301において生成されるゲート信号に応じてこれらのゲート回路を導通または開放させることにより、入力端子と出力端子との接続関係を設定する。
なお、電子装置30が有する複数の端子のうち、電子装置20から信号を入力する入力端子および電子装置20へ信号を出力する出力端子は、プログラマブル・デバイスU2に構成する回路に応じて任意に設定することができる。
【0028】
ここで、上述した構成を有する図2に示した検査システムの動作について、図3のフローチャートを参照して説明する。
ステップST101:
例えば検査システムの電源が投入された場合や、所定の初期化信号が制御部10から入力されることにより、メモリU2に書き込まれた構成データがプログラマブル・デバイスU2に読み込まれて、プログラマブル・デバイスU2に上述した回路が構成される。
【0029】
ステップST102:
制御部10によって、電子装置20のプログラマブル・デバイスU2に構成された各レジスタがアクセスされ、その初期値が読み出される。この読み出した信号値が所定の初期値と等しい場合に、レジスタからの読み出し処理が正常に行われることが判定される。
また、制御部10によって空きレジスタ205に所定の値が書き込まれ、その書き込まれた値が再び制御部10に読み出される。書き込み値と読み出し値とが等しい場合に、レジスタへの書き込み処理が正常に行われることが判定される。さらに、制御部10によって割り込みレジスタ205に対し割り込み制御信号が書き込まれる。この割り込み制御信号に応じた割り込み確認信号が割り込みレジスタ205に設定される場合に、電子装置20への割り込み処理が正常に行われることが判定される。
これらの判定は、何れも制御部10と電子装置20との信号のやり取りが正常に行われているか否かを判定するものである。例えばこれらの信号が通る配線に断線がある場合や、ピンと配線との半田付けに不良がある場合などにおいて異常が判定される。
【0030】
ステップST103:
ステップST102におけるレジスタへのアクセス確認において正常であることが判定された場合には、次のステップST104へ処理が移行される。また、異常であることが判定された場合には、ステップST104〜ステップST107の処理がスキップされて、ステップST108に処理が移行される。
【0031】
ステップST104:
制御部10によって接続設定レジスタ204に所定の制御信号が設定され、電子装置30における入出力端子間の接続が所定の関係に設定される。この状態で、出力レジスタ202に所定値の信号が設定されて、電子装置30にこの信号が出力される。
【0032】
ステップST105:
ステップST104において電子装置30に出力された信号は、所定の接続関係に設定された接続切り換え回路302を介して電子装置20に帰還され、その帰還信号が入力レジスタ206に保持され、制御部10に読み出される。そして、ステップST104において出力レジスタ202に設定された出力信号と、接続設定レジスタ204に設定された接続切り換え回路302の接続関係とに対応して1通りに決まる正常な帰還信号に、この読み出された帰還信号が一致しているか否かが判定される。
この判定は、電子装置20と電子装置30との間の信号経路に異常があるか否かを判定するものである。例えばこれらの信号が通る配線に断線がある場合や、ピンと配線との半田付けに不良がある場合などに異常と判定される。
【0033】
なお、ステップST104およびステップST105は、出力信号の値を何種類かの値に変化させながら反復して実行しても良い。
例えば、出力信号の各ビットを全て値‘1’に設定する場合と、これを全て値‘0’に設定する場合とを両方判定しても良い。これにより、信号経路と電源線との短絡による故障、ならびに信号経路とグランド線との短絡による故障を何れも検出することが可能になる。
【0034】
また、電子装置20の配線基板BD上における配線の配列や、各端子のピン配列、プログラマブル・デバイスU1のピン配列などにおいて、各配線または各ピンにおける信号値を‘101010…’のように交互に変化させる場合と、これらの信号値を全て反転させて‘010101…’と交互に変化させる場合とを両方判定しても良い。これにより、隣接した配線やピンの短絡のよる故障を効果的に検出することができる。
【0035】
ステップST106:
ステップST105の判定において異常が検出された場合ステップST107へ処理が移行され、異常が検出されなかった場合にはステップST108へ処理が移行される。
【0036】
ステップST107:
制御部10によって、異常が検出された信号経路に対応する接続切り換え回路302の接続が変更され、この変更前と変更後とにおける帰還信号の値が比較される。この比較結果に応じて、異常を有した信号経路が電子装置20の入力端子につながる経路であるのか、または出力端子につながる経路であるのかが特定される。
【0037】
例えば、図4Aに示すように、電子装置20のプログラマブル・デバイスU1からその出力端子までの信号経路に異常が存在しているものとすると、図4Bに示すように、ステップST105の判定で正常だった接続と異常だった接続とを互いに入れ換えた場合、ステップST105で正常だった接続に対応する帰還信号の値が異常値に変化するとともに、異常だった接続に対応する帰還信号の値が正常値に変化する。
これに対し、図4Cに示すように、電子装置20の入力端子からそのプログラマブル・デバイスU1までの信号経路に異常が存在しているものとすると、図4Dに示すように、ステップST105の判定で正常だった接続と異常だった接続とを互いに入れ換えても、ステップST105で正常だった接続に対応する帰還信号の値は正常値のまま変化せず、異常だった接続に対応する帰還信号の値も異常値のまま変化しない。
このように、帰還信号の値の変化を調べることによって、異常を有した信号経路が電子装置20の入力端子側にあるのか、または出力端子側にあるのかを特定することができる。
【0038】
なお、異常を有した信号経路に対応する接続切り換え回路302の接続関係を変更するだけでなく、例えば、その信号経路に隣接する他の信号経路の接続関係や出力信号値を変更することによって、故障箇所の特定を行っても良い。
【0039】
ステップST108:
ステップST102や、ステップST105、ステップST107における判定結果や特定結果が、例えば制御部10のコンピュータPCに設けられたディスプレイ装置などに表示される。すなわち、ステップST102において異常と判定された場合には、電子装置20の各レジスタにアクセスするための配線や部品などに不良が存在することが表示される。また、ステップST107において故障箇所が特定された場合には、その故障箇所を示す信号名などが表示される。ステップST105において異常が見つからなかった場合には、検査に合格したことが表示される。
【0040】
以上説明したように、図2に示す検査システムによれば、互いに同等の部品で構成された検査対象および検査用の電子装置のプログラマブル・デバイスU1にそれぞれ検査用の回路が構成される。次いで、検査対象の電子装置20のプログラマブル・デバイスU1に構成される各レジスタがアクセス可能であるか確認され、正常なアクセスが確認された場合、その接続設定レジスタ204に対して所定の制御信号が設定される。この接続設定レジスタ204の設定値に応じて、検査用の電子装置30のプログラマブル・デバイスU1に構成された接続切り換え回路302において、電子装置30の入力端子と出力端子とが所定の関係で接続される。この状態で、電子装置20の出力レジスタ202から所定の信号が出力され、この信号が、電子装置30の接続切り換え回路302を介して電子装置20の入力レジスタ206に帰還される。そして、入力レジスタ206に帰還された信号の値から、電子装置20の異常が検出される。
【0041】
したがって、従来人手による検査が主体とされていたプログラマブル・デバイスを備える電子装置の検査が自動化されるので、検査漏れの危険性が低減し、故障の検出率を向上させることができる。
また、ICのピン数や配線パターンの細かさなどにほとんど依存することなく検査速度を高速化することができ、人手による検査に比べて検査時間を大幅に短縮することができる。
更に、検査対象の電子装置と同一の電子装置をそのまま検査システムに用いることができるので、特別な装置を有する検査システムに比べて検査システムにかかるコストは僅かである。したがって、人手による検査に比べても、検査にかかるコストを効果的に低減することができる。
【0042】
なお、図2に示す検査システムでは、検査対象の電子装置に制御部10からのアクセスを受けるレジスタが構成され、検査用の電子装置に接続切り換え回路302が構成されているが、この役割を逆にしても良い。
すなわち、図5に示すように、検査対象の電子装置30’に上述と同様なデコーダ301および接続切り換え回路302が構成され、検査用の電子装置20aに上述と同様なインターフェース部201、出力レジスタ202、接続設定レジスタ204および入力レジスタ206が構成されても良い。
【0043】
図6は、図5に示す検査システムの動作を説明するためのフローチャートである。
図6と図3の同一符号は同等な処理が行われるステップを示しており、これらを比較して分かるように、図6のフローチャートは図3のフローチャートにおいてステップST102およびステップST103が省略されたものと等しい。
これは、検査用の電子装置20aと制御部10との間における信号のやり取りに関して電子装置30’の動作は無関係であるため、電子装置30’の検査でそのような信号のやり取りを検査する必要がないためである。したがって、図5に示すように、検査用の電子装置20aにおいては、制御部10からのアクセスを検査するための割り込みレジスタ203や空きレジスタ205が省略されている。
以上のような構成でも、図2の検査システムと同等の効果を奏することが可能である。
【0044】
<第2の実施形態>
本発明の第2の実施形態について説明する。
図7は、本発明の第2の実施形態に係る検査システムの構成例を示す概略的なブロック図である。
図7に示す検査システムは、制御部10および検査用の電子装置30aを有する。特に図示されていないが、検査用の電子装置30aと検査対象の電子装置20bとを接続する配線も、本検査システムに含まれる。
また、検査用の電子装置30aは、デコーダ301、接続切り換え回路302、インターフェース部303および接続設定レジスタ304を有する。検査対象の電子装置20bは、インターフェース部201、出力レジスタ202、割り込みレジスタ203、空きレジスタ205および入力レジスタ206を有する。
なお、図7と図2の同一符号は同一の構成要素を示す。
【0045】
図7と図2とを比較して分かるように、図7の検査システムにおいては、検査対象の電子装置20bにおいて接続設定レジスタ204が省略されており、その代わりに、検査用の電子装置30aにおいてインターフェース部303および接続設定レジスタ304が設けられている。
インターフェース部303は、図2におけるインターフェース部201と同様な機能を果たすユニットであり、制御部10からのアクセス要求に応じて、接続設定レジスタ304に対するデータの書き込み処理や読み出し処理を行う。
接続設定レジスタ304も、図2における接続設定レジスタ204と同様な機能を果たすユニットであり、接続切り換え回路302における接続関係を設定するために制御部10から出力される制御信号を保持して、これを接続設定信号としてデコーダ301に出力する。
【0046】
上述した構成を有する図7の検査システムの動作は、図3のフローチャートで説明した図2の検査システムの動作とほぼ同様である。ただし、ステップST102におけるレジスタのアクセス確認処理において、接続設定レジスタに関するアクセスの確認が行われない点で、図2の検査システムとは異なる。また、ステップST104やステップST107における接続切り換え回路302の設定において、電子装置30aに設けらたインターフェース部303に対し制御部10からの制御信号が出力され、その接続設定レジスタ304にデコーダ301への接続設定信号が保持される点でも、図2の検査システムとは異なる。
【0047】
図7に示す検査システムでは、図2の検査システムにおける接続設定レジスタ204からデコーダ301への信号経路が無くなるので、この信号経路における故障を発見し易くなる。その他、図2の検査システムと同等の効果を奏することができる。
【0048】
また、図7に示す検査システムにおいても、図2の検査システムに対する図5の検査システムと同様に、検査対象の電子装置と検査用の電子装置との役割を逆にすることができる。
すなわち、図8に示すように、検査対象の電子装置30a’に上述と同様なデコーダ301、接続切り換え回路302、インターフェース部303および接続設定レジスタ304が構成され、検査用の電子装置20cに上述と同様なインターフェース部201、出力レジスタ202および入力レジスタ206が構成されても良い。
【0049】
この図8に示す検査システムの動作についても、図3のフローチャートで説明した図2の検査システムの動作とほぼ同様である。ただし、ステップST102におけるレジスタのアクセス確認処理において、検査用の電子装置20cに含まれる出力レジスタ202や入力レジスタ206のアクセス確認は行われず、検査対象の電子装置30a’における接続設定用レジスタ304のアクセス確認が行われる点で、図7の検査システムとは異なる。
以上のような構成でも、図2の検査システムと同等の効果を奏することができる。
【0050】
<第3の実施形態>
本発明の第3の実施形態について説明する。
図9は、本発明の第3の実施形態に係る検査システムの具体的な構成の一例を示す図である。
図9に示す検査システムは、検査用の電子装置20aおよびケーブルFC5〜ケーブルFC12を有し、また特に図示していないが、検査用の電子装置20aの端子T3に接続される図1と同様な制御部10もこの検査システムに含まれる。
この例において、検査用の電子装置20aと検査対象の電子装置30_1〜電子装置30_3は互いに同等な部品を有しており、この例では、配線基板BD、端子T1〜端子T6、ROMなどのメモリU2、およびFPGAなどのプログラマブル・デバイスU1をそれぞれ有する。
なお、図1、図2および図5と図9における同一の符号は同一の構成要素を示す。また、電子装置30_1〜電子装置30_3は、図2における電子装置30と同等の構成を有する。
【0051】
図9において、各端子の接続関係は次のようになっている。
検査用の電子装置20aの端子T1と、検査対象の電子装置30_3の端子T2とがケーブルFC5で接続される。検査用の電子装置20aの端子T2と、検査対象の電子装置30_1の端子T1とがケーブルFC6で接続される。検査対象の電子装置30_1の端子T2と、検査対象の電子装置30_2の端子T1とがケーブルFC7で接続される。検査対象の電子装置30_2の端子T2と、検査対象の電子装置30_3の端子T1とがケーブルFC8で接続される。検査用の電子装置20aの端子T4と、検査対象の電子装置30_1の端子T3とが端子同士で直接接続される。検査対象の電子装置30_1の端子T4と、検査対象の電子装置30_2の端子T3とが端子同士で直接接続される。検査対象の電子装置30_2の端子T4と、検査対象の電子装置30_3の端子T3とが端子同士で直接接続される。検査用の電子装置20aの端子T5と、検査対象の電子装置30_3の端子T6とがケーブルFC9で接続される。検査用の電子装置20aの端子T6と、検査対象の電子装置30_1の端子T5とがケーブルFC10で接続される。検査対象の電子装置30_1の端子T6と、検査対象の電子装置30_2の端子T5とがケーブルFC11で接続される。検査対象の電子装置30_2の端子T6と、検査対象の電子装置30_3の端子T5とがケーブルFC12で接続される。
【0052】
図10は、本発明の第3の実施形態に係る検査システムの構成例を示す概略的なブロック図であり、図9の検査システムに含まれる各構成要素間の関係を示している。ただし、図10の例において、検査対象となる電子装置はn個(nは自然数を示す)に拡張されている。また、図10と図9の同一符号は同一の構成要素を示す。
【0053】
図10に示すように、検査対象となる電子装置30_1〜電子装置30_nと、検査用の電子装置20aの入力端子と出力端子とがリング状に縦続接続されている。また、検査用の電子装置20aから電子装置30_1〜電子装置30_nに対して、それぞれの接続切り換え回路302に対する接続関係の設定信号が供給されている。
【0054】
上述した構成を有する図10の検査システムは、検査対象の電子装置30が複数個直列に接続されている点を除いて、図5の検査システムと同様の構成を有している。したがって、その動作は図5の検査システムとほぼ同様であり、これと同様な効果を奏することができる。
【0055】
また、図10の検査システムは、ステップST107における故障箇所の検出方法において図5の検査システムと異なっている。すなわち、図10の検査システムでは、異常の検出された信号経路に対応する接続切り換え回路302の接続が、電子装置30_1〜電子装置30_nのそれぞれについて変更され、この変更前と変更後とにおける帰還信号の値がそれぞれ比較され、この比較結果に応じて故障箇所が特定される。
【0056】
例えば、電子装置30_4と電子装置30_5との間の信号経路に故障が生じている場合、電子装置30_1〜電子装置30_4の接続切り換え回路302において接続を変更しても帰還信号の値に変化は生じないが、電子装置30_5の接続切り換え回路302において接続を変更した場合、帰還信号の値が変化する。これにより、電子装置30_4のプログラマブル・デバイスからその出力端子につながる信号経路か、または電子装置30_5の入力端子からそのプログラマブル・デバイスにつながる信号経路の何れかに故障が生じていることが分かる。
【0057】
このように、図10に示す検査システムによれば、一度に複数の電子装置を検査することができるので、図2や図5の検査システムより更に検査時間を短縮することができる。
【0058】
なお、図10の検査システムは、図5の検査システムにおける検査対象の電子装置を複数個直列に接続させたものであるが、これと同様にして、例えば図11のブロック図に示すように、図8の検査システムにおける検査対象の電子装置を複数個直列に接続させた構成も実現可能である。
【0059】
図11は、本発明の第3の実施形態に係る検査装置の他の構成例を示す概略的なブロック図であり、図11と図8の同一符号は同一の構成要素を示す。また、電子装置30a_1〜電子装置30a_nは、図8における電子装置30a’と同等の構成を有する。
図11に示すように、検査対象となる電子装置30a_1〜電子装置30a_nと、検査用の電子装置20cの入力端子と出力端子とがリング状に縦続接続されている。また、制御部10から検査用の電子装置20cおよび検査対象の電子装置30a_1〜電子装置30a_nに対して、それぞれの接続切り換え回路302に対する接続関係の設定信号が供給されている。
【0060】
この図11に示す検査システムの動作は、ステップST107における故障箇所の検出方法を除いて、図8の検査システムとほぼ同様であり、これと同様な効果を奏することができる。また、その故障箇所の検出方法は、上述した図10の検査システムと同様である。すなわち、異常の検出された信号経路に対応する接続切り換え回路302の接続が、電子装置30a_1〜電子装置30a_nのそれぞれについて変更され、この変更前と変更後とにおける帰還信号の値がそれぞれ比較され、この比較結果に応じて故障箇所が特定される。したがって、一度に複数の電子装置を検査することができるので、図7や図8の検査システムより更に検査時間を短縮することができる。
【0061】
なお、本発明は上述した実施形態に限定されない。
例えば、上述した電子装置におけるプログラマブル・デバイスの数は、1つでも複数でも良い。プログラマブル・デバイスが複数の場合、例えばそのうちの1つに上述した検査用回路を構成させ、他のプログラマブル・デバイスには、その入力信号ピンと出力信号ピンとを所定の関係で接続するだけの単純な回路を構成させても良い。これにより、他のプログラマブル・デバイスは基板上の配線と見なすことができ、上述した検査システムと等価になる。また、複数のプログラマブル・デバイスのうちの1つを仮想的に検査用の電子装置と見なして検査用回路を構成させ、他のプログラマブル・デバイスを、別の電子装置のプログラマブル・デバイスも含めて仮想的に検査対象の電子装置と見なして検査用回路を構成させても、上述した検査システムと等価になる。
【0062】
また、プログラマブル・デバイスに対する構成データの書き込みは、上述した電子装置のように基板上のメモリに記憶させても良いが、例えば制御部から直接構成データをプログラマブル・デバイスに書き込む構成でも良い。
【0063】
【発明の効果】
本発明によれば、供給される構成データに応じて回路構成を変更することが可能な集積回路を含む電子装置に生じた故障を、安価な構成で的確に検出することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る検査システムの具体的な構成の一例を示す図である。
【図2】本発明の第1の実施形態に係る検査システムの構成例を示す概略的なブロック図である。
【図3】図2に示す検査システムの動作を説明するためのフローチャートである。
【図4】故障箇所の特定方法について説明するための図である。
【図5】本発明の第1の実施形態に係る検査システムの他の構成例を示す概略的なブロック図である。
【図6】図5に示す検査システムの動作を説明するためのフローチャートである。
【図7】本発明の第2の実施形態に係る検査システムの構成例を示す概略的なブロック図である。
【図8】本発明の第2の実施形態に係る検査システムの他の構成例を示す概略的なブロック図である。
【図9】本発明の第3の実施形態に係る検査システムの具体的な構成の一例を示す図である。
【図10】本発明の第3の実施形態に係る検査システムの構成例を示す概略的なブロック図である。
【図11】本発明の第3の実施形態に係る検査システムの他の構成例を示す概略的なブロック図である。
【符号の説明】
10…制御部、20,20a,20b,20c,30,30’,30a,30a’,30_1〜30_n,30a_1〜30a_n…電子装置、201,303…インターフェース部、202…出力レジスタ、203…割り込みレジスタ、204,304…接続設定レジスタ、205…空きレジスタ、206…入力レジスタ、301…デコーダ、302…接続切り換え回路、PC…コンピュータ、CB…コンピュータ基板、BD…配線基板、U1…プログラマブル・デバイス、U2…メモリ、T1〜T6…端子、FC1〜FC12…ケーブル。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a system and method for testing an electronic device, and more particularly, to a system and method for testing an electronic device including a reconfigurable device such as an FPGA (field programmable gate array).
[0002]
[Prior art]
Programmable devices, such as FPGAs and CPLDs (Complex Programmable Logic Devices), which allow the user to freely change the circuit configuration, have a higher unit cost than a gate array in which the circuit configuration is fixed, but have an initial manufacturing cost. Since it has the advantages of very low cost and a short development period, it is generally used for products with a relatively small number of products, such as devices used for product development and production devices.
[0003]
[Problems to be solved by the invention]
By the way, it is often impossible to perform a shipping inspection using a large-scale inspection system used for a mass-produced electronic device having such a programmable device, which is manufactured in a small number, due to cost restrictions. For example, in many cases, manual inspection is mainly performed, such as visual inspection of a board on which components are mounted and inspection for confirming operation of a specific function.
[0004]
However, in recent years, the number of pins of the IC has become extremely large due to the high functionality and the high integration of the IC, and the wiring pattern has become fine. More. For this reason, there is a problem that the risk of shipping a defective product increases. In addition, since a complicated inspection is performed mainly by humans, there is a problem that the time required for the inspection is long and a problem that the cost of the inspection is high.
[0005]
The present invention has been made in view of such circumstances, and an object of the present invention is to provide an electronic device inspection system and an inspection method capable of accurately detecting a failure with an inexpensive configuration.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, an electronic device inspection system according to a first aspect of the present invention includes an integrated circuit capable of changing a circuit configuration according to supplied configuration data. A first electronic device including the integrated circuit in which a connection circuit for connecting an input terminal and an output terminal of a signal in a set relationship is provided, and a signal for outputting a set signal from an output terminal A second electronic device including the integrated circuit including an output circuit and a signal input circuit for outputting a signal input to an input terminal as a feedback signal; the first electronic device and the second electronic device And a wiring connecting the input terminal and the output terminal of each other, and setting the connection of the connection circuit to a predetermined connection relationship and outputting a predetermined signal from the signal output circuit, the connection relationship and the output signal Control means for detecting an abnormality of the electronic device to be inspected in response to a feedback signal of the corresponding signal input circuit, and the first electronic device or the second electronic device is configured to detect the abnormality of the electronic device to be inspected. Use electronic devices.
Preferably, when the control unit detects an abnormality of the electronic device to be inspected, the control unit changes at least the connection of the connection circuit corresponding to the signal path in which the abnormality is detected, and the control unit before and after the change. The feedback signals are compared, and according to the comparison result, whether the signal path having the abnormality is connected to the input terminal or the output terminal of the electronic device to be inspected is specified.
[0007]
According to the inspection system for an electronic device according to the first aspect of the present invention, either the first electronic device or the second electronic device is to be inspected, and the rest is included in the inspection system. The connection circuit is configured in the integrated circuit of the first electronic device, and the signal output circuit and the signal input circuit are configured in the integrated circuit of the second electronic device.
After these circuits are formed in the respective integrated circuits, the control circuit sets the connection of the connection circuit to a predetermined connection relationship, outputs a predetermined signal from the signal output circuit, and Through the input terminal of the second electronic device. The signal is further output from the output terminal of the second electronic device via the connection circuit, is input to the signal input circuit of the first electronic device via the wiring, and is used as the feedback signal. Output to the control circuit. In the control circuit, an abnormality of the electronic device to be inspected is detected according to the feedback signal. When an abnormality is detected in the electronic device to be inspected, at least the connection of the connection circuit corresponding to the signal path in which the abnormality is detected is changed by the control circuit, and the feedback signal before and after the change is changed. Be compared. According to the comparison result, it is specified whether the signal path having the abnormality is connected to the input terminal or the output terminal of the electronic device to be inspected.
[0008]
Further, the control means outputs a control signal output for setting the connection relationship of the connection circuit as a connection setting signal via a connection setting circuit configured in the integrated circuit of the second electronic device. The output may be output to the connection circuit of the first electronic device, and in the connection circuit, the input terminal and the output terminal may be connected in a connection relationship according to the connection setting signal.
[0009]
In addition, the first electronic device to be inspected has a plurality of first electronic devices and one second electronic device, and the second electronic device and the plurality of first electronic devices are cascaded in a ring shape. It may be connected.
[0010]
An inspection method for an electronic device according to a second aspect of the present invention is a method for inspecting an electronic device including an integrated circuit whose circuit configuration can be changed according to supplied configuration data. Any one of the first electronic device and the second electronic device connected to each other is set as an electronic device to be inspected, and the integrated circuit of the first electronic device is set with a signal input terminal and an output terminal. A signal output circuit for outputting a set signal from an output terminal to the integrated circuit of the second electronic device, and a signal input to the input terminal as a feedback signal. Configuring the connection of the connection circuit to a predetermined connection relationship and outputting a predetermined signal from the signal output circuit, and the signal corresponding to the connection relationship and the output signal. Depending on the feedback signal of the force circuit, and a step of detecting an abnormality of an electronic device to be inspected.
Preferably, when an abnormality of the electronic device to be inspected is detected, at least the connection of the connection circuit corresponding to the signal path where the abnormality is detected is changed, and the feedback signal before and after the change is compared. And determining whether the signal path having the abnormality is connected to an input terminal or an output terminal of the electronic device to be inspected according to the comparison result.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Three embodiments of the present invention will be described with reference to the drawings.
[0012]
<First embodiment>
FIG. 1 is a diagram illustrating an example of a specific configuration of the inspection system according to the first embodiment of the present invention.
The inspection system illustrated in FIG. 1 includes a control unit 10, an inspection electronic device 30, and cables FC1 to FC4.
In this example, the control unit 10 includes a computer PC having an interface such as a display device, and a computer board CB connected to the computer PC.
The electronic device 30 for inspection and the electronic device 20 to be inspected have components equivalent to each other, and in this example, the wiring board BD, the terminals T1 to T6, the memory U2 such as ROM, and the FPGA and the like. Each has a programmable device U1.
[0013]
In FIG. 1, the connection relation of each terminal is as follows.
The computer board CB is connected to the terminal T3 of the electronic device 20 to be inspected. The terminal T1 of the electronic device 20 to be inspected and the terminal T2 of the electronic device 30 for inspection are connected by the cable FC1. The terminal T2 of the electronic device 20 to be inspected and the terminal T1 of the electronic device 30 for inspection are connected by the cable FC2. The terminal T5 of the electronic device 20 to be inspected and the terminal T6 of the electronic device 30 for inspection are connected by the cable FC3. The terminal T6 of the electronic device 20 to be inspected and the terminal T5 of the electronic device 30 for inspection are connected by the cable FC4. The terminal T4 of the electronic device 20 to be inspected and the terminal T3 of the electronic device 30 for inspection are directly connected to each other.
[0014]
The control unit 10 is a unit that controls the entire inspection system.
The computer PC transfers a control program to the computer board CB, and monitors the control contents of the computer board CB.
The computer board CB generates a control signal corresponding to the program transferred from the computer PC and outputs the control signal to the terminal T3 of the electronic device BD1 to be inspected. Further, a signal input from the electronic device BD1 via the terminal T3 is processed according to this program.
[0015]
The memory U2 stores data (configuration data) for configuring a circuit of the programmable device U1.
When an inspection is performed in the inspection system of FIG. 1, special configuration data for the inspection is written in the memory U2 of the electronic device 20 to be inspected. When the electronic device 20 to be inspected is used for normal use, normal configuration data is written in the memory U2.
[0016]
The programmable device U1 reads the configuration data stored in the memory U2 at the time of starting the inspection system, and configures an internal circuit accordingly.
[0017]
According to the inspection system of FIG. 1, at the time of system startup, the configuration data of the memory U2 is read into the programmable device U1 of the electronic device 20 and the electronic device 30, and an inspection circuit corresponding to the configuration data is programmed. U1. With the test circuit configured, the test of the electronic device 20 is performed by controlling the test circuit according to a control program transferred from the computer PC to the computer board CB.
[0018]
Next, a detailed description will be given of the relationship between the components including the circuit for testing the programmable device U1 included in each electronic device of FIG.
FIG. 2 is a schematic block diagram illustrating a configuration example of the inspection system according to the first embodiment of the present invention, and the same reference numerals in FIGS. 1 and 2 indicate the same components.
2, the electronic device 20 to be inspected has an interface unit 201, an output register 202, an interrupt register 203, a connection setting register 204, an empty register 205, and an input register 206.
Further, the inspection electronic device 30 has a decoder 301 and a connection switching circuit 302.
[0019]
The interface unit 201 performs a data write process and a data read process on the output register 202, the interrupt register 203, the connection setting register 204, the empty register 205, and the input register 206 in response to an access request to each register of the control unit 10.
[0020]
The output register 202 is a circuit for outputting a signal set by the control unit 10 from a predetermined terminal of the electronic device 20 to the electronic device 30. That is, the value of the output signal set by the control unit 10 is held, and a signal corresponding to this value is output from a predetermined terminal of the electronic device 20.
Note that among the plurality of terminals included in the electronic device 20, a terminal for outputting a signal of the output register 202 can be arbitrarily set according to a circuit included in the programmable device U2.
[0021]
When receiving an interrupt control signal from the control unit 10, the interrupt register 203 outputs an interrupt confirmation signal corresponding to the interrupt control signal to the control unit 10. Thereby, the control unit 10 can check whether or not the interrupt control for the electronic device 20 can be normally performed.
[0022]
The connection setting register 204 holds a control signal output from the control unit 10 for setting a connection relationship in a connection switching circuit 302 of the electronic device 30, which will be described later. Output to 301.
[0023]
The empty register 205 is a register to and from which data can be written and read by the control unit 10. For example, the empty register 205 is provided at an empty address that is not allocated to another register among addresses accessible by the control unit 10. The control unit 10 writes data in the empty register 205, reads out the written data, and compares it with the original data to check whether or not the writing process to each register is performed normally. it can.
[0024]
The input register 206 holds a signal from the electronic device 30 input to a predetermined terminal of the electronic device 20. The control unit 10 reads the signal held in the input register 206 as a feedback signal from the electronic device 30 and compares the signal with the signal output to the electronic device 30, so that the signal between the electronic device 20 and the electronic device 30 can be read. It is possible to detect an abnormality of the input / output signal.
Note that among the plurality of terminals included in the electronic device 20, a terminal for inputting a signal to the input register 206 can be arbitrarily set according to a circuit included in the programmable device U2.
[0025]
In each register described above, the signal value held by the register may be initialized to a predetermined value in an initial state immediately after the circuit of the programmable device U2 is configured. Accordingly, the control unit 10 checks whether the signal held in each register can be read normally by reading the signal value held in each register in the initial state and comparing the signal value with a predetermined initial value. can do.
[0026]
The decoder 301 decodes the connection setting signal output from the connection setting register 204 of the electronic device 20, and generates a gate signal for turning on or off a gate circuit included in the connection switching circuit 302.
[0027]
The connection switching circuit 302 is a circuit inserted on a signal path between an input terminal for receiving an output signal from the electronic device 20 and an output terminal for outputting an input signal to the electronic device 20. A plurality of gate circuits for switching are included. The connection between the input terminal and the output terminal is set by turning on or off these gate circuits in accordance with the gate signal generated in the decoder 301.
The input terminal for inputting a signal from the electronic device 20 and the output terminal for outputting a signal to the electronic device 20 among the plurality of terminals of the electronic device 30 are arbitrarily set according to a circuit included in the programmable device U2. can do.
[0028]
Here, the operation of the inspection system shown in FIG. 2 having the above-described configuration will be described with reference to the flowchart of FIG.
Step ST101:
For example, when the power of the inspection system is turned on or when a predetermined initialization signal is input from the control unit 10, the configuration data written in the memory U2 is read into the programmable device U2, and the programmable device U2 The above-described circuit is configured.
[0029]
Step ST102:
The control unit 10 accesses each register included in the programmable device U2 of the electronic device 20, and reads out its initial value. When the read signal value is equal to the predetermined initial value, it is determined that the reading process from the register is performed normally.
Further, a predetermined value is written into the empty register 205 by the control unit 10 and the written value is read out to the control unit 10 again. When the write value and the read value are equal, it is determined that the write processing to the register is performed normally. Further, an interrupt control signal is written into the interrupt register 205 by the control unit 10. When the interrupt confirmation signal corresponding to the interrupt control signal is set in the interrupt register 205, it is determined that the interrupt processing to the electronic device 20 is performed normally.
These determinations are for determining whether or not the signal exchange between the control unit 10 and the electronic device 20 is performed normally. For example, an abnormality is determined when the wiring through which these signals pass is broken or when there is a defect in the soldering between the pin and the wiring.
[0030]
Step ST103:
If it is determined that the access to the register in step ST102 is normal, the process proceeds to the next step ST104. Further, when it is determined that there is an abnormality, the processes of steps ST104 to ST107 are skipped, and the process proceeds to step ST108.
[0031]
Step ST104:
A predetermined control signal is set in the connection setting register 204 by the control unit 10, and the connection between the input / output terminals in the electronic device 30 is set in a predetermined relationship. In this state, a signal of a predetermined value is set in the output register 202, and this signal is output to the electronic device 30.
[0032]
Step ST105:
The signal output to the electronic device 30 in step ST104 is fed back to the electronic device 20 via the connection switching circuit 302 set in a predetermined connection relationship, and the feedback signal is held in the input register 206 and sent to the control unit 10. Is read. Then, in step ST104, the read-out signal is read into a normal feedback signal determined in one way corresponding to the output signal set in the output register 202 and the connection relation of the connection switching circuit 302 set in the connection setting register 204. It is determined whether the feedback signals match.
This determination is for determining whether there is an abnormality in the signal path between the electronic device 20 and the electronic device 30. For example, it is determined that there is an abnormality when the wiring through which these signals pass is broken or when there is a defect in the soldering between the pin and the wiring.
[0033]
Steps ST104 and ST105 may be repeatedly executed while changing the value of the output signal to several values.
For example, both the case where all the bits of the output signal are set to the value “1” and the case where all the bits are set to the value “0” may be determined. This makes it possible to detect both a failure due to a short circuit between the signal path and the power supply line and a failure due to a short circuit between the signal path and the ground line.
[0034]
In the arrangement of wiring on the wiring board BD of the electronic device 20, the pin arrangement of each terminal, the pin arrangement of the programmable device U1, and the like, the signal value at each wiring or each pin is alternately represented as "101010 ...". It is also possible to judge both the case of changing and the case of inverting all of these signal values and changing them alternately to '010101 ...'. This makes it possible to effectively detect a failure due to a short circuit between adjacent wirings or pins.
[0035]
Step ST106:
When an abnormality is detected in the determination of step ST105, the process proceeds to step ST107, and when no abnormality is detected, the process proceeds to step ST108.
[0036]
Step ST107:
The control unit 10 changes the connection of the connection switching circuit 302 corresponding to the signal path in which the abnormality is detected, and compares the values of the feedback signal before and after the change. According to the comparison result, it is specified whether the abnormal signal path is a path leading to the input terminal of the electronic device 20 or a path leading to the output terminal.
[0037]
For example, as shown in FIG. 4A, assuming that there is an abnormality in the signal path from the programmable device U1 of the electronic device 20 to its output terminal, as shown in FIG. When the failed connection and the abnormal connection are exchanged with each other, the value of the feedback signal corresponding to the normal connection changes to an abnormal value in step ST105, and the value of the feedback signal corresponding to the abnormal connection changes to a normal value. Changes to
On the other hand, as shown in FIG. 4C, assuming that an abnormality exists in the signal path from the input terminal of the electronic device 20 to the programmable device U1, as shown in FIG. Even if the normal connection and the abnormal connection are exchanged with each other, the value of the feedback signal corresponding to the normal connection in step ST105 remains unchanged, and the value of the feedback signal corresponding to the abnormal connection. Does not change as an abnormal value.
In this way, by examining the change in the value of the feedback signal, it is possible to specify whether the abnormal signal path is on the input terminal side or the output terminal side of the electronic device 20.
[0038]
In addition to changing the connection relation of the connection switching circuit 302 corresponding to the abnormal signal path, for example, by changing the connection relation and output signal value of another signal path adjacent to the signal path, The failure location may be specified.
[0039]
Step ST108:
The determination result and the specific result in step ST102, step ST105, and step ST107 are displayed on, for example, a display device provided in the computer PC of the control unit 10. That is, when it is determined in step ST102 that there is an abnormality, it is displayed that there is a defect in a wiring or a component for accessing each register of the electronic device 20. Further, when a fault location is specified in step ST107, a signal name or the like indicating the fault location is displayed. If no abnormality is found in step ST105, it is displayed that the inspection has passed.
[0040]
As described above, according to the inspection system illustrated in FIG. 2, an inspection circuit is configured in each of the inspection target and the programmable device U1 of the inspection electronic device that are configured by the same components. Next, it is confirmed whether or not each register included in the programmable device U1 of the electronic device 20 to be inspected is accessible, and if a normal access is confirmed, a predetermined control signal is sent to the connection setting register 204. Is set. According to the setting value of the connection setting register 204, in the connection switching circuit 302 configured in the programmable device U1 of the inspection electronic device 30, the input terminal and the output terminal of the electronic device 30 are connected in a predetermined relationship. You. In this state, a predetermined signal is output from the output register 202 of the electronic device 20, and this signal is fed back to the input register 206 of the electronic device 20 via the connection switching circuit 302 of the electronic device 30. Then, an abnormality of the electronic device 20 is detected from the value of the signal fed back to the input register 206.
[0041]
Therefore, since the inspection of the electronic device including the programmable device, which has been mainly performed by the manual inspection in the past, is automated, the risk of the omission of the inspection is reduced, and the detection rate of the failure can be improved.
In addition, the inspection speed can be increased almost without depending on the number of pins of the IC, the fineness of the wiring pattern, and the like, and the inspection time can be greatly reduced as compared with the manual inspection.
Further, since the same electronic device as the electronic device to be inspected can be used as it is in the inspection system, the cost of the inspection system is small as compared with an inspection system having a special device. Therefore, the cost for the inspection can be effectively reduced as compared with the manual inspection.
[0042]
In the inspection system shown in FIG. 2, a register to be accessed from the control unit 10 is configured in the electronic device to be inspected, and the connection switching circuit 302 is configured in the electronic device for inspection. You may do it.
That is, as shown in FIG. 5, a decoder 301 and a connection switching circuit 302 similar to those described above are configured in the electronic device 30 'to be inspected, and an interface unit 201 and an output register 202 similar to those described above are included in the electronic device 20a for inspection. , A connection setting register 204 and an input register 206.
[0043]
FIG. 6 is a flowchart for explaining the operation of the inspection system shown in FIG.
6 and FIG. 3 indicate steps in which equivalent processing is performed. As can be seen by comparing these, the flowchart in FIG. 6 is the same as the flowchart in FIG. 3 except that steps ST102 and ST103 are omitted. Is equal to
This is because the operation of the electronic device 30 'is irrelevant with respect to the signal exchange between the inspection electronic device 20a and the control unit 10. Therefore, it is necessary to inspect such signal exchange in the inspection of the electronic device 30'. Because there is no. Therefore, as shown in FIG. 5, in the inspection electronic device 20a, the interrupt register 203 and the empty register 205 for inspecting the access from the control unit 10 are omitted.
Even with the above configuration, it is possible to achieve the same effect as the inspection system of FIG.
[0044]
<Second embodiment>
A second embodiment of the present invention will be described.
FIG. 7 is a schematic block diagram illustrating a configuration example of an inspection system according to the second embodiment of the present invention.
The inspection system illustrated in FIG. 7 includes a control unit 10 and an inspection electronic device 30a. Although not particularly shown, a wiring connecting the electronic device for inspection 30a and the electronic device 20b to be inspected is also included in the present inspection system.
The inspection electronic device 30a includes a decoder 301, a connection switching circuit 302, an interface unit 303, and a connection setting register 304. The electronic device 20b to be inspected has an interface unit 201, an output register 202, an interrupt register 203, an empty register 205, and an input register 206.
7 and 2 indicate the same components.
[0045]
As can be seen by comparing FIG. 7 with FIG. 2, in the inspection system of FIG. 7, the connection setting register 204 is omitted in the electronic device 20b to be inspected, and instead, in the electronic device 30a for inspection. An interface unit 303 and a connection setting register 304 are provided.
The interface unit 303 is a unit that performs the same function as the interface unit 201 in FIG. 2, and performs data write processing and data read processing on the connection setting register 304 in response to an access request from the control unit 10.
The connection setting register 304 is a unit that performs the same function as the connection setting register 204 in FIG. 2, and holds a control signal output from the control unit 10 to set a connection relationship in the connection switching circuit 302. To the decoder 301 as a connection setting signal.
[0046]
The operation of the inspection system of FIG. 7 having the above-described configuration is substantially the same as the operation of the inspection system of FIG. 2 described in the flowchart of FIG. However, this is different from the inspection system in FIG. 2 in that access to the connection setting register is not confirmed in the register access confirmation processing in step ST102. In setting the connection switching circuit 302 in step ST104 or step ST107, a control signal is output from the control unit 10 to the interface unit 303 provided in the electronic device 30a, and the connection setting register 304 connects to the decoder 301. The difference from the inspection system of FIG. 2 is that the setting signal is retained.
[0047]
In the inspection system shown in FIG. 7, since there is no signal path from the connection setting register 204 to the decoder 301 in the inspection system of FIG. 2, it is easy to find a fault in this signal path. In addition, the same effect as the inspection system of FIG. 2 can be obtained.
[0048]
Also, in the inspection system shown in FIG. 7, similarly to the inspection system shown in FIG. 5 with respect to the inspection system shown in FIG. 2, the roles of the electronic device to be inspected and the electronic device for inspection can be reversed.
That is, as shown in FIG. 8, a decoder 301, a connection switching circuit 302, an interface unit 303, and a connection setting register 304 similar to those described above are configured in the electronic device 30a ′ to be inspected, and the electronic device 20c for inspection is configured as described above. A similar interface unit 201, output register 202, and input register 206 may be configured.
[0049]
The operation of the inspection system shown in FIG. 8 is almost the same as the operation of the inspection system of FIG. 2 described with reference to the flowchart of FIG. However, in the register access confirmation processing in step ST102, the access confirmation of the output register 202 and the input register 206 included in the electronic device for inspection 20c is not performed, and the access of the register 304 for connection setting in the electronic device 30a ′ to be inspected is not performed. This is different from the inspection system of FIG. 7 in that the confirmation is performed.
Even with the above configuration, the same effect as the inspection system of FIG. 2 can be obtained.
[0050]
<Third embodiment>
A third embodiment of the present invention will be described.
FIG. 9 is a diagram illustrating an example of a specific configuration of the inspection system according to the third embodiment of the present invention.
The inspection system shown in FIG. 9 includes an inspection electronic device 20a and cables FC5 to FC12, and although not specifically shown, is similar to FIG. 1 connected to a terminal T3 of the inspection electronic device 20a. The control unit 10 is also included in this inspection system.
In this example, the electronic device 20a for inspection and the electronic devices 30_1 to 30_3 to be inspected have components equivalent to each other. In this example, the wiring board BD, the terminals T1 to T6, and memories such as ROM U2 and a programmable device U1 such as an FPGA.
The same reference numerals in FIGS. 1, 2, 5 and 9 denote the same components. The electronic devices 30_1 to 30_3 have the same configuration as the electronic device 30 in FIG.
[0051]
In FIG. 9, the connection relation of each terminal is as follows.
The terminal T1 of the electronic device 20a for inspection and the terminal T2 of the electronic device 30_3 to be inspected are connected by the cable FC5. The terminal T2 of the electronic device 20a for inspection and the terminal T1 of the electronic device 30_1 to be inspected are connected by the cable FC6. The terminal T2 of the electronic device 30_1 to be inspected and the terminal T1 of the electronic device 30_2 to be inspected are connected by the cable FC7. The terminal T2 of the electronic device 30_2 to be inspected and the terminal T1 of the electronic device 30_3 to be inspected are connected by a cable FC8. The terminal T4 of the electronic device 20a for inspection and the terminal T3 of the electronic device 30_1 to be inspected are directly connected to each other. The terminal T4 of the electronic device 30_1 to be inspected and the terminal T3 of the electronic device 30_2 to be inspected are directly connected to each other. The terminal T4 of the electronic device 30_2 to be inspected and the terminal T3 of the electronic device 30_3 to be inspected are directly connected with each other. A terminal T5 of the electronic device 20a for inspection and a terminal T6 of the electronic device 30_3 to be inspected are connected by the cable FC9. The terminal T6 of the electronic device 20a for inspection and the terminal T5 of the electronic device 30_1 to be inspected are connected by the cable FC10. The terminal T6 of the electronic device 30_1 to be inspected and the terminal T5 of the electronic device 30_2 to be inspected are connected by the cable FC11. The terminal T6 of the electronic device 30_2 to be inspected and the terminal T5 of the electronic device 30_3 to be inspected are connected by the cable FC12.
[0052]
FIG. 10 is a schematic block diagram showing a configuration example of an inspection system according to the third embodiment of the present invention, and shows a relationship between components included in the inspection system of FIG. However, in the example of FIG. 10, the number of electronic devices to be inspected is expanded to n (n is a natural number). The same reference numerals in FIGS. 10 and 9 indicate the same components.
[0053]
As shown in FIG. 10, the electronic devices 30_1 to 30_n to be inspected and the input terminal and the output terminal of the electronic device 20a for inspection are cascaded in a ring shape. In addition, a connection setting signal for each connection switching circuit 302 is supplied from the inspection electronic device 20a to the electronic devices 30_1 to 30_n.
[0054]
The inspection system of FIG. 10 having the above-described configuration has the same configuration as the inspection system of FIG. 5 except that a plurality of electronic devices 30 to be inspected are connected in series. Therefore, the operation is almost the same as that of the inspection system of FIG. 5, and the same effect can be obtained.
[0055]
Further, the inspection system of FIG. 10 differs from the inspection system of FIG. 5 in the method of detecting a fault location in step ST107. That is, in the inspection system of FIG. 10, the connection of the connection switching circuit 302 corresponding to the signal path in which the abnormality is detected is changed for each of the electronic devices 30_1 to 30_n, and the feedback signals before and after the change are changed. Are compared with each other, and a failure location is specified according to the comparison result.
[0056]
For example, when a failure occurs in the signal path between the electronic devices 30_4 and 30_5, the value of the feedback signal changes even if the connection is changed in the connection switching circuit 302 of the electronic devices 30_1 to 30_4. However, when the connection is changed in the connection switching circuit 302 of the electronic device 30_5, the value of the feedback signal changes. This indicates that a failure has occurred in either the signal path connecting the programmable device of the electronic device 30_4 to its output terminal or the signal path connecting the input terminal of the electronic device 30_5 to the programmable device.
[0057]
As described above, according to the inspection system shown in FIG. 10, a plurality of electronic devices can be inspected at one time, so that the inspection time can be further reduced as compared with the inspection systems shown in FIGS.
[0058]
Note that the inspection system in FIG. 10 is a system in which a plurality of electronic devices to be inspected in the inspection system in FIG. 5 are connected in series. Similarly, for example, as shown in the block diagram in FIG. A configuration in which a plurality of electronic devices to be inspected in the inspection system of FIG. 8 are connected in series is also feasible.
[0059]
FIG. 11 is a schematic block diagram showing another configuration example of the inspection apparatus according to the third embodiment of the present invention, and the same reference numerals in FIGS. 11 and 8 indicate the same components. Further, the electronic devices 30a_1 to 30a_n have the same configuration as the electronic device 30a ′ in FIG.
As shown in FIG. 11, electronic devices 30a_1 to 30a_n to be inspected and input terminals and output terminals of an electronic device 20c for inspection are cascaded in a ring shape. Further, the control unit 10 supplies a connection setting signal to the connection switching circuit 302 to the inspection electronic device 20c and the inspection target electronic devices 30a_1 to 30a_n.
[0060]
The operation of the inspection system shown in FIG. 11 is substantially the same as that of the inspection system of FIG. 8 except for the method of detecting a failed portion in step ST107, and the same effect can be obtained. The method of detecting the failure location is the same as that of the above-described inspection system of FIG. That is, the connection of the connection switching circuit 302 corresponding to the signal path in which the abnormality is detected is changed for each of the electronic devices 30a_1 to 30a_n, and the values of the feedback signals before and after the change are compared. The failure location is specified according to the comparison result. Therefore, since a plurality of electronic devices can be inspected at a time, the inspection time can be further reduced as compared with the inspection systems of FIGS.
[0061]
Note that the present invention is not limited to the embodiment described above.
For example, the number of programmable devices in the electronic device described above may be one or more. In the case where there are a plurality of programmable devices, for example, one of them has the above-described test circuit, and the other programmable device has a simple circuit in which input signal pins and output signal pins are connected in a predetermined relationship. May be configured. This allows other programmable devices to be considered as wiring on the substrate, which is equivalent to the above-described inspection system. In addition, one of the plurality of programmable devices is virtually regarded as an electronic device for inspection to form an inspection circuit, and another programmable device is virtually included, including a programmable device of another electronic device. Even if the inspection circuit is configured by considering it as an electronic device to be inspected, it is equivalent to the above-described inspection system.
[0062]
The writing of the configuration data to the programmable device may be stored in a memory on the substrate as in the above-described electronic device. Alternatively, for example, the configuration data may be directly written from the control unit to the programmable device.
[0063]
【The invention's effect】
According to the present invention, a failure that has occurred in an electronic device including an integrated circuit whose circuit configuration can be changed according to supplied configuration data can be accurately detected with an inexpensive configuration.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating an example of a specific configuration of an inspection system according to a first embodiment of the present invention.
FIG. 2 is a schematic block diagram illustrating a configuration example of an inspection system according to the first embodiment of the present invention.
FIG. 3 is a flowchart for explaining the operation of the inspection system shown in FIG. 2;
FIG. 4 is a diagram for explaining a method of specifying a failure location.
FIG. 5 is a schematic block diagram illustrating another configuration example of the inspection system according to the first embodiment of the present invention.
6 is a flowchart for explaining the operation of the inspection system shown in FIG.
FIG. 7 is a schematic block diagram illustrating a configuration example of an inspection system according to a second embodiment of the present invention.
FIG. 8 is a schematic block diagram illustrating another configuration example of the inspection system according to the second embodiment of the present invention.
FIG. 9 is a diagram illustrating an example of a specific configuration of an inspection system according to a third embodiment of the present invention.
FIG. 10 is a schematic block diagram illustrating a configuration example of an inspection system according to a third embodiment of the present invention.
FIG. 11 is a schematic block diagram illustrating another configuration example of the inspection system according to the third embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Control part, 20, 20a, 20b, 20c, 30, 30 ', 30a, 30a', 30_1-30_n, 30a_1-30a_n ... Electronic device, 201,303 ... Interface part, 202 ... Output register, 203 ... Interrupt register , 204, 304: connection setting register, 205: empty register, 206: input register, 301: decoder, 302: connection switching circuit, PC: computer, CB: computer board, BD: wiring board, U1: programmable device, U2 ... Memory, T1-T6 ... Terminals, FC1-FC12 ... Cables.

Claims (12)

供給される構成データに応じて回路構成を変更することが可能な集積回路を含む電子装置の検査システムであって、
信号の入力端子と出力端子とを、設定された関係で接続する接続回路が構成された上記集積回路を含む第1の電子装置と、
設定された信号を出力端子から出力させる信号出力回路と、入力端子に入力される信号を帰還信号として出力する信号入力回路とが構成された上記集積回路を含む第2の電子装置と、
上記第1の電子装置および上記第2の電子装置の入力端子と出力端子とを互いに接続する配線と、
上記接続回路の接続を所定の接続関係に設定するとともに上記信号出力回路から所定の信号を出力させ、当該接続関係および当該出力信号に対応する上記信号入力回路の帰還信号に応じて、検査対象の電子装置の異常を検出する制御手段とを有し、
上記第1の電子装置または上記第2の電子装置の何れかに検査対象の電子装置を用いる、
電子装置の検査システム。
An inspection system for an electronic device including an integrated circuit capable of changing a circuit configuration according to supplied configuration data,
A first electronic device including the integrated circuit in which a connection circuit that connects a signal input terminal and an output terminal in a set relationship is configured;
A second electronic device including the integrated circuit, including a signal output circuit configured to output a set signal from an output terminal, and a signal input circuit configured to output a signal input to an input terminal as a feedback signal;
Wiring for connecting input terminals and output terminals of the first electronic device and the second electronic device to each other;
The connection of the connection circuit is set to a predetermined connection relationship and a predetermined signal is output from the signal output circuit, and the signal to be inspected is output according to the connection relationship and a feedback signal of the signal input circuit corresponding to the output signal. Control means for detecting an abnormality of the electronic device,
Using an electronic device to be inspected as either the first electronic device or the second electronic device;
Inspection system for electronic devices.
上記制御手段は、検査対象の電子装置の異常を検出した場合、少なくとも当該異常が検出された信号経路に対応する上記接続回路の接続を変更して、変更前と変更後の上記帰還信号を比較し、当該比較結果に応じて、異常を有した信号経路が検査対象の電子装置の入力端子または出力端子の何れにつながるかを特定する、
請求項1に記載の電子装置の検査システム。
When detecting an abnormality in the electronic device to be inspected, the control unit changes at least the connection of the connection circuit corresponding to the signal path in which the abnormality is detected, and compares the feedback signal before and after the change. And specifying, according to the comparison result, whether the signal path having the abnormality is connected to the input terminal or the output terminal of the electronic device to be inspected,
An inspection system for an electronic device according to claim 1.
上記制御手段は、上記接続回路の接続関係を設定するための制御信号を出力し、
上記第2の電子装置の上記集積回路には、上記制御手段の制御信号に応じた接続設定信号を出力する接続設定回路が構成され、
上記接続回路は、上記接続設定信号に応じた接続関係で入力端子と出力端子とを接続する、
請求項2に記載の電子装置の検査システム。
The control means outputs a control signal for setting a connection relationship of the connection circuit,
A connection setting circuit configured to output a connection setting signal according to a control signal of the control unit, in the integrated circuit of the second electronic device;
The connection circuit connects the input terminal and the output terminal in a connection relationship according to the connection setting signal,
An inspection system for an electronic device according to claim 2.
上記信号出力回路は出力信号を保持し、
上記信号入力回路は入力信号を保持し、
上記制御手段は、初期状態において、上記信号出力回路および上記信号入力回路に保持された初期信号を読み出し、当該読み出した初期信号と所定の初期信号との比較結果に応じて上記第2の電子装置の異常を検出する、
請求項2に記載の電子装置の検査システム。
The signal output circuit holds an output signal,
The signal input circuit holds an input signal,
The control means reads an initial signal held in the signal output circuit and the signal input circuit in an initial state, and outputs the second electronic device according to a comparison result between the read initial signal and a predetermined initial signal. Detect abnormalities of
An inspection system for an electronic device according to claim 2.
上記接続回路は、接続関係の設定信号を保持し、
上記制御手段は、初期状態において、上記接続回路に保持された初期信号を読み出し、当該読み出した初期信号と所定の初期信号との比較結果に応じて上記第1の電子装置の異常を検出する、
請求項2に記載の電子装置の検査システム。
The connection circuit holds a connection-related setting signal,
In the initial state, the control unit reads an initial signal held in the connection circuit, and detects an abnormality of the first electronic device according to a comparison result between the read initial signal and a predetermined initial signal.
An inspection system for an electronic device according to claim 2.
上記第1の電子装置または上記第2の電子装置の上記集積回路には、上記制御手段による信号の書き込みおよび読み出しが可能な信号保持回路が構成され、
上記制御手段は、上記信号保持回路に所定の信号を書き込み、当該書き込まれた信号を上記信号保持回路から読み出し、当該読み出された信号と所定の書き込み信号との比較結果に応じて電子装置の異常を検出する、
請求項2に記載の電子装置の検査システム。
In the integrated circuit of the first electronic device or the second electronic device, a signal holding circuit capable of writing and reading signals by the control unit is configured.
The control means writes a predetermined signal to the signal holding circuit, reads the written signal from the signal holding circuit, and controls the electronic device according to a comparison result between the read signal and a predetermined write signal. Detect abnormalities,
An inspection system for an electronic device according to claim 2.
上記第1の電子装置または上記第2の電子装置の上記集積回路には、上記制御手段から割り込み制御信号を入力した場合に、当該割り込み制御信号に応じた割り込み確認信号を出力する割り込み回路が構成され、
上記制御手段は、上記割り込み回路に割り込み制御信号を出力し、当該割り込み制御信号に応じた上記割り込み確認信号が返信されるか否かに応じて電子装置の異常を検出する、
請求項2に記載の電子装置の検査システム。
The integrated circuit of the first electronic device or the second electronic device includes an interrupt circuit that outputs an interrupt confirmation signal according to the interrupt control signal when the interrupt control signal is input from the control unit. And
The control means outputs an interrupt control signal to the interrupt circuit, and detects an abnormality of the electronic device according to whether or not the interrupt confirmation signal corresponding to the interrupt control signal is returned,
An inspection system for an electronic device according to claim 2.
検査対象となる複数の上記第1の電子装置と、一の上記第2の電子装置とを有し、
上記第2の電子装置と複数の第1の電子装置とがリング状に縦続接続された、
請求項1に記載の電子装置の検査システム。
A plurality of the first electronic devices to be inspected, and one second electronic device;
The second electronic device and the plurality of first electronic devices are cascaded in a ring shape,
An inspection system for an electronic device according to claim 1.
供給される構成データに応じて回路構成の変更が可能な集積回路を含む電子装置の検査方法であって、
入力端子と出力端子とが互いに接続された第1の電子装置または第2の電子装置の何れかを検査対象の電子装置とし、当該第1の電子装置の上記集積回路に、信号の入力端子と出力端子とを設定された関係で接続する接続回路を構成し、当該第2の電子装置の上記集積回路に、設定された信号を出力端子から出力させる信号出力回路と、入力端子に入力される信号を帰還信号として出力する信号入力回路とを構成するステップと、
上記接続回路の接続を所定の接続関係に設定するとともに上記信号出力回路から所定の信号を出力させ、当該接続関係および当該出力信号に対応する上記信号入力回路の帰還信号に応じて、検査対象の電子装置の異常を検出するステップと
を有する電子装置の検査方法。
An inspection method of an electronic device including an integrated circuit capable of changing a circuit configuration according to supplied configuration data,
Either the first electronic device or the second electronic device in which the input terminal and the output terminal are connected to each other is an electronic device to be inspected, and the integrated circuit of the first electronic device has a signal input terminal and a signal input terminal. A signal output circuit configured to output a set signal from the output terminal to the integrated circuit of the second electronic device, and a connection circuit configured to connect the output terminal to the output terminal in a set relationship; Configuring a signal input circuit that outputs a signal as a feedback signal;
The connection of the connection circuit is set to a predetermined connection relationship and a predetermined signal is output from the signal output circuit, and the signal to be inspected is output according to the connection relationship and a feedback signal of the signal input circuit corresponding to the output signal. Detecting an abnormality in the electronic device.
検査対象の電子装置の異常を検出した場合、少なくとも当該異常が検出された信号経路に対応する上記接続回路の接続を変更して、変更前と変更後の上記帰還信号を比較し、当該比較結果に応じて、異常を有した信号経路が検査対象の電子装置の入力端子または出力端子の何れにつながるかを特定するステップを有する、
請求項9に記載の電子装置の検査方法。
When an abnormality of the electronic device to be inspected is detected, at least the connection of the connection circuit corresponding to the signal path in which the abnormality is detected is changed, and the feedback signal before and after the change is compared. According to the method, the method has a step of identifying which of the input terminal and the output terminal of the electronic device to be inspected has an abnormal signal path,
An electronic device inspection method according to claim 9.
初期状態において、上記信号出力回路に保持された出力信号の初期値および上記信号入力回路に保持された帰還信号の初期値を読み出し、当該読み出した初期信号と所定の初期信号との比較結果に応じて上記第2の電子装置の異常を検出するステップを有する、
請求項10に記載の電子装置の検査方法。
In the initial state, the initial value of the output signal held in the signal output circuit and the initial value of the feedback signal held in the signal input circuit are read, and the read initial signal is compared with a predetermined initial signal. Detecting the abnormality of the second electronic device by
An electronic device inspection method according to claim 10.
上記集積回路に回路を構成するステップにおいて、上記第1の電子装置または上記第2の電子装置の上記集積回路に、信号の書き込みおよび読み出しが可能な信号保持回路を構成し、
上記電子装置の異常を検出するステップにおいて、上記信号保持回路に所定の信号を書き込み、当該書き込まれた信号を上記信号保持回路から読み出し、当該読み出された信号と所定の書き込み信号との比較結果に応じて電子装置の異常を検出する、
請求項10に記載の電子装置の検査方法。
In the step of configuring a circuit in the integrated circuit, a signal holding circuit capable of writing and reading a signal is configured in the integrated circuit of the first electronic device or the second electronic device;
In the step of detecting an abnormality of the electronic device, a predetermined signal is written to the signal holding circuit, the written signal is read from the signal holding circuit, and a comparison result between the read signal and a predetermined write signal Detecting the abnormality of the electronic device according to the
An electronic device inspection method according to claim 10.
JP2002177539A 2002-06-18 2002-06-18 System and method for inspecting electronic apparatus Pending JP2004020445A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002177539A JP2004020445A (en) 2002-06-18 2002-06-18 System and method for inspecting electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002177539A JP2004020445A (en) 2002-06-18 2002-06-18 System and method for inspecting electronic apparatus

Publications (1)

Publication Number Publication Date
JP2004020445A true JP2004020445A (en) 2004-01-22

Family

ID=31175549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002177539A Pending JP2004020445A (en) 2002-06-18 2002-06-18 System and method for inspecting electronic apparatus

Country Status (1)

Country Link
JP (1) JP2004020445A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117148018A (en) * 2023-10-27 2023-12-01 南方电网数字电网研究院有限公司 Function test system and method for power distribution module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117148018A (en) * 2023-10-27 2023-12-01 南方电网数字电网研究院有限公司 Function test system and method for power distribution module
CN117148018B (en) * 2023-10-27 2024-03-26 南方电网数字电网研究院有限公司 Function test system and method for power distribution module

Similar Documents

Publication Publication Date Title
US6425101B1 (en) Programmable JTAG network architecture to support proprietary debug protocol
US7707466B2 (en) Shared latch for memory test/repair and functional operations
KR20030022780A (en) System and method for testing signal interconnections using built-in self test
JP2002267721A (en) Device and method for testing lsi mixed with ram built in cpu
JP3972089B2 (en) Semiconductor memory test board, test method, and manufacturing method
WO1999066409A1 (en) Verification of compatibility between modules
US7979760B2 (en) Test system for conducting parallel bit test
US6728822B1 (en) Bus bridge circuit, information processing system and cardbus controller
JP3031883B2 (en) Inspection board capable of jointly inspecting integrated circuit devices operating in a merged data output mode and a standard operation mode
US5940783A (en) Microprocessor and method of testing the same
CN110570897B (en) Memory detection system, memory detection method and error mapping table establishing method
JP2018190751A (en) Semiconductor device and semiconductor device test method
JP5067266B2 (en) Integrated circuit board with JTAG function
JP2004020445A (en) System and method for inspecting electronic apparatus
US20080028104A1 (en) Semiconductor device and operation control method of semiconductor device
JPWO2008053526A1 (en) Printed board connection test apparatus and method
TW201603034A (en) Method for testing array fuse of semiconductor apparatus
KR101948152B1 (en) Apparatus and method for testing memory module
JP2877505B2 (en) LSI mounting board and data processing device
KR100270967B1 (en) System for monitoring data and address signal
JP6435884B2 (en) Information processing apparatus and abnormality detection method
KR20020017278A (en) Self test circuit of semiconductor memory
KR960035039A (en) Pin connector connection state inspection device and method
JP2002022806A (en) Inspection apparatus for circuit board
JP2005078603A (en) Test method of data processor