JP2004007982A - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP2004007982A JP2004007982A JP2003150167A JP2003150167A JP2004007982A JP 2004007982 A JP2004007982 A JP 2004007982A JP 2003150167 A JP2003150167 A JP 2003150167A JP 2003150167 A JP2003150167 A JP 2003150167A JP 2004007982 A JP2004007982 A JP 2004007982A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- clamp
- circuit
- power
- clamp capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Rectifiers (AREA)
Abstract
【課題】DC送電などに用いられるDC−AC電力変換装置のクランプ型スナバ回路の電力損失の低減と小型化、低コスト化。
【解決手段】自己消弧機能を有する半導体スイッチング素子を直列接続したスイッチ群により高電圧の半導体スイッチ装置を構成し、前記半導体スイッチング素子の両端にそれぞれスナバ回路を設けた半導体スイッチ装置において、前記スナバ回路は半導体スイッチング素子の両端にダイオードとクランプコンデンサの直列回路を接続し、前記クランプコンデンサの両端に、クランプ電圧を超えると電流を流す特性をもつ非線形抵抗回路を並列に接続し、前記クランプ電圧は1ステージ分のオフ時の電圧より高くすることを特徴とした。
【選択図】 図3
【解決手段】自己消弧機能を有する半導体スイッチング素子を直列接続したスイッチ群により高電圧の半導体スイッチ装置を構成し、前記半導体スイッチング素子の両端にそれぞれスナバ回路を設けた半導体スイッチ装置において、前記スナバ回路は半導体スイッチング素子の両端にダイオードとクランプコンデンサの直列回路を接続し、前記クランプコンデンサの両端に、クランプ電圧を超えると電流を流す特性をもつ非線形抵抗回路を並列に接続し、前記クランプ電圧は1ステージ分のオフ時の電圧より高くすることを特徴とした。
【選択図】 図3
Description
【0001】
【発明の属する技術分野】
この発明は、電力系統などにおいて交流/直流変換や直流交流変換に用いられる電力変換装置の構成に関する。
【0002】
【従来の技術】
図23、24は、特開平9−275674号公報などに示された電力変換装置の例で、スイッチング素子を直列に接続した場合の1ステージあたりの構成を示したものである。図において、100はスイッチング素子、102はクランプダイオード、103はクランプコンデンサ、105はゲート制御回路、108は光ファイバ、109は放電抵抗、110は放電制御回路、111は放電スイッチング素子である。次に動作を説明する。図のような構成のステージを直列接続する場合において、スイッチング素子1の両端には、以下の2つの原因から過電圧が発生することは一般に知られている。1つは、多数個の直列接続されたスイッチング素子1のターンオンまたはターンオフ時刻のばらつきによるものであり、例えばタ−ンオンの時には遅くオンする素子に、ターンオフのときには早くオフする素子に過電圧が印加される。2つめは、回路のインダクタンスのサージネルギーによるものであり、主にターンオフのときにインダクタンスの逆起電力によって全段に共通に過電圧が印加される。図22に示された構成において、クランプダイオード102、クランプコンデンサ103、放電抵抗109、放電制御回路110、放電スイッチング素子111はクランプ型のスナバ回路を構成しており、以下その動作を説明する。先に述べた過電圧が発生すると、その電圧は、クランプコンデンサ103に流れ込みスイッチング素子の両端にかかる電圧の上昇を食い止める。クランプコンデンサ103に流入した電荷はクランプダイオード2によって逆流することを防止される。このときクランプコンデンサ103の電圧は一時的に上昇することになる。クランプコンデンサ103の電荷は、放電制御回路110から出力される信号によってスイッチングされる放電スイッチング素子111によって放電抵抗109を通して放電される。これにより、クランプコンデンサ103の電圧は、ある一定の値まで低下される。この一定の値を各直列ステージにおいて合わせておけば、サージエネルギーが流入しても、過大な電圧がスイッチング素子1にかかることはない。このようなクランプ型のスナバ回路(特公平7−83617号公報)の利点は、流入したサージエネルギーのみが損失として消費されることにあり無駄がない。図23に示されるようなC−R−Dスナバ回路では、クランプコンデンサ103を全印加直流電圧を直列数で除した値まで充放電する損失が前記サージエネルギーと加わり放電抵抗109にて消費されるから、装置の効率が高くできないという問題があることは広く知られている。
【0003】
【発明が解決しようとする課題】
従来の技術においては、クランプコンデンサ103を放電するために放電スイッチング素子111が用いられており、放電制御回路110が複雑になってしまう。つまり、クランプコンデンサ103の電圧は一定の電圧値になるまで放電されなければならないから、その値の検出回路や電圧比較回路が必要となる。また、そのような回路を動作させるための安定化電源回路が必要になる。さらに、放電スイッチング素子111のゲート電圧はオン・オフするに見合った値を変化する必要があるから、駆動電力も大きくなり前記安定化電源回路の容量も大きくなってしまう。電圧比較回路などの能動型の回路を設ける場合には、スイッチング等によって発生するノイズが乗り易いなどの問題があり、信頼性が低下する恐れもある。
【0004】
本発明においては、前記のような問題点を解決するために為されたものであり、クランプ型スナバ回路の構成を簡略化し、また小型化・安定化することを目的とする。
【0005】
【課題を解決するための手段】
本発明の請求項1にかかわる電力変換装置は、自己消弧機能を有する半導体スイッチング素子を直列に接続したスイッチ群により1アームを構成し、当該アームを少なくとも2つ以上組み合わせることにより高電圧の半導体スイッチ装置を構成し、
前記半導体スイッチング素子の両端にそれぞれスナバ回路を設けた半導体スイッチ装置において、前記スナバ回路は半導体スイッチング素子の両端にダイオードとクランプコンデンサの直列回路を接続し、前記クランプコンデンサの両端に、クランプ電圧を超えると電流を流す特性をもつ非線形抵抗回路を並列に接続し、前記クランプ電圧は1ステージ分のオフ時の電圧より高くすることを特徴とするものである。
【0006】
【発明の実施の形態】
実施の形態1
図1は、電力系統などにおいて交流から直流に、または直流から交流に交換する電力変換装置の基本構成を示す図である。1a〜1fは直列バルブで、夫々直列接続された複数の半導体スイッチング素子を備えている。各直列バルブ1a〜1fを、ここではアームと呼ぶ。図2は、直列バルブ1a〜1fの内部回路を、直列接続の1段分だけ示したものである。
【0007】
2はGCT(Gate Comutated Thyrieter)などの半導体スイッチング素子、3はダイオードである。半導体スイッチング素子としては、GCTの他にGTO、IGBT、SIT、FET、バイポーラトランジスタ等の自己消弧機能を有する半導体スイッチング素子が同様に使用できる。AC側からDC側に電力を供給する場合は、主にダイオード3を通して整流素子として各直列バルブが機能し、全体として3相の整流器を構成する。AC電圧より高いDC電圧を得たい場合には、例えばV−W電圧が正の場合に、1bバルブのGCTを導通させ、1aのダイオードと1bのGCTとで短絡回路を構成することによって、AC側が持つインダクタンス(図示しない)に電磁エネルギーを貯え、その後開放することにより、AC電圧に電磁エネルギーを重畳する形式でDC側に送電する。このような動作により、昇圧型の整流器が実現できる。これらの動作は従来から広く知られているものである。次に、DCからACに変換する場合には、おおまかには、各直列バルブの垂直接続間では導通位相を180℃ずらし、またV、W、Uに接続されたそれぞれのバルブは120度づつ位相をずらして運転することにより、AC側に3相の交流電力を供給することができる。このときには、導通する時間幅のdutyを変化することによって、AC側への送電電力量を制御することができる。最近では、高調波対策のために、1つのバルブの導通時間内にさらにスイッチングによりPWM動作をさせ、AC側に供給される変換器の電圧波形を少しでも正弦波に近づけるような動作をさせているものもある。
【0008】
このような電力変換装置は例えばDC送電システムなどで電力を双方向にやりとりする場合などに有効であるが、電圧が数10kVとなることが一般的なため、直列バルブ1は図3に示すように、多数の素子を直列接続することによって高電圧化されている。図3は本発明の実施の形態1のスナバ回路を含む図である。図3において、11は直列接続の単位となる直列ステージ、10はクランプ型のスナバ回路、12は駆動用ゲート回路、4はスナバ用ダイオード、5はクランプコンデンサ、6抵抗などのインピーダンス素子、7は非線形抵抗素子であるゼナダイオード、8は抵抗、9はIGBTなどの半導体制御素子、13は光ファイバなどの信号入力である。なお、半導体制御素子9は図においてはIGBTを例にとって示しているが、バイポーラトランジスタ、FETなどの制御端子への電圧により電流を制御できる素子であれば同じ効果となる。14は直列バルブ1つ当たりに直列に存在するインダクタンスである。ゼナダイオード7は半導体制御素子9の高電圧側(N型半導体素子の場合)の主電極(ドレイン、コレクタなど)と制御電極(ゲート、ベースなど)との間に接続され、抵抗8は低電圧側主電極(ソース、エミッタなど)と制御電極との間に接続されている。半導体制御素子9はアナログ増幅器として動作し、ゼナダイオード7の電圧−電流特性を出力側主電極間に増幅して伝え、大電流の出力を可能にしている。さらにインピーダンス素子6を直列に接続することにより、放電の動作開始電圧と電圧−電流傾斜を任意に設定できるという利点がある。また放電電流の出力端子が電圧検出用のゼナダイオードの一端であるため、クランプコンデンサがゼナ電圧以下に過剰に放電されることが決してないという利点もある。これは、無駄な充放電による電力効率の低下を生じないことを保証している。
【0009】
図4、5は、1ステージ当たりの構成とクランプ回路の動作を示したものであり、15はn段の直列バルブのステージ1段当たりに置き換えたインダクタンスである。特にターンオフ時においては、インダクタンス15のもっているサージエネルギーとターンオフずれにより流入する電力分の電荷がCsに流入することになる。この電荷によって上昇する。電圧ΔVは以下のようになる。
【0010】
【数1】
【0011】
(ここで、τは直列ステージ間の時間のずれ、Ioはオフ時の電流)
クランプコンデンサCsへの流入電荷Qは、
Q=ΔVCs・・・・(2)
となる。従って、この電荷Qが、再びQが流入してくる時間までの間に放出しておくことにより、クランプコンデンサ5の充電電圧Vsの値は定常になる。制御素子9のゲートはゼナ電圧Vzの値を有するゼナダイオードを通して接続されており、制御素子9の両端がVzを越えるとゼナダイオード7に電流が流れ、抵抗8に電圧が発生するため制御素子9に電流が流れる。このような構成にしておくと制御素子9の両端はVzがアナログ的に増幅されるので、いつでもVz近傍に留まることになる。その結果図5に示したように、Vsとisとの動作領域は図中の矢印で示され、1ステージ分のオフ時電圧Voから電荷Qによって△V上昇した場合、平均的には、インピーダンス素子6の両端にはVo+△V/2−Vzの電圧かかることになる。このように、Csの電荷の放電回路にゼナダイオード7とIGBTとで構成されたアナログ電圧増幅器を用いることにより、一般的には電力容量の小さいゼナダイオードを用いて大きな容量の電圧クランプ素子を形成できる。図ではVzがVoよりも小さくなるよう選定してあるが、このメリットは以下のようになる。まず、電荷Qが全く流入しない条件や小さい条件の場合、Vo−Vz分の電圧によって電流が抵抗6に流れるため、1ステージのオフ時インピーダンスを低下させバルブ内でのオフ状態の分圧均等化に役立つ。加えて、例えば、Voは一般に2kV以上が選定されるが、高圧のゼナダイオードは高価である。VzをVoより小さくすればゼナダイオード7の選択の幅も広がる。次にデメリットとして考えられる点は、Qが流入しない場合や小さい場合でも必ず抵抗6と制御素子9とで損失が発生する点である。この損失を避けるためにはVzをVoに一致させるかもしくは多少Voよりも大きく設定することも可能である。そうすることにより、インピーダンス素子6の値を十分に小さくしても無駄な損失が発生しないから、より多くの電荷を放出でき、Qが大きな場合にでも対応可能になる。
【0012】
このような動作により、無駄な損失をできる限り小さくしながらも、スイッチング素子2の破壊を確実に抑えることができるから、装置の信頼性が確実に向上する。
【0013】
図4、5の説明では、ゼナダイオード7による全圧Vzをアナログ的に制御素子9で増幅する形式を採っているが、ゼナダイオードに換わり、アレスタやバリスタなどの定電圧半導体(非線形素子)であっても同じ効果を奏する。
【0014】
実施の形態2
図6に示すように、半導体制御素子9を用いずに大容量のゼナダイオードやアレスタやバリスタなどの非線形抵抗素子90を直接接続しても同じ効果を奏する。
【0015】
実施の形態3
制御素子9の耐圧が十分に高くない場合には、図7(a)、7(b)に示したようにアナログ増幅部分を2段直列にして構成してもよい。そうすることによって、IGBTの耐圧はIGBT9aと9bの耐圧の和となるので、十分に高い耐圧が得られる。また、図7bに示すように、クランプコンデンサ5およびインピーダンス素子6を含めた部分を2段直列接続してもよい。これにより、低耐圧のクランプコンデンサを利用でき、コスト低減が可能になる。
【0016】
このような構成によって、いずれも低耐圧の安価な素子で確実なクランプ機能を持たせることができ、スイッチング素子2の電圧破壊を防止することができる。
【0017】
実施の形態4
次に、この発明の実施の形態4について説明する。既に説明しているクランプコンデンサ5の流入電荷Qは、例えば事故時の短絡電流などによってIoが跳ね上がった場合には非常に大きくなるため、△Vを小さく抑えてスイッチング素子2の破壊を抑えるためにはクランプコンデンサ5の容量を大きくする必要がある。しかし、これは装置の大型化を招いてしまう。そのため、過渡的にクランプコンデンサ5の働きの一部を分担するものが必要となる。図8、9はそれに対応できる構成を示しており、クランプコンデンサ5の働きを半導体制御素子9に分担させるものである。一般にIGBTなどの素子は、瞬時的にはかなり大きな電流を流せることが知られている。例えば、VzをVoに等しくもしくは高く設定して、インピーダンス素子6を小さく設定すると、十分な電流が過渡的にも流せる。しかし、このときの過渡的な損失はほとんどが制御素子9によって損失されるため、過渡的に内部の温度上昇が激しくなる。それによりハンダ疲労などの問題によって、制御素子9が破壊することが懸念される。そのため、通常は急激な損失を半導体にて行なわせるのは注意する必要がある。図8、9はその問題を解決するものであり、クランプコンデンサ5の一方から制御素子9に直接コンデンサ22(Cp)にて接続される経路を設けている。動作を説明する。ターンオフ直前にはCp22にもやはりほぼVoが印加されているのは簡単に理解できる。半導体スイッチング素子2のターンオフによって、Qの電荷がスナバ回路に流れ込むと、Qの一部がCp22に分流する。それにより制御素子9の制御端子にはIo*Cp/Cs*Rg(Rgはゲート抵抗8の抵抗値)の電圧が印加される。それにより、制御素子9は急速に電圧が低下し(図9(b)のV9)、抵抗6に大きな電圧が印加される。それにより、抵抗6に大電流が流れ、Qの一部を受け持つことができる。それによって、クランプコンデンサ5に流入する電荷が抑制され、クランプコンデンサ5の電圧上昇が抑えられる。その結果、小さなクランプコンデンサ5でも△Vが抑えられる。この場合、制御素子9のゲート電圧はQが大きいほど(Ioが大きいほど)大きくなるから、Ioが大きいほどインピーダンス素子6には大きな電流が流れ、当然制御素子9の電圧はより小さくなり、最大時はスイッチングに近い形式にもなり得る。その結果、制御素子9と抵抗6との過渡状態での損失分担が変化し、Ioが大きいほど制御素子9での損失分担が小さくなる。それによって、制御素子9の過渡的な損失は一定量に抑えられ、ハンダ疲労などが生じにくくなる。
【0018】
このような構成により、過渡的には大電流がインピーダンス素子6に流れ、クランプコンデンサ5の電圧上昇を抑えるから、クランプコンデンサ5の値を小さく設定でき、コスト低減および小型化が実現できる。また、制御素子9の信頼性も向上する。
【0019】
実施の形態5
これまで説明した実施の形態においては、ゼナダイオード7は高電圧用のものが必要となっていた。しかし、高電圧のゼナダイオードは一般に高価である。本発明の実施の形態5はこの問題点を解決するものであり、図10(a)、10(b)に示している。図10(a)において、分圧抵抗16aと16bとで分圧された電圧が低電圧ゼナ70に入力され、制御素子9のゲートに導かれている。ゼナ電圧は制御素子9のしきい値より十分に大きく選んであるから、Vgの電圧がゼナ電圧を越えるとIGBT8は電流が流れる。すなわち、Vdの電圧が、Vz*(R1+R2)/R2の大きさになると制御素子9に電流が流れることになる。従って、Vdは常にVz*(R1+R2)/R2の大きさにクランプされていることになり、高圧のゼナダイオードを挿入しているこれまでの実施の形態と同じ効果を奏する。
【0020】
このような構成によって、高価な高電圧のゼナダイオ−ド使用する必要がないので、装置全体のコストが大幅に低下できる。
【0021】
図10(b)は、分圧器としてコンデンサと抵抗との並列回路を用いた例である。図に示したように、並列接続されている時定数を一致させることにより、全周波数域において優れた分圧性能を示すことは一般的によく知られている。すなわち、C1R1=C2R2とすれば、Vg=Vd*R2/(R1+R2)となる。このような構成によって、aの場合と同様に装置全体のコストが大幅に低下できると共に、分圧器が全周波数域において優れた特性を示すので信頼性が高くなるという効果がある。
【0022】
実施の形態6
次に、この発明の実施の形態6について説明する。目的は実施の形態4と同じである。既に説明しているQは、例えば事故時の短絡電流などによってIoが跳ね上がった場合には非常に大きくなるため、△Vを小さく抑えてスイッチング素子2の破壊を抑えるためにはクランプコンデンサ5の容量を大きくする必要がある。しかし、これは装置の大型化を招いてしまう。そのため、過渡的にクランプコンデンサ5の働きの一部を分担するものが必要となる。図11、12はそれに対応できる構成を示している。一般にIGBTなどの素子は、瞬時的にはかなり大きな電流を流せることが知られている。例えば、VzをVoに等しくもしくは高く設定して、インピーダンス素子6を小さく設定すると、十分な電流が過渡的にも流せる。しかし、このときの過渡的な損失はほとんどが制御素子9によって損失されるため、過渡的に内部の温度上昇が激しくなる。それによりハンダ疲労などの問題によって、制御素子9が破壊することが懸念される。そのため、通常は急激な損失を半導体にて行なわせるのは注意する必要がある。図11はその問題を解決するものである。分圧器はC1R1>C2R2となるように選定してあり、C1/C2>R2/R1と選んでいくことにより、定常状態では半導体制御素子9の制御端子電圧Vg=Vd*R2/(R1+R2)で決まり、過渡的にはVg=Vd*C1/(C1+C2)で決まるようになる。その結果、定常状態では、制御素子9の両端はVz*(R1+R2)/R2でクランプされ、過渡状態ではVz*(C1+C2)/C1でクランプされる。その結果、図にあるように、過渡状態では、インピーダンス素子6に大きな電流が流れ、Qの一部をインピーダンス素子6に分流させるため、クランプコンデンサ5の電圧上昇が抑えられ、容量値を小さく選定できる。また、制御素子9の電圧はVz*(C1+C2)/C1まで低下しているので、過渡的な損失が小さくなりハンダ疲労などが生じにくくなる。
【0023】
このような構成により、過渡的には大電流がインピーダンス素子6に流れ、クランプコンデンサ5の電圧上昇を抑えるから、クランプコンデンサ5の値を小さく設定でき、コスト低減および小型化が実現できる。また、制御素子9の信頼性も向上する。
【0024】
実施の形態7
次に第7の実施の形態について説明する。本実施の形態の目的は、クランプコンデンサ5に蓄えられた電荷をこれまでに説明してきた制御素子9を用いずに放電させることにある。制御素子9を設置することにより、新たな面積が必要となるため、大型になったり、高コスト化になったりする。図13、14は、これを解消するための実施の形態であり、クランプダイオードに並列に逆流放電スイッチ19(SWA)が挿入されている。また、ゲート回路からの出口には電流制御素子であるゲートインピーダンス素子20が接続されている。さらに、半導体スイッチング素子2には電圧制御型のIGBT2aが接続されている。図13、14に示すように、オフ状態においては、逆流放電スイッチ19が導通状態になるよう制御されている。クランプコンデンサ5の電圧が上昇し、ゼナダイオード7の電流が増加すると、抵抗18の両端の電圧が増加する。それにより、抵抗18の両端はIGBT2aのゲート・ソース間に接続されているため、IGBT2aは電流を流そうとする。それにより、クランプコンデンサ5の電荷は逆流放電スイッチ19、IGBT2aを通って放電する。抵抗などで構成される電流制限素子20の意味を説明する。電流制限素子20がないと、Vgateの電圧はIGBT2aがオフ状態ではゼロになっているため、抵抗18の両端に電圧が発生してもIGBT2aのゲートには電圧がかからない。それは、ゼナダイオード7を流れる電流がゲート回路に逆流するからである。この逆流を抑制して、所定の電圧が抵抗18に発生するようにするためのものが抵抗電流制限素子20である。電流制限素子20を抵抗18よりも少なくともあまり小さくない値に選定しておけば、抵抗18の両端に発生した電圧はほとんどVgateに伝達されるから、前記説明した動作が実現できる。しかしながら、ゲート回路の出力側に抵抗が接続されているから、ゲート電圧の立ち上がり、立ち下がり波形は当然緩やかになる。
【0025】
このような構成することによって、実施の形態6まで用いられてきた半導体制御素子9が不要となるので、装置が小型になり、またコストが大幅に低減できる。なお、今回新たに設けた逆流放電スイッチ19の電流は極めて小さく、損失もほとんど発生しないから、寸法やコストを増加させる要因にはならない。
【0026】
実施の形態8
図15、16は実施の形態8について説明している。実施の形態8では新たにゲート高速化スイッチ21を設けており、半導体スイッチング素子のゲート電圧VgateがHになっている時間はSWB21が導通状態になっているよう制御されている。この構成は先の実施の形態7の問題点である、Vgateの電圧が緩やかになることを解決するものである。それにより、IGBT2aのターンオン、ターンオフ速度が高速化され、スイッチング損失が低減される。VgateがHになっている間は、ゲート高速化スイッチ21が導通しているので、Vgateには急峻に電圧が印加される。一方、IGBT2aのオフ状態では、ゲート高速化スイッチ21がオフしているので、ゼナダイオード7に流れる電流が電流制限素子20で逆流を阻止されるので、安定にVgateが印加される。
【0027】
このような構成にすることによって、IGBT2aのゲート立ち上がり、立ち下がりが高速化され、スイッチング損失が低減し、また、実施の形態9までに必要となっていた制御素子9が不要となるので、損失が小さく小型で低コストの装置が実現できる。
【0028】
実施の形態9
次に実施の形態9について説明する。実施の形態9〜11は、送電側と受電側にそれぞれAC−DC、DC−AC変換装置を接続し、電力の送電を行なうシステムにおける電力変換装置の初期動作に関するものである。図17、18、19は、実施の形態9を説明するもので、図17はシステム全体の構成図、図18は図17におけるスイッチングアームS1〜S8の内部構成図、図19はシステム全体の初期動作説明図である。図において、同じ番号はこれまで説明したものと同じ意味を有している。図においては単相の電力変換装置を2つ接続したDC送電システムを示しており、50は送電側の交流電源、40は投入スイッチSWX、41は、送電側電源インダクタンス、31は送電側DCコンデンサ、32は送電線のインダクタンス成分、30は受電側DCコンデンサ、33は受電側変換装置のインダクタンス成分、51は送電側変換装置のインダクタンス成分である。インダクタンス成分33、51はいずれも各アームが持っているものを等価的に含んだ値で示してある。また、各アームは代表的に2直列の半導体スイッチング素子(GCT)で示している。また、スナバ回路は、実施の形態1のタイプのものを代表して示しているが、他の構成でも同じような効果となる。また、電力変換装置は3相でもよく、また3レベルで方式も同じ効果を奏する。
【0029】
クランプ型のスナバ回路の問題点として以下が挙げられる。クランプ型のスナバ回路は、これまでに説明したように電荷Qの流入分のみを休止期間中に消費するから、無駄な電力損失は少なく、そのため、クランプコンデンサ5を大きく設定することが容易である。しかし、クランプコンデンサ5を大きく設定した場合、例えば変換器のスタート時などには、クランプコンデンサの電圧はゼロであるため、各アームの導通と共に、スナバコンデンサの充電電流が流れ、それによってクランプコンデンサの電圧が跳ね上がり、GCTを破壊してしまう可能性がある。例えば、Vdcが所定の値に充電された後で、受電側変換装置を動作し始めると、例えばS5が導通するとS8のクランプ回路に充電電流が流れ、クランプコンデンサ5の電圧はインダクタンス33との共振によって、最大2*Vdcまで上昇してしまう。この電圧がGCTの耐圧を超えるとGCTは当然破壊に至る。また、このとき流れる電流は過大であるため、ノイズを発生したり、またGCTを破壊したりする恐れもある。従って、クランプ型のスナバ回路は、いかに安定にクランプコンデンサ5の電圧を定常値に持っていくかが、ひとつの課題となる。本実施の形態はそれを解決するものであり、例えば時刻toにて送電側の投入スイッチ40がオンすると、整流回路として働く図の左側のAC−DC変換器は送電線に徐々に直流電圧を充電し始める。このとき、受電端のDCコンデンサ30の立ち上がる速度は、送電線のインダクタンス32、送電側変換器のインダクタンス51、送電側の交流インダクタンス41などと、送電・受電側のDCコンデンサから決まる。図19に示すように受電側の変換装置は、受電側のDCコンデンサの電圧が立ち上がる途中で複数回変換動作を行なうように高い周波数で制御されている。このような動作によって、受電側変換装置のクランプコンデンサ5には複数回に分割して電圧が充電されるようになる。それによって、クランプコンデンサ5の電圧が過大に跳ね上がることがなくなる。受電側DCコンデンサ電圧が所定の値になった点で、正常の変換周波数動作に移行することによって、所定の周波数の交流電圧を需要家に供給することができる。
【0030】
このような構成によって、送電側を投入時にクランプコンデンサ5の電圧が跳ね上がることを抑制でき、GCT素子の信頼性を向上させることができる。それにより、DC送電システムの安定性・信頼性が大幅に向上する。
【0031】
なお、実施の形態9では、周波数を増加した形で変換動作を実施することにより、クランプコンデンサの電圧を準静的に増加させたが、例えば周波数を一定にして高周波PWMをしても、同様の効果を奏するが、受電側DCコンデンサの立ち上がりが変換周波数に近くなった場合には、意味をなさないことはいうまでもない。
【0032】
実施の形態10
次に実施の形態10について説明する。実施の形態9においては、受電側のDCコンデンサの電圧が上昇する際、受電側の変換装置の動作を既に開始したが、その場合、単に周波数を増加した構成では、需要家に高周波の交流が供給されてしまい、問題がある。実施の形態10ではこの問題を解決するものであり、図20に示すように時刻to以降にスイッチングを行なうアームは受電側コンデンサの電圧上昇期間中にS5とS7とを同じ位相で、S6とS8とを同じ位相で複数回導通させる。それにより、需要家には一切電圧が伝達されずにクランプコンデンサ5の充電を行なうことができる。クランプコンデンサ5の電圧は実施の形態12と同様準静的に上昇するから、クランプコンデンサ5の電圧が過大に跳ね上がることがなくなる。受電側DCコンデンサ電圧が所定の値になった点で、正常の変換周波数動作に移行することによって、所定の周波数の交流電圧を需要家に供給することができる。
【0033】
このような構成によって、送電側の投入時にクランプコンデンサ5の電圧が跳ね上がることを抑制でき、GCT素子の信頼性を向上させることができる。それにより、DC送電システムの安定性・信頼性が大幅に向上する。
【0034】
実施の形態11
次に、実施の形態11について説明する。実施の形態9、10は送電側が投入時にクランプコンデンサ33の値を準静的に定常値に達するように制御したが、送電側と受電側で投入のタイミングを合わせるなど投入条件に制約がでるため、システムとしての自由度を損ねてしまう。本実施の形態ではその問題を解決する。図21、図22において、Vdcが立ち上がってしまってから、変換器はS5、S7およびS6、S8とが、短い時間だけ導通する。受電側変換器のインダクタンス33とクランプコンデンサ5との共振周期Tの半分の時間で、前述のようにクランプコンデンサ5の電圧が2Vdcまで上昇しようとするので、この導通時間はT/2より十分に短く設定する。T/2より十分に短い値に導通時間を設定すれば、インダクタンス33に十分なエネルギーが充電されないから、オフ時にクランプコンデンサ5の跳ね上がる電圧は小さく抑えられる。例えば、インダクタンス33に蓄えられるエネルギーが、丁度クランプコンデンサ5の電圧を定常値になるように導通時間を設定することも可能である。仮に、導通時間が正確でなくても、T/2より十分に短ければ、少なくとも複数回のこの動作の繰り返しで、必ず定常値に到達する。
【0035】
このような構成によって、受電側のDCコンデンサ30の電圧が完全に立ち上がってしまったあとでも、クランプコンデンサ5の電圧を跳ね上げることなく定常値に持っていけるので、システム自由度が高く、安定性・信頼性の高いDC送電システムが実現できる。
【0036】
【発明の効果】
本発明の請求項1にかかわる電力変換装置においては、自己消弧機能を有する半導体スイッチング素子を直列に接続したスイッチ群により1アームを構成し、当該アームを少なくとも2つ以上組み合わせることにより高電圧の半導体スイッチ装置を構成し、前記半導体スイッチング素子の両端にそれぞれスナバ回路を設けた半導体スイッチ装置において、前記スナバ回路は半導体スイッチング素子の両端にダイオードとクランプコンデンサの直列回路を接続し、前記クランプコンデンサの両端に、クランプ電圧を超えると電流を流す特性をもつ非線形抵抗回路を並列に接続し、前記クランプ電圧は1ステージ分のオフ時の電圧より高くすることを特徴としたので、安定でかつ回路構成が簡単、かつ無駄な損失をできる限り小さくしながらも、半導体スイッチング素子の破壊を確実に抑えることができる効果があり、装置の信頼性が向上する。
【図面の簡単な説明】
【図1】従来および本発明の電力変換装置の基本的構成を説明するための図である。
【図2】本発明の電力変換装置の主スイッチ部の構成を説明するための図である。
【図3】本発明の電力変換装置の1アームの構成を示した回路図である。
【図4】本発明の第1の実施の形態の構成を説明するための図である。
【図5】本発明の第1の実施の形態の動作を説明するための図である。
【図6】本発明の第2の実施の形態の構成を示す回路図である。
【図7】本発明の第3の実施の形態の構成を示す図である。
【図8】本発明の第4の実施の形態の構成を示す図である。
【図9】本発明の第4の実施の形態の動作を説明する図である。
【図10】本発明の第5の実施の形態の構成を示す図である。
【図11】本発明の第6の実施の形態の構成を示す図である。
【図12】本発明の第6の実施の形態の構成を示す図である。
【図13】本発明の第7の実施の形態の構成を示す図である。
【図14】本発明の第7の実施の形態の動作を説明する図である。
【図15】本発明の第8の実施の形態の構成を示す図である。
【図16】本発明の第8の実施の形態の動作を説明する図である。
【図17】本発明の第9の実施の形態の構成を示す図である。
【図18】本発明の第9の実施の形態の構成を示す図である。
【図19】本発明の第9の実施の形態の動作を説明する図である。
【図20】本発明の第10の実施の形態の動作を説明する図である。
【図21】本発明の第11の実施の形態の動作を説明する図である。
【図22】本発明の第11の実施の形態の動作を説明する図である。
【図23】従来の電力変換装置の構成図である。
【図24】従来の電力変換装置の構成図である。
【符号の説明】
1 直列バルブ、2 半導体スイッチング素子、3 ダイオード、4 クランプダイオード、5 クランプコンデンサ、6 インピーダンス素子、7 ゼナダイオ―ド、8 ゲート抵抗、9 半導体制御素子、10 スナバ回路、11 直列ステージ、12 ゲート回路、13 入力、14 インダクタンス、15 1ステージ当たりのインダクタンス、16,18 抵抗、17,22 コンデンサ、19 逆流放電スイッチ、20 ゲートインピーダンス素子、21 ゲート高速化スイッチ、30 受電側DCコンデンサ、31 送電側DCコンデンサ、32 送電線インダクタンス、33 受電側変換装置インダクタンス、40 交流側投入スイッチ、41 送電側電源インダクタンス、50 交流電源、51 送電側変換装置インダクタンス、90 非線形抵抗素子。
【発明の属する技術分野】
この発明は、電力系統などにおいて交流/直流変換や直流交流変換に用いられる電力変換装置の構成に関する。
【0002】
【従来の技術】
図23、24は、特開平9−275674号公報などに示された電力変換装置の例で、スイッチング素子を直列に接続した場合の1ステージあたりの構成を示したものである。図において、100はスイッチング素子、102はクランプダイオード、103はクランプコンデンサ、105はゲート制御回路、108は光ファイバ、109は放電抵抗、110は放電制御回路、111は放電スイッチング素子である。次に動作を説明する。図のような構成のステージを直列接続する場合において、スイッチング素子1の両端には、以下の2つの原因から過電圧が発生することは一般に知られている。1つは、多数個の直列接続されたスイッチング素子1のターンオンまたはターンオフ時刻のばらつきによるものであり、例えばタ−ンオンの時には遅くオンする素子に、ターンオフのときには早くオフする素子に過電圧が印加される。2つめは、回路のインダクタンスのサージネルギーによるものであり、主にターンオフのときにインダクタンスの逆起電力によって全段に共通に過電圧が印加される。図22に示された構成において、クランプダイオード102、クランプコンデンサ103、放電抵抗109、放電制御回路110、放電スイッチング素子111はクランプ型のスナバ回路を構成しており、以下その動作を説明する。先に述べた過電圧が発生すると、その電圧は、クランプコンデンサ103に流れ込みスイッチング素子の両端にかかる電圧の上昇を食い止める。クランプコンデンサ103に流入した電荷はクランプダイオード2によって逆流することを防止される。このときクランプコンデンサ103の電圧は一時的に上昇することになる。クランプコンデンサ103の電荷は、放電制御回路110から出力される信号によってスイッチングされる放電スイッチング素子111によって放電抵抗109を通して放電される。これにより、クランプコンデンサ103の電圧は、ある一定の値まで低下される。この一定の値を各直列ステージにおいて合わせておけば、サージエネルギーが流入しても、過大な電圧がスイッチング素子1にかかることはない。このようなクランプ型のスナバ回路(特公平7−83617号公報)の利点は、流入したサージエネルギーのみが損失として消費されることにあり無駄がない。図23に示されるようなC−R−Dスナバ回路では、クランプコンデンサ103を全印加直流電圧を直列数で除した値まで充放電する損失が前記サージエネルギーと加わり放電抵抗109にて消費されるから、装置の効率が高くできないという問題があることは広く知られている。
【0003】
【発明が解決しようとする課題】
従来の技術においては、クランプコンデンサ103を放電するために放電スイッチング素子111が用いられており、放電制御回路110が複雑になってしまう。つまり、クランプコンデンサ103の電圧は一定の電圧値になるまで放電されなければならないから、その値の検出回路や電圧比較回路が必要となる。また、そのような回路を動作させるための安定化電源回路が必要になる。さらに、放電スイッチング素子111のゲート電圧はオン・オフするに見合った値を変化する必要があるから、駆動電力も大きくなり前記安定化電源回路の容量も大きくなってしまう。電圧比較回路などの能動型の回路を設ける場合には、スイッチング等によって発生するノイズが乗り易いなどの問題があり、信頼性が低下する恐れもある。
【0004】
本発明においては、前記のような問題点を解決するために為されたものであり、クランプ型スナバ回路の構成を簡略化し、また小型化・安定化することを目的とする。
【0005】
【課題を解決するための手段】
本発明の請求項1にかかわる電力変換装置は、自己消弧機能を有する半導体スイッチング素子を直列に接続したスイッチ群により1アームを構成し、当該アームを少なくとも2つ以上組み合わせることにより高電圧の半導体スイッチ装置を構成し、
前記半導体スイッチング素子の両端にそれぞれスナバ回路を設けた半導体スイッチ装置において、前記スナバ回路は半導体スイッチング素子の両端にダイオードとクランプコンデンサの直列回路を接続し、前記クランプコンデンサの両端に、クランプ電圧を超えると電流を流す特性をもつ非線形抵抗回路を並列に接続し、前記クランプ電圧は1ステージ分のオフ時の電圧より高くすることを特徴とするものである。
【0006】
【発明の実施の形態】
実施の形態1
図1は、電力系統などにおいて交流から直流に、または直流から交流に交換する電力変換装置の基本構成を示す図である。1a〜1fは直列バルブで、夫々直列接続された複数の半導体スイッチング素子を備えている。各直列バルブ1a〜1fを、ここではアームと呼ぶ。図2は、直列バルブ1a〜1fの内部回路を、直列接続の1段分だけ示したものである。
【0007】
2はGCT(Gate Comutated Thyrieter)などの半導体スイッチング素子、3はダイオードである。半導体スイッチング素子としては、GCTの他にGTO、IGBT、SIT、FET、バイポーラトランジスタ等の自己消弧機能を有する半導体スイッチング素子が同様に使用できる。AC側からDC側に電力を供給する場合は、主にダイオード3を通して整流素子として各直列バルブが機能し、全体として3相の整流器を構成する。AC電圧より高いDC電圧を得たい場合には、例えばV−W電圧が正の場合に、1bバルブのGCTを導通させ、1aのダイオードと1bのGCTとで短絡回路を構成することによって、AC側が持つインダクタンス(図示しない)に電磁エネルギーを貯え、その後開放することにより、AC電圧に電磁エネルギーを重畳する形式でDC側に送電する。このような動作により、昇圧型の整流器が実現できる。これらの動作は従来から広く知られているものである。次に、DCからACに変換する場合には、おおまかには、各直列バルブの垂直接続間では導通位相を180℃ずらし、またV、W、Uに接続されたそれぞれのバルブは120度づつ位相をずらして運転することにより、AC側に3相の交流電力を供給することができる。このときには、導通する時間幅のdutyを変化することによって、AC側への送電電力量を制御することができる。最近では、高調波対策のために、1つのバルブの導通時間内にさらにスイッチングによりPWM動作をさせ、AC側に供給される変換器の電圧波形を少しでも正弦波に近づけるような動作をさせているものもある。
【0008】
このような電力変換装置は例えばDC送電システムなどで電力を双方向にやりとりする場合などに有効であるが、電圧が数10kVとなることが一般的なため、直列バルブ1は図3に示すように、多数の素子を直列接続することによって高電圧化されている。図3は本発明の実施の形態1のスナバ回路を含む図である。図3において、11は直列接続の単位となる直列ステージ、10はクランプ型のスナバ回路、12は駆動用ゲート回路、4はスナバ用ダイオード、5はクランプコンデンサ、6抵抗などのインピーダンス素子、7は非線形抵抗素子であるゼナダイオード、8は抵抗、9はIGBTなどの半導体制御素子、13は光ファイバなどの信号入力である。なお、半導体制御素子9は図においてはIGBTを例にとって示しているが、バイポーラトランジスタ、FETなどの制御端子への電圧により電流を制御できる素子であれば同じ効果となる。14は直列バルブ1つ当たりに直列に存在するインダクタンスである。ゼナダイオード7は半導体制御素子9の高電圧側(N型半導体素子の場合)の主電極(ドレイン、コレクタなど)と制御電極(ゲート、ベースなど)との間に接続され、抵抗8は低電圧側主電極(ソース、エミッタなど)と制御電極との間に接続されている。半導体制御素子9はアナログ増幅器として動作し、ゼナダイオード7の電圧−電流特性を出力側主電極間に増幅して伝え、大電流の出力を可能にしている。さらにインピーダンス素子6を直列に接続することにより、放電の動作開始電圧と電圧−電流傾斜を任意に設定できるという利点がある。また放電電流の出力端子が電圧検出用のゼナダイオードの一端であるため、クランプコンデンサがゼナ電圧以下に過剰に放電されることが決してないという利点もある。これは、無駄な充放電による電力効率の低下を生じないことを保証している。
【0009】
図4、5は、1ステージ当たりの構成とクランプ回路の動作を示したものであり、15はn段の直列バルブのステージ1段当たりに置き換えたインダクタンスである。特にターンオフ時においては、インダクタンス15のもっているサージエネルギーとターンオフずれにより流入する電力分の電荷がCsに流入することになる。この電荷によって上昇する。電圧ΔVは以下のようになる。
【0010】
【数1】
【0011】
(ここで、τは直列ステージ間の時間のずれ、Ioはオフ時の電流)
クランプコンデンサCsへの流入電荷Qは、
Q=ΔVCs・・・・(2)
となる。従って、この電荷Qが、再びQが流入してくる時間までの間に放出しておくことにより、クランプコンデンサ5の充電電圧Vsの値は定常になる。制御素子9のゲートはゼナ電圧Vzの値を有するゼナダイオードを通して接続されており、制御素子9の両端がVzを越えるとゼナダイオード7に電流が流れ、抵抗8に電圧が発生するため制御素子9に電流が流れる。このような構成にしておくと制御素子9の両端はVzがアナログ的に増幅されるので、いつでもVz近傍に留まることになる。その結果図5に示したように、Vsとisとの動作領域は図中の矢印で示され、1ステージ分のオフ時電圧Voから電荷Qによって△V上昇した場合、平均的には、インピーダンス素子6の両端にはVo+△V/2−Vzの電圧かかることになる。このように、Csの電荷の放電回路にゼナダイオード7とIGBTとで構成されたアナログ電圧増幅器を用いることにより、一般的には電力容量の小さいゼナダイオードを用いて大きな容量の電圧クランプ素子を形成できる。図ではVzがVoよりも小さくなるよう選定してあるが、このメリットは以下のようになる。まず、電荷Qが全く流入しない条件や小さい条件の場合、Vo−Vz分の電圧によって電流が抵抗6に流れるため、1ステージのオフ時インピーダンスを低下させバルブ内でのオフ状態の分圧均等化に役立つ。加えて、例えば、Voは一般に2kV以上が選定されるが、高圧のゼナダイオードは高価である。VzをVoより小さくすればゼナダイオード7の選択の幅も広がる。次にデメリットとして考えられる点は、Qが流入しない場合や小さい場合でも必ず抵抗6と制御素子9とで損失が発生する点である。この損失を避けるためにはVzをVoに一致させるかもしくは多少Voよりも大きく設定することも可能である。そうすることにより、インピーダンス素子6の値を十分に小さくしても無駄な損失が発生しないから、より多くの電荷を放出でき、Qが大きな場合にでも対応可能になる。
【0012】
このような動作により、無駄な損失をできる限り小さくしながらも、スイッチング素子2の破壊を確実に抑えることができるから、装置の信頼性が確実に向上する。
【0013】
図4、5の説明では、ゼナダイオード7による全圧Vzをアナログ的に制御素子9で増幅する形式を採っているが、ゼナダイオードに換わり、アレスタやバリスタなどの定電圧半導体(非線形素子)であっても同じ効果を奏する。
【0014】
実施の形態2
図6に示すように、半導体制御素子9を用いずに大容量のゼナダイオードやアレスタやバリスタなどの非線形抵抗素子90を直接接続しても同じ効果を奏する。
【0015】
実施の形態3
制御素子9の耐圧が十分に高くない場合には、図7(a)、7(b)に示したようにアナログ増幅部分を2段直列にして構成してもよい。そうすることによって、IGBTの耐圧はIGBT9aと9bの耐圧の和となるので、十分に高い耐圧が得られる。また、図7bに示すように、クランプコンデンサ5およびインピーダンス素子6を含めた部分を2段直列接続してもよい。これにより、低耐圧のクランプコンデンサを利用でき、コスト低減が可能になる。
【0016】
このような構成によって、いずれも低耐圧の安価な素子で確実なクランプ機能を持たせることができ、スイッチング素子2の電圧破壊を防止することができる。
【0017】
実施の形態4
次に、この発明の実施の形態4について説明する。既に説明しているクランプコンデンサ5の流入電荷Qは、例えば事故時の短絡電流などによってIoが跳ね上がった場合には非常に大きくなるため、△Vを小さく抑えてスイッチング素子2の破壊を抑えるためにはクランプコンデンサ5の容量を大きくする必要がある。しかし、これは装置の大型化を招いてしまう。そのため、過渡的にクランプコンデンサ5の働きの一部を分担するものが必要となる。図8、9はそれに対応できる構成を示しており、クランプコンデンサ5の働きを半導体制御素子9に分担させるものである。一般にIGBTなどの素子は、瞬時的にはかなり大きな電流を流せることが知られている。例えば、VzをVoに等しくもしくは高く設定して、インピーダンス素子6を小さく設定すると、十分な電流が過渡的にも流せる。しかし、このときの過渡的な損失はほとんどが制御素子9によって損失されるため、過渡的に内部の温度上昇が激しくなる。それによりハンダ疲労などの問題によって、制御素子9が破壊することが懸念される。そのため、通常は急激な損失を半導体にて行なわせるのは注意する必要がある。図8、9はその問題を解決するものであり、クランプコンデンサ5の一方から制御素子9に直接コンデンサ22(Cp)にて接続される経路を設けている。動作を説明する。ターンオフ直前にはCp22にもやはりほぼVoが印加されているのは簡単に理解できる。半導体スイッチング素子2のターンオフによって、Qの電荷がスナバ回路に流れ込むと、Qの一部がCp22に分流する。それにより制御素子9の制御端子にはIo*Cp/Cs*Rg(Rgはゲート抵抗8の抵抗値)の電圧が印加される。それにより、制御素子9は急速に電圧が低下し(図9(b)のV9)、抵抗6に大きな電圧が印加される。それにより、抵抗6に大電流が流れ、Qの一部を受け持つことができる。それによって、クランプコンデンサ5に流入する電荷が抑制され、クランプコンデンサ5の電圧上昇が抑えられる。その結果、小さなクランプコンデンサ5でも△Vが抑えられる。この場合、制御素子9のゲート電圧はQが大きいほど(Ioが大きいほど)大きくなるから、Ioが大きいほどインピーダンス素子6には大きな電流が流れ、当然制御素子9の電圧はより小さくなり、最大時はスイッチングに近い形式にもなり得る。その結果、制御素子9と抵抗6との過渡状態での損失分担が変化し、Ioが大きいほど制御素子9での損失分担が小さくなる。それによって、制御素子9の過渡的な損失は一定量に抑えられ、ハンダ疲労などが生じにくくなる。
【0018】
このような構成により、過渡的には大電流がインピーダンス素子6に流れ、クランプコンデンサ5の電圧上昇を抑えるから、クランプコンデンサ5の値を小さく設定でき、コスト低減および小型化が実現できる。また、制御素子9の信頼性も向上する。
【0019】
実施の形態5
これまで説明した実施の形態においては、ゼナダイオード7は高電圧用のものが必要となっていた。しかし、高電圧のゼナダイオードは一般に高価である。本発明の実施の形態5はこの問題点を解決するものであり、図10(a)、10(b)に示している。図10(a)において、分圧抵抗16aと16bとで分圧された電圧が低電圧ゼナ70に入力され、制御素子9のゲートに導かれている。ゼナ電圧は制御素子9のしきい値より十分に大きく選んであるから、Vgの電圧がゼナ電圧を越えるとIGBT8は電流が流れる。すなわち、Vdの電圧が、Vz*(R1+R2)/R2の大きさになると制御素子9に電流が流れることになる。従って、Vdは常にVz*(R1+R2)/R2の大きさにクランプされていることになり、高圧のゼナダイオードを挿入しているこれまでの実施の形態と同じ効果を奏する。
【0020】
このような構成によって、高価な高電圧のゼナダイオ−ド使用する必要がないので、装置全体のコストが大幅に低下できる。
【0021】
図10(b)は、分圧器としてコンデンサと抵抗との並列回路を用いた例である。図に示したように、並列接続されている時定数を一致させることにより、全周波数域において優れた分圧性能を示すことは一般的によく知られている。すなわち、C1R1=C2R2とすれば、Vg=Vd*R2/(R1+R2)となる。このような構成によって、aの場合と同様に装置全体のコストが大幅に低下できると共に、分圧器が全周波数域において優れた特性を示すので信頼性が高くなるという効果がある。
【0022】
実施の形態6
次に、この発明の実施の形態6について説明する。目的は実施の形態4と同じである。既に説明しているQは、例えば事故時の短絡電流などによってIoが跳ね上がった場合には非常に大きくなるため、△Vを小さく抑えてスイッチング素子2の破壊を抑えるためにはクランプコンデンサ5の容量を大きくする必要がある。しかし、これは装置の大型化を招いてしまう。そのため、過渡的にクランプコンデンサ5の働きの一部を分担するものが必要となる。図11、12はそれに対応できる構成を示している。一般にIGBTなどの素子は、瞬時的にはかなり大きな電流を流せることが知られている。例えば、VzをVoに等しくもしくは高く設定して、インピーダンス素子6を小さく設定すると、十分な電流が過渡的にも流せる。しかし、このときの過渡的な損失はほとんどが制御素子9によって損失されるため、過渡的に内部の温度上昇が激しくなる。それによりハンダ疲労などの問題によって、制御素子9が破壊することが懸念される。そのため、通常は急激な損失を半導体にて行なわせるのは注意する必要がある。図11はその問題を解決するものである。分圧器はC1R1>C2R2となるように選定してあり、C1/C2>R2/R1と選んでいくことにより、定常状態では半導体制御素子9の制御端子電圧Vg=Vd*R2/(R1+R2)で決まり、過渡的にはVg=Vd*C1/(C1+C2)で決まるようになる。その結果、定常状態では、制御素子9の両端はVz*(R1+R2)/R2でクランプされ、過渡状態ではVz*(C1+C2)/C1でクランプされる。その結果、図にあるように、過渡状態では、インピーダンス素子6に大きな電流が流れ、Qの一部をインピーダンス素子6に分流させるため、クランプコンデンサ5の電圧上昇が抑えられ、容量値を小さく選定できる。また、制御素子9の電圧はVz*(C1+C2)/C1まで低下しているので、過渡的な損失が小さくなりハンダ疲労などが生じにくくなる。
【0023】
このような構成により、過渡的には大電流がインピーダンス素子6に流れ、クランプコンデンサ5の電圧上昇を抑えるから、クランプコンデンサ5の値を小さく設定でき、コスト低減および小型化が実現できる。また、制御素子9の信頼性も向上する。
【0024】
実施の形態7
次に第7の実施の形態について説明する。本実施の形態の目的は、クランプコンデンサ5に蓄えられた電荷をこれまでに説明してきた制御素子9を用いずに放電させることにある。制御素子9を設置することにより、新たな面積が必要となるため、大型になったり、高コスト化になったりする。図13、14は、これを解消するための実施の形態であり、クランプダイオードに並列に逆流放電スイッチ19(SWA)が挿入されている。また、ゲート回路からの出口には電流制御素子であるゲートインピーダンス素子20が接続されている。さらに、半導体スイッチング素子2には電圧制御型のIGBT2aが接続されている。図13、14に示すように、オフ状態においては、逆流放電スイッチ19が導通状態になるよう制御されている。クランプコンデンサ5の電圧が上昇し、ゼナダイオード7の電流が増加すると、抵抗18の両端の電圧が増加する。それにより、抵抗18の両端はIGBT2aのゲート・ソース間に接続されているため、IGBT2aは電流を流そうとする。それにより、クランプコンデンサ5の電荷は逆流放電スイッチ19、IGBT2aを通って放電する。抵抗などで構成される電流制限素子20の意味を説明する。電流制限素子20がないと、Vgateの電圧はIGBT2aがオフ状態ではゼロになっているため、抵抗18の両端に電圧が発生してもIGBT2aのゲートには電圧がかからない。それは、ゼナダイオード7を流れる電流がゲート回路に逆流するからである。この逆流を抑制して、所定の電圧が抵抗18に発生するようにするためのものが抵抗電流制限素子20である。電流制限素子20を抵抗18よりも少なくともあまり小さくない値に選定しておけば、抵抗18の両端に発生した電圧はほとんどVgateに伝達されるから、前記説明した動作が実現できる。しかしながら、ゲート回路の出力側に抵抗が接続されているから、ゲート電圧の立ち上がり、立ち下がり波形は当然緩やかになる。
【0025】
このような構成することによって、実施の形態6まで用いられてきた半導体制御素子9が不要となるので、装置が小型になり、またコストが大幅に低減できる。なお、今回新たに設けた逆流放電スイッチ19の電流は極めて小さく、損失もほとんど発生しないから、寸法やコストを増加させる要因にはならない。
【0026】
実施の形態8
図15、16は実施の形態8について説明している。実施の形態8では新たにゲート高速化スイッチ21を設けており、半導体スイッチング素子のゲート電圧VgateがHになっている時間はSWB21が導通状態になっているよう制御されている。この構成は先の実施の形態7の問題点である、Vgateの電圧が緩やかになることを解決するものである。それにより、IGBT2aのターンオン、ターンオフ速度が高速化され、スイッチング損失が低減される。VgateがHになっている間は、ゲート高速化スイッチ21が導通しているので、Vgateには急峻に電圧が印加される。一方、IGBT2aのオフ状態では、ゲート高速化スイッチ21がオフしているので、ゼナダイオード7に流れる電流が電流制限素子20で逆流を阻止されるので、安定にVgateが印加される。
【0027】
このような構成にすることによって、IGBT2aのゲート立ち上がり、立ち下がりが高速化され、スイッチング損失が低減し、また、実施の形態9までに必要となっていた制御素子9が不要となるので、損失が小さく小型で低コストの装置が実現できる。
【0028】
実施の形態9
次に実施の形態9について説明する。実施の形態9〜11は、送電側と受電側にそれぞれAC−DC、DC−AC変換装置を接続し、電力の送電を行なうシステムにおける電力変換装置の初期動作に関するものである。図17、18、19は、実施の形態9を説明するもので、図17はシステム全体の構成図、図18は図17におけるスイッチングアームS1〜S8の内部構成図、図19はシステム全体の初期動作説明図である。図において、同じ番号はこれまで説明したものと同じ意味を有している。図においては単相の電力変換装置を2つ接続したDC送電システムを示しており、50は送電側の交流電源、40は投入スイッチSWX、41は、送電側電源インダクタンス、31は送電側DCコンデンサ、32は送電線のインダクタンス成分、30は受電側DCコンデンサ、33は受電側変換装置のインダクタンス成分、51は送電側変換装置のインダクタンス成分である。インダクタンス成分33、51はいずれも各アームが持っているものを等価的に含んだ値で示してある。また、各アームは代表的に2直列の半導体スイッチング素子(GCT)で示している。また、スナバ回路は、実施の形態1のタイプのものを代表して示しているが、他の構成でも同じような効果となる。また、電力変換装置は3相でもよく、また3レベルで方式も同じ効果を奏する。
【0029】
クランプ型のスナバ回路の問題点として以下が挙げられる。クランプ型のスナバ回路は、これまでに説明したように電荷Qの流入分のみを休止期間中に消費するから、無駄な電力損失は少なく、そのため、クランプコンデンサ5を大きく設定することが容易である。しかし、クランプコンデンサ5を大きく設定した場合、例えば変換器のスタート時などには、クランプコンデンサの電圧はゼロであるため、各アームの導通と共に、スナバコンデンサの充電電流が流れ、それによってクランプコンデンサの電圧が跳ね上がり、GCTを破壊してしまう可能性がある。例えば、Vdcが所定の値に充電された後で、受電側変換装置を動作し始めると、例えばS5が導通するとS8のクランプ回路に充電電流が流れ、クランプコンデンサ5の電圧はインダクタンス33との共振によって、最大2*Vdcまで上昇してしまう。この電圧がGCTの耐圧を超えるとGCTは当然破壊に至る。また、このとき流れる電流は過大であるため、ノイズを発生したり、またGCTを破壊したりする恐れもある。従って、クランプ型のスナバ回路は、いかに安定にクランプコンデンサ5の電圧を定常値に持っていくかが、ひとつの課題となる。本実施の形態はそれを解決するものであり、例えば時刻toにて送電側の投入スイッチ40がオンすると、整流回路として働く図の左側のAC−DC変換器は送電線に徐々に直流電圧を充電し始める。このとき、受電端のDCコンデンサ30の立ち上がる速度は、送電線のインダクタンス32、送電側変換器のインダクタンス51、送電側の交流インダクタンス41などと、送電・受電側のDCコンデンサから決まる。図19に示すように受電側の変換装置は、受電側のDCコンデンサの電圧が立ち上がる途中で複数回変換動作を行なうように高い周波数で制御されている。このような動作によって、受電側変換装置のクランプコンデンサ5には複数回に分割して電圧が充電されるようになる。それによって、クランプコンデンサ5の電圧が過大に跳ね上がることがなくなる。受電側DCコンデンサ電圧が所定の値になった点で、正常の変換周波数動作に移行することによって、所定の周波数の交流電圧を需要家に供給することができる。
【0030】
このような構成によって、送電側を投入時にクランプコンデンサ5の電圧が跳ね上がることを抑制でき、GCT素子の信頼性を向上させることができる。それにより、DC送電システムの安定性・信頼性が大幅に向上する。
【0031】
なお、実施の形態9では、周波数を増加した形で変換動作を実施することにより、クランプコンデンサの電圧を準静的に増加させたが、例えば周波数を一定にして高周波PWMをしても、同様の効果を奏するが、受電側DCコンデンサの立ち上がりが変換周波数に近くなった場合には、意味をなさないことはいうまでもない。
【0032】
実施の形態10
次に実施の形態10について説明する。実施の形態9においては、受電側のDCコンデンサの電圧が上昇する際、受電側の変換装置の動作を既に開始したが、その場合、単に周波数を増加した構成では、需要家に高周波の交流が供給されてしまい、問題がある。実施の形態10ではこの問題を解決するものであり、図20に示すように時刻to以降にスイッチングを行なうアームは受電側コンデンサの電圧上昇期間中にS5とS7とを同じ位相で、S6とS8とを同じ位相で複数回導通させる。それにより、需要家には一切電圧が伝達されずにクランプコンデンサ5の充電を行なうことができる。クランプコンデンサ5の電圧は実施の形態12と同様準静的に上昇するから、クランプコンデンサ5の電圧が過大に跳ね上がることがなくなる。受電側DCコンデンサ電圧が所定の値になった点で、正常の変換周波数動作に移行することによって、所定の周波数の交流電圧を需要家に供給することができる。
【0033】
このような構成によって、送電側の投入時にクランプコンデンサ5の電圧が跳ね上がることを抑制でき、GCT素子の信頼性を向上させることができる。それにより、DC送電システムの安定性・信頼性が大幅に向上する。
【0034】
実施の形態11
次に、実施の形態11について説明する。実施の形態9、10は送電側が投入時にクランプコンデンサ33の値を準静的に定常値に達するように制御したが、送電側と受電側で投入のタイミングを合わせるなど投入条件に制約がでるため、システムとしての自由度を損ねてしまう。本実施の形態ではその問題を解決する。図21、図22において、Vdcが立ち上がってしまってから、変換器はS5、S7およびS6、S8とが、短い時間だけ導通する。受電側変換器のインダクタンス33とクランプコンデンサ5との共振周期Tの半分の時間で、前述のようにクランプコンデンサ5の電圧が2Vdcまで上昇しようとするので、この導通時間はT/2より十分に短く設定する。T/2より十分に短い値に導通時間を設定すれば、インダクタンス33に十分なエネルギーが充電されないから、オフ時にクランプコンデンサ5の跳ね上がる電圧は小さく抑えられる。例えば、インダクタンス33に蓄えられるエネルギーが、丁度クランプコンデンサ5の電圧を定常値になるように導通時間を設定することも可能である。仮に、導通時間が正確でなくても、T/2より十分に短ければ、少なくとも複数回のこの動作の繰り返しで、必ず定常値に到達する。
【0035】
このような構成によって、受電側のDCコンデンサ30の電圧が完全に立ち上がってしまったあとでも、クランプコンデンサ5の電圧を跳ね上げることなく定常値に持っていけるので、システム自由度が高く、安定性・信頼性の高いDC送電システムが実現できる。
【0036】
【発明の効果】
本発明の請求項1にかかわる電力変換装置においては、自己消弧機能を有する半導体スイッチング素子を直列に接続したスイッチ群により1アームを構成し、当該アームを少なくとも2つ以上組み合わせることにより高電圧の半導体スイッチ装置を構成し、前記半導体スイッチング素子の両端にそれぞれスナバ回路を設けた半導体スイッチ装置において、前記スナバ回路は半導体スイッチング素子の両端にダイオードとクランプコンデンサの直列回路を接続し、前記クランプコンデンサの両端に、クランプ電圧を超えると電流を流す特性をもつ非線形抵抗回路を並列に接続し、前記クランプ電圧は1ステージ分のオフ時の電圧より高くすることを特徴としたので、安定でかつ回路構成が簡単、かつ無駄な損失をできる限り小さくしながらも、半導体スイッチング素子の破壊を確実に抑えることができる効果があり、装置の信頼性が向上する。
【図面の簡単な説明】
【図1】従来および本発明の電力変換装置の基本的構成を説明するための図である。
【図2】本発明の電力変換装置の主スイッチ部の構成を説明するための図である。
【図3】本発明の電力変換装置の1アームの構成を示した回路図である。
【図4】本発明の第1の実施の形態の構成を説明するための図である。
【図5】本発明の第1の実施の形態の動作を説明するための図である。
【図6】本発明の第2の実施の形態の構成を示す回路図である。
【図7】本発明の第3の実施の形態の構成を示す図である。
【図8】本発明の第4の実施の形態の構成を示す図である。
【図9】本発明の第4の実施の形態の動作を説明する図である。
【図10】本発明の第5の実施の形態の構成を示す図である。
【図11】本発明の第6の実施の形態の構成を示す図である。
【図12】本発明の第6の実施の形態の構成を示す図である。
【図13】本発明の第7の実施の形態の構成を示す図である。
【図14】本発明の第7の実施の形態の動作を説明する図である。
【図15】本発明の第8の実施の形態の構成を示す図である。
【図16】本発明の第8の実施の形態の動作を説明する図である。
【図17】本発明の第9の実施の形態の構成を示す図である。
【図18】本発明の第9の実施の形態の構成を示す図である。
【図19】本発明の第9の実施の形態の動作を説明する図である。
【図20】本発明の第10の実施の形態の動作を説明する図である。
【図21】本発明の第11の実施の形態の動作を説明する図である。
【図22】本発明の第11の実施の形態の動作を説明する図である。
【図23】従来の電力変換装置の構成図である。
【図24】従来の電力変換装置の構成図である。
【符号の説明】
1 直列バルブ、2 半導体スイッチング素子、3 ダイオード、4 クランプダイオード、5 クランプコンデンサ、6 インピーダンス素子、7 ゼナダイオ―ド、8 ゲート抵抗、9 半導体制御素子、10 スナバ回路、11 直列ステージ、12 ゲート回路、13 入力、14 インダクタンス、15 1ステージ当たりのインダクタンス、16,18 抵抗、17,22 コンデンサ、19 逆流放電スイッチ、20 ゲートインピーダンス素子、21 ゲート高速化スイッチ、30 受電側DCコンデンサ、31 送電側DCコンデンサ、32 送電線インダクタンス、33 受電側変換装置インダクタンス、40 交流側投入スイッチ、41 送電側電源インダクタンス、50 交流電源、51 送電側変換装置インダクタンス、90 非線形抵抗素子。
Claims (1)
- 自己消弧機能を有する半導体スイッチング素子を直列に接続したスイッチ群により1アームを構成し、当該アームを少なくとも2つ以上組み合わせることにより高電圧の半導体スイッチ装置を構成し、
前記半導体スイッチング素子の両端にそれぞれスナバ回路を設けた半導体スイッチ装置において、前記スナバ回路は半導体スイッチング素子の両端にダイオードとクランプコンデンサの直列回路を接続し、前記クランプコンデンサの両端に、クランプ電圧を超えると電流を流す特性をもつ非線形抵抗回路を並列に接続し、前記クランプ電圧は1ステージ分のオフ時の電圧より高くすることを特徴とする電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003150167A JP2004007982A (ja) | 2003-05-28 | 2003-05-28 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003150167A JP2004007982A (ja) | 2003-05-28 | 2003-05-28 | 電力変換装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03300199A Division JP3649929B2 (ja) | 1999-02-10 | 1999-02-10 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004007982A true JP2004007982A (ja) | 2004-01-08 |
Family
ID=30438173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003150167A Pending JP2004007982A (ja) | 2003-05-28 | 2003-05-28 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004007982A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007097261A (ja) * | 2005-09-27 | 2007-04-12 | Toshiba Mitsubishi-Electric Industrial System Corp | 直列半導体スイッチ装置 |
JP2007159304A (ja) * | 2005-12-07 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 電源装置 |
JP2014238022A (ja) * | 2013-06-06 | 2014-12-18 | 株式会社デンソー | インジェクタ駆動装置のサージ保護回路 |
JP2020010532A (ja) * | 2018-07-10 | 2020-01-16 | 日新電機株式会社 | スナバ回路 |
-
2003
- 2003-05-28 JP JP2003150167A patent/JP2004007982A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007097261A (ja) * | 2005-09-27 | 2007-04-12 | Toshiba Mitsubishi-Electric Industrial System Corp | 直列半導体スイッチ装置 |
JP4700460B2 (ja) * | 2005-09-27 | 2011-06-15 | 東芝三菱電機産業システム株式会社 | 直列半導体スイッチ装置 |
JP2007159304A (ja) * | 2005-12-07 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 電源装置 |
JP2014238022A (ja) * | 2013-06-06 | 2014-12-18 | 株式会社デンソー | インジェクタ駆動装置のサージ保護回路 |
JP2020010532A (ja) * | 2018-07-10 | 2020-01-16 | 日新電機株式会社 | スナバ回路 |
JP7101334B2 (ja) | 2018-07-10 | 2022-07-15 | 日新電機株式会社 | スナバ回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10164550B2 (en) | Method, circuit configuration and bridge circuit for charging a capacitance effective on main current terminals of semiconductor switch | |
US6597590B2 (en) | 3-Level inverter apparatus | |
US8207717B2 (en) | Buck-boost DC-DC converter with auxiliary inductors for zero current switching | |
US8422179B2 (en) | Inrush current control | |
US11451135B2 (en) | Multilevel port under-voltage protection circuit with flying capacitor | |
US6341076B1 (en) | Loss reduction circuit for switching power converters | |
US20140192573A1 (en) | Power conversion circuit | |
JP2002208850A (ja) | 半導体スイッチ装置 | |
JP2019088095A (ja) | 半導体装置、電力変換装置、駆動装置、車両、及び、昇降機 | |
JP3649929B2 (ja) | 電力変換装置 | |
US20240014731A1 (en) | Noise suppression method and apparatus for totem pole pfc circuit, and electronic device | |
EP2779392B1 (en) | DC voltage conversion circuit | |
JP2020014045A (ja) | 双方向スイッチ回路 | |
JP2004007982A (ja) | 電力変換装置 | |
US11146168B2 (en) | Snubber circuit and power conversion apparatus | |
EP1396926A1 (en) | DC-DC converter with active clamp circuit | |
US11264916B2 (en) | Operating a modular multilevel converter | |
KR100834031B1 (ko) | 스너버회로를 이용한 역률개선회로 | |
US6657872B2 (en) | Voltage converter | |
CN210536518U (zh) | 高压辅助电源及高压辅助电源控制系统 | |
JP2003244969A (ja) | 高出力変換器内での直列接続用の構成ブロック | |
KR100815567B1 (ko) | 스너버회로를 이용한 역률개선회로 | |
Kislovski | Fast active inrush current limiter for boost-based resistor emulators | |
KR102399088B1 (ko) | 영전류 스위칭이 가능한 벅 컨버터 | |
Thong et al. | A novel low-cost RCD snubber for bifilar-wound motors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |