JP2004006572A - Method for manufacturing element built-in substrate and element built-in substrate, and method for manufacturing printed wiring board and the printed wiring board - Google Patents
Method for manufacturing element built-in substrate and element built-in substrate, and method for manufacturing printed wiring board and the printed wiring board Download PDFInfo
- Publication number
- JP2004006572A JP2004006572A JP2002223846A JP2002223846A JP2004006572A JP 2004006572 A JP2004006572 A JP 2004006572A JP 2002223846 A JP2002223846 A JP 2002223846A JP 2002223846 A JP2002223846 A JP 2002223846A JP 2004006572 A JP2004006572 A JP 2004006572A
- Authority
- JP
- Japan
- Prior art keywords
- transfer sheet
- conductor pattern
- pattern
- metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、導体パターンの形成を転写シートを用いた転写法によって行う素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板に関し、更に詳しくは、寸法安定性に優れ、ファインピッチな導体パターンを形成可能な素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板に関する。
【0002】
【従来の技術】
近年、携帯電話機やPDA(Personal Digital Assistant)、ノート型パソコン等の電子機器の小型化、高機能化に伴い、これらを構成する電子部品の高密度実装対応が不可欠となっている。電子部品の高密度実装化は、従来より、電子部品の小型化による部品端子のファインピッチ化や、電子部品が実装されるプリント配線板上の導体パターンの微細化等によって対応している。
【0003】
また、近年においては、プリント配線板を積層することによって三次元的な配線の引き回しを可能とする多層プリント配線板の開発が進められ、更には、この多層プリント配線板に対し、チップ抵抗やチップコンデンサ等の電子部品あるいは半導体チップ等の電気素子(以下、これらを総称して「電気素子」という。)を内蔵して、実装効率の更なる向上を図った素子内蔵基板の開発も進められている。
【0004】
さて、プリント配線板の導体パターンを形成する方法として、従来より、転写シートを用いた転写法が知られている。この転写法によるプリント配線板の製造プロセスは、主として、転写シートの一表面に導体パターンを形成するパターン形成工程と、形成した導体パターンを介して転写シートを絶縁層へ貼り合わせたた後、転写シートを除去するパターン転写工程とを有している。
【0005】
転写法によって製造されるプリント配線板は、絶縁層の任意の場所に層間接続用のビアを形成することによって容易に多層化が図られる。
【0006】
この種の従来技術として、例えば特許第3051700号公報には、転写法を用いた素子内蔵基板の製造方法が開示されている。以下、図13を参照して従来の素子内蔵基板の製造方法について説明する。
【0007】
図13(A)〜(F)は、従来の素子内蔵基板の製造方法を示す工程断面図である。絶縁基材31には、半導体チップ36を収容するための空隙部32と、スルーホールに導電ペーストを充填して構成される層間接続用のビア貫通体33とがそれぞれ形成される(図13(A))。一方、転写シート34の一表面には、絶縁基材31の上に転写すべき導体パターン35が形成される(図13(B))。
【0008】
ここで、絶縁基材31は、半硬化状態の熱硬化性樹脂からなり、転写シート34は、ポリエチレンテレフタレート(PET)等の樹脂製フィルムで構成される。また、導体パターン35は、転写シート34にあらかじめ貼着された銅箔等の導体箔をパターンエッチングして形成される。
【0009】
次に、転写シート34の上に形成された導体パターン35の所定部位に対し、半導体チップ36を接合する(図13(C))。そして、絶縁基材31の上面と、転写シート34の導体パターン35側とを圧着し、半導体チップ36を空隙部32内へ収容するとともに、導体パターン35をビア貫通体33に接続する(図13(D))。導体パターン35は、半硬化状態の絶縁基材31の上面に埋没され、その後、転写シート34のみが絶縁基材31から除去される。そして、絶縁基材31を熱処理して完全硬化させることにより、素子内蔵基板30が完成する(図13(E))。
【0010】
また、図13(F)に示すように、上記と同様な手法で導体パターン37,38をそれぞれ形成した絶縁基材39,40を上記素子内蔵基板30に積層することによって、多層配線基板41が得られる。
【0011】
【発明が解決しようとする課題】
しかしながら、この従来の素子内蔵基板の製造方法においては、転写シート34が樹脂フィルムを主体として構成されているので、ハンドリング時において生じる転写シート34の伸縮や反りによって、転写される導体パターン34のパターン形状に狂いが生じ易いという問題がある。したがって、この従来の素子内蔵基板の製造方法では、今後益々進展する導体パターンの微細化(ファインピッチ化)に対応することが、非常に困難となる。
【0012】
また、転写シート34の上に形成される導体パターン35は、例えば特開平9−270578号公報に開示されているように転写シート34上に接着した金属箔をパターンエッチングすることによって形成されるか、あるいは、例えば特開平10−335787号公報に開示されているように転写シート34上にスパッタリング法等で直接形成した金属層をパターンエッチングすることによって形成される。エッチング法としては、ウェットエッチング法が適用される。
【0013】
すなわち、従来の素子内蔵基板の製造方法においては、導体パターン35の形成にウェットエッチング法を用いているので、ファインピッチパターンを高精度に形成することが、将来的に困難となるという問題がある。
【0014】
一方、転写シートをステンレス等の金属材料で構成することも考えられる。この場合、樹脂フィルムで転写シートを構成する場合に比べて剛性が高いので、導体パターンの寸法安定性が向上する。しかしながら、この場合、転写先である絶縁基材のリジッド性が強いと、転写シートの絶縁基材からの除去が困難となり、導体パターンの転写作用を適正に行えなくなるという問題がある。
【0015】
本発明は上述の問題に鑑みてなされ、導体パターンの寸法安定性を確保して絶縁層の上にファインピッチな導体パターンを高精度に形成することができ、転写シートの除去も適正に行うことができる素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板を提供することを課題とする。
【0016】
【課題を解決するための手段】
以上の課題を解決するに当たり、本発明では、転写シートを金属製とし、転写シートに導電性をもたせることにより、アディティブ法によるパターンめっき技術を用いてファインピッチな導体パターンを高精度に形成することを可能とする。
【0017】
形成した導体パターンを絶縁層へ転写する際には、転写シートと絶縁層とを互いに貼り合わせた後、転写シートを絶縁層から除去する。本発明では、転写シートを金属材料を主体として構成しているので、ハンドリング時における寸法変化は殆どなく、これにより転写される導体パターンの寸法安定性が確保される。
【0018】
また、本発明では、絶縁層からの転写シートの除去を、転写シートの溶解除去を主眼としている。これにより、転写先である絶縁層のリジッド性が強い場合であっても、導体パターンの適正な転写作用を確保することができる。
【0019】
ここで、転写シートを、金属ベース材と、導体パターンが形成されるとともに金属ベース材に対して分離可能に積層される被溶解金属層とを含む構成とすることができる。金属ベース材は、転写シートの全厚の主要部分を占め、主に、ハンドリング時に必要とされる機械的性質または材料学的性質を具備するように構成される。このような構成の金属ベース材を被溶解金属層から分離除去すると、絶縁層上に転写した導体パターンの上に転写シートの一部である被溶解金属層が残留する。そこで、当該被溶解金属層を溶解除去することによって、絶縁層からの転写シートを完全に除去する。この場合、転写シートの溶解除去に要する時間を短縮できるので、転写シートの除去処理が簡易化される。
【0020】
【発明の実施の形態】
以下、本発明の各実施の形態について図面を参照して説明する。
【0021】
(第1の実施の形態)
図1から図5は、本発明の第1の実施の形態による素子内蔵基板50の構成を示している。絶縁層を構成する絶縁基材51には、電気素子として半導体チップ56を収容するための空隙部52と、絶縁基材51の表裏面を連絡するための貫通孔(スルーホール)53,53が形成されている。貫通孔53,53内には、はんだ等の導電材料59が充填されている。
【0022】
本実施の形態では、絶縁基材51としては熱可塑性樹脂材料を主体とする樹脂基材で構成されるが、これに限らず、適用対象や用途等に応じて適宜選定される。例えば、ガラス繊維にエポキシ樹脂を含浸させたものや、ガラス繊維にポリイミド樹脂を含浸させたもの、あるいは、紙にフェノール樹脂を含浸させたものが等が用いられる。また、ビスマレイミドトリアジン樹脂やベンゾシクロブデン樹脂、液晶ポリマー等も適用可能である。
【0023】
貫通孔53に充填されるはんだ59は、有鉛・無鉛いずれのはんだ材料を用いてもよいが、環境対応への観点から無鉛はんだ材料を用いるのが好ましい。無鉛はんだ材料としては、Sn−Ag系にBi,In,Cu,Sb等を添加した合金が代表的である。また、はんだ材料以外の他の導電材料として、例えば、樹脂中に銀粉末や銅粉末等の導電粒子を混入させてなる導電ペースト等を用いることができる。
【0024】
さて、絶縁基材51の表面には、非導電性の接着剤からなる接着材料層54が設けられ、この接着材料層54上に所定形状にパターニングされた導体パターン55が接着されている。導体パターン55は、例えば銅からなる電気めっき膜で構成されており、空隙部52に収容された半導体チップ56と電気的に接合されるとともに、貫通孔53内のはんだ59と電気的に接続されている。本発明では、後述するように、転写法によって絶縁基材51上に導体パターン55が形成される。
【0025】
本実施の形態における半導体チップ56はベアチップからなり、その接合面(能動面)に設けられるアルミニウム製の電極パッド部には、金または表面に金めっきを施したバンプ(金属突起電極)57が形成されている。なお、バンプ57としては図示するボールバンプに限らず、スタッドバンプやめっきバンプであってもよい。また、半導体ベアチップに限らず、BGA/CSP等のように実装面に列状あるいはエリア状にバンプが形成される半導体パッケージ部品等も、本発明は適用可能である。
【0026】
空隙部52の内部において、導体パターン55と半導体チップ56との間には、例えばエポキシ樹脂等の熱硬化型接着性樹脂からなるアンダーフィル樹脂層58が形成されている。半導体チップ56は、アンダーフィル樹脂層58により導体パターン55との接合状態が保持される。なお、同じ樹脂材料で空隙部52内の半導体チップ56を完全に封止するようにしてもよい。
【0027】
導体パターン55の表面側はソルダレジスト60によって被覆されるが、貫通孔53に対応する部位には開口60a,60aが形成され、導体パターン55を外部へ露出させている。
【0028】
本実施の形態の素子内蔵基板50によれば、導体パターン55が電気めっき層から構成されているので、導体パターン55をファインピッチ化することが可能となり、これにより、実装密度の更なる向上を図ることができる。
【0029】
次に、図2は、以上のように構成される素子内蔵基板50を複数積層した素子内蔵多層基板65を示している。本例では、上記構成の素子内蔵基板50を3枚積層してベース基板66上に搭載した形態を示している。素子内蔵多層基板65の層間の電気的、機械的な接続は、ソルダレジスト60の開口60aを介して導体パターン55の表面に接合される、はんだ59によって行われている。
【0030】
なお、層間の接続を上記のようにはんだ59で行うことにより、導電ペーストを用いる場合に比べて短時間で接続でき、かつ、低抵抗とすることができる。
【0031】
ベース基板66は、絶縁基材67とその表裏面にパターニング形成された上部配線層70および下部配線層71と、これらの配線層70,71を層間接続するためのスルーホールめっき68が形成されている。なお、当該スルーホールの内部には、導電材料あるいは非導電材料からなる充填体69が充填されており、これにより、いわゆるポップコーン現象を防止したり、放熱効率を向上させるようにしている。
【0032】
以上のように構成される素子内蔵多層基板65は、ランドグリッドアレイ(LGA)の形態を呈しており、マザー基板実装時には、ソルダレジスト73の開口部73a,73aを介して外部へ露出する下部配線層71に対してボールバンプ等の外部電極が設けられる。また、最上層に位置する素子内蔵基板50の配線層(導体パターン)55に対して、更に他の電気素子あるいは電子部品が実装されてもよい。
【0033】
次に、本発明に係る素子内蔵基板50の製造方法について図3〜図6を参照して説明する。
【0034】
まず、図3(A)に示すように、上述した構成の絶縁基材51を用意し、この表面に接着材料層を形成するための接着剤54を塗布する(図3(B))。
接着剤54は、後に転写される導体パターン55を絶縁基材51へ接着するためのもので、非導電性であることが必要である。また、導体パターン55の転写時に空隙部52および貫通孔53への接着剤の流出を防ぐために、接着剤54を構成する材料は、フロー性が少なく、形状維持性の高いものが用いられる。このような材料として、例えば、日立化成社製「AS−3000」が挙げられる。
【0035】
次いで、図3(C)に示すように、絶縁基材51に対して素子収容用の空隙部52および層間接続用の貫通孔53を形成する空隙部形成工程が行われる(ステップS1)。これら空隙部52および貫通孔53の形成は、例えば、ドリルやルータを用いた加工、金型パンチ、レーザ加工などの公知の穿孔加工技術が適用可能であり、複数枚を同時に加工するようにしてもよい。なお、空隙部52は、収容する半導体チップ56の外形よりも大きい内寸が必要とされる。
【0036】
以上説明した絶縁基材51の準備工程と並行して、図3(D)〜(G)に示すように導体パターン55の形成工程が行われる(ステップS2)。本実施の形態では、導体パターン55を形成するに当たり、図5(A)に示す構成の転写シート61が用いられる。
【0037】
転写シート61は、厚さが例えば100μm程度の銅からなる金属ベース材62と、導電性接着樹脂層63と、厚さが例えば5μm以下のクロム(Cr)でなる被溶解金属層64との3層構造を呈している。金属ベース材62と被溶解金属層64とは、導電性接着樹脂層63を介して互いに分離(剥離)可能に積層されている。
【0038】
金属ベース材62は、転写シート61の全厚の主要部分を占め、主に、ハンドリング時に必要とされる機械的性質または材料学的性質を具備するように構成される。導電性接着樹脂層63としては、金属ベース材62と被溶解金属層64との間の導通を確保でき、かつ、両者の分離除去が可能な材料によって構成され、例えば層状に形成したベンゾトリアゾール樹脂が適用される。被溶解金属層64は金属箔や金属めっき層で構成されるとともに、導体パターン55に対して選択的にエッチングされ得るように、導体パターン55とは異種の金属材料で構成される。
【0039】
なお、金属ベース材62と被溶解金属層64とを互いに分離除去するための構成例は上記に限らず、他の構成例を採用することも可能であるが、その詳細については、後述する。
【0040】
さて、図3(D)を参照して、上記構成の転写シート61の被溶解金属層64側表面に、フォトレジスト膜72を形成する。フォトレジスト72は、ドライフィルムレジストおよび液状レジストの何れでもよい。そして、形成したフォトレジスト膜72に対し露光および現像の各処理を施してフォトレジスト膜72を所定形状にパターニングし、めっきレジスト72Aを形成する(図3(E))。
【0041】
続いて、転写シート61をめっきレジスト72Aとともに、例えば銅の電解浴中に浸漬し、図示しないカソード電極に接続して被溶解金属層64上に銅の電気めっき層55Aを析出させる(図3(F))。そして、電気めっき層55Aの形成後、めっきレジスト72Aを除去する(図3(G))。以上により、転写シート61の表面に電気めっき層55Aからなる導体パターン55が形成される。
なお、電気めっき層55Aは、転写シート61の被溶解金属層64上だけでなく金属ベース材62上にも形成されるが、その図示は省略している。
【0042】
一般に、ウェットエッチング法によって導体層の不要部分を除去し導体パターンを形成する方法(サブトラクティブ法)に比べて、電気めっき法によって必要な部位のみ導体層を析出させ導体パターンを形成する方法(アディティブ法)の方が微細なパターンを形成することができるので、本実施の形態によれば、L/Sが例えば10μm/10μmといったファインピッチな導体パターンを高精度に形成することができる。
【0043】
なお、ファインピッチな導体パターンが要求されない場合には、被溶解金属層64の上に更に、導体層を電気めっき等の手法により形成し、当該導体層をパターンエッチングすることによって、導体パターンを形成することも可能である。
【0044】
次に、図3(H)に示すように、形成した導体パターン55を介して、転写シート61と絶縁基材51とを互いに貼り合わせ、導体パターン55を絶縁層51上の接着材料層54上へ貼り付ける(ステップS3)。
【0045】
このとき、転写シート61は金属製であるので、従来の樹脂フィルムで構成される転写シートに比べて強度が高く、したがって、転写シート61のハンドリング時における伸縮や反りを抑制し、ファインピッチな導体パターン55を高い寸法安定性でもって適正に絶縁基材51上へ接着することができる。
【0046】
また、転写シート61に十分な強度をもたせることができるので、従来よりも高荷重でのパターン転写も可能となり、転写プロセス上の制約を低減することができる。特に、転写時において転写シートの局所的な変形が抑制されるので、導体パターンの変形や破断を回避できる。
【0047】
続いて、図4(I)に示すように、絶縁基材51の空隙部52の内部へ半導体チップ56を収容し、その能動面に形成されたバンプ57を導体パターン55へ接合する工程が行われる(ステップS4)。導体パターン55に対する半導体チップ56の実装は、例えば公知のマウンタ装置を用いて行われる。
【0048】
なお、本実施の形態ではバンプ57が金で、又は表面に金めっきが施されて形成されているので、そのまま導体パターン(銅)55へ接合すれば、Au−Cu間の接合となる。そこで、転写シート61上に形成した導体パターン55の表面に更に、すず(Sn)系金属膜を電気めっき等により形成するようにすれば、当該接合工程がAu−Sn間の接合となるので、Au−Cu間の接合に比べて低温度、低荷重での半導体チップ56の接合が可能となる。Sn系金属としては、Sn、Sn系合金(SnAg、SnBi、SnCu等)が挙げられる。また、Sn系金属以外にも、NiP/Au膜を形成することによっても同様な効果を得ることができる。
【0049】
一方、半導体チップ56のバンプ57をAuで形成する代わりに、Sn系金属で形成するようにしてもよい。この場合、Sn系金属のみでバンプを形成したり、また、他金属ボールや樹脂ボールの表面にSn系金属をめっきしたものでもよい。Sn系金属としては、Sn、SnAg、SnBi、SnCu、SnAgCu、SnAgBi、SnAgBiCu等が挙げられる。
【0050】
さて、半導体チップ56を導体パターン55へ接合した後、空隙部52の内部にエポキシ等の熱硬化性樹脂を注入し、導体パターン55と半導体チップ56との間にアンダーフィル樹脂層58を形成する工程が行われる(図4(I)、ステップS5)。これにより、導体パターン55は、転写シート61およびアンダーフィル樹脂層58の双方によって支持される。
【0051】
以上、半導体チップ56を導体パターン55へ接合する工程と、接合した半導体チップ56を空隙部52の内部で封止するためのアンダーフィル樹脂層58の形成工程とにより、本発明に係る「素子収容工程」が構成される。
【0052】
なお、半導体チップ56の接合工程は上記に限らず、あらかじめ半導体チップ56を転写シート61上の導体パターン55に接合し、絶縁基材51と転写シート61との貼り合わせ時に、接合した半導体チップ56を空隙部52内へ収容するようにしてもよい。この場合、転写シート61が金属製であるので、半導体チップ56の自重による転写シート61の変形等を抑制できる。
【0053】
このとき、めっきレジスト72Aに接着性のあるものが用いられると、例えば図12に示すように、当該めっきレジスト72Aを半導体チップ56に対してのアンダーフィル樹脂層として利用することが可能である。この場合、導体パターン55の厚さは、半導体チップ56のバンプ57が到達し得る大きさにすればよい。
【0054】
次に、転写シート61を除去する工程が行われる。本実施の形態においては、転写シート61の除去は、金属ベース材62を被溶解金属層64から分離除去する工程(図4(J))と、被溶解金属層64を溶解除去する工程(図4(K))とで構成される。
【0055】
図4(J)を参照して、金属ベース材62を被溶解金属層64から分離除去する工程は、導電性接着樹脂層63を介して金属ベース材62を被溶解金属層64から剥がすことにより行われる(ステップS6)。
なお、導電性接着樹脂層63は、金属ベース材62とともに被溶解金属層64から分離されるようにするべく、その被溶解金属層64側の表面所定部位に離型剤を塗布しておいてもよい。
【0056】
金属ベース材62の剥離処理は、転写シート61のエッジ部分における金属ベース材62と被溶解金属層64との間の境界部に、剥離開始の切れ込みを入れることによって容易に行うことができる。また、金属ベース材62の剥離処理中、被溶解金属層64は導体パターン55を介して接着材料層54およびアンダーフィル樹脂層58によって支持されているので、金属ベース材62と被溶解金属層64との分離除去を適正に行うことができる(図4(K))。
【0057】
一方、被溶解金属層64を溶解除去する工程では、被溶解金属層64は溶解させるが導体パターン55は溶解させないエッチング液を用いて、被溶解金属層64のみを選択的に除去する(図4(L)、ステップS7)。本実施の形態では、導体パターン55を銅、被溶解金属層64をクロムで形成しているので、例えば塩酸系のエッチング液を用いることによって、導体パターン55を残して被溶解金属層64のみを溶解除去することができる。
【0058】
以上、絶縁基材51と転写シート61との貼り合わせ工程(ステップS3)から被溶解金属層64の溶解除去工程(ステップS7)までの各工程によって、本発明の実施の形態における「パターン転写工程」が構成される。
【0059】
転写シート61の除去が完了した後は、図1に示したように、絶縁基材51の貫通孔53内に導電材料としてはんだ59をスクリーン印刷法やディスペンス法を用いて充填する導電体充填工程が行われるとともに、貫通孔53の形成部位に対応する部分を除く導体パターン55の表面をソルダレジスト60で覆う工程が行われる(ステップS8)。なお、図2に示した素子内蔵多層基板65を得る場合には、所定の多層化工程が行われる(ステップS9)。
【0060】
以上のようにして、本実施の形態の素子内蔵基板50が製造される。
本実施の形態によれば、転写シート61を金属製としているので、電気めっき法によるパターンめっき技術を用いてファインピッチな導体パターン55を高精度に形成することができる。また、転写シート61が所定の機械的強度および耐熱性を有しているので、ハンドリング時や加熱時における寸法変化を殆どなくして、転写される導体パターン55の寸法安定性を確保することができる。
【0061】
さらに、パターン転写工程における転写シート61の除去を、最終的に、エッチングによる溶解で行っているので、絶縁基材51のリジッド性が強い場合であっても、導体パターン55の適正な転写作用を確保することができる。
【0062】
また、本実施の形態によれば、転写シート61を、金属ベース材62と、この金属ベース材62に対して分離可能に積層される被溶解金属層64とを含む構成とし、転写シート61の除去を、金属ベース材62を被溶解金属層64から分離除去する工程と、被溶解金属層64を溶解除去する工程とで構成したので、転写シート61の除去が容易となり、これにより、生産性の向上が図られる。
【0063】
(第2の実施の形態)
図7および図8は、本発明の第2の実施の形態を示している。本実施の形態では、本発明に係るプリント配線板の製造方法について説明する。
【0064】
まず、図7(A)に示すように、絶縁基材81を用意し、この表面に接着材料層を形成するための接着剤84を塗布する(図7(B))。本実施の形態の絶縁基材81および接着剤84は、上述の第1の実施の形態で説明した絶縁基材51と接着剤54と同一の材料が用いられる。
【0065】
一方、絶縁基材81に転写される導体パターン85は、第1の実施の形態と同様、図7(C)〜(F)に示すように金属製の転写シート91の上に電気めっき法により形成される。転写シート91は、詳述せずとも、第1の実施の形態における転写シート61と同様な構成を有し、銅からなる金属ベース材92と、クロムからなる被溶解金属層94と、これらの間に介在される導電性接着樹脂層(図示略)とから構成される。
【0066】
転写シート91の被溶解金属層94上には、フォトレジスト膜73をパターニングしためっきレジスト73Aが形成され、導体パターン85は、めっきレジスト73Aにより区画される領域に析出する電気めっき層(銅)85Aで構成される(図7(E))。導体パターン85が形成された転写シート91は、めっきレジスト73Aの除去後、絶縁基材81の上に貼り合わされることにより、導体パターン85が接着材料層84の上に転写される(図7(G))。
【0067】
続いて、図8(H)〜(J)に示すように、絶縁基材81上に貼り付けた転写シート91の除去工程が行われる。転写シート91の除去は、第1の実施の形態と同様、金属ベース材92を被溶解金属層94から分離除去する工程と、被溶解金属層94を溶解除去する工程とによって行われる。特に、被溶解金属層94の溶解除去は、被溶解金属層(Cr)94は溶解させるが導体パターン(Cu)85は溶解させない例えば塩酸系のエッチャントが用いられる。
【0068】
以上のようにして製造されるプリント配線板80は、図8(J)に示すように、絶縁基材81上の接着材料層84に対して、電気めっき法によって形成された導体パターン85が接着された形態を呈している。
【0069】
本実施の形態によれば、転写シート91を金属製としているので、電気めっき法によるパターンめっき技術を用いてファインピッチな導体パターン85を高精度に形成することができる。また、転写シート91が所定の機械的強度および耐熱性を有しているので、ハンドリング時や加熱時における寸法変化を殆どなくして、転写される導体パターン85の寸法安定性を確保することができる。
【0070】
さらに、パターン転写工程における転写シート91の除去を、最終的に、エッチングによる溶解で行っているので、絶縁基材81のリジッド性が強い場合であっても、導体パターン85の適正な転写作用を確保することができる。
【0071】
また、本実施の形態によれば、転写シート91が金属ベース材92と、この金属ベース材92に対して分離可能に積層される被溶解金属層94とを含む構成とし、転写シート91の除去が、金属ベース材92を被溶解金属層94から分離除去する工程と、被溶解金属層94を溶解除去する工程とで構成としたので、転写シート91の除去が容易となり、これにより、生産性の向上が図られる
【0072】
(第3の実施の形態)
図9および図10は、本発明の第3の実施の形態を示している。本実施の形態では、本発明に係る素子内蔵基板の製造方法について説明する。なお、図において上述の第1の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略する。
【0073】
まず、図9(A)に示すように、絶縁基材51を用意し、この表面に接着材料層54を形成するための接着剤を塗布する(図9(B))。
次いで、図9(C)に示すように、絶縁基材51に対して素子収容用の空隙部52および層間接続用の貫通孔53を形成する空隙部形成工程が行われる。
【0074】
絶縁基材51の準備工程と並行して、図9(D)〜(G)に示すように導体パターン55の形成工程が行われる。
本実施の形態では、導体パターン55を形成するに当たり、図5(A)に示す構成の転写シート61が用いられる。すなわち、銅からなる金属ベース材62と、クロムからなる被溶解金属層64と、これらの間に介在される導電性接着樹脂層とから構成される(図9(D))。
【0075】
図9(E)に示す導体パターン55は、上述の第1の実施の形態と同様、転写シート61の被溶解金属層64側表面に形成した電気めっき層で構成される。
本実施の形態では、この後、形成した導体パターン間に絶縁膜を埋め込み、転写シート61の被溶解金属層64側表面を平坦化する工程が行われる。
【0076】
この工程は、先ず、図9(F)に示すように、形成した導体パターン55の上から、転写シート61の被溶解金属層64側表面全面に、例えばエポキシ樹脂等の絶縁性樹脂からなる絶縁膜87を例えばスクリーン印刷法で塗布し、硬化させる。
そして、図9(G)に示すように、硬化させた絶縁膜87を研磨し、導体パターン55の表面を外部へ露出させる。
これにより、導体パターン55間に絶縁膜87が埋め込まれ、転写シート61の被溶解金属層64側表面が平坦化される。
【0077】
次に、図9(H)に示すように、形成した導体パターン55を介して、転写シート61と絶縁基材51とを互いに貼り合わせ、導体パターン55を絶縁層51上の接着材料層54上へ貼り付ける。
【0078】
このとき、転写シート91は金属製であるので、従来の樹脂フィルムで構成される転写シートに比べて強度が高く、したがって、転写シート61のハンドリング時における伸縮や反りを抑制し、ファインピッチな導体パターン55を高い寸法安定性でもって適正に絶縁基材51上へ接着することができる。
【0079】
また、転写シート61に十分な強度をもたせることができるので、従来よりも高荷重でのパターン転写も可能となり、転写プロセス上の制約を低減することができる。特に、転写時において転写シートの局所的な変形が抑制されるので、導体パターンの変形や破断を回避できる。
【0080】
さらに、導体パターン55間に絶縁膜87が埋め込まれることによって転写シート61の被溶解金属層64側表面が平坦化されているので、絶縁基材51上の接着材料層54との密着力を大きくして、接着強度を高めることができる。
【0081】
続いて、図10(I)に示すように、絶縁基材51の空隙部52の内部へ半導体チップ56を収容し、その能動面に形成されたバンプ57を導体パターン55へ接合する工程が行われる。
半導体チップ56を導体パターン55へ接合した後、空隙部52の内部に例えばエポキシ樹脂を注入し、導体パターン55と半導体チップ56との間にアンダーフィル樹脂層58を形成する。これにより、導体パターン55は、転写シート61およびアンダーフィル樹脂層58の双方によって支持される。
【0082】
なお、半導体チップ56のバンプが金で、又は表面に金めっきが施されて形成されているので、銅からなる導体パターン55の表面にSn系金属やNi/Au系の金属めっきを形成することによって、低温・低荷重環境下でのチップマウントが実現できる。
【0083】
この場合、本実施の形態では、導体パターン55と導体パターン55との間に絶縁膜87を埋め込んでいるので、金属めっきの等方成長によるパターン間のブリッジ現象を回避することができる。
なお、金属めっきの形成に先だって、導体パターン55上のチップ接続ランドに対応する領域をソフトエッチするようにすれば、金属めっきの形成によって転写面の平坦度が損なわれることはなく効果的である。
【0084】
次に、転写シート61が除去される。転写シート61の除去は、金属ベース材62を被溶解金属層64から分離除去する工程(図10(J))と、被溶解金属層64を溶解除去する工程(図10(K))とで構成される。
なお、この転写シート61の除去工程は、上述の第1の実施の形態で説明した方法と同様な方法で行われるので、ここではその説明は省略する。
【0085】
転写シート61の除去が完了した後は、図10(L)に示すように、絶縁基材51の貫通孔53内に導電材料としてはんだ59をスクリーン印刷法やディスペンス法を用いて充填するとともに、貫通孔53の形成部位に対応する部分を除く導体パターン55の表面をソルダレジスト60で覆う工程が行われる。
【0086】
以上のようにして、本実施の形態の素子内蔵基板50’が製造される。
本実施の形態によれば、上述の第1の実施の形態と同様な効果を得ることができる。
特に、本実施の形態によれば、絶縁基材51に対して導体パターン55を密着力高く接着することができるので、耐久性に優れた素子内蔵基板50’を得ることができる。
また、導体パターン55のチップマウント領域に金属めっきを形成する場合には、パターン間のショートを防止することができるので、狭パッドピッチな半導体チップのマウントにも対応することができる。
【0087】
(第4の実施の形態)
続いて、図11は本発明の第4の実施の形態を示している。本実施の形態では、本発明に係る素子内蔵基板の製造方法について説明する。なお、図において上述の第1の実施の形態と対応する部分については同一の符号を付し、その詳細な説明は省略する。
【0088】
本実施の形態では、図11(A)に示す転写シート61の被溶解金属層64側表面に導体パターン55を析出させる際に形成する電気めっき用のめっきレジスト72A(図11(B))を、上述の第3の実施の形態で説明した平坦化用の絶縁膜87として構成している。
めっきレジスト72Aは、導体パターン55の形成時、図11(C)に示すように導体パターン55の間を埋める形態になっている。
【0089】
したがって、導体パターン55の形成後、別途平坦化用の絶縁膜を形成することなく、図11(D)に示すように絶縁基材51上に貼り合わせることが可能となり、これにより上述の第3の実施の形態と同様な効果を得ることができる。
また、めっきレジスト72Aに接着性を有する材料を用いれば、より高い接着力で導体パターン55を絶縁基材51上へ貼り付けることができる。
なお、この場合、導体パターン55の配線密度が比較的低い場合には、絶縁基材51上の接着材料層54を不要とすることも可能となる。
【0090】
なお、導体パターン55の貼付後のチップマウント工程(図11(E))および転写シート除去工程(図11(F))は上述の第1の実施の形態と同様であるので、ここではそれらの説明は省略する。
【0091】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【0092】
例えば以上の各実施の形態では、転写シート61,91として、図5(A)に示したように金属ベース材61,91と被溶解金属層64,94との間に導電性接着樹脂層63を介在させて、金属ベース材61,91と被溶解金属層64,94とを互いに分離可能に構成したが、転写シート61,91の構成はこれに限らず、金属ベース材と被溶解金属層とを互いに分離できる構成であれば、何れの構成であってもよい。
【0093】
例えば、図5(B)にその断面構造を示す転写シート101は、銅でなる金属ベース材102と、ニッケルめっきでなる被溶解金属層104との間に、クロムめっきでなる中間層103を介在させ、被溶解金属層(Ni)104と中間層(Cr)103とをめっき応力差を利用して界面で剥離するように構成されている。金属ベース材102および中間層103の除去後における被溶解金属層(Ni)104の溶解除去工程では、転写される導体パターンが銅である場合、例えば硫酸化過酸化水素水系エッチング液を用いればよい。
【0094】
また、図5(B)において、中間層103をクロムめっきで、被溶解金属層104をニッケル−コバルト合金めっきでそれぞれ形成すれば、各層103,104をその界面において容易に分離させることができる。この場合、被溶解金属層(Ni/Co)104の溶解除去工程では、転写される導体パターンが銅である場合、例えば硫酸化過酸化水素水をベースにしたソフトエッチング剤が適用可能である。
【0095】
また、以上の各実施の形態では、転写シート61,91の除去を、金属ベース材62,92の剥離除去工程と、被溶解金属層64,94の溶解除去工程とで構成した例について説明したが、これに代えて、転写シート全体を溶解除去するようにしてもよい。この場合、転写シートを同種金属で構成する場合はもちろん、異種金属の積層体で構成してもよい。特に、後者の場合は、異なるエッチング液を用いて各金属層を選択エッチングすればよい。
【0096】
例えば図5(C)は、互いに異なる第1,第2の金属層112,114からなる転写シート111の構成を示している。ここで、第1の金属層112を銅、第2の金属層114をニッケルとした場合、アルカリエッチャントを用いれば第1の金属層(Cu)112のみをエッチングすることができる。同様に、第1の金属層112を銅、第2の金属層114をアルミニウムとした場合、エッチング液として硫酸温水を用いれば第1の金属層(Cu)112のみをエッチングすることができる。その他、第1,第2の金属層112,114の組み合わせ例としては、ニッケルと金、銅とクロムなどがある。
【0097】
また、これら異種金属の組み合わせ例は、被溶解金属層(64,94)の構成金属と導体パターン(55,85)の構成金属との間の組み合わせ例としても、適用することができる。
【0098】
さらに、転写シートを金属ベース材と被溶解金属層の2層で構成し、これら各層を各層の熱膨張率の差によって分離するようにしてもよい。または図5(D)に示す転写シート121のように、金属ベース材122と被溶解金属層124との間に熱発泡層123を介在させ、所定温度への加熱処理により熱発泡層123を発泡させて、金属ベース材122と被溶解金属層124とを分離させるようにしてもよい。
【0099】
【発明の効果】
以上述べたように、本発明の素子内蔵基板の製造方法およびプリント配線板の製造方法によれば、転写シートに金属製シートを用いているので、ファインピッチな導体パターンを高精度に形成することができるとともに、形成した導体パターンの寸法安定性を確保して絶縁層へ転写することができる。また、転写シートの除去を最終的に転写シートの溶解除去によって行っているので、導体パターンの適正な転写作用を確保することができる。
【0100】
また、転写シートが、金属ベース材と、金属ベース材に対して分離可能に積層される被溶解金属層とを含み、当該転写シートの除去が、金属ベース材を被溶解金属層から分離除去する工程と、被溶解金属層を溶解除去する工程とで構成することにより、転写シートの除去工程に要する時間的コストを削減し、生産性の向上を図ることができる。
【0101】
さらに、本発明の素子内蔵基板およびプリント配線板によれば、絶縁層の上に形成される導体パターンが電気めっき層により構成されているので、導体パターンをファインピッチ化することができ、実装密度の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による素子内蔵基板の構成を模式的に示す断面図である。
【図2】図1に示す素子内蔵基板を多層化した状態を示す断面図である。
【図3】(A)〜(H)ともに、本発明の第1の実施の形態による素子内蔵基板の製造方法を説明する工程断面図であり、(A)〜(C)は空隙部形成工程、(D)〜(G)はパターン形成工程、(H)はパターン転写工程の一部をそれぞれ示す。
【図4】(I)〜(L)ともに、本発明の第1の実施の形態による素子内蔵基板の製造方法を説明する工程断面図であり、(I)は素子収容工程、(J)〜(L)は転写シートの除去工程をそれぞれ示す。
【図5】(A)は本発明の第1の実施の形態に適用される転写シートの構成を模式的に示す断面図であり、(B)〜(D)は、その変形例を説明する断面図である。
【図6】本発明の第1の実施の形態による素子内蔵基板の製造方法を説明する工程フロー図である。
【図7】(A)〜(G)ともに、本発明の第2の実施の形態によるプリント配線板の製造方法を説明する工程断面図であり、特に、(C)〜(F)はパターン形成工程、(G)はパターン転写工程の一部をそれぞれ示す。
【図8】(H)〜(J)ともに、本発明の第2の実施の形態によるプリント配線板の製造方法を説明する工程断面図であり、特に、転写シートの除去工程を示す。
【図9】(A)〜(H)ともに、本発明の第3の実施の形態による素子内蔵基板の製造方法を説明する工程断面図である。
【図10】(I)〜(L)ともに、本発明の第3の実施の形態による素子内蔵基板の製造方法を説明する工程断面図である。
【図11】(A)〜(F)ともに、本発明の第4の実施の形態による素子内蔵基板の製造方法を説明する工程断面図である。
【図12】本発明の第1の実施の形態におけるチップマウント工程の変形例を説明する要部断面図である。
【図13】(A)〜(F)ともに、従来の素子内蔵基板の製造方法を説明する工程断面図である。
【符号の説明】
50,50’…素子内蔵基板、51,81…絶縁基材、53…貫通孔、54,84…接着材料層、55,85…導体パターン、55A,85A…電気めっき層、56…半導体チップ(電気素子)、58…アンダーフィル樹脂層、59…はんだ(導電材料)、61,91…転写シート、62,92…金属ベース材、63…導電性接着樹脂層、64,94…被溶解金属層、65…素子内蔵多層基板、72A…めっきレジスト、80…プリント配線板、87…絶縁膜。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a device-embedded substrate and a device-embedded substrate, in which a conductive pattern is formed by a transfer method using a transfer sheet, and a method for manufacturing a printed wiring board and a printed wiring board. TECHNICAL FIELD The present invention relates to a method for manufacturing an element-embedded substrate and an element-embedded substrate that are excellent in forming a fine-pitch conductor pattern and a method for manufacturing a printed wiring board and a printed wiring board.
[0002]
[Prior art]
2. Description of the Related Art In recent years, as electronic devices such as mobile phones, PDAs (Personal Digital Assistants), and notebook personal computers have become smaller and more sophisticated, it has become indispensable to support high-density mounting of electronic components constituting these devices. Conventionally, high-density mounting of electronic components has been responded to by finer pitch of component terminals due to miniaturization of electronic components, finer conductive patterns on printed wiring boards on which electronic components are mounted, and the like.
[0003]
In recent years, a multilayer printed wiring board which enables three-dimensional wiring by stacking the printed wiring boards has been developed, and furthermore, a chip resistor or a chip has been developed for the multilayer printed wiring board. Development of a device-embedded board that further incorporates electronic components such as a capacitor or an electric device such as a semiconductor chip (hereinafter collectively referred to as “electric device”) to further improve the mounting efficiency has been promoted. I have.
[0004]
As a method of forming a conductor pattern of a printed wiring board, a transfer method using a transfer sheet has been conventionally known. The process of manufacturing a printed wiring board by this transfer method mainly includes a pattern forming step of forming a conductor pattern on one surface of the transfer sheet, and bonding the transfer sheet to the insulating layer via the formed conductor pattern, followed by transfer. And a pattern transfer step of removing the sheet.
[0005]
The printed wiring board manufactured by the transfer method can be easily multi-layered by forming vias for interlayer connection at arbitrary positions on the insulating layer.
[0006]
As a conventional technique of this kind, for example, Japanese Patent No. 3051700 discloses a method of manufacturing an element-containing substrate using a transfer method. Hereinafter, a conventional method for manufacturing a device-embedded substrate will be described with reference to FIG.
[0007]
13A to 13F are process cross-sectional views showing a conventional method for manufacturing a device-embedded substrate. In the
[0008]
Here, the
[0009]
Next, the
[0010]
Further, as shown in FIG. 13 (F), the
[0011]
[Problems to be solved by the invention]
However, in this conventional method for manufacturing a device-embedded substrate, since the
[0012]
The
[0013]
That is, in the conventional method of manufacturing a device-embedded substrate, since the wet etching method is used to form the
[0014]
On the other hand, the transfer sheet may be made of a metal material such as stainless steel. In this case, the rigidity is higher than when the transfer sheet is made of a resin film, so that the dimensional stability of the conductor pattern is improved. However, in this case, if the rigidity of the insulating base material as the transfer destination is strong, it is difficult to remove the transfer sheet from the insulating base material, and there is a problem that the transfer operation of the conductor pattern cannot be performed properly.
[0015]
The present invention has been made in view of the above-described problems, and it is possible to form a fine-pitch conductive pattern on an insulating layer with high accuracy while securing the dimensional stability of the conductive pattern, and to appropriately remove a transfer sheet. It is an object of the present invention to provide a method of manufacturing a device-embedded substrate and a device-embedded substrate, and a method of manufacturing a printed wiring board and a printed wiring board.
[0016]
[Means for Solving the Problems]
In solving the above problems, in the present invention, the transfer sheet is made of metal, and by imparting conductivity to the transfer sheet, a fine pitch conductor pattern is formed with high precision using a pattern plating technique by an additive method. Is possible.
[0017]
When transferring the formed conductor pattern to the insulating layer, the transfer sheet and the insulating layer are attached to each other, and then the transfer sheet is removed from the insulating layer. In the present invention, since the transfer sheet is mainly composed of a metal material, there is almost no dimensional change during handling, and the dimensional stability of the transferred conductor pattern is ensured.
[0018]
In the present invention, the removal of the transfer sheet from the insulating layer is mainly intended to dissolve and remove the transfer sheet. Thereby, even when the rigidity of the insulating layer, which is the transfer destination, is strong, an appropriate transfer operation of the conductor pattern can be ensured.
[0019]
Here, the transfer sheet may be configured to include a metal base material and a metal layer to be melted which is formed so that the conductor pattern is formed and is separable from the metal base material. The metal base material occupies a major part of the total thickness of the transfer sheet and is mainly configured to have the mechanical or material properties required during handling. When the metal base material having such a configuration is separated and removed from the metal layer to be melted, the metal layer to be melted, which is a part of the transfer sheet, remains on the conductor pattern transferred onto the insulating layer. Therefore, the transfer sheet from the insulating layer is completely removed by dissolving and removing the metal layer to be dissolved. In this case, the time required for dissolving and removing the transfer sheet can be shortened, so that the transfer sheet removal processing is simplified.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0021]
(First Embodiment)
1 to 5 show a configuration of a device-embedded
[0022]
In the present embodiment, the insulating
[0023]
As the
[0024]
An
[0025]
The
[0026]
An
[0027]
The front side of the
[0028]
According to the device-embedded
[0029]
Next, FIG. 2 shows a device built-in
[0030]
By connecting the layers with the
[0031]
The
[0032]
The device built-in
[0033]
Next, a method for manufacturing the device-embedded
[0034]
First, as shown in FIG. 3A, an insulating
The adhesive 54 is for bonding the
[0035]
Next, as shown in FIG. 3C, a gap forming step of forming a
[0036]
In parallel with the above-described step of preparing the insulating
[0037]
The
[0038]
The
[0039]
The configuration example for separating and removing the
[0040]
Now, referring to FIG. 3D, a
[0041]
Subsequently, the
The
[0042]
In general, compared to a method in which an unnecessary portion of a conductor layer is removed by a wet etching method to form a conductor pattern (a subtractive method), a method of forming a conductor pattern by depositing a conductor layer only in a necessary portion by an electroplating method (additive method) According to the present embodiment, a conductor pattern having a fine pitch of L / S of, for example, 10 μm / 10 μm can be formed with high precision.
[0043]
If a conductor pattern with a fine pitch is not required, a conductor layer is further formed on the metal layer to be melted 64 by a method such as electroplating, and the conductor layer is pattern-etched to form the conductor pattern. It is also possible.
[0044]
Next, as shown in FIG. 3H, the
[0045]
At this time, since the
[0046]
Further, since the
[0047]
Subsequently, as shown in FIG. 4I, a step of accommodating the
[0048]
In this embodiment, since the
[0049]
On the other hand, instead of forming the
[0050]
Now, after joining the
[0051]
As described above, the step of joining the
[0052]
The bonding process of the
[0053]
At this time, if an adhesive having a plating resist 72A is used, the plating resist 72A can be used as an underfill resin layer for the
[0054]
Next, a step of removing the
[0055]
Referring to FIG. 4 (J), the step of separating and removing
In order to separate the conductive
[0056]
The peeling process of the
[0057]
On the other hand, in the step of dissolving and removing the
[0058]
As described above, the steps from the step of bonding the insulating
[0059]
After the removal of the
[0060]
As described above, the device-embedded
According to the present embodiment, since the
[0061]
Further, since the
[0062]
Further, according to the present embodiment, the
[0063]
(Second embodiment)
7 and 8 show a second embodiment of the present invention. In the present embodiment, a method for manufacturing a printed wiring board according to the present invention will be described.
[0064]
First, as shown in FIG. 7A, an insulating
[0065]
On the other hand, as in the first embodiment, the
[0066]
A plating resist 73A obtained by patterning the
[0067]
Subsequently, as shown in FIGS. 8H to 8J, a step of removing the
[0068]
In the printed
[0069]
According to the present embodiment, since the
[0070]
Furthermore, since the
[0071]
Further, according to the present embodiment, the
[0072]
(Third embodiment)
FIG. 9 and FIG. 10 show a third embodiment of the present invention. In this embodiment, a method for manufacturing an element-embedded substrate according to the present invention will be described. In the drawings, the same reference numerals are given to portions corresponding to the above-described first embodiment, and detailed description thereof will be omitted.
[0073]
First, as shown in FIG. 9A, an insulating
Next, as shown in FIG. 9C, a gap forming step of forming a
[0074]
In parallel with the step of preparing the insulating
In the present embodiment, a
[0075]
The
In the present embodiment, thereafter, a step of embedding an insulating film between the formed conductor patterns and flattening the surface of the
[0076]
In this step, first, as shown in FIG. 9F, an insulating layer made of an insulating resin such as an epoxy resin is formed on the entire surface of the
Then, as shown in FIG. 9G, the cured insulating
As a result, the insulating
[0077]
Next, as shown in FIG. 9H, the
[0078]
At this time, since the
[0079]
Further, since the
[0080]
Furthermore, since the surface of the
[0081]
Subsequently, as shown in FIG. 10I, a step of accommodating the
After bonding the
[0082]
Since the bumps of the
[0083]
In this case, in the present embodiment, since the insulating
If the region corresponding to the chip connection land on the
[0084]
Next, the
Since the
[0085]
After the removal of the
[0086]
As described above, the device-embedded substrate 50 'of the present embodiment is manufactured.
According to the present embodiment, the same effects as those of the above-described first embodiment can be obtained.
In particular, according to the present embodiment, since the
Further, when metal plating is formed in the chip mounting region of the
[0087]
(Fourth embodiment)
Next, FIG. 11 shows a fourth embodiment of the present invention. In this embodiment, a method for manufacturing an element-embedded substrate according to the present invention will be described. In the drawings, the same reference numerals are given to portions corresponding to the above-described first embodiment, and detailed description thereof will be omitted.
[0088]
In the present embodiment, a plating resist 72A for electroplating (FIG. 11B) formed when depositing the
When the
[0089]
Therefore, after the formation of the
If a material having adhesiveness is used for the plating resist 72A, the
In this case, when the wiring density of the
[0090]
Note that the chip mounting step (FIG. 11E) and the transfer sheet removing step (FIG. 11F) after attaching the
[0091]
Although the embodiments of the present invention have been described above, the present invention is, of course, not limited thereto, and various modifications can be made based on the technical idea of the present invention.
[0092]
For example, in each of the above embodiments, as the
[0093]
For example, in a transfer sheet 101 whose cross-sectional structure is shown in FIG. 5B, an
[0094]
In FIG. 5B, if the
[0095]
Further, in each of the above embodiments, an example has been described in which the
[0096]
For example, FIG. 5C shows a configuration of a
[0097]
Further, the combination examples of these dissimilar metals can also be applied as a combination example between the constituent metal of the metal layer to be melted (64, 94) and the constituent metal of the conductor pattern (55, 85).
[0098]
Further, the transfer sheet may be composed of two layers, a metal base material and a metal layer to be melted, and these layers may be separated from each other by a difference in thermal expansion coefficient between the layers. Alternatively, as in a
[0099]
【The invention's effect】
As described above, according to the method for manufacturing a device-embedded substrate and the method for manufacturing a printed wiring board of the present invention, since a metal sheet is used as a transfer sheet, a fine-pitch conductor pattern can be formed with high precision. And transfer to the insulating layer while ensuring the dimensional stability of the formed conductor pattern. Further, since the transfer sheet is finally removed by dissolving and removing the transfer sheet, it is possible to ensure a proper transfer operation of the conductor pattern.
[0100]
Further, the transfer sheet includes a metal base material and a metal layer to be melted that is separably stacked on the metal base material, and removing the transfer sheet separates and removes the metal base material from the metal layer to be melted. By comprising the step and the step of dissolving and removing the metal layer to be dissolved, the time cost required for the step of removing the transfer sheet can be reduced, and the productivity can be improved.
[0101]
Furthermore, according to the device-embedded substrate and the printed wiring board of the present invention, since the conductor pattern formed on the insulating layer is constituted by the electroplating layer, the conductor pattern can be finely pitched, and the mounting density can be reduced. Can be improved.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing a configuration of a device-embedded substrate according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a state in which the device-embedded substrate shown in FIG. 1 is multilayered.
FIGS. 3A to 3H are process cross-sectional views illustrating a method for manufacturing a device-embedded substrate according to the first embodiment of the present invention, and FIGS. , (D) to (G) show a pattern forming step, and (H) shows a part of a pattern transfer step.
4A to 4L are process cross-sectional views illustrating a method for manufacturing a device-embedded substrate according to the first embodiment of the present invention, wherein FIG. 4I is a device accommodating process, and FIG. (L) shows the step of removing the transfer sheet.
FIG. 5A is a cross-sectional view schematically illustrating a configuration of a transfer sheet applied to the first embodiment of the present invention, and FIGS. 5B to 5D illustrate modified examples thereof. It is sectional drawing.
FIG. 6 is a process flow chart for explaining a method of manufacturing the device-embedded substrate according to the first embodiment of the present invention.
FIGS. 7A to 7G are process cross-sectional views illustrating a method for manufacturing a printed wiring board according to a second embodiment of the present invention, and in particular, FIGS. Step (G) shows a part of the pattern transfer step.
8 (H) to 8 (J) are cross-sectional views illustrating a method for manufacturing a printed wiring board according to the second embodiment of the present invention, and particularly show a step of removing a transfer sheet.
FIGS. 9A to 9H are process cross-sectional views illustrating a method for manufacturing an element-embedded substrate according to a third embodiment of the present invention.
FIGS. 10A to 10L are process cross-sectional views illustrating a method for manufacturing an element-embedded substrate according to a third embodiment of the present invention.
FIGS. 11A to 11F are process cross-sectional views illustrating a method for manufacturing an element-embedded substrate according to a fourth embodiment of the present invention.
FIG. 12 is a fragmentary cross-sectional view for explaining a modification of the chip mounting step according to the first embodiment of the present invention.
13A to 13F are process cross-sectional views illustrating a conventional method for manufacturing a device-embedded substrate.
[Explanation of symbols]
50, 50 ': Device built-in substrate, 51, 81: Insulating base material, 53: Through hole, 54, 84: Adhesive material layer, 55, 85: Conductor pattern, 55A, 85A: Electroplating layer, 56: Semiconductor chip ( 58, underfill resin layer, 59, solder (conductive material), 61, 91, transfer sheet, 62, 92, metal base material, 63, conductive adhesive resin layer, 64, 94, metal layer to be melted , 65: Multi-layer substrate with built-in element, 72A: Plating resist, 80: Printed wiring board, 87: Insulating film.
Claims (23)
前記絶縁層に対して前記空隙部を形成する空隙部形成工程と、
金属製の転写シートの一表面に前記導体パターンを形成するパターン形成工程と、
前記形成した導体パターンを介して前記転写シートと前記絶縁層とを互いに貼り合わせた後、前記転写シートを除去するパターン転写工程と、
前記形成した導体パターンに接合される電気素子を前記空隙部へ収容する素子収容工程とを有し、
前記転写シートの除去が、前記転写シートの少なくとも一部を溶解除去する工程を含む
ことを特徴とする素子内蔵基板の製造方法。An electric element electrically connected to the conductor pattern on the insulating layer, wherein the method for manufacturing an element-containing substrate is accommodated in a void formed in the insulating layer,
A gap forming step of forming the gap with respect to the insulating layer,
A pattern forming step of forming the conductor pattern on one surface of a metal transfer sheet,
After bonding the transfer sheet and the insulating layer to each other via the formed conductor pattern, a pattern transfer step of removing the transfer sheet,
An element accommodating step of accommodating the electric element bonded to the formed conductor pattern in the void portion,
The method for manufacturing a substrate with a built-in element, wherein the removal of the transfer sheet includes a step of dissolving and removing at least a part of the transfer sheet.
前記転写シートの除去が、前記金属ベース材を前記被溶解金属層から分離除去する工程と、前記被溶解金属層を溶解除去する工程とでなる
ことを特徴とする請求項1に記載の素子内蔵基板の製造方法。The transfer sheet comprises a metal base material, and a metal layer to be melted which is formed so that the conductor pattern is formed and is separable from the metal base material.
2. The device built-in device according to claim 1, wherein the removal of the transfer sheet includes a step of separating and removing the metal base material from the metal layer to be melted, and a step of melting and removing the metal layer to be melted. 3. Substrate manufacturing method.
ことを特徴とする請求項1に記載の素子内蔵基板の製造方法。The pattern forming step includes a step of forming a conductor pattern on one surface of the transfer sheet, and a step of flattening one surface of the transfer sheet by embedding an insulating material between the formed conductor patterns. The method for manufacturing an element-embedded substrate according to claim 1.
ことを特徴とする請求項1に記載の素子内蔵基板の製造方法。2. The method according to claim 1, wherein in the pattern transfer step, an adhesive is applied to an upper surface of the insulating layer in advance. 3.
ことを特徴とする請求項1に記載の素子内蔵基板の製造方法。2. The method according to claim 1, wherein the element accommodating step is performed after the transfer sheet and the insulating layer are bonded to each other and before the transfer sheet is removed. 3.
ことを特徴とする請求項1に記載の素子内蔵基板の製造方法。The element accommodating step includes a step of accommodating the electric element in the gap and electrically connecting the electric element to the conductor pattern, and a step of injecting a sealing resin between the conductor pattern and the electric element. The method for manufacturing an element-embedded substrate according to claim 1, wherein:
ことを特徴とする請求項2に記載の素子内蔵基板の製造方法。The dissolving metal layer and the conductor pattern are made of different metal materials, and the step of dissolving and removing the dissolving metal layer uses an etching solution that dissolves the dissolving metal layer but does not dissolve the conductor pattern. The method according to claim 2, wherein the method is performed.
前記貫通孔へ導電材料を充填する導電体充填工程を有する
ことを特徴とする請求項1に記載の素子内蔵基板の製造方法。In the gap forming step, a through hole for connecting the front and back surfaces of the insulating layer with the gap is formed,
2. The method according to claim 1, further comprising a conductor filling step of filling the through hole with a conductive material.
ことを特徴とする請求項9に記載の素子内蔵基板の製造方法。10. The method for manufacturing a device-embedded substrate according to claim 9, further comprising: after the conductor filling process, laminating the manufactured device-embedded substrate in multiple layers with electrical connection in the through hole. Method.
前記導体パターンが、前記絶縁層の上面に接着された電気めっき層からなる
ことを特徴とする素子内蔵基板。In a device built-in substrate in which an electric element housed in a void formed in the insulating layer is electrically joined to a conductor pattern on the insulating layer,
The substrate with a built-in element, wherein the conductive pattern comprises an electroplating layer adhered to an upper surface of the insulating layer.
ことを特徴とする請求項11に記載の素子内蔵基板。The device-embedded substrate according to claim 11, wherein the conductor pattern is a transfer film of a pattern plating film deposited on a metal transfer sheet.
ことを特徴とする請求項11に記載の素子内蔵基板。12. The device built-in substrate according to claim 11, wherein an insulating material is buried between the conductor patterns bonded to the upper surface of the insulating layer, and the upper surface of the insulating layer is flattened.
ことを特徴とする請求項13に記載の素子内蔵基板。14. The device-embedded substrate according to claim 13, wherein the insulating material is a plating resist.
ことを特徴とする請求項11に記載の素子内蔵基板。The device-embedded substrate according to claim 11, further comprising an underfill resin layer between the electric element and the conductor pattern.
ことを特徴とする請求項11に記載の素子内蔵基板。The device-embedded substrate according to claim 11, wherein a plurality of insulating layers on which the conductor pattern is formed are laminated.
前記転写シートが金属でなり、
前記転写シートの除去が、前記転写シートの少なくとも一部を溶解除去する工程を含む
ことを特徴とするプリント配線板の製造方法。Printed wiring, comprising: a pattern forming step of forming a conductor pattern on one surface of a transfer sheet; and a pattern transfer step of removing the transfer sheet after attaching the transfer sheet to an insulating layer via the formed conductor pattern. In the method of manufacturing a plate,
The transfer sheet is made of metal,
The method for manufacturing a printed wiring board, wherein the step of removing the transfer sheet includes a step of dissolving and removing at least a part of the transfer sheet.
前記転写シートの除去が、前記金属ベース材を前記被溶解金属層から分離除去する工程と、前記被溶解金属層を溶解除去する工程とでなる
ことを特徴とする請求項17に記載のプリント配線板の製造方法。The transfer sheet comprises a metal base material, and a metal layer to be melted which is formed so that the conductor pattern is formed and is separable from the metal base material.
18. The printed wiring according to claim 17, wherein the removal of the transfer sheet includes a step of separating and removing the metal base material from the metal layer to be melted, and a step of melting and removing the metal layer to be melted. Plate manufacturing method.
ことを特徴とする請求項17に記載のプリント配線板の製造方法。18. The method according to claim 17, wherein in the pattern transfer step, an adhesive is applied to an upper surface of the insulating layer in advance.
ことを特徴とする請求項18に記載のプリント配線板の製造方法。The dissolving metal layer and the conductor pattern are made of different metal materials, and the step of dissolving and removing the dissolving metal layer uses an etching solution that dissolves the dissolving metal layer but does not dissolve the conductor pattern. The method for manufacturing a printed wiring board according to claim 18, wherein the method is performed.
前記導体パターンが、前記絶縁層の上面に接着された電気めっき層からなる
ことを特徴とするプリント配線板。In a printed wiring board having a conductor pattern formed on an upper surface of an insulating layer,
The printed wiring board, wherein the conductor pattern is formed of an electroplating layer adhered to an upper surface of the insulating layer.
ことを特徴とする請求項22に記載のプリント配線板。23. The printed wiring board according to claim 22, wherein the conductor pattern is a transfer film of a pattern plating film deposited on a metal transfer sheet.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002223846A JP3608559B2 (en) | 2002-03-26 | 2002-07-31 | Method for manufacturing element-embedded substrate |
CNB038183455A CN100452342C (en) | 2002-07-31 | 2003-06-20 | Method for manufacturing board with built-in device and board with built-in device, and method for manufacturing printed wiring board and printed wiring board |
US10/523,331 US7874066B2 (en) | 2002-07-31 | 2003-06-20 | Method of manufacturing a device-incorporated substrate |
EP03766619A EP1542519A4 (en) | 2002-07-31 | 2003-06-20 | Method for manufacturing board with built-in device and board with built-in device, and method for manufacturing printed wiring board and printed wiring board |
PCT/JP2003/007872 WO2004014114A1 (en) | 2002-07-31 | 2003-06-20 | Method for manufacturing board with built-in device and board with built-in device, and method for manufacturing printed wiring board and printed wiring board |
US12/435,185 US8146243B2 (en) | 2002-07-31 | 2009-05-04 | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002085649 | 2002-03-26 | ||
JP2002223846A JP3608559B2 (en) | 2002-03-26 | 2002-07-31 | Method for manufacturing element-embedded substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004006572A true JP2004006572A (en) | 2004-01-08 |
JP3608559B2 JP3608559B2 (en) | 2005-01-12 |
Family
ID=30445996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002223846A Expired - Fee Related JP3608559B2 (en) | 2002-03-26 | 2002-07-31 | Method for manufacturing element-embedded substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3608559B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100719035B1 (en) * | 2005-07-01 | 2007-05-16 | 엘지전자 주식회사 | Plasma Display Panel |
KR100736238B1 (en) * | 2004-08-25 | 2007-07-06 | 다이닛뽕스크린 세이조오 가부시키가이샤 | Pannel for flat panel display |
JP2007266379A (en) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | Component built-in printed-wiring board, manufacturing method thereof, and electronic equipment |
JP2008544510A (en) * | 2005-06-16 | 2008-12-04 | イムベラ エレクトロニクス オサケユキチュア | Circuit board structure and method for manufacturing circuit board structure |
KR20120016814A (en) * | 2010-08-17 | 2012-02-27 | 삼성테크윈 주식회사 | Device embedded flexible printed circuit board and manufacturing method thereof |
-
2002
- 2002-07-31 JP JP2002223846A patent/JP3608559B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100736238B1 (en) * | 2004-08-25 | 2007-07-06 | 다이닛뽕스크린 세이조오 가부시키가이샤 | Pannel for flat panel display |
JP2008544510A (en) * | 2005-06-16 | 2008-12-04 | イムベラ エレクトロニクス オサケユキチュア | Circuit board structure and method for manufacturing circuit board structure |
KR100719035B1 (en) * | 2005-07-01 | 2007-05-16 | 엘지전자 주식회사 | Plasma Display Panel |
JP2007266379A (en) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | Component built-in printed-wiring board, manufacturing method thereof, and electronic equipment |
KR20120016814A (en) * | 2010-08-17 | 2012-02-27 | 삼성테크윈 주식회사 | Device embedded flexible printed circuit board and manufacturing method thereof |
KR101701380B1 (en) | 2010-08-17 | 2017-02-01 | 해성디에스 주식회사 | Device embedded flexible printed circuit board and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP3608559B2 (en) | 2005-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8146243B2 (en) | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board | |
JP4204989B2 (en) | Semiconductor device and manufacturing method thereof | |
US9363891B2 (en) | Printed wiring board and method for manufacturing the same | |
US9232657B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
TWI436717B (en) | Wiring board capable of having built-in functional element and method for manufacturing the same | |
JP4876272B2 (en) | Printed circuit board and manufacturing method thereof | |
US7754598B2 (en) | Method for manufacturing coreless packaging substrate | |
TWI430728B (en) | Method of making circuitized substrate with solder paste connections | |
WO2004103039A1 (en) | Double-sided wiring board, double-sided wiring board manufacturing method, and multilayer wiring board | |
WO2007077735A1 (en) | Semiconductor mounting wiring board and method for manufacturing same, and semiconductor package | |
JP2001044641A (en) | Wiring board incorporating semiconductor element and its manufacture | |
JP2009194322A (en) | Semiconductor device manufacturing method, semiconductor device and wiring substrate | |
JPH07283538A (en) | Manufacture of multilayered printed wiring board | |
JP2012164965A (en) | Wiring board and manufacturing method of the same | |
JP5007164B2 (en) | Multilayer wiring board and multilayer wiring board manufacturing method | |
JP2009016377A (en) | Multilayer wiring board and multilayer wiring board manufacturing method | |
JP2002111205A (en) | Multilayered wiring board and method of manufacturing the same | |
JPH10303561A (en) | Multi-layer wiring board and its manufacture | |
JP3608559B2 (en) | Method for manufacturing element-embedded substrate | |
JP2003229513A (en) | Substrate incorporating element and method of manufacturing the same | |
JP3863534B2 (en) | Multilayer printed wiring board manufacturing method and multilayer printed wiring board | |
JP2005005435A (en) | Mounting substrate and its manufacturing method | |
JP2004200608A (en) | Printed wiring board, and manufacturing method thereof | |
JP2002043745A (en) | Wiring board and semiconductor device using it | |
JP2005109188A (en) | Circuit board and multilayer board, and method for manufacturing circuit board and multilayer board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040921 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041004 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |