JP2004004816A

JP2004004816A - Liquid crystal display controller

Info

Publication number: JP2004004816A
Application number: JP2003126468A
Authority: JP
Inventors: Yoshikazu Yokota; 横田　善和; Kunihiko Tani; 谷　邦彦; Goro Sakamaki; 坂巻　五郎; Katsuhiko Yamamoto; 山本　勝彦; Taku Yoneoka; 米岡　卓; Kazuhisa Higuchi; 樋口　和久; Kimihiko Sugiyama; 杉山　公彦
Original assignee: Hitachi Device Engineering Co Ltd; Hitachi Ltd; Hitachi Consumer Electronics Co Ltd
Current assignee: Hitachi Ltd; Hitachi Consumer Electronics Co Ltd; Japan Display Inc
Priority date: 2003-05-01
Filing date: 2003-05-01
Publication date: 2004-01-08

Abstract

<P>PROBLEM TO BE SOLVED: To resolve the problem that the power consumption at waiting cannot be sufficiently reduced because scanning of common electrodes of rows which are not displayed is performed in a liquid crystal display controller of a conventional mobile phone or the like. <P>SOLUTION: A driving duty selection register (34) and a driving bias selection register (32) which can be rewritten by a microprocessor (1) are provided in a liquid crystal display controller (2). When display of all the surface of a liquid crystal display panel (3) is switched to display of only partial rows, set values of the driving duty selection register and the driving bias selection register are changed to perform display in a part of the liquid crystal panel selectively by driving with low voltage and low duty. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【産業上の利用分野】
本発明は、表示制御技術さらには液晶駆動制御に適用して特に有効な技術に関し、例えばドットマトリクス型キャラクタ表示用液晶装置の表示制御回路に利用して有効な技術に関する。
【０００２】
【従来の技術】
一般に、液晶表示装置は、液晶表示パネルと、該液晶表示パネルを駆動する半導体集積回路化された液晶表示制御装置と、表示データの書き込みや前記液晶表示制御装置の表示動作の制御を行なうマイクロ・プロセッシング・ユニット（以下、マイクロプロセッサと称する）等から構成されている。
【０００３】
ドットマトリクス方式の表示パターンを生成するためのキャラクタジェネレータを内蔵した従来の液晶表示制御装置は、キャラクタコ−ドを格納する表示デ−タＲＡＭ（ＤＤＲＡＭ）と、文字フォントなどのキャラクタパタ−ンを格納するキャラクタジェネレータＲＯＭ（ＣＧＲＯＭ）と、上記表示データＲＡＭから表示データを液晶表示パネルの駆動位置に合わせて読み出すアドレスカウンタと、液晶表示パネルのコモン電極やセグメント電極に対する駆動信号を形成して液晶の駆動を行なう液晶駆動回路、表示タイミングを与えるクロック信号を形成するタイミング発生回路等から構成されていた。
【０００４】
マイクロプロセッサは、液晶表示パネル上に表示したいキャラクタに対応するキャラクタコ−ドを表示データＲＡＭに書き込む。アドレスカウンタは液晶表示パネルの駆動位置に合わせて順次表示データＲＡＭからキャラクタコードを読み出し、読み出されたキャラクタコ−ドをアドレスの一部としてキャラクタジェネレータＲＯＭをアクセスしてキャラクタパタ−ンを順次読み出す。読み出されたキャラクタパタ−ンは、液晶の点灯／非点灯デ−タとして液晶駆動回路内のセグメントシフトレジスタに順次送られ、１ライン分のデ−タが蓄積された時点で全セグメントドライバ回路が一斉に点灯／非点灯レベルの駆動電圧を出力し、液晶表示パネルを駆動する。
【０００５】
なお、各キャラクタは垂直方向に複数のラインで構成されているため、上記の制御を各表示行毎にキャラクタのライン数（キャラクタが縦横５×８ドット構成の場合は８ライン）分だけ繰り返して行なわれる。つまり、上記の表示の点灯／非点灯制御は１ラインずつ時分割方式で行われる。そのため、タイミング制御回路から発生された１ラインの選択信号をコモンシフトレジスタに送り、このシフトレジスタが１ライン毎にシフトすることで、コモンドライバは各ラインの選択レベルの駆動電圧を順次出力する。
【０００６】
【本発明が解決しようとする課題】
上記のような液晶表示装置を搭載した携帯電話機やページャ等の携帯用電子機器においては、待ち受け時には液晶表示パネル全面に表示を行なう必要はなくカレンダーや時計表示、さらにピクトグラムと呼ばれるマークやアイコン等最小限の表示がなされていれば良い。ところが、従来の携帯電話機等の液晶表示装置では、待ち受け時に表示は減らすものの液晶駆動デューティを変更していなかった。つまり、表示しない行のコモン電極についても走査を行なっていたため、待ち受け時の消費電力を充分に減らすことができないという問題点があった。
【０００７】
例えば３２本のコモンドライバを有する液晶表示制御装置においては、ＣＯＭ１信号に対するコモンドライバかＣＯＭ３２信号に対応するコモンドライバまで順次選択されて３２ラインが順次選択的に駆動される。この様な駆動方法が、１／３２デューティ駆動とされる。この場合、５×８ドットサイズのキャラクタフォントであれば、垂直方向に４行分の文字列を表示することができる。このような液晶表示制御装置において４行分の全面表示を必要としない場合においても、４行分の時分割駆動を行うと、液晶駆動電圧及び消費電流は４行分の全面表示を行う場合と同等である。
【０００８】
ここで、システムの待機状態においては４行分の全面表示を行わず、一部の表示行のみを選択的に駆動し、液晶駆動デューティを下げ液晶駆動電圧を低減することができれば、液晶駆動制御装置の消費電力を抑えることができる。しかしながら、液晶駆動電圧を変えると最適な駆動バイアス比も変化するため、そのままの駆動条件では良好な表示コントラストが得られなくなる。また、単に液晶駆動デューティだけを低くすると、キャラクタフォントの表示位置が最上行に固定され、表示としての見た目のバランスが悪くなるという問題点があることが明らかになった。
【０００９】
本発明の目的は、液晶表示制御装置を搭載した電子機器においてシステムの動作状態に応じて液晶駆動デューティを変化させることでトータルの消費電力を低減できるとともに、そのような可変デューティ表示を行なう場合に液晶駆動デューティに応じて、最適駆動電圧と最適駆動バイアス条件を容易に設定して駆動を行なえる液晶表示技術を提供することにある。
本発明の他の目的は、システムの動作状態に応じて、最も見やすい表示が行なえる液晶表示技術を提供することにある。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、液晶表示制御装置内にマイクロプロセッサから書き替え可能な駆動デューティ選択レジスタと駆動バイアス選択レジスタとが液晶表示制御装置内に設けられる。液晶表示パネルの全面表示から一部の行のみの表示に切り替える場合、上記駆動デューティ選択レジスタと駆動バイアス選択レジスタの設定値をマイクロプロセッサによって変更することで、液晶表示パネルの一部に選択的に低電圧、低デューティ駆動で表示が行なわれるようにする。具体的には、１ライン毎に時分割して選択レベルを出力するコモンドライバに接続されたコモンシフトレジスタにおいて、表示を行う部分のシフトレジスタのみ選択情報が順次シフトされるようにし、一方、画面の非表示部分に対応するシフトレジスタは、シフト動作を行なわせないようにする。
【００１１】
また、昇圧回路における昇圧出力倍率を設定可能な昇圧倍率選択レジスタが液晶表示制御装置内に設けられる。液晶表示パネルの全面表示から一部の行のみの表示に切り替える場合、昇圧倍率選択レジスタの設定値をマイクロプロセッサによって変更することで、昇圧回路から出力される昇圧電圧が低くされる。
【００１２】
上記した手段によると、マイクロプロセッサからの指示により液晶表示パネルの一部のみを選択的に低デューティで駆動できるため、内部コモンシフトレジスタの動作周波数及び液晶駆動電圧を下げることができる。それによって、液晶表示制御装置のトータル消費電流を抑えることができる。また、駆動デューティの変更に伴い、最適駆動バイアスも変更することができるので、コントラストの低下を防止することができる。さらに、低デューティ化に伴い、昇圧回路の昇圧出力倍率を低く設定することで、昇圧出力電圧を必要最小限度に下げることができ、これにより、液晶駆動電源回路の動作電圧を下げることができるとともに、昇圧回路の効率を向上させることができ、液晶表示制御装置の消費電流をさらに抑えることができる。
【００１３】
また、望ましくは、液晶表示制御装置内にセンタリング表示指定レジスタが設けられる。これによって、待機時に最も表示の見易い位置、例えば、液晶表示パネル中央部分に表示を行なうことができる。
【００１４】
【発明の実施の形態】
図１は、本発明の実施例である液晶表示システム（液晶表示装置）１００を示す。この表示システム１００は、ドットマトリクス方式の液晶表示パネル１と、該液晶表示パネル１のコモン電極およびセグメント電極を駆動する信号を出力して表示を行なわせる液晶表示制御装置２と、該液晶表示制御装置２の制御情報を設定したり表示データの書き込みを行なうマイクロプロセッサ（ＭＰＵ）３と、バッテリなどのシステム電源４とを含む。マイクロプロセッサ３と液晶表示制御装置２との間には、上記装置２のチップを有効化させるイネーブル信号Ｅ、リセットを指示するためのリセット信号ＲＳ、及びリード・ライト制御信号Ｒ／ＷをＭＰＵ３から装置２へ送信するための制御信号線と、ＭＰＵ３と装置２との間の８ビットのデータ信号ＤＢ０〜ＤＢ７を送受信するためのデータバスとが設けられている。また、液晶表示パネル１と液晶表示制御装置２とは、コモン信号線ＣＯＭ１〜ＣＯＭ３２とセグメント信号線ＳＥＧ１〜ＳＥＧ８０とによって接続されている。
【００１５】
液晶表示制御装置２は、マイクロプロセッサ３との間の信号の送受信を行なうシステムインタフェース回路４と、内部の制御情報等を設定するためのインストラクションレジスタ５と、液晶表示パネル１の画面上に表示する文字のキャラクタコードを記憶する表示データＲＡＭ７（表示メモリ）と、該表示データＲＡＭ７から表示データを液晶表示パネル１の駆動位置に合わせて読み出すアドレスカウンタ６と、表示データＲＡＭ７から読み出されたキャラクタコードからドットマトリクス状の文字フォントパターンを展開するキャラクタジェネレータメモリ８と、該キャラクタジェネレータメモリ８から読み出された複数ビットの表示データをシリアルデータを変換する並直変換回路９と、変換された表示データをシフトして１ライン分保持するセグメントシフトレジスタ１２と、シフトされた１ライン分の表示データを保持するラッチ回路１３と、保持された表示データに基づいて液晶表示パネル１のセグメント電極に印加される駆動電圧波形を形成し出力するセグメントドライバ１４と、液晶表示パネル１のコモン電極を順次選択する信号を形成するコモンシフトレジスタ１５と、コモン電極に印加される駆動電圧波形を形成し出力するコモンドライバ１６と、上記表示データメモリ７に対する表示位置を示すタイミング信号や上記シフトレジスタ１２，１５に対して表示タイミングを与えるクロック信号を形成するタイミング発生回路１０と、システム電源４０からの電源電圧Ｖｃｉに基づいて液晶駆動電圧を発生する昇圧回路１１と、昇圧された電圧に基づいて液晶駆動バイアス電圧を発生する液晶駆動バイアス回路１８と、発生されたバイアス電圧をインピーダンス変換して出力するボルテージホロワ（オペアンプ）からなる電源回路１７と、出力されたバイアス電圧の中から所望のものを選択して上記セグメントドライバ回路１４およびコモンドライバ回路１６に供給する液晶駆動電圧選択回路１４とを含む。
【００１６】
なお、上記液晶表示制御装置２は、公知の半導体集積回路製造技術によってＣＭＯＳＬＳＩとして１つの半導体チップ上に形成される。また、図１において、Ｃ１，Ｃ２はそれぞれ、昇圧回路を構成する容量素子であり、Ｃ３は電源安定化のための容量素子である。これらの容量素子は半導体チップ上に形成可能な容量素子の容量では充分な大きさでないため、外付けの容量素子（コンデンサ）が用いられる。キャラクタジェネレータメモリ８は、一般にＲＯＭ（リード・オンリ・メモリ）で構成されるが、ユーザーの作成したパターンを表示可能にするため、ＲＡＭが上記ＲＯＭに付加されることもある。特に制限されないが、上記セグメントシフトレジスタ１２およびコモンシフトレジスタ１５は、双方向シフトレジスタによって構成されている。
【００１７】
この実施例の液晶表示制御装置２は、マイクロプロセッサ３がシステムインタフェース４を介して表示したいキャラクタのコードを表示位置に対応して表示データＲＡＭ７に書き込むことで、キャラクタジェネレータメモリ８内に格納されている任意のキャラクタを表示することができる。また、マイクロプロセッサ３がシステムインタフェース４を介して液晶表示を行う各種の制御情報をインストラクションレジスタ５にセットすると、装置２は設定された制御情報に従った表示制御を行なう。表示データＲＡＭ７へのデータの書き込みは、マイクロプロセッサ３が表示文字列の先頭アドレスをアドレスカウンタ６に設定することで開始され、その後アドレスカウンタ６が自動的にアドレスを更新しながらマイクロプロセッサ３から入力される文字コードを次々と表示データＲＡＭ７に書き込んで行く。
【００１８】
表示データ（キャラクタコード）は、タイミング発生回路１０により生成された表示アドレス信号が表示データＲＡＭ７へ送られることで順次読み出され、このキャラクタコードをアドレスとしてキャラクタジェネレータメモリ８に格納されたキャラクタパタ−ンが読み出される。さらにこのキャラクタパターンは、並直変換回路９でシリアルデータに変換され、セグメント駆動回路（１２，１３，１４）内のセグメントシフトレジスタ１２に順次送られる。１ライン分のデータがセグメントシフトレジスタ１２に蓄積されたところで同時にラッチ回路１３にラッチされ、セグメントドライバ１４はこのラッチされたデータから点灯／非点灯電圧を選択して液晶表示パネル１へ出力する。この点灯／非点灯駆動の電圧レベルは液晶駆動電圧選択回路１９で発生される。
【００１９】
例えば、５×８ドットで構成されるキャラクタフォントパタ−ンを垂直方向に４行表示する場合、各表示行は８ラインになるので、コモンドライバ１６は計３２個の出力回路を必要とする。図２に示すように、このコモンドライバ１６は液晶表示パネル１のコモン駆動信号（ＣＯＭ１〜ＣＯＭ３２）を、ＣＯＭ１からＣＯＭ３２まで時分割に順次選択電圧レベルにして出力する。この場合、ＣＯＭ１〜ＣＯＭ８が第１行目、ＣＯＭ９〜ＣＯＭ１６が第２行目、ＣＯＭ１７〜ＣＯＭ２４が第３行目、ＣＯＭ２５〜ＣＯＭ３２が第４行目となる。
【００２０】
このような４行まで表示可能な液晶表示パネル１において、システムの待機時など４行分を全て使用する全面表示を必要としないことが多い。例えば待機期間中は、２行あるいは１行を使用して、時刻や日時などの情報のみを表示させる場合などである。このような場合、従来の液晶表示制御装置では、表示されない行に対してもコモン駆動信号を出力してセグメント電極には非点灯のレベルの電圧を印加していた。そのため、表示行が少ないにもかかわらず消費電力は減らないという不具合があった。本発明では、表示を行なわない行についてはコモン駆動信号も印加しないようにコモンシフトレジスタ１５を動作させるようにしたものである。これによって、待機時の液晶表示制御装置１の消費電力を低減することができる。
【００２１】
ただし、この場合にもコモン駆動信号をＣＯＭ１から順次選択レベルにして出力して２行表示や１行表示を行なうした場合には、図３と図４にそれぞれ示すように、それぞれＣＯＭ１〜ＣＯＭ１６（１／１６デューティ駆動）及びＣＯＭ１〜ＣＯＭ８（１／８デューティ駆動）の範囲で選択レベルが出力されることとなる。このような駆動を行なうと、図５（ｂ）及び図５（ｃ）に示すように、４行表示の液晶表示パネル１の画面上部の２行または１行に偏って表示され、見た目が悪くなる。図５（ａ）は、１／３２デューティ駆動の場合の４行表示例を示す。
【００２２】
そこで、この実施例では、２行表示や１行表示を行なう場合には、図６と図７にそれぞれ示すように、コモン駆動信号ＣＯＭ１〜ＣＯＭ８までの選択駆動をスキップし、ＣＯＭ９からＣＯＭ２４（１／１６デューティ駆動）又はＣＯＭ９からＣＯＭ１６（１／８デューティ駆動）までの範囲で選択レベルを出力することで、図８（ｂ）及び図８（ｃ）に示すように液晶表示パネル１の画面中央部に選択的に表示を行なうように、コモンシフトレジスタ１５を動作させている。しかもこの場合、画面中央部の表示エリア以外の非表示行は常時非選択レベルで交流駆動を行なうことで、液晶に直流バイアスが印加されて液晶が劣化し表示が黒ずんでしまうのを回避することができるようにしている。尚、図８（ａ）は１／３３２デューティ駆動の場合の４行表示例を示す。
【００２３】
図９は、低デューティ駆動時の画面中央部に表示を行う為の詳細な実現方法を示す。図１のインストラクションレジスタ５は、駆動デューティ値が設定される駆動デューティ選択レジスタ３４と、表示画面中央部に選択的に表示を行うことを指示するセンタリング指定レジスタ３１とを含む。マイクロプロセッサ３は、上記駆動デューティ選択レジスタ３４とセンタリング指定レジスタ３１とに所定の値を設定する。液晶表示制御装置２は、駆動デューティ選択レジスタ３４に設定された駆動デューティ値に基づいて、タイミング発生回路１０で形成されるコモンシフトレジスタ１５のシフトクロック信号の周期を調整する。例えば、４行表示から２行表示に駆動デューティが変更された場合、フレーム周期を一定に制御するため、上記シフトクロックの周期は２倍とされる。さらに１行表示に駆動デューティが変更された場合、上記シフトクロックの周期は４倍とされる。
【００２４】
センタリング指定レジスタ３１の設定値はシフト制御回路３５に供給されており、シフト制御回路３５は、通常の全面表示（４行表示）の際にはフリップフロップＦ／Ｆ１からＦ／Ｆ３２まで順番に「１」をシフトさせて行くことでコモンドライバ１６から時分割に選択レベルのコモン信号を出力させるとともに、待機時にはセンタリング指定レジスタ３１の設定値に基づいて、例えばフリップフロップＦ／Ｆ９からＦ／Ｆ２４まで順番に「１」をシフトさせて行くことでコモンドライバ１６から中央の２行分のコモンラインへ選択レベルのコモン信号を時分割的に出力させる。
【００２５】
図１０には、設定された駆動デューティ値に基づいてコモンシフトレジスタ１５のシフトクロック信号の周期を、フレーム周期を一定にするように調整したときの詳細なタイミング図が示されている。この実施例の液晶表示制御装置２においては、センタリング表示指定レジスタ３１で指示された情報とタイミング発生回路１０で生成されたシフトクロックを、コモンシフトレジスタ１５内のシフト制御回路３５（図９）に入力し、３２ヶのフリップフロップ（Ｆ／Ｆ１〜Ｆ／Ｆ３２）で構成されるシフトレジスタを制御する。例えば４行表示の場合には、Ｆ／Ｆ１からＦ／Ｆ３２まで選択情報を順次シフトすることで、全面表示を行う。一方、画面中央部の２行に表示を行う場合は、Ｆ／Ｆ９からシフトを開始してＦ／Ｆ２４でシフトを終了する。この際、Ｆ／Ｆ１〜Ｆ／Ｆ８及びＦ／Ｆ２５〜Ｆ／Ｆ３２のフリップフロップは常時リセットされ、シフトは行わない。また画面中央部の１行に表示を行う場合は、Ｆ／Ｆ９からシフトを開始してＦ／Ｆ１６でシフトを終了する。この際、Ｆ／Ｆ１〜Ｆ／Ｆ８及びＦ／Ｆ１７〜Ｆ／Ｆ３２のフリップフロップは常時リセットされ、シフトを行わない。
【００２６】
一般的に駆動デューティを低くすると、各ラインの選択時間が長くなり、パネル全体の表示が点灯しやすくなる。従って、低デューティ駆動に変更した後も、変更前と同じ見た目（コントラスト）を維持するためには、液晶駆動電圧と駆動バイアスを下げる必要がある。また、この低デューティ駆動化により、液晶駆動電圧を下げることができると、消費電力を低減できるメリットも生じる。特にシステム電源４０の電源電圧より高い液晶駆動電圧を必要とする液晶表示制御装置では、システム電源電圧を昇圧して液晶駆動電圧を発生させる必要がある。この場合、液晶駆動系の回路（１１〜１８）に流れる電流が、昇圧回路１１を介して供給される場合、システム電源側から見た消費電流は、昇圧倍率に応じて、例えば、２倍、３倍となる。しかも、昇圧回路１１での昇圧効率は、高倍率になるほど悪くなる。従って、昇圧回路１１を介して液晶駆動系の回路（１１〜１８）に電流を供給する場合、必要最小限度に昇圧倍率を下げた方が消費電流を抑えることができ有利である。
【００２７】
さらに、この実施例においては、２行表示あるいは１行表示のため駆動デューティを１／２，１／４に下げたときに、各コモン信号の選択レベルの期間をそれぞれ２倍，４倍となるようにしている。これによって、１フレームの周波数を変えることなく駆動デューティを下げることができる。つまり単に駆動デューティのみを下げるとフレーム周波数が増大して画質の低下を招くおそれがあるが、この実施例においては、フレーム周波数を変えることなく駆動デューティを下げているので、画質の低下を回避できる。
【００２８】
なお、駆動デューティを１／２，１／４に下げたときに各コモン信号の選択レベルの期間をそれぞれ２倍，４倍にする制御は、タイミング発生回路１０からコモンシフトレジスタ１５に供給されるクロックの周波数をそれぞれ１／２，１／４に下げることで簡単に実現することができる。このように、駆動デューティを１／２，１／４に下げたときに、クロックの周波数を下げるようにしているため、ＣＭＯＳ回路で構成されている内部回路の動作周波数が下がり、消費電力も下がるという利点もある。
【００２９】
図１１に液晶駆動系の回路（１１〜１８）を示す。昇圧回路１１は、入力電圧端子Ｖｃｉから供給された基本電圧を最大３倍まで昇圧してＶＬＯＵＴ端子に出力する。Ｃ１、Ｃ２はチャージポンプ方式で昇圧を行うためのコンデンサ、Ｃ３は電源安定化用のコンデンサである。この実施例では昇圧回路１１に対応して昇圧倍率選択レジスタ３３が設けられており、マイクロプロセッサ３がインストラクションレジスタ５内の昇圧倍率選択レジスタ３３に所望の昇圧倍率を設定することで、昇圧回路１１のＶＬＯＵＴ出力の昇圧倍率を１倍から３倍まで任意に変更することができるように構成されている。
【００３０】
特に、制限されないが、上記昇圧倍率選択レジスタ３３は、インストラクションレジスタ５内に設けられている。Ｖｃｉは電源電圧Ｖｃｃ（例えば３Ｖ）を抵抗分割して得られるＶｃｃよりも低い電圧（例えば２．８Ｖ）でも良い。電源電圧Ｖｃｃよりも低い電圧を昇圧回路１１の基本電圧Ｖｃｉとしているのは、この実施例の液晶表示パネル１を駆動する場合、液晶駆動電圧は最も高いデューティで駆動する場合にも８Ｖ程度で良いとともに、前述したように、昇圧電圧が高いほど消費電力が多くなるので、昇圧倍率を最大の３倍したときに得られる電圧が高くなりすぎないようにするためである。
【００３１】
図１２に昇圧回路１１の具体的な回路構成例を、表１に昇圧倍率選択レジスタ３３の設定値と昇圧回路１１のＶＬＯＵＴ出力状態との関係を、また、図１３に各昇圧電圧発生の動作原理を示す。
【００３２】
【表１】

【００３３】
図１２に示すように、昇圧回路１１は、外部端子Ｔ１，Ｔ２間に接続されたコンデンサＣ１と、外部端子Ｔ３，Ｔ４間に接続されたコンデンサＣ２と、電圧入力端子Ｔｖｃｉと昇圧電圧出力端子Ｔｏｕｔと上記外部端子Ｔ１〜Ｔ４との間に接続されたスイッチＳ０〜Ｓ９とにより構成されている。この昇圧回路１１は、１倍昇圧出力時には図１２（Ａ）のように、スイッチＳ０のみがオンされて入力電圧Ｖｃｉがそのまま出力電圧ＶＬＯＵＴとして端子Ｔｏｕｔより出力される。
【００３４】
一方、２倍昇圧や３倍昇圧出力時には、先ず図１２（Ｂ）のようにスイッチＳ２，Ｓ４，Ｓ７，Ｓ９がオンされてコンデンサＣ１，Ｃ２がぞれぞれＶｃｉに充電される。次に、２倍昇圧のときは図１２（Ｃ）のように、スイッチＳ１，Ｓ３，Ｓ６，Ｓ８がオンされることによって、図１３（Ａ）のように２つのコンデンサＣ１，Ｃ２が並列形態に接続されるとともに、充電時に接地電位が印加されていた端子が電圧入力端子に接続されてＶｃｉが印加されることで２×Ｖｃｉの電圧を出力する。また、３倍昇圧のときは図１２（Ｄ）のように、スイッチＳ１，Ｓ５，Ｓ８がオンされることによって、図１３（Ｂ）のように２つのコンデンサＣ１，Ｃ２が直列形態に接続されるとともに、充電時に接地電位が印加されていた端子が電圧入力端子に接続されてＶｃｉが印加されることで３×Ｖｃｉの電圧を出力する。
【００３５】
上記のように、昇圧回路１１の昇圧出力倍率を任意に設定できるようにすることで、液晶を駆動するのに低い電圧で良い場合には昇圧出力を必要最小限度に下げることにより、液晶駆動電源回路としての駆動バイアス回路１８や電源回路１７の動作電圧を下げることができるとともに、昇圧回路１１の効率を向上させることができ、その結果、装置２の消費電流を大幅に抑えることができる。
【００３６】
次に、上記昇圧回路１１の昇圧倍率の具体的な設定方法を説明する。例えば、１／３２デューティ駆動で４行表示を行う場合の液晶駆動電圧を８Ｖとすると、システム電源電圧が３Ｖの場合には昇圧回路１１は３倍の昇圧を行う必要がある。そのため、３倍の昇圧倍率を指示するためのデータが昇圧倍率選択レジスタ３３に設定される。一方、システムの待機時、例えば、１行のみを表示すれば十分である場合にも、１／３２デューティ駆動のままでは、液晶駆動電圧も３倍昇圧で８Ｖのままであり、装置２の消費電流は低減できない。そこで、駆動デューティ選択レジスタ３４に１／８デューティ駆動を指示するデータが設定されてデューティ比が変更されるとともに、レジスタ３３に例えば２倍の昇圧倍率を指示するデータが設定され、液晶駆動電圧が５Ｖ程度に低減する。これにより、昇圧倍率選択レジスタ３３で昇圧回路１１を２倍昇圧に変更させても十分な液晶駆動電圧が得られることになり、３Ｖのシステム電源４０から見た消費電流を約２／３に低減することが可能となる。
【００３７】
また、液晶駆動デューティを変更した場合に良好なコントラストを得るためには、駆動バイアス比を最適化するのが望ましい。一般的に、駆動デューティを１／Ｎとすると最良のコントラストを得るための最適駆動バイアス比Ｂは、
Ｂ＝１／（√Ｎ＋１）
となる。例えば、１／８デューティと、１／１６デューティと、１／３２デューティでの最適駆動バイアスは、それぞれ１／４バイアス、１／５バイアス、１／６．７バイアスとなる。
【００３８】
図１４に液晶駆動バイアス回路１８の実施例を、また表２に各バイアスモードにおける液晶バイアス選択レジスタ３２の設定状態と、回路内のスイッチＳＷ１〜ＳＷ９のオン／オフ状態との関係を示す。特に制限されないが、液晶バイアス選択レジスタ３２はインストラクションレジスタ５内に設けられている。なお、表２において「−」はオフ状態を表している。この実施例の液晶表示制御装置２は、マイクロプロセッサ３がインストラクションレジスタ５内の液晶バイアス選択レジスタ３２で駆動バイアスを設定することで、液晶駆動バイアス回路１８内の駆動バイアス比を任意に変更することができる。
【００３９】
【表２】

【００４０】
図１４において、Ｖ１とＧＮＤがセグメント電極およびコモン電極の選択レベル、Ｖ２とＶ５がコモン電極の非選択レベル、Ｖ３とＶ４がセグメント電極の非選択レベルである。上記のように、非選択レベルが２組あるのは非点灯のドットに対応したコモン電極とセグメント電極にＶ２とＶ３またはＶ５とＶ４を交互に印加して交流駆動することで液晶の劣化を防止するためである。
【００４１】
なお、図１４において、ＶＲはコントラスト調整用の可変抵抗である。図示しないが、この可変抵抗ＶＲの抵抗調整量を設定するレジスタをインストラクションレジスタ５内に設けて、そのレジスタ値によって可変抵抗ＶＲの抵抗値を変化させて液晶表示パネルのコントラストを調整するように構成しても良い。
【００４２】
図１５（Ａ）〜図１５（Ｄ）は、上記実施例の液晶表示制御装置２を液晶表示パネルと共に携帯電話機に搭載する場合の実装例を示す。このうち図１５（Ａ）は、液晶表示パネル１を構成するガラス基板の裏面に半導体集積回路として構成された上記実施例の液晶表示制御装置チップ２および外付けのコンデンサＣや抵抗Ｒを搭載したボード５０を接合し、このボード５０にヒートシールと呼ばれる配線５１を介して操作パネルを構成するキーマトリックス基板５２を接続するようにしたものである。なお、５３はマイクロプロセッサチップ３を搭載したＭＰＵボードで、ＭＰＵボード５３とキーマトリックス基板５２とは特に制限されないがシリアル通信線５４で接続されている。
【００４３】
また、図１５（Ｂ）は、携帯電話機の操作パネルを構成するキーマトリックス基板５２上に液晶表示制御装置チップ２および外付けのコンデンサＣや抵抗Ｒを搭載し、ヒートシール５１を介して液晶表示パネル１をキーマトリックス基板５２に接続するようにしたものである。
【００４４】
図１５（Ｃ）は、操作パネルを構成するキーマトリックス基板５２上に外付けのコンデンサＣや抵抗Ｒを搭載し、キーマトリックス基板５２と液晶表示パネル１との間を液晶表示制御装置チップ２を搭載したＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）５１’によって接続するようにしたものである。
【００４５】
図１５（Ｄ）は、操作パネルを構成するキーマトリックス基板５２上に外付けのコンデンサＣや抵抗Ｒを搭載し、液晶表示制御装置チップ２は液晶表示パネル１を構成するガラス基板上に実装して液晶表示パネル１とキーマトリックス基板５２とをヒートシール５１で接続するようにしたものである。
【００４６】
図１６には、液晶表示制御装置２の端子配置例および液晶表示パネル１と液晶表示制御装置２との接続例を示す。図１６に示すように、この実施例の液晶表示制御装置２は、コモン信号ＣＯＭ１〜ＣＯＭ３２を出力する端子がチップの左右（短い方の辺）に半分ずつ分けて配置され、長い方の一辺にセグメント信号を出力する端子が配置されている。また、長い方の辺の他方には、電源端子や外付け端子、マイクロプロセッサとの間で信号のやりとりを行なう入出力端子が設けられている。このような端子配列をとるとともに、前述したように、セグメントシフトレジスタ１２およびコモンシフトレジスタ１５が双方向シフトレジスタによって構成されていることにより、液晶表示制御装置チップ２を液晶表示パネル１の上下のいずれの位置にも、さらにチップを裏返した状態で配置しても、コモン信号線とセグメント信号線を交差させることなく互いに接続することができる。
【００４７】
以上説明したように、上記実施例は、液晶表示制御装置内にマイクロプロセッサから書き替え可能な駆動デューティ選択レジスタと駆動バイアス選択レジスタとを設け、液晶表示パネルの全面表示から一部の行のみの表示に切り替える場合、上記駆動デューティ選択レジスタと駆動バイアス選択レジスタの設定値を変更することで、液晶表示パネルの一部に選択的に低電圧、低デューティ駆動で表示を行なうようにしたので、マイクロプロセッサより液晶表示パネルの一部のみを選択的に低デューティで駆動できるため、内部シフトレジスタの動作周波数及び液晶駆動電圧を下げることができ、液晶表示制御装置全体のトータル消費電流を抑えることができる。また、駆動デューティの変更に伴い、最適駆動バイアスも変更することができ、コントラストの低下を防止することができるという効果がある。
【００４８】
さらに、昇圧回路における昇圧出力倍率を設定可能な昇圧倍率選択レジスタを設け、低デューティ化に伴って昇圧回路の昇圧出力倍率を低く設定可能にしたので、昇圧出力電圧を必要最小限度に下げることができ、これにより、液晶駆動電源回路の動作電圧を下げることができるとともに、昇圧回路の効率を向上させることができ、半導体集積回路装置２の消費電流を抑えることができるという効果がある。
【００４９】
また、液晶表示制御装置内にセンタリング表示指定レジスタを設けるようにしたので、待機時の一部行表示を最も見易い位置、例えば、液晶表示パネル中央部分に指定することができるという効果がある。
【００５０】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施例では、１ラインずつ順次時分割で駆動する方式の液晶表示制御装置について説明しているが、複数ラインを同時に順次選択する駆動方式の液晶表示制御装置に適用することも可能である。また、上記実施例では待機時の一部行の表示位置を画面の中央に設定するようにした場合について説明したが、待機時の表示位置を設定するためのレジスタを設けて、任意の位置に表示できるように構成することも可能である。
【００５１】
さらに、上記実施例では、液晶表示パネルの表示部が４文字行表示可能なドットマトリックスで構成されている場合について説明したが、コモンドライバの本数を変えることで３文字行あるいは５文字行以上表示可能な液晶表示パネルを駆動する液晶表示制御装置にも適用することができる。また、携帯電話機等においては、アンテナマークや受信レベルを示すマーク等が表示されるピットグラムが画面上部あるいは下部に設けられることがあり、これらは一般にマークに対応した形状の電極で構成されるが、ピットグラムに対応してコモン信号を１つあるいは２つ余計に出力できるように液晶表示制御装置のコモンドライバを構成すればよい。この場合、ピクトグラムに対応するコモン信号のみを選択的に駆動し、文字表示部分を常時非選択駆動することで、１／１デューティ（スタティク）駆動、又は、１／２デューティなど、さらに低デューティ駆動も可能となる。
【００５２】
また、以上の説明では主として、本発明の利用分野である液晶表示制御装置に適用して述べたが、本発明はこれに限定されるものではなく、蛍光表示管表示、プラズマディスプレイ表示などの各種表示装置の駆動制御に利用することができる。
【００５３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
即ち、複数の表示行を制御する液晶表示制御装置において、システムの待機時などに全ての表示行に表示させる必要がない場合に、消費電流を低減することができる。また、これらの制御を全てマイクロプロセッサがソフトウェアで制御することができるため、システムの動作状態に応じ、必要最小限度の消費電流で液晶駆動を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係わる液晶表示システムのブロック図である。
【図２】１／３２デューティ駆動（４行表示）時のコモンドライバ出力波形である。
【図３】ＣＯＭ１から１／１６デューティ駆動（２行表示）時のコモンドライバ出力波形である。
【図４】ＣＯＭ１から１／８デューティ駆動（１行表示）時のコモンドライバ出力波形である。
【図５】図５（ａ）、図５（ｂ）、図５（ｃ）は、ＣＯＭ１から１／３２、１／１６、１／８デューティ駆動したときの液晶表示パネル上での表示例である。
【図６】ＣＯＭ９から１／１６デューティ駆動（２行表示）時のコモンドライバ出力波形である。
【図７】ＣＯＭ９から１／８デューティ駆動（１行表示）時のコモンドライバ出力波形である。
【図８】図８（ａ）、図８（ｂ）、図８（ｃ）は、ＣＯＭ９から１／３２、１／１６、１／８デューティ駆動したときの液晶表示パネル上での表示例である。
【図９】表示パネル中央部に表示するためのコモンシフトレジスタの詳細な回路図である。
【図１０】表示パネル中央部に表示するためのコモンシフトレジスタの出力波形タイミングである。
【図１１】液晶駆動電圧発生用昇圧回路と液晶駆動系の回路構成図である。
【図１２】液晶駆動電圧発生用昇圧回路の具体例を示す回路図である。
【図１３】液晶駆動電圧発生用昇圧回路の１倍から３倍までの昇圧動作原理である。
【図１４】液晶駆動バイアス設定回路の具体的な回路構成図である。
【図１５】図１５（Ａ）〜図１５（Ｄ）は、実施例の液晶表示制御装置を液晶表示パネルと共に携帯電話機に搭載する場合の実装例を示す概略構成図である。
【図１６】図１６（Ａ）、図１６（Ｂ）は、実施例の液晶表示制御装置の端子配置例および液晶表示パネルと液晶表示制御装置との接続例を示す概略構成図である。
【符号の説明】
１　マイクロプロセッサ（ＭＰＵ：マイクロ・プロセッサ・ユニット）
２　液晶表示制御装置
３　液晶表示パネル
４　システムインタフェ−ス
５　インストラクションレジスタ
６　アドレスカウンタ
７　表示メモリ（表示データＲＡＭ）
８　キャラクタジェネレータメモリ（ＣＧＲＯＭ）
９　並直変換回路
１０　タイミング発生回路
１１　昇圧回路
１２　セグメントシフトレジスタ
１３　ラッチ回路
１４　セグメントドライバ
１５　コモンシフトレジスタ
１６　コモンドライバ
１７　液晶駆動電源回路
１８　液晶駆動バイアス回路
３１　センタリング表示指定レジスタ
３２　駆動バイアス選択レジスタ
３３　昇圧倍率選択レジスタ
３４　駆動デューティ選択レジスタ
４０　システム電源
ＤＢ０〜ＤＢ７　デ−タバス信号
Ｅ　　リード／ライトイネーブル信号
Ｒ／Ｗ　リ−ド／ライト選択信号
ＲＳ　レジスタ選択信号
ＣＯＭ１〜ＣＯＭ３２　コモン駆動信号端子
ＳＥＧ１〜ＳＥＧ８０　セグメント駆動信号端子
ＣＳＦ１〜ＣＳＦ３２　コモンシフトレジスタのシフト出力信号
Ｖｃｃ　電源電圧
ＧＮＤ　グランド（接地）
Ｖｃｉ　昇圧回路への昇圧基本電圧
ＶＬＯＵＴ　昇圧電圧出力端子[0001]
[Industrial applications]
The present invention relates to a display control technique, and more particularly to a technique that is particularly effective when applied to liquid crystal drive control, for example, a technique that is effective when used in a display control circuit of a liquid crystal device for dot matrix type character display.
[0002]
[Prior art]
Generally, a liquid crystal display device includes a liquid crystal display panel, a liquid crystal display control device that is a semiconductor integrated circuit that drives the liquid crystal display panel, and a microcontroller that writes display data and controls the display operation of the liquid crystal display control device. It comprises a processing unit (hereinafter referred to as a microprocessor) and the like.
[0003]
A conventional liquid crystal display control device incorporating a character generator for generating a dot matrix type display pattern includes a display data RAM (DDRAM) for storing character codes and a character pattern such as a character font. A character generator ROM (CGROM) for storing, an address counter for reading display data from the display data RAM in accordance with a driving position of the liquid crystal display panel, and a driving signal for a common electrode or a segment electrode of the liquid crystal display panel to form a liquid crystal display. It is composed of a liquid crystal drive circuit for driving, a timing generation circuit for forming a clock signal for giving display timing, and the like.
[0004]
The microprocessor writes a character code corresponding to the character to be displayed on the liquid crystal display panel into the display data RAM. The address counter sequentially reads out the character code from the display data RAM in accordance with the driving position of the liquid crystal display panel, and accesses the character generator ROM with the read out character code as a part of the address to sequentially read out the character pattern. . The read character pattern is sequentially sent to the segment shift register in the liquid crystal drive circuit as lighting / non-lighting data of the liquid crystal, and when the data for one line is accumulated, all the segment driver circuits are turned on. Simultaneously output a driving voltage of a lighting / non-lighting level to drive the liquid crystal display panel.
[0005]
Since each character is composed of a plurality of lines in the vertical direction, the above control is repeated for each display line by the number of character lines (8 lines when the character has a 5 × 8 dot configuration). Done. That is, the lighting / non-lighting control of the display is performed in a time-division manner line by line. Therefore, the one line selection signal generated by the timing control circuit is sent to the common shift register, and the shift register shifts one line at a time, so that the common driver sequentially outputs the drive voltage of the selected level of each line.
[0006]
[Problems to be solved by the present invention]
In a portable electronic device such as a mobile phone or a pager equipped with the above-described liquid crystal display device, it is not necessary to display the entire liquid crystal display panel during standby, and a calendar, a clock display, a mark and an icon called a pictogram, etc. It is only necessary that the limit display be made. However, in a conventional liquid crystal display device such as a mobile phone, the display is reduced during standby, but the liquid crystal drive duty is not changed. That is, since the scanning is also performed on the common electrodes in the rows not displayed, there is a problem that the power consumption during standby cannot be sufficiently reduced.
[0007]
For example, in a liquid crystal display control device having 32 common drivers, a common driver for the COM1 signal or a common driver corresponding to the COM32 signal is sequentially selected, and 32 lines are sequentially and selectively driven. Such a driving method is 1/32 duty driving. In this case, if the character font has a size of 5 × 8 dots, a character string for four lines can be displayed in the vertical direction. Even when such a liquid crystal display control device does not require full-screen display for four rows, if time-division driving is performed for four rows, the liquid crystal driving voltage and current consumption will be the same as those for full-screen display for four rows. Are equivalent.
[0008]
Here, in the standby state of the system, the entire display of four rows is not performed, and only a part of the display rows is selectively driven to reduce the liquid crystal drive duty and reduce the liquid crystal drive voltage. The power consumption of the device can be reduced. However, when the liquid crystal driving voltage is changed, the optimum driving bias ratio also changes, so that good display contrast cannot be obtained under the same driving conditions. Further, it has been clarified that if only the liquid crystal drive duty is reduced, the display position of the character font is fixed to the uppermost line, and the appearance balance as a display is deteriorated.
[0009]
An object of the present invention is to reduce the total power consumption by changing the liquid crystal drive duty according to the operation state of the system in an electronic device equipped with a liquid crystal display control device, and to perform such a variable duty display. An object of the present invention is to provide a liquid crystal display technology capable of easily setting and driving an optimum driving voltage and an optimum driving bias condition according to a liquid crystal driving duty.
It is another object of the present invention to provide a liquid crystal display technology capable of performing the most legible display according to the operation state of the system.
[0010]
[Means for Solving the Problems]
The outline of a representative invention among the inventions disclosed in the present application will be described as follows.
That is, a drive duty selection register and a drive bias selection register that can be rewritten from a microprocessor are provided in the liquid crystal display control device. When switching from the full-screen display of the liquid crystal display panel to the display of only a part of the rows, the setting values of the drive duty selection register and the drive bias selection register are changed by a microprocessor to selectively display the liquid crystal display panel. Display is performed with low voltage and low duty driving. Specifically, in a common shift register connected to a common driver that outputs a selection level in a time-divisional manner for each line, the selection information is sequentially shifted only in a shift register of a portion to be displayed. The shift register corresponding to the non-display portion is made not to perform the shift operation.
[0011]
Further, a boost ratio selection register capable of setting a boost output ratio in the boost circuit is provided in the liquid crystal display control device. When switching from full-screen display of the liquid crystal display panel to display of only a part of the rows, the boosted voltage output from the booster circuit is reduced by changing the set value of the boost ratio selection register by the microprocessor.
[0012]
According to the above-described means, only a part of the liquid crystal display panel can be selectively driven at a low duty according to an instruction from the microprocessor, so that the operating frequency of the internal common shift register and the liquid crystal driving voltage can be reduced. Thereby, the total current consumption of the liquid crystal display control device can be suppressed. In addition, since the optimum drive bias can be changed in accordance with the change in the drive duty, a decrease in contrast can be prevented. Furthermore, by setting the boosting output magnification of the boosting circuit low in accordance with the reduction in duty, the boosting output voltage can be reduced to the minimum necessary, thereby reducing the operating voltage of the liquid crystal drive power supply circuit. The efficiency of the booster circuit can be improved, and the current consumption of the liquid crystal display control device can be further reduced.
[0013]
Preferably, a centering display designation register is provided in the liquid crystal display control device. As a result, the display can be performed at the position where the display is most easily viewed during standby, for example, at the center of the liquid crystal display panel.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 shows a liquid crystal display system (liquid crystal display device) 100 according to an embodiment of the present invention. The display system 100 includes a liquid crystal display panel 1 of a dot matrix type, a liquid crystal display control device 2 for outputting a signal for driving a common electrode and a segment electrode of the liquid crystal display panel 1 to perform display, and a liquid crystal display control device. The system includes a microprocessor (MPU) 3 for setting control information of the device 2 and writing display data, and a system power supply 4 such as a battery. Between the microprocessor 3 and the liquid crystal display control device 2, an enable signal E for enabling the chip of the device 2, a reset signal RS for instructing reset, and a read / write control signal R / W are transmitted from the MPU 3. A control signal line for transmitting to the device 2 and a data bus for transmitting and receiving 8-bit data signals DB0 to DB7 between the MPU 3 and the device 2 are provided. Further, the liquid crystal display panel 1 and the liquid crystal display control device 2 are connected by common signal lines COM1 to COM32 and segment signal lines SEG1 to SEG80.
[0015]
The liquid crystal display control device 2 transmits and receives signals to and from the microprocessor 3, an instruction register 5 for setting internal control information and the like, and displays on the screen of the liquid crystal display panel 1. A display data RAM 7 (display memory) for storing character codes of characters, an address counter 6 for reading display data from the display data RAM 7 in accordance with a driving position of the liquid crystal display panel 1, and a character code read from the display data RAM 7 A character generator memory 8 for developing a dot-matrix character font pattern from a character string; a parallel conversion circuit 9 for converting serial data into a plurality of bits of display data read from the character generator memory 8; Shift and keep one line Segment shift register 12, a latch circuit 13 for holding the shifted display data for one line, and forming and outputting a drive voltage waveform applied to the segment electrodes of the liquid crystal display panel 1 based on the held display data. Segment driver 14, a common shift register 15 for forming a signal for sequentially selecting the common electrode of the liquid crystal display panel 1, a common driver 16 for forming and outputting a drive voltage waveform applied to the common electrode, and the display data memory. 7, a timing generation circuit 10 for generating a timing signal indicating a display position for the shift register 7 and a clock signal for giving a display timing to the shift registers 12 and 15, and a liquid crystal drive voltage based on a power supply voltage Vci from a system power supply 40. A booster circuit 11 and a liquid crystal drive based on the boosted voltage A liquid crystal drive bias circuit 18 for generating an bias voltage, a power supply circuit 17 including a voltage follower (op-amp) for converting the generated bias voltage into an impedance and outputting the bias voltage, and selecting a desired one from the output bias voltages And a liquid crystal drive voltage selection circuit 14 to be supplied to the segment driver circuit 14 and the common driver circuit 16.
[0016]
The liquid crystal display control device 2 is formed on a single semiconductor chip as a CMOS LSI by a known semiconductor integrated circuit manufacturing technology. Also, in FIG. 1, C1 and C2 are capacitive elements constituting a booster circuit, respectively, and C3 is a capacitive element for stabilizing a power supply. Since these capacitors are not large enough in capacity of the capacitors that can be formed on the semiconductor chip, external capacitors (capacitors) are used. The character generator memory 8 is generally constituted by a ROM (Read Only Memory), but a RAM may be added to the ROM in order to display a pattern created by a user. Although not particularly limited, the segment shift register 12 and the common shift register 15 are constituted by bidirectional shift registers.
[0017]
In the liquid crystal display control device 2 of this embodiment, the microprocessor 3 writes the code of the character to be displayed to the display data RAM 7 via the system interface 4 in the display data RAM 7 corresponding to the display position. Any character can be displayed. When the microprocessor 3 sets various control information for performing liquid crystal display via the system interface 4 in the instruction register 5, the device 2 performs display control according to the set control information. The writing of data to the display data RAM 7 is started by the microprocessor 3 setting the start address of the display character string in the address counter 6, and thereafter, the address counter 6 automatically updates the address and inputs the data from the microprocessor 3. Character codes to be written are sequentially written into the display data RAM 7.
[0018]
The display data (character code) is sequentially read out by sending the display address signal generated by the timing generation circuit 10 to the display data RAM 7, and the character pattern stored in the character generator memory 8 using the character code as an address. Is read. Further, the character pattern is converted into serial data by the parallel / parallel conversion circuit 9 and sequentially sent to the segment shift register 12 in the segment drive circuits (12, 13, 14). When one line of data is accumulated in the segment shift register 12, it is simultaneously latched by the latch circuit 13, and the segment driver 14 selects a lighting / non-lighting voltage from the latched data and outputs it to the liquid crystal display panel 1. The lighting / non-lighting drive voltage level is generated by the liquid crystal drive voltage selection circuit 19.
[0019]
For example, when a character font pattern composed of 5.times.8 dots is displayed in four lines in the vertical direction, each display line has eight lines, and the common driver 16 requires a total of 32 output circuits. As shown in FIG. 2, the common driver 16 outputs the common drive signals (COM1 to COM32) of the liquid crystal display panel 1 to a selection voltage level sequentially from COM1 to COM32 in a time division manner. In this case, COM1 to COM8 are the first row, COM9 to COM16 are the second row, COM17 to COM24 are the third row, and COM25 to COM32 are the fourth row.
[0020]
In such a liquid crystal display panel 1 capable of displaying up to four rows, it is often not necessary to provide a full-screen display using all four rows, such as during system standby. For example, during the waiting period, only two lines or one line are used to display only information such as time and date. In such a case, in the conventional liquid crystal display control device, a common drive signal is output to a row that is not displayed, and a non-lighting level voltage is applied to the segment electrode. Therefore, there is a problem that the power consumption does not decrease despite the small number of display rows. In the present invention, the common shift register 15 is operated so that a common drive signal is not applied to a row where no display is performed. Thereby, the power consumption of the liquid crystal display control device 1 during standby can be reduced.
[0021]
However, also in this case, when the common drive signal is sequentially set to the selected level from COM1 and output to perform two-row display or one-row display, as shown in FIGS. 3 and 4, COM1 to COM16 ( The selection level is output in the range of 1/16 duty drive) and COM1 to COM8 (1/8 duty drive). When such driving is performed, as shown in FIG. 5B and FIG. 5C, the display is biased to two rows or one row at the upper part of the screen of the liquid crystal display panel 1 of four rows, and the appearance is poor. Become. FIG. 5A shows a four-row display example in the case of 1/32 duty drive.
[0022]
Therefore, in this embodiment, when performing two-row display or one-row display, as shown in FIGS. 6 and 7, the selection drive of the common drive signals COM1 to COM8 is skipped, and COM9 to COM24 (1 / 16 duty drive) or by outputting a selection level in the range from COM9 to COM16 (1/8 duty drive), the center of the screen of the liquid crystal display panel 1 is displayed as shown in FIGS. The common shift register 15 is operated so that the display is selectively performed on the section. Moreover, in this case, non-display rows other than the display area at the center of the screen are always driven at the non-selection level to prevent the liquid crystal from deteriorating due to the DC bias being applied to the liquid crystal and causing the display to become dark. I can do it. FIG. 8A shows a display example of four rows in the case of 1/332 duty driving.
[0023]
FIG. 9 shows a detailed method for realizing display at the center of the screen during low-duty driving. The instruction register 5 of FIG. 1 includes a drive duty selection register 34 in which a drive duty value is set, and a centering designation register 31 for instructing selective display at the center of the display screen. The microprocessor 3 sets predetermined values in the drive duty selection register 34 and the centering designation register 31. The liquid crystal display control device 2 adjusts the cycle of the shift clock signal of the common shift register 15 formed by the timing generation circuit 10 based on the drive duty value set in the drive duty selection register 34. For example, when the drive duty is changed from four-row display to two-row display, the cycle of the shift clock is doubled to control the frame cycle to be constant. Further, when the drive duty is changed to one-line display, the cycle of the shift clock is quadrupled.
[0024]
The set value of the centering designation register 31 is supplied to the shift control circuit 35, and the shift control circuit 35 sequentially performs the flip-flops F / F1 to F / F32 during normal full-screen display (four rows). By shifting “1”, the common driver 16 outputs the common signal of the selected level in a time-division manner, and during standby, for example, from the flip-flops F / F9 to F / F24 based on the set value of the centering designation register 31. By sequentially shifting “1”, a common signal of a selected level is output from the common driver 16 to two central common lines in a time-division manner.
[0025]
FIG. 10 shows a detailed timing chart when the cycle of the shift clock signal of the common shift register 15 is adjusted based on the set drive duty value so that the frame cycle is constant. In the liquid crystal display control device 2 of this embodiment, the information specified by the centering display designation register 31 and the shift clock generated by the timing generation circuit 10 are transmitted to the shift control circuit 35 (FIG. 9) in the common shift register 15. And controls a shift register composed of 32 flip-flops (F / F1 to F / F32). For example, in the case of four-line display, the entire display is performed by sequentially shifting the selection information from F / F1 to F / F32. On the other hand, when display is to be performed on the two lines at the center of the screen, the shift is started from the F / F 9 and is ended by the F / F 24. At this time, the flip-flops of F / F1 to F / F8 and F / F25 to F / F32 are always reset, and no shift is performed. When the display is to be performed on one line at the center of the screen, the shift is started from the F / F 9 and the shift is ended at the F / F 16. At this time, the flip-flops F / F1 to F / F8 and F / F17 to F / F32 are always reset and do not shift.
[0026]
Generally, when the drive duty is reduced, the selection time of each line becomes longer, and the display on the entire panel becomes easier to light. Therefore, in order to maintain the same appearance (contrast) as before the change even after the change to the low duty drive, it is necessary to lower the liquid crystal drive voltage and the drive bias. In addition, if the liquid crystal driving voltage can be reduced by this low duty driving, there is an advantage that power consumption can be reduced. In particular, in a liquid crystal display control device that requires a liquid crystal drive voltage higher than the power supply voltage of the system power supply 40, it is necessary to generate the liquid crystal drive voltage by boosting the system power supply voltage. In this case, when the current flowing to the circuits (11 to 18) of the liquid crystal driving system is supplied through the booster circuit 11, the current consumption viewed from the system power supply side is, for example, 2 times, 3 times. In addition, the boosting efficiency of the boosting circuit 11 decreases as the magnification increases. Therefore, when a current is supplied to the circuits (11 to 18) of the liquid crystal driving system via the booster circuit 11, it is advantageous to reduce the boosting magnification to the minimum necessary level because the current consumption can be reduced.
[0027]
Further, in this embodiment, when the drive duty is reduced to 1/2 or 1/4 for two-row display or one-row display, the period of the selection level of each common signal is doubled and quadrupled, respectively. Like that. As a result, the drive duty can be reduced without changing the frequency of one frame. In other words, simply lowering the drive duty alone may increase the frame frequency and reduce the image quality. However, in this embodiment, since the drive duty is reduced without changing the frame frequency, the image quality can be prevented from lowering. .
[0028]
Note that the control for making the period of the selection level of each common signal double and quadruple when the drive duty is reduced to 1/2 and 1/4, respectively, is supplied from the timing generation circuit 10 to the common shift register 15. This can be easily realized by reducing the clock frequency to 1/2 and 1/4, respectively. As described above, when the drive duty is reduced to ２，, １／, the clock frequency is reduced, so that the operating frequency of the internal circuit constituted by the CMOS circuit is reduced and the power consumption is also reduced. There is also an advantage.
[0029]
FIG. 11 shows the liquid crystal drive system circuits (11 to 18). The booster circuit 11 boosts the basic voltage supplied from the input voltage terminal Vci up to three times and outputs the boosted voltage to the VLOUT terminal. C1 and C2 are capacitors for boosting by a charge pump method, and C3 is a capacitor for stabilizing a power supply. In this embodiment, a boost ratio selection register 33 is provided corresponding to the boost circuit 11, and the microprocessor 3 sets a desired boost ratio in the boost ratio selection register 33 in the instruction register 5 so that the boost circuit 11 Of the VLOUT output can be arbitrarily changed from 1 to 3 times.
[0030]
Although not particularly limited, the boost ratio selection register 33 is provided in the instruction register 5. Vci may be a voltage (for example, 2.8 V) lower than Vcc obtained by dividing the power supply voltage Vcc (for example, 3 V) by resistance. The reason why the voltage lower than the power supply voltage Vcc is used as the basic voltage Vci of the booster circuit 11 is that when driving the liquid crystal display panel 1 of this embodiment, the liquid crystal driving voltage is about 8 V even when driven at the highest duty. At the same time, as described above, the higher the boosted voltage, the higher the power consumption. Therefore, the voltage obtained when the boosting ratio is three times the maximum is not to be too high.
[0031]
12 shows a specific circuit configuration example of the booster circuit 11, Table 1 shows the relationship between the set value of the boost ratio selection register 33 and the VLOUT output state of the booster circuit 11, and FIG. 13 shows the operation of generating each boosted voltage. The principle is shown.
[0032]
[Table 1]

[0033]
As shown in FIG. 12, the booster circuit 11 includes a capacitor C1 connected between the external terminals T1 and T2, a capacitor C2 connected between the external terminals T3 and T4, a voltage input terminal Tvci, and a boosted voltage output terminal Tout. And switches S0 to S9 connected between the external terminals T1 to T4. In the booster circuit 11, only the switch S0 is turned on and the input voltage Vci is directly output from the terminal Tout as the output voltage VLOUT as shown in FIG.
[0034]
On the other hand, at the time of double boosting or triple boosting output, the switches S2, S4, S7, and S9 are first turned on as shown in FIG. 12B, and the capacitors C1 and C2 are charged to Vci, respectively. Next, at the time of double boosting, the switches S1, S3, S6, and S8 are turned on as shown in FIG. 12C, so that the two capacitors C1 and C2 are connected in parallel as shown in FIG. And the terminal to which the ground potential has been applied at the time of charging is connected to the voltage input terminal and Vci is applied to output a voltage of 2 × Vci. In the case of triple boosting, the switches S1, S5, and S8 are turned on as shown in FIG. 12D, so that the two capacitors C1 and C2 are connected in series as shown in FIG. At the same time, the terminal to which the ground potential has been applied at the time of charging is connected to the voltage input terminal, and Vci is applied to output a voltage of 3 × Vci.
[0035]
As described above, the boosting output magnification of the boosting circuit 11 can be set arbitrarily, and if a low voltage is sufficient for driving the liquid crystal, the boosting output is reduced to the minimum necessary. The operating voltages of the drive bias circuit 18 and the power supply circuit 17 as a circuit can be reduced, and the efficiency of the booster circuit 11 can be improved. As a result, the current consumption of the device 2 can be greatly reduced.
[0036]
Next, a specific setting method of the boosting factor of the boosting circuit 11 will be described. For example, assuming that the liquid crystal drive voltage when performing 4-row display with 1/32 duty drive is 8 V, the booster circuit 11 needs to perform triple boosting when the system power supply voltage is 3 V. Therefore, data for instructing a three-fold boost factor is set in the boost factor selection register 33. On the other hand, when the system is on standby, for example, when it is sufficient to display only one row, the liquid crystal drive voltage is also increased by 3 times and remains at 8 V with the 1/32 duty drive, and the consumption of the device 2 is reduced. The current cannot be reduced. Therefore, data for instructing 1/8 duty driving is set in the drive duty selection register 34 to change the duty ratio, and data for instructing, for example, a double boosting factor is set in the register 33. Reduce to about 5V. As a result, a sufficient liquid crystal driving voltage can be obtained even when the boosting circuit 11 is changed to double boosting by the boosting ratio selection register 33, and the current consumption viewed from the 3V system power supply 40 is reduced to about 2/3. It is possible to do.
[0037]
Further, in order to obtain a good contrast when the liquid crystal drive duty is changed, it is desirable to optimize the drive bias ratio. Generally, when the drive duty is 1 / N, the optimum drive bias ratio B for obtaining the best contrast is:
B = 1 / (√N + 1)
It becomes. For example, the optimal drive biases at 1/8 duty, 1/16 duty, and 1/32 duty are 1/4 bias, 1/5 bias, and 1 / 6.7 bias, respectively.
[0038]
FIG. 14 shows an embodiment of the liquid crystal drive bias circuit 18, and Table 2 shows the relationship between the setting state of the liquid crystal bias selection register 32 in each bias mode and the on / off state of the switches SW1 to SW9 in the circuit. Although not particularly limited, the liquid crystal bias selection register 32 is provided in the instruction register 5. In Table 2, "-" indicates an off state. In the liquid crystal display control device 2 of this embodiment, the microprocessor 3 sets the drive bias in the liquid crystal bias selection register 32 in the instruction register 5 to arbitrarily change the drive bias ratio in the liquid crystal drive bias circuit 18. Can be.
[0039]
[Table 2]

[0040]
In FIG. 14, V1 and GND are selection levels of the segment electrode and the common electrode, V2 and V5 are non-selection levels of the common electrode, and V3 and V4 are non-selection levels of the segment electrodes. As described above, there are two sets of non-selection levels. Deterioration of liquid crystal is prevented by alternately applying V2 and V3 or V5 and V4 to the common electrode and the segment electrode corresponding to the non-lighted dots and performing AC driving. To do that.
[0041]
In FIG. 14, VR is a variable resistor for contrast adjustment. Although not shown, a register for setting the resistance adjustment amount of the variable resistor VR is provided in the instruction register 5, and the contrast of the liquid crystal display panel is adjusted by changing the resistance value of the variable resistor VR according to the register value. You may.
[0042]
FIGS. 15A to 15D show examples of mounting the liquid crystal display control device 2 of the above embodiment in a mobile phone together with a liquid crystal display panel. In FIG. 15A, the liquid crystal display control device chip 2 of the above-described embodiment, which is formed as a semiconductor integrated circuit, and the external capacitors C and resistors R are mounted on the back surface of a glass substrate constituting the liquid crystal display panel 1. A board 50 is joined, and a key matrix substrate 52 constituting an operation panel is connected to the board 50 via a wiring 51 called a heat seal. Reference numeral 53 denotes an MPU board on which the microprocessor chip 3 is mounted, and the MPU board 53 and the key matrix board 52 are connected by a serial communication line 54, although not particularly limited.
[0043]
FIG. 15B shows a liquid crystal display control device chip 2 and external capacitors C and resistors R mounted on a key matrix substrate 52 constituting an operation panel of a mobile phone. The panel 1 is connected to a key matrix substrate 52.
[0044]
FIG. 15C shows a state in which an external capacitor C and a resistor R are mounted on a key matrix substrate 52 constituting an operation panel, and the liquid crystal display control device chip 2 is disposed between the key matrix substrate 52 and the liquid crystal display panel 1. The connection is made by a mounted TCP (Tape Carrier Package) 51 '.
[0045]
FIG. 15 (D) shows that an external capacitor C and a resistor R are mounted on a key matrix substrate 52 constituting an operation panel, and the liquid crystal display control device chip 2 is mounted on a glass substrate constituting the liquid crystal display panel 1. The liquid crystal display panel 1 and the key matrix substrate 52 are connected by a heat seal 51.
[0046]
FIG. 16 shows an example of terminal arrangement of the liquid crystal display control device 2 and an example of connection between the liquid crystal display panel 1 and the liquid crystal display control device 2. As shown in FIG. 16, in the liquid crystal display control device 2 of this embodiment, terminals for outputting the common signals COM1 to COM32 are arranged in half on the left and right sides (shorter side) of the chip. A terminal for outputting a segment signal is arranged. The other of the longer sides is provided with a power supply terminal, an external terminal, and an input / output terminal for exchanging signals with a microprocessor. With such a terminal arrangement, and as described above, the segment shift register 12 and the common shift register 15 are constituted by bidirectional shift registers, so that the liquid crystal display control device chip 2 can be positioned above and below the liquid crystal display panel 1. In any position, even if the chip is placed upside down, the common signal line and the segment signal line can be connected to each other without intersecting.
[0047]
As described above, in the above embodiment, the drive duty select register and the drive bias select register that can be rewritten from the microprocessor are provided in the liquid crystal display control device, and only a part of rows is displayed from the entire display of the liquid crystal display panel. When switching to display, by changing the set values of the drive duty select register and the drive bias select register, display is selectively performed at a low voltage and low duty on a part of the liquid crystal display panel. Since only a part of the liquid crystal display panel can be selectively driven by the processor at a low duty, the operating frequency of the internal shift register and the liquid crystal driving voltage can be reduced, and the total current consumption of the entire liquid crystal display control device can be suppressed. . Also, with the change in the drive duty, the optimum drive bias can be changed, and there is an effect that a decrease in contrast can be prevented.
[0048]
Furthermore, a boost ratio selection register that can set the boost output ratio of the boost circuit is provided, and the boost output ratio of the boost circuit can be set low with a reduction in duty, so that the boost output voltage can be reduced to the minimum necessary. As a result, the operating voltage of the liquid crystal drive power supply circuit can be reduced, the efficiency of the booster circuit can be improved, and the current consumption of the semiconductor integrated circuit device 2 can be reduced.
[0049]
Further, since the centering display designation register is provided in the liquid crystal display control device, there is an effect that a part of the line display during standby can be designated at the most visible position, for example, at the center of the liquid crystal display panel.
[0050]
Although the invention made by the inventor has been specifically described based on the embodiments, the present invention is not limited to the above-described embodiments, and various changes can be made without departing from the spirit of the invention. Nor. For example, in the above-described embodiment, the liquid crystal display control device of a method of sequentially driving one line at a time in a time-division manner is described. is there. Further, in the above-described embodiment, the case where the display position of a part of the line at the time of standby is set at the center of the screen has been described. It is also possible to configure so that it can be displayed.
[0051]
Furthermore, in the above embodiment, the case where the display unit of the liquid crystal display panel is constituted by a dot matrix capable of displaying four character lines has been described. However, by changing the number of common drivers, three or five or more character lines can be displayed. The present invention can also be applied to a liquid crystal display control device that drives a possible liquid crystal display panel. Further, in a mobile phone or the like, a pitgram displaying an antenna mark, a mark indicating a reception level, or the like may be provided at an upper portion or a lower portion of the screen, and these are generally configured by electrodes having a shape corresponding to the mark. The common driver of the liquid crystal display control device may be configured to output one or two additional common signals corresponding to the pitgram. In this case, only the common signal corresponding to the pictogram is selectively driven, and the character display portion is always non-selectively driven, so that a lower duty drive such as a 1/1 duty (static) drive or a 1/2 duty is performed. Is also possible.
[0052]
In the above description, the present invention is mainly applied to a liquid crystal display control device, which is an application field of the present invention. However, the present invention is not limited to this, and various types of display such as a fluorescent display tube display, a plasma display display, etc. It can be used for drive control of a display device.
[0053]
【The invention's effect】
The following is a brief description of an effect obtained by a representative one of the inventions disclosed in the present application.
That is, in a liquid crystal display control device that controls a plurality of display rows, current consumption can be reduced when it is not necessary to display all the display rows when the system is on standby. In addition, since all of these controls can be controlled by software by the microprocessor, liquid crystal driving can be performed with a minimum necessary current consumption according to the operation state of the system.
[Brief description of the drawings]
FIG. 1 is a block diagram of a liquid crystal display system according to one embodiment of the present invention.
FIG. 2 is a common driver output waveform at the time of 1/32 duty drive (display of four rows).
FIG. 3 is a common driver output waveform at the time of 1/16 duty driving (two-line display) from COM1.
FIG. 4 is a common driver output waveform during 1/8 duty driving (displaying one row) from COM1.
5 (a), 5 (b), and 5 (c) are display examples on a liquid crystal display panel when 1/32, 1/16, and 1/8 duty driving is performed from COM1. is there.
FIG. 6 is a common driver output waveform at the time of 1/16 duty drive (display in two rows) from COM9.
FIG. 7 is a common driver output waveform during 1/8 duty driving (displaying one row) from COM9.
8 (a), 8 (b), and 8 (c) are display examples on a liquid crystal display panel when 1/32, 1/16, and 1/8 duty driving is performed from COM9. is there.
FIG. 9 is a detailed circuit diagram of a common shift register for displaying in the center of the display panel.
FIG. 10 is an output waveform timing of a common shift register for displaying in the center of the display panel.
FIG. 11 is a circuit configuration diagram of a liquid crystal drive voltage generating booster circuit and a liquid crystal drive system.
FIG. 12 is a circuit diagram showing a specific example of a liquid crystal drive voltage generation booster circuit.
FIG. 13 shows the principle of boosting operation from 1 to 3 times that of a booster circuit for generating a liquid crystal drive voltage.
FIG. 14 is a specific circuit configuration diagram of a liquid crystal drive bias setting circuit.
FIGS. 15A to 15D are schematic configuration diagrams illustrating an example of mounting when the liquid crystal display control device according to the embodiment is mounted on a mobile phone together with a liquid crystal display panel.
16A and 16B are schematic configuration diagrams illustrating an example of terminal arrangement of a liquid crystal display control device according to an embodiment and an example of connection between a liquid crystal display panel and a liquid crystal display control device.
[Explanation of symbols]
1 Microprocessor (MPU: Microprocessor Unit)
2 Liquid crystal display control device
3 LCD panel
4 System interface
5 Instruction register
6 Address counter
7. Display memory (display data RAM)
8 Character generator memory (CGROM)
9 Parallel conversion circuit
10 Timing generation circuit
11 Boost circuit
12 segment shift register
13 Latch circuit
14 segment driver
15 Common shift register
16 Common Driver
17 LCD drive power supply circuit
18 LCD drive bias circuit
31 Centering display specification register
32 Drive bias selection register
33 boost ratio selection register
34 Drive duty select register
40 System power supply
DB0-DB7 Data bus signal
E Read / write enable signal
R / W read / write selection signal
RS register selection signal
COM1 to COM32 Common drive signal terminal
SEG1 to SEG80 segment drive signal terminals
CSF1 to CSF32 Shift output signal of common shift register
Vcc power supply voltage
GND Ground (ground)
Vci boost basic voltage to boost circuit
VLOUT boost voltage output terminal

Claims

A liquid crystal display control device capable of performing drive control of a liquid crystal panel capable of displaying a plurality of rows and displaying a partial area of the liquid crystal panel,
The liquid crystal display control device,
A liquid crystal display control device having a display line designating means for arbitrarily setting a display position of a part of lines displayed on the liquid crystal panel.

The liquid crystal display control device according to claim 1,
A liquid crystal display control device having a drive bias setting unit capable of setting a drive bias according to the number of rows displayed on the liquid crystal panel.

The liquid crystal display control device according to claim 1 or 2,
A common driver for driving a common electrode of the liquid crystal panel,
A segment driver for driving a segment electrode of the liquid crystal panel;
A liquid crystal display control device further comprising: a liquid crystal driving bias circuit that supplies a driving bias voltage to the common driver and the segment driver in accordance with the driving bias.

The liquid crystal display control device according to any one of claims 1 to 3,
A booster circuit that supplies a boosted voltage to the liquid crystal drive bias circuit;
A liquid crystal display control device further comprising: a boosting factor setting unit that sets a boosting factor of the boosting circuit according to the number of rows displayed on the liquid crystal panel.

The liquid crystal display control device according to any one of claims 1 to 4,
A liquid crystal display control device having a terminal connected to a capacitor.

The liquid crystal display control device according to any one of claims 1 to 5,
A register connected to the common driver;
A liquid crystal display control device having a timing generation circuit for supplying a signal to the register.

7. The liquid crystal display control device according to claim 1, wherein the liquid crystal display control device is mounted on a TCP.