JP2004003890A - センサ装置 - Google Patents

Abstract

【課題】頑強で小型化された半導体センサ装置を提供すること。
【解決手段】ＳＯＩ基板１００表面のｐ^＋型層を有するｐ型シリコン層１０３に、物理量を電気信号として出力するセンサ素子、例えばピエゾ抵抗素子１０５を形成する。又、その外周に分離絶縁された第１接合層１０４を形成し、裏面に所定個所を貫通して表面のピエゾ抵抗素子１０５の端部と導通した第１電極を備える。又、合わせ基板１２０表面に、第１接合層１０４と接合する第２接合層１２２と、対向するピエゾ抵抗素子１０５の他方端から信号を取り出す信号取り出し電極１２３を備える。又、裏面に信号取り出し電極１２３と導通した第２電極を備える。そして、ピエゾ抵抗素子１０５を内包するよう両基板を重ね、第１接合層１０４と第２接合層１２２を陽極接合する。これにより、頑強で、第１電極と第２電極が対向して形成された小型化半導体センサ装置が実現される。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上に形成されたセンサ素子からなる小型センサ装置に関する。特に、センサ素子を内包するように２枚の基板を張り合わせ、それぞれの基板裏面に第１電極と第２電極が対向するように形成し、小型で頑強に形成したセンサ装置に関する。本発明は、センサ素子がピエゾ抵抗である圧力センサに適用できる。
【０００２】
【従来の技術】
従来より、ピエゾ抵抗素子を利用した小型圧力センサがある。そのピエゾ抵抗素子は、半導体製造技術によってシリコン基板上に形成されたものである。例えば、特開平８−２７１３６３号公報に開示の力検知素子およびその製造方法はその１例である。これは、図１２に示すように、（１１０）面を主面とするシリコン基板４０に、例えば＜１００＞方向と＜１１０＞方向にピエゾ抵抗であるゲージＧａ１、Ｇａ２、Ｇｂ１、Ｇｂ２と、それぞれのゲージ間に電極４４ａ１、４４ａ２、４４ｂ１、４４ｂ２を設け、４つのピエゾ抵抗で方形のホイートストンブリッジを構成し、そして、その上に力伝達ブロック６０を設けることを特徴としている。　この構成において、力伝達ブロック６０に上方から力が印加されると、各ゲージが押圧される。この時、応力によって＜１００＞方向と＜１１０＞方向で異なるピエゾ抵抗係数により抵抗値に差が生じる。よって、このピエゾ抵抗の差を検出すれば、応力が検出されることになる。この発明では、各頂点を電極として１対の対角の頂点に定電圧を印加し、残りの２頂点の電位差を検出し、それにより力伝達ブロック６０に印加された力を求めるものである。
【０００３】
又、他に例えば特開２００１−３０４９９７号公報に開示の半導体圧力センサがある。これは、図示はしないが（１００）を主面とするシリコン基板上に、＜１１０＞方向と＜１００＞方向にゲージを菱状に形成し、センサ素子と同一面にアンプ等の信号処理回路を作成したことを特徴としている。信号処理回路は、ＣＭＯＳ形成プロセスにおける閾値電圧制御や、作製後のキャリア移動度の高さから（１００）面が有利となっているからである。
【０００４】
そして、特開平８−２７１３６３号公報に開示の力検知素子５０、又は特開２００１−３０４９９７号公報に開示の半導体圧力センサは、例えば圧力センサとして製品化する場合には、例えば図１３、図１４に示されるようにパッケージングされる。例えば力検知素子５０は、先ずセンサハウジング７０中央に設置され、上記電極４４ａ１、４４ａ２、４４ｂ１、４４ｂ２と同一平面に形成された取り出し端子Ｔ_１、Ｔ_２、Ｔ_３、Ｔ_４が例えばワイヤー５１によって接続される。そして、図１４に示すように力検知素子５０上部にそれに接触するように力伝達ロッド７１とダイアフラム７２が搭載される。即ち、圧力によるダイアフラム７２の撓みが力伝達ロッド７１によって力検知素子５０に伝達され、力検知素子５０がその力を検知し電位差で出力する構造となっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述したように上記構造のセンサ装置を他の機器、他のセンサに採用する場合、センサ装置は同一平面内で取り出し端子とワイヤーボンディングする必要がある。即ち、少なくとも、ボンディングワイヤーのスペースが必要となり、必ずしも小型化されるものではない。又、ワイヤーボンディング工程が必要となり、作業効率が向上するものではない。更に、ワイヤーボンディングは、振動環境には適した手法ではなく、車輌搭載等の振動環境が要求する頑強性に応えるものではない。
【０００６】
本発明は上記の課題を解決するために成されたものであり、その目的は基板上にセンサ素子を形成し、そのセンサ素子を内包するように他の基板を貼り合わせ、それぞれの基板裏面に電極を形成することにより、ボンディングワイヤーをなくしてセンサ装置を従来より小型化することである。
又、ＳＯＩ基板を採用することにより、センサ素子に影響を与えることなく両基板を陽極接合することである。これにより、より頑強性に優れたセンサ装置を提供することである。又、これにより量産性を高めることである。又、接着剤接合をも可能とし、製作の容易なセンサ装置を提供することである。
尚、上記目的は個々の発明が個々に達成する目的であって、一つの発明が全ての目的を達成するものと解釈されるべきではない。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載のセンサ装置はＳＯＩ基板表面に物理量を電気信号として出力するセンサ素子と、その外周にセンサ素子と分離されて形成された第１接合層とを備え、裏面に所定個所を貫通して表面のセンサ素子の端部と導通する第１電極を備え、又、合わせ基板表面に第１接合層と接合する第２接合層とセンサ素子の他方端から信号を取り出す信号取り出し電極を備え、その裏面に信号取り出し電極と導通した第２電極を備え、そのセンサ素子を内包するようにＳＯＩ基板と合わせ基板を接合し、第１電極と第２電極が両基板を挟んで対向するように形成されたことを特徴とする。
【０００８】
又、請求項２に記載のセンサ装置は、ＳＯＩ基板表面の所定箇所に信号取り出し電極と、その外周に取り出し電極と分離されて形成された第１接合層を備え、その裏面に信号取り出し電極と導通した第１電極を備え、又、合わせ基板表面に物理量を電気信号として出力するセンサ素子を備え、その裏面に所定個所を貫通して表面のセンサ素子の端部と導通した第２電極を備えて、そのセンサ素子を内包するようにＳＯＩ基板と合わせ基板を接合し、第１電極と第２電極が両基板を挟んで対向するように形成されたことを特徴とする。
【０００９】
又、請求項３に記載のセンサ装置は請求項１又は請求項２に記載のセンサ装置であって、第１接合層及び第２接合層は陽極接合用の接合層であって、第１接合層はセンサ素子と絶縁され、ＳＯＩ基板と合わせ基板は陽極接合によって接合されることを特徴とする。
【００１０】
又、請求項４に記載のセンサ装置は、第１基板表面に物理量を電気信号として出力するセンサ素子と、その外周にセンサ素子と分離して第１接合層を備え、その裏面に表面のセンサ素子の端部と導通した第１電極を備え、又、第２基板表面に第１接合層と接合する第２接合層とセンサ素子の他方端から信号を取り出す信号取り出し電極を備え、その裏面に信号取り出し電極と導通した第２電極を備えて、センサ素子を内包するように第１基板と第２基板を接合し、第１電極と第２電極が両基板を挟んで対向するように形成されたことを特徴とする。
【００１１】
又、請求項５に記載のセンサ装置は請求項４に記載のセンサ装置であって、第１基板はシリコン基板であり、第１接合層及び第２接合層は接着剤によって接合されることを特徴とする。
又、請求項６に記載のセンサ装置は請求項１乃至請求項５の何れか１項に記載のセンサ装置であって、センサ素子はピエゾ抵抗素子であることを特徴とする。
【００１２】
【作用及び発明の効果】
請求項１に記載のセンサ装置は、２枚の基板、即ちＳＯＩ基板と合わせ基板の接合によって形成される。ＳＯＩ基板表面には、物理量を電気信号として出力するセンサ素子と、その外周にセンサ素子と分離されて形成された第１接合層とが形成される。又、その裏面にはＳＯＩ基板の所定個所を貫通して表面のセンサ素子の端部と導通した第１電極が形成されている。ここでＳＯＩ基板とは、Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ基板を指す。よって、半導体製造技術によって、容易に例えばピエゾ抵抗素子等のセンサ素子を作成することができる。
【００１３】
又、合わせ基板表面には、第１接合層と接合する第２接合層とセンサ素子の他方端から信号を取り出す信号取り出し電極が形成され、その裏面には信号取り出し電極と導通した第２電極が形成されている。そして、このＳＯＩ基板と合わせ基板をセンサ素子を内包するように重ね、ＳＯＩ基板の第１接合層と合わせ基板の第２接合層を接合する。又、この時、ＳＯＩ基板のセンサ素子の他方端と合わせ基板の信号取り出し電極を接触させる。即ち、ＳＯＩ基板裏面の第１電極と、その表面のセンサ素子と、合わせ基板裏面の第２電極を導通状態とする。即ち、センサ素子の特性が物理量によって変化すると、その変化が第１電極、第２電極間に出力される構成とする。
【００１４】
上記のように接合すると、第１電極と第２電極は両基板を挟んで対向するようになる。即ち、従来のようにセンサ装置と同一平面内に、例えばハーメ端子等の取り出し端子を形成し、それぞれボンディングワイヤーで接続する必要がない。即ち、直接、接合された２枚の基板の両端（第１電極、第２電極）に端子を接続するだけで、容易に物理量の変化を検出することができる。即ち、従来よりセンサ装置を小型化することができる。又、ワイヤ−ボンディングの工程が省略できるので、作業効率が向上する。又、ボンディングワイヤーがないので、従来より頑強なセンサ装置とすることもできる。
尚、第１基板と第２基板の接合は、例えば接着剤で接合する。センサ装置と第１接合層は分離されているので、接着剤の影響はセンサ素子には及ばない。
【００１５】
又、請求項２に記載のセンサ装置はセンサ素子を合わせ基板に形成し、信号取り出し電極をＳＯＩ基板に形成した構成である。即ち、ＳＯＩ基板表面の所定箇所に信号取り出し電極と、その外周に取り出し電極と絶縁されて形成された第１接合層を形成し、そのＳＯＩ基板裏面に信号取り出し電極と導通した第１電極を備えている。そして、合わせ基板表面に物理量を電気信号として出力するセンサ素子を備え、その合わせ基板裏面に所定個所を貫通して表面のセンサ素子の端部と導通した第２電極を備えている。両基板をそのセンサ素子を内包するようにＳＯＩ基板と合わせ基板を接合し、第１電極と第２電極が両基板を挟んで対向するように形成されている。よって、請求項１に記載のセンサ装置と同等の効果がある。
【００１６】
又、請求項３に記載のセンサ装置は請求項１又は請求項２に記載のセンサ装置であって、第１接合層及び第２接合層は陽極接合用の接合層であって、ＳＯＩ基板と合わせ基板は陽極接合によって接合されている。尚、この時、第１接合層はセンサ素子と絶縁される構造となっている。即ち、センサ素子と分離絶縁されている。ここで、接合層とは導電体（ｐ型シリコン、ｎ型シリコン）上に形成された例えば不純物を含むガラス薄膜である。第１接合層と第２接合層を接触させて、例えば高温下において両層間に電圧を印加する接合方法である。両層に電圧を印加すると、接合層は薄膜であるので両薄膜間には高静電界が生じ、高温下であるので高静電界によってガラス等の絶縁体に含まれる可動イオンが移動する。その結果、両界面において新たな共有結合が生じる（陽極接合）。共有結合であるので、ＳＯＩ基板と合わせ基板は極めて強固に接合される。よって、振動等に頑強なセンサ装置とすることができる。
【００１７】
又、陽極接合時、センサ素子は第１接合層と分離絶縁される構造となるので、陽極接合時における電圧印加の影響は受けない。即ち、過電流、高静電界によってセンサ素子は破壊されることはない。よって、ＳＯＩ基板を用いた陽極接合であれば、センサ素子に影響を与えることなく両者を強固に接合することができる。更に、ＳＯＩ基板と合わせ基板を陽極接合すれば、その陽極接合後のダイシングが可能となる。即ち、チッピングの恐れや切削粉のセンサ素子への混入を防ぐことができる。即ち、信頼性の高いセンサ装置とすることができる。又、陽極接合はバッチ処理が可能であるので、生産性を飛躍的に向上させることもできる。
【００１８】
又、請求項４に記載のセンサ装置は、第１基板表面に物理量を電気信号として出力するセンサ素子と、その外周にセンサ素子と分離して第１接合層を備え、その裏面に表面のセンサ素子の端部と導通した第１電極を備えている。又、第２基板表面に第１接合層と接合する第２接合層とセンサ素子の他方端から信号を取り出す信号取り出し電極を備え、その裏面に信号取り出し電極と導通した第２電極を備えている。そして、そのセンサ素子を内包するように第１基板と第２基板を重ねて接合する。この構造は、第１基板裏面の第１電極と、その表面のセンサ素子と、第２基板裏面の第２電極が導通する構造である。よって、センサ素子の特性が物理量によって変化するとその変化が第１電極、第２電極間に出力される。又、上記のように両基板を重ねて接合すると、第１電極と第２電極は両基板を挟んで対向することになる。即ち、請求項１及び請求項２に記載のセンサ装置と同等の効果を得ることができる。即ち、小型で頑強なセンサ装置とすることができる。
【００１９】
又、請求項５に記載のセンサ装置は請求項４に記載のセンサ装置であって、第１基板はシリコン基板であり、第１接合層及び第２接合層は接着剤によって接合されている。第１基板はシリコン基板であるので、半導体製造技術によって例えば応力を検知するピエゾ抵抗素子等を容易に形成することができる。また、ＭＥＭＳ技術等によって、例えば加速度を検出する静電素子（コンデンサ）等を容易に形成することができる。又、第１接合層と第２接合層は接着剤によって接合されている。よって、高温雰囲気、印加電圧等を必要とせず容易にセンサ装置を製造することができる。
【００２０】
又、請求項６に記載のセンサ装置は請求項１乃至請求項５の何れか１項に記載のセンサ装置であって、センサ素子はピエゾ抵抗素子である。ピエゾ抵抗素子はシリコン上に半導体製造技術で容易に形成される素子であり、応力によって抵抗値が変化する素子である。よって、その変化量を測定すれば容易に応力を推定することができる。例えば、ダイアフラムに圧力伝達ブロックを設け、その圧力伝達ブロックでこのピエゾ素子を押圧するように構成すれば、容易に圧力検出装置を実現することができる。即ち、小型で頑強な圧力検出装置を実現することができる。尚、シリコン基板の主面はピエゾ効果が大きい（１１０）面が望ましいが、特に限定するものではない。他の面方位でもよい。
【００２１】
【発明の実施の形態】
以下、本発明の具体的な実施例を例示する。尚、本発明は下記の実施例に限定されるものではない。
（第１実施例）
図１に、本発明の具体的な１実施例に係るセンサ装置を示す。このセンサ装置は印加される応力に応じて抵抗値を変化させる応力センサ装置である。又、図は、その正面図（ａ）と鳥瞰図（ｂ）である。本実施例の応力センサ装置は、裏面に第１電極である電極８０が形成され、表面に後述するセンサ素子と第１接合層が形成されたＳＯＩ基板１００、同じく裏面に第２電極である電極９０が形成され、表面に第２接合層及び上記センサ素子の一端から信号を取り出す為の信号取り出し電極が形成された合わせ基板１２０から構成される。本実施例のセンサ装置は、このように両面に電極８０、９０を設けて対向電極構造とし、小型化したことが特徴である。又、この構造により、パッケージング時のワイヤーボンディングの必要性をなくし、耐震性を向上させたことが特徴である。
【００２２】
図２、図３にその内部図を示す。ＳＯＩ基板１００の表面中央には、センサ素子であるピエゾ抵抗素子１０５が形成され、その外周にはピエゾ抵抗素子１０５と分離絶縁された第１接合層１０４が形成されている。これらは、例えばリソグラフィ技術、エッチング技術等の半導体製造技術によって形成される。製造にあたっては、例えばｐ型シリコン基板１０１、絶縁層１０２（ＳｉＯ_２層）、表面にｐ^＋型シリコン層を有したｐ型シリコン層１０３からなるＳＯＩ基板１００を用意する。そして、リソグラフィ技術、エッチング技術等の半導体製造技術によってピエゾ抵抗素子１０５を形成し、その上に第１接合層１０４を形成する。接合層とは、不純物を含んだガラス層であり例えばパイレックスガラス（登録商標）である。そして、リソグラフィ技術、エッチング技術、スパッタリング技術等により電極１０６、１０７を形成する。これにより、ピエゾ抵抗素子１０５を伴ったＳＯＩ基板１００が形成される。尚、電極１０６は、絶縁層１０２を貫通してｐ型シリコン基板１０１に導通しているものとする。
【００２３】
又、合わせ基板１２０は、電極とオーミックコンタクトをとりやすくするために同じく両面にｐ^＋型層を有するｐ型シリコン基板１２１からなり、その裏面全面に第２電極９０を有し、表面にＳＯＩ基板１００の第１接合層１０４と接合する第２接合層１２２（パイレックスガラス層）、及びＳＯＩ基板１００の電極１０７に接触して信号を取り出す信号取り出し電極１２３を有している。尚、信号取り出し電極１２３は第２接合層１２２を貫通してｐ型シリコン基板１２１に導通しているものとする。又、第２接合層１２２は、詳細には、予めｐ型シリコン基板１２１上にスパッタされたＳｉＯ_２層１２２ａ上に形成されている。そして、ピエゾ抵抗素子１０５を伴ったＳＯＩ基板１００と、上記合わせ基板１２０が陽極接合される。
【００２４】
陽極接合の方法を図３に示す。陽極接合は、ピエゾ抵抗素子１０５を内包するようにＳＯＩ基板１００と合わせ基板１２０を重ねて第１接合層１０４と第２接合層１２２を接触させ、高温下で両層間に高静電界を印加することで行われる。例えば、全体を３００〜４００℃に加熱し両層間に数十〜数百Ｖを印加する。両層に電圧を印加すると、両層は薄膜であるので両薄膜間には高静電界が生じ、高温下であるので高静電界によってパイレックスガラス中のイオン化された不純物が移動する。その結果、両層の界面において新たな共有結合が生じる（陽極接合）。共有結合であるので、ＳＯＩ基板１００と合わせ基板１２０は図４に示す接合部Ｓにおいて極めて強固に接合される。よって、振動等に頑強なセンサ装置が形成される。
このセンサ装置の電極９０、電極８０間に電圧を印加すると、図４に示すようにピエゾ抵抗素子１０５に電流が流れる。この電流値、換言すればこのピエゾ抵抗素子１０５の抵抗値を検出すれば、このセンサ素子に印加された応力が検出されることになる。
【００２５】
このセンサ装置を用いた圧力センサを図５に示す。図は、圧力センサの断面図である。この圧力センサ装置は、圧力によって湾曲するダイアフラム１４１、そのダイアフラム直下に取り付けられた力伝達ロッド１４２、センサ装置１３０（合わせ基板１２０＋ＳＯＩ基板１００）、電極端子１４３、１４４、そしてそれらを設置するハウジング１４５から構成される。尚、電極端子１４３は力伝達ロッド１４２とセンサ装置間に挟持され、センサ装置１３０の第２電極９０に接続されている。又、電極端子１４４はセンサ装置１３０の第１電極８０に接続されている。
【００２６】
使用にあたっては、例えばセンサ素子１３０をハウジング１４５内に密閉し、ダイアフラム１４１が例えばエンジン燃焼室に露出されるようにしてこの圧力センサを設置する。点火によりエンジン室内の圧力が増大するとダイアフラム１４１が圧力によって湾曲し、その湾曲量が力伝達ロッド１４２によって伝達されてセンサ素子１３０のピエゾ抵抗値によって検出される。即ち、点火毎に圧力が検出されることになる。この圧力センサは、従来のようにセンサ素子はワイヤーボンディングで接続されていない。よって、エンジン燃焼等の振動環境においても、破壊されることがない。又、電極端子とセンサ装置のワイヤーボンディング空間がないので、圧力センサを小型化することができる。即ち、圧力センサの設置に伴う燃焼室設置への影響を最小にすることができる。
【００２７】
又、本実施例のセンサ装置は、量産性にも優れている。本実施例のセンサ装置は、半導体製造技術によってシリコンウエハ上に多数作成することができ、各センサ装置は、ピエゾ抵抗素子１０５の周囲を取り囲んだ第１整合層１０４と第２接合層１２２の陽極接合により完全に密閉された構造となっている（図２）。よって、図６に示すように接合されたシリコンウエハをダイシング台２０にセットし、接合部Ｓをダイシングソーによって切断すれば、容易に分離することができる。この時、密閉構造であるので、ダイシングソーによるシリコンウエハの切削粉等は混入することがない。よって、量産性に優れたセンサ装置とすることができる。
【００２８】
（第２実施例）
第１実施例では、ピエゾ抵抗素子はＳＯＩ基板表面に形成したが、逆に合わせ基板（シリコン基板）表面に形成してもよい。第２実施例は、合わせ基板上にピエゾ抵抗素子を形成し、信号取り出し電極をＳＯＩ基板に形成した例である。図７に本実施例のセンサ装置の断面図を示す。
本実施例のセンサ装置は、裏面に第１電極である電極８０が形成され表面に信号取り出し電極２０３と第１接合層２０４が形成されたＳＯＩ基板２００と、同じく裏面に第２電極である電極９０が形成され表面にピエゾ抵抗素子２０５と第２接合層２２２が形成された合わせ基板２２０から構成される。
【００２９】
ＳＯＩ基板２００は、詳細には、ｐ型シリコン基板２０１の上に絶縁層２０２（ＳｉＯ_２層）が形成され、その絶縁層２０２を貫通して信号取り出し電極２０３が形成されている。又、その信号取り出し電極２０３の周辺には、その信号取り出し電極２０３と分離絶縁されて第１接合層２０４（パイレックスガラス層）が形成されている。これらも、第１実施例と同様、半導体製造技術で形成される。尚、信号取り出し電極２０３直下のシリコンはｐ^＋型となっており電極２０３とのオーミックコンタクトをとり易くしている。
【００３０】
又、合わせ基板２２０は、ｎ型シリコン基板２２１から作成される。その表面はｐ^＋型層となっており、そのｐ^＋型層に半導体製造技術によりピエゾ抵抗素子２０５が形成されている。そして、そのピエゾ抵抗素子２０５を覆うように第２接合層２２２（ＳｉＯ_２層）が形成されている。尚、そのピエゾ抵抗素子２０５の片端の一部はイオン打ち込み技術等でｎ^＋となっており、ｐ^＋型であるピエゾ抵抗素子２０５の片端は電極２０６ｂを介してｎ^＋型に接続されており、電気抵抗が小に形成されている。又、ピエゾ抵抗素子２０５の他方端には、第２接合層２２２を貫通して電極２０６が形成されている。この電極２０６は、ＳＯＩ基板２００と合わせ基板２２０との接合時には、信号取り出し電極２０３と導通するものである。そして、合わせ基板２２０とＳＯＩ基板２００が、第１実施例と同様にピエゾ抵抗素子２０５を内包するようにして重ねられ、陽極接合される。即ち、第１接合層２０４側の不純物（パイレックスガラスの不純物）が第２接合層２２２へ拡散することにより、両層が強固に接合される。この時、電圧はＳＯＩ基板２００外周の接合層２０４と合わせ基板２２０の第２接合層２２２に印加されるので、外周のみ接合される。又、第１接合層２０４はピエゾ抵抗素子２０５とは分離絶縁されているので、陽極接合時の電圧印加によって破壊されることはない。
【００３１】
図８に陽極接合後の第２実施例のセンサ装置を示す。このセンサ装置の電極９０、電極８０間に電圧を印加すると、図８に示すようにシリコン基板２０１のｐ^＋領域、信号取り出し電極２０３、ピエゾ抵抗素子２０５、ｎ^＋型領域を経由して電流が流れる。この電流値、即ち、ピエゾ抵抗素子２０５の抵抗値を検出すれば、このセンサ素子に印加された応力が検出される。このように形成しても同等の効果が得られる。
【００３２】
（第３実施例）
第１実施例、及び第２実施例は、陽極接合でＳＯＩ基板と合わせ基板を接合してセンサ装置を形成する例であった。本発明のセンサ装置は、陽極接合を用いなくとも作成することができる。第３実施例は、ｐ型シリコン基板とｎ型シリコン基板を用いて作成されるセンサ装置の１例である。図９に第３実施例のセンサ装置を示す。図は、断面図である。本実施例のセンサ装置は、ｎ型シリコン基板３０１の裏面に第１電極である電極８０を有し、表面にセンサ素子であるピエゾ抵抗素子３０５を有した第１基板３００と、ｐ型シリコン基板３２１の裏面に第２電極である電極９０を有し、表面に信号取り出し電極３２３を有した第２基板３２０から構成される。
【００３３】
第１基板３００において、詳細には、ｎ型シリコン基板３０１の裏面は高濃度のｎ^＋型層３０２となっており電極８０との抵抗が低減されている。又、表面にはｐ^＋型層３０３が成膜され、このｐ^＋型層３０３に半導体製造技術で例えば図２に示すピエゾ抵抗素子１０５と同等のピエゾ抵抗素子３０５が形成されている。そして、このピエゾ抵抗素子３０５の上に接合層（ＳｉＯ_２）３０４が成膜されている。尚、上記ピエゾ抵抗素子３０５の一端は、接合層３０４を貫通して第２基板３２０の信号取り出し電極と接触する電極３０７が形成され、他端の一部にはイオン打ち込み技術等によりｎ^＋型領域３０６が形成され、電極を介してピエゾ抵抗素子３０５の他端に接続されている。これは、ｎ型シリコン基板３０１とピエゾ抵抗素子３０５の他端との電気抵抗を小とするためである。即ち、電流が電極３０７からピエゾ抵抗素子３０５を横方向に通過しｎ^＋型領域３０６に流れる構造となっている。
【００３４】
又、第２基板３２０は、両面にｐ^＋型層を有するｐ型シリコン基板３２１からなり、裏面に第２電極９０が成膜され、表面に第２接合層（ＳｉＯ_２）３２２が成膜されている。又、表面にはこの第２接合層３２２の所定個所を貫通して信号取り出し電極３２３が形成されている。即ち、この電極３２３を第１基板３００の電極３０７に接触させてピエゾ抵抗素子３０５に電流を流す構成である。そして、第３実施例では、第１基板３００と第２基板３２０を接着剤で接合する。詳細には、図１０に示すように両基板を重ね合わせ、側面に接着剤Ｂを塗布する。両基板を重ね合わせると、接合層３０４と接合層３２２間に微小な間隙が生じ、接着剤Ｂは例えば毛細管現象により内部に浸透し、両基板は強固に固着される。尚、接合層３０４は、ピエゾ抵抗素子３０５と溝Ｍを有して分離されて形成されている。溝Ｍは、例えばトレンチエッチ等で形成することができる。溝Ｍを形成すれば、接着剤Ｂの浸透をここで防ぐことができ、電極３０７、電極３２３との接触部、及びピエゾ抵抗素子３０５への影響をなくすことができる。
【００３５】
このセンサ装置の電極９０、電極８０間に電圧を印加すると、図１０に示すようにピエゾ抵抗素子３０５に電流が流れる。この電流値、即ち、ピエゾ抵抗素子３０５の抵抗値を検出すれば、このセンサ素子に印加された応力を検出することができる。このように形成しても第１実施例、及び第２実施例のセンサ装置と同等の効果を得ることができる。
なお、シリコンの第２基板３２０は、図１１に示すように金属ブロック３３０とすることも可能である。即ち、金属ブロック３３０の上に第２接合層（ＳｉＯ_２）３２２を形成して、それに窓を開けて金属ブロック３３０と接続する信号取り出し電極３２３を形成するようにしても良い。
【００３６】
（変形例）
以上、本発明を表わす１実施例を示したが、他にさまざまな変形例が考えられる。例えば、上記実施例では、センサ素子としてピエゾ抵抗素子を用いたが、これに代えて静電容量型のセンサを構成し、コンデンサ容量の変化から圧力を検出するようにしてもよい。又、ＭＥＭＳ技術等により微小なカンチレバーを形成し、接点スイッチ型のセンサ装置としてもよい。即ち、所定以上の加速度が印加された場合、オン又はオフするセンサ装置としてもよい。何れのセンサ素子を採用するにあたっても、本発明によれば電極が対向するように形成されるので、小型化される。又、ＳＯＩ基板を用いれば陽極接合が可能であるので頑強なセンサ装置とすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係るセンサ装置の断面図（ａ）、鳥瞰図（ｂ）。
【図２】本発明の第１実施例に係るセンサ装置の内部説明図。
【図３】本発明の第１実施例に係るセンサ装置の接合説明断面図。
【図４】本発明の第１実施例に係るセンサ装置の電流経路説明図。
【図５】本発明の第１実施例に係るセンサ装置を用いた圧力センサ断面図。
【図６】本発明の第１実施例に係るセンサ装置（ウエハ）のダイシング個所説明図。
【図７】本発明の第２実施例に係るセンサ装置の断面図。
【図８】本発明の第２実施例に係るセンサ装置の電流経路説明図。
【図９】本発明の第３実施例に係るセンサ装置の断面図。
【図１０】本発明の第３実施例に係るセンサ装置の電流経路説明図。
【図１１】本発明の第３実施例の変形例に係るセンサ装置の電流経路説明図。
【図１２】従来のピエゾゲージを利用した小型圧力センサの鳥瞰図。
【図１３】従来のダイアフラム型圧力センサにおけるセンサ装置の搭載上面図。
【図１４】従来のダイアフラム型圧力センサ断面図。
【符号の説明】
８０…第１電極
９０…第２電極
１００、２００…ＳＯＩ基板
１０１、２０１、３２１…ｐ型シリコン基板
１０２、２０２…絶縁層
１０４、２０４、３０４…第１接合層
１０５、２０５、３０５…ピエゾ抵抗素子
１０６、１０７、２０６、３０７…電極
１２０、２２０…合わせ基板
１２１…ｐ型シリコン基板
１２２、２２２、３２２…第２接合層
１２３、２０３、３２３…信号取り出し電極
１４１…ダイアフラム
１４２…力伝達ロッド
１４５…ハウジング
３００…第１基板
３２０…第２基板
３０１…ｎ型シリコン基板

Claims (6)

1. ＳＯＩ基板表面に、物理量を電気信号として出力するセンサ素子と、その外周に前記センサ素子と分離されて形成された第１接合層とを備え、裏面に所定個所を貫通して表面の前記センサ素子の端部と導通した第１電極を備え、
   合わせ基板表面に、前記第１接合層と接合する第２接合層と前記センサ素子の他方端から信号を取り出す信号取り出し電極を備え、裏面に前記信号取り出し電極と導通した第２電極を備え、
   前記センサ素子を内包するように前記ＳＯＩ基板と前記合わせ基板を接合し、前記第１電極と前記第２電極が両基板を挟んで対向するように形成されたことを特徴とするセンサ装置。
2. ＳＯＩ基板表面の所定箇所に信号取り出し電極と、その外周に前記取り出し電極と分離されて形成された第１接合層を備え、裏面に前記信号取り出し電極と導通した第１電極を備え、
   合わせ基板表面に物理量を電気信号として出力するセンサ素子を備え、裏面に、所定個所を貫通して表面の前記センサ素子の端部と導通した第２電極を備え、
   前記センサ素子を内包するように前記ＳＯＩ基板と前記合わせ基板を接合し、前記第１電極と前記第２電極が両基板を挟んで対向するように形成されたことを特徴とするセンサ装置。
3. 前記第１接合層及び前記第２接合層は陽極接合用の接合層であって、前記第１接合層は前記センサ素子と絶縁され、前記ＳＯＩ基板と前記合わせ基板は陽極接合によって接合されることを特徴とする請求項１又は請求項２に記載のセンサ装置。
4. 第１基板表面に、物理量を電気信号として出力するセンサ素子と、その外周に前記センサ素子と分離して第１接合層を備え、裏面に表面の前記センサ素子の端部と導通した第１電極を備え、
   第２基板表面に、前記第１接合層と接合する第２接合層と前記センサ素子の他方端から信号を取り出す信号取り出し電極を備え、裏面に前記信号取り出し電極と導通した第２電極を備え、
   前記センサ素子を内包するように前記第１基板と第２基板を接合し、前記第１電極と前記第２電極が両基板を挟んで対向するように形成されたことを特徴とするセンサ装置。
5. 前記第１基板はシリコン基板であり、前記第１接合層及び前記第２接合層は、接着剤によって接合されることを特徴とする請求項４に記載のセンサ装置。
6. 前記センサ素子は、ピエゾ抵抗素子であることを特徴とする請求項１乃至請求項５の何れか１項に記載のセンサ装置。

Images