JP2003533795A - Ft法による準周期回路のシミュレーション高速化技術 - Google Patents
Ft法による準周期回路のシミュレーション高速化技術Info
- Publication number
- JP2003533795A JP2003533795A JP2001584346A JP2001584346A JP2003533795A JP 2003533795 A JP2003533795 A JP 2003533795A JP 2001584346 A JP2001584346 A JP 2001584346A JP 2001584346 A JP2001584346 A JP 2001584346A JP 2003533795 A JP2003533795 A JP 2003533795A
- Authority
- JP
- Japan
- Prior art keywords
- value
- circuit
- discrete
- equation
- time point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
Description
波数/時間組合せ法(mixed frequency/time approach:以下、FT法という。
)を用いたアナログ回路設計のシミュレーションに関する。
、所定の入力と所望の出力に基づいて設計する。次に、アナログ回路設計のシミ
ュレーションを行った後に、シリコンチップ上に物理的に製造する。
タイムスケール(multi-timescales)で動作する回路を解析することである。こ
の種の回路の代表例としては、スイッチトキャパシタフィルタや高周波(radio
frequency:以下、RFという。)通信装置内で用いられる回路等がある。この
種の回路を標準的な過渡特性解析(transient analysis)で解析すると、回路の
詳細な応答を数十万クロックサイクル(数百万時点(time point))に亘ってシ
ミュレーションする必要がある。
asi-periodic)動作点(operating point)の近傍で動作するように設計される
。この種の回路のなかには、回路入力の1つに対して周期的な応答を示すという
前提に立って解析できるものがあり、この場合、周期的な応答は定常状態法(st
eady-state algorithm)によって直接計算できるので、長い計算時間を要する過
渡特性解析シミュレーションは不要となる。この前提の下では、周期的動作点の
周囲において回路を線形化することにより、他の回路入力は、全て小信号(smal
l signal)として扱われる。
periodic time-varying small-signal analysis)を行うことができる。しかし
ながら、多くの回路は、上述の前提を適用することができず、周期的な動作点と
小信号解析の組合せでは解析することができない。例えば、ミクサとフィルタか
らなる回路のような狭帯域回路の相互変調歪みを予測する場合には、局部発振器
(local oscillator:以下、LOという。)によって駆動されるミクサ回路が、
近接した2つの高周波入力に対して振る舞う非線形応答を計算する必要がある。
この種の回路の定常状態応答は準周期的である。
フィルタからなる回路)は、周波数が互いに近い入力の少なくとも一方に対して
極めて非線形的な応答を示し、定常状態法、例えばマルチ周波数ハーモニックバ
ランス解析法(multi-frequency harmonic balance approach)では旨くシミュ
レーションすることができないので、この種のアナログ回路のシミュレーション
は、更に難しい。このような問題を避けるために、時間/周波数組合せ法(mixe
d frequency/time approach:以下、FT法という。)が提案されている。FT
法は、技術的に重要な回路の多くは1つの入力のみに対して、例えばスイッチト
キャパシタ回路ではクロック、ミクサでは局部発振器からの発振信号のみに対し
て非線形応答の度合いが強く、他の入力に対する非線形応答の度合いは弱いとい
う事実を利用している。
規模回路には適用することができない。すなわち、既存のFT法では、サンプル
点を少なく選択すると、シミュレーション条件が悪くなり、この状態では、許容
できる精度のシミュレーション値を得ることができない。また、既存のFT法で
は、ガウス消去法による線形行列陽解法(matrix-explicit linear solver)に
基づいているので、その計算コスト(又は時間)は、シミュレーションにおける
回路のノード数をNとすると、ニュートン反復(Newton iteration)毎にN3の
オーダに比例して増加する。
数方程式(differential-algebraic equation:以下、DAEという。)をそれ
と等価な多変数偏微分方程式(multi-variable partial differential equation
s:M−PDEという。)に変換して行う新たな種類のアルゴリズムが開発され
ている。しかしながら、大規模回路に対するM−PDE法の有効性はまだ証明さ
れていない。また、M−PDE法はある種の回路に対して精度の悪いシミュレー
ション結果を生成することが証明されている。
ミュレーション方法及び装置に対する技術的なニーズがある。
できるシミュレーション方法及び装置に対する技術的なニーズがある。
ションの収束率(convergence)を改善したシミュレーション方法及び装置に対
する技術的なニーズがある。
提供するものである。
d frequency/time approach:以下、FT法という。)を用いてアナログ回路を
シミュレーションする新規な回路シミュレーション方法及び装置を提供するもの
である。
とが入力される回路の応答をシミュレーションする回路シミュレーション方法を
提供する。この回路シミュレーション方法は、等間隔の離散時点(distinct tim
e point)のセットを選択する工程と、各基準時点を離散時点のいずれかに対応
付けて基準時点のセットを定める工程と、離散時点における値と基準時点におけ
る値との第1の関係のセットを設定する工程と、離散時点における値と基準時点
における値との第2の関係のセットを設定する工程と、第1の関係と第2の関係
とを組み合わせて、離散時点における値で表現されるシステム方程式を求める工
程と、求めたシステム方程式を解いて、離散時点における回路の応答を求める工
程とを有する。
ミュレーション装置を提供する。
示すブロック図であり、回路102は、N個の回路ノードを備える。回路102
には、入力端子104.1,104.2,・・・,104.Sを介して、S個の
情報信号I1,I2,・・・,ISがそれぞれ入力される。また、回路102に
は、入力端子106を介してクロック(又は基準)信号Cが入力される。回路1
02は、これらの入力信号に応じて、出力端子108から信号を出力する。
分代数方程式(nonlinear differential-algebraic equation:以下、DAEと
いう。)のセットで記述することができる。
L個の基本波周波数(fundamental frequencies)を有するフーリエ級数で表現
することができる信号は、L準周期性(L-quasiperiodic)の信号である。RF
回路は、一般的に、局部発振信号(local oscillator:以下、LOという。)又
はクロックと呼ばれる1つの周期的タイミング信号と、1つ以上の情報信号によ
って動作する。ここで、クロック信号(例えば図1に示す入力端子106におけ
る信号)の周波数をfcとし、S個の情報信号(図1参照)の周波数をf1,・
・・,fsとすると、(S+1)準周期性入力は、式(2)で表すことができる
。
動作条件のシミュレーションを改善している。第1の条件は、対象とする回路が
準周期性の定常状態応答を呈することである。すなわち、v(t)が基本波周波
数f1,・・・,fs,fcを有する(S+1)準周期性信号である。第2の条
件は、全ての物理的回路の帯域は有限であるということである。この2つの条件
から、本発明では、有限の数のフーリエ級数のみを選択するだけで、所要の精度
を維持してv(t)を近似する。したがって、v(t)は、式(3)で与えられ
る。
限する必要がないことである。
数とし、v(t)が一連の離散時点(discrete set of point)t'n=t0+n
Tcでサンプリングされるとすると、v(t)の離散信号
で表現することができる。すなわち、クロックの基本波の項は消去されるので、
包絡線が形成される。
,104.Sにおける入力はゼロとする)と、入力端子106におけるクロック
信号とから得られる包絡線の具体例を示す図である。図2において、白抜きの円
形の点は、サンプル点(又は離散点(distinct point))を表し、一方、連続し
た波形(破線)は、フーリエ係数として
波形である。
の離散点t1,・・・,tkの値が分かれば、包絡線全体を復元できる。準周期
動作点に対応した包絡線は、式(1)で与えられるDAEの解上にあるK個のサ
ンプル点を求めることによって、得られる。
ル点を選ぶことにより、離散点(又は離散時点)を5(=2×K+1)個とした
方法を示す図である。図3において、離散点は円で示し、基準点(又は基準時点
)は四角で示してある。
。特に、ベクトルを式(6)のように定義する。
のサンプル点tk=t0+nkTcにおける
求められる。
クル遷移関数(multi-cycle transition function)を導入すると、式(8)に
示すように、よりコンパクトに表現することができる。
した時点における、そのノードの信号ベクトル
後で詳しく述べる)。したがって、
=1,・・・,Nに対して成り立つものであり、式(1)の解に対する境界条件
を定めるものである。
る。式(10)は、包絡線のサンプル点に対して解くことのできるKN個の未知
数を含むKN個の非線形システム方程式である。これらのサンプル点と遷移関数
とから回路の準周期動作点(特にvのスペクトル)を復元できる。
ると、遅延行列は、式(13)として構成できる。
ッカー積で構成できる。
ー積である。既存のFTアルゴリズムでは、サンプル点tkの選択について格別
の考慮を払っていない。そのため、Γ(s)が「殆ど周期的な(almost-periodi
c)」フーリエ変換に相当する、条件の悪い行列となっている。これに対し、本
発明に係る改良されたFTアルゴリズムでは、条件の良い(well-conditioned)
のサンプル点を選択する処理を行っている。
6)を満足する整数pが存在する。
に良い条件である。
得られる。
l Residual Solver:以下、GMRES法という。)の解を反復して用いて式(
21)の方程式を解き、式(22)を設定することにより、行われる
さなければ、式(21)を効率良く解くことができない。この理由を解析するた
めに、回路の状態遷移関数が1クロックサイクル間は略線形、すなわちφ(x,
t,t+Tc)≒Hx(t)である場合を考察する。状態遷移関数は、線形回路
では線形であるが、非線形回路では非線形であり、線形回路に対して旨く働かな
い方法は、非線形回路に対しても当然旨く働かない。しかしながら、多くの非線
形回路の状態遷移関数は、略線形であり、本発明では、この事実を利用して有効
な前処理(preconditioner)を構築している。GMRES法の収束率(converge
nce)は、ヤコビ行列
π(k1f1+k2f2+・・・+ksfs)とすると、
しくないときには、
、GMRES法では、収束に関する深刻な問題がある。概略すると、FTアルゴ
リズムにおいてK個の高調波をGMRESアルゴリズムで処理するときには、ク
ロックだけで励振されるものとしたときの定常状態問題をGMRESアルゴリズ
ムで解く場合に比べ、解の収束のために必要な反復回数は約K倍になる。その理
由は、Hの固有値が、通常、複素平面上の単位円内にあることに起因している。
すなわち、遅延行列により固有値構造がK回折り返して複製されるとともに、折
返しの各シフトは次数が1(order unity)の複素数であり、
になる。
式(25)、式(26)、式(27)、式(28)、式(29)に等しい。
。式(26)が式(27)に等しいのは補題4.2(b)による。式(27)か
ら式(28)を得るには補題4.2(a)による。
値は、k=1,・・・,に対して、全てのブロックの固有値
うにしたらよいかを示唆している。式(21)を解くことは、式(30)を解く
ことに等しい。
設定時(initial guess stage)の定常状態解析から得られるヤコビ行列、又は
行列
me invariant)であれば、ニュートン方程式はシングルGMRES反復法(sing
le GMRES iteration)で解くことができる。なお、ここに提案する前処理は、状
態遷移関数のヤコビ行列(Jacobian)が、複数のサイクルに亘って略一定の場合
に有効である。各クロックサイクル内の回路の挙動は、前処理からは隠れて見え
ない。これは、例えば、近年のハーモニックバランス解析法(modern harmonic
balance codes)において通常用いられている時間平均化又は周波数平均化の前
処理の場合には成り立たない事項である。したがって、ここに提案する前処理は
、回路の挙動に対する前提条件を大幅に緩めても、特に高電力レベルに対して上
手く機能するものである。
であるので、k=1,・・・,KであるK個のシステム
ic time-varying system)に対する小信号解析の場合に扱うシステムと同じであ
るから、クリロフ部分空間反復アルゴリズム(Krylov subspace reuse algorith
m)を組み込むことによって、前処理を極めて効率良く適用することができる。
このアルゴリズムの基本的な考え方は、行列
、クリロフ部分空間反復法を用いることにより、行列
ストをほんの少し増やすだけで、適用することができる。
である。図4は、特に、前処理前の固有値の分布と前処理後の固有値の分布とを
示している。図4に示すように、前処理を施した固有値は、1(unity)の周り
に密に集中しており、この固有値の集中は、前処理の優れた性能を意味するとと
もに、GMRESの収束が高速になることを表している。
(Newton update equation)を解くのに必要なGMRESの反復回数を減少させ
る効果を示す図である。前処理を行うと、僅か3回の反復で残差(residual)を
10−2に減らすことができる。これに対し、前処理なしの場合は、反復を40
0回以上行わないと、残差を全く減すことができない。FT回路方程式は厳密に
は解くことができないが、概して、FT法においては、ニュートン更新方程式の
近似解を用いると、性能上の有利性があり、したがって、GMRESは、比較的
緩い許容範囲(loose tolerance)に収束する。
高速に収束させることができる。良い初期推定値を得るために、本発明では、先
ず、回路にクロック信号のみを供給し、他の非DC信号を抑止した状態で、回路
の周期的定常状態応答を算出する。そして、この定常状態の解を動作点とし、ク
ロック以外の基本波(non-clock fundamentals)を小信号とみなして、小信号解
析を行う。この小信号解析により、周波数がfs+ksfcにおける振幅(ampl
itudes)が得られる。ここで、−Ks≦ks≦Ks、1≦s≦Sである。これら
の振幅を、多次元離散フーリエ逆変換(inverse multidimensional discrete Fo
urier transform(DFT))によって、時間領域における初期条件に変換する
。入力電力レベルがより高いときには、非クロック信号の振幅を順次パラメータ
(continuation parameter)としたニュートン法を順次を用いること(Newton c
ontinuation method)により、解が収束することを保証するのに有効である。
して利用することができる。これらの情報から、スペクトルv(t)を式(31
)で計算することができる。
クトル(N-vectors)V(k1,・・・,ks,kc)を集めたKNベクトル(K
N-vector)V(・,kc)のそれぞれは、式(33)で得られる(実際の順番は
フーリエ変換による)。
間の同期化時間ステップ(synchronized time steps)が必要である。トータル
の計算コストは、同期化時点の数をMとすると、1回のKNベクトル積分とM回
のフーリエ変換である。
として、補間をとることが考えられる。しかしながら、補間方式には、精度が低
下する虞がある。もう1つの方法として、多次元離散フーリエ変換の代わりに積
分を利用することである。すなわち、式(34)が成立することは容易に証明す
ることができる。
クはINであり、他のブロックはゼロであり、pはフーリエ変換における(k1 ,・・・,ks)によって定まる。式(34)の計算には同期化時間ステップの
要件を必要としない。この場合、V(・,kc)の全計算コストは、K回のKN
ベクトル積分と1回の最終フーリエ変換である。なお、通常、積分の方がフーリ
エ変換よりコストがかかるので、全計算コストは高くなる可能性がある。
は4kHzであり、ノード数は238であり、方程式数は337になった。この
回路を解析するために、本発明に係る改良FT法を、8相の100kHzのクロ
ックと、1Vの100Hzの正弦波入力とを用いて実施した。
回路を解析することは困難である。改良FT法では、3つの高調波を用いて入力
信号をモデル化した。8相クロックを使用した結果、各遷移積分毎の所要時点数
は約1250個となった。この結果、解析で解くべき変数の総数は、300万(
337×(2×3+1)×1250=2948750)足らずとなった。シミュ
レーションは、サンマイクロシステムズ社のUltraSparc1ワークステーションで
あって、128メガバイトのメモリ、167MHzのCPUクロック上で実施し
た。シミュレーションを完了するのに要したCPU時間は、20分足らずであっ
た。図6は、このフィルタの出力スペクトルを示す図である。
る。この影像阻止受信機は、低雑音増幅器と、分岐回路(splitting network)
と、2個の二重平衡変調器(double-balanced mixer)と、不要な側波帯を抑止
するために使用する加算回路(summing network)と組み合わせた2個の広帯域
ヒルベルト変換出力フィルタとからなる。LO信号路にリミッタを設け、LO信
号の振幅を制御する。この受信機の回路は、かなり大きなRF回路であり、16
7個のバイポーラトランジスタと378個のノードを含んでいる。回路シミュレ
ータで生成する回路方程式の数は987である。
つの接近した周波数840MHzと840MHz+10kHzで50mVのRF
入力信号とで駆動した。各RF信号をモデル化するのに3つの高調波を用いた。
各遷移クロックサイクル積分で用いる時点数を、この回路の精度の観点からは控
えめな値と考えられる200とした。この結果、略1000万(987×(2×
3+1)2×200=9672600)の未知数ができた。シミュレーションは
、サンマイクロシステムズ社のUltraSparc10ワークステーションであって、12
8メガバイトのメモリ、300MHzのCPUクロック上で実施した。シミュレ
ーションを完了するのに要したCPU時間は、55分であった。図7は、三次と
五次の歪み積を示す図である。
クルが必要であり、シミュレーション時間が2日を超えていたことから、本発明
に係る改良FT法の効率の良さが理解できる。更に、過渡特性解析には誤差の問
題がある。これに対し、本発明に係るFT法は、非常に小さな信号レベル、例え
ば図7に示す五次の歪み積を分解することができる。
でなく、分解ランク50000(987×(2×3+1)2=48363)の式
(19)に示すFTヤコビ行列に必要な記憶容量は、数ギガバイトにも達する。
また、直接法でヤコビ行列を作成すると、50000遷移積分サイクルに比例し
た計算コストがかかり、計算に数日のオーダを要する。
応答をシミュレーションする処理を示すフローチャートである。
トを選択する。ステップ804の詳細については、式(16)及びそれに関連し
た記載に説明されている。
に示すように、各基準時点は個々の離散時点に対応付けられている。すなわち、
各基準時点は、対応する離散時点から1信号周期(1クロックサイクル)だけ離
れている。
第1の関係のセットを求める。ステップ808の詳細については、式(8)及び
それに関連した記載に説明されている。
第2の関係のセットを求める。ステップ810の詳細については、式(9)及び
それに関連した記載に説明されている。
離散時点における値のみを含むシステム方程式を求める。ステップ812の詳細
については、式(10)及び(18)及びそれに関連した記載に説明されている
。
により、離散時点における回路応答を求める(又は生成する)。回路がN個の内
部回路ノードとM個の出力を有する場合、ステップ814により、N個の内部回
路ノードとM個の出力の全てに対して、応答のシミュレーション結果を求める(
生成する)。ステップ814の詳細については、式(18)〜(22)及び(3
0)とそれに関連した記載に説明されている。
く処理の具体例を示すフローチャートである。
のセットを選択する。ステップ904の詳細については、セクション5の記載に
説明されている。
ップ906の詳細については、式(21)及びそれに関連した記載に説明されて
いる。
式の解の収束を改善する。ステップ908の詳細については、セクション4の記
載に説明されている。
定回路応答を修正するための修正値を算出する。ステップ910の詳細について
は、式(21)及び(22)とそれに関連した記載に説明されている。
値として、すなわち離散時点における推定回路応答表す推定値として新たに使用
する。ステップ912の詳細については、式(21)及び(22)とそれに関連
した記載に説明されている。
達したかどうか判定する。該当しないときは、処理はステップ906に戻る。該
当するときは、処理はステップ916に移行する。推定値又は修正推定値は時間
領域の値である。
ップ916の詳細については、セクション6の記載及び式(31)〜(34)に
説明されている。
ウェアプラットホームとして使用することができるコンピュータシステム100
0を具体的な構成を示すブロック図である。
1と、処理装置1002と、メモリ1004と、ディスクドライブインタフェー
ス1006と、ハードディスク1008と、表示インタフェース1010と、表
示モニタ1012と、バスインタフェース1014と、マウス1016と、キー
ボード1018と、ネットワーク通信インタフェース1020とを備える。
されている。表示モニタ1012は、表示インタフェースに接続されている。マ
ウス1016及びキーボード1018は、バスインタフェース1014に接続さ
れている。システムバス1001には、処理装置1002と、メモリ1004と
、ディスクドライブインタフェース1006と、表示インタフェース1010と
、ネットワーク通信インタフェース1020とが接続されている。
1008も、ディスクドライブインタフェース1006を介してデータ及びプロ
グラムを記憶する。なお、メモリ1004は、ハードディスク1008よりアク
セス速度が高速であり、ハードディスク1008は、メモリ1004より記憶容
量が大きい。
グラムとユーザ間のビジュアルインタフェースを提供し、プログラムの生成した
出力を表示する。
して、コンピュータシステム1000に入力を与える。
に基づいて、コンピュータシステム1000とネットワーク104間のインタフ
ェースを司る。
ドディスク1008に記憶されたプログラムを実行することによって、コンピュ
ータシステム1000の動作を制御する。また、処理装置1002は、メモリ1
000とハードディスク間でのデータ及びプログラムの送受を制御する。
4又はハードディスク1018に記憶されている。本発明のプログラムは処理装
置1002により実行される。
変調歪み等のマルチ周波数非線形効果を解析するのに有効である。技術的に意味
のある諸問題をFT法で効率良く計算するには、綿密に構成した遅延行列、行列
陰解のクリロフ部分空間反復線形解法、及びFT法と解析対象の回路に合わせた
前処理が必要であった。本発明では、数千万の未知数を含む非線形システムを、
設計エンジニアが通常利用できる計算資源の下で1時間足らずで解くことができ
る。
かのベクトルとの積を計算するいう利点を有する。この2種類の計算の両方とも
、本質的には初期値問題(initial value problem)の解法である。演算子
言するとDAEのK個のセットを1クロック周期に亘り時間の順方向に積分して
いく必要がある。しかしながら、K個の初期値問題の各々は、本質的には分離し
ている(decoupled)。したがって、FTを並列処理すると、プロセッサの利用
効率を極めて高くすることができる。また、この初期値問題の独立性は、アウト
オブコアソルバ(out-of-core solver)での実行にも有効である。実際、FTア
ルゴリズムをアウトオブコアアルゴリズムとして実行すると、80%を超える平
均CPU利用率が得られた。
趣旨を逸脱しない範囲で、他の具体例でも実施できることは明らかである。した
がって、本発明の範囲は、本明細書の記載に限定されるものではなく、特許請求
の範囲に基づいて定められるべきものである。
構成を示すブロック図である。
を選択し、5個の離散点を得る方法を示す図である。
図である。
少における前処理の有効性を示す図である。
ャートである。
ローチャートである。
ードウェアプラットホームとして使用することができるコンピュータシステムの
具体的な構成を示すブロック図である。
Claims (25)
- 【請求項1】 周期的なサンプリング信号と少なくとも1つの情報信号とが入
力される回路の応答をシミュレーションする回路シミュレーション方法において
、 (a)等間隔の離散時点のセットを選択する工程と、 (b)各基準時点を上記離散時点のいずれかに対応付けて基準時点のセットを
定める工程と、 (c)上記離散時点における値と上記基準時点における値との第1の関係のセ
ットを設定する工程と、 (d)上記離散時点における値と上記基準時点における値との第2の関係のセ
ットを設定する工程と、 (e)上記第1の関係と上記第2の関係とを組み合わせて、上記離散時点にお
ける値で表現されるシステム方程式を求める工程と、 (f)上記求めたシステム方程式を解いて、上記離散時点における回路の応答
を求める工程とを有する回路シミュレーション方法。 - 【請求項2】 上記各基準時点は、対応する離散時点より1信号周期分離れた
時点であることを特徴とする請求項1記載の回路シミュレーション方法。 - 【請求項3】 上記工程(c)は、更に、 上記離散時点における初期値のセットを選択する工程と、 上記離散時点から対応する基準時点まで積分を実行することにより、上記離散
時点と基準時点間の値を算出する工程とを有することを特徴とする請求項1記載
の回路シミュレーション方法。 - 【請求項4】 積分時点のヤコビ行列をディスクに保存することを特徴とする
請求項3記載の回路シミュレーション方法。 - 【請求項5】 上記積分により算出した値は時間領域における値であり、 上記工程(c)は、 上記積分により算出した値に基づき時間領域における回路の応答を表す値を算
出する工程を有することを特徴とする請求項3記載の回路シミュレーション方法
。 - 【請求項6】 上記工程(d)は、 上記離散時点における初期値のセットを選択する工程と、 上記初期値に対し、多次元の離散フーリエ変換を実行して上記初期値を実数値
から複素数値に変換する工程と、 上記変換した複素数値に対し、サンプリング周期の位相シフトを実行する工程
と、 上記位相シフトした複素数値に対し、多次元離散フーリエ逆変換を実行して複
素数値を実数値に変換する工程とを有することを特徴とする請求項1記載の回路
シミュレーション方法。 - 【請求項7】 上記工程(f)は、 離散数値解法により上記離散時点における回路の応答を算出することによって
、上記システム方程式を解く工程を有することを特徴とする請求項1記載の回路
シミュレーション方法。 - 【請求項8】 上記工程(f)で用いる離散数値解法は、ニュートン法である
ことを特徴とする請求項7記載の回路シミュレーション方法。 - 【請求項9】 上記工程(e)で求めるシステム方程式は、非線形システム方
程式であり、上記離散数値解法により、反復線形行列陽解法を線形システム方程
式に適用することによって線形システム方程式を解き、上記工程(f)は、 (g)上記離散時点における推定回路応答を表す推定値のセットを選択する工
程と、 (h)上記推定値における線形システム方程式を設定する工程と、 (i)上記線形システム方程式を前処理して、上記線形システム方程式の解の
収束を改善する工程と、 (j)上記前処理した線形システム方程式を解いて、上記推定値を修正する修
正値を算出する工程とを有することを特徴とする請求項7記載の回路シミュレー
ション方法。 - 【請求項10】 上記工程(i)は、状態遷移関数の線形モデルと遅延行列と
を組み合わせて前処理することを特徴とする請求項9記載の回路シミュレーショ
ン方法。 - 【請求項11】 更に、(k)上記修正した推定値を、上記離散時点における
推定回路応答を表す新たな推定値として使用する工程と、 (l)上記推定値が上記工程(e)で求める非線形システム方程式の許容され
る数値解となるまで上記工程(g)〜(k)を繰り返す工程とを有することを特
徴とする請求項9記載の回路シミュレーション方法。 - 【請求項12】 上記推定値は、時間領域での値であり、更に、 (m)上記推定値を周波数領域の値に変換する工程を有することを特徴とする
請求項11記載の回路シミュレーション方法。 - 【請求項13】 上記第1の関係と第2の関係に係る値は、上記離散時点と基
準時点における電圧であることを特徴とする請求項1記載の回路シミュレーショ
ン方法。 - 【請求項14】 周期的なサンプリング信号と少なくとも1つの情報信号とが
入力される回路の応答をシミュレーションする回路シミュレーション装置におい
て、 (a)等間隔の離散時点のセットを選択する離散時点選択手段と、 (b)各基準時点を上記離散時点のいずれかに対応付けて基準時点のセットを
定める基準時点規定手段と、 (c)上記離散時点における値と上記基準時点における値との第1の関係のセ
ットを設定する第1の関係設定手段と、 (d)上記離散時点における値と上記基準時点における値との第2の関係のセ
ットを設定する第2の関係設定手段と、 (e)上記第1の関係と上記第2の関係とを組み合わせて、上記離散時点にお
ける値で表現されるシステム方程式を求めるシステム方程式導出手段と、 (f)上記求めたシステム方程式を解いて、上記離散時点における回路の応答
を求める回路応答導出手段とを備える回路シミュレーション装置。 - 【請求項15】 上記各基準時点は、対応する離散時点より1信号周期分離れ
た時点であることを特徴とする請求項14記載の回路シミュレーション装置。 - 【請求項16】 更に、 上記離散時点における初期値のセットを選択する手段と、 上記離散時点から対応する基準時点まで積分を実行することにより、上記離散
時点と基準時点間の値を算出する手段とを備える請求項14記載の回路シミュレ
ーション装置。 - 【請求項17】 上記積分により算出した値は時間領域における値であり、更
に、 上記積分により算出した値に基づき時間領域における回路の応答を表す値を算
出する手段を備える請求項16記載の回路シミュレーション装置。 - 【請求項18】 更に、 上記離散時点における初期値のセットを選択する手段と、 上記初期値に対し、多次元離散フーリエ変換を実行して上記初期値を実数値か
ら複素数値に変換する手段と、 上記変換した複素数値に対し、サンプリング周期の位相シフトを実行する手段
と、 上記位相シフトした複素数値に対し、多次元離散フーリエ逆変換を実行して複
素数値を実数値に変換する手段とを備える請求項14記載の回路シミュレーショ
ン装置。 - 【請求項19】 更に、 離散数値解法により上記離散時点における回路の応答を算出することによって
上記システム方程式を解く手段を備える請求項14記載の回路シミュレーション
装置。 - 【請求項20】 上記離散数値解法は、ニュートン法であることを特徴とする
請求項19記載の回路シミュレーション装置。 - 【請求項21】 上記求めるシステム方程式は、非線形システム方程式であり
、上記離散数値解法により、反復線形行列陽解法を線形システム方程式に適用す
ることによって線形システム方程式を解き、更に、 (g)上記離散時点における推定回路応答を表す推定値のセットを選択する手
段と、 (h)上記推定値における線形システム方程式を設定する手段と、 (i)上記線形システム方程式を前処理して、上記線形システム方程式の解の
収束を改善する前処理手段と、 (j)上記前処理した線形システム方程式を解いて、上記推定値を修正する修
正値を算出する手段とを備える請求項19記載の回路シミュレーション装置。 - 【請求項22】 上記前処理手段は、状態遷移関数の線形モデルと遅延行列と
を組み合わせて前処理することを特徴とする請求項21記載の回路シミュレーシ
ョン装置。 - 【請求項23】 更に、 (k)上記修正した推定値を、上記離散時点における推定回路応答を表す新た
な推定値として使用する手段と、 (l)上記推定値が上記求める非線形システム方程式の許容される数値解とな
ったかを判定する手段とを備える請求項22記載の回路シミュレーション装置。 - 【請求項24】 上記推定値は、時間領域での値であり、更に、 (m)上記推定値を周波数領域の値に変換する手段を備える請求項23記載の
回路シミュレーション装置。 - 【請求項25】 上記第1の関係と第2の関係に係る値は、上記離散時点と基
準時点における電圧であることを特徴とする請求項14記載の回路シミュレーシ
ョン装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/570,709 US7493240B1 (en) | 2000-05-15 | 2000-05-15 | Method and apparatus for simulating quasi-periodic circuit operating conditions using a mixed frequency/time algorithm |
US09/570,709 | 2000-05-15 | ||
PCT/US2001/015185 WO2001088830A1 (en) | 2000-05-15 | 2001-05-10 | Method and apparatus for simulating quasi-periodic circuit operating conditions using a mixed frequency/time algorithm |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003533795A true JP2003533795A (ja) | 2003-11-11 |
Family
ID=24280730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001584346A Pending JP2003533795A (ja) | 2000-05-15 | 2001-05-10 | Ft法による準周期回路のシミュレーション高速化技術 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7493240B1 (ja) |
EP (1) | EP1290617A4 (ja) |
JP (1) | JP2003533795A (ja) |
AU (1) | AU2001261413A1 (ja) |
WO (1) | WO2001088830A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7720660B2 (en) * | 2005-06-06 | 2010-05-18 | Pascal Bolcato | Mixed-domain analog/RF simulation |
US8326591B1 (en) | 2007-11-16 | 2012-12-04 | Cadence Design Systems, Inc. | Synchronized envelope and transient simulation of circuits |
US7761279B1 (en) | 2007-11-16 | 2010-07-20 | Cadence Design Systems, Inc. | Synchronized transient-envelope and event-driven simulation of electronic circuits |
US8302046B1 (en) * | 2008-11-11 | 2012-10-30 | Cadence Design Systems, Inc. | Compact modeling of circuit stages for static timing analysis of integrated circuit designs |
CN102667755B (zh) * | 2009-09-03 | 2016-08-03 | 华莱士·E.·拉里莫尔 | 通过迭代线性子空间计算对时变、变参数和非线性系统进行实验建模的方法和系统 |
US9081927B2 (en) | 2013-10-04 | 2015-07-14 | Jasper Design Automation, Inc. | Manipulation of traces for debugging a circuit design |
US10423744B1 (en) * | 2015-01-28 | 2019-09-24 | Cadence Design Systems, Inc. | Reduced resource harmonic balance circuit simulations |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5588142A (en) * | 1995-05-12 | 1996-12-24 | Hewlett-Packard Company | Method for simulating a circuit |
JPH10269280A (ja) * | 1997-01-27 | 1998-10-09 | Lucent Technol Inc | 回路解析方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5867416A (en) * | 1996-04-02 | 1999-02-02 | Lucent Technologies Inc. | Efficient frequency domain analysis of large nonlinear analog circuits using compressed matrix storage |
US6151698A (en) * | 1996-04-30 | 2000-11-21 | Cadence Design Systems, Inc. | Method for determining the steady state behavior of a circuit using an iterative technique |
US6182270B1 (en) * | 1996-12-04 | 2001-01-30 | Lucent Technologies Inc. | Low-displacement rank preconditioners for simplified non-linear analysis of circuits and other devices |
US6154716A (en) * | 1998-07-29 | 2000-11-28 | Lucent Technologies - Inc. | System and method for simulating electronic circuits |
AU4077200A (en) * | 1999-04-07 | 2000-10-23 | Cadence Design Systems, Inc. | Method and system for modeling time-varying systems and non-linear systems |
US6518742B1 (en) * | 1999-10-29 | 2003-02-11 | Lucent Technologies Inc. | System and method for analyzing forced and unforced oscillators |
-
2000
- 2000-05-15 US US09/570,709 patent/US7493240B1/en not_active Expired - Fee Related
-
2001
- 2001-05-10 EP EP01935306A patent/EP1290617A4/en not_active Withdrawn
- 2001-05-10 WO PCT/US2001/015185 patent/WO2001088830A1/en active Application Filing
- 2001-05-10 AU AU2001261413A patent/AU2001261413A1/en not_active Abandoned
- 2001-05-10 JP JP2001584346A patent/JP2003533795A/ja active Pending
-
2009
- 2009-02-17 US US12/372,608 patent/US8195440B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5588142A (en) * | 1995-05-12 | 1996-12-24 | Hewlett-Packard Company | Method for simulating a circuit |
JPH0916660A (ja) * | 1995-05-12 | 1997-01-17 | Hewlett Packard Co <Hp> | 回路の応答をシミュレートする方法 |
JPH10269280A (ja) * | 1997-01-27 | 1998-10-09 | Lucent Technol Inc | 回路解析方法 |
US5995733A (en) * | 1997-01-27 | 1999-11-30 | Lucent Technologies, Inc. | Method and apparatus for efficient design and analysis of integrated circuits using multiple time scales |
Also Published As
Publication number | Publication date |
---|---|
US7493240B1 (en) | 2009-02-17 |
US20090210202A1 (en) | 2009-08-20 |
WO2001088830A1 (en) | 2001-11-22 |
AU2001261413A1 (en) | 2001-11-26 |
EP1290617A1 (en) | 2003-03-12 |
US8195440B2 (en) | 2012-06-05 |
EP1290617A4 (en) | 2004-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Gilmore et al. | Nonlinear circuit analysis using the method of harmonic balance—A review of the art. Part I. Introductory concepts | |
Emmett et al. | Toward an efficient parallel in time method for partial differential equations | |
US6349272B1 (en) | Method and system for modeling time-varying systems and non-linear systems | |
Sjöberg et al. | Initializing Wiener–Hammerstein models based on partitioning of the best linear approximation | |
Phillips | Model reduction of time-varying linear systems using approximate multipoint Krylov-subspace projectors | |
US8195440B2 (en) | Method and apparatus for simulating quasi-periodic circuit operating conditions using a mixed frequency/time algorithm | |
Garanayak et al. | Fast and accurate measurement of harmonic parameters employing hybrid adaptive linear neural network and filtered‐x least mean square algorithm | |
US8326591B1 (en) | Synchronized envelope and transient simulation of circuits | |
JP3253910B2 (ja) | 回路解析方法 | |
Cisneros-Magana et al. | Time-domain power quality state estimation based on Kalman filter using parallel computing on graphics processing units | |
Spina et al. | Stochastic macromodeling of nonlinear systems via polynomial chaos expansion and transfer function trajectories | |
Bao et al. | Application of time-frequency interpolation and proper orthogonal decomposition in nonstationary wind-field simulation | |
Feng et al. | Efficient computation of quasi-periodic circuit operating conditions via a mixed frequency/time approach | |
Grimme et al. | On some recent developments in projection-based model reduction | |
Yuan et al. | An efficient transient analysis algorithm for mildly nonlinear circuits | |
CN113553771B (zh) | 基于rnn网络的动态x参数核计算方法 | |
Gad et al. | Efficient model reduction of linear periodically time-varying systems via compressed transient system function | |
Mirz | A dynamic phasor real-time simulation based digital twin for power systems | |
US8949099B1 (en) | Method and system for steady state simulation and noise analysis of driven oscillators | |
Brambilla et al. | The simulation errors introduced by the spice transient analysis | |
Dadashzade et al. | State estimation in unbalanced distribution networks by symmetrical components | |
Mohan et al. | Causal reduced-order modeling of distributed structures in a transient circuit simulator | |
Hinamoto et al. | Minimization of frequency-weighted $ l_ {2} $-sensitivity subject to $ l_ {2} $-scaling constraints for two-dimensional state-space digital filters | |
Lang et al. | The harmonic balance method | |
Wang et al. | Weighted Self-Adaptive Threshold Wavelets for Interpolation Point Selection Used in Interconnect MOR |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101013 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101020 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101115 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101122 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101213 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120110 |