JP2003529149A - ガーベジコレクション - Google Patents

Abstract

(57)【要約】 内部ポインタを使用するガーベジコレクタが、複数のリンクされたノード（４０−５２）を含む２分木構造を維持し、各ノードはメモリアロケーション（a...g）を表す。使用中の既知の内部ポインタ（Ｐ）について、２分木がサーチされて、ポインタが指し示すメモリアロケーション（ｃ）が決定される。このメモリアロケーション（ｃ）が、ガーベジコレクションの解放について利用不可能であると記録される。全ての使用可能な使用中のポインタについてサーチされた後、システムが、解放のために利用不可能であると記録されていないメモリアロケーションを解放する。２分木がＡＶＬ木であることが好ましい。この方法はどのメモリアロケーションスキームにも適用可能であり、メモリアロケーションのサイズにおいてもメモリにおけるロケーションにおいても制約がない。本発明はさらに、ガーベジコレクションのための方法、及びガーベジコレクタを含むオペレーティングシステムにも及ぶ。

Description

【発明の詳細な説明】

【０００１】 本発明は、ガーベジコレクションに関するが、必ずしもオブジェクト指向環境
におけるガーベジコレクションに関するものではない。

【０００２】 「ガーベジコレクション（garbage collection）」とは、実行中の当該プログ
ラムが当該コンピュータメモリを必要としなくなった時に、通常、オペレーティ
ングシステムによって、当該コンピュータメモリを自動的にリクラメーション（
reclamation）することに関するものである。ＣまたはＣ++のような幾つかの言
語では、メモリアロケーションの解放は、プログラマが明示的に行わなければな
らない。Java（登録商標）（Sun Microsystems, Inc.の商標）のような他の多数
の言語においては、ガーベジコレクタをバックグラウンドでラン（run）させて
メモリアロケーションを解放する煩わしさはない。このようなガーベジコレクタ
は、ＪＶＭ（Java（登録商標）Virtual Machine）の一部である。プログラマが
作成したオブジェクトは、オブジェクトへの参照がないとき（よって、当該実行
中のプログラムが当該オブジェクトに再度アクセスすることができないとき）、
ＪＶＭのガーベジコレクタによって自動的に破壊される。オブジェクトへの参照
は、オブジェクトＯ１がオブジェクトＯ２へのポインタまたはハンドルを含むと
きに行われ、もって、オブジェクトＯ１は、オブジェクトＯ２のフィールドおよ
びコールメソッドにアクセスすることができる。これらオブジェクトへの参照は
スタチックに（グローバルデータ）プロセッサスタック上で行うことができる。
概念的には、Java（登録商標）では、これらの参照は、オブジェクト全体に対し
て行なわれるが、オブジェクトの一部に対しては行なわれない。Java（登録商標
）コードがネイティブコードにコンパイルされると、これらの参照はデータ構造
を指し示すポインタ（直接ポインタまたは間接ポインタのいずれか）となること
ができる。これらのポインタは、オブジェクトを表現するデータ構造のスタート
（すなわち、このスタートの最下位メモリアドレス）を参照する、のが典型的で
ある。

【０００３】 ネイティブコードを生成するときの最適化の観点からは、別のデータ構造のス
タートではなく内部を指し示すポインタを作成することが有用になる。仮にガー
ベジコレクタがこれらの内部ポインタを参照として認識することができる場合に
は、このネイティブコードが、データ構造のスタートを指し示すオリジナルのポ
インタをセーブする必要がないが、そうでない場合には、このオリジナルのポイ
ンタをセーブする必要があり、もってコードが大きくなる。

【０００４】 確かに内部ポインタを効率的にサーチするためのメカニズムは存在するが、こ
れらのメカニズムを採用すると、特定のメモリレイアウトが強制されることにな
る。すなわち、同じようなサイズのアロケーションは、全て、同じメモリの領域
、ページ境界、又は既知のメモリロケーションから行なわれる。典型的には、各
領域のスタートメモリロケーションは一定であり、すべてが因数２の倍数である
。このような構成では、アロケーションのサイズとそのスタートメモリは、内部
ポインタを、因数２の逆数でマスクして決定することができる。もって、メモリ
領域のスタートを指し示すポインタが取得される。

【０００５】 このような従来技術において、内部ポインタをガーベジコレクションするアプ
ローチにあっては、メモリブロックを（例えば、ページ境界で）適切にアライン
するため、オブジェクトが小さくても、大きいメモリブロックをアロケーション
する必要があり、もってメモリを無駄にしている。このようにメモリアロケーシ
ョンは効率が悪いため、プログラムがエンベッディド（embeded）環境、例えば
、ハンドヘルドコンピュータ又はモバイルフォーン（mobile phone）においてラ
ンすると、損害を被る虞がある。

【０００６】 慣用のガーベジコレクションシステムにおいて問題となるところは、典型的に
は、これらのシステムが、使用中の特定のメモリアロケーションスキームの詳細
に依存する点にある。ガーベジコレクションを行っているオペレーティングシス
テムが、メモリアロケーションをコントロールしているときは、利便性が良く、
そうであることが多い。しかしながら、ガーベジコレクタを含むオペレーティン
グシステムが、メモリアロケーションをコントロールする別の基礎（underlying
）オペレーティングシステムに対して、「ホストになる（hosted）」「ホスト（
hosted）」システムにおいては、全く利便性に欠ける。異なる基礎オペレーティ
ングシステムが異なるメモリアロケーションスキームを使用する可能性があると
いうことは、異なるガーベジコレクタを各場面において提供する必要があること
を意味する。これは、プログラミングの労力を無駄にするに止まらず利便性に欠
ける。というのは、ガーベジコレクション機能を含むが、種々の異なる基礎オペ
レーティングシステムを修正せずにホストすることができるコンパクトで効率的
なオペレーティングシステムを提供することが、実質的に不可能となるからであ
る。

【０００７】 本発明の目的は、従来技術の問題を少なくとも解消することである。

【０００８】 本発明の第１の態様においては、ガーベジコレクションの方法は、 （a）メモリアロケーションを表す複数のノードがリンクされている木構造を
維持するステップと、 （b）ポインタが指し示すメモリアロケーションを決定するため、木から使用
中のポインタをサーチするステップと、 （c）前記メモリアロケーションがガーベジコレクション解放のために利用不
可能であると記録するステップと を含む。

【０００９】 利用不可能なメモリアロケーションの記録においては、メモリアロケーション
（仮にまだマーク付けされていない場合）にマーク付けするか、木構造上の対応
するノードにマーク付けすることを含むことができる。本発明の方法は、使用さ
れていないメモリアロケーションを実際に解放するのに都合の良いメカニズムに
関係付けをして、使用することができる。この点には、ステップ（b）及び（c）
を複数の使用中のポインタについて繰り返すステップと、解放のために利用不可
能であると記録されていないメモリアロケーションを解放するステップとが含ま
れるのが好ましい。ステップ（b）及び（c）が、全ての使用中のポインタについ
て、又は少なくともシステムに既知の全てのポインタについて、繰り返されるの
が好ましい。

【００１０】 木が２分木であり、標準の２分トラバース（binary traverse）を使用して、
トップ（top）からサーチされるのが好ましい。１つの好ましい実施形態におい
ては、木がＡＶＬ平衡木である。標準のＡＶＬアルゴリズムは当該木を再構築す
るために用いることができる。木を再構築するのは、新しいノードが新しいメモ
リアロケーションに対応して追加されたとき、又はノードが、再使用のために解
放されるメモリアロケーションに対応して削除されたとき、その度に、その平衡
形式を維持するためである。

【００１１】 木は必ずしも２分木である必要はなく、本発明はＮ進木及びＮ進平衡木にも適
用可能である。

【００１２】 各メモリアロケーションは連続メモリブロックを表現することができ、オブジ
ェクト指向システムにおいては、個々のオブジェクトを表現することができる。
本発明の一形式では、オブジェクトを、コンパイルされたJava（登録商標）オブ
ジェクトの形式にすることができる。

【００１３】 各ノードは、各ノードに関係付けされた情報であって、前記ブロックスタート
及び前記ブロックエンドのロケーションについての情報、又は前記ロケーション
の１つ及び前記ブロック長についての情報を有することができる。当該ノードは
、オプションで、他のメモリアロケーション関連情報、例えばブロック識別子を
含むこともできる。木構造を効率的に定義するため、各ノードがその親ノード（
存在すれば）とその子ノード（存在すれば）のアドレスも含むことが好ましい。

【００１４】 任意のタイプのポインタ（内部ポインタを含む）をサーチするため、この木構
造を使用することができる。

【００１５】 本発明の別の態様において、ガーベジコレクタは、 （a）メモリアロケーションを表す複数のノードがリンクされている木構造を
維持する手段と、 （b）ポインタが指し示すメモリアロケーションを決定するため、木から使用
中のポインタをサーチする手段と、 （c）前記メモリアロケーションがガーベジコレクション解放のために利用不
可能であると記録する手段と を含む。

【００１６】 本発明の別の態様において、ガーベジコレクションの方法は、 （a）１つ以上のガーベジコレクション可能なメモリアロケーションを含むシ
ステムメモリアロケーションを表す複数のノードが、リンクされている木構造を
維持するステップと、 （b）ポインタが指し示すガーベジコレクション可能なモリアロケーションを
決定するため、木から使用中のポインタをサーチするステップと、 （c）前記ガーベジコレクション可能なメモリアロケーションがガーベジコレ
クション解放のために利用不可能であると記録するステップと を含む。

【００１７】 本発明の別の態様において、ガーベジコレクタは、 （a）１つ以上のガーベジコレクション可能のメモリアロケーションを含むシ
ステムメモリアロケーションを表す複数のノードが、リンクされている木構造を
維持する手段と、 （b）ポインタが指し示すガーベジコレクション可能なメモリアロケーション
を決定するため、木から使用中のポインタをサーチする手段と、 （c）前記ガーベジコレクション可能なメモリアロケーションがガーベジコレ
クション解放ために利用不可能であると記録する手段と を含む。

【００１８】 本発明は、上に定義したようなガーベジコレクタを含むオペレーティングシス
テム及びＪＶＭ（Java（登録商標）Virtual Machine）にも関する。

【００１９】 一実施形態においては、オペレーティングシステムはメモリアロケーション手
段を含むことができ、この手段によれば、メモリアロケーションにおいてメモリ
上のポジションを人為的に制約せずに、可能な限り効率的に、メモリアロケーシ
ョンをコントロールすることができる。あるいはまた、オペレーティングシステ
ムには、外部からメモリアロケーションされたときにオペレートするガーベジコ
レクタを有するメモリアロケーション手段を含まないようにできる。この例にお
いては、本発明に係るオペレーティングシステムが別の基礎オペレーティングシ
ステムに対してホストになる。このような場合には、外部からのメモリアロケー
ションが、その基礎オペレーティングシステムのメモリアロケーション手段によ
って行なわれる。このメモリアロケーションスキームが基礎オペレーティングシ
ステムによって適用されるにもかかわらず、このガーベジコレクタはなおこれを
使用することができる。ガーベジコレクタが外部からのメモリアロケーションを
使用することができるオペレーティングシステムの利点は、このようなオペレー
ティングシステムが種々の異なる基礎システムに対してホストになることができ
、基礎システムによって使用されたメモリアロケーションスキームに煩わされな
いことにある。仮に基礎システムアロケーションスキームが効率的である場合に
は、このオペレーティングシステムがそれを利用する。

【００２０】 さらに進んで、本発明には、上述した方法を実行するためのコンピュータプロ
グラムと、このようなコンピュータプログラムを実行するデータキャリアと、こ
のようなコンピュータプログラムを表すデータストリームが含まれる。本発明に
は、上述したようなオペレーティングシステムを搬送するデータキャリアと、こ
のようなオペレーティングシステムを表すデータストリームも含まれる。

【００２１】 本発明は、多くの方法で実施することができ、以下に、具体的な実施形態を添
付の図面を参照して記載することにする。

【００２２】 図１は最適化されたネイティブコードの一部におけるレジスタおよびメモリの
使用例を詳細に示す。データ構造１０、１２、１４は個々のオブジェクトを表現
していて、メモリに保持されている。加えて、マシンレジスタ１６は、追加され
た値を保持するものであり、典型的には、メモリに保持されたオブジェクトを指
し示すポインタ、又はこれらのオブジェクト内のロケーションを指し示すポイン
タである。図１においては、レジスタ１はポインタ１８（内部ポインタ）を保持
していて、このポインタ１８はオブジェクト１０内の特定のケーションを指し示
している。同様に、レジスタ２及び３は、オブジェクト１４内の異なるロケーシ
ョンを指し示す内部ポインタ２０、２２を保持している。

【００２３】 ポインタもメモリに保持することができる。図１には、ポインタ２４で示す。
これらポインタは、オブジェクト１０内の内部ポインタであり、オブジェクト１
２内の内部ロケーションを指し示すものである。

【００２４】 必ずしも全てのポインタを内部ポインタにする必要はない。例えば、ポインタ
２６は、オブジェクト１２を表現するデータ構造のスタートを指し示している。

【００２５】 図１は最適化されたネイティブコードを示すが、このネイティブコードは、個
々のオブジェクトが、Java（登録商標）のようなオリジナル言語で、互いに参照
する方法に厳密に対応する必要はなく、典型的には対応しない、ことに留意され
たい。Java（登録商標）自体は内部ポインタの概念がなく、厳密に言えば、ポイ
ンタの概念さえもない。その代わりに、各オブジェクトが別のオブジェクトを「
参照」することができ、この参照は、オブジェクトの個々の部分を参照するもの
ではなく、オブジェクト全体を参照するものである。Java（登録商標）コードが
コンパイルされると、これらの参照を、ネイティブコードにおけるオブジェクト
に対応するデータ構造のスタートを指し示すポインタに変換することができ、時
としてそのように行われる。しかし、このようなポインタのみを使用するネイテ
ィブコードは非効率的であるから、本発明においては、必要に応じて、内部ポイ
ンタを作成するのが好ましい。内部ポインタがあると、オブジェクトデータ構造
のスタートのみを指し示すオリジナルのJava（登録商標）ポインタをドロップさ
せることができる。図１に示すように、データ構造のスタートを指し示すポイン
タ、例えばポインタ２６は、このコードが実際にそのアドレスを特に参照する必
要のある場合にのみ、保持される。

【００２６】 図２は本発明の好ましい実施形態に係る例であって、データ構造をメモリにス
トアする例を示す。図２はアロケートされたメモリのブロックａ、ｂ、ｃ．．．
を示す。メモリロケーションアドレスは図２において右上がりに大きくなってい
る。ブロックａはメモリロケーションＡから開始されメモリロケーションＡ′で
終了する。ブロックｂはメモリロケーションＢから開始されメモリロケーション
Ｂ′で終了する。他のブロックについても同様である。ブロックとブロックとの
間の空白は、明確にするために示したもので、なければならないものではない。

【００２７】 新しいメモリブロックをアロケートする必要がある場合には、アロケートされ
ていないメモリブロック３０、又は最後のメモリブロックｇ（アロケートされて
いないメモリブロックがない場合）のいずかにおいて、適正なメモリロケーショ
ンにアロケートされる。アロケートされたメモリは、そのサイズを任意にするこ
とができ、アドレス可能なメモリ空間内に位置させることもできる。従来技術の
ように、特定のサイズのメモリブロックをアロケートする必要があるとか、特に
事前定義されたケーションにアロケートする必要があるとかの制約はない。

【００２８】 ガーベジコレクタの役割は、ラン時においては、アロケートされた各メモリブ
ロックをチェックして、これらメモリブロックがなおアプリケーションに必要と
される可能性があるかどうか（あるいは、同じことであるが、そのメモリブロッ
クを指し示す既存の使用中の内部ポインタがあるかどうか）を確認することであ
る。この目的を達成するため、新しいメモリブロックがアロケートされたときは
、メモリに保持された２分木（binary tree）に、このアロケートされた新しい
メモリブロックが追加される。

【００２９】 図４ａはこの２分木上のノードに対応する個々のメモリブロックをより詳細に
示す。メモリブロック又は「チャンク（chunk）」は、ヘッダ１００と、データ
部又は「ペイロード」１０２からなる。ヘッダ１００には、セクション１０４，
１０６，１０８，１１０が含まれる。セクション１０４はこの特定のアロケーシ
ョンが関係付けされている２分木のノードを定義する。セクション１０６はこの
アロケーションが「ラージ（large）」か「スモール（small）」かを示す。セク
ション１０８はアイテム（item）サイズを定義する。セクション１１０はスター
トポジションを指定する。セクション１１２はエンドポジションを指定する。図
４ａの例においては、セクション１０６が常に「ラージ」となるが、「スモール
」のオプションについては図４ｂを参照して詳細に検討する。ペイロード１０２
には、ヘッダセクション１１４及びデータセクション１１６が含まれる。

【００３０】 図３は図２のメモリアロケーションを表す典型的な２分木を示す。この２分木
において、各ノードが個々のアロケーションを表し、効率的にサーチできるよう
に、ノードがリンクされている。次にこれについて詳細に説明する。各ノードに
ストアされている情報は、ブロック識別子（ノード４０においてはｄ）と、当該
ブロックのスタートアドレス（Ｄ）と、エンドアドレス（Ｄ′）とからなる。あ
るいはまた、Ｄ及びＤ′をストアする代わりに、ブロックＤ′のスタート又はブ
ロックＤ′のエンドのいずれかを、その長さ（Ｄ′−Ｄ）とともに、ストアする
ことができる。

【００３１】 ２分木内における各ノードのポジションを確立するため、各ノードはリンキン
グ情報にも関係付けしてある。例えば、ノード４０には、２つの子、すなわちノ
ード４２及び４４にリンクされているとの情報が含まれている。ノード４４には
、親ノード４０と、２つの子ノード５０、５２とを有するとの情報が含まれてい
る。ノード５２には、子ノードはないが、単一の親ノード４４がある。各ノード
に関係付けされたリンキング情報がラベル付け又は順序付けされ、左側の子ノー
ドが右側のノードから区別できるようにする。

【００３２】 未知の内部ポインタが指し示しているメモリアロケーションブロックを識別す
るため、この２分木をサーチできる方法の例を挙げることにする。この例におい
ては、未知のポインタを図２のポインタＰとする。この２分木のてっぺん、すな
わちノード４０からエンタし、まず、Ｐの値がＤ未満かどうかを試験する。Ｐは
Ｄ未満であるから、左側の子ノード４２（ブロックｂを表す）に移る。まず、Ｐ
がＢ未満であるかどうかをチェックする。そうでないとき、さらに進んで、Ｐが
Ｂ′を超えるかどうかをチェックする。ＰがＢ′を超える場合には、右側の子ブ
ロック４８に移る。ついで、ＰがＣ未満かどうかを試験し、そうでないとき、Ｐ
がＣ′を超えるかどうかを試験する。ＰはＣ未満でなく、Ｃ′を超えないから、
結局、Ｐはブロックｃ内に存在する。したがって、このサーチはノード４８で終
了する。

【００３３】 ガーベジコレクションは、全てのライブ（live）ポインタをシステマティック
にチェックすること、及びポインタが存在するメモリブロックを２分木を使用し
て決定すること、によって行われる。このため、内部ポインタと他のポインタと
を区別する必要はない。単に、全てのポインタが２分木上で同じ方法でサーチさ
れる。まず、レジスタについてポインタの有無（または、スタックベースのシス
テムにおいては、スタック）がチェックされ、それら指し示す対応するアロケー
トされたメモリブロックが、２分木から決定される。ついで、これら決定された
メモリブロックについて、（２分木ベースのルックアップ、又は他メカニズムを
使用して）ポインタの有無がチェックされ、その後、このプロセスが繰り返され
る。このプロセス中に、使用中と判明したメモリブロック（すなわち、メモリブ
ロックの内部を指し示すポインタを有するメモリブロック）は、このメモリブロ
ックに対応する２分木のノードに対応させて「使用中」フラグをストアし、マー
ク付けされる。ついで、使用中でないメモリブロックを、システムから解放する
ことができ、使用中でないメモリブロックに対応するノードを、この２分木から
削除することができる。ついで、この２分木が再リンクされて通常の２分形式に
される。

【００３４】 これまで、単一のメモリアロケーションが当該２分木上の単一のノードに対応
すると仮定している。しかし、環境によっては、２分木上の単一のノードを幾つ
かの小さいガーベジコレクション可能なアロケーションに関係付けする方が効率
的な場合もある。このようなアプローチは、ランしているアプリケーションがコ
ントロールしていない基礎オペレーティングシステムにより、メモリがアロケー
トされている場面においては、利便性がある。システムメモリアロケータは典型
的にはシステムアロケーション（「チャンク」として知られる）を行い、システ
ムアロケーションのタイミング及びサイズは、アプリケーションによりコントロ
ールされないようにできる。

【００３５】 図４ｂに示すように、単一のシステムアロケーション又は「チャンク」は、多
くの異なるガーベジコレクション可能なアロケーション（図４ｂにおいて、参照
番号１２０、１２２、１２４で示す）のために使用することができる。チャンク
ペイロード１０２においては、これらのユニットには、それぞれ、ヘッダ１１４
と、データセクション１１６とが含まれる。理解しやすくするため、図４ｂで使
用した参照番号は、図４ａで使用したものに対応する。

【００３６】 好ましい実施形態では、仮にアプリケーションが１Ｋ bytes未満のメモリアロ
ケーションを必要とする場合、すなわち、個々のアロケーションが、例えば、３
２bytes、６４bytes、１２８bytes、２５６bytes、５１２bytes、及び１０２４b
ytesである場合に、図４ｂのアプローチが使用される。アプリケーションが１Ｋ
bytesを超えるアロケーションを必要とする場合には、図４ａのアプローチが使
用される。

【００３７】 好ましい実施形態において、この２分木のノードは、図４ａ又は図４ｂに示す
ような個々のシステムアロケーションを表すか、図４ａ及び図４ｂに示すような
個々のシステムアロケーションを表す。ヘッダ１１４と、データセクション１１
６は、それぞれ、単一の上位のガーベジコレクション可能なアロケーション、例
えばJava（登録商標）アロケーションに対応する。

【００３８】 仮に当該アプリケーションがスモールアロケーション（例えば、好ましい実施
形態では１Ｋ bytes未満）を必要とする場合には、このシステムブロック全体が
同時にリザーブされ、２分木上に配置される。ついで、当該アプリケーションは
、使用されていないスモールアロケーションにどのタイミングでどの環境でアク
セスするかをコントロールし、適正であれば、２分木に影響を与えないで、当該
アプリケーションが、自分で、これら使用されていないスモールアロケーション
のガーベジコレクションを行う。２分木上の全ノードに関係付けされた全てのア
ロケーションが使用されなくなったときにのみ、当該ノードと、当該対応するシ
ステムブロックとが、ガーベジコレクションのために使用可能となる。

【００３９】 当然、図４ｂのアプローチが使用されるとき、システムブロック全体に関する
限り、個々のガーベジコレクション可能なアロケーションのスタートを指し示す
ポインタがそれ自体で「内部ポインタ」となる。そこで、未知の内部ポインタが
指し示すメモリアロケーションを発見する上記方法が、依然として、適用される
。当該システムは、ヘッダにおけるアイテムサイズセクション１０８を参照して
、内部ポインタが指し示す正確なガーベジコレクション可能なアロケーションを
、システムアロケーション内で決定することができる。

【００４０】 その余に決定すべきことは、２分木のどこに新しいノードを挿入するか、新し
いメモリのブロックがいつアロケートされるか、及び対応するブロックがガーベ
ジコレクタによって解放され１つ以上のノードが「切り落とされる（snip out）
」ときに、２分木を再リンクする方法である。これらを決定するには幾つかの方
法があるが、そのうちの１つとして、ＡＶＬロードバランシング木（load balan
cing tree）を使用するアプローチがある。これは、左／右の平衡を維持する２
分木であり、ノードの追加時と、ノードの削除時とに、適正な２分木再構築アル
ゴリズムを使用するものである。詳細は、例えば、Donald E. Knuth, "The Art
of Computer Programming", Volume 3. Addison-Wesley, Reading、Massachuset
ts、U.S.A, 1969を参照されたい。Adelson-Velskii, G.M. and E.M. Landis "An
Algorithm for the Organization of Information" Soviet Math. Doclady 3,
1962, pp.1259-1263を参照されたい。また、Karlton，P.L.，S.H. Fuller、R.E.
Scroggs and E.B. Kaehler "Performance of Height-Balanced Trees" Commun
ications of the ACM １9, 1976, pp.23-28も参照されたい。これら文献は全て
本明細書の一部とする。

【００４１】 ＡＶＬ木を使用した好ましいアルゴリズムを詳細に説明する。背景から説明す
る。平衡２分木は効率的な汎用データ構造である。２分木は木グラフ（tree gra
ph）であって、各ノードが多くても２つの出力エッジを有する。これに対して、
平衡２分木は、任意のノードの２つのサブ木の間のサイズが不均衡にならないよ
うに構築されている。ＡＶＬ木（このシステムを考案したAdelson-Velskii及びL
andisにちなんだもの）は、平衡２分木であり、任意のノードの２つのサブ木が
、常に、多くても１レベルだけ異なるデプス（depth）を有していなければなら
ない。

【００４２】 ＡＶＬ木のノードにおいては、２つのサブ木のハイト（hight）の差が１を超
えないという、平衡するための基準がある。この木のハイトとデプスは次のよう
に定義される。 ・エレメントのない木のハイトは０である。 ・エレメントが１つの木のハイトは１である。木のルートノードのデプスは１
である。 ・エレメントが複数ある２分木のハイトは、最も大きなハイトを有するサブ木
のハイトに１を加えたものである。このような木におけるノードのデプスは、そ
の親のデプスに１を加えたものである。

【００４３】 ＡＶＬ木の「平衡（balanced）」プロパティは、効率的な方法でインクリメン
トに維持される（すなわち、ＡＶＬ木のサイズに対して時間の対数を取る）。ノ
ードが挿入されたり削除されたりしたとき、ＡＶＬ木に対して、１つ以上の再平
衡変換が行われる。

【００４４】 ３つの基本的なオペレーション、すなわち、ＡＶＬ木内のエレメントをサーチ
すること、エレメントをＡＶＬ木に挿入すること、及びエレメントをＡＶＬ木か
ら削除すること、が必要とされる。注意すべきことは、キー値の重複は許されな
いが、このため普遍性は失われない。というのは、必要であれば、追加のエレメ
ントを、ストアされるデータと結合させて、一意のキーを作成できるからである
。

【００４５】用語及び表記法 このアルゴリズムを、「ノード」と、「リンク」と、「キー」とで記載する。
ノードは木のこずえにすぎない。各ノードは「左リンク」及び「右リンク」と呼
ばれる２つの関係付けをしたリンクを有し、これら２つのリンクは、それぞれ、
サブ木を指し示すか、NULLの値（この値で、その側にサブ木がないことを意味す
る）を取るかのいずれかである。ノードＮの左リンク及び右リンクをそれぞれ示
すため、「Left(N)」及び「Right(N)」を使用する。ルート以外の全ノードが一
意の「親」ノードを有する。当該ノードの親ノードのリンクの一方が当該ノード
を指し示している。各ノードは関係付けをしたキーも有する。ノードＮに関係付
けをしたキーを表すため、Key(N)と書く。キーはノードに関係付けをしたデータ
に過ぎない。ここで、キーには総合順位が存在するものと仮定する。これを記号
「＜」を使用して表す。例えば、整数値は（「＜」の典型的な意味でもってすれ
ば）適切なキーとなる。「方向」の概念も必要である。方向は、「left」、「ri
ght」または「balanced」のうちのいずれかである。全ノードが、関係付けをし
た方向も有する。方向を表すため、Dir(N)と書く。ただし、Ｎは注目しているノ
ードである。あるノードからのリンクを省略表現で「Link(d,N)」と表す。ただ
し、Ｎはノードであり、ｄは方向である（必ずしもDir(N)ではない）。仮にｄが
「left」であれば、Link(d,N)はノードＮの左リンクを表し、仮にｄが「right」
であれば、Link(d,N)はＮの右リンクを表す。仮にｄが「balanced」であれば、L
ink(d,N)の値は定義されないが、これがこのようなコンテキストでは使用される
ことはない。

【００４６】 仮にｄが方向であれば、「−ｄ」は、逆の方向を意味する。明確にいえば、仮
にｄが「left」であれば、−ｄは「right」であり、仮にｄが「right」であれば
、−ｄは「left」である。ｄが「balanced」である場合において、−ｄは定義さ
れないが、これがこのようなコンテキストにおいては使用されることはない。

【００４７】 このアルゴリズムの説明においては、明瞭にするため、木のルートはNULL、す
なわち空でないものと仮定する。そうすると、当然のことであるが、空の木に対
してサーチ及び削除しても、常に失敗し、挿入すると、その木のルートが、挿入
されたエレメントとなる。ノードを期待するコンテキストにおいて、リンクが参
照された場合には、そのリンクで指し示されたノードを参照するように解釈され
るべきであることに留意されたい。

【００４８】サーチアルゴリズム ステップ１） 変数の初期設定 ・まず、ノードＰがルートノードと等しいと定義する。ノードＰが「カレン
トポイント」となり、このカレントポイントは木をトラバースする際に使用され
る。 ・Ｋを、サーチされているキーと定義する。 ・テンポラリノードを表すためＱを使用することもある。これは必要に応じ
て定義する。

【００４９】 ステップ２） 比較 ・Ｋ＜Key(P)である場合、ステップ３へ進む。 ・Ｋ＞Key(P)である場合、ステップ４へ進む。 ・Ｋ＝Key(P)である場合には、サーチの目的となるエレメントが発見されて
いる（サーチの終了）。

【００５０】 ステップ３） 左に移動 ・ＱをLeft(P)に設定する。 ・ＱがNULLでない場合、ＰにＱを設定し、ステップ２に戻る。 ・他方、ＱがNULLである場合、この木には、キーＫを有するエレメントが含
まれていないことを意味する。このサーチを終了し、failureを返す。（サーチ
の終了）

【００５１】 ステップ４） 右に移動 ・ＱにRight(P)を設定する。 ・ＱがNULLでない場合、ＰにＱを設定し、ステップ２に戻る。 ・他方、ＱがNULLである場合、この木には、キーＫを有するエレメントが含
まれていないことを意味し、このサーチを終了し、failureを返す。（サーチの
終了）

【００５２】挿入アルゴリズム ステップ１） 変数の初期設定 ・「Head」とは、木の一部でないがルートノードの親と考えられる特殊なノ
ードと定義されるものである。具体的には、Headの右リンクがルートを指し示す
。このように定義すれば、ルートノードを親のない特殊なケースと考えなくてす
む。 ・まず、ノードＳとノードＰがルートノードに等しいと定義する。ノードＰ
が「カレントポイント」となり、これを使用して木をトラバースする。ノードＳ
は、挿入後の木を再平衡するため、どのサブ木をスターティングポイントとして
用いるべきかをトラッキングするために使用することになる。 ・ＴがHeadに等しいと定義する。常に、ＴがＳの親となるように更新する。 ・Ｋを、挿入しようと試みているキーと定義する。 ・ノードを示すため、Ｑ及びＲを使用する。これらは必要に応じて定義する
。

【００５３】 ステップ２） 比較 ・Ｋ＜Key(P)である場合、ステップ３へ進む。 ・Ｋ＞Key(P)である場合、ステップ４へ進む。 ・Ｋ＝Key(P)である場合、そのキーのエレメントがすでに木内に存在してい
るから、挿入の必要がない。（サーチの終了）

【００５４】 ステップ３） 左に移動 ・ＱにLeft(P)を設定する。 ・ＱがNULLでない場合において、Dir(Q)が「balanced」でない場合、ＴにＰ
を設定し、ＳにＱを設定する。ついで、Dir(Q)の値に関係なく、ＰにＱを設定し
、ステップ２に戻る。 ・他方、ＱがNULLである場合、我々は新しいエレメントを挿入する。これは
、Ｑを、新たに作成されたノード（キーＫを有することになる）とし、Left(P)
を、Ｑを指し示すように変更し、ついでステップ５に進む、ことを意味する。

【００５５】 ステップ４） 右に移動 ・ＱにRight(P)を設定する。 ・ＱがNULLでない場合において、Dir(Q)が「balanced」でない場合には、Ｔ
にＰを設定し、ＳにＱを設定する。ついで、Dir(Q)の値に関係なく、ＰにＱを設
定し、ステップ２に戻る。 ・他方、ＱがNULLである場合、我々は新しいエレメントを挿入する。これは
、我々は、Ｑを、新たに作成したノード（キーＫを有することになる）とし、Ri
ght(P)を、Ｑを指し示すように変更し、ついでステップ５に進む、ということを
意味する。

【００５６】 ステップ５） 挿入 ・新しいノードＱのフィールドを初期設定する。Key(Q)にＫを、Left(Q)及び
Right(Q)にNULLを、Dir(Q)に「balanced」を設定する。 ・ステップ６に進む。

【００５７】 ステップ６） 平衡の調整 ・木の新しい状態を反映させるため、平衡の方向をＳとＱの間のノードに設
定する必要がある。これは、次のように行われる。 ・Ｋ＜Key(S)である場合、ｄを「left」と定義し、そうでない場合、ｄを「r
ight」と定義する。 ・ＰにLink(d,S)を設定し、まずノードＲがＰに等しいと定義する。 ・以後、Ｐ＝Ｑになるまで繰り返す（繰り返しが０回のこともある）。 １.Ｋ＜Key(P)である場合、Dir（Ｐ）に「left」を設定し、ついでＰに
Left(P)を設定する。 ２.Ｋ＞Key(P)である場合、Dir（Ｐ）に「right」を設定し、ついでＰ
にRight(P)を設定する。 ３.（Ｋ＝Key(P)である場合、Ｐ＝Ｑでなければならないので、ステッ
プ７に進む。） ・ステップ７に進む。

【００５８】 ステップ７） 平衡 ・３つのケースのうち１つが、Dir（S）の値に応じて適用される。 ・Dir(S)＝「balanced」である場合、Dir(S)にｄを設定する。この場合、当
該挿入が完了する。（挿入の終了） ・Dir(S)がｄの逆である（すなわち、−ｄに等しい）場合、Dir(S)に「balan
ced」を設定する。この場合、当該挿入が完了する。（挿入の終了） ・Dir(S)＝ｄである場合、木が「unbalanced」になっている。ノードＲ（ス
テップ６で定義したもの）を考察してどのように進むかを決定する。Dir（R）が
ｄの逆である（すなわち、−ｄに等しい）場合、ステップ９に進む。Dir（R）＝
ｄである場合、ステップ８に進む。この時点ではいずれも「balanced」となる可
能性がない、ことに留意されたい。

【００５９】 ステップ８） １重ローテーション ・木のインバランスを次のように修正する。 ・ＰにＲを設定する。 ・Link(s,S)にLink(-d,R)を設定し、ついでLink(-d,R)にＳを設定する。 ・Dir(S)及びDir(R)に「balanced」を設定する。 ・ステップ１０に進む。

【００６０】 ステップ９） ２重ローテーション ・木のインバランスを次のように修正する。 ・ＰにLink(-d,R)を設定し、ついでLink(-d,R)にLink(d,P)を設定し、ついで
Link(d,P)にＲを設定する。 ・Link(d,S)にLink(-d,P)を設定し、ついでLink(-d,P)にＳを設定する。 ・Dir(S)及びDir(R)を、Dir(P)の値に応じて次のように設定する。 １. Dir(P)＝ｄである場合、Dir(S)に−ｄを設定し、Dir(R)に「balanc
ed」を設定する。 ２. Dir(P)＝−ｄである場合、Dir(S)にbalancedを設定し、Dir(R)にｄ
を設定する。 ３. Dir(P)＝「balanced」である場合、Dir(S)及びDir(R)にも「balanc
ed」を設定する。 ・ステップ１０に進む。

【００６１】 ステップ１０） リンクの修正 ・このとき木が再平衡しているので、再平衡されたサブ木の親が正しいノー
ドにリンクしていることを確かめなければならない。 ・Ｓ＝Right(T)である場合、Right(T)にＰを設定し、そうでない場合、Left(
T)にＰを設定する。 ・アルゴリズムが終了される。（挿入の終了）

【００６２】削除アルゴリズム ステップ１） 変数の初期設定 ・「Head」とは、木の一部でないがルートノードの親となる特殊なノードと
定義されるものである。具体的には、Headの右リンクがルートを指し示す。この
ように定義すれば、ルートノードを親のない特殊なケースと考えなくてすむ。 ・Ｐ[]をノードのアレイと定義する。アレイ内のエレメントを表すには、Ｐ[
0]、Ｐ[1]などを使用する。 ・ｄ[]を方向の配列と定義する。 ・Ｐ[0]に「Head」を設定する。 ・ｄ[0]に「left」を設定する。 ・ノードＰを定義し、最初にRight(P[0])（すなわち、ルートノード）を設定
する。 ・Ｋを、挿入しようと試みているキーと定義する。 ・カウンタ変数ｃを整数と定義し、最初にカウンタ変数ｃに１を設定する。 ・ノードを示すのに、Ｒ及びＳを使用する。これらは必要に応じて定義する
。リンク（ノードではない）を示すのに、Ｑを使用する。これも必要に応じて定
義する。特に、Ｑに幾つかの（ノード）値を設定するということは、当該ノード
のリンクＱを指し示すことを意味するから、注意されたい。

【００６３】 ステップ２） 比較 ・Ｋ＜Key(P)である場合、ステップ３へ進む。 ・Ｋ＞Key(P)である場合、ステップ４へ進む。 ・Ｋ＝Key(P)である場合、ステップ５へ進む。

【００６４】 ステップ３） 左に移動 ・Ｐ[c]にＰを設定する。ｄ[c]に「left」を設定する。 ・ｃに１を加算する。 ・ＰにLeft(P)を設定する。 ・ＰがNULLである場合は、木には、キーＫを有するエレメントがないから、
ここで停止する。（削除の終了） ・ステップ２に戻る。

【００６５】 ステップ４） 右に移動 ・Ｐ[c]にＰを設定する。ｄ[c]に「right」を設定する。 ・ｃに１を加算する。 ・ＰにRight(P)を設定する。 ・ＰがNULLである場合は、木には、キーＫを有するエレメントがないから、
ここで停止する。（削除の終了） ・ステップ２に戻る。

【００６６】 ステップ５） 右リンクがNULLであるかどうかのチェック ・Ｑを、Link(d[c-1],P[c-1])すなわちＰに到達するために辿ったリンクで
あると定義する。 ・仮にRight(P)＝NULLである場合には、ステップ６に進む。 ・ＱにLeft(P)を設定する。 ・Left(P)がNULLでない場合には、Dir(Q)に「balanced」を設定し、ステッ
プ１０に進む。

【００６７】 ステップ６） 後続ノード（successor）の発見 ・ＲにRight(P)を設定する。 ・Left(R)がNULLでない場合、ステップ７に進む。 ・Left(R)にLeft(P)を設定する。 ・ＱにＲを設定する。 ・Dir(R)にDir(P)を設定する。 ・d[c]に「right」を設定し、P[c]にＲを設定し、ついでｃに１を加算する
。 ・ステップ１０に進む。

【００６８】 ステップ７） NULLの左リンクを発見するための準備 ・ＳにLeft(R)を設定し、整数１を定義し、最初にｃに設定する。 ・ｃに１を加算する。 ・ｄ[c]に「left」を設定し、Ｐ[c]にＲを設定し、再度、ｃに１を加算する
。 ・ステップ８に進む。

【００６９】 ステップ８） NULLの左リンクの発見 ・Left(S)がNULLである場合、ステップ９に進む。 ・ＲにＳを設定し、ついでＳにLeft(R)を設定する。 ・ｄ[c]に「left」を設定し、Ｐ[c]にＲを設定し、ついでｃに１を加算する
。 ・このステップを最初（すなわち、ステップ８に進む）から繰り返す。

【００７０】 ステップ９） 調整の実施 ・d[1]に「right」を設定し、P[1]にＳを設定する。 ・Left(S)にLeft(P)を設定し、Left(R)にLeft(S)を設定し、Right(S)にRigh
t(P)を設定する。 ・Dir(S)にDir(P)を設定する。 ・ＱにＳを設定する。

【００７１】 ステップ１０） 平衡の調整 ・ｃから１を減算する。 ・ｃが０である場合、ここで停止する。（削除の終了） ・ＳにＰ[c]を設定し、ついで、次の３つの事柄のうち１つをDir(S)に応じ
て行う。 ・Dir(S)＝「balanced」である場合、Dir(S)に−ｄ[c]を設定し、停止する
。（削除の終了） ・Dir(S)＝ｄ[c]である場合、Dir(S)に「balanced」を設定し、このステッ
プを最初（すなわち、ステップ１１に進む）から繰り返す。 ・そうでない場合、すなわちDir(S)＝−ｄ[c]である場合、このステップを
継続する。 ・ＲにLink(-d[c],S)を設定する。 ・Dir(S)＝「balanced」である場合、ステップ１１に進む。 ・Dir(S)＝−ｄ[c]である場合、ステップ１２に進む。 ・Dir(R)＝ｄ[c]でなければならない。ステップ１３に進む。

【００７２】 ステップ１１） balanced Ｒによる１重ローテーション ・Link(-d[c],S)にLink(d[c],R)を設定し、ついでLink(d[c],R)にＳを設定
する。 ・Dir(R)にｄ[c]を設定し、Link(d[c-1],P[c-1])にＲを設定する。 ・これ以上、再平衡の必要がないから、停止する。（削除の終了）

【００７３】 ステップ１２） unbalanced Ｒによる１重ローテーション ・Link(-d[c],S)にLink(d[c],R)を設定し、ついでLink(d[c],R)にＳを設定
する。 ・Dir(S)及びDir(R)に「balanced」を設定する。 ・Link(d[c-1],P[c-1])にＲを設定する。 ・ステップ１０に進む。

【００７４】 ステップ１３） ２重ローテーション ・ＰにLink(d[c],R)を設定し、ついでLink(d[c],R)にLink(-d[c],P)を設定
し、ついでLink(-d[c],P)にＲを設定する。 ・Link(-d[c],S)にLink(d[c],P)を設定し、ついでLink(d[c],P)にＳを設定
する。 ・平衡の方向を、Dir(P)の値に応じて次のように更新する。 ・Dir(P)＝−ｄ[c]である場合、Dir(S)＝ｄ[c]と設定し、Dir(R)＝「balanc
ed」と設定する。 ・Dir(P)＝「balanced」である場合、Dir(S)及びDir(R)にも「balanced」を
設定する。 ・そうでない場合、すなわちDir(P)＝ｄ[c]である場合、Dir(S)に０を、Dir
(R)に−ｄ[c]を設定する。 ・Dir(P)に「balanced」を設定し、Link(d[c-1],P[c-1])にＰを設定する。 ・ステップ１０に進む。

【００７５】 ガーベジコレクションにおいて２分木を使用すれば、「ホストとなる（hosted
）」システム、言い換えると、メモリアロケーションが、プログラマの支配外に
あり基礎ホストオペレーティングシステムによって決定される場面で、本発明を
使用することができる。本発明のオペレーションが、基礎オペレーティングシス
テムにより使用されているメモリアロケーションスキームから、本質的に独立し
ているので、メモリアロケーションを自分で行う仮想的な基礎オペレーティング
システム上で、本発明に係るガーベジコレクタを使用することができる。アロケ
ーションを行っているオペレーションシステムがどれであれ、そのオペレーティ
ングシステムが、図２を参照して述べたブロックサイズ・ロケーション・フレキ
シビリティを、利用することができるときにのみ、高効率のメモリアロケーショ
ンが行われるのが普通であって，これは言うまでもないことである。

【００７６】 平衡であるか否かにかかわらず、本発明が非２分（Ｎ進）木に等しく適用可能
であることは、当然のことである。本発明は例えばＢ木に適用可能である。ＡＶ
Ｌ木は双方向平衡木の１つの好ましいインプリメントにすぎない。

【図面の簡単な説明】

【図１】 最適化されたネイティブコードにおける内部ポインタの使用を示す概略を表す
図である。

【図２】 アロケートされたメモリブロックを内部ポインタとともに示す図である。

【図３】 本発明の好ましい実施形態において図２のメモリアロケーションのためのＡＶ
Ｌ木構造を示す図である。

【図４ａ】 ２分木のノードの１つを形成する１つのメモリアロケーション又は「チャンク
」の例を示す図である。

【図４ｂ】 単一の「チャンク」が幾つかの個々のガーベジコレクション可能なアロケーシ
ョンのために使用されるときに使用するための代替メモリアロケーションを示す
図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＯ，ＣＲ，ＣＵ，ＣＺ，ＤＥ ，ＤＫ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ， ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，Ｉ Ｓ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ， ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，Ｐ Ｔ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ， ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ

Claims (30)

【特許請求の範囲】
1. 【請求項１】 ガーベジコレクションの方法であって、 (a)メモリアロケーションを作成するとき、該メモリアロケーションへの参照
   を、メモリアロケーションをそれぞれ表す複数のノードがリンクされているダイ
   ナミックな木構造に、追加するステップと、 (b)ポインタが指し示すメモリアロケーションを決定するため、前記木から使
   用中のポインタをサーチするステップと、 (c)前記メモリアロケーションがガーベジコレクション解放のために利用不可
   能であると記録するステップと を含むことを特徴とする方法。
2. 【請求項２】 請求項１において、複数の使用中のポインタについて、前記
   ステップ(b)及び(c)を繰り返すステップと 解放のために利用不可能と記録されていないメモリアロケーションを解放する
   ステップと を含むことを特徴とする方法。
3. 【請求項３】 請求項１又は請求項２において、前記木は、２分木であるこ
   とを特徴とする方法。
4. 【請求項４】 請求項１又は請求項２において、前記木は、ＡＶＬ木である
   ことを特徴とする方法。
5. 【請求項５】 請求項１ないし４のいずれかにおいて、前記メモリアロケー
   ションは、メモリブロックであることを特徴とする方法。
6. 【請求項６】 請求項５において、前記ノードは、各ノードに関係付けされ
   た情報であって、前記ブロックスタート及び前記ブロックエンドのロケーション
   についての情報、又は前記ロケーションの１つ及び前記ブロック長についての情
   報を有することを特徴とする方法。
7. 【請求項７】 請求項１ないし６のいずれかにおいて、前記使用中のポイン
   タは、内部ポインタであることを特徴とする方法。
8. 【請求項８】 請求項１ないし７のいずれかにおいて、前記メモリアロケー
   ションは、必ずしもアラインされていないことを特徴とする方法。
9. 【請求項９】 (a)メモリアロケーションを作成し、各メモリアロケーショ
   ンへの参照を、メモリアロケーションを表す複数のノードがリンクされている木
   構造に追加する手段と、 (b)ポインタが指し示すメモリアロケーションを決定するため、前記木から使
   用中のポインタをサーチする手段と、 (c)前記メモリアロケーションがガーベジコレクション解放のために利用不可
   能であると記録する手段と を含むことを特徴とするガーベジコレクタ。
10. 【請求項１０】 請求項９において、複数の使用中のポインタについて、メ
    モリアロケーションをサーチして記録する手段と、 解放するために利用不可能と記録されていないメモリアロケーションを解放す
    る手段と を含むことを特徴とするガーベジコレクタ。
11. 【請求項１１】 請求項９又は１０において、前記木は、２分木であること
    を特徴とするガーベジコレクタ。
12. 【請求項１２】 請求項９又は１０において、前記木は、ＡＶＬ木であるこ
    とを特徴とするガーベジコレクタ。
13. 【請求項１３】 請求項９ないし１２のいずれかにおいて、前記メモリアロ
    ケーションは、メモリブロックであることを特徴とするガーベジコレクタ。
14. 【請求項１４】 請求項１３において、前記ノードは、各ノードに関係付け
    された情報であって、前記ブロックスタート及び前記ブロックエンドのロケーシ
    ョンについての情報、又は前記ロケーションの１つ及び前記ブロック長について
    の情報を有することを特徴とする方法。
15. 【請求項１５】 請求項９ないし１４のいずれかにおいて、前記使用中のポ
    インタは、内部ポインタであることを特徴とするガーベジコレクタ。
16. 【請求項１６】 請求項９ないし１５のいずれかにおいて、前記メモリアロ
    ケーションは、必ずしもアラインされないことを特徴とするガーベジコレクタ。
17. 【請求項１７】 請求項９ないし１６のいずれかに記載のガーベジコレクタ
    を含むことを特徴とするオペレーティングシステム。
18. 【請求項１８】 請求項１７において、メモリアロケーション手段を含むこ
    とを特徴とするオペレーティングシステム。
19. 【請求項１９】 請求項１７において、本オペレーティングシステムは、メ
    モリアロケーション手段を含まず、 前記ガーベジコレクタは、外部からのメモリアロケーションによりオペレート
    する ことを特徴とするオペレーティングシステム。
20. 【請求項２０】 請求項１９において、本オペレーティングシステムは、基
    礎オペレーティングシステムに対してホストとなり、 前記外部からのメモリアロケーションは、前記基礎オペレーティングシステム
    のメモリアロケーション手段によって行われる ことを特徴とするオペレーティングシステム。
21. 【請求項２１】 請求項１ないし８のいずれかに記載の方法を実行するよう
    にしたことを特徴とするコンピュータプログラム。
22. 【請求項２２】 請求項２１に記載のコンピュータプログラムを搬送するこ
    とを特徴とするデータキャリア。
23. 【請求項２３】 請求項２１に記載のコンピュータプログラムを表すことを
    特徴とするデータストリーム。
24. 【請求項２４】 請求項１７ないし２０のいずれかに記載のオペレーティン
    グシステムを搬送することを特徴とするデータキャリア。
25. 【請求項２５】 請求項１７ないし２０のいずれかに記載のオペレーティン
    グシステムを表すことを特徴とするデータストリーム。
26. 【請求項２６】 請求項１又は９において、前記メモリアロケーションは、
    オブジェクト指向システム内のオブジェクトを表すことを特徴とする方法又はガ
    ーベジコレクタ。
27. 【請求項２７】 請求項２６において、前記オブジェクトは、コンパイルさ
    れたJava（登録商標）オブジェクトの形式であることを特徴とする方法又はガー
    ベジコレクタ。
28. 【請求項２８】 ガーベジコレクションの方法であって、 (a)１つ以上のガーベジコレクション可能なメモリアロケーションを含むシス
    テムメモリアロケーションを表す複数のノードが、リンクされた木構造を維持す
    るステップと、 (b)ポインタが指し示すガーベジコレクション可能なメモリアロケーションを
    決定するため、前記木から使用中のポインタをサーチするステップと、 (c)前記ガーベジコレクション可能なメモリアロケーションがガーベジコレク
    ション解放のために利用不可能であると記録するステップと を含むことを特徴とする方法。
29. 【請求項２９】 (a)１つ以上のガーベジコレクション可能なメモリアロケ
    ーションを含むシステムメモリアロケーションを表す複数のノードが、リンクさ
    れた木構造を維持する手段と、 (b)ポインタが指し示すガーベジコレクション可能なメモリアロケーションを
    決定するため、前記木から使用中のポインタをサーチする手段と、 (c)前記ガーベジコレクション可能なメモリアロケーションがガーベジコレク
    ション解放のために利用不可能であると記録する手段と を含むことを特徴とするガーベジコレクタ。
30. 【請求項３０】 請求項９ないし１６又は請求項２９のいずれかに記載のガ
    ーベジコレクタを含むことを特徴とするJava(登録商標)バーチャルマシン。