JP2003528355A - 雑音源の動作の信頼性および均一性を増すデバイスおよび方法 - Google Patents

雑音源の動作の信頼性および均一性を増すデバイスおよび方法

Info

Publication number
JP2003528355A
JP2003528355A JP2001570018A JP2001570018A JP2003528355A JP 2003528355 A JP2003528355 A JP 2003528355A JP 2001570018 A JP2001570018 A JP 2001570018A JP 2001570018 A JP2001570018 A JP 2001570018A JP 2003528355 A JP2003528355 A JP 2003528355A
Authority
JP
Japan
Prior art keywords
noise source
entropy
memory
entropy memory
output value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001570018A
Other languages
English (en)
Inventor
ノルベルト ヤンセン，
Original Assignee
インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジーズ アクチェンゲゼルシャフト filed Critical インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Publication of JP2003528355A publication Critical patent/JP2003528355A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Soundproofing, Sound Blocking, And Sound Damping (AREA)
  • Storage Device Security (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

(57)【要約】 本発明は、物理雑音源（１０）の動作の信頼性および均一性を増すデバイスおよび方法に関する。本発明によると、エントロピーメモリ（１２）および／または一方向関数（１４）は、上記雑音源（１０）の出力の下流に直接接続されている。また、フィードバックシフトレジスタが前記エントロピーメモリ（１２）として設けられており、暗号法ハッシュ関数が前記一方向関数（１４）として提供され、エントロピーメモリ（１２）は、前記雑音源の性能より低い一定の周波数で読み出される。

Description

【発明の詳細な説明】
【０００１】 本発明は、雑音源の信頼性および安定性を増すデバイスおよび方法に関する。
多くの場合、暗号化技術は乱数を必要とする。乱数は、例えば、ホワイトノイズ
のソースの出力信号をデジタル化することによって生成される。
【０００２】 このようなセキュリティシステムに対する潜在的な攻撃は、物理雑音源で開始
し得る。
【０００３】 物理雑音源の質が攻撃者の物理的攻撃の結果、低下した場合、システム全体の
セキュリティが危うくなる。
【０００４】 これに加え、公知の物理雑音源は、製造技術の変化の結果、性能が激しく変化
する。
【０００５】 したがって、本発明の目的は、一方では、規定された時間期間にわたって、攻
撃者による物理雑音源に対する物理的攻撃を回避し、他方では、雑音データの質
を下げることなく、雑音源の性能を一定の値に設定することを可能にすることで
ある。
【０００６】 従来技術において、この問題への解決策は見られない。この目的は、エントロ
ピーメモリが下流側上の雑音源の出力に接続されているか、または雑音源の出力
値がバッファリングされる点で、画期的に達成される。
【０００７】 フィードバックシフトレジスタは、エントロピーメモリとして特に適している
。
【０００８】 雑音源への攻撃をさらに複雑にするために、一方向関数が、下流側上のエント
ロピーメモリに接続され得る。雑音源の出力値は、エントロピーメモリ内でバッ
ファリングされた後、数学的一方向関数によって有利に変換される。
【０００９】 暗号ハッシュ関数は、一方向関数に特によく適している。
【００１０】 この一方向関数は、この方法のみによってしか、攻撃者が雑音源の出力および
エントロピーメモリの出力にアクセスすることを防止し得ないため、ハードワイ
ヤード回路として有利に構築される。
【００１１】 エントロピーメモリが雑音源の性能より低い一定の周波数で読み出される場合
、雑音源の安定した性能を達成するには、この一方向関数は特に有利である。し
たがって、エントロピーメモリ内でバッファリングされる雑音源の出力値は、雑
音源の性能より低い一定のクロック周期で処理される。
【００１２】 雑音源の出力値およびエントロピーメモリの出力値はアクセスされてはならな
い。
【００１３】 本発明の例示の実施形態をここで図面と共に説明する。
【００１４】 図１に示すように、攻撃者による物理雑音源１０上への規定された期間にわた
る物理的攻撃は、下流部のエントロピーメモリ１２を雑音源（これは、攻撃を受
ける前の理想的な雑音源である）に接続することによって回避され得る。
【００１５】 エントロピーメモリの関数をここで説明する。エントロピーは、例えば、ビッ
トストリームなど、データボリュームの情報コンテンツを指し、これは乱数生成
器の出力データを表す。以下の式が常に適用される。 ０＜エントロピー １ エントロピーは百分率で計測されることが多い。 ０％＜エントロピー［％］＜１００％ 例えば、データボリュームのエントロピーが８０％の値を有する場合、データ
ボリュームは１００％−８０％＝２０％だけ圧縮され得る。このように２０％だ
け圧縮されると、データはもはやいかなる冗長性を有さず、これにより、１００
％のエントロピーを有する。したがって、エントロピーは、特に圧縮によって増
加され得る。データが抽出されないＬＦＳＲ（線形フィードバックシフトレジス
タ）はこの特性を有する。したがって、ＬＦＳＲはエントロピーメモリである。
【００１６】 物理雑音源１０の雑音の質が、例えば、攻撃を受けたために、エントロピーメ
モリ１２の充填（ｆｉｌｌｉｎｇ）の後、もはや最適でない場合、抽出されたビ
ットストリームのエントロピーが、調整可能なビット数の後だけがかなり減少す
るように、エントロピーメモリ１２がビット抽出によって連続的に空にされる。
調整可能なビット数は、エントロピーメモリの容量によって規定される。図１に
示すように、エントロピーメモリ１２は、その入力が雑音源の出力であるように
、物理雑音源１０の後ろに挿入される。フィードバックシフトレジスタは、エン
トロピーメモリとして用いられ得る。
【００１７】 雑音源の出力データの推測を不可能にするために、数学的一方向関数１４がエ
ントロピーメモリ１２の後ろに挿入され、数学的一方向関数１４の入力はエント
ロピーメモリ１２の出力であり、そしてエントロピーメモリ１２の出力は有用な
データである。
【００１８】 一方向関数は、一方向では容易に計算され得るが、逆転することが非常に困難
である数学的関数である。例えば、暗号ハッシュ関数は、一方向関数として用い
られ得る。ハッシュ関数とは対照的に、ＬＦＳＲは、逆転が容易であるため、一
方向関数ではない。
【００１９】 原則的に、上述の例示の実施形態において、エントロピーメモリ１２の出力は
、一方向関数１４の挿入後には外部からアクセスされ得ない。これらの手段によ
って、本発明は、物理雑音源の攻撃者が物理雑音源の内部条件に関するいかなる
情報も受信し得ない点に関する確実性を保証する。この理由から、エントロピー
メモリ１２の出力データへのアクセスが次いで排除され得ないため、一方向関数
をソフトウェアとして実現することは賢明ではない。
【００２０】 外部からの攻撃とは無関係に、物理雑音源は、製造技術の変化の結果として性
能の急激な変化を経験する。本発明のさらなる目的は、雑音データの質を下げる
ことなく、雑音源のこの性能を一定の値に設定することを可能にすることである
。下流側上の物理雑音源に接続されているエントロピーメモリ１２は、この目的
も果たし得る。
【００２１】 図２に示すように、雑音源の一定の性能を達成する目的で、雑音源から独立し
ており、そしてその周波数が所望の値に対応するエントロピーメモリ１２は、一
定のクロック周期で駆動される。エントロピーメモリ１２から抽出されたビット
ストリームが、雑音源のエントロピー以上のエントロピーを有するように、雑音
源１０の性能は、この所望の値より大きい必要がある。
【００２２】 もちろん、エントロピーメモリ１２が雑音源から独立した周波数でクロックさ
れ、そしてさらに、一方向関数１４が下流側上のエントロピーメモリに接続され
るように、図１および図２に説明する手段を組み合わされることも可能である。
【図面の簡単な説明】
【図１】 図１は、本発明のエントロピーメモリおよび一方向関数によって、物理雑音源
を保護する図である。
【図２】 図２は、エントロピーメモリを所望の周波数でクロックすることによって、物
理雑音源の一定の性能の達成することを示す。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 雑音源の動作の信頼性および安定性を増すデバイスであって
    、エントロピーメモリ（１２）が下流側上において該雑音源（１０）の出力に接
    続されており、ハードワイヤードの一方向関数（１４）が該下流側上の該エント
    ロピーメモリ（１２）に直接接続されている、デバイス。
  2. 【請求項２】 フィードバックシフトレジスタが前記エントロピーメモリ（
    １２）として設けられている、請求項１に記載のデバイス。
  3. 【請求項３】 暗号法ハッシュ関数が前記一方向関数（１４）として提供さ
    れる、請求項１または２に記載のデバイス。
  4. 【請求項４】 前記エントロピーメモリ（１２）は、前記雑音源の性能より
    低い一定の周波数で読み出される、請求項１〜３のいずれかに記載のデバイス。
  5. 【請求項５】 雑音源の動作の信頼性および安定性を増す方法であって、該
    雑音源の前記出力値はバッファリングされ、該雑音源の該出力値は、該バッファ
    リングの直後にハードワイヤードの数学的一方向関数によって変換される、方法
    。
  6. 【請求項６】 フィードバックシフトレジスタが、前記雑音源の前記出力値
    をバッファリングするために用いられる、請求項５に記載の方法。
  7. 【請求項７】 暗号法ハッシュ関数が前記一方向関数（１４）として用いら
    れる、請求項５または６に記載のデバイス。
  8. 【請求項８】 前記雑音源の前記バッファリングされた出力値のさらなる処
    理は、該雑音源の性能より低い一定のクロックサイクルで実行される、請求項５
    〜７のいずれかに記載の方法。
  9. 【請求項９】 前記雑音源の前記出力値それ自体はアクセスされ得ない、請
    求項５〜８のいずれかに記載の方法。
JP2001570018A 2000-03-23 2001-02-22 雑音源の動作の信頼性および均一性を増すデバイスおよび方法 Withdrawn JP2003528355A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00106327.0 2000-03-23
EP00106327A EP1137221B1 (de) 2000-03-23 2000-03-23 Vorrichtung und Verfahren zur Erhöhung der Betriebssicherheit und Gleichmässigkeit einer Rauschquelle
PCT/DE2001/000694 WO2001071969A1 (de) 2000-03-23 2001-02-22 Vorrichtung und verfahren zur erhöhung der betriebssicherheit und gleichmässigkeit einer rauschquelle

Publications (1)

Publication Number Publication Date
JP2003528355A true JP2003528355A (ja) 2003-09-24

Family

ID=8168212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001570018A Withdrawn JP2003528355A (ja) 2000-03-23 2001-02-22 雑音源の動作の信頼性および均一性を増すデバイスおよび方法

Country Status (8)

Country Link
US (1) US20030063743A1 (ja)
EP (1) EP1137221B1 (ja)
JP (1) JP2003528355A (ja)
CN (1) CN1419761A (ja)
AT (1) ATE339820T1 (ja)
DE (1) DE50013465D1 (ja)
TW (1) TW522699B (ja)
WO (1) WO2001071969A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243231A (ja) * 2002-10-09 2011-12-01 Intel Corp サーバ管理コプロセッササブシステム内部のｔｃｐａによる信頼性の高いプラットフォームモジュール機能のカプセル化

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006301878A (ja) * 2005-04-19 2006-11-02 Toshiba Corp 乱数発生装置
CN108959968B (zh) * 2018-07-23 2020-11-17 北京车和家信息技术有限公司 随机数序列生成方法及装置、车辆和存储介质

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791594A (en) * 1986-03-28 1988-12-13 Technology Inc. 64 Random-access psuedo random number generator
US5250824A (en) * 1990-08-29 1993-10-05 California Institute Of Technology Ultra low-noise charge coupled device
US5414771A (en) * 1993-07-13 1995-05-09 Mrj, Inc. System and method for the creation of random sequences and for the cryptographic protection of communications
US5570307A (en) * 1995-01-06 1996-10-29 Vlsi Technology, Inc. Digital randomizer for on-chip generation and storage of random self-programming data block
US5696828A (en) * 1995-09-22 1997-12-09 United Technologies Automotive, Inc. Random number generating system and process based on chaos
US5778069A (en) * 1996-04-10 1998-07-07 Microsoft Corporation Non-biased pseudo random number generator
US5963104A (en) * 1996-04-15 1999-10-05 Vlsi Technology, Inc. Standard cell ring oscillator of a non-deterministic randomizer circuit
US5781458A (en) * 1997-03-05 1998-07-14 Transcrypt International, Inc. Method and apparatus for generating truly random numbers
US6327661B1 (en) * 1998-06-03 2001-12-04 Cryptography Research, Inc. Using unpredictable information to minimize leakage from smartcards and other cryptosystems
US6430170B1 (en) * 1999-05-27 2002-08-06 Qualcomm Inc. Method and apparatus for generating random numbers from a communication signal
US6253223B1 (en) * 1999-06-08 2001-06-26 General Instrument Corporation Robust random number generator
US6804354B1 (en) * 1999-12-02 2004-10-12 Honeywell International Inc. Cryptographic isolator using multiplication
US6369727B1 (en) * 1999-12-17 2002-04-09 Rng Research Analog-to-digital conversion method of random number generation
US6792438B1 (en) * 2000-03-31 2004-09-14 Intel Corporation Secure hardware random number generator
US6687721B1 (en) * 2000-03-31 2004-02-03 Intel Corporation Random number generator with entropy accumulation
US6480072B1 (en) * 2000-04-18 2002-11-12 Advanced Micro Devices, Inc. Method and apparatus for generating random numbers
US6968460B1 (en) * 2001-05-10 2005-11-22 Advanced Micro Devices, Inc. Cryptographic randomness register for computer system security
US7007050B2 (en) * 2001-05-17 2006-02-28 Nokia Corporation Method and apparatus for improved pseudo-random number generation
EP1562291B1 (en) * 2004-02-04 2007-04-18 Infineon Technologies AG Apparatus for providing a random bit stream

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243231A (ja) * 2002-10-09 2011-12-01 Intel Corp サーバ管理コプロセッササブシステム内部のｔｃｐａによる信頼性の高いプラットフォームモジュール機能のカプセル化

Also Published As

Publication number Publication date
TW522699B (en) 2003-03-01
EP1137221A1 (de) 2001-09-26
DE50013465D1 (de) 2006-10-26
ATE339820T1 (de) 2006-10-15
CN1419761A (zh) 2003-05-21
EP1137221B1 (de) 2006-09-13
US20030063743A1 (en) 2003-04-03
WO2001071969A1 (de) 2001-09-27

Similar Documents

Publication Publication Date Title
US11856116B2 (en) Method and apparatus for protecting embedded software
US7269614B2 (en) Secure hardware random number generator
US9135453B2 (en) Preventing data extraction by side-channel attack
US20030059045A1 (en) Hash-based pseudo-random number generator
US20030091185A1 (en) Key stream cipher device
US20160283750A1 (en) Providing enhanced replay protection for a memory
KR20150034640A (ko) 영구 메모리에서의 데이터 저장
CN105426159A (zh) 一种基于数字电路的真随机数发生器
NO20034408D0 (no) Krypteringsapparat
KR20020008849A (ko) 견고한 난수 발생기
US20030021411A1 (en) Method and apparatus for random bit-string generation utilizing environment sensors
US8291138B2 (en) Skip based control logic for first in first out buffer
JP6533553B2 (ja) 暗号化／復号装置及びその電力解析保護方法
JP2004518224A (ja) 乱数生成器および乱数の生成方法
JP3795456B2 (ja) ランダムデータの発生方法およびランダムデータの発生装置
CN107769923B (zh) 一种基于cpu时钟和usb独立时钟的真随机数产生方法
US20200235910A1 (en) Lightweight mitigation against first-order probing side-channel attacks on block ciphers
US20040076293A1 (en) Random number generator using compression
JP2003528355A (ja) 雑音源の動作の信頼性および均一性を増すデバイスおよび方法
Farouk et al. Design and implementation of a secret key steganographic micro-architecture employing FPGA
CN106921490B (zh) 一种真随机数发生器及标签芯片
US11177936B2 (en) Message authenticator generation apparatus
US6728893B1 (en) Power management system for a random number generator
EP3758276A1 (en) Data processing method, circuit, terminal device storage medium
US11886624B2 (en) Crypto device, integrated circuit and computing device having the same, and writing method thereof

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040527