JP2003525481A - プログラマブル機密保護プロセッサのための装置及び方法 - Google Patents
プログラマブル機密保護プロセッサのための装置及び方法Info
- Publication number
- JP2003525481A JP2003525481A JP2000616507A JP2000616507A JP2003525481A JP 2003525481 A JP2003525481 A JP 2003525481A JP 2000616507 A JP2000616507 A JP 2000616507A JP 2000616507 A JP2000616507 A JP 2000616507A JP 2003525481 A JP2003525481 A JP 2003525481A
- Authority
- JP
- Japan
- Prior art keywords
- security
- programmable
- request
- circuit
- reconfigurable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 25
- 230000006870 function Effects 0.000 claims description 27
- 238000012545 processing Methods 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 12
- 238000013475 authorization Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 238000004891 communication Methods 0.000 abstract description 17
- 238000013507 mapping Methods 0.000 description 4
- 238000010295 mobile communication Methods 0.000 description 4
- 238000009434 installation Methods 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 241000208195 Buxaceae Species 0.000 description 1
- 239000007993 MOPS buffer Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013501 data transformation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
- G06F2207/7219—Countermeasures against side channel or fault attacks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Mobile Radio Communication Systems (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】 本発明は電子通信装置を複数の規格に従って作動可能又は複数のアプリケーションに対応可能なプログラマブル再構成可能機密保護プロセッサを提供する。
【解決手段】 一連の許可構成機密保護キー（５３８）を記憶するプログラマブル機密保護回路を備えるデジタル論理回路である。機密保護回路は、許可された構成キー（３６０）を入力構成要求と比較して、プログラマブル論理装置のための新規構成（５４４）を選択的に有効にする。
Description
【０００１】
（関連出願の説明）
本出願は１９９９年５月７日出願の米国特許仮出願第６０／１３３，１３１号
に対して優先権を主張する。 （技術分野） 本発明は、全体的には、通信システムに関し、更に詳細には、電子通信システ
ムのためのプログラマブル再構成可能機密保護プロセッサに関する。
に対して優先権を主張する。 （技術分野） 本発明は、全体的には、通信システムに関し、更に詳細には、電子通信システ
ムのためのプログラマブル再構成可能機密保護プロセッサに関する。
【０００２】
（背景技術）
従来、電子通信装置は、単一の規格又はアプリケーションに従って単一の機能
を実行するように設計されている。電子通信装置の高度化が進むにつれて、複数
の規格及びアプリケーションに従って複数の機能を実行可能な電子装置を設計す
ることが可能となっている。単一の規格に従って作動する製品の使用ライセンス
又は使用許可は、製品販売時にその製品自体にライセンスを付与できるので簡単
である。一方、複数の規格やアプリケーションに従って作動する装置に対して適
切な使用ライセンス又は使用許可を付与することは比較的困難である。 上記の点に鑑みて、複数の規格又はアプリケーションに従って電子通信装置を
作動させる機構であって、各々の規格が適当な使用許可に従って実行されるよう
になっている機構を提供することが望まれている。
を実行するように設計されている。電子通信装置の高度化が進むにつれて、複数
の規格及びアプリケーションに従って複数の機能を実行可能な電子装置を設計す
ることが可能となっている。単一の規格に従って作動する製品の使用ライセンス
又は使用許可は、製品販売時にその製品自体にライセンスを付与できるので簡単
である。一方、複数の規格やアプリケーションに従って作動する装置に対して適
切な使用ライセンス又は使用許可を付与することは比較的困難である。 上記の点に鑑みて、複数の規格又はアプリケーションに従って電子通信装置を
作動させる機構であって、各々の規格が適当な使用許可に従って実行されるよう
になっている機構を提供することが望まれている。
【０００３】
（発明の開示）
本発明の１つの実施形態におけるプログラマブル再構成可能機密保護プロセッ
サは、電子通信装置を複数の規格に従って作動可能にするか、又は複数のアプリ
ケーションに対応可能であり、各々の規格又はアプリケーションは、適切な許可
に応じて実行される。プログラマブル再構成可能機密保護プロセッサは、異なる
アプリケーション、アルゴリズム、ルーチン又はユーティリティが、ランタイム
又はランタイムに先立ってロードできる如何なる装置にも利用可能である。例え
ば、機密保護プロセッサは、知的所有権のライセンス管理に利用可能であり、新
規規格、アプリケーション、システム更新、及び試用期間を有効にする。更に、
機密保護プロセッサは、情報ストリームに対するリアルタイムな暗号化及び／又
は復号化を実行できる。本発明の本実施形態は、例えば、マルチモードのワイヤ
レス電話、情報端末、暗号装置、画像、及びマルチメディア操作装置等のマルチ
モード製品に利用できる。
サは、電子通信装置を複数の規格に従って作動可能にするか、又は複数のアプリ
ケーションに対応可能であり、各々の規格又はアプリケーションは、適切な許可
に応じて実行される。プログラマブル再構成可能機密保護プロセッサは、異なる
アプリケーション、アルゴリズム、ルーチン又はユーティリティが、ランタイム
又はランタイムに先立ってロードできる如何なる装置にも利用可能である。例え
ば、機密保護プロセッサは、知的所有権のライセンス管理に利用可能であり、新
規規格、アプリケーション、システム更新、及び試用期間を有効にする。更に、
機密保護プロセッサは、情報ストリームに対するリアルタイムな暗号化及び／又
は復号化を実行できる。本発明の本実施形態は、例えば、マルチモードのワイヤ
レス電話、情報端末、暗号装置、画像、及びマルチメディア操作装置等のマルチ
モード製品に利用できる。
【０００４】
本発明の第２の実施形態におけるデジタル論理回路は、プログラマブル論理装
置とプログラマブル機密保護回路とを含む。プログラマブル機密保護回路は、一
連の許可構成機密保護キーを記憶する。プログラマブル機密保護回路は、これら
の許可構成機密保護キーを入力構成要求と比較して、この構成要求に応じてプロ
グラマブル論理装置の新規構成を選択的に有効にする。
置とプログラマブル機密保護回路とを含む。プログラマブル機密保護回路は、一
連の許可構成機密保護キーを記憶する。プログラマブル機密保護回路は、これら
の許可構成機密保護キーを入力構成要求と比較して、この構成要求に応じてプロ
グラマブル論理装置の新規構成を選択的に有効にする。
【０００５】
他の例示的な実施形態におけるプログラマブル機密保護回路は、一対の許可オ
ペレーション機密保護キーを記憶する。プログラマブル機密保護回路は、これら
の許可オペレーション機密保護キーをプログラマブル論理装置からのオペレーシ
ョン要求と比較し、このオペレーション要求に応じてプログラマブル論理装置内
のオペレーションを選択的に有効にする。
ペレーション機密保護キーを記憶する。プログラマブル機密保護回路は、これら
の許可オペレーション機密保護キーをプログラマブル論理装置からのオペレーシ
ョン要求と比較し、このオペレーション要求に応じてプログラマブル論理装置内
のオペレーションを選択的に有効にする。
【０００６】
（発明を実施するための最良の形態）
図１は、機密保護アルゴリズムが、ネットワーク１２０を介してサーバー１１
２から移動式電子通信端末１９０へ送られる例示的な方法を示す。機密保護アル
ゴリズムは、公開キー交換と、秘密キーを利用したデータ暗号化とを含むことが
できるが、これらに限定されるものではない。機密保護アルゴリズムは、サーバ
ー１１２によって発行され、ネットワーク１２０から通信リンク１３０を介して
移動式端末１９０内のリポジトリー１４０へ送られる。リポジトリー１４０は機
密保護アルゴリズムの着信を移動式端末１９０に知らせる。フレキシブル機密保
護フレームワーク１５０は、機密保護アルゴリズムについての同定機構を確立す
る。例示的な実施形態において、機密保護アルゴリズムは、該機密保護アルゴリ
ズムの能力定義と、適切な規制パラメータ／仕様とを含むヘッダー１５２を含む
。
２から移動式電子通信端末１９０へ送られる例示的な方法を示す。機密保護アル
ゴリズムは、公開キー交換と、秘密キーを利用したデータ暗号化とを含むことが
できるが、これらに限定されるものではない。機密保護アルゴリズムは、サーバ
ー１１２によって発行され、ネットワーク１２０から通信リンク１３０を介して
移動式端末１９０内のリポジトリー１４０へ送られる。リポジトリー１４０は機
密保護アルゴリズムの着信を移動式端末１９０に知らせる。フレキシブル機密保
護フレームワーク１５０は、機密保護アルゴリズムについての同定機構を確立す
る。例示的な実施形態において、機密保護アルゴリズムは、該機密保護アルゴリ
ズムの能力定義と、適切な規制パラメータ／仕様とを含むヘッダー１５２を含む
。
【０００７】
機密保護アルゴリズムの能力は、例えば、公開規格、製造者仕様又は所有者等
に類別される。更に、この能力は、インストール手順１７２も含む。規制パラメ
ータ又は仕様は、例えば、機密保護アルゴリズムソース及び追加認証１７０の定
義等を含む。ヘッダー１５２に含まれる情報を用いて、販売元が特定したアプリ
ケーションプログラムインターフェース（ＡＰＩ）と仮想マシンインターフェー
ス（ＶＭＩ）１８０とに基づいてインストールを進めることができる。仮想マシ
ンインターフェース１８０は、実質的に、利用可能なハードウエアリソース１８
２に対するソフトウエアのプログラマー用インターフェースである。
に類別される。更に、この能力は、インストール手順１７２も含む。規制パラメ
ータ又は仕様は、例えば、機密保護アルゴリズムソース及び追加認証１７０の定
義等を含む。ヘッダー１５２に含まれる情報を用いて、販売元が特定したアプリ
ケーションプログラムインターフェース（ＡＰＩ）と仮想マシンインターフェー
ス（ＶＭＩ）１８０とに基づいてインストールを進めることができる。仮想マシ
ンインターフェース１８０は、実質的に、利用可能なハードウエアリソース１８
２に対するソフトウエアのプログラマー用インターフェースである。
【０００８】
図２は、本発明の１つの実施形態による例示的なプロセスを示す。図２は、ユ
ーザー２０２、ダウンロードプロセス管理ルーチン２０４、認証機能又は機関２
０６、及びネットワーク２０８を含む。例示的な実施形態において、ユーザー２
０２は移動体通信端末１９０を操作する。ネットワーク２０８は、利用可能な機
密保護サービスを規定する。
ーザー２０２、ダウンロードプロセス管理ルーチン２０４、認証機能又は機関２
０６、及びネットワーク２０８を含む。例示的な実施形態において、ユーザー２
０２は移動体通信端末１９０を操作する。ネットワーク２０８は、利用可能な機
密保護サービスを規定する。
【０００９】
ユーザー２０２により制御される移動式端末１９０が特定のサービスを要求す
ると、ネットワーク２０８は認証を目的としてそれ自身を確認する（ステップ２
１０Ａ）。移動式端末１９０が認証機能又は機関２０６へ認証を要求すると（す
なわち、第三者機関、ＴＴＰ又は他の認証プロバイダーによる認証）、認証機能
又は機関２０６によって移動式端末１９０へ認証確認が返送される（ステップ２
１０Ｂ）。次に、移動式端末１９０はその認証情報をネットワーク２０８へ送る
（ステップ２１０Ｂ）。次に、ネットワーク２０８は移動式端末１９０に能力記
述を要求し、これを受け取る（ステップ２１０Ｃ）。受け取った能力記述に応じ
て、ネットワーク２０８は適切な機密保護アルゴリズムを選択し、移動式端末１
９０に機密保護アルゴリズムを指定する（ステップ２１０Ｃ）。機密保護アルゴ
リズムには、選択された機密保護アルゴリズムを安全に配信するのに必要なサー
ビスの必須品質（つまりビット誤り率）を含んでいる。
ると、ネットワーク２０８は認証を目的としてそれ自身を確認する（ステップ２
１０Ａ）。移動式端末１９０が認証機能又は機関２０６へ認証を要求すると（す
なわち、第三者機関、ＴＴＰ又は他の認証プロバイダーによる認証）、認証機能
又は機関２０６によって移動式端末１９０へ認証確認が返送される（ステップ２
１０Ｂ）。次に、移動式端末１９０はその認証情報をネットワーク２０８へ送る
（ステップ２１０Ｂ）。次に、ネットワーク２０８は移動式端末１９０に能力記
述を要求し、これを受け取る（ステップ２１０Ｃ）。受け取った能力記述に応じ
て、ネットワーク２０８は適切な機密保護アルゴリズムを選択し、移動式端末１
９０に機密保護アルゴリズムを指定する（ステップ２１０Ｃ）。機密保護アルゴ
リズムには、選択された機密保護アルゴリズムを安全に配信するのに必要なサー
ビスの必須品質（つまりビット誤り率）を含んでいる。
【００１０】
次に、ネットワーク２０８は、機密保護アルゴリズムをダウンロードするため
のシナリオを指定し、移動式端末１９０がこれを受け取る（ステップ２１０Ｄ）
。機密保護アルゴリズムは、できる限りセグメント又はデータパケットの形態で
移動式端末１９０に配信される（ステップ２１０Ｅ）。移動式端末１９０は、正
しく配信されたことを確認するための検査を行い、その検査結果をネットワーク
２０８に報告する（ステップ２１０Ｅ）。次に、移動式端末１９０は、別のレベ
ルの許可を要求し、これを受け取る（ステップ２１０Ｅ）。次に、移動式端末１
９０は、機密保護アルゴリズムをインストールし、インストールをネットワーク
２０８に確認する（ステップ２１０Ｆ）。請求書の取り決め処理が行われる（ス
テップ２１０Ｆ）。インストールされた機密保護アルゴリズムが最終機能に影響
を与える追加要素を必要とする場合、移動式端末１９０は、その追加ソフトウエ
アを受け取るためにキーを認証機能又は機関２０６へ送る（ステップ２１０Ｆ）
。追加ソフトウエアがダウンロードされ、インストールされる（ステップ２１０
Ｆ）。最後に、移動式端末１９０は、機密保護アルゴリズムの全ての機能を検査
し確認する（ステップ２１０Ｇ）。
のシナリオを指定し、移動式端末１９０がこれを受け取る（ステップ２１０Ｄ）
。機密保護アルゴリズムは、できる限りセグメント又はデータパケットの形態で
移動式端末１９０に配信される（ステップ２１０Ｅ）。移動式端末１９０は、正
しく配信されたことを確認するための検査を行い、その検査結果をネットワーク
２０８に報告する（ステップ２１０Ｅ）。次に、移動式端末１９０は、別のレベ
ルの許可を要求し、これを受け取る（ステップ２１０Ｅ）。次に、移動式端末１
９０は、機密保護アルゴリズムをインストールし、インストールをネットワーク
２０８に確認する（ステップ２１０Ｆ）。請求書の取り決め処理が行われる（ス
テップ２１０Ｆ）。インストールされた機密保護アルゴリズムが最終機能に影響
を与える追加要素を必要とする場合、移動式端末１９０は、その追加ソフトウエ
アを受け取るためにキーを認証機能又は機関２０６へ送る（ステップ２１０Ｆ）
。追加ソフトウエアがダウンロードされ、インストールされる（ステップ２１０
Ｆ）。最後に、移動式端末１９０は、機密保護アルゴリズムの全ての機能を検査
し確認する（ステップ２１０Ｇ）。
【００１１】
図３は、複数規格移動式通信端末１９０内でプログラマブル再構成可能機密保
護プロセッサ３５０を構成するための例示的なプロセスを示す。機密保護アルゴ
リズムを受け取った後、機密保護アルゴリズムのヘッダー１５２は、構成テーブ
ル３２０を生成するよう処理される。構成テーブル３２０は、特定の機密保護能
力とこれに対応したパラメータ及び値とを含む。構成テーブル３２０内に準備さ
れた情報は、移動式通信端末のアプリケーションプログラムインターフェース（
ＡＰＩ）と仮想マシンインターフェース（ＶＭＩ）１８０とを介して機密保護プ
ロセッサ３５０へ送られる。機密保護プロセッサ３５０は、多数のパラメータ化
されたハードウエアデータ処理カーネル３６０を含む。各カーネル３６０の機能
は、対応する内部テーブル３７０によって決定される。内部テーブル３７０の内
容は、構成テーブル３２０の定義に基づいて機密保護プロセッサ３５０によって
設定される。
護プロセッサ３５０を構成するための例示的なプロセスを示す。機密保護アルゴ
リズムを受け取った後、機密保護アルゴリズムのヘッダー１５２は、構成テーブ
ル３２０を生成するよう処理される。構成テーブル３２０は、特定の機密保護能
力とこれに対応したパラメータ及び値とを含む。構成テーブル３２０内に準備さ
れた情報は、移動式通信端末のアプリケーションプログラムインターフェース（
ＡＰＩ）と仮想マシンインターフェース（ＶＭＩ）１８０とを介して機密保護プ
ロセッサ３５０へ送られる。機密保護プロセッサ３５０は、多数のパラメータ化
されたハードウエアデータ処理カーネル３６０を含む。各カーネル３６０の機能
は、対応する内部テーブル３７０によって決定される。内部テーブル３７０の内
容は、構成テーブル３２０の定義に基づいて機密保護プロセッサ３５０によって
設定される。
【００１２】
図４Ａは、プログラマブル再構成可能機密保護プロセッサ３５０に関する構成
アルゴリズムを解析する例示的な方法を示す。複数の機密保護規格又は機密保護
アルゴリズムは、列４１０Ａ，４１０Ｂ，４１０Ｃに表示してある。種々の規格
又はアルゴリズムに適したデータ処理機能は、行４２０Ａ、４２０Ｂ、４２０Ｃ
に表示してある。機密保護規格の例としては、ＡＥＳ、ＤＥＳ、ＭＩＳＴＹ、Ｉ
ＤＥＡがある。得られたマトリックス４００に基づいて、プログラマブル再構成
可能機密保護プロセッサ３５０は、種々の機密保護アルゴリズムの構成データ処
理機能を実行するように設計されている。
アルゴリズムを解析する例示的な方法を示す。複数の機密保護規格又は機密保護
アルゴリズムは、列４１０Ａ，４１０Ｂ，４１０Ｃに表示してある。種々の規格
又はアルゴリズムに適したデータ処理機能は、行４２０Ａ、４２０Ｂ、４２０Ｃ
に表示してある。機密保護規格の例としては、ＡＥＳ、ＤＥＳ、ＭＩＳＴＹ、Ｉ
ＤＥＡがある。得られたマトリックス４００に基づいて、プログラマブル再構成
可能機密保護プロセッサ３５０は、種々の機密保護アルゴリズムの構成データ処
理機能を実行するように設計されている。
【００１３】
図４Ｂは、種々の機密保護アルゴリズムの構成データ処理機能を実行するよう
設計された例示的なアーキテクチャー４３０を示す。アーキテクチャー４３０は
、プログラマブル再構成可能機密保護プロセッサ３５０と、ソフトウエアプログ
ラマブルプロセッサ４４０と、通信バス４３４とを含む。ソフトウエアプログラ
マブルプロセッサ４４０は、デジタル信号プロセッサ（ＤＳＰ）４４２と、制御
マイクロプロセッサ４４４とを含む。通信バス４３４は、制御マイクロプロセッ
サ４４４、デジタル信号プロセッサ４４２、及びプログラマブル再構成可能機密
保護プロセッサ３５０を接続する。
設計された例示的なアーキテクチャー４３０を示す。アーキテクチャー４３０は
、プログラマブル再構成可能機密保護プロセッサ３５０と、ソフトウエアプログ
ラマブルプロセッサ４４０と、通信バス４３４とを含む。ソフトウエアプログラ
マブルプロセッサ４４０は、デジタル信号プロセッサ（ＤＳＰ）４４２と、制御
マイクロプロセッサ４４４とを含む。通信バス４３４は、制御マイクロプロセッ
サ４４４、デジタル信号プロセッサ４４２、及びプログラマブル再構成可能機密
保護プロセッサ３５０を接続する。
【００１４】
通信バス４３４からのデータは、プログラマブル再構成可能機密保護プロセッ
サ３５０とソフトウエアプログラマブルプロセッサ４４０に印加される。プログ
ラマブル再構成可能機密保護プロセッサ３５０は、一連の異種の並列データプロ
セッサ（図示せず）又はカーネル３６０を含む。カーネル３６０は、コンピュー
タを利用した集中データ処理機能を実行し、モジュラー非冗長方式で選択されて
構成される。アーキテクチャー４３０を１つの機密保護規格、アプリケーション
又はサービスから別のものに速やかに（つまり数ミリ秒内に）切換えできるよう
、各々のカーネル３６０及びその相互接続部は速やかに再構成できることが好ま
しい。ＤＳＰ４４２は、プログラマブル再構成可能機密保護プロセッサ３５０内
のカーネル３６０によって実行される機能と比較して劣っている、コンピュータ
を利用した集中データ処理機能を実行する。制御マイクロプロセッサ４４４は制
御及び他の機能を実行する。
サ３５０とソフトウエアプログラマブルプロセッサ４４０に印加される。プログ
ラマブル再構成可能機密保護プロセッサ３５０は、一連の異種の並列データプロ
セッサ（図示せず）又はカーネル３６０を含む。カーネル３６０は、コンピュー
タを利用した集中データ処理機能を実行し、モジュラー非冗長方式で選択されて
構成される。アーキテクチャー４３０を１つの機密保護規格、アプリケーション
又はサービスから別のものに速やかに（つまり数ミリ秒内に）切換えできるよう
、各々のカーネル３６０及びその相互接続部は速やかに再構成できることが好ま
しい。ＤＳＰ４４２は、プログラマブル再構成可能機密保護プロセッサ３５０内
のカーネル３６０によって実行される機能と比較して劣っている、コンピュータ
を利用した集中データ処理機能を実行する。制御マイクロプロセッサ４４４は制
御及び他の機能を実行する。
【００１５】
図５は、プログラマブル再構成可能機密保護プロセッサ３５０を設計するため
の例示的なプロセスを示す。構成機能４２０は、プロファイリング／マッピング
解析へ加えられる（ステップ５３０）。プロファイリング／マッピング解析は、
計算コスト又は集中度を決定するために各々の構成機能４２０を解析するステッ
プを含む。計算集中度の最も高い構成機能４２０は、プログラマブル再構成可能
機密保護プロセッサ３５０の１つ又はそれ以上の処理カーネル３６０内に位置づ
けられる。残余の機能は、デジタル信号プロセッサ（ＤＳＰ）４４２及び制御マ
イクロプロセッサ４４４内に位置づけられる。更に、プロファイリング／マッピ
ング解析は、再構成可能データルーター５３８の設計を決定するためにカーネル
間通信信号を評価する（ステップ５４２）。データルーター５３８は、全ての必
要なカーネル間のデータ転送と通信バス４３４へのインターフェースに影響を与
える。プロファイリング／マッピングは、カーネル制御及び順序付けも評価する
（ステップ５４４）。
の例示的なプロセスを示す。構成機能４２０は、プロファイリング／マッピング
解析へ加えられる（ステップ５３０）。プロファイリング／マッピング解析は、
計算コスト又は集中度を決定するために各々の構成機能４２０を解析するステッ
プを含む。計算集中度の最も高い構成機能４２０は、プログラマブル再構成可能
機密保護プロセッサ３５０の１つ又はそれ以上の処理カーネル３６０内に位置づ
けられる。残余の機能は、デジタル信号プロセッサ（ＤＳＰ）４４２及び制御マ
イクロプロセッサ４４４内に位置づけられる。更に、プロファイリング／マッピ
ング解析は、再構成可能データルーター５３８の設計を決定するためにカーネル
間通信信号を評価する（ステップ５４２）。データルーター５３８は、全ての必
要なカーネル間のデータ転送と通信バス４３４へのインターフェースに影響を与
える。プロファイリング／マッピングは、カーネル制御及び順序付けも評価する
（ステップ５４４）。
【００１６】
図６Ａは、本発明の実施形態による例示的なカーネル３６０を示す。カーネル
３６０は、ローカルメモリ６２２と、データシーケンサ６２４と、パラメータ化
可能な構成可能算術論理ユニット（ＡＬＵ）６２６とを含む。ＡＬＵ６２６は、
必要なデータ処理オペレーションを行う。ローカルメモリ６２２は高速キャッシ
ュとして働く。データシーケンサ６２４は、ローカルメモリ６２２と算術論理ユ
ニット６２６との間のデータ流れをとりまとめる。データはバス６１０を介して
カーネル３６０へ入出力される。どの構成制御又は状態信号もバス６１２を介し
てカーネル３６０へ入出力される。構成制御は、内部テーブル３７０に示される
パラメータ及び値に基づいている。
３６０は、ローカルメモリ６２２と、データシーケンサ６２４と、パラメータ化
可能な構成可能算術論理ユニット（ＡＬＵ）６２６とを含む。ＡＬＵ６２６は、
必要なデータ処理オペレーションを行う。ローカルメモリ６２２は高速キャッシ
ュとして働く。データシーケンサ６２４は、ローカルメモリ６２２と算術論理ユ
ニット６２６との間のデータ流れをとりまとめる。データはバス６１０を介して
カーネル３６０へ入出力される。どの構成制御又は状態信号もバス６１２を介し
てカーネル３６０へ入出力される。構成制御は、内部テーブル３７０に示される
パラメータ及び値に基づいている。
【００１７】
図６Ｂは、カーネル３６０に関する他の例示的な構成可能アーキテクチャーを
示す。例えば、プログラマブル機能ユニット６４２を備える再構成可能論理、再
構成可能データ経路６４４、再構成可能算術回路６４６、及び再構成可能制御回
路６４８といった４つの例示的な構成可能アーキテクチャーは、１つ又はそれ以
上のカーネル３６０内に位置づけることができる。
示す。例えば、プログラマブル機能ユニット６４２を備える再構成可能論理、再
構成可能データ経路６４４、再構成可能算術回路６４６、及び再構成可能制御回
路６４８といった４つの例示的な構成可能アーキテクチャーは、１つ又はそれ以
上のカーネル３６０内に位置づけることができる。
【００１８】
図７は、異なる型式の装置間のエネルギー効率（ＭＯＰＳ／ｍＷで評価）と柔
軟性の比較を示す。図７に示すように、プログラマブル再構成可能機密保護プロ
セッサ３５０は、一連の機密保護アルゴリズムに基づいて最適化されているので
、エネルギー効率は２番目に良好である。デジタル信号プロセッサと組込み型プ
ロセッサとは、命令セットによるプログラマブル性をサポートするのに必要なオ
ーバーヘッドのために効率は悪い。プログラマブル論理装置（ＰＬＤ）は、細粒
度の再構成を可能にするために一般的なリソースを用いる必要があるので効率は
最も悪い。固定機能ハードウエアは最も効率が良いが、あまり柔軟性がないので
プログラマブル再構成可能機密保護プロセッサ３５０としては望ましくない。
軟性の比較を示す。図７に示すように、プログラマブル再構成可能機密保護プロ
セッサ３５０は、一連の機密保護アルゴリズムに基づいて最適化されているので
、エネルギー効率は２番目に良好である。デジタル信号プロセッサと組込み型プ
ロセッサとは、命令セットによるプログラマブル性をサポートするのに必要なオ
ーバーヘッドのために効率は悪い。プログラマブル論理装置（ＰＬＤ）は、細粒
度の再構成を可能にするために一般的なリソースを用いる必要があるので効率は
最も悪い。固定機能ハードウエアは最も効率が良いが、あまり柔軟性がないので
プログラマブル再構成可能機密保護プロセッサ３５０としては望ましくない。
【００１９】
プログラマブル再構成可能機密保護プロセッサ３５０は、例えば、（１）デー
タの暗号化／復号化の実行、（２）構成情報の暗号化や復号化の実行等、種々の
機能を実行するのに利用できる。図８、図９及び図１０は、第１の例示的な機能
を示し、図１１、図１２及び図１３は第２の例示的な機能を示す。
タの暗号化／復号化の実行、（２）構成情報の暗号化や復号化の実行等、種々の
機能を実行するのに利用できる。図８、図９及び図１０は、第１の例示的な機能
を示し、図１１、図１２及び図１３は第２の例示的な機能を示す。
【００２０】
図８は、プログラマブル再構成可能機密保護プロセッサ３５０を示す。機密保
護プロセッサ３５０は、信号セット８０２、８０４によって相互接続された複数
の論理モデュール又はカーネル３６０Ａ、３６０Ｂ、３６０Ｃ、３６０Ｄを含む
。１つの実施形態において、信号セット８０２は、１つの次元（すなわち縦方向
）において隣接するカーネル３６０を縦続接続（ｃａｓｃａｄｅ）できる。例え
ば、カーネル３６０Ａの出力がカーネル３６０Ｃの入力となるように、カーネル
３６０Ａとカーネル３６０Ｃは縦続接続される。同様に、カーネル３６０Ｂの出
力がカーネル３６０Ｄの入力となるように、カーネル３６０Ｂとカーネル３６０
Ｄは縦続接続される。
護プロセッサ３５０は、信号セット８０２、８０４によって相互接続された複数
の論理モデュール又はカーネル３６０Ａ、３６０Ｂ、３６０Ｃ、３６０Ｄを含む
。１つの実施形態において、信号セット８０２は、１つの次元（すなわち縦方向
）において隣接するカーネル３６０を縦続接続（ｃａｓｃａｄｅ）できる。例え
ば、カーネル３６０Ａの出力がカーネル３６０Ｃの入力となるように、カーネル
３６０Ａとカーネル３６０Ｃは縦続接続される。同様に、カーネル３６０Ｂの出
力がカーネル３６０Ｄの入力となるように、カーネル３６０Ｂとカーネル３６０
Ｄは縦続接続される。
【００２１】
他の実施形態において、信号セット８０４は、他の次元（すなわち横方向）に
おいて隣接するカーネル３６０を縦続接続できる。例えば、カーネル３６０Ｂの
最も重要なステージがカーネル３６０Ａの最も重要度の低いステージへ送られる
ように、カーネル３６０Ａとカーネル３６０Ｂとは信号８０４Ａによって接続さ
れる。同様に、カーネル３６０Ｄの最も重要なステージがカーネル３６０Ｃの最
も重要度の低いステージへ送られるように、カーネル３６０Ｃとカーネル３６０
Ｄとは信号８０４Ｂによって接続される。更に、カーネル３６０は、入力及び制
御信号８０３によって構成される。未変換データは、信号セット８０６を介して
カーネル３６０Ａとカーネル３６０Ｂとに印加される。この未変換データは、カ
ーネル３６０によって処理され、信号セット８０５を介して出力される。
おいて隣接するカーネル３６０を縦続接続できる。例えば、カーネル３６０Ｂの
最も重要なステージがカーネル３６０Ａの最も重要度の低いステージへ送られる
ように、カーネル３６０Ａとカーネル３６０Ｂとは信号８０４Ａによって接続さ
れる。同様に、カーネル３６０Ｄの最も重要なステージがカーネル３６０Ｃの最
も重要度の低いステージへ送られるように、カーネル３６０Ｃとカーネル３６０
Ｄとは信号８０４Ｂによって接続される。更に、カーネル３６０は、入力及び制
御信号８０３によって構成される。未変換データは、信号セット８０６を介して
カーネル３６０Ａとカーネル３６０Ｂとに印加される。この未変換データは、カ
ーネル３６０によって処理され、信号セット８０５を介して出力される。
【００２２】
図９は、カーネル３６０の例示的な実施形態を示す。カーネル３６０は、特に
暗号化／復号化ラウンドを計算するよう最適化された縮小命令セット計算要素を
実行する。カーネル３６０は、プログラマブルマイクロシーケンサ９０３と、再
構成可能データ変換ユニット９０６と、オペランドメモリ９０８とを含む。マイ
クロシーケンサ９０３は、これらに限定されるものではないが、分岐命令と限ら
れた数の入出力機能とを含む、高度に縮小された命令セットを実行するよう設計
されている。マイクロシーケンサ９０３は、図８の信号８０３のサブセットであ
る入力及び制御信号９０２によって構成される。マイクロシーケンサ９０３の命
令語は、少なくとも１つのオペレーションコード（ＯＰ）と、分岐条件フィール
ド（ＢＣ）と、ネクストステートフィールド（ＮＳ）と、出力機能フィールド（
ＯＦ）とを含む。オペレーションコード（ＯＰ）は実行される命令形式を定義し
、分岐条件フィールド（ＢＣ）はどの条件が命令実行コースを変えるかを決定し
、ネクストステートフィールド（ＮＳ）は分岐先を決定し、出力機能フィールド
（ＢＣ）は、再構成可能データ変換ユニット９０６とオペランドメモリ９０８の
両方へ制御信号を供給する。
暗号化／復号化ラウンドを計算するよう最適化された縮小命令セット計算要素を
実行する。カーネル３６０は、プログラマブルマイクロシーケンサ９０３と、再
構成可能データ変換ユニット９０６と、オペランドメモリ９０８とを含む。マイ
クロシーケンサ９０３は、これらに限定されるものではないが、分岐命令と限ら
れた数の入出力機能とを含む、高度に縮小された命令セットを実行するよう設計
されている。マイクロシーケンサ９０３は、図８の信号８０３のサブセットであ
る入力及び制御信号９０２によって構成される。マイクロシーケンサ９０３の命
令語は、少なくとも１つのオペレーションコード（ＯＰ）と、分岐条件フィール
ド（ＢＣ）と、ネクストステートフィールド（ＮＳ）と、出力機能フィールド（
ＯＦ）とを含む。オペレーションコード（ＯＰ）は実行される命令形式を定義し
、分岐条件フィールド（ＢＣ）はどの条件が命令実行コースを変えるかを決定し
、ネクストステートフィールド（ＮＳ）は分岐先を決定し、出力機能フィールド
（ＢＣ）は、再構成可能データ変換ユニット９０６とオペランドメモリ９０８の
両方へ制御信号を供給する。
【００２３】
再構成可能データ変換ユニット９０６のオペレーションは、２つの機構、つま
り入力及び制御信号９０２とシーケンス制御信号９０４とによって制御される。
ランタイムに先立って、入力及び制御信号９０２はオペレーション内容と、オペ
レーション中に使用される定数を設定する。ランタイム中、マイクロシーケンサ
９０３からのシーケンス制御信号９０４は、マイクロオペレーションシーケンス
を決定する。再構成可能データ変換ユニット９０６のオペレーションは、暗号化
／復号化ラウンドを計算するよう最適化されている。これらのオペレーションに
は、ＸＯＲ、右シフト、左シフト、右回転、左回転、ビットシリアルマルチプル
、置換、順列及び信号交換が含まれるが、これらに限定されるものではない。
り入力及び制御信号９０２とシーケンス制御信号９０４とによって制御される。
ランタイムに先立って、入力及び制御信号９０２はオペレーション内容と、オペ
レーション中に使用される定数を設定する。ランタイム中、マイクロシーケンサ
９０３からのシーケンス制御信号９０４は、マイクロオペレーションシーケンス
を決定する。再構成可能データ変換ユニット９０６のオペレーションは、暗号化
／復号化ラウンドを計算するよう最適化されている。これらのオペレーションに
は、ＸＯＲ、右シフト、左シフト、右回転、左回転、ビットシリアルマルチプル
、置換、順列及び信号交換が含まれるが、これらに限定されるものではない。
【００２４】
オペランドメモリ９０８は、図８の信号セット８０６のサブセットである信号
セット９０９からデータ入力を受ける。データはマイクロシーケンサ９０３から
の信号９０１に従ってメモリ９０８から取り出される。取り出されたデータは、
双方向信号９０７を介して再構成可能データ変換ユニット９０６へ送られ、現在
の構成とプログラムされたシーケンスとに従って変換される。変換データは、双
方向信号９０７を介してオペランドメモリ９０８へ戻されるか、あるいは図８の
信号セット８０５のサブセットである信号セット９０５を介して再構成可能デー
タ変換ユニット９０６から送出される。
セット９０９からデータ入力を受ける。データはマイクロシーケンサ９０３から
の信号９０１に従ってメモリ９０８から取り出される。取り出されたデータは、
双方向信号９０７を介して再構成可能データ変換ユニット９０６へ送られ、現在
の構成とプログラムされたシーケンスとに従って変換される。変換データは、双
方向信号９０７を介してオペランドメモリ９０８へ戻されるか、あるいは図８の
信号セット８０５のサブセットである信号セット９０５を介して再構成可能デー
タ変換ユニット９０６から送出される。
【００２５】
例示的な実施形態において、マイクロシーケンサ９０３は複数のラウンドを実
行するようプログラムされており、単一のカーネル３６０により実行可能な変換
の数を増大させる。別の例示的な実施形態において、マイクロシーケンサ９０３
は、信号セット８０６によってもたらされるよりも幅広い入力に対して複数サイ
クルを実行するようプログラムされており、暗号化／復号化の語幅を効率よく増
大させる。もしくは、カーネルが複数サイクルを実行するようプログラムするの
と同じ効果及び利点は、所望の語幅が得られるまで隣接のカーネルを連結するこ
とによって実現できる。カーネルの連結によって多くのリソースが消費されるこ
とになるが、同数の変換を完了するのに要する時間は短縮される。 他の例示的な実施形態において、縦続接続されたカーネルは連続するラウンド
を効率的に実行可能であり、それにより全体的な待ち時間を短縮できる。更に、
縦続接続されたカーネルは、暗号化−復号化−暗号化といったもっと複雑なアル
ゴリズムを実行するのに利用できる。
行するようプログラムされており、単一のカーネル３６０により実行可能な変換
の数を増大させる。別の例示的な実施形態において、マイクロシーケンサ９０３
は、信号セット８０６によってもたらされるよりも幅広い入力に対して複数サイ
クルを実行するようプログラムされており、暗号化／復号化の語幅を効率よく増
大させる。もしくは、カーネルが複数サイクルを実行するようプログラムするの
と同じ効果及び利点は、所望の語幅が得られるまで隣接のカーネルを連結するこ
とによって実現できる。カーネルの連結によって多くのリソースが消費されるこ
とになるが、同数の変換を完了するのに要する時間は短縮される。 他の例示的な実施形態において、縦続接続されたカーネルは連続するラウンド
を効率的に実行可能であり、それにより全体的な待ち時間を短縮できる。更に、
縦続接続されたカーネルは、暗号化−復号化−暗号化といったもっと複雑なアル
ゴリズムを実行するのに利用できる。
【００２６】
図１０は例示的な高性能暗号化／復号化カーネル３６０を示す。図１０におい
て、カーネル３６０はｎビットの幅の広い変換スライス１００１からなる純デー
タ経路構造を含む。スライス１００１は、図８の信号８０３のサブセットである
入力及び制御信号１００３によって構成可能である。変換スライス１００１が実
行できるオペレーションとしては、ＸＯＲ、右シフト、左シフト、右回転、左回
転、ビットシリアルマルチプル、置換、順列、信号交換及びプログラマブル遅延
が含まれるが、これらに限定されるものではない。変換スライス１００１は、一
度構成されると、１クロックサイクル毎に１つのオペレーションを行う。１つの
変換スライス１００１の出力は、入力信号セット１００２を介して次の変換スラ
イス１００１へ入力される。カーネル入力は、図８の入力信号セット８０６のサ
ブセットである信号セット１００５を介して加えられる。カーネル出力は、図８
の出力信号セット８０５のサブセットである信号セット１００４を介して出力さ
れる。
て、カーネル３６０はｎビットの幅の広い変換スライス１００１からなる純デー
タ経路構造を含む。スライス１００１は、図８の信号８０３のサブセットである
入力及び制御信号１００３によって構成可能である。変換スライス１００１が実
行できるオペレーションとしては、ＸＯＲ、右シフト、左シフト、右回転、左回
転、ビットシリアルマルチプル、置換、順列、信号交換及びプログラマブル遅延
が含まれるが、これらに限定されるものではない。変換スライス１００１は、一
度構成されると、１クロックサイクル毎に１つのオペレーションを行う。１つの
変換スライス１００１の出力は、入力信号セット１００２を介して次の変換スラ
イス１００１へ入力される。カーネル入力は、図８の入力信号セット８０６のサ
ブセットである信号セット１００５を介して加えられる。カーネル出力は、図８
の出力信号セット８０５のサブセットである信号セット１００４を介して出力さ
れる。
【００２７】
図１１は、例示的な通信装置１１００を示す。通信装置１１００は、プログラ
マブル論理装置１１０２とプログラマブル機密保護回路１１０４とを含む。プロ
グラマブル論理装置１１０２は、任意の公知のプログラマブル論理回路として実
現できる。例えば、小粒度、中間粒度あるいは大粒度のプログラマブル論理ブロ
ックは、プログラマブル論理装置１１０２で実現可能である。プログラマブル機
密保護回路１１０４は、揮発性、非揮発性、静的又は動的な装置として実現可能
なプログラマブル論理ブロックである。
マブル論理装置１１０２とプログラマブル機密保護回路１１０４とを含む。プロ
グラマブル論理装置１１０２は、任意の公知のプログラマブル論理回路として実
現できる。例えば、小粒度、中間粒度あるいは大粒度のプログラマブル論理ブロ
ックは、プログラマブル論理装置１１０２で実現可能である。プログラマブル機
密保護回路１１０４は、揮発性、非揮発性、静的又は動的な装置として実現可能
なプログラマブル論理ブロックである。
【００２８】
例示的な実施形態において、プログラマブル機密保護回路１１０４は２つのモ
ードで作動する。第１のモードにおいて、プログラマブル機密保護回路１１０４
は、プログラマブル論理装置１１０２の新規構成に対して認証を与える。第２の
モードにおいて、プログラマブル機密保護回路１１０４は、プログラマブル論理
装置１１０２によって実行される選択されたオペレーションに対して認証を与え
る。 プログラマブル機密保護回路１１０４内に一連の機密保護キーをプログラムす
るために、機密保護要求及びリードバック線１１０６を使用する。各々の機密保
護キーは、許可されたプログラマブル論理装置の構成又はプログラマブル論理装
置のオペレーションを特定する。
ードで作動する。第１のモードにおいて、プログラマブル機密保護回路１１０４
は、プログラマブル論理装置１１０２の新規構成に対して認証を与える。第２の
モードにおいて、プログラマブル機密保護回路１１０４は、プログラマブル論理
装置１１０２によって実行される選択されたオペレーションに対して認証を与え
る。 プログラマブル機密保護回路１１０４内に一連の機密保護キーをプログラムす
るために、機密保護要求及びリードバック線１１０６を使用する。各々の機密保
護キーは、許可されたプログラマブル論理装置の構成又はプログラマブル論理装
置のオペレーションを特定する。
【００２９】
プログラマブル機密保護回路１１０４がプログラムされた後に、機密保護要求
及びリードバック線１１０６を使用して、プログラマブル機密保護回路１１０４
に問合わせして、プログラマブル論理装置１１０２が新規構成を設定できるか否
かを決定してもよい。更に、プログラマブル装置１１００は、プログラマブル論
理装置１１０２に新規構成を供給する外部構成データ入力線１１０８と、該新規
構成が許可された場合に新規構成をプログラマブル論理装置１１０２へ転送する
か、又は要求されたオペレーションに対する許可がプログラマブル機密保護回路
によって認められた場合にプログラマブル論理装置１１０２へ有効信号を送る許
可線１１１０と、プログラマブル論理装置１１０２からプログラマブル機密保護
回路１１０４へオペレーション実行の要求を送る内部オペレーション入力線１１
１２とを含む。
及びリードバック線１１０６を使用して、プログラマブル機密保護回路１１０４
に問合わせして、プログラマブル論理装置１１０２が新規構成を設定できるか否
かを決定してもよい。更に、プログラマブル装置１１００は、プログラマブル論
理装置１１０２に新規構成を供給する外部構成データ入力線１１０８と、該新規
構成が許可された場合に新規構成をプログラマブル論理装置１１０２へ転送する
か、又は要求されたオペレーションに対する許可がプログラマブル機密保護回路
によって認められた場合にプログラマブル論理装置１１０２へ有効信号を送る許
可線１１１０と、プログラマブル論理装置１１０２からプログラマブル機密保護
回路１１０４へオペレーション実行の要求を送る内部オペレーション入力線１１
１２とを含む。
【００３０】
図１２は、プログラマブル機密保護回路１１０４の例示的な実施形態を示す。
プログラマブル機密保護回路１１０４は、線形フィードバックシフトレジスタ１
２０２とコンパレータ回路１２０４とを含む。線形フィードバックシフトレジス
タ１２０２は、リードバック線１１０６を介して機密保護キーを記憶する。線形
フィードバックシフトレジスタ１２０２内で機密保護キーがプログラムされた後
、リードバック線１１０６は機密保護要求線として使用される。
プログラマブル機密保護回路１１０４は、線形フィードバックシフトレジスタ１
２０２とコンパレータ回路１２０４とを含む。線形フィードバックシフトレジス
タ１２０２は、リードバック線１１０６を介して機密保護キーを記憶する。線形
フィードバックシフトレジスタ１２０２内で機密保護キーがプログラムされた後
、リードバック線１１０６は機密保護要求線として使用される。
【００３１】
プログラマブル論理装置１１０２（図１１を参照）は、制御信号又は所定の条
件セットに応じて、オペレーションを実行すること又はそれ自身を再構成するこ
とを要求できる。機密保護要求線１１０６を介してプログラマブル機密保護回路
１２０２に入力要求が届くと、コンパレータ回路１２０４は、線形フィードバッ
クシフトレジスタ１２０２内の機密保護キーを機密保護要求線１１０６からの要
求入力と比較する。コンパレータ回路１２０４が、要求と線形フィードバックシ
フトレジスタ１２０２内に記憶された機密保護キーの１つとの間の一致を見出し
た場合、プログラマブル機密保護回路１１０４は、要求オペレーション又は再構
成を許可できる。再構成の要求がある場合、推奨構成を外部構成データ入力線１
１０８からダウンロードできる。
件セットに応じて、オペレーションを実行すること又はそれ自身を再構成するこ
とを要求できる。機密保護要求線１１０６を介してプログラマブル機密保護回路
１２０２に入力要求が届くと、コンパレータ回路１２０４は、線形フィードバッ
クシフトレジスタ１２０２内の機密保護キーを機密保護要求線１１０６からの要
求入力と比較する。コンパレータ回路１２０４が、要求と線形フィードバックシ
フトレジスタ１２０２内に記憶された機密保護キーの１つとの間の一致を見出し
た場合、プログラマブル機密保護回路１１０４は、要求オペレーション又は再構
成を許可できる。再構成の要求がある場合、推奨構成を外部構成データ入力線１
１０８からダウンロードできる。
【００３２】
次に、推奨構成は、許可線１１１０を介してプログラマブル論理装置１１０２
内へ送られてプログラマブル論理装置１１０２を再構成する。コンパレータ回路
１２０４が、要求と線形フィードバックシフトレジスタ１２０２内に記憶された
機密保護キーの１つとの間の一致を見出さない場合、プログラマブル論理装置１
１０２は新規構成を受け取ることができない。例示的な実施形態において、プロ
グラマブル論理装置１１０２は、受け取り可能なオペレーションを確認するため
に、内部オペレーション入力線１１１２を介してプログラマブル機密保護回路１
１０４へ要求を送る。プログラマブル機密保護回路１１０４が要求オペレーショ
ンと一致するキーを含んでいる場合は、許可線１１１０を介して有効信号が送ら
れて、プログラマブル論理装置１１０２が要求オペレーションを実行できる。
内へ送られてプログラマブル論理装置１１０２を再構成する。コンパレータ回路
１２０４が、要求と線形フィードバックシフトレジスタ１２０２内に記憶された
機密保護キーの１つとの間の一致を見出さない場合、プログラマブル論理装置１
１０２は新規構成を受け取ることができない。例示的な実施形態において、プロ
グラマブル論理装置１１０２は、受け取り可能なオペレーションを確認するため
に、内部オペレーション入力線１１１２を介してプログラマブル機密保護回路１
１０４へ要求を送る。プログラマブル機密保護回路１１０４が要求オペレーショ
ンと一致するキーを含んでいる場合は、許可線１１１０を介して有効信号が送ら
れて、プログラマブル論理装置１１０２が要求オペレーションを実行できる。
【００３３】
図１３は、本発明の実施形態による例示的なプロセスを示す。プログラマブル
論理装置で特定のオペレーションを実行するか、又はプログラマブル論理装置を
再構成するために、要求はプログラマブル機密保護回路へ送られる。プログラマ
ブル機密保護回路は、要求を受け取る（ステップ１３０２）。プログラマブル機
密保護回路は、要求を一連のプログラム化機密保護キーと比較する（ステップ１
３０４）。要求オペレーション／構成と一連の機密保護キーとの間に一致が見出
された場合（ステップ１３０６）、プログラマブル機密保護回路はその要求を許
可する（ステップ１３０８）。要求オペレーション／構成と一連の機密保護キー
との間に一致が見出されない場合（ステップ１３０６）、プログラマブル機密保
護回路は、プログラマブル論理装置（ＰＬＤ）が新規再構成を受け取ることを禁
止する（ステップ１３１０）。もしくは、プログラマブル機密保護回路は、許可
できないオペレーションに関する要求に対して拒否信号を戻すこともできる。
論理装置で特定のオペレーションを実行するか、又はプログラマブル論理装置を
再構成するために、要求はプログラマブル機密保護回路へ送られる。プログラマ
ブル機密保護回路は、要求を受け取る（ステップ１３０２）。プログラマブル機
密保護回路は、要求を一連のプログラム化機密保護キーと比較する（ステップ１
３０４）。要求オペレーション／構成と一連の機密保護キーとの間に一致が見出
された場合（ステップ１３０６）、プログラマブル機密保護回路はその要求を許
可する（ステップ１３０８）。要求オペレーション／構成と一連の機密保護キー
との間に一致が見出されない場合（ステップ１３０６）、プログラマブル機密保
護回路は、プログラマブル論理装置（ＰＬＤ）が新規再構成を受け取ることを禁
止する（ステップ１３１０）。もしくは、プログラマブル機密保護回路は、許可
できないオペレーションに関する要求に対して拒否信号を戻すこともできる。
【００３４】
当業者であれば、本発明は、ランタイム時に異なるデータ、アルゴリズム、ル
ーチン又はユーティリティがロードされる如何なる装置にも利用可能であること
を理解できるはずである。本発明は、例えば、新規規格、システムの更新、及び
試用期間を有効にするといった、知的所有権に関するライセンス管理に有用であ
る。つまり、本発明は、例えば、複数モードのワイヤレス電話、暗号装置、及び
画像操作装置等の複数モード製品に利用できる。
ーチン又はユーティリティがロードされる如何なる装置にも利用可能であること
を理解できるはずである。本発明は、例えば、新規規格、システムの更新、及び
試用期間を有効にするといった、知的所有権に関するライセンス管理に有用であ
る。つまり、本発明は、例えば、複数モードのワイヤレス電話、暗号装置、及び
画像操作装置等の複数モード製品に利用できる。
【００３５】
前述の実施例は本発明の特定の例示的な実施形態を説明しているが、当業者に
は、これらの実施形態から他の実施形態、変形例、及び変更例が明らかである。
従って、本発明は、前述の特定の実施形態に限定されるべきではなく、請求項に
よって定義されるべきである。
は、これらの実施形態から他の実施形態、変形例、及び変更例が明らかである。
従って、本発明は、前述の特定の実施形態に限定されるべきではなく、請求項に
よって定義されるべきである。
【図１】
本発明の１つの実施形態による、ネットワークを介して機密保護アルゴリズム
をダウンロードするための例示的な方法を示す。
をダウンロードするための例示的な方法を示す。
【図２】
本発明の１つの実施形態による、ネットワーク介して機密保護アルゴリズムを
使用許可、実行、検査、及びダウンロードするための例示的なプロセスを示す。
使用許可、実行、検査、及びダウンロードするための例示的なプロセスを示す。
【図３】
本発明の１つの実施形態による、機密保護アルゴリズムのパラメータをプログ
ラマブル再構成可能機密保護プロセッサへ転送するための例示的なプロセスを示
す。
ラマブル再構成可能機密保護プロセッサへ転送するための例示的なプロセスを示
す。
【図４Ａ】
一連の機密保護又は暗号化規格を解析するための例示的なプロセスを示す。
【図４Ｂ】
本発明の１つの実施形態による、プログラマブル再構成可能機密保護プロセッ
サを含む例示的なアーキテクチャーを示す。
サを含む例示的なアーキテクチャーを示す。
【図５】
本発明の１つの実施形態による、プログラマブル再構成可能機密保護プロセッ
サを設計するための一連の機密保護又は暗号化規格をプロファイルする例示的な
プロセスを示す。
サを設計するための一連の機密保護又は暗号化規格をプロファイルする例示的な
プロセスを示す。
【図６Ａ】
本発明の１つの実施形態による例示的なカーネルを示す。
【図６Ｂ】
本発明のカーネルによって実行できる例示的な再構成可能データ処理アーキテ
クチャーを示す。
クチャーを示す。
【図７】
幾つかの型式の固定又はプログラマブルデータプロセッサに関する、エネルギ
ー効率ｖｓ柔軟性の特性を示す。
ー効率ｖｓ柔軟性の特性を示す。
【図８】
本発明の１つの実施形態によるプログラマブル再構成可能機密保護プロセッサ
を示す。
を示す。
【図９】
本発明の１つの実施形態による例示的なカーネルを示す。
【図１０】
本発明の１つの実施形態による例示的なカーネルを示す。
【図１１】
本発明の１つの実施形態によるプログラマブル機密保護回路を備える例示的な
通信装置を示す。
通信装置を示す。
【図１２】
本発明の１つの実施形態による例示的なプログラマブル機密保護回路を示す。
【図１３】
本発明の１つの実施形態による例示的なプロセスのフローチャートを示す。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，
ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ
Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ
，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，
ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ
Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ
)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，
ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，
ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ
Ｎ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ，ＥＥ
，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，
ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，Ｋ
Ｐ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ
，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，
ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，Ｓ
Ｇ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ
，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ
(72)発明者 ヴァーン デイヴィッド ケイ
アメリカ合衆国 カリフォルニア州
95128 サン ホセ ボックスウッド ド
ライヴ 2445
(72)発明者 ラルストン ジョン ディー
アメリカ合衆国 カリフォルニア州
94028 ポートラ ヴァリー ラ クエス
タ ドライヴ 369
Ｆターム(参考） 5B017 AA07 BA02 BB03
5B076 AB17 FB01
5J104 AA34 NA02
Claims (20)
- 【請求項１】 再構成可能データルーターと、 各々のデータ処理カーネルが機密保護アルゴリズム機能のサブセットを処理す
るよう構成されるように、前記再構成可能データルーターによって相互接続され
る一連のプログラマブルデータ処理カーネルと、 を備えることを特徴とするプログラマブル再構成可能機密保護プロセッサ。 - 【請求項２】 前記プログラマブルデータ処理カーネルの少なくとも１つが
、横方向に隣接するプログラマブルデータ処理カーネルに相互接続されることを
特徴とする請求項１に記載のプログラマブル再構成可能機密保護プロセッサ。 - 【請求項３】 前記プログラマブルデータ処理カーネルの少なくとも１つが
、縦方向に隣接するプログラマブルデータ処理カーネルに相互接続されることを
特徴とする請求項１に記載のプログラマブル再構成可能機密保護プロセッサ。 - 【請求項４】 前記プログラマブルデータ処理カーネルが、プログラマブル
マイクロシーケンサと、再構成可能データ変換ユニットと、オペランドメモリと
を備えることを特徴とする請求項１に記載のプログラマブル再構成可能機密保護
プロセッサ。 - 【請求項５】 前記プログラマブルデータ処理カーネルが、データ経路構造
を備えることを特徴とする請求項１に記載のプログラマブル再構成可能機密保護
プロセッサ。 - 【請求項６】 前記データ経路構造が、一連の変換スライスを備えることを
特徴とする請求項５記載のプログラマブル再構成可能機密保護プロセッサ。 - 【請求項７】 プログラマブル論理装置と、 一連の許可構成機密保護キーを入力構成要求と比較して、選択的に前記構成要
求に応じて前記プログラマブル論理装置の新規構成を有効にする、前記一連の許
可構成機密保護キーを記憶するプログラマブル機密保護回路と、 を備えるデジタル論理回路。 - 【請求項８】 前記プログラマブル機密保護回路が、線形フィードバックシ
フトレジスタとコンパレータ回路とを備えることを特徴とする請求項７に記載の
デジタル論理回路。 - 【請求項９】 前記線形フィードバックシフトレジスタが、前記許可構成機
密保護キーを記憶するように構成されていることを特徴とする請求項８に記載の
デジタル論理回路。 - 【請求項１０】 前記コンパレータ回路が、前記入力構成要求を前記線形フ
ィードバックシフトレジスタに記憶された前記許可構成機密保護キーと比較する
ように構成されていることを特徴とする請求項８に記載のデジタル論理回路。 - 【請求項１１】 プログラマブル論理装置と、 一連の許可構成機密保護キーを前記プログラマブル論理装置からの入力オペレ
ーション要求と比較して、選択的に前記オペレーション要求に応じて前記プログ
ラマブル論理装置の新規オペレーションを有効にする、前記一連の許可オペレー
ション機密保護キーを記憶するプログラマブル機密保護回路と、 を備えるデジタル論理回路。 - 【請求項１２】 前記プログラマブル機密保護回路が、線形フィードバック
シフトレジスタとコンパレータ回路とを備えることを特徴とする請求項１１に記
載のデジタル論理回路。 - 【請求項１３】 前記線形フィードバックシフトレジスタが、前記許可オペ
レーション機密保護キーを記憶するよう構成されていることを特徴とする請求項
１２に記載のデジタル論理回路。 - 【請求項１４】 前記コンパレータ回路が、前記入力オペレーション要求を
前記線形フィードバックシフトレジスタに記憶された前記許可オペレーション機
密保護キーと比較するよう構成されていることを特徴とする請求項１２に記載の
デジタル論理回路。 - 【請求項１５】 デジタル論理回路において要求を処理する方法であって、 要求を受け取るステップと、 前記要求をプログラマブル機密保護回路内の一連のプログラム化機密保護キー
と比較するステップと、 前記要求と前記プログラマブル機密保護回路の一連のプログラム化機密保護キ
ーとの間に一致が見出された場合、前記要求に対する許可を発行するステップと
、 前記要求と前記プログラマブル機密保護回路内の一連のプログラム化機密保護
キーとの間に一致が見出されない場合、前記要求に対する許可を拒否するステッ
プと、 を含むことを特徴とする方法。 - 【請求項１６】 前記要求を受け取るステップが、構成要求を受け取るステ
ップを含むことを特徴とする請求項１５に記載の方法。 - 【請求項１７】 前記一連のプログラム化機密保護キーが、許可構成機密保
護キーを含むことを特徴とする請求項１５に記載の方法。 - 【請求項１８】 前記要求を受け取るステップが、オペレーション要求を受
け取るステップを含むことを特徴とする請求項１５に記載の方法。 - 【請求項１９】 前記一連のプログラム化機密保護キーが、許可オペレーシ
ョン機密保護キーを含むことを特徴とする請求項１５に記載の方法。 - 【請求項２０】 ネットワークを介して受け取った機密保護アルゴリズムを
処理するよう機密保護プロセッサを構成する方法であって、 ヘッダー部分を含む機密保護アルゴリズムを、ネットワークを介して受け取る
ステップと、 能力情報及び規制情報を検索するために前記ヘッダー部分を解析するステップ
と、 少なくとも部分的に前記情報及び規制情報に基づいて一連のパラメータを生成
するステップと、 前記機密保護アルゴリズムをインストールするステップと、 前記一連のパラメータに従って、機密保護プロセッサを構成するステップと、
を含むことを特徴とする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13313199P | 1999-05-07 | 1999-05-07 | |
| US60/133,131 | 1999-05-07 | ||
| PCT/US2000/012479 WO2000068791A1 (en) | 1999-05-07 | 2000-05-05 | Apparatus and method for a programmable security processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003525481A true JP2003525481A (ja) | 2003-08-26 |
Family
ID=22457158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000616507A Pending JP2003525481A (ja) | 1999-05-07 | 2000-05-05 | プログラマブル機密保護プロセッサのための装置及び方法 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1183603A4 (ja) |
| JP (1) | JP2003525481A (ja) |
| KR (1) | KR100717577B1 (ja) |
| AU (1) | AU4992200A (ja) |
| CA (1) | CA2372391A1 (ja) |
| WO (1) | WO2000068791A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142591A (ja) * | 2005-11-15 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 暗号管理方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2432294A1 (en) * | 2001-11-20 | 2003-05-30 | Contentguard Holdings, Inc. | An extensible rights expression processing system |
| KR100447511B1 (ko) * | 2001-12-26 | 2004-09-07 | 한국전자통신연구원 | 역할기반 접근제어 방법 |
| KR100866951B1 (ko) * | 2005-10-28 | 2008-11-05 | 삼성전자주식회사 | 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블프로세서 및 방법 |
| US8931082B2 (en) * | 2012-08-17 | 2015-01-06 | Broadcom Corporation | Multi-security-CPU system |
| US9363508B2 (en) | 2012-09-12 | 2016-06-07 | Broadcom Corporation | Delta QP handling in a high efficiency video decoder |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52119137A (en) * | 1976-03-31 | 1977-10-06 | Mitsubishi Electric Corp | Multi-processor system |
| JPH03500117A (ja) * | 1988-02-01 | 1991-01-10 | モトローラ・インコーポレーテッド | 電子的に再定義可能なアルゴリズムを備えた暗号化方法および装置 |
| WO1997016003A1 (de) * | 1995-10-25 | 1997-05-01 | Siemens Aktiengesellschaft | Sicherheitschip |
| JPH1055135A (ja) * | 1996-08-09 | 1998-02-24 | Fujitsu Ltd | プログラマブルな論理素子／装置を用いた暗号化／復号化装置および方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448698A (en) * | 1993-04-05 | 1995-09-05 | Hewlett-Packard Company | Inter-processor communication system in which messages are stored at locations specified by the sender |
| US5896449A (en) * | 1993-12-02 | 1999-04-20 | Alcatel Usa Sourcing L.P. | Voice enhancement system and method |
| US5682478A (en) * | 1995-01-19 | 1997-10-28 | Microsoft Corporation | Method and apparatus for supporting multiple, simultaneous services over multiple, simultaneous connections between a client and network server |
| US5848231A (en) * | 1996-02-12 | 1998-12-08 | Teitelbaum; Neil | System configuration contingent upon secure input |
| US5907580A (en) * | 1996-06-10 | 1999-05-25 | Morphics Technology, Inc | Method and apparatus for communicating information |
| US6029245A (en) * | 1997-03-25 | 2000-02-22 | International Business Machines Corporation | Dynamic assignment of security parameters to web pages |
| US6026490A (en) * | 1997-08-01 | 2000-02-15 | Motorola, Inc. | Configurable cryptographic processing engine and method |
-
2000
- 2000-05-05 KR KR1020017014234A patent/KR100717577B1/ko not_active IP Right Cessation
- 2000-05-05 WO PCT/US2000/012479 patent/WO2000068791A1/en active IP Right Grant
- 2000-05-05 EP EP00932153A patent/EP1183603A4/en not_active Withdrawn
- 2000-05-05 JP JP2000616507A patent/JP2003525481A/ja active Pending
- 2000-05-05 CA CA002372391A patent/CA2372391A1/en not_active Abandoned
- 2000-05-05 AU AU49922/00A patent/AU4992200A/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52119137A (en) * | 1976-03-31 | 1977-10-06 | Mitsubishi Electric Corp | Multi-processor system |
| JPH03500117A (ja) * | 1988-02-01 | 1991-01-10 | モトローラ・インコーポレーテッド | 電子的に再定義可能なアルゴリズムを備えた暗号化方法および装置 |
| WO1997016003A1 (de) * | 1995-10-25 | 1997-05-01 | Siemens Aktiengesellschaft | Sicherheitschip |
| JPH1055135A (ja) * | 1996-08-09 | 1998-02-24 | Fujitsu Ltd | プログラマブルな論理素子／装置を用いた暗号化／復号化装置および方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142591A (ja) * | 2005-11-15 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 暗号管理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2372391A1 (en) | 2000-11-16 |
| WO2000068791A1 (en) | 2000-11-16 |
| EP1183603A1 (en) | 2002-03-06 |
| AU4992200A (en) | 2000-11-21 |
| KR20020007403A (ko) | 2002-01-26 |
| EP1183603A4 (en) | 2009-01-07 |
| KR100717577B1 (ko) | 2007-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7073069B1 (en) | Apparatus and method for a programmable security processor | |
| JP7398438B2 (ja) | プログラマブルロジックデバイスのためのキープロビジョニングシステム及び方法 | |
| US9594723B2 (en) | Apparatus, system and method for configuration of adaptive integrated circuitry having fixed, application specific computational elements | |
| US7320062B2 (en) | Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements | |
| US7155613B2 (en) | Apparatus, method and system for generating a unique hardware adaptation inseparable from correspondingly unique content | |
| US6754881B2 (en) | Field programmable network processor and method for customizing a network processor | |
| WO2022125714A1 (en) | Multi-chip secure and programmable systems and methods | |
| JP2003525481A (ja) | プログラマブル機密保護プロセッサのための装置及び方法 | |
| US12093937B2 (en) | Selection of validators in decentralized cryptographic network | |
| CN112437924A (zh) | 用于可编程逻辑器件的安全引导系统和方法 | |
| US8646107B1 (en) | Implementing usage limited systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050524 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100708 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101008 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110203 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110428 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110629 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110721 |