JP2003515851A

JP2003515851A - グラフィックプロセッサ中の変換モジュール用の方法、装置および製品

Info

Publication number: JP2003515851A
Application number: JP2001542049A
Authority: JP
Inventors: リンドホルム、ジョン; モイ、サイモン; カーク、デビッド; サベラ、パオロ
Original assignee: エヌヴィディア
Priority date: 1999-12-06
Filing date: 2000-12-05
Publication date: 2003-05-07
Anticipated expiration: 2020-12-05
Also published as: CA2392371A1; DE60041599D1; JP4724346B2; US6734874B2; EP1261939B1; AU1948501A; US7095414B2; ATE423363T1; US6353439B1; WO2001041069A1; EP1261939A4; EP2053560B1; EP2053560A2; US20010017626A1; EP2053560A3; EP2053560A9; US20030112246A1; EP1261939A1

Abstract

(57)【要約】ハードウェア実行グラフィックパイプラインにおけるグラフィック処理中にブレンディング動作を行う方法は、複数のマトリックス、複数の加重値および頂点データをバッファにおいて受取り(1470)、複数の積の和を計算し、各積は頂点データと、マトリックスの１つと、および加重の少なくとも１つとの乗算により計算されたものであり(1472)、付加的な処理のために積の和を出力する(1474)ステップを含んでいる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

本発明は、一般に、グラフィックプロセッサに関し、とくに、グラフィックパ
イプラインシステムの変換モジュールに関する。

【０００２】

【従来の技術】

従来技術を表す図１は、パイプライン方式のグラフィック処理システムを構成
する一般的な従来技術のシステムを示している。このシステムにおいて、データ
ソース10はプリミティブを既定する拡張された頂点のストリームを発生する。こ
れらの頂点は、記憶されるために一時に１つづつ頂点メモリ13によってパイプラ
イングラフィックシステム12に送られる。頂点メモリ13からパイプライングラフ
ィックシステム12中に拡張された頂点が受取られると、頂点は変換モジュール14
によって変換され、ライティングモジュール16によって照明され、さらに、ラス
ター化装置18によるレンダリングのためにクリップされて設定され、それによっ
てレンダリングされたプリミティブを発生し、これが後で表示装置20上に表示さ
れる。

【０００３】動作中、変換モジュール14は、頂点をモデル座標で受取ってこれらの３次元
頂点をそれらのモデル座標から、それらが最終的に表示される２次元ウインドウ
に変換するために使用されることができる。変換を行うために、ビューポート、
ビューマトリックス、ワールドマトリックス、投影マトリックス等の標準的な変
換パラメータが使用されてもよい。

【０００４】同時に、上述したパラメータによって、幾何学的変換により、あるオブジェ
クトに関する別のオブジェクトの位置が表現され、回転され、クリップされ、そ
のサイズが定められると共に、３次元情景において見ている位置、方向および遠
近が変更されることを可能にする。３次元頂点をそれらのモデル座標から、それ
らが表示される２次元ウインドウに変換する座標変換には、典型的に、移行、回
転およびスケーリングの１以上が必要である。

【０００５】従来技術の変換システムは典型的に、変換プロセス中に別々に発生されたス
カラーおよびベクトル値を処理する。たとえば、位置属性、すなわち（Ｘ，Ｙ，
Ｚ，Ｗ）は乗算器および、または加算器のようなベクトル演算子により処理され
、それによってスカラー値をレンダリングしてもよい。スカラー演算子がこのよ
うなスカラー値を処理してもよいが、それは典型的にベクトル演算子によって再
度処理されることはない。グラフィックパイプライン処理中に処理された頂点デ
ータのスカラーおよびベクトル形態の処理を統合しようとする試みは現在まで行
われていない。

【０００６】変換モジュール14によって処理されるさらに別のプロセスはブレンディング
、すなわち“スキニング”である。スキニングとは、オブジェクト間の結合部を
ブレンディングすることによって分割された多角形オブジェクトに現実性を加え
るプロセスのことである。従来技術の図１Ａは、スキニングが行なわれる前およ
び後の１対のオブジェクト22を示している。

【０００７】

【発明が解決しようとする課題】

通常、スキニングプロセスはコンピュータプログラムおよび汎用プロセッサを
使用して行なわれる。したがって、専用回路に関連した利益、すなわち、速度、
効率等を得るためにハードウェア上でスキニングを実施しようと試みられたこと
がない。

【０００８】

【課題を解決するための手段】

変換システムがグラフィック処理するための方法、装置および製品が提供され
る。システムには入力バッファが含まれており、この入力バッファは頂点データ
を頂点属性バッファから受取るためにこれに結合されるように構成されている。
乗算論理装置は、入力バッファの出力に結合された第１の入力を有している。演
算論理装置もまた設けられており、それは乗算論理装置の出力に結合された第１
の入力を有している。演算論理装置の出力にはレジスタ装置の入力が結合されて
いる。

【０００９】反転論理装置もまた設けられており、それは演算論理装置の出力に結合され
た入力を有し、逆数または逆平方根演算を行う。１実施形態において、変換モジ
ュールの反転論理装置においてヌルＷ属性値を処理する方法が提供される。Ｗ属
性がヌルである場合、ゼロによる除算は役に立たない無限大値を発生させるので
、ラスター化装置の設定モジュールがスクリーンスペースにおいてエッジ方程式
を発生できないため、ヌルＷ属性値の処理はとくに重要なものとなる。使用にお
いて、頂点データを受取ると、変換モジュールの反転論理装置は頂点データのＷ
属性の値を識別する。識別されたＷ属性値がヌルである場合、頂点データのＷ属
性に関する除算演算は最小および最大指数にクランプされる。このクランプされ
た値をラスター化装置の設定モジュールがエッジ方程式を発生するために使用す
る。

【００１０】さらに、反転論理装置の出力と乗算論理装置の第２の入力との間に結合され
た変換モジュールが含まれている。使用において、変換モジュールはスカラー頂
点データをベクトル頂点データに変換するように作用する。

【００１１】メモリは乗算論理装置および演算論理装置に結合される。メモリには、頂点
データを処理するために入力バッファ、乗算論理装置、演算論理装置、レジスタ
装置、反転論理装置および変換モジュールと共同して使用される複数の定数およ
び変数が記憶されている。最後に、出力コンバータは演算論理装置の出力に結合
され、処理された頂点データをライティングモジュールに出力するためにこれに
結合されている。

【００１２】本発明の１つの特徴において、変換システムはスカラーおよびベクトル成分
の両方をグラフィック処理中に処理するように構成されることができる。これを
行うために、頂点データはベクトルの形態で受取られ、これの後ベクトル演算が
ベクトル頂点データに関して行われる。演算論理装置および乗算論理装置または
任意の別のタイプのベクトル演算モジュールがこのようなベクトル演算を行って
もよい。

【００１３】次に、ベクトル演算の出力についてスカラー演算が実行され、それによって
頂点データをスカラーの形態でレンダリングしてもよい。反転論理装置または任
意の別のタイプのスカラー演算モジュールがスカラー演算を行ってもよい。この
ようなスカラー頂点データは、その後ベクトル演算を行うためにベクトル頂点デ
ータに変換されてもよい。ベクトル演算を行うためのレジスタはまたベクトル演
算の出力を記憶する。オプションとして、レジスタは、ベクトル演算の出力に基
づいてベクトル頂点データを発生させるマスキング機能を備えていてもよい。

【００１４】本発明のさらに別の特徴において、グラフィックパイプラインにおけるグラ
フィック処理中にブレンディング、すなわち“スキニング”演算のハードウェア
構成を設ける技術が使用されてもよい。パイプラインにおける処理中に、複数の
マトリックスおよびそのマトリックスの１つにそれぞれ対応した複数の加重値が
受取られる。処理されるべき頂点データもまた受取られる。

【００１５】その後、頂点データとマトリックスの１つとそのマトリックスに対応した加
重とを乗算することによって複数の積の和が計算されることができる。その後、
このような積の和は付加的な処理のために出力される。

【００１６】１実施形態において、マトリックスはモデルビューマトリックスを含んでい
てもよく、付加的な処理はライティング動作を含んでいてもよい。この実施形態
では、表示するために合成マトリックスもまた積の和と乗算されてもよい。さら
に、そのマトリックスは逆マトリックスを含んでいてもよく、頂点データは正規
ベクトルを含んでいてもよい。このような場合にもまた、ライティング動作が付
加的な処理に含まれてもよい。

【００１７】

【発明の実施の形態】

本発明のこれらおよび別の利点は、以下の詳細な説明を読み、その図面の種々
の図を検討することによって明らかになるであろう。上記およびその他の特徴および利点は、添付図面を参照とする以下の本発明の
好ましい実施形態の詳細な説明からさらによく理解されるであろう。図１および１Ａは、従来技術を示している。図１Ｂ乃至３２Ｃは、本発明のグ
ラフィックパイプラインシステムを示す。

【００１８】図１Ｂは、本発明の１実施形態の種々のコンポーネントを示すフロー図であ
る。示されているように、本発明は、頂点属性バッファ（ＶＡＢ）50、変換モジ
ュール52、ライティングモジュール54、および設定モジュール57を備えたラスタ
ー化モジュール56を含む４つの主要なモジュールに分けられる。１実施形態にお
いて、上記の各モジュールは、以下においてさらに詳細に説明するように単一の
半導体プラットフォーム上に配置されている。この説明において、単一の半導体
プラットフォームとはただ１つの単一の半導体ベースの集積回路またはチップの
ことである。

【００１９】ＶＡＢ50は位置、垂線、カラー、テクスチャ座標のような複数の頂点属性状
態を収集し、保持するために含まれている。完成された頂点は変換モジュール52
によって処理され、その後ライティングモジュール52に送られる。変換モジュー
ル52は、照明を行うライティングモジュール54に対してベクトル発生する。ライ
ティングモジュール54の出力は、プリミティブを設定する設定モジュールに適し
たスクリーンスペースデータである。その後、ラスター化モジュール56はプリミ
ティブのラスター化を行う。変換およびライティングモジュール52および54は、
コマンドが一度スタートされると常に終了されるように、コマンドレベルでのみ
機能停止することを認識しなければならない。

【００２０】１実施形態において、本発明は、オープン・グラフィック・ライブラリ（商
標名オープンＧＬ）およびＤ３Ｄ（商標名）変換およびライティングパイプライ
ンを少なくとも部分的に使用するハードウェア構造を含んでいる。オープンＧＬ
（商標名）は２−Ｄおよび３−Ｄグラフィックイメージを既定するコンピュータ
業界の標準アプリケーションプログラムインターフェース（ＡＰＩ）である。こ
のオープンＧＬ（商標名）により、アプリケーションは任意のオペレーティング
システムにおいて任意のオープンＧＬ（商標名）に従うグラフィックアダプタを
使用して同じ効果を生成する。オープンＧＬ（商標名）は、１組のコマンドまた
は即時実行機能を特定する。各コマンドは描写アクションを指令するか、あるい
は特別な効果を生じさせる。

【００２１】図２は、本発明の１実施形態によるＶＡＢ50の概略図である。示されている
ように、ＶＡＢ50はコマンドビット200 を送り、一方において頂点の属性を表す
データビット204 とモードビット202 とを記憶する。使用において、ＶＡＢ50は
頂点のデータビット204 を受取り、これを出力する。

【００２２】ＶＡＢ50は、複数の可能な頂点属性状態をデータビット204 により受取り、
記憶するように構成されている。使用において、このようなデータビット204 す
なわち頂点データが受取られ、ＶＡＢ50中に記憶された後、頂点データはＶＡＢ
50からグラフィック処理モジュール、すなわち変換モジュール52に出力される。
さらに、図２Ａを参照としてさらに詳細に後述する他の処理に加えて、頂点デー
タがＶＡＢ50に入力される方法を決定するコマンドビット200 がＶＡＢ50によっ
て送られる。このようなコマンドビット200 はマイクロ制御装置、ＣＰＵ、デー
タソース、またはコマンドビット200 を発生できる任意の他のタイプのソースの
ようなコマンドビットソースから受取られる。

【００２３】さらに、モードビット202 が送られ、このモードビット202 は処理動作の複
数のモードの状態を示す。したがって、モードビット202 は、後続するグラフィ
ック処理モジュール中で頂点データが処理される方法を決定するように適応され
ている。このようなモードビット202 は、マイクロ制御装置、ＣＰＵ、データソ
ース、またはモードビット202 を発生することのできる任意の他のタイプのソー
スのようなコマンドビットソースから受取られる。

【００２４】ＶＡＢ50に関連した種々の機能が専用ハードウェア、ソフトウェアまたは任
意の他のタイプの論理装置によって制御されてもよい。種々の実施形態において
、モードビット202 の６４、１２８、２５６または任意の他の数が使用されても
よい。

【００２５】ＶＡＢ50はまた１２８ビットフォーマットに変換される必要のある６４ビッ
トデータのための収集地点として機能する。ＶＡＢ50の入力は６４ビット／サイ
クルであり、その出力は１２８ビット／サイクルである。別の実施形態において
、ＶＡＢ50は１２８ビットビットデータのための収集地点として機能してもよく
、また、ＶＡＢ50の入力は１２８ビット／サイクルまたは任意の他の組合せであ
ってよい。さらにＶＡＢ50は複数の頂点属性のために確保されたスロットを有し
ており、それらは全てＩＥＥＥ３２ビットフロートである。このようなスロット
の数はユーザの所望に応じて異なってよい。表１は、本発明によって使用される
例示的な頂点属性を示している。

【００２６】表１位置：ｘ，ｙ，ｚ，ｗ拡散カラー：ｒ，ｇ，ｂ，ａ反射カラー：ｒ，ｇ，ｂフォグ：ｆテクスチャ０：ｓ，ｔ，ｒ，ｑテクスチャ１：ｓ，ｔ，ｒ，ｑ垂線：ｎｘ，ｎｙ，ｎｚスキンウエイト：ｗ

【００２７】動作中、ＶＡＢ50は、ｘ，ｙの書込み時にｚ，ｗ対を（０．０，１．０）にデ
フォルトすることが可能となるため、ｚ，ｗデータ対の前にｘ，ｙデータ対が書
込まれるものとして動作する。これはオープンＧＬ（商標名）およびＤ３Ｄ（商
標名）におけるデフォルト成分にとって重要である可能性がある。位置、テクス
チャ０およびテクスチャ１のスロットは第３および第４の成分を（０．０，１．
０）にデフォルトすることを認識しなければならない。さらに、拡散カラースロ
ットは第４の成分を（１．０）にデフォルトし、テクスチャスロットは第２の成
分を（０．０）にデフォルトする。

【００２８】ＶＡＢ50は、データビット204 をアセンブルするために使用されるさらに別
のスロット205 を含んでおり、このデータビット204 は変換モジュール54に送ら
れることができ、あるいはライティングモジュール54から受取られることができ
る。スロット205 におけるデータビット204 は浮動小数点または整数フォーマッ
トであることができる。上述したように、各頂点のデータビット204 は、データ
ビット204 の処理に影響を与えるモードを表すモードビット202 の関連したセッ
トを有している。これらのモードビット202 は、以下さらに詳細に説明する理由
のためにデータビット204 により変換およびライティングモジュール52および54
を通って送られる。

【００２９】１実施形態において、ＶＡＢ50によって受取られる１８の有効なＶＡＢ、変
換およびライティングコマンドが存在することができる。図２Ａは、本発明の１
実施形態によるＶＡＢ50によって受取られることのできる種々のコマンドを示す
チャートである。図２Ａのチャートに示されている全てのロードおよび読出し文
脈コマンドならびにパススルーコマンドは、１２８ビットまでの、またはその他
のサイズの１つのデータワードを転送することを認識しなければならない。

【００３０】図２Ａの各コマンドは、データビット204 の各セットが１つのＶＡＢアドレ
スの高ダブルワードまたは低ダブルワード中に書込まれるか否かを指示する制御
情報を含んでいる可能性がある。さらに、ワードレベルの制御を行う２ビットの
書込みマスクが使用されてもよい。さらに、実行されるべき現在のコマンドに対
するデータビット204 の全てが存在していることを開始（ｌａｕｎｃｈ）ビット
がＶＡＢ制御装置に通知してもよい。

【００３１】各コマンドは関連した機能停止フィールドを有しており、このフィールドに
よってルックアップは、そのコマンドが文脈メモリを読出す読出しコマンドであ
るか、あるいは文脈メモリに書込む書込みコマンドであるかに関する情報を見出
すことが可能になる。現在実行中のコマンドの機能停止フィールドを使用するこ
とによって、新しいコマンドは、矛盾の場合には待機させられ、あるいは進行す
ることを可能にされることができる。

【００３２】動作において、ＶＡＢ50はサイクル当り１２８ビット（または他の任意のサ
イズ）までの１つの入力データワードを受取り、サイクル当り１２８ビット（ま
たは他の任意のサイズ）までの１つのデータワードを出力することができる。ロ
ードコマンドに対して、これは、データをＶＡＢ50中にロードして１２８ビット
のクワド（ｑｕａｄ）ワードを生成するのに２サイクル必要であり、それをドレ
インするために１サイクル必要であることを意味する。ライティングモジュール
54内のスカラーメモリに対して、全クワドワードを累算する必要はなく、これら
は１サイクル／アドレスでロードされることができる。１つの頂点に対して、７
つのＶＡＢスロットをロードするのに１４サイクルまで必要になる可能性があり
、一方それらをドレインするには７サイクルあればよい。しかしながら、実行中
の頂点コマンドを変更する頂点状態を更新するだけでよいことを認識すべきであ
る。これは、ある場合には頂点位置が２サイクルで更新され、一方頂点データを
ドレインするのに７サイクルを要することを意味する。ｘ，ｙ位置の場合には、
たった１サイクルあればよいことを認識しなければならない。

【００３３】図２Ｂは、グラフィック処理中に頂点属性をＶＡＢ50にロードし、ＶＡＢ50
からドレインする１つの方法を示すフローチャートである。最初に、動作210 で
、ＶＡＢ50において頂点属性の少なくとも１つのセットが処理されるために受取
られる。上述したように、頂点属性の各セットは特有で、単一の頂点に対応して
いることができる。

【００３４】使用において、頂点属性は動作212 でＶＡＢ50が受取ったときにその中に記
憶される。さらに、記憶された頂点属性の各セットは変換モジュール52の複数の
入力バッファの対応した１つに転送される。受取られた頂点属性セットはまた、
動作216 で示されているように、受取られた頂点属性が現在ＶＡＢ50中に記憶さ
れている異なったセットの対応した頂点属性を有しているか否かを決定するため
に監視される。

【００３５】決定ブロック217 において記憶されている頂点属性が受取られた頂点属性に
対応していると決定されたとき、動作218 に示されているように、記憶されてい
る頂点属性は変換モジュール52の対応した入力バッファにばらばらな順序で出力
される。記憶されている頂点属性が出力されるとすぐに、対応した入ってきた頂
点属性がＶＡＢ50中にその場所を占有してもよい。しかしながら、対応が全く見
出されない場合、動作219 に示されているように、記憶されている頂点属性の各
セットは規則的な予め定められたシーケンスにしたがって変換モジュール52の対
応した入力バッファに転送されてもよい。

【００３６】記憶されている頂点属性は、それが関連した開始コマンドを有している場合
には、上述した方式で転送されない可能性があることを注意すべきである。さら
に、上記の方法が適切に行われるためにＶＡＢ50の出力の帯域幅は少なくともＶ
ＡＢ50の入力の帯域幅でなければならない。

【００３７】図２Ｃは、図２Ｂの動作を実行するために使用される本発明のアーキテクチ
ャを示す概略図である。示されているように、ＶＡＢ50は書込みデータ端子ＷＤ
と、読出しデータ端子ＲＤと、書込みアドレス端子ＷＡと、および読出しアドレ
ス端子ＲＡとを有している。読出しデータ端子は第１のクロック制御されたバッ
ファ230 に結合され、データビット204 をＶＢＡ50から出力する。

【００３８】第１のマルチプレクサ232 もまた含まれており、これはＶＡＢ50の読出しア
ドレス端子と第２のクロック制御されたバッファ234 とに結合された出力を有し
ている。第１のマルチプレクサ232 の第１の入力はＶＡＢ50の書込みアドレス端
子に結合され、一方第１のマルチプレクサ232 の第２の入力は第２のマルチプレ
クサ236 の出力に結合されている。論理モジュール238 は第１および第２のマル
チプレクサ232 および236 と、ＶＡＢ50の書込みアドレス端子と、第２のクロッ
ク制御されたバッファ234 の出力との間に結合されている。

【００３９】使用において、論理モジュール238 は、入ってきた頂点属性が未決定であり
ＶＡＢ50においてドレインするか否かを決定する作用を行う。１実施形態におい
て、この決定は、頂点属性が未決定であるか否かを示すビットレジスタを監視す
ることより容易に行われることができる。入ってきた頂点属性がこの時点でＶＡ
Ｂ50中に一致したものを有していると決定された場合、論理モジュール238 は、
入ってきた頂点属性がすぐにその場所に記憶されるようにその一致した頂点属性
をドレインするために第１のマルチプレクサ232 を制御する。他方、入ってきた
頂点属性がこの時点でＶＡＢ50中に一致したものを有しないと決定された場合、
論理モジュール238 は、ＶＡＢ50がドレインされ、入ってきた頂点属性が、論理
モジュール238 によって更新される第２のマルチプレクサ236 の入力によって順
次または別のある予め定められた順序でロードされるように、第１のマルチプレ
クサ232 を制御する。

【００４０】その結果、ＶＡＢ50は、新しい入ってきた頂点属性がロードされる前に、多
数の頂点属性をドレインする必要がない。未決定の頂点属性は、可能ならば、対
応したＶＡＢの対応したもの押し出し、それによってそれが進行することを可能
にする。その結果、ＶＡＢ50は任意の順序でドレインすることができる。この能
力がないと、ＶＡＢ50をドレインするのに７サイクルを要し、それをロードする
のに、おそらく、さらに１４サイクル要する。ロードとドレインとを重複させる
ことにより、さらに高い性能が得られる。これは、入力バッファが空であり、Ｖ
ＡＢ50が変換モジュール52の入力バッファ中にドレインできる場合にのみ可能で
あることを認識しなければならない。

【００４１】図３は、本発明の１実施形態によるＶＡＢ50に関連したモードビットを示し
ている。変換／ライティングモード情報は、モードビット202 によりレジスタ中
に記憶される。モードビット202 は、以下において明らかになるように、変換モ
ジュール52およびライティングモジュール54のシーケンサを駆動するために使用
される。各頂点は特有であることが可能である関連したモードビット202 を有し
ており、したがって特有に構成されたプログラムシーケンスを実行することがで
きる。モードビット202 は一般にグラフィックＡＰＩに直接マップすることがで
きるが、それらのあるものは導出されてもよい。

【００４２】１実施形態において、図３のアクティブな光ビット（ＬＩＳ）は隣接してい
てもよい。さらに、パススルービット（ＶＰＡＳ）は、オンにされたときに頂点
データがスケールおよびバイアスと共に通過され、変換もライティングも行われ
ないという点で特有である。ＶＰＡＳが真（ｔｒｕｅ）である場合に使用される
可能なモードビット202 はテクスチャ分割ビット（ＴＤＶ０，１）およびフォグ
ビット（商標名Ｄ３Ｄにおいてフォグ値を抽出するために使用される）である。
したがって、ＶＰＡＳは予め変換されたデータに対して使用され、ＴＤＶ０，１
は商標名Ｄ３Ｄの文脈では円筒状ラップモードを処理するために使用される。

【００４３】図４は、本発明の１実施形態の変換モジュールを示している。示されている
ように、変換モジュール52は６つの入力バッファ400 によってＶＡＢ50に接続さ
れている。１実施形態において、各入力バッファ400 はサイズが７＊１２８ビッ
トである。６つの入力バッファ400 はそれぞれ７つのクワドワードを記憶するこ
とができる。そのような各入力バッファ400 は、パスデータが位置データと重複
されていることを除いて、そのレイアウトがＶＡＢ50と同じである。

【００４４】１実施形態において、入力バッファ400 がロードされた前の段階からデータ
が変化しているか否かを示すように各入力バッファ400 の各属性に対して１つの
ビットが指定されていてもよい。この設計によって、各入力バッファ400 は変化
したデータに関してのみロードされてもよい。

【００４５】変換モジュール52はさらに、ライティングモジュール54中の６つの出力頂点
バッファ402 に接続されている。出力バッファは第１のバッファ404 と、第２の
バッファ406 と、および第３のバッファ408 とを含んでいる。以下から明らかに
なるように、第３のバッファ408 の内容、すなわち位置、テクスチャ座標データ
等はライティングモジュール54では使用されない。しかしながら、第１のバッフ
ァ404 および第２のバッファ406 の両者は光線およびカラーデータをライティン
グモジュール54に入力するために使用される。ライティングモジュールは２つの
読出し入力を処理するように構成されているため、２つのバッファが使用される
。データは読出しコンフリクト等に関する問題を回避するように構成されている
ことを認識すべきである。

【００４６】さらに、変換モジュール52には文脈メモリ410 およびマイクロコードＲＯＭ
メモリ412 が結合されている。変換モジュール52はオブジェクト空間頂点データ
をスクリーン空間に変換して、ライティングモジュール54が必要とするベクトル
を生じさせる作用をする。変換モジュール52はまたスキニング（ｓｋｉｎｎｉｎ
ｇ）およびテクスチャ座標を処理する。１実施形態において、変換モジュール52
は平行して４つのフロートを処理する１２８ビット設計であってもよく、４項ド
ット積を行うために最適化されていてもよい。

【００４７】図４Ａは、変換モジュール52中で多数のスレッドを実行する本発明の１実施
形態による方法を示すフローチャートである。動作において、変換モジュール52
はインターリーブすることにより３つの頂点を平行して処理することができる。
したがって、書込みおよびそれに後いて文脈メモリ410 からの読出しのようなコ
マンドの間に機能停止状況が生じなければ、３つのコマンドが同時に平行して実
行されることができる。３つの実行スレッドは互いに独立しており、任意コマン
ドであることができる。これは、全ての頂点が特有の対応したモードビット202
を含んでいるためである。

【００４８】図４Ａに示されているように、多数のスレッドを実行する方法は、動作420
において実行されるべき現在のスレッドを決定することを含んでいる。この決定
は、グラフィック処理モジュールがある動作の終了に必要とするサイクルの数を
識別して、そのサイクルを追跡することにより行われることができる。サイクル
を追跡することによって、各スレッドはあるサイクルに割当てられ、それによっ
て現在のサイクルに基づいて現在のスレッドを決定することができる。しかしな
がら、このような決定は、効果的であると思われる任意の所望の方式で行われて
もよいことを認識しなければならない。

【００４９】次に動作422 において、現在のサイクル中に実行されるべきスレッドに関連
した命令が、対応したプログラムカウンタ番号を使用して検索される。その後、
この命令は動作424 においてグラフィック処理モジュールに関して実行される。

【００５０】１使用例において、この方法は、最初に、第１のプログラムカウンタによっ
て第１の命令またはコードセグメントにアクセスすることを含む。上述のように
、このようなプログラムカウンタは第１の実行スレッドと関連している。次に、
第１のコードセグメントがグラフィック処理モジュールにおいて実行される。す
ぐに明らかになるように、このようなグラフィック処理モジュールは加算器、乗
算器または任意の他の機能装置あるいはその組合せの形態をとることができる。

【００５１】グラフィック処理モジュールは実行を完了するために２以上のクロックサイ
クルを必要とするため、第１のコードセグメントの実行後１クロックサイクル経
過してすぐに第２のコードセグメントが第２のプログラムカウンタによってアク
セスされてもよい。第２のプログラムカウンタは第２の実行スレッドと関連して
おり、各実行スレッドが特有の頂点を処理する。

【００５２】その後、第２のコードセグメントは、グラフィック処理モジュール中での第
１のコードセグメントの実行の終了前に、グラフィック処理モジュールにおいて
実行を開始してもよい。使用において、グラフィック処理モジュールは出力を発
生するために全てのスレッドのそれぞれに対して予め定められた数のサイクルを
必要とする。したがって、全ての予め定められた数のサイクルのそれぞれに対し
てこの例の種々のステップが反復されてもよい。

【００５３】この技術は、従来技術より優れた多くの利点を提供する。もちろん、本発明
の機能装置はさらに効率的に使用される。さらに、多数スレッド方式が使用され
ると仮定された場合、統御コードがより効率的に書込まれることができる。

【００５４】たとえば、答えを出力するのに３クロックサイクルを必要とする乗算器がグ
ラフィック処理モジュールに含まれている場合、ａ＝ｂ＊ｃおよびｄ＝ｅ＊ａの
ような後続する動作の間に２つの無動作コマンドを含むことが必要となる。その
理由は、３クロックサイクル後まで“ａ”が利用できないためである。しかしな
がら、この実施形態では、コードがａ＝ｂ＊ｃの直後にｄ＝ｅ＊ａを呼出すだけ
でもよい。それは、このようなコードは３クロックサイクルごとに１回呼出され
る３つの実行スレッドの１つとして実行されると仮定されることができるからで
ある。

【００５５】図４Ｂは、図４Ａの方法が行われる手順を示すフロー図である。示されてい
るように、各実行スレッドは、命令メモリ452 において命令またはコードセグメ
ントにアクセスするために使用される関連したプログラムカウンタ450 を有して
いる。その後、このような命令は加算器456 、乗算器454 および、または反転論
理装置またはレジスタ459 のようなグラフィック処理モジュールを動作するため
に使用されてもよい。

【００５６】上記の処理モジュールの２以上のものがタンデム方式で使用される状況に適
応させるために、グラフィック処理モジュール間において１以上のコードセグメ
ント遅延素子457 が使用される。３スレッドフレームワークが使用される場合、
３クロックサイクルコードセグメント遅延素子457 が使用される。１実施形態に
おいて、加算命令が乗算命令に後続した場合に、コードセグメント遅延素子457
が使用される。このような場合、乗算器456 が出力を発生するために十分な時間
が確実に経過するように、乗算命令の実行後３クロックサイクル経過するまで加
算命令は実行されない。

【００５７】各命令の実行後、現在の実行スレッドのプログラムカウンタ450 が更新され
、次の実行スレッドのプログラムカウンタが関連した命令にアクセスするために
ラウンドロビンシーケンスでモジュール458 により呼出される。プログラムカウ
ンタは、インクリメント、ジャンプ、呼出および復帰、テーブルジャンプ、およ
び、またはディスパッチを含む任意の方式で使用されることができるが、それに
限定されないことを認識しなければならない。ディスパッチとは、受取られたパ
ラメータに基づいてコードセグメント実行の開始地点を決定することである。さ
らに、この多数スレッド実行フレームワークに関連した原理は、本発明のグラフ
ィック処理パイプラインのライティングモジュール54にも適用可能であることを
認識することが重要である。

【００５８】３スレッドフレームワークが使用される場合、任意のある時間に各スレッド
が１つの入力バッファおよび１つの出力バッファに割当てられる。これによって
、３つのコマンドを処理しながら、さらに３つのコマンドをデータと共にロード
することが可能になる。入力バッファおよび出力バッファは、以下において図２
７および２８を参照として説明する方式によりラウンドロビンシーケンスで割当
てられる。

【００５９】したがって、実行スレッドは時間的および機能的にインターリーブされる。
これは、各機能装置が３つのステージにパイプラインされ、各スレッドがいつで
も１つのステージを占有していることを意味する。１実施形態において、３つの
スレッドは常に同じシーケンスで実行するように、すなわち０、１、３に設定さ
れてもよい。概念上、スレッドはｔ＝クロックモジュロ３において機能装置に入
力される。機能装置が動作し始めると、結果を出力するのに３サイクルを要し（
６サイクルを必要とするＩＬＵを除いて）、その時同じスレッドは再びアクティ
ブである。

【００６０】図５は、本発明の１実施形態による図４の変換モジュール52の機能装置を示
している。示されているように、頂点データを受取るためにＶＡＢ50に結合する
ように構成された入力バッファ400 が含まれている。

【００６１】メモリ論理装置（ＭＬＵ）500 は、入力バッファ400 の出力に結合された第
１の入力を有している。オプションとして、ＭＬＵ500 の出力は、その第１の入
力に結合されたフィードバックループ502 を有していてもよい。

【００６２】演算論理装置（ＡＬＵ）504 もまた設けられており、このＡＬＵの第１の入
力はＭＬＵ500 の出力に結合されている。ＡＬＵ504 の出力はさらに、その第２
の入力に接続されたフィードバックループ506 を有している。このようなフィー
ドバックループ502 はさらに、それに結合された遅延素子508 を有していてもよ
い。ＡＬＵ504 の出力には、レジスタ装置510 の入力が結合されている。レジス
タ装置510 の出力は、ＭＬＵ500 の第１および第２の入力に結合されていること
を認識しなければならない。

【００６３】反転論理装置（ＩＬＵ）512 が設けられており、このＩＬＵ512 は、逆数ま
たは逆平方根演算を行うためにＡＬＵ504 の出力に結合された入力を含んでいる
。別の実施形態において、ＩＬＵ512 はレジスタ装置510 の出力に結合された入
力を含んでいてもよい。

【００６４】さらに、変換またはスメアリング（ｓｍｅａｒｉｎｇ）モジュール514 が含
まれており、このモジュール514 はＩＬＵ512 の出力とＭＬＵ500 の第２の入力
との間に結合されている。使用において、この変換モジュール514 はスカラー頂
点データをベクトル頂点データに変換するように機能する。これはスカラーデー
タをベクトルと乗算して、乗算器および、または加算器が処理するベクトル演算
子にすることによって行なわれる。たとえば、スカラーＡは、変換後、ベクトル
（Ａ，Ａ，Ａ，Ａ）になってもよい。別の実施形態では、スメアリングモジュー
ル514 はＭＬＵ500 と関連したマルチプレクサまたは本発明の任意の他のコンポ
ーネント中に含まれていてもよい。オプションとして、レジスタ516 はＩＬＵ51
2 の出力と変換装置514 の入力との間に結合されていてもよい。さらに、このよ
うなレジスタ516 はスレッド（ｔｈｒｅａｄ）されてもよい。

【００６５】メモリ410 は、ＭＬＵ500 の第２の入力とＡＬＵ504 の出力とに結合されて
いる。とくに、メモリ410 はＭＬＵ500 の第２の入力に結合された読出し端子を
有している。さらに、メモリ410 はＡＬＵ504 の出力に結合された書込み端子を
有している。

【００６６】メモリ410 は、頂点データを処理するために入力バッファ400 、ＭＬＵ500
、ＡＬＵ504 、レジスタ装置510 、ＩＬＵ512 および変換モジュール514 と共に
使用されるために複数の定数および変数が記憶されている。このような処理には
、オブジェクト空間頂点データをスクリーン空間頂点データに変換し、ベクトル
を発生すること等が含まれる。

【００６７】最後に、出力コンバータ518 はＡＬＵ504 の出力に結合されている。出力コ
ンバータ518 は、処理された頂点データがこれに出力されるように出力バッファ
を介してライティングモジュール54に結合されている。ＩＬＵを除く全てのデー
タ通路は１２８ビット幅であるように設計されてもよく、あるいは別のデータ通
路幅が使用されてもよい。

【００６８】図６は、本発明の１実施形態による図５の変換モジュール52のＭＬＵ500 の
概略図である。示されているように、変換モジュール52のＭＬＵ500 は、並列に
結合された４つの乗算器600 を含んでいる。

【００６９】変換モジュール52のＭＬＵ500 は、３つの異なった方式で２つの４成分ベク
トルを乗算するか、あるいは１つの４成分ベクトルをパス（ｐａｓｓ）すること
ができる。ＭＬＵ500 は、多重演算を行うことができる。表２は、変換モジュー
ル52のＭＬＵ500 に関連したこのような演算を示している。

【００７０】表２

【数１】

【００７１】表３には、可能なＡおよびＢ入力が示されている。

【００７２】表３ＭＡＭＭＬＵＭＡＶ入力バッファＭＡＲＲＬＵ（ＭＢＲと共有された）ＭＢＩＩＬＵＭＢＣ文脈メモリＭＢＲＲＬＵ（ＭＡＲと共有された）

【００７３】表４は、クロス乗積に対して使用されることのできる回転オプションを示して
いる。

【００７４】表４ＭＲＮＯＮＥ変更なしＭＲＡＬＢＲ A[XYZ]ベクトルを左に、B[XYZ]ベクトルを右に回転するＭＲＡＲＢＬ A[XYZ]ベクトルを右に、B[XYZ]ベクトルを左に回転する

【００７５】図７は、本発明の１実施形態による図５の変換モジュール52のＡＬＵ504 の概
略図である。示されているように、変換モジュール52のＡＬＵ504 は、並列／直
列に結合された３つの加算器700 を含んでいる。使用において、変換モジュール
52のＡＬＵ504 は２つの３成分ベクトルを加算し、１つの４成分ベクトルをパス
し、あるいはベクトル成分を出力を横切ってスメア（ｓｍｅａｒ）することがで
きる。表５は、変換モジュール52のＡＬＵ504 が行うことのできる種々の演算を
示している。

【００７６】表５

【数２】

【００７７】表６は、変換モジュール52のＡＬＵ504 のＡおよびＢ入力を示している。

【００７８】表６ＡＡＡＡＬＵ（１つの命令遅延）ＡＡＣ文脈メモリＡＢＭＭＬＵ無変更、Ｂの否定、Ａの否定を行なうことによりＡおよびＢ入力の符号ビット
を修正することもまた可能であり、ここでＡ，Ｂは絶対値である。ＡＬＵ504 が
スカラー頂点データを出力した場合、このスカラー頂点データは、各出力がスカ
ラー頂点データを表しているという意味で出力を横切ってスメアされていること
を認識しなければならない。ＭＬＵ500 およびＡＬＵ504 のパス制御信号のそれ
ぞれが演算中全ての特殊値処理をディスエーブルすることができる。

【００７９】図８は、本発明の１実施形態による図５の変換モジュール52のベクトルレジ
スタファイル510 の概略図である。示されているように、ベクトルレジスタファ
イル510 は４組のレジスタ800 を含んでおり、各レジスタ800 は対応したマルチ
プレクサ802 の第１の入力に結合された出力と、対応したマルチプレクサ802 の
第２の入力に結合された入力とを有している。

【００８０】本発明の１実施形態において、ベクトルレジスタファイル510 はスレッドさ
れている。すなわち、ベクトルレジスタファイル510 の３つのコピーが存在し、
各スレッドがそれ自身のコピーを有している。１実施形態では、各コピーは８つ
のレジスタを含んでおり、その各レジスタはサイズが１２８ビットであり、４つ
のフロートを記憶することができる。ベクトルレジスタファイル510 はＡＬＵ50
4 から書込まれ、その出力はＭＬＵ500 にフィードバックされる。ベクトルレジ
スタファイル510 はサイクル当り１回の書込みおよび１回の読出しを行なう。

【００８１】動作において、各レジスタコンポーネントへの書込み動作を個々にマスクす
ることもできる。ベクトルレジスタファイル510 は、書込みアドレスが読出しア
ドレスと同じである場合、入力から出力へのバイパス路511 によってゼロレイテ
ンシーを示す。この場合、マスクされていないコンポーネントはレジスタから取
出され、マスクされたコンポーネントはバイパスされる。このように、ベクトル
レジスタファイル510 はコンポーネント単位でベクトルを生成し、あるいはＡＬ
ＵＳＭＲ演算（表５参照）と共にベクトル成分の順序を変更することに対して
非常に有用である。一時的な結果はまたベクトルレジスタファイル510 中に記憶
されることができる。

【００８２】図９は、本発明の１実施形態による図５の変換モジュール52のＩＬＵ512 の
概略図である。示されているように、変換モジュール52のＩＬＵ512 は浮動小数
点の逆数（１／Ｄ）および逆平方根（１／Ｄ＾（１／２））を発生することがで
きる。このような演算を行なうために、２つの反復処理のいずれか一方が小数部
に関して実行されてもよい。このような処理は任意の所望の専用ハードウェアに
より実行されてもよく、以下に示されている：逆数（１／Ｄ）逆平方根（１／Ｄ＾（１／２））ｘ_n+1＝ｘ_n(2−ｘ_n*D) ｘ_n+1＝(1/2)*ｘ_n(3−ｘ_n ²*D) （１）ｘ_n（速度）に対する表検索ｘ_n（速度）に対する表検索ｘ_n ｘ_n＊ｘ_n （２）第１回目の反復：乗算−加算第１回目の反復：乗算−加算２−ｘ_n＊Ｄ３−ｘ_n ²＊Ｄ（３）第１回目の反復：乗算第１回目の反復：乗算ｘ_n（２−ｘ_n＊Ｄ）（１／２）＊ｘ_n（３−ｘ_n ²＊Ｄ）（４）第２回目の反復：演算なし第２回目の反復：２乗ｘ_n＋１をパスｘ_n+1 ² （５）第２回目の反復：乗算−加算第２回目の反復：乗算−加算２−ｘ_n+1＊Ｄ３−ｘ_n+1 ²＊Ｄ（６）第２回目の反復：乗算第２回目の反復：乗算ｘ_n+1（２−ｘ_n+1＊Ｄ）（１／２）＊ｘ_n+1（３−ｘ_n+1 ²＊Ｄ）示されているように、２つの処理は類似しており、簡単な設計を行なっても差
しつかえない。この反復は、しきい値精度が満足されるまで繰り返されることを
認識しなければならない。

【００８３】動作において、ＩＬＵ512 は逆数演算および逆平方根演算を含む２つの基本
的な演算を行なう。他の装置とは異なり、それは出力を発生するために６サイク
ルを必要とする。その入力はスカラーであり、したがって出力もそうである。前
述したように、ＩＬＵ512 の出力におけるスレッド保持レジスタ516 は、有効な
結果が発生される次の回まで結果をラッチするように当てにされている。さらに
、スカラー出力は、ＭＬＵ500 に供給される前にベクトルにスメアされる。反転
装置512 は、約２２小数部ビット範囲内までの正確なＩＥＥＥ（米国電気電子技
術者協会）出力を発生するために検索表および２つのパスＮｅｗｔｏｎ−Ｒａｐ
ｈｓｏｎ反復を使用する。表７は、変換モジュール52のＩＬＵ512 によって行な
われることのできる種々の演算を示している。

【００８４】表７ＣＩＬＵＩＮＶｏ＝１．０／ａＣＩＬＵＩＳＱｏ＝１．０／ｓｑｒｔ（ａ）ＣＩＬＵＣＩＮＶｏ＝１．０／ａ（レンジクランプにより）ＣＩＬＵＮＯＰ出力なし表７の上述したレンジクランプ反転演算は、クリッピング演算がラスター化モ
ジュール56により処理されることを可能にするために使用されてもよい。座標は
スクリーン空間に直接変換され、これは、均質のクリップスペースがほぼ０．０
である場合に問題を結果的に生じさせる可能性が高い。各除算において１．０／
０．０による乗算を回避するために、１／ｗ計算が最小および最大ベキ指数にク
ランプされる。

【００８５】使用において、図５に示されている文脈メモリ410 は、クワドワードだけを
使用して読出しおよび書込みを行なう。このメモリはＭＬＵ500 またはＡＬＵ50
4 によって各サイクルごとに読出されることができ、ＡＬＵ504 によって書込ま
れることができる。メモリ読出しはサイクル当り１度だけ可能である。読出しが
必要である場合には、それは命令の開始時に行なわれ、それから３サイクル後に
ＡＬＵ504 にパイプラインされる。文脈メモリ410 は必ずしもスレッドされなく
てよい。

【００８６】図１０は、本発明の１実施形態による図５の変換モジュール52の出力コンバ
ータ518 の出力アドレスのチャートである。出力コンバータ518 は出力を適切な
目的地に導き、データのビット精度を変更し、性能を増加させるためにあるデー
タ撹拌（ｓｗｉｚｚｌｉｎｇ）を行なうことができる。ライティングモジュール
54に送られる予定である全てのデータは、Ｓ１Ｅ８Ｍ１３として編成された２２
ビット浮動小数点フォーマット（１符号、８ベキ指数、１３小数部ビット）に丸
められる。ライティングモジュール54における図４に示されているような目的地
バッファ402 はスレッドされる。

【００８７】データ撹拌は、ベクトルを発生しているときに有用である。このような技術
により、ベクトルを生成する場合に損失を生じずに距離ベクトル（１，ｄ，ｄ＊
ｄ）を発生することが可能となる。距離ベクトルはフォグ、地点パラメータおよ
び照明減衰に対して使用される。これは、アイベクトルおよび照明方向ベクトル
により行なわれる。表８は、このようなベクトルに関連した種々の演算を示して
いる。以下の表において、ベクトルを２乗するとはｄ²＝ｄｏｔ［（ｘ，ｙ，ｚ
），（ｘ，ｙ，ｚ）］であるｄ²を（ｘ，ｙ，ｚ）のｗコンポーネント中に記憶
することを指していることを認識しなければならない。

【００８８】表８（１）ベクトルを２乗する（ｘ，ｙ，ｚ，ｄ＊ｄ）（ｄ＊ｄをＶＢＵＦに出力
し、１．０をＶＢＵＦに出力する）（２）ｄ＊ｄの逆平方根を発生する（１／ｄ）（３）ベクトルを正規化する（ｘ／ｄ，ｙ／ｄ，ｚ／ｄ，ｄ）（ｘ／ｄ，ｙ／
ｄ，ｚ／ｄをＷＢＵＦに出力し、ｄをＶＢＵＦに出力する）本発明において行なわれた数学的計算は常にＩＥＥＥ方式に従ったものである
必要はないことを認識しなければならない。たとえば、任意の数により乗算され
た“０”は“０”をレンダリングすると仮定されることができる。これは、ｄ＝
０であるｄ＝ｄ²＊１／（ｄ²）^1/2のような式を処理する場合にとくに有用で
ある。上記の仮定を行わないと、このような式はエラーを生じ、したがって関連
した計算を行なうときに問題が発生する。

【００８９】図１１は、本発明の１実施形態による図５の変換モジュール52のマイクロコ
ード編成を示す図である。変換モジュールのマイクロコードは、４４ビットの総
帯域幅を形成する１５のフィールドに構成されてもよい。フィールドは、装置の
データフローを一致させるために遅延されてもよい。ＭＬＵ500 の演算はゼロの
遅延で実行される。ＡＬＵ演算は１の遅延で実行され、ＲＬＵの出力演算は２の
遅延で実行される。各遅延は３サイクルと等価である。

【００９０】図１２は、本発明の１実施形態による図５の変換モジュール52のシーケンサ1
200の概略図である。図１２に示されているように、変換モジュール52のシーケ
ンサ1200は、処理動作の複数のモードの状態を示すモードビットをＶＡＢ50から
受取るように構成されたバッファ1202を含んでいる。

【００９１】メモリ412 もまた含まれており、このメモリ412 は、モードの状態にしたが
って処理動作を行なうようにそれぞれ構成されたコードセグメントを記憶するこ
とができる。シーケンシングモジュール1206はメモリ412 と制御ベクトルモジュ
ール1205との間に結合されており、この制御ベクトルモジュール1205はバッファ
1202に結合され、モードビット202 から得られた制御ベクトルに基づいてメモリ
412 中の複数のアドレスを識別する。シーケンシングモジュール1206はさらに、
データを出力バッファ1207に転送するように変換モジュール52を動作するために
使用されることのできるコードセグメントを検索するためにメモリ412 中のアド
レスにアクセスするように構成されている。

【００９２】図１３は、図１２の変換モジュール52のシーケンサ1200の使用に関連した種
々の動作を詳細に示すフローチャートである。示されているように、シーケンサ
1200は、変換またはライティング動作におけるグラフィック処理をシーケンス化
するように構成されている。動作1320において、処理動作の複数のモードの状態
を示すモードビット202 が最初に受取られる。１実施形態において、モードビッ
ト202 はソフトウェア駆動装置から受取られてもよい。

【００９３】その後、動作1322において、メモリ中の複数のアドレスがモードビット202
に基づいて識別される。その後、動作1324において、そのモードの状態にしたが
って処理動作を行なうようにそれぞれ構成されたコードセグメントを検索するた
めに、メモリ中のこのようなアドレスがアクセスされる。続いて、動作1326に示
されているように、頂点データを処理するために変換またはライティングモジュ
ールによりコードセグメントが実行される。

【００９４】図１４は、図１２の変換モジュール52のシーケンサ1200のシーケンシングモ
ジュール1206の動作を詳細に示すフロー図である。示されているように、複数の
モードレジスタ1430はそれぞれ、単一の頂点に対応するモードビット202 の特有
のセットを含んでいる。モードレジスタ1430は、図４Ａおよび４Ｂを参照として
上述した方式での多数の実行スレッドの実行を可能にするためにラウンドロビン
シーケンスでポールされることを認識すべきである。

【００９５】現在の実行スレッドが選択されると、モードビット202 の対応したグループ
は動作1432でデコードされる。動作1432においてモードビット202 がデコードさ
れると、対応した頂点データを処理する特定のコードセグメントがＲＯＭ1404に
おいてアクセスされたか否かをそれぞれ示す複数のビットを含む制御ベクトルが
供給される。

【００９６】コードセグメントがＲＯＭ1404でアクセスされ実行されるべきであるか否か
を決定するとき、ポインタ動作1436は現在のスレッドポインタをインクリメント
して、次の実行スレッドを開始し、それによって類似の動作を継続するように第
２のグループモードビット202 を獲得する。これはラウンドロビンシーケンスで
各スレッドに対して継続される。

【００９７】制御ベクトルが一度、モードビット202 の特定のグループに対して形成され
ると、優先度エンコーダ動作1438は次の“１”またはエネーブルされた制御ベク
トルのビットを決定し、識別する。このようなビットが発見されると、優先度エ
ンコーダ動作1438は実行のために、制御ベクトルのエネーブルビットに対応する
アドレスをＲＯＭ1404中に生成する。

【００９８】残りのスレッドを処理した後、およびモードビットがデコードされ、制御ベ
クトルが再度有効になった後、モードビット202 の最初のグループに戻るとき、
マスキング動作1434は先の“１”または前に識別されたエネーブルされたビット
をマスクするために使用される。これはマスク動作1434後に全ての残りのビット
の解析を可能にする。

【００９９】前述のプロセスは以下の表を使用して示されている。表９はサブジェクト頂
点データについて実行される複数の式を示している。表９

【数３】

【０１００】示されているように、反転演算に加えて加算される積には４つの可能性が存在
する（ａ，ｂ＊ｃ，ｄ＊ｅ，ｆおよび１／ｘ）。次に、モードフィールドが規定
される。表１０はモードフィールドの対、ｍｏｄｅ．ｙとｍｏｄｅ．ｚを示し、
それぞれ表９の演算の予め定められたセットに割当てられている。

【０１０１】表１０

【数４】

【０１０２】その後、各演算は関連するアドレスと共にメモリに位置付けされる。表１１は
関連する演算をそれぞれ有する複数のメモリアドレスを示している。また制御ベ
クトル定義のセットも示されている。

【０１０３】表１１

【数５】

【０１０４】表１２は１例の実行を示している。

【０１０５】表１２Ｒ＝ａ＋ｄ＊ｅは以下に対応する：ｍｏｄｅ．ｙ＝１；ｍｏｄｅ．ｚ＝０；これは以下の制御ベクトルを与える：ｃｖ［０］＝１；ｃｖ［１］＝０；ｃｖ［２］＝１；ｃｖ［３］＝０；ｃｖ［４］＝０；実行第１のサイクル：ｃｖ［０］はＴＲＵＥであるので、ＲＯＭ［０］を実行制御ベクトルにさらに多くのＴＲＵＥ値が存在するので、プログラムを終了しない第２のサイクル：ｃｖ［１］はＦＡＬＳＥであるので、観察し続けるｃｖ［２］はＴＲＵＥであるので、ＲＯＭ［２］を実行制御ベクトルにはＴＲＵＥ値がもはや存在しないので、プログラムを終了する。

【０１０６】このようにして、変換モジュール52のシーケンサ1200はスレッドされたモー
ドビット202 から得られるスレッドされた制御ベクトルをステップし、対応する
制御ベクトルビットが“ＴＲＵＥ”に設定されるあらゆるＲＯＭアドレスを実行
する。制御ベクトルはＲＯＭと同一の長さを有する。シーケンサ1200は１つの“
１”のレート、または予め定められたサイクル数毎にエネーブルされたビットで
任意の制御ベクトルをステップできる。モードビット202 を使用しないコマンド
はその簡潔性のためにオンザフライマイクロコードにより実行される。

【０１０７】このような状態をモードビット202 の特有のストリングにより表示すること
によって、種々の動作の状態を決定するためにグラフィック処理ハードウェアの
複数のイフ−ゼン（ｉｆ−ｔｈｅｎ）節を実行することは必要ではない。改良さ
れた性能はそれによって与えられる。概念的に、これはプログラム言語のイフ節
がシーケンサ1200へ移動するかのようであり、シーケンサ1200はモードビット20
2 により示されるように“ＦＡＬＳＥ”状態で即時に命令をスキップする。

【０１０８】前述したように、コードセグメントはＲＯＭに記憶され、これはモードビッ
トにより識別される動作の種々の状態を処理することができる。１実施形態では
、別々のコードセグメントはモードビットにより示される各動作を処理するため
に検索される。その代りとして、１つの包括性コードセグメントは可能であるそ
れぞれまたは幾つかの動作の組合わせを処理するために書込まれてもよい。しか
しながら、各動作の組合わせでこのような大きいコードセグメントを生成するこ
とは付加的なコードスペースを必要とし、それ故、普通に使用される動作の組合
わせだけでコードセグメントをモジュール化することが有効であることに注意す
る。

【０１０９】モードビット202 は一度頂点が実行を開始すると変化しないので、制御ベク
トルの生成はシーケンサに入る前に１つの頂点毎に１度実行されさえすればよい
。しかしながら、これについての例外が動作が反復されるライティングのような
幾つかのケースで生じる。最後の頂点命令が発見されるとき、シーケンス信号の
終了（ＥＯＳ）が表明される。これは入力および出力バッファの状態を変更し、
図２８Ａと２８Ｂを参照して説明した方法で次のコマンドの開始を可能にするた
めに使用される。ＥＯＳ信号は命令が処理される方法と類似の目的地バッファを
解除するために遅延されるパイプラインであることに注意する。図４Ｂを参照す
る。

【０１１０】図１４Ａはグラフィック処理中のスカラーおよびベクトル頂点データの管理
を一体化するために使用される本発明の種々の機能コンポーネントを示したフロ
ー図である。示されているように、１つの機能アスペクト1440はベクトル頂点デ
ータを処理モジュール、即ち加算器、乗算器等へ入力し、ベクトル頂点データを
出力することを含んでいる。別の機能アスペクト1442では、ベクトル頂点データ
はベクトル処理モジュール、即ち加算器、乗算器等により処理され、これは再度
ベクトル頂点データへ変換されるかスメアされるスカラー頂点データを出力する
。

【０１１１】さらに別の機能アスペクト1444では、ベクトル頂点データはマスクされ、そ
れによってスカラー頂点データに変換され、その後、これはベクトル頂点データ
を生成する目的で、メモリ、即ちレジスタ論理装置中に記憶される。さらに別の
機能アスペクト1446では、スカラー頂点データはベクトル処理モジュール、即ち
加算器、乗算器等により抽出され、これはスカラー処理モジュール、即ち反転論
理装置により処理され、スカラー頂点データをレンダリングする。このスカラー
頂点データは再度ベクトル頂点データに変換される。

【０１１２】図１４Ｂは図５の変換モジュール52に対応している図１４Ａに示されている
本発明の機能コンポーネントの１つの可能な組合せ1451を示すフロー図である。
機能アスペクト1444および1446は図４Ｂを参照して前述した方法と類似の方法で
関連する遅延を有することに注意すべきである。図１４Ｃは図１４Ａに示されて
いる本発明の機能コンポーネントの別の可能な組合せ1453を示すフロー図である
。

【０１１３】マルチプレクサは図１４Ａ−１４Ｃの機能モジュール中のベクトル頂点デー
タからスカラー頂点データを抽出する。このようなマルチプレクサは種々の機能
モジュールによる処理前に必要とされる任意のデータのスウィズリングに対して
も応答可能である。１実施形態では、マルチプレクサはベクトルの頂点データを
通過し回転することができ、他の処理用のＡＬＵ等の他のグラフィック処理モジ
ュールに依存する。さらに別の実施形態では、マルチプレクサはペナルティなし
で独立して属性を任意選択的に再配置することができる。

【０１１４】図１４Ｄは特定用途向け集積回路（ＡＳＩＣ）のようなハードウェア構造に
よりグラフィックパイプラインにおけるグラフィック処理中に変換システムがブ
レンディングまたはスキン動作を行うように構成されている方法を示している。
パイプラインでの処理中に、動作1470では、複数のマトリックス、それぞれ１つ
のマトリックスに対応する複数の加重値および頂点データが受信される。付加的
なマトリックスのセットは正規の頂点データで必要とされる可能性があることに
注意すべきである。

【０１１５】続いて、動作1472では、複数の積の和がその後計算され、各積は頂点データ
と、１つのマトリックスと、そのマトリックスに対応する加重との乗算により計
算される。このような積の和はその後、さらに処理を行うために動作1474で出力
される。

【０１１６】要約すると、以下の積の和が計算される。式＃１ｉ＝１…ｘに対してｖ' ＝Σｗ_i＊Ｍ_i＊ｖここでｖ＝入力された頂点データ、ｗ＝加重値、Ｍ＝マトリックス、ｘ＝マトリックスの数、ｖ' ＝処理されるモジュールへ出力される頂点データ式＃２ｉ＝１…ｘに対してｎ' ＝Σｗ_i＊Ｉ_i＊ｎここでｎ＝入力された頂点データ（正規ベクトル）、ｗ＝加重値、Ｉ＝反転マトリックス（逆転置マトリックス）、ｘ＝反転マトリックスの数、ｎ' ＝処理モジュールへ出力される頂点データ（正規ベクトル）式＃３Ｖ_s＝［Ｏ_x，Ｏ_y，Ｏ_z，φ］' ＋１／（ｖ" _we）＊［（ｖ" _x），（ｖ" _y）（ｖ" _z），１］' ここでｖ" ＝Ｃ＊ｖ' 、ｖ' ＝式＃１からの積の和、Ｃ＝［Ｓ_x，Ｓ_y，Ｓ_z，１］' ＊ＰＰ＝投影マトリックス、ｖ_s＝表示目的のスクリーンベクトル、Ｏ＝ビューポートオフセット、Ｓ＝ビューポートスケール

【０１１７】前述した加重ｗ_iを表す方法が多数存在することに注意すべきである。例えば
式＃１と＃２では、ｉ＝１…（ｘ−１）ではｗ_x（ｗ_i、ここではｉ＝ｘ）は式
１−Σｗ_iにより計算されることが言われている。このようにして加重ｗ_iを表
すことにより、全ての加重ｗが１に合計されることが確実にされる。

【０１１８】１実施形態では、マトリックスはモデルビューマトリックス（Ｍ）を含み、
積の和（ｖ' ）はライティング動作によりさらに処理されるために出力される（
式１参照）。この積の和（ｖ' ）はまた合成マトリックス（Ｃ）の使用によって
表示目的で別の積の和（ｖ_s）を生成するためにも使用される（式３参照）。マ
トリックスは反転マトリックス（Ｉ）を含み、頂点データは正規ベクトルデータ
（ｎ）を含む。このようなケースでは、付加的な処理はライティング動作を含む
（式＃２参照）。

【０１１９】図１５は本発明の１実施形態によるライティングモジュール54の概略図であ
る。示されているように、ライティングモジュール54は変換モジュール52が頂点
データを出力するバッファ402 を含んでいる。示されているように、バッファ40
8 は通路1501によりライティングモジュール54をバイパスする。さらにライティ
ングモジュール54には文脈メモリ1500とマイクロコードＲＯＭメモリ1502に結合
されている。

【０１２０】ライティングモジュール54はフォッグおよびポイントパラメータに加えてラ
イティングを処理するように構成されている。使用において、ライティングモジ
ュール54はバッファバイパス経路1501を制御し、拡散、ポイントサイズ、スペキ
ュラー出力色およびフォッグ値を計算する。ライティングモジュール54は変換モ
ジュール52と同一のモードビット202 を使用することに注意すべきである。

【０１２１】ライティングモジュール54はさらに変換モジュール52に関してそれ程正確性
を必要とせず、それ故、３ワードで組織される２２ビット浮動小数点値（1.8.13
フォーマット）を処理する。第３のバッファ408 のデータは１２８ビットである
ので、これはライティングモジュール54周辺のバイパス経路1501を使用する。ラ
イティングモジュール54は事象駆動され、同時に図４Ａと４Ｂを参照して前述し
た変換モジュール52と類似の方法で３つのスレッドを実行する。ライティングモ
ジュール54は外部ソースからコマンド発信許可を必要とすることに注意しなけれ
ばならない。

【０１２２】図１６は本発明の１実施形態による図１５のライティングモジュール54の機
能装置を示す概略図である。示されているように、変換システムに結合されてそ
こから頂点データを受信するように構成されている入力バッファ402 が含まれて
いる。前述したように、入力バッファ402 は第１の入力バッファ404 、第２の入
力406 、第３の入力バッファ408 を含んでいる。第１のバッファの入力404 、第
２の入力バッファ406 、第３の入力バッファ408 の入力は変換モジュール52の出
力に結合されている。バイパスの目的で、第３の入力バッファ408 の出力は遅延
素子1608によりライティングモジュール54の出力に結合されている。

【０１２３】さらに、第１の入力バッファ404 の出力に結合されている第１の入力と、第
２の入力バッファ406 の出力に結合されている第２の入力を有するＭＬＵ1610が
含まれている。ＭＬＵ1610の出力はその第２の入力に結合されているフィードバ
ックループ1612を有する。演算論理装置（ＡＬＵ）1614は第２の入力バッファ40
6 の出力に結合されている第１の入力を有する。ＡＬＵ1614はさらにＭＬＵ1610
の出力に結合されている第２の入力を有する。ＡＬＵ1614の出力はライティング
モジュール54の出力に結合されている。ＡＬＵ1614の出力と第３の入力バッファ
408 の出力はマルチプレクサ1616によりライティングモジュール54の出力に結合
されていることに注意すべきである。

【０１２４】次に、ＡＬＵ1614の出力に結合されている入力と、ＡＬＵ1614の第１の入力
に結合されている出力とを有する第１のレジスタ装置1618が設けられている。第
２のレジスタ装置1620はＡＬＵ1614の出力に結合されている入力を有する。また
このような第２のレジスタ1620はＭＬＵ1610の第１の入力と第２の入力に結合さ
れている出力を有する。

【０１２５】ライティング論理装置（ＬＬＵ）1622もまた設けられ、ＡＬＵ1614の出力に
結合されている第１の入力と、第１の入力バッファ404 の出力に結合されている
第２の入力と、ＭＬＵ1610の第１の入力に結合されている出力とを有する。ＬＬ
Ｕ1622の第２の入力は遅延素子1624により第１の入力バッファ404 の出力に結合
されていることに注意すべきである。さらに、ＬＬＵ1622の出力は先入れ先出し
レジスタ装置1626を介してＭＬＵ1610の第１の入力に結合されている。図１６に
示されているように、ＬＬＵ1622の出力はまた変換モジュール1628によりＭＬＵ
1610の第１の入力にも結合されている。動作において、このような変換モジュー
ル1628は変換モジュール52と類似の方法でスカラー頂点データをベクトル頂点デ
ータへ変換するように構成されている。

【０１２６】最後に、メモリ1500はＭＬＵ1610の入力と演算論理装置1614の出力の少なく
とも一方に結合されている。特に、メモリ1500はＭＬＵ1610の第１および第２の
入力に結合されている読取り端子を有する。さらにメモリ1500はＡＬＵ1614の出
力に結合されている書込み端子を有する。

【０１２７】メモリは頂点データを処理するため、入力バッファ402 、ＭＬＵ1610、ＡＬ
Ｕ1614、第１のレジスタ装置1618、第２のレジスタ装置1620、ＬＬＵ1622と共に
使用される複数の定数および変数を記憶している。

【０１２８】図１７は本発明の１実施形態による図１６のライティングモジュール54のＭ
ＬＵ1610の概略図である。示されているように、ライティングモジュール54のＭ
ＬＵ1610は並列している３つの乗算器1700を含んでいる。動作において、本発明
のＭＬＵ1610は２対３コンポーネントベクトルを乗算し、または１対３コンポー
ネントベクトルを通過するように構成されている。３コンポーネントベクトルの
乗算はドット積または並列乗算により行われる。表１３はライティングモジュー
ル54のＭＬＵ1610が実行できる動作を示している。

【０１２９】表１３

【数６】

【０１３０】表１４はライティングモジュール54のＭＬＵ1610の可能なＡおよびＢ入力を示
している。表１４ＭＡＶＶＢＵＦＦＥＲＭＡＬＬＬＵＭＡＲＲＬＵ［２，３］（ＭＢＲと共有）ＭＡＣコンテキストメモリ（ＭＢＣと共有）ＭＢＭＭＬＵＭＢＷＷＢＵＦＦＥＲＭＢＲＲＬＵ［２，３］（ＭＡＲと共有）ＭＢＣコンテキストメモリ（ＭＡＣと共有）

【０１３１】図１８は本発明の１実施形態による図１６のライティングモジュール54のＡＬ
Ｕ1614の概略図である。示されているように、ＡＬＵ1614は並列／直列の３つの
加算器1800を含んでいる。使用において、ＡＬＵ1614は２対３コンポーネントベ
クトルを加算し、または１対３コンポーネントベクトルを通過するように構成さ
れている。表１５はライティングモジュール54のＡＬＵ1614が実行できる種々の
動作を示している。

【０１３２】表１５

【数７】

【０１３３】表１６はライティングモジュール54のＡＬＵ1614の可能なＡおよびＢ入力を示
している。表１６ＡＡＷＷＢＵＦＦＥＲＡＡＲＲＬＵ［０，１］ＡＢＭＭＬＵ

【０１３４】図１９は本発明の１実施形態による図１６のライティングモジュール54のレジ
スタ装置1618と1620の概略図である。示されているように、レジスタ装置1618と
1620はそれぞれ２セットのレジスタ1900を含んでおり、レジスタ1900はそれぞれ
対応するマルチプレクサ1902の第１の入力に接続されている出力と、マルチプレ
クサ1902の第２の入力に結合されている入力とを有する。

【０１３５】ライティングモジュール54のレジスタ装置1618と1620はＡＬＵ1614の２つの
レジスタと、ＭＬＵ1610の２つのレジスタに分離される。１実施形態ではこれら
のレジスタはスレッドされている。レジスタ装置1618と1620は書込みアドレスが
読取りアドレスと同一であるとき、入力から出力へのバイパス通路のためにゼロ
の待ち時間を有する。

【０１３６】図２０は本発明の１実施形態による図１６のライティングモジュール54のＬ
ＬＵ1622の概略図である。ＬＬＵ1622はライティングモジュール54のライティン
グ装置である。スカラーブロックは後に光＋マテリアルカラーを乗算するために
使用されるライティング係数を計算する。ＬＬＵ1622は２つのＭＡＣと、インバ
ータと、４つの小さいメモリとフラグレジスタを含んでいる。

【０１３７】フラグレジスタはライティング方程式の条件付き部分を実行するために使用
される。出力は環境、拡散、スペキュラー係数である。スカラーメモリはスペキ
ュラー近似に使用される変数と定数を含んでいる。各メモリの第１の位置は（ct
x0とctx2では）1.0 および（ctx1とctx3では）0.0 を含んでいる。１実施形態で
はこれらはハードワイヤで結線され、ロードされる必要はない。

【０１３８】使用において、ＬＬＵ1622は機能的に式（ｘ＋Ｌ）／（Ｍ＊ｘ＋Ｎ）を実行
する。この式はスペキュラーライティング項を近似するために使用される。ＬＬ
Ｕ1622への入力はライティングモジュール54のＡＬＵ1614からであり、ライティ
ング方程式で使用されるドット積である。図１６に関して前述したように、ＬＬ
Ｕ1622とＭＬＵ1610との間に出力ＦＩＦＯ1626が存在し、これはＭＬＵ1610が係
数を必要とするまで、係数をバッファする。１実施形態ではこのようなＦＩＦＯ
1626は遅延素子1608および1624、レジスタ1618および1620と共にスレッドされる
。可能なカラーのマテリアル処理により、拡散およびスペキュラー出力がＭＬＵ
1610により消費されるときはわからない。

【０１３９】ライティングモジュール54はＲ，Ｇ，Ｂコンポーネントのみを処理するので
、拡散出力アルファコンポーネントを処理するための特別に構成されたハードウ
ェアが存在する。このような特別に構成されたハードウェアは２つのタイプのア
ルファコンポーネント、即ちｖｔｘカラーφ［Ｔｂｕｆｆｅｒ］および記憶され
たｃｔｘ［Ｃｔｘｓｔｏｒｅ］を出力できる。先のアルファコンポーネント間
の選択はモードビット202 により支配される。

【０１４０】動作において、ＬＬＵ1622はライティングの周囲（Ｃａ）、拡散（Ｃｄｅ）
、スペキュラー（Ｃｓ）係数を計算する。これらの係数は頂点のカラーに対する
光の影響を生成するため周囲、拡散、スペキュラーカラーと乗算される。表１６
ＡはＬＬＵ1622により受信された入力のリストと、ライティングの環境（Ｃａ）
、拡散（Ｃｄｅ）、スペキュラー（Ｃｓ）係数を生成するために実行される計算
を含んでいる。任意の所望のハードウェア構成はＬＬＵ1622の構成に使用される
ことに注意する。１実施形態では、図２０で示されている特別な構成が使用され
る。

【０１４１】表１６Ａ入力規定：ｎ＝正規ベクトル（変換エンジンから）ｅ＝正規化されたアイベクトル（変換エンジンから）ｌ＝正規化された光線ベクトル（変換エンジンから）ｓ＝スポットライトベクトル＊光線ベクトル（変換エンジンから）Ｄ＝距離ベクトル（１，ｄ，ｄ＊ｄ）（変換エンジンから）ｈ＝半角ベクトル（変換エンジンから）Ｋ＝減衰定数ベクトル（Ｋ０，Ｋ１，Ｋ２）（変換エンジンから）ＬＬＵはその計算を実行するため以下のスカラーデータを受信する。ｎ＊１（ＭＬＵ／ＡＬＵから）ｎ＊ｈ（ＭＬＵ／ＡＬＵから）Ｋ＊Ｄ（ＭＬＵ／ＡＬＵから）ｓ（変換エンジンから）パワー０（ctx0-3メモリからのマテリアル指数）パワー１（ctx0-3メモリからのスポットライト指数）距離（ctx0-3メモリから）カットオフ（ctx0-3メモリから）無限大光ＬＬＵ計算：Ｃａ＝１．０Ｃｄ＝ｎ＊ｌＣｓ＝（ｎ＊ｈ）＾power0 ローカル光ＬＬＵ計算：ａｔｔ＝１．０／（Ｋ＊Ｄ）Ｃａ＝ａｔｔＣｄ＝ａｔｔ＊（ｎ＊ｌ）Ｃｓ＝ａｔｔ＊（（ｎ＊ｈ）＾power0）スポットライトＬＬＵ計算：ａｔｔ＝（s ＾power1）／（Ｋ＊Ｄ）Ｃａ＝ａｔｔＣｄ＝ａｔｔ＊（ｎ＊ｌ）Ｃｓ＝ａｔｔ＊（（ｎ＊ｈ）＾power0）

【０１４２】前述したように、頂点シーケンサを制御するモードビットは頂点データ自体ま
たは頂点データから得られた結果により必ずしも変更されない。頂点データが頂
点処理を変更することを可能にするため、ＬＬＵ1622は与えられたフラグレジス
タ1623を使用する。ビットをこのフラグレジスタでＴＲＵＥに設定することによ
り、フラグが計算の出力制御で特定されるならば、計算結果の０．０にクランプ
することが可能である。フラグレジスタ1623の別の使用はレジスタ書込みのため
の書込みマスクを設定することである。

【０１４３】フラグレジスタ1623は性能のペナルティがなくライティング方程式で０．０
へイフ／ゼン／エルスクランピングを行うためにＬＬＵ1622中に設けられる。種
々のオペランドの符号ビットはフラグを設定する。表１６Ｂはフラグレジスタ16
23のフラグが設定される方法と結果的なクランピングを示している。

【０１４４】表１６Ｂ無限光ＬＬＵ計算：Ｄｆｌａｇ＝（ｎ＊ｌ）のサインビットＳｆｌａｇ＝（ｎ＊ｈ）のサインビットクランプ：Ｃａ＝（０）？０：Ｃａ；Ｃｄ＝（Ｄｆｌａｇ）？０：Ｃｄ；Ｃｘ＝（Ｄｆｌａｇ｜Ｓｆｌａｇ）？０：Ｃｓ；局部光ＬＬＵ計算：Ｒｆｌａｇ＝（range-d ）のサインビットＤｆｌａｇ＝（ｎ＊ｌ）のサインビットＳｆｌａｇ＝（ｎ＊ｈ）のサインビットクランプ：Ｃａ＝（Ｒｆｌａｇ）？０：Ｃａ；Ｃｄ＝（Ｒｆｌａｇ｜Ｄｆｌａｇ）？０：Ｃｄ；Ｃｘ＝（Ｒｆｌａｇ｜Ｄｆｌａｇ｜Ｓｆｌａｇ）？０：Ｃｓ；スポットライトＬＬＵ計算：Ｃｆｌａｇ＝（s-cutoff）のサインビットＲｆｌａｇ＝（range-d ）のサインビットＤｆｌａｇ＝（ｎ＊ｌ）のサインビットＳｆｌａｇ＝（ｎ＊ｈ）のサインビットクランプ：Ｃａ＝（Ｃｆｌａｇ｜Ｒｆｌａｇ）？０：Ｃａ；Ｃｄ＝（Ｃｆｌａｇ｜Ｒｆｌａｇ｜Ｄｆｌａｇ）？０：Ｃｄ；Ｃｘ＝（Ｃｆｌａｇ｜Ｒｆｌａｇ｜Ｄｆｌａｇ｜Ｓｆｌａｇ）？０：Ｃｓ；

【０１４５】図２１は本発明の１実施形態による図１６のライティングモジュールに関連し
たフラグレジスタ1623の組織を示している。フラグレジスタ1623は８つの１ビッ
トフラグを含み、ＡＬＵ（ＩＦＬＡＧ）またはＭＡＣ０（ＭＦＬＡＧ）出力の符
号ビットにより設定される。

【０１４６】ＬＬＵ1622が３ワードにスメアされる場合ＭＬＵ1610へスカラ値を出力する
とき、フラグレジスタのマスクを特定する。レジスタとマスクが真であるならば
、０．０は出力を置換える。表１７は出力された環境、拡散、スペキュラー属性
で使用される図２１の種々のフラグを示している。表１７周囲マスク：Ｃ，Ｒ，Ｕ拡散マスク：Ｄ，Ｃ，Ｒ，Ｕスペキュラーマスク：Ｄ，Ｓ，Ｃ，Ｒ，Ｔ，Ｕ

【０１４７】スペキュラー項で使用される近似は実際のｃｏｓ（ｔｈｅｔａ）**が０．０に
なる場合、負になる。結果として、クランピング動作を実行する必要がある。こ
のため、Ｔ，Ｕフラグが使用される。表１８はＬＬＵ1622の機能論理装置（ＦＬ
Ｕ）1621が行うことができる種々の動作を示している。図２０に注意する。

【０１４８】表１８ＺＦＬＵＩＮＶｏ＝１／ａ（仮数の正確度−１２ビット）ＺＦＬＵＩＳＱｏ＝１／ｓｑｒｔ（ａ）（仮数の正確度−６ビット）ＺＦＬＵＰＡＳＳｏ＝ａＺＦＬＵＰＡＳＳ１ｏ＝１．０ＺＦＬＵＭＩＮ１ｏ＝（ａ＜１．０）？ａ：１．０ＺＦＬＵＮＯＰｏ＝０．０

【０１４９】図２２は本発明の１実施形態による図１６のライティングモジュール54に関連
したマイクロコードフィールドを示す図である。示されているように、ライティ
ングモジュール54のマイクロコードは全体幅が８５ビットである３３フィールド
に配置されている。フィールドは装置のデータ流を整合するように遅延される。
ＭＬＵ動作は遅延ゼロで行われ、ＡＬＵ動作は遅延１で行われ、ＲＬＵ、ＬＬＵ
出力動作は遅延２で行われる。各遅延は３サイクルに等しい。

【０１５０】図２３は本発明の１実施形態による図１６のライティングモジュール54に関
連したシーケンサ2300の概略図である。示されているように、ライティングモジ
ュール54のシーケンサ2300はプロセス動作の複数のモードの状態を示すモードビ
ット202 を受信するように構成されている入力バッファ2302を含んでいる。また
、それぞれモードの状態にしたがってプロセス動作を実行するように構成されて
いるコードセグメントを記憶できるメモリ1502も含まれている。

【０１５１】シーケンスモジュール2306はモードビットから得られる制御ベクトル2305に
基づいてメモリ1502中の複数のアドレスを識別するためメモリ1502とバッファ23
02との間に結合されている。シーケンスモジュール2306はさらに、ライティング
モジュール54を動作するために使用されるコードセグメントを検索するためにメ
モリ1502中のアドレスをアクセスするように構成されている。

【０１５２】ライティングモジュール54のシーケンサ2300は変換モジュール52のシーケン
サと類似している。動作において、ライティングモジュール54のシーケンサ2300
はスレッドされたモードビット202 から得られるスレッドされた制御ベクトルに
よりステップし、それぞれのＲＯＭアドレスを実行し、その対応する制御ベクト
ルビットは“１”に設定される。制御ベクトルはＲＯＭが有するワードと同数の
ビットを有する。シーケンサ2300はスレッド毎に予め定められた数のサイクルで
１つの“１”またはエネーブルビットのレートで任意の制御ベクトルをステップ
できる。モードビット202 を使用しないコマンドはオンザフライマイクロコード
発生により実行される。ライティングモジュール54のシーケンサ2300と変換モジ
ュール52のシーケンサ1200との主な違いは、ライティングモジュール54のシーケ
ンサ2300はループバックし８回までライティングコードを実行できることである
。

【０１５３】ライティングモジュール54のシーケンサ2300はそれぞれ新しい頂点ではゼロ
で開始し、マイクロコードシーケンスの終了時では１だけインクリメントする光
カウンタを有する。モードビット202 のＬＩＳフィールドが一致するビットフィ
ールドで“１”を含んでいるならば、シーケンサ2300は戻り、ライティングマイ
クロコードブロックの開始時でスタートする。これはゼロがＬＩＳフィールドで
発見されるか、８つの光が行われるまで継続する。カラーの累算は拡散およびス
ペキュラーカラーを記憶するＡＬＵレジスタを（１光線毎に）インクリメントす
ることによって行われる。自動メモリアドレスのインデックスは各光線で正確な
パラメータをフェッチするために光カウンタを使用して実行される。

【０１５４】図２４は本発明の１実施形態にしたがって変換モジュール52およびライティ
ングモジュール54のシーケンサが関連したバッファの入力および出力を制御する
ことができる方法について詳細に説明するフローチャートである。示されている
ように、頂点データは動作2420でバッファの第１のセットの１つのバッファで最
初に受信される。頂点データが受信されるバッファはラウンドロビンシーケンス
に基づいている。

【０１５５】続いて、動作2422では、バッファの第２のセットのエンプティバッファもま
たラウンドロビンシーケンスに基づいて識別される。変換モジュール52は第１の
セットのバッファと、第２のセットのバッファとの間に結合されている。第２の
セットのバッファのエンプティバッファが識別されるとき、頂点データは変換モ
ジュールで処理され、変換モジュールから第２のセットのバッファの識別された
エンプティバッファへ出力される。動作ステップ2424および2426を参照。

【０１５６】同様に、バッファの第３のセットのエンプティバッファまたはメモリ中のス
ロット或いはスペースは動作2428でラウンドロビンシーケンスに基づいて識別さ
れる。ライティングモジュール54はバッファの第２のセットと第３のセットの間
に結合されている。バッファの第３のセットのエンプティバッファが識別される
とき、頂点データは動作2430で示されているようにライティングモジュールで処
理される。頂点データはしたがってライティングモジュール52からバッファの第
３のセットの識別されたエンプティバッファへ出力される。動作2432を参照。バ
ッファまたはメモリ中のスロットの数はフレキシブルであり、変更されてもよい
ことに注意すべきである。

【０１５７】図２５は図２４の方法にしたがって変換モジュール52およびライティングモ
ジュール54のシーケンサが関連したバッファの入力および出力を制御することが
できる方法の説明図である。示されているように、第１のセットのバッファまた
は入力バッファ400 は変換モジュール52に出力を供給し、変換モジュール52は第
２のセットのバッファまたは中間バッファ404 、406 に出力を与える。第２のセ
ットのバッファ404 、406 はメモリ2550へ出力（ドレイン）するライティングモ
ジュール54に出力を与える。

【０１５８】図２５で説明されている方法を実行するため、メモリ2550のスロットと、第
１および第２のセットのバッファはそれぞれ頂点データを最初に受信したときに
特有の識別子をそれぞれ割当てられる。さらに、各バッファの現在の状態は追跡
される。このような状態は割当てられた状態、有効な状態、アクチブ状態または
行われた状態を含んでいる。

【０１５９】割当てられた状態は、バッファ／スロットが先のグラフィック処理モジュー
ル、即ち変換モジュールまたはライティングモジュールの出力を受信するように
既に割当てられていることを示している。書込みポインタがラウンドロビンシー
ケンスでバッファ／スロットを走査しているとき、割当てられた状態のバッファ
／スロットはこのような書込みポインタを次のバッファまたはスロットにインク
リメントさせる。

【０１６０】バッファ／スロットが有効な状態であるならば、そのバッファ／スロットは
頂点データを受信するために使用される。他方で、アクチブ状態はバッファ／ス
ロットが現在、実行状態であるかまたは頂点データを受信していることを示す。
このアクチブ状態はスレッドが完了するまで維持され、その後読取りポインタを
インクリメントし、したがってバッファ／スロットを有効状態に戻す。第１のセ
ットのバッファ400 はそれらを割当てるグラフィック処理モジュールが先に存在
しないので、単に有効状態であることだけができることに注意する。

【０１６１】状態のシーケンスの１例を説明する。第１のセットのバッファ400 と新しい
コマンドビットのセット200 の一方で頂点データを受信するとき、このようなバ
ッファは有効状態に置かれ、その後バッファ402 、404 の第２のセットの１つが
変換モジュール52の出力の予測において割当てられた状態に置かれる。

【０１６２】バッファ404 、406 の第２のセットが割当に使用可能ではないならば、第１
のセットのバッファ400 中の頂点データは処理されることができない。さらに実
行されるコードセグメントが同時に行われる他のコードセグメントと干渉するか
否かを決定するためのチェックが行われる。干渉するならば、第１のセットのバ
ッファ400 の頂点データは処理されずストール（機能停止）状態が開始される。

【０１６３】第２のセットのバッファ404 、406 の１つが割当状態に置かれた後、第１の
セットのバッファ400 はアクチブ状態に置かれる。変換モジュール52が実行を終
了したとき、第２のセットのバッファ404 、406 は読取られ、その後有効状態に
置かれる。これらの状態の変化は第２のセット404 、406 とメモリ2550のスロッ
ト間の頂点データの転送中も同様に行われる。

【０１６４】図２５Ｂは設定モジュール57とトラバーサルモジュール58とを含むラスター
化モジュール56を示している。ラスター化モジュール56は代わりの方法でエリア
ベースのラスター化を実行するように構成されている。特に、複数の多角形を規
定するセンスポイントがプリミティブに、またはその近くに位置され、その後一
次方程式がプリミティブ中に存在する画素を決定するためにそのポイントにおい
て評価される。動作中、この評価はポイントが効率的な目的で代わりの方法で移
動されるときに反復される。さらに、ラスター化モジュール56は何等クリッピン
グプロセスなしで動作するように構成される。

【０１６５】図２６はラスター化モジュール56の設定モジュール57の概略図である。示さ
れているように、設定モジュール57は所望の浮動小数点計算を実行するためにデ
ータと制御信号をそれらの適切な機能装置へ導く処理をする制御セクション61を
含んでいる。プリミティブシーケンサ62は頂点のシーケンスを三角形、直線また
は点に変える処理をする。さらに浮動小数点データパスセクション64は設定装置
で必要とされる数学を実行するマルチプレクサおよび浮動小数点計算装置を含ん
でいる。

【０１６６】図２６の参照を続けると、ラスター化装置は整数値でのみ動作するので、出
力フォーマットセクション63はエッジスロープとエッジ値の内部浮動小数点フォ
ーマットをラスター化装置に適している整数のフォーマットに変換する処理をす
る。勿論、別の実施形態では、ラスター化装置は浮動小数点を使用し、したがっ
て出力フォーマットセクション63の必要性をなくすことができる。

【０１６７】動作において、出力フォーマットセクション63はブロック浮動小数点変換を
実行する。よく知られているように、所定の数、即ち２．３４ｅ¹⁰では、浮動小
数点フォーマットは仮数（２．３４）とその指数（１０）を追跡する。ブロック
浮動小数点変換は基本的に指数が同一であるように、入来するデータの仮数の小
数点位置を操作する。このため、指数はラスター化モジュール56で処理される必
要はない。

【０１６８】図２６Ａは図２５Ｂのラスター化モジュール56の設定モジュール57によって
計算される種々のパラメータを示している。このようなパラメータは関連する機
能を実行するためにラスター化モジュール56に必要とされる。プリミティブ2600
を受信するとき、設定モジュール57はプリミティブ2600のスロープ2601、スター
ト位置2602、スタート値2604を含む３つの値を計算する。

【０１６９】スロープ2601はラスター化中に使用されるプリミティブ2600のエッジの一次
方程式の係数を生成するために使用される。スロープ2601は例えば以下示す式＃
４および＃５を使用することにより計算される。式＃４および＃５スロープ_A＝ｙ₀−ｙ₁ スロープ_B＝ｘ₁−ｘ₀ ここでｙ₀、ｙ₁およびｘ₀、ｘ₁は図２６Ａで示されている頂点の座標であ
る。

【０１７０】スロープはまた１つの回転動作等を使用することによって頂点の座標を使用
して計算されることに注意する。

【０１７１】スタート位置2602はさらに以下詳細に説明するようにエリアラスター化のス
タート点を示している。スタート値2604は図２６Ａで示されている陰影を付けら
れた三角形の面積に等しく、またエリアベースのラスター化プロセス中にも使用
される。このようなスタート値2604はスクリーンについてのラスター位置をステ
ップするように選択され、各ステップでスロープを付加することはラスター位置
がエッジにあるとき丁度ゼロに等しい。スタート値2604の計算は以下の式＃６を
使用して実現される。式＃６ starting value ＝スロープ_A＊（ｘ_s−ｘ₀）＋スロープ_B＊（ｙ_s−ｙ₀）ここで、ｘ_s，ｙ_s＝スタート位置2602、スロープ_A，スロープ_B＝図２６Ａで示されている座標に基づいた１つのエッジのスロープ、ｘ₀，ｙ₀＝図２６Ａで示されているエッジの頂点の１つの座標

【０１７２】前述の値はまた他のタイプのプリミティブに対して計算されることを理解すべ
きである。例えば、直線の場合、余分のスロープは４つの側面の境界のあるボッ
クスで計算されなければならない。このようなスロープは境界のあるボックスの
反対側のスロープの逆数を取ることにより容易に計算されることができる。余分
のスロープの計算に加えて、別のスタート値が直線のプリミティブの場合に計算
されることを必要とすることに注意すべきである。

【０１７３】図２７はラスター化モジュール56が例えば三角形等の複数のプリミティブの
うちの１つを処理する方法を示している。特に、最初の動作は最初にラスター化
装置のモジュール56の設定モジュール57により実行される。プリミティブを受信
するとき、一次方程式の一次方程式係数は当業者によく知られた方法で図２６Ａ
のスロープ2601を使用して動作2700でプリミティブを規定する直線で決定される
。よく知られているように、３つの一次方程式が三角形を規定するのに必要とさ
れる。他方で、直線のようなプリミティブは４つの側面と４つの一次方程式によ
り長方形または平行四辺形として描かれる。

【０１７４】その後、動作2702では、任意のプリミティブ頂点が負のＷ−座標を有するな
らば、その一次方程式係数は変更される。このプロセスに関する付加的な情報を
図３２を参照してさらに詳細に説明する。

【０１７５】ラスター化モジュール56の設定モジュール57もまたプリミティブの境界のあ
るボックスを計算することに注意しなければならない。ほとんどの三角形では、
境界を有するボックスは３つの頂点の最小値および最大値を含んでいる。直線で
は、境界を有するボックスの４つの平行四辺形のコーナーが計算される。負のＷ
−座標の頂点を有する三角形または直線では、描かれるエリアは頂点の凸閉の殻
を超えて延在する。

【０１７６】ＯｐｅｎＧＬ（商標名）のコマンドの１つは描かれない境界外を規定するシ
ザー長方形である。ラスター化モジュール56の設定モジュール57は境界のあるボ
ックスとシザー長方形との交差点を計算する。シザー長方形は長方形であるので
、４つの付加的な一次方程式が与えられる。シザー長方形に関連する一次方程式
は平凡な形状、即ち水平または垂直を有することに注意する。

【０１７７】さらに、３−Ｄスペースでは、近距離の平面と遠距離の平面とは平行であり
、視線に対して直角である。プリミティブが三角形である場合、３つの頂点が含
まれ、任意の方位を有する平面を規定する。プリミティブの平面と、近距離およ
び遠距離の平面との交差点は２つの関連する一次方程式を有する２つの直線を含
んでいる。

【０１７８】したがって、各プリミティブはそれが三角形または直線の形態を取るかに応
じて全部で９または１０の一次方程式をそれぞれ有する。再び三角形の場合、こ
のような一次方程式は三角形を規定する３つの一次方程式と、境界のあるボック
スを規定する４つの一次方程式と、プリミティブが存在する平面と近距離の平面
および遠距離の平面との交差点を規定する２つの一次方程式とを含んでいる。

【０１７９】図２７を参照し続けると、プロセスは動作2704で進行し、プリミティブ上ま
たはその近くの複数の点を位置付ける。スタート位置2602は図２６Ａで示されて
いるように、このような位置付けを指示している。このような点は含まれる凸形
領域を規定し、凸形領域のコーナーに位置している。図２７Ａは例えば長方形等
の凸形領域2707を囲むこのようなセンスポイント2705を示している。１実施形態
では、このような長方形はサイズが８×２画素である。さらに点はプリミティブ
の上部の頂点を囲むように最初に位置される。選択肢として、これは切捨てを使
用して実現されてもよい。

【０１８０】プリミティブが一度位置付けられると、プロセスは以下説明する方法でプリ
ミティブの行を処理することにより動作2706で開始するトラバーサルモジュール
58により継続される。各行の処理後、ジャンプ位置が決定2708で発見されるか否
かを決定する。ジャンプ位置は次の行を処理するためスタート位置にあり、以下
詳細に説明する。決定2708でジャンプ位置が発見されたことが決定されるならば
、凸面領域を規定するセンスポイントは動作2710に移動される。しかしながら、
ジャンプ位置が発見されていないことが決定されたならば、プロセスは終了され
る。別の実施形態では、列、対角線または任意の他のタイプのストリングが行の
代わりに動作2706で処理されることに注意すべきである。

【０１８１】図２８は図２７の処理行動作2706に関連した本発明のプロセスを示すフロー
チャートである。示されているように、プロセスは多角形を規定するセンスポイ
ントが決定2801で右に移動されるか否かを決定するため、動作2800でセンスポイ
ントを計算することにより開始する。このような決定は最も右のセンスポイント
の位置に基づいて行われる。最も右のセンスポイントがプリミティブの同一エッ
ジ外に位置されないならば、右方向の移動は許容され、現在位置の右への位置（
ＸおよびＹ座標）は動作2802でスナップ位置として記憶される。しかしながら、
最も右のセンスポイントがプリミティブの１以上のエッジ外に位置されるならば
、右方向の移動は許容されず、動作2802はスキップされる。

【０１８２】次に、一次方程式は動作2804で凸形領域、例えば長方形の点で評価される。
この評価は点がプリミティブ中に存在するか否かの決定を含んでいる。ポイント
がプリミティブ中に存在するか否かについてのこのような決定は、各一次方程式
の評価が各センスポイントで正の値または負の値を与えるか否かを決定すること
を含んでいる。

【０１８３】一次方程式はプリミティブ内では正であり、その外では負であるように公式
化されることができる。画素が丁度エッジ上に存在する包含的なエッジが描かれ
、ゼロに評価され、正として扱われる。描かれるべきではない排他的なエッジは
開始の一次方程式の値から１の値を最初に減算することにより負にされることが
できる。したがって、排他的エッジ上の画素は正のゼロの代わりに負値（−１）
に評価される。これはセンスポイントの移行が包含的／排他的ポリシーを無視し
、単に一次方程式の符号を試験することを許容する。

【０１８４】一次方程式が点において評価された後、決定2806でセンスポイントの現在の
位置がジャンプ位置を構成するか否かが決定される。２つの下部のセンスポイン
トが両者ともエッジ外でなければ、ジャンプ位置は記憶されることに注意すべき
である。決定2806で、ジャンプ位置が発見されたことが決定されたならば、動作
2808でジャンプ位置が計算され記憶される（または存在するならば先に記憶され
たジャンプ位置で置換する）。しかしながらノーであるならば、動作2808はスキ
ップされる。

【０１８５】図２８の参照を続けると、決定2810で、最も左のセンスポイントが両者とも
プリミティブのエッジ外であるか否かが決定される。このプロセスは再び両者の
最も左のセンスポイントの一次方程式の評価が正または負値を与えるか否かを決
定することを含んでいる。特に適切なセンスポイントで９または１０のエッジ式
の係数を計算するとき、９または１０値が与えられ、それらは９または１０の符
号ビットを有する。現在の側面が完全にエッジ外であるか否かを決定するために
、例えば本発明は２つのセンスポイントからの１０の符号ビットを共に論理積（
ＡＮＤ）処理する。任意のビットが残存するならば、両者のポイントはそのエッ
ジ外である。

【０１８６】最も左のセンスポイントが両者ともプリミティブエッジ外ではないことが決
定されたならば、左方向にあると考えられるプリミティブの部分がさらに残留し
ていることが結論付けされ。センスポイントは動作2812に左へ移動される。決定
2810で、両者の最も左のセンスポイントがプリミティブのエッジ外であることが
決定されたならば。左方向にあると考えられるプリミティブの部分がさらに残留
していないことが結論付けされる。次に、決定2814で、動作2802から得られたス
ナップ位置が存在するか否かの決定が行われる。

【０１８７】決定2814で、スナップ位置が存在しないことが決定されたならば、プロセス
は行われる。しかしながら、スナップ位置が存在するならば、センスポイントは
動作2816でスナップ位置に移動される。その後、2804−2812の動作に類似した動
作はプリミティブの右側をマップするように行わされる。これは凸形領域の点で
一次方程式を評価することにより動作2818で開始する。

【０１８８】一次方程式が点で評価された後、センスポイントの現在の位置が動作2820で
ジャンプ位置を構成するか否かが決定される。決定2820で、ジャンプ位置が発見
されたことが決定されたならば、動作2822でジャンプ位置が計算され記憶される
。ノーであるならば、動作2822はスキップされる。

【０１８９】図２８の参照を続けると、決定2824で、最も右のセンスポイントが両者とも
プリミティブのエッジ外であるか否かが決定される。最も右のセンスポイントが
両者ともプリミティブのエッジ外ではないことが決定されたならば、右方向にあ
ると考えられるプリミティブ部分がさらに残留していることが結論付けされ、セ
ンスポイントは動作2826で右に移動される、決定2824で、最も右のセンスポイン
トが両者ともプリミティブのエッジ外にあることが決定されたならば、右方向に
あると考えられるプリミティブの部分がさらに残留していないことが結論付けさ
れ、瞬時のプロセスが実行される。

【０１９０】図２８Ａと図２８Ｂは本発明のセンスポイントがプリミティブ2850に関して
移動されるシーケンスを示している。種々の代りの方法が決定2800で点が左に移
動することができるか否かを決定し、最初に右に進行することを含むことに注意
する。一次方程式は点が任意の所望の方法でプリミティブ内または外であるかを
示すために規定される。

【０１９１】反復するループのステップ動作を防ぐため、本発明はしたがってラスター化
中に全体的な移動方向を使用する。最初の構成はトップ−ダウンを行い、次へス
テップダウンする前に１つの行の１つ１つの凸領域に行く。行のトップ−ダウン
を行い、右その後左へ、または左その後右へステップしないことによりループは
阻止される。

【０１９２】前述のプロセスの１例は図２７Ａの多角形を規定する点Ｐ１、Ｐ２、Ｐ３、
Ｐ４を参照して示されている、動作において、隣接するセンスポイントの対はそ
れらの方向のステッピングが生産的（productive）であるか否かを決定するため
検査されることができる。例えば図２７Ａ中のＰ３とＰ４の両者が多角形のエッ
ジ外であるが、Ｐ１および／またはＰ２は多角形のエッジ外ではないならば、明
白に描くことのできる内部エリアは右ではなく左に位置する。したがってセンス
ポイントは右へ移動すべきではない。反対に、Ｐ３とＰ４の両者が全てのエッジ
内であるならば、描くことのできる内部エリアは丁度Ｐ３とＰ４を越えて存在し
、右へのステップが適切である。Ｐ３とＰ４が同じエッジの外ではないならば、
右へのステップが生産的である。この同じ論理はＰ１とＰ３により誘導される上
方向へのステップまたは、Ｐ１とＰ２により誘導される左のステップ、またはＰ
２とＰ４に基づいた下方向のステップにも適用される。

【０１９３】前述のプロセスはしたがってガイドとしてセンスポイントを使用して、プリ
ミティブの内部周辺の点により規定される凸形区域を移動またはステップする。
点によって規定される凸形領域が大きいので、多数の画素は同時に試験される。
使用中、全てのセンスポイントがプリミティブの全てのエッジ内であるならば、
全ての囲まれた画素は描かれることが可能でなければならない（凸形のプリミテ
ィブを想定する）。コーナー部を検査することにより多くの利点が与えられ、即
ちプリミティブの任意のエリアを与える能力は内部、外部または分割である。後
者のケースでのみ、点により規定される凸形領域の個々の画素が試験される必要
がある。このような場合、点により規定される凸形領域の画素はこれらがプリミ
ティブに存在するか否かを決定するために別の方法により１つづつ試験される。
さらに、センスポイントはエリアを分割するエッジと分割しないエッジを規定す
ることにより、必要な試験の量を減少する。

【０１９４】図２９は図２７の処理行動作2706に関連した本発明のプロセスの別の犂耕体
プロセスを示すフローチャートである。示されているように、最初に決定2900で
、先の移動が第１または第２の方向であるかを決定する。実際に先の移動が存在
しなかったならば、デフォルトの先の移動が仮定される。決定2900で、先の移動
が第２の方向であることが決定されたならば、動作2902で図２８の動作2804と類
似した方法で一次方程式が凸形領域、例えば長方形の点で評価される。

【０１９５】図２９の参照を続けると、次に、決定2904で、長方形の第１の側面のセンス
ポイントが両者ともプリミティブのエッジ外であるか否かに関して決定が行われ
る。ノーであるならば、センスポイントは動作2906で第１の方向で移動またはス
テップされる。長方形の第１の側面のセンスポイントが両者ともプリミティブの
エッジ外であるという決定が行われると、決定2905で、点が下方向に移動できる
か否か、換言すると、現在位置がジャンプ位置を構成するか否かが決定される。
イエスならば、動作2908でジャンプ位置が計算され、記憶され、その後プロセス
が行われる。

【０１９６】他方で、決定2900で、先の移動が第１の方向であることが決定されたならば
、動作2902−2908と類似の動作が実行される、特に動作2910で、動作一次方程式
は凸形領域、例えば長方形の点で評価される。決定2912で、長方形の第２の側面
のセンスポイントが両者ともプリミティブのエッジ外であるか否かに関する決定
が行われる。ノーであるならば、センスポイントは動作2914で第２の方向で移動
またはステップされる。長方形の第２の側面のセンスポイントが両者ともプリミ
ティブのエッジ外であるという決定が行われると、決定2913で、点が下方向に移
動できるか否か、換言すると、現在位置がジャンプ位置を構成するか否かが決定
される。イエスならば、動作2916でジャンプ位置が計算され、記憶され、その後
プロセスが行われる。

【０１９７】図２９Ａは図２９の犂耕体プロセスにしたがって本発明のセンスポイントが
プリミティブに関して移動されるシーケンスを示している。前述の犂耕体ラスタ
ー化はハードウェアに対してより良好な性能を与えるあるルールに従うようにシ
ーケンスを規制する。示されているように、犂耕体ラスター化は前後に曲がる蛇
行パターンを与える。水平の犂耕体シーケンスは例えばプリミティブ三角形内に
全ての画素を生成し、それらは左から右へ１つの行に存在し、その後、次の行で
右から左へ画素を生成する。このような折曲がったパスは生成された画素から最
近予め発生された画素までの平均距離が比較的小さいことを確実にする。

【０１９８】ほぼ最近に予め発生された画素の発生は、画素および／またはそれらの対応
するテキスチャ値が限定されたサイズのメモリ中に維持されるときに重要である
。犂耕体シーケンスはこのようなメモリに既にロードされている画素またはテキ
スチャを頻繁に発見し、それ故メモリのロードの反復が行われる頻度が少なくな
る。

【０１９９】１つの選択肢として、ラスター化の前にプリミティブを複数の部分に分離す
る少なくとも１つの境界が使用される。動作において、点は各部分で別々に移動
される。さらに、点は第２の部分で移動される前に第１の部分の全体を移動され
る。

【０２００】図３０は境界を使用する別の犂耕体プロセスを示しているフローチャートで
ある。１つの選択肢として、境界を使用するか否かの決定はプリミティブの大き
さに基づく。図３０で示されているように、境界を処理する犂耕体プロセスは、
少なくとも１つの境界が規定され、プリミティブを複数の部分またはスワス（sw
ath ）に分割する付加的な動作3000を除いて図２７のプロセスと類似している。

【０２０１】図３０の参照を続けると、付加的な決定3001はプリミティブのあらゆる部分
の完了にしたがう。特に、決定3001で、隣接部分のスタート位置が動作3006で発
見されるか否かが決定される。イエスであるならば、センスポイントにより規定
される凸形領域は動作3002でプリミティブの隣接部分のスタート点に移動され、
動作3004−3010はプリミティブの新しい部分に対して反復される。さらに動作30
06のスタート位置の決定に関する情報を図３１を参照してさらに詳細に説明する
。

【０２０２】図３１Ａは図３０の境界ベースの犂耕体プロセスにしたがって本発明の凸形
状領域がプリミティブに関して移動されるプロセスを示している。示されている
ように、処理される第１の部分はプリミティブの最上部の頂点を含む部分である
。動作中、左の隣接部分が処理され、その後近接する左の隣接部分が処理され、
以下同様に処理される。これは、左の隣接部分がなくなるまで継続される。次に
第１の部分の右への隣接部分が処理され、その後、近接する右の隣接部分が処理
され、全ての右の隣接部分が処理されるまで継続される。他のタイプの順序付け
方式がユーザの要望にしたがって使用されてもよいことを認識すべきである。

【０２０３】図３１は図３０のプロセス行の動作3006に関連したプロセスを示すフローチ
ャートである。このようなプロセスは決定3118と3121を除いて図２９の犂耕体プ
ロセスに類似している。決定3118と3120の両者は任意のセンスポイントが任意の
境界を通過しているか否かを決定する。センスポイントが境界内であることが決
定されさえすれば、それぞれのループが継続される。

【０２０４】動作3119と3121では、プリミティブの隣接部分のスタート位置は捜索され、
決定3118と3120で、凸形領域の任意のセンスポイントがそれぞれ任意の境界を通
過していることを決定したときに記憶される。図３１Ａで示されているように、
このようなスタート位置3126は境界を越えて存在するプリミティブ部分の最上部
点としてそれぞれ規定される。この位置を記憶することにより、プロセスがプリ
ミティブにおける隣接する境界の規定された部分で反復されるときにスタート点
が与えられる。

【０２０５】動作3119と3121は両者ともプリミティブの第１の部分を処理しながら実行さ
れることに注意する。図３１で明白に示していないが、部分を第１の部分の左に
処理するときこのような動作の第１の動作だけが行われ、部分を第１の部分の右
に処理するとき、このような動作の第２の動作だけが行われる。換言すると、部
分を第１の部分の左に処理するとき、スタート位置は現在処理された部分の最も
左の境界が超過されたときだけ決定される。同様に、部分を第１の部分の右に処
理するとき、スタート位置は現在処理された部分の最も右の境界が超過されたと
きだけ決定される。

【０２０６】ラスター化中に境界を使用することは、パイプライン処理中の非常に臨界的
な問題を解決する。プリミティブが非常に広いならば、１つの行の画素に関連す
る記憶媒体は限定されたサイズのメモリに適合しない。境界によるラスター化は
三角形を限定された幅の行（または列）に分離し、次の部分へ移動する前に、こ
のような部分内に全ての画素を生成する。

【０２０７】例えば、三角形が１００画素幅であっても、限定されたサイズの画素または
テキスチャメモリは先の２０画素の情報だけを保持する。画素シーケンスを１０
画素幅の垂直部分内に存在するように制限することによって、以前のおよび現在
の行の全ての画素はメモリに適合することが可能である。これは、境界の規定さ
れた部分内の犂耕体シーケンスが常にメモリの（存在するならば）現在の行の以
前の画素と、メモリの（存在するならば）上の行の画素とを有することを意味し
ている。

【０２０８】ほとんどの基礎的なメモリシステムはブロック単位のあるオーバーヘッドに
よりデータのブロックを転送する。メモリシステムに対する小さいアクセスはこ
のオーバーヘッドにより重いペナルティを課される。効率的であるように、大き
いアクセスが使用され、ブロックの残りは次に使用される場合のために維持され
る。さらに、キャッシュメモリシステムは複数のこれらの最近のブロックを維持
し、メモリアクセスが避けられることができる確率を増加させる。

【０２０９】本発明の犂耕体シーケンスは、現在のラインの１端部のすぐ下の画素を反転
し処理するときにシングル−リテイン−ブロックを使用する。さらに、犂耕体シ
ーケンスはラスター化を特定サイズの部分に限定するときキャッシュを使用する
。特に部分内の２つの走査線はキャッシュに適合され、第２の走査線を通じて第
１の走査線のキャッシュ記憶から利点が得られる。

【０２１０】シーケンスまたは境界の規定された部分の数には制限はない。本発明は垂直
部分および水平の犂耕体パターンの例を使用したが、類似の原理が水平部分およ
び垂直の犂耕体パターンまたは、対角線部分およびパターンまで拡張される。１
実施形態では、ストリング（例えば、行、列、対角線等）の長さはストリングが
存在するプリミティブの大きさよりも小さいようにそれぞれ限定される。

【０２１１】図３２は図２７の動作2702に関連したプロセスに関連したプロセスを示すフ
ローチャートである。瞬間的なプロセスは目の後に存在する部分でプリミティブ
を処理するように設計されている。これらの域外の部分はその次のラスター化動
作で問題を生じる。これを実現するため、瞬間的なプロセスは変数Ｗを使用し、
これは投影、即ち遠近法でオブジェクトを観察するために共通して使用される。
変数Ｗは他の座標Ｘ、Ｙ、Ｚが近くのものを大きく、遠くのものを小さくするた
めに割算される数字である。変数Ｗは投影の中心と、対応する頂点との間の距離
を表す。

【０２１２】図３２で示されているように、プリミティブは最初に受信され、複数の頂点
により規定される。そのような各頂点はＷ値を含んでいる。プリミティブを受信
するとき、設定モジュールは頂点に基づいてプリミティブを特徴付けするライン
を規定する役目を行う。動作3200に注意。

【０２１３】Ｗ値はその後、決定3202で解析される。示されているように、１つのＷ−値
が負であるならば、負の値を有する頂点と反対のラインの一次方程式は動作3204
でフリップされる。換言すると、一次方程式の係数は−１により乗算される。さ
らに、２つのＷ−値が負であるならば、正のＷ−値を有する頂点と、負のＷ−値
を有するそれぞれの頂点とを接続するラインの一次方程式は動作3206でフリップ
される。３つのＷ−値が負であるならば、不合格（カル）状態3207が生じ、本発
明は三角形を不合格とする。負であるＷ−値がないならば、付加的な措置は取ら
れない。

【０２１４】図３２Ａ−３２Ｃはフリップ一次方程式が、処理されるスクリーンの部分に
影響を与える方法を示している。図３２ＡはＷ値が負のものではなく、一次方程
式が変更されない状態の場合を示している。示されているように、プリミティブ
の内部部分はこのようなケースで満たされている。

【０２１５】図３２Ｂは１つのＷ−値が負であり、したがってその一次方程式がフリップ
されるケースを示している。示されているように、頂点と対向するプリミティブ
部分は現在のケースで満たされている。特に、描かれるエリアは−Ｗ頂点を共有
する２つの三角形の面と共直線性である２つのラインにより境界を与えられ、さ
らに、２つの＋Ｗ頂点を共有する三角形の面により境界を与えられる。

【０２１６】図３２Ｃは２つのＷ−値が負であり、したがってその一次方程式がフリップ
されるケースを示している。示されているように、頂点と対向するプリミティブ
部分は図２７−３２を参照して前述した方法および／またはプロセスを使用して
満たされる。換言すると、描かれるエリアは＋Ｗ頂点を共有する２つの三角形の
面と共直線性である２つのラインにより境界を与えられ、さらに、＋Ｗ頂点に近
接する。

【０２１７】本発明はしたがって全ての３つの前述のケースを処理することができる。三
角形の部分が近距離および／遠距離の平面を越えているならば、これらの平面内
にその部分だけを描く。三角形が１または２の負のＺ頂点を有するならば、正確
な＋Ｚ部分だけが描かれる。

【０２１８】全ての頂点がオフスクリーンであり、三角形が目の後方から遠距離の平面を
越えて延在しても、画素は三角形内およびスクリーン上であり、近限界と遠限界
との間にＺを有する。本発明は悪い画素を使用する時間の浪費を少なくすること
を確実にする。スクリーンエッジまたは近距離平面と遠距離平面による全てのク
リッピングが容易に使用されることができる凸形領域のオンスクリーンで常に行
われるので、これは可能である。

【０２１９】スタート点が満たされるエリア内ではないときに時によって問題が生じる。
上部頂点がオフスクリーンであるか近距離の平面または遠距離の平面によりクリ
ップされる場合にこれは生じる。この場合、トラバーサルステージは描かれる区
域の上部点を検索しなければならず、上から開始する。これは三角形のエッジス
ロープとＺスロープの符号により誘導されることにより効率的に行われる。これ
は三角形の一次方程式が描かれる領域外であることとその理由を発見するために
、三角形の一次方程式を試験できる。外部にあるエッジおよび／またはＺ限界を
知ったとき、そのエッジまたは限界へ近付けるステップ方向を知る。（選択肢の
あるとき）好みによって水平から垂直に移動することによって、描かれた領域の
検索は上部に描くことのできる画素が存在するならば、それを発見する。オープ
ンアップする外部（−Ｗ）三角形でもこの問題は生じる。この場合、描かれる区
域は全ての３つの頂点よりも上方に延在する。

【０２２０】本発明の１実施形態ではトラバーサルは三角形の上部から下部へ進行する。
負のＷ−値をもたず頂点がシザー長方形であるならば、スタート点は三角形の上
部の頂点である。トラバーサルは常にシザー長方形内で開始し、その外ではない
ので、エッジにより囲まれるエリアがシザー長方形を越えて延在しても、シザー
長方形内の三角形部分だけが描かれる。このようにして、簡単なシザー長方形の
長方形エッジクリッピングが行われる。

【０２２１】種々の実施形態を前述したが、これらは技術的範囲の限定ではなく例示での
み示されていることを理解すべきである。したがって、本発明の技術的範囲は前
述の例示的な実施形態により限定されず、特許請求の範囲とそれらの均等物にし
たがってのみ限定される。

【図面の簡単な説明】

【図１】従来技術のグラフィック処理方法のフロー図。

【図１Ａ】従来技術のスキニング方法を示す概略図。

【図１Ｂ】単一の半導体プラットフォーム上に構成された本発明の１実施形態の種々のコ
ンポーネントを示すフロー図。

【図２】本発明の１実施形態による頂点属性バッファ（ＶＡＢ）の概略図。

【図２Ａ】本発明の１実施形態によるＶＡＢによって受取られることのできる種々のコマ
ンドを示すチャート。

【図２Ｂ】本発明の１実施形態によるＶＡＢとの間で頂点属性をロードし、ドレインする
方法を示すフローチャート。

【図２Ｃ】図２Ｂの動作を実行するために使用される本発明のアーキテクチャの概略図。

【図３】本発明の１実施形態によるＶＡＢに関連したモードビットの説明図。

【図４】本発明の変換モジュールを示す概略図。

【図４Ａ】本発明の１実施形態による多数の実行スレッドを実行する方法を示すフローチ
ャート。

【図４Ｂ】本発明の１実施形態にしたがって図４Ａの方法が行われる手順を示すフロー図
。

【図５】本発明の１実施形態による図４の変換モジュールの機能装置の概略図。

【図６】図５の変換モジュールの乗算論理装置（ＭＬＵ）の概略図。

【図７】図５の変換モジュールの演算論理装置（ＡＬＵ）の概略図。

【図８】図５の変換モジュールのレジスタファイルの概略図。

【図９】図５の変換モジュールの反転論理装置（ＩＬＵ）の概略図。

【図１０】本発明の１実施形態による図５の変換モジュールの出力コンバータの出力アド
レスのチャート。

【図１１】本発明の１実施形態による図５の変換モジュールのマイクロコード編成図。

【図１２】本発明の１実施形態による図５の変換モジュールのシーケンサの概略図。

【図１３】図１２の変換モジュールのシーケンサの使用に関連した種々の動作を詳細に示
すフローチャート。

【図１４】図１２の変換モジュールのシーケンサのシーケンシングコンポーネントの動作
を詳細に示すフロー図。

【図１４Ａ】グラフィック処理中にスカラーおよびベクトル成分を処理するために使用され
る本発明のコンポーネントを示すフロー図。

【図１４Ｂ】図５の変換モジュールに対応している図１４Ａに示されている本発明の機能コ
ンポーネントの１つの可能な組合せ1451を示すフロー図。

【図１４Ｃ】図１４Ａに示されている本発明の機能コンポーネントの別の可能な組合せ1453
を示すフロー図。

【図１４Ｄ】本発明の１実施形態にしたがって図１２の変換モジュールにより実施されるグ
ラフィック処理中にブレンディング動作を行う方法を示すフロー図。

【図１５】本発明の１実施形態のライティングモジュールの概略図。

【図１６】本発明の１実施形態による図１５のライティングモジュールの機能装置を示す
概略図。

【図１７】本発明の１実施形態による図１６のライティングモジュールの乗算論理装置（
ＭＬＵ）の概略図。

【図１８】本発明の１実施形態による図１６のライティングモジュールの演算論理装置（
ＡＬＵ）の概略図。

【図１９】本発明の１実施形態による図１６のライティングモジュールのレジスタ装置の
概略図。

【図２０】本発明の１実施形態による図１６のライティングモジュールのライティング論
理装置（ＬＬＵ）の概略図。

【図２１】本発明の１実施形態による図１６のライティングモジュールに関連したフラッ
グレジスタの説明図。

【図２２】本発明の１実施形態による図１６のライティングモジュールに関連したマイク
ロコードフィールドの説明図。

【図２３】本発明の１実施形態による図１６のライティングモジュールに関連したシーケ
ンサの概略図。

【図２４】本発明の１実施形態にしたがって変換およびライティングモジュールのシーケ
ンサが関連したバッファの入力および出力をどのように制御することができるか
を詳細に説明するフローチャート。

【図２５】図２４の方法にしたがって変換およびライティングモジュールのシーケンサが
関連したバッファの入力および出力をどのように制御することができるかを示す
概略図。

【図２５Ｂ】図１Ｂのラスター化装置の種々のモジュールの概略図。

【図２６】本発明のラスター化モジュールの設定モジュールの概略図。

【図２６Ａ】図２６のラスター化装置の設定モジュールによって計算される種々のパラメー
タを示す説明図。

【図２７】図２６に示されているラスター化装置コンポーネントの設定およびトラバーサ
ルモジュールに関連した本発明の方法を示すフローチャート。

【図２７Ａ】本発明の１実施形態にしたがってプリミティブにおけるエリアを識別するため
に移動される凸状領域を囲む方向ポイントを示す説明図。

【図２８】図２７の処理行動作2706に関連している本発明のプロセスを示すフローチャー
ト。

【図２８Ａ】本発明の凸状領域がプリミティブに関して移動されるシーケンスを示す概略図
。

【図２８Ｂ】本発明の凸状領域がプリミティブに関して移動されるシーケンスの別の例を示
す概略図。

【図２９】図２７の処理行動作2706に関連した本発明のプロセスの別の犂耕体プロセスを
示すフローチャート。

【図２９Ａ】図２９の犂耕体プロセスにしたがって本発明の凸状領域がプリミティブに関し
て移動されるシーケンスを示す概略図。

【図３０】境界を使用する別の犂耕体プロセスを示すフローチャート。

【図３１】図３０の動作3006に関連したプロセスを示すフローチャート。

【図３１Ａ】図３０および３１の境界ベースの犂耕体プロセスにしたがって本発明の凸状領
域がプリミティブに関して移動されるシーケンスを示す概略図。

【図３２】図２７の動作2702に関連したプロセスを示すフローチャート。

【図３２Ａ】図３２のプロセスにおいて負のＷ値が１つも計算されないとき、どのようなエ
リアが描かれるかを示す説明図。

【図３２Ｂ】図３２のプロセスにおいて負のＷ値が１つだけ計算されたとき、どのようなエ
リアが描かれるかを示す説明図。

【図３２Ｃ】図３２のプロセスにおいて負のＷ値が２つだけ計算されたとき、どのようなエ
リアが描かれるかを示す説明図。

【手続補正書】特許協力条約第３４条補正の翻訳文提出書

【提出日】平成１４年３月８日（２００２．３．８）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者カーク、デビッドアメリカ合衆国、カリフォルニア州 94123 サン・フランシスコ、ブロデリック・ストリート 2965 (72)発明者サベラ、パオロアメリカ合衆国、カリフォルニア州 94588 プレザントン、カンバーランド・ギャップ・コート 3457 Ｆターム(参考） 5B057 CA13 CA17 CB12 CB16 CC04 CH05 CH09 5B080 AA14 CA04 DA07 DA08 FA02 FA03

Claims

【特許請求の範囲】

【請求項１】（ａ）頂点データをベクトルの形態で受取り、ベクトル頂点
データに関してベクトル演算を行うためのベクトル演算モジュールと、（ｂ）ベクトル演算モジュールからのスカラー頂点データをベクトル頂点デー
タに変換するための、ベクトル演算モジュールに結合された変換モジュールと、（ｃ）ベクトル演算モジュールの出力を記憶して、その出力をベクトル演算モ
ジュールにフィードバックするための、ベクトル演算モジュールに結合されたレ
ジスタとを具備しているグラフィック処理中にスカラーおよびベクトル成分を処
理するためのシステム。
【請求項２】ベクトル演算モジュールは乗算器および加算器の少なくとも
一方を含んでいる請求項１記載のシステム。
【請求項３】ゼロレイテンシーはレジスタをバイパスすることによって達
成される請求項１記載のシステム。
【請求項４】レジスタは、ベクトル頂点データを発生するベクトル成分書
込みマスクを含んでいる請求項３記載のシステム。
【請求項５】さらに、ベクトル演算モジュールの出力に関してスカラー演
算を実行し、それによって頂点データをスカラーの形態でレンダリングするため
の適合されたスカラー演算モジュールを備えている請求項１記載のシステム。
【請求項６】スカラー演算には、逆数または逆平方根演算が含まれる請求
項５記載のシステム。
【請求項７】（ａ）頂点データをベクトルの形態で受取り、（ｂ）ベクトル頂点データに関してベクトル演算を行い、（ｃ）ベクトル演算から結果的に得られたスカラー頂点データをベクトル頂点
データに変換し、（ｄ）ベクトル演算の出力を記憶し、（ｅ）ベクトル演算の記憶された出力に関して付加的なベクトル演算を行うス
テップを含んでいるグラフィック処理中にスカラーおよびベクトル成分を処理す
る方法。
【請求項８】ベクトル演算は乗算または加算演算を含んでいる請求項７記
載の方法。
【請求項９】ベクトル演算はゼロレイテンシーでベクトル演算の出力に関
して行われる請求項７記載の方法。
【請求項１０】ベクトル演算の出力はレジスタ装置に記憶され、ゼロレイ
テンシーはレジスタ装置をバイパスすることによって達成される請求項９記載の
方法。
【請求項１１】ベクトル演算の出力に関してスカラー演算を実行し、それ
によって頂点データをスカラーの形態でレンダリングするステップをさらに含ん
でいる請求項７記載の方法。
【請求項１２】スカラー演算は逆数または逆平方根演算を含んでいる請求
項１１記載の方法。
【請求項１３】ベクトル演算の出力がベクトルの形態である場合、その出
力からスカラー頂点データを抽出するステップをさらに含んでいる請求項１１記
載の方法。
【請求項１４】抽出はマルチプレクサによって行なわれる請求項１３記載
の方法。
【請求項１５】受取られた頂点データはマルチプレクサによって操作され
る請求項７記載の方法。
【請求項１６】（ａ）頂点データをベクトルの形態で受取るためのコード
セグメントと、（ｂ）ベクトル頂点データに関してベクトル演算を行うためのコードセグメン
トと、（ｃ）ベクトル演算から結果的に得られたスカラー頂点データをベクトル頂点
データに変換するためのコードセグメントとを含み、（ｄ）ベクトル演算の出力を記憶し、（ｅ）ベクトル演算の記憶された出力に関して付加的なベクトル演算を行うグ
ラフィック処理中にスカラーおよびベクトル成分を処理するためのコンピュータ
読出し可能な媒体上に支持されているコンピュータプログラム。
【請求項１７】ベクトル演算は乗算または加算演算を含んでいる請求項１
６記載のコンピュータプログラム。
【請求項１８】ベクトル演算はゼロレイテンシーでベクトル演算の出力に
ついて行われる請求項１６記載のコンピュータプログラム。
【請求項１９】ベクトル演算の出力はレジスタ装置に記憶され、ゼロレイ
テンシーはレジスタ装置をバイパスすることによって達成される請求項１８記載
のコンピュータプログラム。
【請求項２０】さらに、ベクトル演算の出力に関してスカラー演算を実行
し、それによって頂点データをスカラーの形態でレンダリングするコードセグメ
ントを含んでいる請求項１６記載のコンピュータプログラム。
【請求項２１】スカラー演算は逆数または逆平方根演算を含んでいる請求
項２０記載のコンピュータプログラム。
【請求項２２】さらに、ベクトル演算の出力がベクトルの形態である場合
、その出力からスカラー頂点データを抽出するコードセグメントを含んでいる請
求項２０記載のコンピュータプログラム。
【請求項２３】抽出はマルチプレクサによって行なわれる請求項２２記載
のコンピュータプログラム。
【請求項２４】受取られた頂点データはマルチプレクサによって操作され
る請求項１６記載のコンピュータプログラム。
【請求項２５】（ａ）複数のマトリックス、複数の加重値、および頂点デ
ータをバッファにおいて受取り、（ｂ）複数の積の和を計算し、各積は頂点データと、マトリックスの１つと、
および加重の少なくとも１つとの乗算により計算されたものであり、（ｃ）付加的な処理のために積の和を出力するステップを含んでいるハードウ
ェア構成グラフィックパイプラインにおけるグラフィック処理中にブレンディン
グ演算を行う方法。
【請求項２６】マトリックスはモデルビューマトリックスを含んでいる請
求項２５記載の方法。
【請求項２７】付加的な処理には、表示するための積の和と合成マトリッ
クスとの乗算が含まれている請求項２６記載の方法。
【請求項２８】付加的な処理には、ライティング動作が含まれている請求
項２６記載の方法。
【請求項２９】マトリックスは逆マトリックスを含み、頂点データは正規
ベクトルを含んでいる請求項２５記載の方法。
【請求項３０】バッファの出力に結合された第１の入力を有し、頂点デー
タを受取る乗算論理装置と、この乗算論理装置の出力に結合された第１の入力を
有する演算論理装置と、この演算論理装置の出力に結合された入力を有するレジ
スタ装置と、ならびに乗算論理装置および演算論理装置に結合されたメモリとを
備えた単一の集積回路によって行われ、メモリには、頂点データを処理するとき
のための複数の定数および変数が記憶されている請求項２５記載の方法。
【請求項３１】バッファの出力に結合された第１の入力を有する乗算論理
装置と、この乗算論理装置の出力に結合された第１の入力を有する演算論理装置
と、この演算論理装置の出力に結合された入力を有するレジスタ装置と、演算論
理装置またはレジスタ装置の出力に結合された入力を備えた反転論理装置と、こ
の反転論理装置の出力と乗算論理装置の第２の入力との間に結合された変換モジ
ュールと、乗算論理装置および演算論理装置に結合されたメモリと、ならびに演
算論理装置の出力に結合された出力コンバータとを備えた単一の集積回路によっ
て行われ、反転論理装置は逆数または逆平方根演算を行い、変換モジュールはス
カラー頂点データをベクトル調印データに変換するように構成されており、メモ
リには頂点データを処理するときに使用される複数の定数および変数が記憶され
ており、出力コンバータは処理された頂点データを出力するようにライティング
モジュールに結合されている請求項２５記載の方法。
【請求項３２】（ａ）複数のマトリックス、複数の加重値、および頂点デ
ータを受取るためのバッファと、（ｂ）このバッファに結合された単一の集積回路とを備えており、この集積回
路は複数の積の和を計算し、各積は頂点データと、マトリックスの１つと、およ
び加重の少なくとも１つとの乗算により計算されたものであり、（ｃ）付加的な処理のために単一の集積回路から積の和が出力されるグラフィ
ックパイプラインにおけるグラフィック処理中にブレンディング演算を行うため
のシステム。
【請求項３３】マトリックスはモデルビューマトリックスを含んでいる請
求項３２記載のシステム。
【請求項３４】付加的な処理には、表示するための積の和と合成マトリッ
クスとの乗算が含まれている請求項３３記載のシステム。
【請求項３５】付加的な処理には、ライティング演算が含まれている請求
項３３記載のシステム。
【請求項３６】マトリックスは逆マトリックスを含み、頂点データは正規
ベクトルを含んでいる請求項３２記載のシステム。
【請求項３７】単一の集積回路は、バッファの出力に結合された第１の入
力を有し、頂点データを受取る乗算論理装置と、この乗算論理装置の出力に結合
された第１の入力を有する演算論理装置と、この演算論理装置の出力に結合され
た入力を有するレジスタ装置と、ならびに乗算論理装置および演算論理装置に結
合されたメモリとを備えた単一の集積回路によって行われ、メモリには、頂点デ
ータを処理するときに使用される複数の定数および変数が記憶されている請求項
３２記載のシステム。
【請求項３８】単一の集積回路は、バッファの出力に結合された第１の入
力を有する乗算論理装置と、この乗算論理装置の出力に結合された第１の入力を
有する演算論理装置と、この演算論理装置の出力に結合された入力を有するレジ
スタ装置と、演算論理装置またはレジスタ装置の出力に結合された入力を備えた
反転論理装置と、この反転論理装置の出力と乗算論理装置の第２の入力との間に
結合された変換モジュールと、乗算論理装置および演算論理装置に結合されたメ
モリと、ならびに演算論理装置の出力に結合された出力コンバータとを備えてお
り、反転論理装置は逆数または逆平方根演算を行い、変換モジュールはスカラー
頂点データをベクトル調印データに変換するように構成されており、メモリには
頂点データを処理するときに使用される複数の定数および変数が記憶されており
、出力コンバータは処理された頂点データを出力するようにライティングモジュ
ールに結合されている請求項３２記載のシステム。