JP2003515814A - 分散処理システムにおける相互プロセス通信 - Google Patents

分散処理システムにおける相互プロセス通信

Info

Publication number
JP2003515814A
JP2003515814A JP2001540592A JP2001540592A JP2003515814A JP 2003515814 A JP2003515814 A JP 2003515814A JP 2001540592 A JP2001540592 A JP 2001540592A JP 2001540592 A JP2001540592 A JP 2001540592A JP 2003515814 A JP2003515814 A JP 2003515814A
Authority
JP
Japan
Prior art keywords
computer
cpu
signal
shadow
cpus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001540592A
Other languages
English (en)
Other versions
JP4689917B2 (ja
JP2003515814A5 (ja
Inventor
ヨンセン、ペッテル
クロカ、ペル、オラブ
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19904021&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2003515814(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン filed Critical テレフオンアクチーボラゲツト エル エム エリクソン
Publication of JP2003515814A publication Critical patent/JP2003515814A/ja
Publication of JP2003515814A5 publication Critical patent/JP2003515814A5/ja
Application granted granted Critical
Publication of JP4689917B2 publication Critical patent/JP4689917B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/54Interprogram communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 各々がオペレーティング・システムを有する2つ以上の相互に接続されたCPUまたはコンピュータの分散処理システムにおいて、異なるプロセスが作業分散のために静的な手法で特定のCPUに割り当てられ、シャドウ・プロセスおよびドライバ・アダプタを備える新規なバーチャル・リンク・ハンドラ(VLH)によって、CPUまたはコンピュータに常駐して作動するプロセスから、他のCPUに常駐して作動するプロセスへ信号を交換することが可能となる。

Description

【発明の詳細な説明】
【0001】 (発明の分野) 本発明は、2つ以上の処理ユニット(CPU)を備えるコンピュータ・システ
ムに関するものであり、特に、静的な手法で異なるプロセスを異なるCPUに割
り当てることによって、作業分担が達成されるようなシステムにおける相互プロ
セス通信であって、それらCPUは独立して、かつ、そのシステムを通してその
ような相互プロセス通信のための周知の伝統的なネットワーキング能力を含まな
いオペレーティング・システム(OS)で作動する相互プロセス通信に関するも
のである。
【0002】 (課題の領域) コンピュータ・システムにおいて、典型的なコンピュータ・システムの物理的
に単一のCPUは、一度に単一のインストラクションしか実行することができな
いので、効率とスピードの要件を満たすことが問題となり得る。この問題を解決
するのに通常使用されるのは、物理的に2つ以上のCPU(またはコンピュータ
)を含んでコンピュータ・システムの能力を向上させることである。そのような
システムには、2つ以上のCPUが備えられ、典型的には、各々、特有の記号の
プロセス識別子(PID)を割り当てられるプロセスとして言及され、CPUに
よって作動されるコンピュータ・プログラムを本質的に備える様々なタスクがC
PU間に分配されて、作業を分担し、また2つ以上の命令を同時に実行できるよ
うにすることができる。典型的には、大抵のシステムにおいて、様々なプロセス
が、情報交換や信号受信および送信といった異なる目的で通信する必要があり、
異なるプロセスが異なるCPUに常駐するとき、そのようなシステムにはまた、
相互プロセス通信を同じCPUの割り当てを持つプロセスに限定することなく、
その異なるプロセスが相互に通信することを可能とする手段が含まれていなけれ
ばならない。そのようなシステムにおいては、OSまたはどのような割り込みル
ーチンもまた信号を送るが、プロセスのみが信号を受けることができるものとさ
れていることに注意すべきである。そのようなシステムのCPUまたはコンピュ
ータが独立して作動し、それらのOSに、そのシステムを通しての「透過的な」
相互プロセス信号通信のためのネットワーキング能力が含まれていないとき、異
なるCPUまたはコンピュータのプロセス間の相互プロセス通信を達成する他の
手段を備える必要がある。
【0003】 (周知の解決法とその問題点) 上述した種類のマルチプロセッサまたはマルチコンピュータ・システムにおけ
る相互プロセス通信を容易にするためのいくつかの解決法が周知である。解決法
の中には、そのような通信のための共有メモリを用いることを示唆するものや、
そのシステムにおけるプロセッサ間に他の種類の結合を加えることを示唆するも
のがある。
【0004】 米国特許第5,062,040号には、確実に、信号が失われず、かつ重複す
る信号が処理されないようにする多重処理装置および現存するプログラムに対し
て透過的なマルチプロセッサ・システムが開示されている。信号取り扱いコード
の断片は、拡張されたプロセスのユーザ部分にローカルなプロセッサで常に実行
される。ユーザのカーネルは、現在の信号の結果(すなわち、無視されていない
信号が受け取られているかどうか)を、何らかのスタブ・パケットでスタブ・プ
ロセスに送らなければならず、また、無視されていない信号が、スタブ・プロセ
スが応答する前にユーザのプロセスによって続けて受信されるならば、更新信号
結果はいずれも、能動スタブ・プロセスに送られなければならない。これは、擬
似信号状態として定義される。各カーネルは、転送されて送られる信号を有する
表エントリのリンクされたリスト、およびそのリストから信号を取り除きそれら
を各プロセッサへの通信チャンネルを介して正しい送り先に転送する、ベース・
レベルで実行するシステム・プロセスを保持するように配置される。
【0005】 (発明の目的) したがって、本発明の目的は、プロセッサおよびOSの独立性が維持されかつ
OS共有制御素子または情報が必要とされない、分散処理を備えるマルチプロセ
ッサ・システムにわたる相互プロセス通信用装置を提供することである。
【0006】 (発明の概要) 本発明の目的は、システムにわたって通信する実際のプロセス用シャドウ・プ
ロセス(SP)およびCPUと通信するためのドライバ・アダプタ(DA)を備
える新規なバーチャル・リンク・ハンドラ(VLH)を提供することで達成され
る。本発明による装置において、システムの他のCPUまたはコンピュータの他
の常駐プロセスとの通信を必要とするCPUまたはコンピュータの常駐の実際の
プロセスの記号PIDもまた、それぞれそのような他の通信するCPUまたはコ
ンピュータで定義される。したがって、CPUまたはコンピュータの常駐SPの
記号PIDは、別のCPUまたはコンピュータの実際の常駐プロセスの記号PI
Dと同じである。この故に、特定のCPUの常駐プロセスは、そのPIDで識別
され、また信号を別のPIDをもつ別の「遠隔の」CPUの別の「遠隔の」常駐
ターゲット・プロセスに通信するよう望んでおり、それが常駐するCPUで、「
遠隔の」ターゲット・プロセスの記号PIDとして同じ記号PIDで「ローカル
の」SPを見出す。信号をやり取りするために、ローカルなSPのローカルな実
際の通信プロセスへのインタフェースは、実際の「遠隔の」ターゲット・プロセ
スへのインタフェースと同一に見える。しかしながら、ローカルな「SP」は、
実際には信号に基づいて決定するものではなく、「遠隔の」ターゲット・プロセ
スが割り当てられていて作動している他のCPUに受信信号を転送する機能を果
たす。受信CPUにおいて、同様のSPによって信号メッセージが受信され、そ
れは続いて信号を実際のターゲット・プロセスに転送する。したがって、本発明
によるシステムのCPUまたはコンピュータ間の信号の通信は、実際のプロセス
がVLHの存在のことを知る必要性なしに新規なVLHによって容易にされる。
上記からわかるように、SPは、別のCPUまたはコンピュータに転送する信号
をプロセスから受信し、また別のCPUまたはコンピュータから転送された信号
をプロセスへと配るように働く。CPU間で信号を通信するためには、各CPU
でのシャドウ・プロセスが、ドライバ・アダプタへのインタフェースを有してお
り、それが今度は、メッセージをCPUまたはコンピュータから別のCPUまた
はコンピュータに伝えるのに用いられるシステムのチャンネルを提供する送信手
段のためのドライバへのインタフェースを有する。
【0007】 (実施例の詳細な説明) 以下で、例としてかつ添付した図面を参照して本発明をより詳細に説明する。
【0008】 図1には、2つのプロセッサおよびプロセッサAおよびBそれぞれに常駐して
作動するプロセッサP1およびP2を備え、それらプロセッサが通信しようとし
ているシステムにおける典型的な問題のシナリオの一例が示されている。各プロ
セッサのオペレーティング・システム(OS)は、同じプロセッサに常駐して作
動するプロセッサ間の通信を可能とするが、異なるプロセッサに常駐して作動す
るプロセッサとの通信を提供しない。したがって、図1に示される典型的な状態
において、プロセッサには、信号を送信するための物理的な相互接続が備えられ
るけれども、プロセッサP1およびP2は、信号をお互いに通信することができ
ない。
【0009】 図2には、図1に示されるのと同様なシナリオの概略図が示されているが、こ
こでは2つの新しいプロセッサP1’およびP2’それぞれと、プロセス間での
信号通信を可能とする本発明によるドライバ・アダプタとが備えられている。本
発明が実現され、異なる種類のプロセッサが使用されるシステムにおいて、シス
テムの設計者はバイト順序やパディングのような様々なプロセッサのフォーマッ
トを用いることを考慮しなければならない。
【0010】 図3を参照するに、本発明によるDAプロセスを実現した例の記号表記が示さ
れている。開始および初期化の後、信号の事象が生じるまでプロセスはアイドル
状態におかれる。信号の事象では、信号がドライバから来るならば、プロセスの
コースは以下で(1)とマークされた分枝によって指示されたようになり、もし
くは、信号がドライバに送られるならば、プロセスのコースは(2)とマークさ
れた分枝によって指示されるようなものとなる。
【0011】 図4を参照するに、本発明によるDAの実現における手順の例を記号表記した
ものが示されている。その手順は、信号をDAに転送するのに用いられる。
【0012】 図5を参照するに、本発明によるDAの実現における手順の例を記号表記した
ものが示されている。その手順は、信号の創出プロセスに対応して信号をDAか
らSPへと転送するのに用いられる。そのプロセスのシャドウPID(SPID
)が、パラメータprm.senderから抽出され、そしてGetPID()
関数を用いてローカルのPIDに変換される。SHADOW_SIGNALは、
DAからいずれかのSPへと送られるだけの固有の信号IDである。
【0013】 図6を参照するに、本発明による(総括的に)SPの実現を記号表記したもの
が示されている。開始および初期化の後、プロセスは信号のイベントが生じるま
でアイドルの状態に置かれる。信号のイベント発生時、信号がDAから発生する
ならば、プロセスの課程は以下で(1)と記された段落において記述されるよう
になり、その他全ての信号については、プロセスの課程は以下で(2)と記され
た段落で記述されるようになる。
【0014】 (1)シャドウ・プロセスがSHADOW SIGNALを受信するとき、信
号IDと元の信号とはその受信された信号から抽出される。そして、所望の受け
手SPIDがその信号から抽出され、GetPID()関数を用いてローカルP
IDへと変換され、そしてその信号は所望のプロセスへと送られる。続いて、S
Pは、IDLE状態へと戻る。
【0015】 (2)何か他の信号が受信されるとき、信号は変更される。SPは、受け手の
SPIDと送り手のSPIDとを信号に加える。信号の受け手のプロセッサ・ア
ドレスがまた見出されて、どのプロセッサに信号が送られるべきかが分かる。そ
して信号は、ドライバ・アダプタへと送られる。SPは、IDLE状態へと戻る
【0016】 先に2つの段落で記述されるプロセスについて以下のことが当てはまる。 GetPID()関数は、SPIDに基づいてローカル・プロセッサでPID
を検索する。 GetPID()関数は、ローカル・プロセッサでPIDに基づいてSPID
を検索する。 GetPID()関数は、SPIDに基づいてプロセッサ・アドレスを検索す
る。プロセッサ・アドレスは、異なるプロセッサを識別する。
【0017】 不明瞭さまたは不確かさを避けるため、本発明の好ましい実施例では、SPI
Dはシステム全体を通して固有に保たれる。代わりの解決法は、プロセスの特有
の識別子としてCPUまたはコンピュータのアドレスと一緒にSPIDを用いる
ことである。
【0018】 Receiver()関数およびSender()関数は、OS関数であり、
受け手および送り手のPIDをそれぞれ戻す。
【0019】 別のシステム例が図7に示されている。その例の要求される性能は、もはや利
用できる単一のプロセッサを備えるシステムによっては満たすことができないよ
うなシステム要件が設けられているとする。したがって、システムを利用できる
スペースおよび処理力に適合させるために、合計7つの実際のプロセスを備える
示されたシステム例において、実際のプロセスは2つのグループ(各プロセッサ
につき1つ)に分けられている。プロセスP1,P2およびP3を備える第1の
グループとプロセスP4,P5,P6およびP7を備える第2のグループがプロ
セッサAおよびBにそれぞれ常駐して作動する。
【0020】 それら2つのグループは、2つの異なるプロセッサで分けられているので、一
旦プロセス間に存在していた通信を再確立する必要がある。図8に示されるよう
に、これは、各プロセッサに「シャドウ・プロセス」を、なくなっている「実際
の」プロセス各々について1つ導入して配置することによって行われる。シャド
ウ・プロセスは、システムにわたるプロセス信号の通信を容易にする新規なVL
Hの構成要素である。示される例において、第1グループのプロセッサP1,P
2,P3と第2グループのプロセッサP4,P5,P6との間にそれぞれ通信が
要求される。しかしながら、第2グループのP7は、第1グループのいずれのプ
ロセッサとも信号の通信が必要でない。したがって、P7には、シャドウ・プロ
セスの必要がない。
【0021】 シャドウ・プロセスを導入した後、対応するシステムがプロセッサで確立され
る。この装置では、第1グループの実際のプロセスは、第2グループの実際のプ
ロセスに対応するシャドウ・プロセスによって信号通信の宛先を見出すことがで
き、そしてその反対もできる。
【0022】 異なるCPU間でのメッセージ通信をカウントするには、2つのプロセッサ間
での通信手段が必要である。そのような通信手段は、ドライバおよび関連する物
理的接続から構成できる。シャドウ・プロセスがそのような通信手段を利用でき
るために、ドライバへのアダプタもまた必要である。これらの規定もまた図7に
示されている。
【0023】 最後に、プロセッサ間のプロセスを識別する方法が必要とされる。示されてい
るシステムにおいては、プロセッサが共通のメモリを有さないものとされている
。本発明によると、プロセッサを識別する方法が、図7のシステム例に対応して
、図8の参照表例によって示されている。
【0024】 図8を参照するに、プロセスP7は、プロセッサAに常駐するいずれのプロセ
スとも信号通信を必要としないので、本例のプロセスP7は、プロセッサAにつ
いてのシャドウPIDまたは対応するPIDを有さないということが分かる。
【0025】 表の展開が図9aから図9cに説明されている。システムは共通のメモリを有
しておらず、図8の参照表は、図9に示されるように、2つの表に分けられ、そ
してそれぞれのプロセッサに配置されているものとする。図9bから、プロセッ
サAのプロセスとプロセスP7との間には通信がないので、プロセスP7は表か
ら除かれているということが分かる。ここで、どのプロセスから信号が送られ、
またどのプロセスへと信号が遅れるかを知ることが可能となる参照表がある。
【0026】 図7のシステム例は、CPUまたはコンピュータを2つだけ備えるシステムで
ある。したがって、CPUまたはコンピュータを2つだけ備える、本発明による
そのようなシステムにおいて、アドレス・フィールドを省略することができ、ま
た表をこの例について図9cに示される表までさらに展開する。この理由は、実
際のプロセスからSPへと送られる信号は、常に他方の「遠隔の」CPUまたは
コンピュータへと転送され、そしてDAからSPへと送られる信号は、常に実際
の「ローカルの」プロセスへと転送されるからである。
【0027】 図10を参照するに、プロセッサAのプロセスからプロセッサBのプロセスへ
と通信した信号の例が示されている。信号S1が実際のプロセスP1から実際の
プロセスP5へと送られるとする。シャドウ・プロセスP5’は、実際のプロセ
スP5と同じ記号のPIDを有するので、信号の最初の受け手は、P5に対応す
るシャドウ・プロセス、すなわち、P5’である。P5’は、送り手ローカルP
IDを検索し、そして必要ならば、それ自身のPIDも検索する。シャドウ・プ
ロセスは、これらのデータを用いて、シャドウPIDと呼ばれる、対応するプロ
セッサと独立するPIDを検索する。これらのデータは全て、ドライバ・アダプ
タやドライバのような低レベルを通って送られる。ドライバ・レベルでは、それ
は、IDでマークされた他方のプロセッサへと送信され、そのIDで、これが「
シャドウ・プロセス」信号であると、他方のプロセッサにおけるドライバに知ら
せる。データ送信については、本発明による解決法とは独立して、再送信および
/またはフレームの番号付けが用いられる。信号が他方のプロセッサとドライバ
・アダプタに到達するとき、表において検索が行われ、どのシャドウ・プロセス
が信号の送り手に対応するかを見出す。そして信号S3(送り手および受け手情
報をなおも運んでいる)がそのプロセスへと送られる。そのプロセスは、この場
合、P1’である。信号がP1’に到達するとき、送り手および受け手情報が取
り除かれ、元の信号が所望の受け手であるプロセッサP5に送られる。
【0028】 P1からP5へと送られる信号が上記で説明されている。図11に示されるよ
うに、本例のプロセッサP5は、プロセスP1の信号に応答する、または新しい
信号がP5からP1へと送られる。双方の場合とも手順は先の段落において説明
された手順に類似するが、本例における信号は反対方向に流れる。
【0029】 信号S2およびS5はまた、DAへの機能呼び出しでもあるが、情報の流れを
示す信号とみなすということに注意すべきである。
【0030】 また、上述のように、送られる信号への応答は、本発明による解決法において
必須ではないということに注意すべきである。したがって、前述された2つの信
号のシーケンス(P1からP5へおよびP5からP1へ)は、2つの別々の信号
シーケンスであると分かる。
【0031】 (利点) プロセスによって、他のプロセスに何かを知らせるために信号(メッセージと
呼ばれることもある)が用いられる。OSまたは何らかの割り込みルーチン(説
明されていない)もまた信号を送るが、プロセスのみがそれらを受信できる。こ
れを達成することができるのは、マルチプロセッサ、分散システムにおいてであ
り、ここで、各プロセッサのOSは、静的な手法で異なるプロセッサに常駐して
作動する異なるプロセス間の通信を提供するものではない。
【0032】 作業の分担は、異なるプロセスを、独立してかつ伝統的なネットワーキング能
力と関連するオーバーヘッドを含まないオペレーティング・システム(OS)で
作動する異なるCPUに、静的な手法で割り当てることによって達成される。
【0033】 本発明のVLHによって、プロセッサ専用のオペレーティング・システムを変
更することなく、またシステムにオーバーヘッドや複雑さを加えることなく、異
なるプロセッサに常駐して作動するプロセス間で信号を交換することが可能とな
る。
【0034】 また、同一のシャドウ・プロセスを介して本発明を実現することによって、簡
潔さが維持される。しかしながら、シャドウ・プロセスの識別は異なる。
【図面の簡単な説明】
【図1】 各々が他方と通信する必要のある常駐の異なるプロセスを備える2つのCPU
またはコンピュータのシステムで問題となるシナリオの一例を示す概略図である
【図2】 図1に示される問題を解決する本発明によるVLH解決法の一例を示す概略図
である。
【図3】 本発明によるDAプロセスの実施例の一例の概略的な表示である。
【図4】 本発明によるドライバ・アダプタの手順の実施例の一例の概略的な表示である
【図5】 本発明によるドライバ・アダプタの別の手順の実施例の一例の概略的な表示で
ある。
【図6】 本発明によるシャドウ・プロセスの実施例の一例の概略的な表示である。
【図7】 本発明によるVLH解決法を備えるシステム例を示す概略図である。
【図8】 図7のシステム例について、それぞれのプロセッサとそれらの実際のプロセス
のPID、シャドウ・プロセスのPID間の関係をそれぞれ概略的に示す。
【図9a】 図7のシステム例についてルックアップテーブルの展開を概略的に示す。
【図9b】 図7のシステム例についてルックアップテーブルの展開を概略的に示す。
【図9c】 図7のシステム例についてルックアップテーブルの展開を概略的に示す。
【図10】 図7のシステム例における信号の一方向への転送を示す。
【図11】 図7のシステム例における信号の別の方向への転送を示す。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE,TR),OA(BF ,BJ,CF,CG,CI,CM,GA,GN,GW, ML,MR,NE,SN,TD,TG),AP(GH,G M,KE,LS,MW,MZ,SD,SL,SZ,TZ ,UG,ZW),EA(AM,AZ,BY,KG,KZ, MD,RU,TJ,TM),AE,AG,AL,AM, AT,AU,AZ,BA,BB,BG,BR,BY,B Z,CA,CH,CN,CR,CU,CZ,DE,DK ,DM,DZ,EE,ES,FI,GB,GD,GE, GH,GM,HR,HU,ID,IL,IN,IS,J P,KE,KG,KP,KR,KZ,LC,LK,LR ,LS,LT,LU,LV,MA,MD,MG,MK, MN,MW,MX,MZ,NO,NZ,PL,PT,R O,RU,SD,SE,SG,SI,SK,SL,TJ ,TM,TR,TT,TZ,UA,UG,US,UZ, VN,YU,ZA,ZW

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 プロセッサ(CPU)またはコンピュータが、独立したオペ
    レーティング・システム(OS)、CPUまたはコンピュータ間通信ドライバ、
    およびドライバと関連するCPUまたはコンピュータ間の相互接続を含み、2つ
    以上のCPUまたはコンピュータを備えるシステムにおけるCPU間またはコン
    ピュータ間のプロセス信号通信用装置であって、 バーチャル・リンク・ハンドラ(VLH)が、別のCPUまたはコンピュータ
    に常駐する少なくとも1つの実際のプロセスと通信する実際のプロセスの各々に
    ついて少なくとも1つのシャドウ・プロセス(SP)と、各々が少なくとも1つ
    のSPおよび/またはOSと通信する複数のドライバ・アダプタ(DA)と、を
    備えることを特徴とする前記装置。
  2. 【請求項2】 前記システムのCPUまたはコンピュータと関連するシャド
    ウ・プロセスが、前記システムの別のCPUまたはコンピュータと関連する前記
    実際のプロセスのプロセス識別子(PID)と同一のPIDによって識別される
    ことを特徴とする請求項1に記載の装置。
  3. 【請求項3】 シャドウ・プロセス識別子(SPID)が各プロセスに割り
    当てられることを特徴とする請求項1または2に記載の装置。
  4. 【請求項4】 前記SPID自体が前記システム全体を通して固有のプロセ
    ス識別子であることを特徴とする請求項3に記載の装置。
  5. 【請求項5】 前記プロセッサまたはコンピュータ・アドレスと連係する前
    記SPIDが前記システム全体を通して固有のプロセス識別子であることを特徴
    とする請求項3に記載の装置。
  6. 【請求項6】 前記実際のプロセスが前記システムの特定のCPUまたはコ
    ンピュータと静的に関連するかまたはそれらに常駐することを特徴とする請求項
    1から5のいずれかに記載の装置。
  7. 【請求項7】 前記VLHが前記実際のプロセスの前記システムのそれぞれ
    のCPUまたはコンピュータとの関連の参照リストを保持することを特徴とする
    請求項1から6のいずれかに記載の装置。
  8. 【請求項8】 前記システムの通信するCPUまたはコンピュータの各々に
    設定されたアドレス表が前記参照リストから展開されることを特徴とする請求項
    7に記載の装置。
  9. 【請求項9】 1つのCPUまたはコンピュータにおける1つのプロセスか
    ら別のCPUまたはコンピュータにおける別のプロセスへ伝送される信号が、少
    なくとも前記受け手のSPの前記PIDを含むために一時的に変更されることを
    特徴とする請求項1から8のいずれかに記載の装置。
  10. 【請求項10】 1つのCPUまたはコンピュータにおける1つのプロセス
    から別のCPUまたはコンピュータにおける別のプロセスへ伝送される信号が、
    前記送り手のSPの前記PIDを含むために一時的に変更されることを特徴とす
    る請求項9に記載の装置。
  11. 【請求項11】 CPUまたはコンピュータのDAが、同じCPUまたはコ
    ンピュータと関連するSPおよび/またはOSへのインタフェースを備えること
    を特徴とする請求項1に記載の装置。
  12. 【請求項12】 CPUまたはコンピュータのDAが、同じCPUまたはコ
    ンピュータと関連するCPUまたはコンピュータ相互接続用ドライバへのインタ
    フェースを備えることを特徴とする請求項1または11に記載の装置。
  13. 【請求項13】 CPUまたはコンピュータが、独立したオペレーティング
    ・システム(OS)、CPU間またはコンピュータ間の通信ドライバ、およびド
    ライバと関連するCPUまたはコンピュータ間の相互接続を含み、2つ以上のC
    PUまたはコンピュータを備えるシステムにおけるCPU間またはコンピュータ
    間のプロセス信号通信方法であって、 CPUまたはコンピュータにおいて、別のCPUまたはコンピュータの別のプ
    ロセスへ向けた信号を、発信プロセスから他方のプロセスを表すシャドウ・プロ
    セスへと転送するステップと、 前記シャドウ・プロセスによる信号のパラメータと、他方のプロセスのシステ
    ム・アドレスを含む表とを補正するステップと、 ドライバ・アダプタと、ドライバと、ドライバに関連する相互接続とによって
    、前記補正された信号を他方のCPUまたはコンピュータに転送するステップと
    、 前記信号の前記発信プロセスを表すシャドウ・プロセスによって、前記補正さ
    れた信号を、他方のCPUまたはコンピュータで受信するステップと、 前記受信信号によって伝送されるパラメータによって、前記受け手のシャドウ
    ・プロセスによる受信信号を補正するステップと、 前記補正された受信信号を、前記信号が所望された他方のプロセスに転送する
    ステップと、 を含むことを特徴とする前記方法。
JP2001540592A 1999-11-25 2000-11-24 分散処理システムにおける相互プロセス通信 Expired - Fee Related JP4689917B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NO19995774 1999-11-25
NO19995774A NO311656B1 (no) 1999-11-25 1999-11-25 Kommunikasjon mellom prosesser som kjörer på forskjellige prosessorer ved bruk av s¶rskilte kommunikasjonsprosesser
PCT/NO2000/000397 WO2001038998A1 (en) 1999-11-25 2000-11-24 Inter process communication in a distributed processing system

Publications (3)

Publication Number Publication Date
JP2003515814A true JP2003515814A (ja) 2003-05-07
JP2003515814A5 JP2003515814A5 (ja) 2007-09-06
JP4689917B2 JP4689917B2 (ja) 2011-06-01

Family

ID=19904021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001540592A Expired - Fee Related JP4689917B2 (ja) 1999-11-25 2000-11-24 分散処理システムにおける相互プロセス通信

Country Status (10)

Country Link
US (1) US7426531B1 (ja)
EP (1) EP1242900B1 (ja)
JP (1) JP4689917B2 (ja)
CN (1) CN1264102C (ja)
AT (1) ATE479950T1 (ja)
AU (1) AU1742201A (ja)
DE (1) DE60044909D1 (ja)
MY (1) MY126754A (ja)
NO (1) NO311656B1 (ja)
WO (1) WO2001038998A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005165813A (ja) * 2003-12-04 2005-06-23 Matsushita Electric Ind Co Ltd 分散計算機システム管理方法
CN102375763B (zh) * 2010-08-20 2013-06-19 中国移动通信集团公司 一种用于实现进程间通信的系统和方法
EP2727314A1 (en) * 2011-06-30 2014-05-07 Telefonaktiebolaget L M Ericsson (publ) Flexible data communication

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4530051A (en) * 1982-09-10 1985-07-16 At&T Bell Laboratories Program process execution in a distributed multiprocessor system
US5062040A (en) * 1986-12-22 1991-10-29 At&T Bell Laboratories Handling of notification of asynchronous events by user and stub processes of a distributed process executing on a plurality of processors of a multi-processor system
EP0592080A2 (en) * 1992-09-24 1994-04-13 International Business Machines Corporation Method and apparatus for interprocess communication in a multicomputer system
US6226690B1 (en) * 1993-06-14 2001-05-01 International Business Machines Corporation Method and apparatus for utilizing proxy objects to communicate with target objects
JPH07134657A (ja) * 1993-11-09 1995-05-23 Advantest Corp プロセス間通信方式
US5606666A (en) * 1994-07-19 1997-02-25 International Business Machines Corporation Method and apparatus for distributing control messages between interconnected processing elements by mapping control messages of a shared memory addressable by the receiving processing element
JPH08161186A (ja) * 1994-12-09 1996-06-21 Nec Corp タスク間通信方式
JPH08212180A (ja) * 1995-02-08 1996-08-20 Oki Electric Ind Co Ltd プロセス間通信処理装置
JPH103392A (ja) * 1996-06-14 1998-01-06 Fujitsu Ltd マルチプロセス実行システム
JP3293761B2 (ja) * 1997-08-21 2002-06-17 三菱電機株式会社 パケットルーチング方法

Also Published As

Publication number Publication date
NO995774L (no) 2001-05-28
AU1742201A (en) 2001-06-04
ATE479950T1 (de) 2010-09-15
MY126754A (en) 2006-10-31
CN1264102C (zh) 2006-07-12
NO311656B1 (no) 2001-12-27
EP1242900B1 (en) 2010-09-01
WO2001038998A1 (en) 2001-05-31
DE60044909D1 (de) 2010-10-14
NO995774D0 (no) 1999-11-25
US7426531B1 (en) 2008-09-16
CN1399741A (zh) 2003-02-26
JP4689917B2 (ja) 2011-06-01
EP1242900A1 (en) 2002-09-25

Similar Documents

Publication Publication Date Title
US5617424A (en) Method of communication between network computers by dividing packet data into parts for transfer to respective regions
CN100382069C (zh) 在逻辑分区之间共享网络i/o适配器的装置与方法
US4866664A (en) Intercomputer communication control apparatus & method
US7996569B2 (en) Method and system for zero copy in a virtualized network environment
US5434975A (en) System for interconnecting a synchronous path having semaphores and an asynchronous path having message queuing for interprocess communications
US8332875B2 (en) Network device driver architecture
JPH10301871A (ja) 通信システムで比較的大きなデータ・オブジェクトの伝送を制御するシステムと方法
WO1999038086A2 (en) Bus bridge architecture for a data processing system
JPH114279A (ja) 先進的システム間送信方法および機構
US7836233B2 (en) Multi-processor system
US7564860B2 (en) Apparatus and method for workflow-based routing in a distributed architecture router
US20020078163A1 (en) Communicating between zones of a central processing complex
JPH10307732A (ja) メッセージ伝送方法
JP2003515814A (ja) 分散処理システムにおける相互プロセス通信
JP2003510718A (ja) コンピュータシステム内に存在しないプロセッサに対する無効化要求を処理する方法及び装置
JP2002529808A (ja) 分散処理によって実行されるデータ処理要求を評価する方法及び装置
US7360222B2 (en) Extensions to coupling channels to support multiple coupling facility sharing, interrupts, and message passing
US7886306B2 (en) Extensions to coupling channels to support multiple coupling facility sharing, interrupts, and message passing
JP2005122229A (ja) 計算機システム
Maginnis Design considerations for the transformation of MINIX into a distributed operating system
KR100391712B1 (ko) 교환기의 아이피시 정합 장치
EP0272837A2 (en) Inter-process signal handling in a multi-processor system
CN118245401A (zh) Sr-iov设备间通信方法、装置、设备及存储介质
JP2600017B2 (ja) 仮想計算機間の通信回線共有方式
JPH10143484A (ja) 並列計算機の障害回復処理方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060411

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20060629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100518

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100525

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100621

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110217

R150 Certificate of patent or registration of utility model

Ref document number: 4689917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees