JP2003511909A - 階層状に出力がキューされたパケットバッファリングシステムおよび方法 - Google Patents

階層状に出力がキューされたパケットバッファリングシステムおよび方法

Info

Publication number
JP2003511909A
JP2003511909A JP2001529151A JP2001529151A JP2003511909A JP 2003511909 A JP2003511909 A JP 2003511909A JP 2001529151 A JP2001529151 A JP 2001529151A JP 2001529151 A JP2001529151 A JP 2001529151A JP 2003511909 A JP2003511909 A JP 2003511909A
Authority
JP
Japan
Prior art keywords
packet
level
queues
priority
scheduler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001529151A
Other languages
English (en)
Inventor
ロバート ライアン,
レオン ケイ. ウー,
Original Assignee
テノー ネットワークス, インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テノー ネットワークス, インコーポレイテッド filed Critical テノー ネットワークス, インコーポレイテッド
Publication of JP2003511909A publication Critical patent/JP2003511909A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/24Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2441Traffic characterised by specific attributes, e.g. priority or QoS relying on flow classification, e.g. using integrated services [IntServ]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/50Queue scheduling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/50Queue scheduling
    • H04L47/52Queue scheduling by attributing bandwidth to queues
    • H04L47/521Static queue service slot or fixed bandwidth allocation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/50Queue scheduling
    • H04L47/62Queue scheduling characterised by scheduling criteria
    • H04L47/6205Arrangements for avoiding head of line blocking
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/50Queue scheduling
    • H04L47/62Queue scheduling characterised by scheduling criteria
    • H04L47/6215Individual queue per QOS, rate or priority
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3027Output queuing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/9047Buffering arrangements including multiple buffers, e.g. buffer pools
    • H04L49/9052Buffering arrangements including multiple buffers, e.g. buffer pools with buffers of different sizes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679Arbitration or scheduling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681Buffer or queue management
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/20Support for services
    • H04L49/205Quality of Service based
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254Centralised controller, i.e. arbitration or scheduling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3009Header conversion, routing tables or routing tags
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/50Overload detection or protection within a single switching element
    • H04L49/505Corrective measures
    • H04L49/508Head of Line Blocking Avoidance
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/9023Buffering arrangements for implementing a jitter-buffer

Abstract

(57)【要約】 本発明のパケットバッファリングシステムおよび方法は、フルメッシュアーキテクチャを組み込む通信デバイスを可能にすることにより、通常は半メッシュアーキテクチャと関連付けられる帯域幅の総計レベルを達成する。パケットをバッファリングする本発明は、第1のパケットバッファおよび第2のパケットバッファを有する階層状のメモリ構造を使用して、通信デバイスの入力ポートと出力ポートとの間のパケットをバッファリングする。受信されたパケットは、第1のパケットバッファにおいて、出力ポートおよびプライオリティレベルによって組織化され、第1のパケットバッファは、通信デバイスのネットワーク速度の総計で動作する。

Description

【発明の詳細な説明】
【0001】 (関連出願との相互参照) 本願は、1999年10月6日に出願された米国特許仮出願第60/157,
925号のプライオリティ権およびその利益を主張する。
【0002】 (発明の分野) 本発明は概して、通信システムに関し、詳細には、パケットベースの通信アー
キテクチャ内のデータフローの移動に関する。
【0003】 (発明の背景) データ通信は、通信リンクによって相互接続された2つ以上のエンティティ間
におけるデータの交換に関する。データは、例えば、コンピュータ間で伝送され
る情報、または個人間の音声の伝送であり得る。パケットベースのシステムにお
いて、データは、所定のプロトコルによるデータのディスクリートパケットまた
はフレームとして通信され、プロトコルは、パケットがソースから宛先まで移動
する際に、いかに構築および処理されるかを規定し、パケットからの元のメッセ
ージを再度組み立てることを容易にする。
【0004】 インターネット通信が急速に増加し、従来の遠距離通信サービスへの要求が高
まると、結果としてエスカレートしたトラフィックを処理すべきキャリアの能力
に負担が生じた。キャリアは、信頼性も高く、高速で大容量情報伝達を提供する
(帯域幅)、光ファイバ媒体にますます移行してきている。「マルチプレクシン
グ」戦略によって、帯域幅はさらに増加し、これにより、多重データストリーム
を、同じ通信媒体上で相互に干渉することなく、送信することが可能になる。例
えば、時分割多重化(TDM)によって、特定のフローからのパケットを、「時
間スロット」(すなわち、(インターバルの間にスケジューリングされた他の時
間スロットによって)固定のインターバルで回帰することが可能な短いウィンド
ウ)内でのみ伝送することが可能になる。各時間スロットは、別々の通信チャン
ネルを表す。次いで、これらの時間スロットは、予め定義された帯域幅の階層内
で、より高速のライン上で多重化される。高密度波長分割多重化(DWDM)に
おいて、チャネルは、異なる光の波長であり、干渉を生じることなく、同じファ
イバ上で同時に伝達し、かつ、光の波長の数によって、ファイバの容量を効果的
に増加することが可能である。
【0005】 これらの戦略によって、遠距離通信媒体が、トラフィックの大きな増加を収容
することが可能になる。トラフィックをルーティングするタスク、すなわち、異
なるデータフローをそれぞれの宛先に方向付けするタスクは、トラフックがこの
ように大きく増加することによってさらに困難になる。パケットは、エンドステ
ーションに到達する前に、多くの通信ネットワークおよびサブネットワークを横
断し得る。さらに、ネットワークは、異なるパケットフローが、異なるパスを介
して共通の宛先へ移動するように、異なるブランチにわたるトラフィック、およ
び他のネットワークへのトラフィックのバランスを調整するように設計される。
パケットのルーティングは、スイッチ、ルータおよびブリッジなどの通信デバイ
スによって処理される。
【0006】 例えば、図1を参照すると、通信デバイス150は、通信リンク112を介し
て、通信ネットワーク110から(パケット/フレーム、セル、またはTDMフ
レームの形態で)情報を受信し、ローカルエリアネットワーク(LAN)120
、メトロポリタンエリアネットワーク(MAN)130または広域ネットワーク
(WAN)140などの異なる通信ネットワークまたはブランチに、受信した情
報を伝送する。通信デバイス150は、それぞれが一連の入力ポート(例えば、
162、164および166)および出力ポート(例えば、168、170およ
び172)を有する、NIC160およびNIC180などの複数のネットワー
クインターフェースカード(NIC)を含み得る。入力ポート162、164お
よび166は、通信ネットワーク110からの情報を受信し、これらの情報を複
数のパケット処理エンジン(図示せず)に伝送する。これらのパケット処理エン
ジンは、パケットを処理し、エンドステーションを含むLAN120、MAN1
30またはWAN140などの通信ネットワークに対応した出力ポート168、
170および172のうちの一つにおいて伝送するためにパケットを準備する。
【0007】 よい運営のネットワークにおいてさえも、何らかの輻輳は不可避である。これ
は、データトラフィックが一時的に特定のネットワークブランチを圧倒すること
に起因し得るが、それよりも、通信デバイス自体に課せられた要求から生じるこ
とがしばしばある。例えば、データが送信され得るよりも速く蓄積される場合に
、特定の出力ポートがバックログされ得る。理想的な通信デバイスであれば、多
くの入力チャネルから入来するデータを集合し、少しも遅延させずに適切なポー
ト上にこのデータを出力することが可能である。残念ながら、データ移動速度が
増加し続けるため、この理想は非現実的であるのみならず、高いデータ集合力を
有し、かつ、バックログを最小限にとどめるというこの二つの目標は非常に相反
するものである。
【0008】 歴史的には、最小限のバックログ/最小限の輻輳(すなわち、高品質のサービ
スすなわちQoS)に重点を置く通信システムは、図2Aに示すような「フルメ
ッシュ相互接続」の構成を利用する。この構成によると、スイッチ200は、I
1...INpと示される一連のp入力ポート、およびOUT1...OUTp
示される一連のp出力ポートを含む。通常のスイッチは、各カードが固定数の入
力ポートおよび出力ポートを備える、多重プラグインネットワークのインターフ
ェースカードを収容するように構成される。
【0009】 フルメッシュシステムにおいて、各入力ポートは、各出力ポートに直接接続さ
れる。この結果、パケットが、最小限の遅延でポート間を移動することが可能に
なる。入来パケットは、調査され、適切な出力ポートが判定され、適切なポート
にルーティングされる。多機能なQoSメカニズムを収容し得る出力バッファア
ーキテクチャを実施するためにも、フルメッシュスイッチを用いることが可能で
ある。例えば、顧客の中には、よりよいサービスの保証を求めてより高い料金を
支払う人もおり、異なる種類のトラフィックは異なるプライオリティと一致し得
る。各出力ポートと関連した、分散されたスケジューラ210は、スケジューラ
の各キューと関連したプライオリティレベルと一致したパケットを出力する。図
2Aに示すように、例えば、一連のnのプライオリティキュー2051、2052 ...205nは、出力ポートOUT1と関連し、分散されたスケジューラモジュ
ール210は、そのキューレベルのプライオリティに一致した伝送からのこれら
のキューからパケットを選択する。
【0010】 出力バッファリングによって、比例調整、データ形成、(移動できなくなった
帯域幅を排除するための)アイドルキューからビジーキューまでのトラフィック
の再割り当てなどのより高度なQoSメカニズムに加え、純粋なプライオリティ
のスケジューリングが可能になる。比例調整は、パケットサイズが変化し得るこ
とを認識し、これにより、プライオリティ付けが、パケットベースで厳密に適用
されて、大きなパケットは、不適切な利点を有し、過度のジッターをもたらす。
データ形成は、平均速度およびデータ転送の密度(すなわち、トラフィックパタ
ーン)を規制する。任意の特定のデータフローに過度の負担を課すことなく、バ
ースト性を調整し、過度のデータ輻輳を回避するために、トラフィックパターン
上に制限が課される。
【0011】 QoSの利点にもかかわらず、フルメッシュアーキテクチャは、パーシャルメ
ッシュアーキテクチャと同じようには、歴史的に発展しなかった。相互接続が複
雑であるため、データ転送速度が高速の場合に性能が落ちるだけでなく、特定数
のポートを越えた相互接続が実現不可能の場合があり得る。したがって、高度の
データ集合を可能とするように「パーシャルメッシュ」の設計が開発された。ス
イッチ250は、図2Bに示すパーシャルメッシュ設計に基づく。スイッチ25
0は、一連のp入力ポートおよび相補的な一連のp出力ポートも含む。しかし、
この場合、各入力ポートのすべてが、各出力ポートに常に接続されているわけで
はない。代わりに、中央スケジューリングモジュール255は、必要に応じて、
入力ポートを出力ポートに接続する。
【0012】 接続構造が縮小したことによって、パーシャルメッシュアーキテクチャは、高
い集合帯域幅を支援するが、特定のトラフィックパターンが入力において生じる
場合、ブロックまたは輻輳する。例えば、いくつかの入力ポートからのパケット
をフローさせるには、同時に特定の出力ポートにアクセスすることが必要であり
得る。パケットが受信された順番で入力ポートにキューされるため、この結果、
高プライオリティのトラフィックが低プライオリティのトラフィックによってブ
ロックされる、「ヘッド−オブ−ライン(head−of−line)」ブロッ
キングが生じ、これにより、帯域幅およびQoSの保証が飽和状態になることが
防がれる。
【0013】 これらのブロッキングシナリオは、入力側で「仮想出力キューイング」(すな
わち、出力ポートではなく入力ポートに設置された出力キュー)を用いることに
よって、パーシャルメッシュシステム内で緩和される。図2Cに示すように、入
力ポートIN1と関連するものは、一連のp×q出力キュー260であり、p個
の組のq番目のキュー(すなわち、各出力ポート、1からpまでに対してq番目
のプライオリティキュー)として編成される。このようにして、入来パケットは
、ヘッド−オブ−ラインブロッキングをもたらす機会を有する前に、プライオリ
ティ順に配置される。
【0014】 キューを複製するために、キューの効率(すなわち、メモリ空間の利用)が犠
牲にされる。さらに、多くのキューからのパケットの出力をスケジューリングす
るために、高性能のキュー解除方式を実施することは、困難または不可能であり
得る。これは、出力キューの多重度、およびその機能が出力ポートではなく入力
ポートに近いことに起因する(これにより、出力判定が、出力ポートの実際の状
態ではなく、不正確で有り得る想定された状態に基づく)。この結果、キュー解
除方式は通常、基本的および本質的にグローバルである必要がある。すなわち、
スケジューラ255によって実施される方針は、キューに特定であってはならな
い。実際的な問題として、純粋なプライオリティは概して、システムの広範囲な
アプリケーションに受け入れられる、唯一のQoSメカニズムである。したがっ
て、上述の出力側の制御(比例調整など)は、仮想出力キューイングを用いて、
システム上で容易に実施することが不可能である。
【0015】 (発明の説明) (発明の簡単な要旨) 本発明は、フルメッシュアーキテクチャを、通常、パーシャルメッシュシステ
ムと関連した帯域幅の集合レベルにスケーリングすることを可能にする、階層的
に編成された出力−キューイングシステムを利用する。さらに、本発明のアーキ
テクチャによって、出力側のトラフィック工学制御が容易にされ、これにより、
パケットのプライオリティレベルを尊重する、高性能のキュー解除方式を収容す
る。
【0016】 一実施形態において、本発明の局面を組み込んだパケット−バッファリングシ
ステムおよび方法を、一連の入力ポートから、通信ネットワークに接続された通
信デバイス内の一連の出力ポートにパケットを伝送する際に用いる。システムは
、従来技術におけるように一つのメモリ内ではなく、2つ以上のレベルのメモリ
/パケットバッファを含む、階層的なパケット−バッファリングアーキテクチャ
内の通信ネットワーク上で受信されるパケットをバッファする。
【0017】 第一のパケットバッファは、第一の一連のキューに編成される。第一の一連の
キューは、通信ネットワークを介して通信デバイスの入力ポートにおいて受信さ
れるパケットと関連したプライオリティレベルに対応した組のキューにさらにグ
ループ化され得る。各第一の一連のプライオリティキューの組は、通信デバイス
の出力ポートのうちの一つとも関連する。同様に、第二のパケットバッファ(お
よび、所望の場合には、さらなるパケットバッファ)も、通信デバイスの特定の
出力ポートと関連したプライオリティキューの組にグループ化され得る一連のキ
ューにも編成される。
【0018】 第一のパケットバッファは、集合ネットワークの速度(すなわち、ネットワー
ク自体の全体的な伝送速度)で、通信デバイスの入力ポートからパケットを受信
する。次いで、受信されたパケットは、アドレスルックアップエンジンによって
検査されて、転送特性(例えば、所望の宛先出力ポート、QoSに基づくプライ
オリティレベル、など)を確認する。出力ポートおよびパケットと関連したプラ
イオリティレベルを知った後、パケットは、受信したパケットのプライオリティ
レベルと一致したプライオリティレベルを有し、宛先の出力ポートとも関連した
第一の一連のキューに、集合ネットワークの速度で、伝送される。
【0019】 これらの第一の一連のキュー内のパケットは続いて、集合ネットワークの速度
より遅い速度で、対応した第二の一連のキューに伝送される。これらの第二の一
連のキューは、そのプライオリティが受信したパケットのプライオリティと一致
し、宛先の出力ポートとも関連した、第二の一連のプライオリティキューの組の
一部である。パケットが第一の一連のキューから第二の一連のキューに伝送され
る順序は、パケットのプライオリティレベルに基づき、これにより、高いプライ
オリティのパケットが、低いプライオリティのパケットの前に伝送される。パケ
ットが適切な第二のパケットバッファにおいて受信された後、この第二のパケッ
トバッファに関連した、任意の種々のキュー解除システムは、スケジューラと共
に、指定された出力ポートへのパケットのスケジューリングを行い、指定された
出力ポートにこのパケットを伝送する。あるいは(以下に説明するように)、パ
ケットは、出力ポートに到達する前に、さらなる、同様に編成されたパケットバ
ッファに伝送され得る。
【0020】 第一のパケットバッファが集合ネットワークの速度で、パケットを受信および
処理する場合、第一のパケットバッファとして用いるために選択されたメモリの
種類は、比較的高速なアクセス時間を含む性能特徴(例えば、組み込まれたAS
ICパケットバッファ、SRAM)を有する必要がある。この速度に適応するた
めに、第一の一連のキューが、比較的浅いキューサイズ(すなわち、バッファの
深度)を有し、第一の一連のキューの帯域幅の合計は、入力ポートに接続された
通信ネットワークの集合帯域幅より小さい。このコンテキストにおいて用いるよ
うに、用語「帯域幅」は、キューがトラフィックを少しも落とすことなく、ネッ
トワークトラフィックを吸収することが可能である速度を意味する。
【0021】 第二のパケットバッファは、集合ネットワークの速度より遅い速度で、第一の
パケットバッファからパケットを受信することが可能であり、第二の一連のキュ
ーのキュー深度は通常、第一の一連のキューのキュー深度より深い。この結果、
第二のパケットバッファを形成するメモリの性能特徴は、第一のパケットバッフ
ァ(例えば、DRAM、SDRAM、RAMBUS、高密度SRAMなどのフィ
ールド構築可能なメモリ要素)のアクセス時間ほど早くなくてよい。第二のパケ
ットバッファの帯域幅の合計は、第一のパケット−バッファ帯域幅の合計以上で
あるが、個々の第二のパケットバッファの帯域幅は、集合の第一のバッファ帯域
幅ほど大きくない。第一のパケットバッファと第二のパケットバッファとの間の
性能要件が緩和すると、システム性能において対応した損失を生じることなしに
、第二のパケットバッファに、低価格のメモリを用いることが可能になる。
【0022】 本発明の別の実施形態において、第一のパケットバッファおよび第二のパケッ
トバッファに用いられるメモリの種類は、実質的に同様の性能特徴を提示し得る
。例えば、第二の一連のキューのバッファの深度に対して、第一の一連のキュー
に浅いバッファの深度を提供することによって、均質のメモリに、第一の一連の
キューおよび第二の一連のキューの両方を収容するように編成され得る。
【0023】 階層的なメモリの2つのレベルのコンテキスト内で、本発明をこれまで説明し
、以後も説明し続けるが、当業者であれば、任意の数のレベルが実施され得るこ
とを理解する。例えば、本発明は、第二のパケットバッファのうちの少なくとも
一つに接続され、かつ、指定された出力ポートに引き続いて伝送を行うために、
第二のパケットバッファのうちの少なくとも一つからパケットを受信する第三の
パケットバッファを収容し得る。この第三のパケットバッファは、第三の一連の
プライオリティキューの組としてグループ化された第三の一連のキューからも成
り、これにより、一貫したプライオリティレベルによって、第三の一連のキュー
が適切なパケットプライオリティレベルを処理する。第三のパケットバッファの
帯域幅の合計は概して、対応した第二のパケット−バッファ帯域幅の合計以上で
あり、第三のパケットバッファの深度の合計は概して、第二のパケット−バッフ
ァの深度の合計を越える。
【0024】 さらに、通信デバイス内の入力ポート数が増加するため、キューが、第一のレ
ベルにおいて急増し得、これにより、第一のレベルより上のレベルでのパケット
の集合が保証される。例えば、パケットは、レベル0のパケットバッファ内の特
定の(または他の転送属性と一致した)QoSによってキューフロー内に集合さ
れ得、続いて、上述の階層的メモリアーキテクチャ内の低レベルのメモリ内にこ
れらのキューフローを通過させる。
【0025】 要約すると、低性能、低コストのメモリシステムの深度(増加したQoS能力
)によって補足される、極度に高速で、比較的浅いメモリシステムからなる、高
集合帯域幅パケットバッファリングメモリの実施が可能になるため、本発明の階
層的メモリアーキテクチャは、従来の出力キューシステムのスケーリングの問題
を克服する。
【0026】 本発明の利点は、フルメッシュシステム(出力キュー)の拡張性を高める一方
、ヘッド−オブ−ラインのブロッキングを回避するだけではなく、パーシャルメ
ッシュシステムにおける利点も含む。本質的には、相互接続された複数のフルメ
ッシュ、階層的出力−キューパケット−バッファリングシステムは、パーシャル
メッシュ相互接続によって相互接続され得ながらも、単一のシステムのQoS特
徴の多くを保持する。
【0027】 以下の説明は、添付の図面と共に、以下の本発明の詳細な説明を読むとき、よ
り容易に理解される。
【0028】 (好適な実施形態の詳細な説明) 図3Aを参照して、本発明は、通信ネットワーク110を介して、複数の入力
ポート302、304、306から受信されたパケットを、複数の出力ポート3
22、324、326へ転送するための階層キューシステム320を組み込む。
階層キューシステム320は、受信パケットを、レベル1メモリ312、レベル
2メモリ314およびレベルXメモリ316等の複数の記憶素子にバッファリン
グする。
【0029】 通信デバイス150(図1)の集合ネットワークレートを吸収するために、レ
ベル1メモリ312は、すべての入力ポート302、304、306の集合トラ
フィックを、損失することなく、ラインレートでバッファリングするのに十分に
高速でなければならない。レベル1メモリは、通常、「広域」メモリで構成され
得、このときのメモリ幅は、1クロックサイクルのメモリにおいて、並列して記
憶され得るビットの数として規定される。しかしながら、メモリクロックレート
は、その時の技術能力により制限される。所与の技術により制限されたクロック
レートで、メモリ帯域幅は、メモリ幅をより幅広くすることによって増大し得る
。しかしながら、メモリ記憶密度は、さらに、その時の技術によって制限される
ので、メモリをより幅広くすることは、メモリがより浅くなることを必要とする
。結果として生じたメモリ深さの低減は、集合帯域幅がレベル1メモリ312の
帯域幅と等しいか、またはそれよりも大きい、複数のレベル2メモリ314、3
16を付加することによって回復され得る。所与のネットワーク環境のために、
パケットバッファ深さを犠牲にすることなく、特定のパケットバッファ帯域幅を
支援する能力は、メモリ技術の向上ゆえに達成され得るにもかかわらず、より高
いパケットバッファ帯域幅においてさえ、通信デバイス150を基準化しようと
する場合、再び問題が表面化する。
【0030】 メモリ性能が非現実的に向上することなくスケーリングを促進するために、階
層キューシステム320は、集合において、逐次的により深いバッファ深さ(す
なわち、より多くのバイトを記憶することが可能)に従って構成され、かつパケ
ットバッファ帯域幅が、レベル1メモリ312のパケットバッファ帯域幅と等し
いか、またはそれよりも大きいメモリレベル314、316を取り込む。レベル
2メモリ314およびレベルXメモリ316は、より深いパケットバッファ深さ
へ編成されることによって、レベル1メモリ312におけるパケットバッファ深
さの犠牲を本質的に補う。階層キューシステム320のメモリレベル312、3
14、316それぞれにおいて用いられるメモリのタイプは、実質的に同様の性
能特性を示し得るが(異なった構成であるが)、レベル2メモリ314およびレ
ベルXメモリ316のオフセット効果は、より低いレベルのメモリ314、31
6のためのより高密度のメモリタイプ(すなわち、より大きいパケットバッファ
深さ)の使用を可能にし、著しいコスト節約に至り得る。
【0031】 本発明は、以下において、通信デバイスのネットワークインターフェースカー
ドにおいて実施されているように説明されるが、この特定の実施は、例示的実施
形態に過ぎず、かつ当業者は、請求された発明から利益を受け得る任意の数の他
の実施形態を認識する。例えば、本発明の階層キューシステム320は、多種多
様な通信デバイス(例えば、スイッチおよびルータ)において、1つ以上の通信
デバイスとアクセス可能な共有メモリにおいて実行され得る。
【0032】 図3Bおよび図4を参照して、本発明の局面を実施するネットワークインター
フェースカード(NIC)328は、入力ポート302、304、306、パケ
ット処理エンジンまたはパケット転送エンジン330、アドレスルックアップエ
ンジン(ALE)332、統計モジュール334、相互接続インターフェース3
10(図2A)、階層キューシステム320、デキューシステム340、および
出力ポート322、324、326を備える。NIC328は、入力ポート30
2、304、306(ステップ410)において、パケットベースの通信ネット
ワーク110(図1)からパケットを受け取る。転送エンジン330は、ALE
332とともに、宛先(ステップ412)と関連する適切な出力ポート322、
324、326を検索することによって、かつ転送ベクトルを適切な出力ポート
にルーティングすることを支援するために、パケット(ステップ416)上にプ
リペンディングすることによって、パケットの宛先出力ポートを決定する。
【0033】 改変されたパケットは、その後、相互接続インターフェース310を介してフ
ルメッシュ相互接続311にルーティングされ(図2Aにおいてかなり詳細に示
されるように)、続いて、階層キューシステム320に送達される。NIC32
8の階層キュー320は、通常、フルメッシュ相互接続311を介して、改変パ
ケットを受信するので、階層キューシステムは、本来、通信デバイス150にお
いてインストールされた任意のNICの入力ポート162、164、166、2
24、226、228において受信されたパケットを送信し、それ自体のNIC
328の入力ポート302、304、306によって受信されたパケットを含む
。別の実施形態において、入力ポート302、304、306において受信され
たパケットは、転送エンジン330によって、直接的に、階層キューシステム3
20に転送され、相互接続インターフェース310およびフルメッシュ相互接続
311全体をバイパスする。さらに別の実施形態において、転送エンジン330
は、パケットを相互接続インターフェース310に転送し、その後、パケットを
直接的に階層キューシステム320に転送し、従って、フルメッシュ相互接続3
11をバイパスする。
【0034】 物理経路に関係なく、続いて、改変されたパケットは、階層キューシステム(
ステップ418)の第1レベルメモリ312において受信される。第1レベルメ
モリ312におけるパケットは、後述のように、ますます深くなるキュー深さに
編成されるメモリ素子に対応する第2レベルメモリ314に送信され、そして続
くXレベルメモリ316(ステップ420)に送信される。階層キューシステム
320において実行される送信/バッファリングするプロセスは、パケットを階
層キューシステム320のメモリの最低レベルにおけるパケットを、特定の出力
ポート322、324、326と関連するキューに分類する。パケットは、その
後それぞれのパケットの転送ベクトルが除去され(ステップ422)、パケット
が、選択された出力ポート322、324、326(ステップ424)への伝送
のためにスケジューリングされるデキューシステム340に転送される。パケッ
トは、その後、選択された出力ポート322、324、326から、LAN12
0、MAN130、またはWAN140等の通信ネットワークに伝送される。
【0035】 より具体的に、かつ例示的実施形態として、パケットが入力ポート302にお
いて受信されると、入力ポート302と関連する転送エンジン330が選択され
る。選択された転送エンジンは、受信パケットヘッダを解析する。
【0036】 転送エンジン330は、このパケットヘッダに関する処理活動を選択された転
送エンジンに対して外部にあるモジュールに報告するために用いられる統計を提
供するために、パケットヘッダの統合性、そのチェックサムの確認、統計モジュ
ール334へのアクセス、およびパケットの宛先と関連する出力ポート322、
324、326のうちの1つのためのルーティング情報を受け取るためにALE
332と通信することによってパケットヘッダを処理する。さらなるネットワー
ク特有の(例えば、IP、ATM、フレーム遅延、HDLC、TDM)パケット
処理は、この時に行なわれ得る。転送エンジン活動の終了時、選択された転送エ
ンジンは、NIC328の特定の出力ポートを割り当てるルーティング情報(例
えば、転送ベクトルをパケットヘダーにプリペンディングすることによって)を
含むためにパケットヘダーを改変し得る。改変されたパケットヘダーは、その後
、転送エンジン330のバッファに書き込まれ、続いて、上述のように、階層キ
ューシステム320にルーティングされる。
【0037】 次に、階層キューシステム320に焦点を合わせて、かつ図5および図6を参
照して、第1レベルメモリまたは第1パケットバッファ312(ステップ610
)において受信された改変されたパケット510は、異なったプライオリティレ
ベルを有し、NIC328の異なった出力ポート(すなわち物理ポートまたはバ
ーチャルポート)に割り当てられた複数のパケットを含む。例えば、受信パケッ
ト510は、複数の高プライオリティパケット512、中プライオリティパケッ
ト514、および低プライオリティパケット516を含み得、これらのうちのい
くつかは、出力ポート322に、およびその他のパケットは他の出力ポート32
6のうちの1つに向かう。本発明は、受信パケット510における転送ベクトル
およびパケットヘッダ情報を、これらの宛先出力ポート322(ステップ612
)を決定するために検査する。1実施形態において、特定の出力ポート322の
ための受信パケット510は、キューの集団か、またはプライオリティキューセ
ット(ステップ614)に編成され、これは、例えば、高プライオリティキュー
セット520(高プライオリティパケット512)、中プライオリティキューセ
ット522(中プライオリティパケット514を含む)、および低プライオリテ
ィキューセット524(低プライオリティパケット516を含む)に対応する。
【0038】 第1パケットバッファ312の第1組プライオリティキューセット520、5
22、524におけるパケットは、その後、第2レベルメモリまたは第2パケッ
トバッファ314(ステップ616)における第2組プライオリティキューセッ
ト530、532、534に送信される。第2組キューセット530、532、
534は、第1組キューセット520、522、524と同一の出力ポート32
2と関連する。より低速の動作レートで、より深いバッファリングを提供するた
めに(従って、第2パケットバッファ314よりも少ないメモリ消費で使用する
ことを可能にする)、第2組キューセット530、532、534は、第1組キ
ューセットにおける対応する第1組キューよりも大きいバッファ深さ536を有
する第2組キューを含む。この文脈で、「バッファ深さ」という用語は、特定の
キューにおいて記憶され得るパケットデータの最大量を指す。
【0039】 第1パケットバッファ312は、通信デバイス150の集合ネットワークレー
トで動作し、従って比較的高速のメモリアクセスレートを支援することに留意す
ることが重要である。さらに、NIC328におけるすべての第1パケットバッ
ファの第1パケットバッファ帯域幅の合計は、少なくとも、通信デバイス150
の集合ネットワーク帯域幅と同じ大きさである。これは、第1パケットバッファ
312が、データが通信ネットワーク110によって提供されるような量および
レートでパケットデータを受信することができることを意味する。これらの動作
パラメータを支援するために、非ブロッキング状態で、出力がバッファされてい
る間、第1パケットバッファ312は、ワイドデータバス(高データレートを達
成するために)および多重バンクアーキテクチュア(高フレームレートを達成す
るために)を用いる。第1のパケットバッファ312は、さらに、比較的浅い(
例えば、の記憶のパケットの1000分の10)ので、第1組キューの第1パケ
ットバッファ深さ526はそれほど深くない。上述のように、第2組キューは、
相対的に大きいパケットバッファ深さ536(例えば、100万のパケット)を
有する。第2パケットバッファ深さは、しばしば、第1パケット深さの深さより
も10倍〜100倍、またはそれ以上である。通常、すべての第2パケットバッ
ファの第2パケットバッファ帯域幅の合計は、すべての第1パケットバッファの
第1パケットバッファ帯域幅の合計を超え得る。換言すると、第2パケットバッ
ファのパケット取り扱い能力(全体的に考慮される)は、第1パケットバッファ
の能力と等しく、かつ実際、それよりも大きくてよい。しかしながら、個々の第
2パケットバッファ帯域幅は、通常、第1パケットバッファ帯域幅の集合よりも
少ない。
【0040】 パケットとしてこれらの性能制限を緩和する工程は、階層キューシステム34
0におけるより深いキューに送信され、第1パケットバッファおよび第2パケッ
トバッファのための異なったメモリタイプを用いることを可能にし、従って、性
能を悪化させることなく、著しいコストの節約を生じさせ得る。あるいは、第1
パケットバッファおよび第2パケットバッファは、同一のメモリプールにおいて
編成され得、同一の性能特性を示し得る(バッファ深さにおいてわずかな差異を
有する)、しかしながら、この実現は、それほどコスト有効的ではない。1実施
形態において、階層キューシステム320は、レベルXメモリ316等、2レベ
ル以上のパケットバッファを組み込む。同様に、レベルXメモリ316は、対応
する第2パケットバッファの深さ536を超えるパケットバッファ深さ542を
提供する。受信パケット510がメモリの最低レベル(最深バッファ深さを含む
)まで下方に送信された場合、複数のデキューイングシステム340は、パケッ
トバッファにおけるキューと関連して、伝送のためのパケットを宛先出力ポート
322(ステップ618)にスケジュールする。
【0041】 より具体的には、および例示的実施形態として、第1パケットバッファ312
は、パケットを、フルメッシュ相互接続311を介して、通信デバイス150の
すべてのNICS160、180、328から、パラレルで受信する。エンキュ
ーエンジン313(図3B)は、受信パケットがこのNIC328に向けられる
かどうかを決定するために転送ベクトルを解析する。パケットがNIC328の
出力ポート322、326に向けられた場合、エンキューエンジンは、さらに、
受信パケット510のプライオリティレベルを決定し、階層キューシステム32
0のそれぞれのメモリレベルにおいてキューのうちのどれが(一貫したプライオ
リティレベル)受信パケットをバッファリングするかを決定する。受信パケット
510は、その後、出力ポートおよびプライオリティレベルによって分類され、
第1パケットバッファ312における第1組キューに分類される。第1組におけ
るパケットは、その後、第2パケットバッファ314における対応する第2組キ
ューに転送される。エンキューエンジンは、転送されたパケットを受信する第2
組プライオリティキューセットにおける特定のキューを決定するために、再び、
転送されたパケットの転送ベクトルを解析する。1実施形態において、第1のパ
ケットバッファ312と、第2のパケットバッファ314との間にキューセット
のワン−フォー−ワン(one−for−one)マッピングが存在する。第2
パケットバッファ314は、階層キューシステム320のパケットバッファリン
グのバルクを提供し、供給レベルの一致を保証するために、従来の帯域幅形成お
よびパケットスケジューリングプロセスを用いてパケットを宛先出力ポート32
2、326に送信する。ランダム早期検出(RED)および重み付けRED(w
RED)アルゴリズムは、キューの輻輳を管理するために第2パケットバッファ
314の進入の際に用いられ得る。階層キューシステム320のポートおよびキ
ューの割り当ての例は、以下の表1において提供される。
【0042】
【表1】 レベル2メモリ314およびレベルXメモリ316のために必要とされる低減
されたメモリ帯域幅の送信効果は、QoSメカニズムの豊富なセットの実行を促
進する。例えば、分散スケジューラ210は、帯域幅をアイドル高プライオリテ
ィキューから、伝送するパケットを有するビジー低プライオリティキューに提供
し得る。より高いプライオリティキューは、通常、伝送を保証するために構成さ
れ、通常、過度に加入されるようには設計されない。逆も行なわれ得る(すなわ
ち、帯域幅を低プライオリティキューからより高いプライオリティキューへ提供
する)。さらに、他のQoS技術は、純粋プライオリティスケジューリングを重
み付けフェアキューおよび帯域幅提供と組み合わせる等して用いられ得る。
【0043】 図7を参照して、階層キューシステム320は、さらに、パケットを、同一の
QoS、または同一の通信デバイスにおいて配向されるような共通転送属性を有
するキューフローに集めるのに用いられ得る。同様のトラフィックの集合は、階
層キューシステム320のより低いレベルにおいて形勢される多数のキューを管
理する負担を低減する。換言すると、通信デバイス150におけるポートの数は
増加するので、階層キューシステム320において生じるキューの数は拡大し、
従って、NIC328における全体的バッファリングおよびスケジューリングの
複雑性を付加する。通信デバイス150によって受信されたパケットを、同一Q
oSを有するキューフローに予備ソートすることによって、第1レベルメモリ7
10は、第1レベルメモリ710と関連する出力ポート322に向けられたパケ
ットを配置するために、プライオリティレベルおよび出力ポートの両方によるソ
ートではなく、プライオリティが付けられたキューフローによってソートするこ
とのみを必要とするので、第1レベルメモリ710へのソート負担は緩和される
【0044】 1実施形態において、通信ネットワーク110から受信されたパケット510
は、様々なプライオリティレベルを反映し、複数の異なった出力ポートにおいて
標的にされる。レベルゼロメモリ710は、受信パケット510を、プライオリ
ティレベルによってプライオリティキューセット712、714、716に、そ
れらの宛先出力ポートには関係なくソートする。NIC328の特定の出力ポー
ト322と通信するレベルゼロメモリ710におけるパケットのサブセットは、
その後、第1レベルメモリ710に転送され、これは上述のように、パケットデ
ータをプライオリティキューセット20、522、524(さらにポート322
と関連して)に編成する。
【0045】 本発明の階層キューシステムは、フルメッシュ構成の文脈で説明されてきたが
、当業者は、本発明の利点が、他の構成タイプにおいて理解され得ることを認識
する。例示的な1実施形態において、および図8を参照して、通信デバイス81
0は、本発明の階層キューシステムの複数のインスタンス820’、820’’
、820’’’を含む。複数のインスタンス820’、820’’、820’’
’は、フルメッシュ相互接続830によって相互接続される。通信デバイス81
0は、パケットをフルメッシュまたはパーシャルメッシュ相互接続850から受
信する。入ってくるパケットは、レベルゼロメモリ840に入力し、エンキュー
エンジン842によってプライオリティ付け/ソートされる。プライオリティ付
けされたパケットは、パケットが向けられる通信デバイス810の特定の宛先出
力ポート(図示せず)と関連する、階層キューシステムの複数のインスタンス8
20’、820’’、820’’’のうちの1つにルーティングされる。
【0046】 レベルゼロメモリ840によって受信されるパケットが、別の通信デバイス8
70における階層キューシステムの複数のインスタンス860’、860’’、
860’’’のうちの1つに関連する出力ポート(図示せず)に向けられる場合
、レベルゼロメモリ840は、パケットを、フルメッシュまたはパーシャルメッ
シュ相互接続850を介して、通信デバイス870のレベルゼロメモリ880に
ルーティングする。パケットは、その後、エンキューエンジン882によってプ
ライオリティ付け/ソートされ、フルメッシュ相互接続890を介して、適切な
階層キューシステムインスタンス860’、860’’、860’’’にルーテ
ィングされる。
【0047】 例えば、その時の技術的限界(すなわち、集合相互接続速度およびレベルゼロ
集合メモリ帯域幅)がシステムのすべての入力ポートの集合帯域幅に追いつくこ
とができない場合等に、パーシャルメッシュ相互接続を介したレベルゼロメモリ
840、850の相互接続は有益であり。対照的に、技術の限界は、システムの
入力ポートの集合帯域幅に追いつくことができる場合には、フルメッシュ相互接
続は、図8において示されるように実行され得る。
【0048】 本発明は、特定の詳細を参照して説明されてきたが、そのような詳細は、添付
の請求項に含まれる範囲を除き、発明の範囲についての制限としてみなされるこ
とを意図するものではない。
【図面の簡単な説明】
【図1】 図1は、LAN、MANおよびWANなどの他のネットワークに通信ネットワ
ークを接続する、従来技術の通信デバイスを模式的に示す。
【図2A】 図2Aは、出力キューイングを実施する、従来技術のフルメッシュ相互接続シ
ステムを模式的に示す。
【図2B】 図2Bは、ヘッド−オブ−ラインブロッキングを示す、従来技術のパーシャル
メッシュ相互接続システムを模式的に示す。
【図2C】 図2Cは、仮想出力キューイングを実施する、従来技術のパーシャルメッシュ
相互接続システムを模式的に示す。
【図3A】 図3Aは、本発明の一実施形態による、階層的キューシステムを模式的に示す
【図3B】 図3Bは、本発明の一実施形態によって、配置および動作されたネットワーク
インターフェースカード内のいくつかのコンポーネントを模式的に示す。
【図4】 図4は、本発明の一実施形態による、図3Bのネットワークインターフェース
カードを動作する際に実行される工程のフロー図を提供する。
【図5】 図5は、本発明の一実施形態による、図3Bのネットワークインターフェース
カードの階層的キューシステムのメモリ、パケットおよびキュー構造を示す。
【図6】 図6は、本発明の一実施形態による、図5のキュー解除および階層的キューシ
ステムによって実行される工程のフロー図を提供する。
【図7】 図7は、本発明の一実施形態による、キューフローを集合およびバッファリン
グする際に、図5の階層的キューシステムのメモリ、パケットおよびキュー構造
を示す。
【図8】 図8は、パーシャルメッシュ相互接続されたシステム内の階層的キューシステ
ムの一実施形態を示す。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,MZ,SD,SL,SZ,TZ,UG ,ZW),EA(AM,AZ,BY,KG,KZ,MD, RU,TJ,TM),AE,AG,AL,AM,AT, AU,AZ,BA,BB,BG,BR,BY,BZ,C A,CH,CN,CR,CU,CZ,DE,DK,DM ,DZ,EE,ES,FI,GB,GD,GE,GH, GM,HR,HU,ID,IL,IN,IS,JP,K E,KG,KP,KR,KZ,LC,LK,LR,LS ,LT,LU,LV,MA,MD,MG,MK,MN, MW,MX,MZ,NO,NZ,PL,PT,RO,R U,SD,SE,SG,SI,SK,SL,TJ,TM ,TR,TT,TZ,UA,UG,UZ,VN,YU, ZA,ZW (72)発明者 ウー, レオン ケイ. アメリカ合衆国 マサチューセッツ 01742, コンコード, モニュメント ストリート 1235−3 Fターム(参考) 5K030 GA08 HA08 HB13 KA01 KA03 LC01 LC09

Claims (92)

    【特許請求の範囲】
  1. 【請求項1】 通信デバイス中のパケットバッファリングシステムであって
    、通信ネットワークを介して該通信デバイスの入力ポートから受信したパケット
    を出力ポートに転送し、 複数の第1のレベルのキューにセグメント化される第1のレベルのメモリであ
    って、該複数の第1のレベルのキューはそれぞれ、第1のバッファ深さを有し、
    該通信デバイスの該入力ポートから該パケットを受信する、第1のレベルのメモ
    リと、 該第1のレベルのメモリおよび該出力ポートと通信する第2のレベルのメモリ
    であって、該第2のレベルのメモリは、複数の第2のレベルのキューにセグメン
    ト化され、該複数の第2のレベルのキューはそれぞれ、第2のバッファ深さを有
    し、該通信デバイスの該出力ポートと関連付けられ、該複数の第2のレベルのキ
    ューは、該複数の第1のレベルのキューのうち少なくとも1つからパケットデー
    タを受信して、該パケットデータを該出力ポートに転送する、第2のレベルのメ
    モリと、 を含み、 該第2のバッファ深さの合計は、該第1のバッファ深さの合計を越える、 システム。
  2. 【請求項2】 前記複数の第1のレベルのキューはそれぞれ第1のバッファ
    帯域幅を有し、前記複数の第2のレベルのキューはそれぞれ第2のバッファ帯域
    幅を有し、該第2のバッファ帯域幅の合計は、該第1のバッファ帯域幅の合計以
    上である、請求項1に記載のパケットバッファリングシステム。
  3. 【請求項3】 前記第1のバッファ帯域幅の合計は、前記通信ネットワーク
    の帯域幅の総計以上である、請求項2に記載のパケットバッファリングシステム
  4. 【請求項4】 前記第1のレベルのメモリおよび前記第2のレベルのメモリ
    は、複数の入力ポートおよび複数の出力ポートを有する完全に接続されたメッシ
    ュアーキテクチャとして実行され、入力ポートはそれぞれ、出力ポートのうち対
    応するものに連続的に接続される、請求項1に記載のパケットバッファリングシ
    ステム。
  5. 【請求項5】 前記第1のレベルのメモリおよび前記第2のレベルのメモリ
    は、複数の入力ポートおよび複数の出力ポートを有する部分的に接続されたメッ
    シュアーキテクチャとして実行され、該入力ポートのうち少なくとも1つは、該
    出力ポートのうち少なくとも1つに切り替え可能に接続される、請求項1に記載
    のパケットバッファリングシステム。
  6. 【請求項6】 前記受信されたパケットは、該受信されたパケットと関連付
    けられたプライオリティレベルを有し、前記複数の第2のレベルのキューはそれ
    ぞれ、プライオリティレベルが割り当てられ、該パケットに一致するプライオリ
    ティレベルを有するパケットを受信する、請求項1に記載のパケットバッファリ
    ングシステム。
  7. 【請求項7】 前記複数の第2のレベルのキューと通信するスケジューラで
    あって、該スケジューラは、第1のプライオリティレベルを有する該複数の第2
    のレベルのキューの1つから第2のプライオリティレベルを有する該複数の第2
    のレベルのキューの別のキューに帯域幅を提供し、該第1のプライオリティレベ
    ルは、該第2のプライオリティレベルより高い、スケジューラをさらに含む、請
    求項6に記載のパケットバッファリングシステム。
  8. 【請求項8】 前記複数の第2のレベルのキューと通信するスケジューラで
    あって、該スケジューラは、第1のプライオリティレベルを有する該複数の第2
    のレベルのキューの1つから第2のプライオリティレベルを有する該複数の第2
    のレベルのキューの別のキューに帯域幅を提供し、該第1のプライオリティレベ
    ルは、該第2のプライオリティレベルより低い、スケジューラをさらに含む、請
    求項6に記載のパケットバッファリングシステム。
  9. 【請求項9】 前記複数の第2のレベルのキューと通信するスケジューラで
    あって、該スケジューラは、該複数の第2のレベルのキューによって受信された
    パケットの独立的なスケジューリング工程を純粋なプライオリティに基づいて行
    うスケジューラをさらに含む、請求項1に記載のパケットバッファリングシステ
    ム。
  10. 【請求項10】 前記複数の第2のレベルのキューと通信するスケジューラ
    であって、該スケジューラは、該複数の第2のレベルのキューによって受信され
    たパケットの独立的なスケジューリング工程を、重み付きフェアキューイング技
    術を用いて行うスケジューラをさらに含む、請求項1に記載のパケットバッファ
    リングシステム。
  11. 【請求項11】 前記複数の第2のレベルのキューと通信するスケジューラ
    であって、該スケジューラは、該複数の第2のレベルのキューによって受信され
    たパケットの独立的なスケジューリング工程を、ランダム初期検出技術を用いて
    行うスケジューラをさらに含む、請求項1に記載のパケットバッファリングシス
    テム。
  12. 【請求項12】 前記複数の第2のレベルのキューと通信するスケジューラ
    であって、該スケジューラは、該複数の第2のレベルのキューによって受信され
    たパケットの独立的なスケジューリング工程を、重み付きランダム初期検出技術
    を用いて行うスケジューラをさらに含む、請求項1に記載のパケットバッファリ
    ングシステム。
  13. 【請求項13】 前記複数の第2のレベルのキューと通信するスケジューラ
    であって、該スケジューラは、該複数の第2のレベルのキューによって受信され
    たパケットの独立的なスケジューリング工程を、帯域幅提供技術を用いて行うス
    ケジューラをさらに含む、請求項1に記載のパケットバッファリングシステム。
  14. 【請求項14】 前記複数の第2のレベルのキューと通信するスケジューラ
    であって、該スケジューラは、該複数の第2のレベルのキューによって受信され
    たパケットの独立的なスケジューリング工程を、純粋なプライオリティ、重み付
    きフェアキューイング、ランダム初期検出、重み付きランダム初期検出、および
    帯域幅提供から選択される技術の組み合わせを用いて行うスケジューラをさらに
    含む、請求項1に記載のパケットバッファリングシステム。
  15. 【請求項15】 前記第1のレベルのメモリは第1の種類のメモリから構成
    され、前記第2のレベルのメモリは第2の種類のメモリから構成され、該第2の
    種類のメモリは、該第1の種類のメモリの性能特性と実質的に同様の性能特性を
    有する、請求項1に記載のパケットバッファリングシステム。
  16. 【請求項16】 前記第1のレベルのメモリは第1の種類のメモリから構成
    され、前記第2のレベルのメモリは第2の種類のメモリから構成され、該第2の
    種類のメモリは、該第1の種類のメモリの性能特性と実質的に異なる性能特性を
    有する、請求項1に記載のパケットバッファリングシステム。
  17. 【請求項17】 第1のネットワークの帯域幅を有するネットワークに接続
    するための、通信デバイス中の階層状のパケットバッファリングシステムであっ
    て、 該ネットワークを介して該通信デバイスからデータパケットを受信することが
    可能な第1のパケットバッファであって、該第1のパケットバッファは、複数の
    キューを含み、第1のパケットバッファ帯域幅および第1のパケットバッファ深
    さを有する、第1のパケットバッファと、 該第1のパケットバッファと通信する複数の第2のパケットバッファであって
    、該複数の第2のパケットバッファはそれぞれ、該第1のパケットバッファの該
    複数のキューのうち少なくとも1つと関連付けられ、該第1のパケットバッファ
    の該複数のキューのうち少なくとも1つからパケットを受信し、該複数の第2の
    パケットバッファはそれぞれ、第2のパケットバッファ帯域幅および第2のパケ
    ットバッファ深さを有する、複数の第2のパケットバッファと、 を含み、 (i)該第2のパケットバッファ深さの合計は、該第1のパケットバッファ深
    さを越え、 (ii)該第2のパケットバッファ帯域幅の合計は、該第1のパケットバッフ
    ァ帯域幅以上であり、 (iii)該第1のパケットバッファ帯域幅は、該第1のネットワークの帯域
    幅以上である、 システム。
  18. 【請求項18】 前記通信デバイスは、複数の通信デバイスの1つであり、
    該複数の通信デバイスは、該複数の通信デバイスの各々の間に直接接続を提供す
    るように相互接続され、該複数の通信デバイスの各々に含まれる前記階層状のパ
    ケットバッファリングシステムは、該複数の通信デバイスによって共有されない
    、請求項17に記載の階層状のパケットバッファリングシステム。
  19. 【請求項19】 前記第1のパケットバッファは、ASICに埋め込まれた
    パケットバッファを含む、請求項17に記載の階層状のパケットバッファリング
    システム。
  20. 【請求項20】 前記複数の第2のパケットバッファはそれぞれ、電界構成
    可能なメモリ素子を含む、請求項17に記載の階層状のパケットバッファリング
    システム。
  21. 【請求項21】 前記複数の第2のパケットバッファのうち少なくとも1つ
    と通信する複数の第3のパケットバッファをさらに含み、該複数の第3のパケッ
    トバッファはそれぞれ、該複数の第2のパケットバッファのうち少なくとも1つ
    からの前記複数のキューのうち少なくとも1つと関連付けられ、該複数の第2の
    パケットバッファのうち少なくとも1つからの該複数のキューのうち少なくとも
    1つからパケットを受信し、該複数の第3のパケットバッファはそれぞれ、第3
    のパケットバッファ帯域幅および第3のパケットバッファ深さを有し、該第2の
    パケットバッファのうち少なくとも1つの該複数のキューのうち少なくとも1つ
    と関連付けられる該第3のパケットバッファ帯域幅の合計は、該第2のパケット
    バッファのうち少なくとも1つの帯域幅以上であり、該第2のパケットバッファ
    のうち少なくとも1つの該複数のキューのうち少なくとも1つと関連付けられる
    該第3のパケットバッファ深さの合計は、該第2のパケットバッファのうち少な
    くとも1つの該第2のパケットバッファ深さを越える、請求項17に記載の階層
    状のパケットバッファリングシステム。
  22. 【請求項22】 前記第1のパケットバッファは第1の種類のメモリから構
    成され、前記第2のパケットバッファは第2の種類のメモリから構成され、該第
    2の種類のメモリは、該第1の種類のメモリの性能特性と実質的に同様の性能特
    性を有する、請求項17に記載の階層状のパケットバッファリングシステム。
  23. 【請求項23】 前記第1のパケットバッファは第1の種類のメモリから構
    成され、前記第2のパケットバッファは第2の種類のメモリから構成され、該第
    2の種類のメモリは、該第1の種類のメモリの性能特性と実質的に異なる性能特
    性を有する、請求項17に記載の階層状のパケットバッファリングシステム。
  24. 【請求項24】 前記第1のパケットバッファおよび前記第2のパケットバ
    ッファは、複数の入力ポートおよび複数の出力ポートを有する完全に接続された
    メッシュアーキテクチャとして実行され、入力ポートはそれぞれ、出力ポートの
    うち対応するものに連続的に接続される、請求項17に記載の階層状のパケット
    バッファリングシステム。
  25. 【請求項25】 前記第1のパケットバッファおよび前記第2のパケットバ
    ッファは、複数の入力ポートおよび複数の出力ポートを有する部分的に接続され
    たメッシュアーキテクチャとして実行され、該入力ポートのうち少なくとも1つ
    は、該出力ポートのうち少なくとも1つに切り替え可能に接続される、請求項1
    7に記載の階層状のパケットバッファリングシステム。
  26. 【請求項26】 前記第1のパケットバッファによって受信されたデータパ
    ケットは、該データパケットと関連付けられたプライオリティレベルを有し、前
    記複数の第2のパケットバッファはそれぞれ、プライオリティレベルが割り当て
    られ、該パケットに一致するプライオリティレベルを有するパケットを受信する
    、請求項17に記載の階層状のパケットバッファリングシステム。
  27. 【請求項27】 前記複数の第2のパケットバッファと通信するスケジュー
    ラであって、該スケジューラは、第1のプライオリティレベルを有する該複数の
    第2のパケットバッファの1つから第2のプライオリティレベルを有する該複数
    の第2のパケットバッファの別のパケットバッファに帯域幅を提供し、該第1の
    プライオリティレベルは、該第2のプライオリティレベルより高い、スケジュー
    ラをさらに含む、請求項26に記載の階層状のパケットバッファリングシステム
  28. 【請求項28】 前記複数の第2のパケットバッファと通信するスケジュー
    ラであって、該スケジューラは、第1のプライオリティレベルを有する該複数の
    第2のパケットバッファの1つから第2のプライオリティレベルを有する該複数
    の第2のパケットバッファの別のパケットバッファに帯域幅を提供し、該第1の
    プライオリティレベルは、該第2のプライオリティレベルより低い、スケジュー
    ラをさらに含む、請求項26に記載の階層状のパケットバッファリングシステム
  29. 【請求項29】 前記複数の第2のパケットバッファと通信するスケジュー
    ラであって、該スケジューラは、該複数の第2のパケットバッファによって受信
    されたパケットの独立的なスケジューリングを純粋なプライオリティに基づいて
    行うスケジューラをさらに含む、請求項17に記載の階層状のパケットバッファ
    リングシステム。
  30. 【請求項30】 前記複数の第2のパケットバッファと通信するスケジュー
    ラであって、該スケジューラは、該複数の第2のパケットバッファによって受信
    されたパケットの独立的なスケジューリングを、重み付きフェアキューイング技
    術を用いて行うスケジューラをさらに含む、請求項17に記載の階層状のパケッ
    トバッファリングシステム。
  31. 【請求項31】 前記複数の第2のパケットバッファと通信するスケジュー
    ラであって、該スケジューラは、該複数の第2のパケットバッファによって受信
    されたパケットの独立的なスケジューリングを、ランダム初期検出技術を用いて
    行うスケジューラをさらに含む、請求項17に記載の階層状のパケットバッファ
    リングシステム。
  32. 【請求項32】 前記複数の第2のパケットバッファと通信するスケジュー
    ラであって、該スケジューラは、該複数の第2のパケットバッファによって受信
    されたパケットの独立的なスケジューリングを、重み付きランダム初期検出技術
    を用いて行うスケジューラをさらに含む、請求項17に記載の階層状のパケット
    バッファリングシステム。
  33. 【請求項33】 前記複数の第2のパケットバッファと通信するスケジュー
    ラであって、該スケジューラは、該複数の第2のパケットバッファによって受信
    されたパケットの独立的なスケジューリングを、帯域幅提供技術を用いて行うス
    ケジューラをさらに含む、請求項17に記載の階層状のパケットバッファリング
    システム。
  34. 【請求項34】 前記複数の第2のパケットバッファと通信するスケジュー
    ラであって、該スケジューラは、該複数の第2のパケットバッファによって受信
    されたパケットの独立的なスケジューリングを、純粋なプライオリティ、重み付
    きフェアキューイング、ランダム初期検出、重み付きランダム初期検出、および
    帯域幅提供から選択される技術の組み合わせを用いて行うスケジューラをさらに
    含む、請求項17に記載の階層状のパケットバッファリングシステム。
  35. 【請求項35】 一連の入力ポートから一連の出力ポートにパケットを転送
    するための階層状のパケットバッファリングシステムであって、少なくともいく
    つかの該入力ポートは、出力ポートのうち対応するものに連続的に接続され、 第1のパケットバッファであって、該第1のパケットバッファは、第1の一連
    のキューに組織化され、複数のプライオリティキューセットを含み、各第1の一
    連のプライオリティキューセットは、複数の該第1の一連のキューを含み、該出
    力ポートの1つと関連付けられ、該第1の一連のキューはそれぞれ、第1の一連
    のキューの大きさを有する、第1のパケットバッファと、 該第1のパケットバッファからパケットを受信する第2のパケットバッファで
    あって、該第2のパケットバッファは、第2の一連のキューに組織化され、複数
    のプライオリティキューセットを含み、各第2の一連のプライオリティキューセ
    ットは、複数の該第2の一連のキューを含み、該出力ポートの1つと関連付けら
    れ、該第2の一連のキューはそれぞれ、第1の一連のキューのうち対応するもの
    の該大きさより大きな第2の一連のキューの大きさを有する、第2のパケットバ
    ッファと、 複数の逆キューイングシステムであって、該逆キューイングシステムはそれぞ
    れ、該第2の一連のキューの1つが割り当てられ、該出力ポートの1つにおける
    出力に対して該第2の一連のキューに格納されるパケットをスケジューリングす
    る、複数の逆キューイングシステムと、 転送エンジンであって、該入力ポートにおいて受信する該パケットの各々を検
    査し、該第1の一連のキューのうち選択されたものに該パケットの各々を転送す
    ることを可能にする、転送エンジンと、 を含み、 パケットは、該入力ポートに到達し、ネットワーク速度の総計で該第1の一連
    のキューに転送され、該第2の一連のキューによって受信されるパケットは、該
    ネットワーク速度の総計より遅い速度で転送される、 階層状のパケットバッファリングシステム。
  36. 【請求項36】 前記第1の一連のキューはそれぞれ、第1のバッファ帯域
    幅を有し、前記第2の一連のキューはそれぞれ、第2のバッファ帯域幅を有し、
    該第2のバッファ帯域幅の合計は、該第1のバッファ帯域幅の合計以上である、
    請求項35に記載の階層状のパケットバッファリングシステム。
  37. 【請求項37】 前記第1のバッファ帯域幅の合計は、前記入力ポートに接
    続される通信ネットワークの帯域幅の総計以上である、請求項36に記載の階層
    状のパケットバッファリングシステム。
  38. 【請求項38】 前記第1のパケットバッファおよび前記第2のパケットバ
    ッファは、完全に接続されたメッシュアーキテクチャとして実行される、請求項
    35に記載の階層状のパケットバッファリングシステム。
  39. 【請求項39】 前記第1のパケットバッファおよび前記第2のパケットバ
    ッファは、部分的に接続されたメッシュアーキテクチャとして実行される、請求
    項35に記載の階層状のパケットバッファリングシステム。
  40. 【請求項40】 前記転送されたパケットはそれぞれ、該転送されたパケッ
    トと関連付けられたプライオリティレベルを有し、該関連付けられたプライオリ
    ティレベルは、前記複数の第1の一連のプライオリティキューセットのうち少な
    くとも1つと、前記複数の第2の一連のプライオリティキューセットのうち少な
    くとも1つとに対応する、請求項35に記載の階層状のパケットバッファリング
    システム。
  41. 【請求項41】 前記複数の第2の一連のプライオリティキューセットと通
    信するスケジューラであって、該スケジューラは、第1のプライオリティレベル
    を有する該複数の第2の一連のプライオリティキューセットの1つから第2のプ
    ライオリティレベルを有する該複数の第2の一連のプライオリティキューセット
    の別のキューセットに帯域幅を提供し、該第1のプライオリティレベルは、該第
    2のプライオリティレベルより高い、スケジューラをさらに含む、請求項40に
    記載の階層状のパケットバッファリングシステム。
  42. 【請求項42】 前記複数の第2の一連のプライオリティキューセットと通
    信するスケジューラであって、該スケジューラは、第1のプライオリティレベル
    を有する該複数の第2の一連のプライオリティキューセットの1つから第2のプ
    ライオリティレベルを有する該複数の第2の一連のプライオリティキューセット
    の別のキューセットに帯域幅を提供し、該第1のプライオリティレベルは、該第
    2のプライオリティレベルより低い、スケジューラをさらに含む、請求項40に
    記載の階層状のパケットバッファリングシステム。
  43. 【請求項43】 前記複数の第2の一連のプライオリティキューセットと通
    信するスケジューラであって、該スケジューラは、該複数の第2の一連のプライ
    オリティキューセットによって受信されたパケットの独立的なスケジューリング
    工程を純粋なプライオリティに基づいて行うスケジューラをさらに含む、請求項
    35に記載の階層状のパケットバッファリングシステム。
  44. 【請求項44】 前記複数の第2の一連のプライオリティキューセットと通
    信するスケジューラであって、該スケジューラは、該複数の第2の一連のプライ
    オリティキューセットによって受信されたパケットの独立的なスケジューリング
    工程を、重み付きフェアキューイング技術を用いて行うスケジューラをさらに含
    む、請求項35に記載の階層状のパケットバッファリングシステム。
  45. 【請求項45】 前記複数の第2の一連のプライオリティキューセットと通
    信するスケジューラであって、該スケジューラは、該複数の第2の一連のプライ
    オリティキューセットによって受信されたパケットの独立的なスケジューリング
    工程をランダム初期検出技術を用いて行うスケジューラをさらに含む、請求項3
    5に記載の階層状のパケットバッファリングシステム。
  46. 【請求項46】 前記複数の第2の一連のプライオリティキューセットと通
    信するスケジューラであって、該スケジューラは、該複数の第2の一連のプライ
    オリティキューセットによって受信されたパケットの独立的なスケジューリング
    工程を、重み付きランダム初期検出技術を用いて行うスケジューラをさらに含む
    、請求項35に記載の階層状のパケットバッファリングシステム。
  47. 【請求項47】 前記複数の第2の一連のプライオリティキューセットと通
    信するスケジューラであって、該スケジューラは、該複数の第2の一連のプライ
    オリティキューセットによって受信されたパケットの独立的なスケジューリング
    工程を、帯域幅提供技術を用いて行うスケジューラをさらに含む、請求項35に
    記載の階層状のパケットバッファリングシステム。
  48. 【請求項48】 前記複数の第2の一連のプライオリティキューセットと通
    信するスケジューラであって、該スケジューラは、該複数の第2の一連のプライ
    オリティキューセットによって受信されたパケットの独立的なスケジューリング
    工程を、純粋なプライオリティ、重み付きフェアキューイング、ランダム初期検
    出、重み付きランダム初期検出、および帯域幅提供から選択される技術の組み合
    わせを用いて行うスケジューラをさらに含む、請求項35に記載の階層状のパケ
    ットバッファリングシステム。
  49. 【請求項49】 通信デバイス内のパケットをバッファリングする方法であ
    って、 該通信デバイスの入力ポートにおいて該パケットを受信する工程と、 第1のレベルのキューを提供する工程であって、該第1のレベルのキューは、
    該入力ポートと関連付けられ、第1のバッファ深さを有し、該入力ポートから該
    パケットを受信する、工程と、 該通信デバイスの出力ポートを該受信されたパケットの宛先として選択する工
    程と、 第2のレベルのキューを提供する工程であって、該第2のレベルのキューは、
    該選択された出力ポートと関連付けられ、該第1のレベルのキューに対応し、該
    第1のレベルのキューの該第1のバッファ深さを越える第2のバッファ深さを有
    する、工程と、 該第1のレベルのキューから第2のレベルのキューのうち対応するものに該受
    信されたパケットを転送する工程と、 該第2のレベルのキュー内の該転送されたパケットを該選択された出力ポート
    に送信する工程と、 を含む、方法。
  50. 【請求項50】 前記受信されたパケットと関連付けられるプライオリティ
    レベルを決定する工程と、 前記第2のレベルのキューのうち少なくとも1つに該プライオリティレベルを
    割り当てる工程と、 前記第1のレベルのキューから該プライオリティレベルが割り当てられた該第
    2のレベルのキューのうち少なくとも1つに該受信されたパケットを転送する工
    程と、 をさらに含む、請求項49に記載の方法。
  51. 【請求項51】 第1のプライオリティレベルを有する前記第2のレベルの
    キューの1つから第2のプライオリティレベルを有する該第2のレベルのキュー
    の別のキューに帯域幅を提供する工程をさらに含み、該第1のプライオリティレ
    ベルは、該第2のプライオリティレベルより高い、請求項50に記載の方法。
  52. 【請求項52】 第1のプライオリティレベルを有する前記第2のレベルの
    キューの1つから第2のプライオリティレベルを有する該第2のレベルのキュー
    の別のキューに帯域幅を提供する工程をさらに含み、該第1のプライオリティレ
    ベルは、該第2のプライオリティレベルより低い、請求項50に記載の方法。
  53. 【請求項53】 前記第2のレベルのキューによって受信されたパケットの
    独立的なスケジューリングを純粋なプライオリティに基づいて行う工程をさらに
    含む、請求項49に記載の方法。
  54. 【請求項54】 前記第2のレベルのキューによって受信されたパケットの
    独立的なスケジューリングを、重み付きフェアキューイング技術を用いて行う工
    程をさらに含む、請求項49に記載の方法。
  55. 【請求項55】 前記第2のレベルのキューによって受信されたパケットの
    独立的なスケジューリングを、ランダム初期検出技術を用いて行う工程をさらに
    含む、請求項49に記載の方法。
  56. 【請求項56】 前記第2のレベルのキューによって受信されたパケットの
    独立的なスケジューリングを、重み付きランダム初期検出技術を用いて行う工程
    をさらに含む、請求項49に記載の方法。
  57. 【請求項57】 前記第2のレベルのキューによって受信されたパケットの
    独立的なスケジューリングを、帯域幅提供技術を用いて行う工程をさらに含む、
    請求項49に記載の方法。
  58. 【請求項58】 前記第2のレベルのキューによって受信されたパケットの
    独立的なスケジューリングを、純粋なプライオリティ、重み付きフェアキューイ
    ング、ランダム初期検出、重み付きランダム初期検出、および帯域幅提供から選
    択される技術の組み合わせを用いて行う工程をさらに含む、請求項49に記載の
    方法。
  59. 【請求項59】 i)前記第1のレベルキューを提供する工程は、前記通信
    デバイスのネットワーク速度の総計で前記パケットを受信する工程をさらに含み
    、 ii)前記転送工程は、該ネットワーク速度の総計より遅い速度で、前記第2
    のレベルのキュー内の前記転送されたパケットをバッファリングする工程を含む
    、請求項49に記載の方法。
  60. 【請求項60】 前記受信されたパケットは、該受信されたパケットと関連
    付けられた転送属性を有し、 実質的に同様の転送属性を有する該受信されたパケットを総計してキューフロ
    ーを形成する工程と、 該キューフローを前記第1のレベルのキューへとルーティングする工程と、 をさらに含む、請求項49に記載の方法。
  61. 【請求項61】 前記入力ポートを前記選択された出力ポートに連続的に接
    続する工程をさらに含む、請求項49に記載の方法。
  62. 【請求項62】 前記入力ポートを前記選択された出力ポートに切り替え可
    能に接続する工程をさらに含む、請求項49に記載の方法。
  63. 【請求項63】 第1の性能特性セットを有する第1のメモリ素子を提供す
    る工程と、 該第1のメモリ素子内に前記第1のレベルのキューを形成する工程と、 第2の性能特性セットを有する第2のメモリ素子を提供する工程であって、該
    第2の性能特性セットは該第1の性能特性セットと実質的に同様である、工程と
    、 該第2のメモリ素子内に前記第2のレベルのキューを形成する工程と、 をさらに含む、請求項49に記載の方法。
  64. 【請求項64】 第1の性能特性セットを有する第1のメモリ素子を提供す
    る工程と、 該第1のメモリ素子内に前記第1のレベルのキューを形成する工程と、 第2の性能特性セットを有する第2のメモリ素子を提供する工程であって、該
    第2の性能特性セットは該第1の性能特性セットと異なる、工程と、 該第2のメモリ素子内に前記第2のレベルのキューを形成する工程と、 をさらに含む、請求項49に記載の方法。
  65. 【請求項65】 第1のネットワークの帯域幅を有するネットワークに接続
    するために、通信デバイスのパケットバッファリングシステムにおいてデータを
    バッファリングする方法であって、 該ネットワークを介して該通信デバイスからデータパケットを受信することが
    可能な第1のパケットバッファを提供する工程であって、該第1のパケットバッ
    ファは、複数のキューを含み、第1のパケットバッファ帯域幅および第1のパケ
    ットバッファ深さを有する、工程と、 該第1のパケットバッファと通信する複数の第2のパケットバッファを提供す
    る工程であって、該第2のパケットバッファはそれぞれ、該第1のパケットバッ
    ファの該複数のキューのうち少なくとも1つと関連付けられ、該第1のパケット
    バッファの該複数のキューのうち少なくとも1つからパケットを受信し、該第2
    のパケットバッファはそれぞれ、第2のパケットバッファ帯域幅および第2のパ
    ケットバッファ深さを有し、 i)該第2のパケットバッファ深さの合計は、該第1のパケットバッファ深
    さを越え、 ii)該第2のパケットバッファ帯域幅の合計は、該第1のパケットバッフ
    ァ帯域幅以上であり、 iii)該第1のパケットバッファ帯域幅は、該第1のネットワークの帯域
    幅以上である、 工程と、 該第1のパケットバッファの該複数のキューのうち少なくとも1つにおける該
    データパケットを受信する工程であって、該データパケットは、該通信デバイス
    の入力ポートから受信される、工程と、 該第1のパケットバッファのキューから該第2のパケットバッファのキューの
    うち対応するものへとパケットをルーティングする工程であって、該キューのう
    ち対応するものは、該通信デバイスの出力ポートに該ルーティングされたパケッ
    トを転送する、工程と、 を含む、方法。
  66. 【請求項66】 前記入力ポートから受信された前記データパケットと関連
    付けられるプライオリティレベルを決定する工程と、 前記第2のパケットバッファのうち少なくとも1つに該プライオリティレベル
    を割り当てる工程と、 前記第1のレベルのキューから該プライオリティレベルが割り当てられた該第
    2のパケットバッファのうち少なくとも1つへと該受信されたパケットをルーテ
    ィングする工程と、 をさらに含む、請求項65に記載の方法。
  67. 【請求項67】 第1のプライオリティレベルを有する前記第2のパケット
    バッファの1つから第2のプライオリティレベルを有する前記第2のレベルのキ
    ューの別のキューに帯域幅を提供する工程をさらに含み、該第1のプライオリテ
    ィレベルは、該第2のプライオリティレベルより高い、請求項65に記載の方法
  68. 【請求項68】 第1のプライオリティレベルを有する前記第2のパケット
    バッファの1つから第2のプライオリティレベルを有する該第2のパケットバッ
    ファの別のパケットバッファに帯域幅を提供する工程をさらに含み、該第1のプ
    ライオリティレベルは、該第2のプライオリティレベルより低い、請求項65に
    記載の方法。
  69. 【請求項69】 前記第2のパケットバッファによって受信されたパケット
    の独立的なスケジューリングを純粋なプライオリティに基づいて行う工程をさら
    に含む、請求項65に記載の方法。
  70. 【請求項70】 前記第2のパケットバッファによって受信されたパケット
    の独立的なスケジューリングを、重み付きフェアキューイング技術を用いて行う
    工程をさらに含む、請求項65に記載の方法。
  71. 【請求項71】 前記第2のパケットバッファによって受信されたパケット
    の独立的なスケジューリングを、ランダム初期検出技術を用いて行う工程をさら
    に含む、請求項65に記載の方法。
  72. 【請求項72】 前記第2のパケットバッファによって受信されたパケット
    の独立的なスケジューリングを、重み付きランダム初期検出技術を用いて行う工
    程をさらに含む、請求項65に記載の方法。
  73. 【請求項73】 前記第2のパケットバッファによって受信されたパケット
    の独立的なスケジューリングを、帯域幅提供技術を用いて行う工程をさらに含む
    、請求項65に記載の方法。
  74. 【請求項74】 前記第2のパケットバッファによって受信されたパケット
    の独立的なスケジューリングを、純粋なプライオリティ、重み付きフェアキュー
    イング、ランダム初期検出、重み付きランダム初期検出、および帯域幅提供から
    選択される技術の組み合わせを用いて行う工程をさらに含む、請求項65に記載
    の方法。
  75. 【請求項75】 前記通信デバイスのネットワーク速度の総計で、前記第1
    のパケットバッファのキューによって、前記データパケットを受信する工程と、 該ネットワーク速度の総計より遅い速度で、前記第2のパケットバッファによ
    って、該第1のパケットバッファから受信された該パケットをバッファリングす
    る工程と、 をさらに含む、請求項65に記載の方法。
  76. 【請求項76】 前記入力ポートにおいて受信されたパケットと関連付けら
    れる実質的に同様の転送属性によって、該入力ポートにおいて受信された該パケ
    ットを総計する工程であって、該総計されたパケットは、キューフローを形成す
    る、工程と、 前記第1のパケットバッファの前記複数のキューへと該キューフローをルーテ
    ィングする工程と、 をさらに含む、請求項65に記載の方法。
  77. 【請求項77】 前記入力ポートを前記出力ポートに連続的に接続する工程
    をさらに含む、請求項65に記載の方法。
  78. 【請求項78】 前記入力ポートを前記出力ポートに切り替え可能に接続す
    る工程をさらに含む、請求項65に記載の方法。
  79. 【請求項79】 第1の性能特性セットを有する第1のメモリ素子を提供す
    る工程と、 該第1のメモリ素子内に前記第1のパケットバッファを形成する工程と、 第2の性能特性セットを有する第2のメモリ素子を提供する工程であって、該
    第2の性能特性セットは、該第1の性能特性セットと実質的に同様である、工程
    と、 該第2のメモリ素子内に前記第2のパケットバッファを形成する工程と、 をさらに含む、請求項65に記載の方法。
  80. 【請求項80】 第1の性能特性セットを有する第1のメモリ素子を提供す
    る工程と、 該第1のメモリ素子内に前記第1のパケットバッファを形成する工程と、 第2の性能特性セットを有する第2のメモリ素子を提供する工程であって、該
    第2の性能特性セットは、該第1の性能特性セットと異なる、工程と、 該第2のメモリ素子内に前記第2のパケットバッファを形成する工程と、 をさらに含む、請求項65に記載の方法。
  81. 【請求項81】 ネットワークに接続された階層状のパケットバッファリン
    グシステムにおけるキューをバッファリングする方法であって、 該ネットワークを介してデータパケットを受信する工程であって、該データパ
    ケットは、該データパケットと関連付けられる転送属性を有する、工程と、 実質的に同様の転送属性を有するデータパケットを総計してキューフローを形
    成する工程と、 複数の第1のパケットバッファへと該キューフローのうち少なくとも1つをル
    ーティングする工程であって、該複数の第1のパケットバッファはそれぞれ、第
    1のパケットバッファ帯域幅および第1のパケットバッファ深さを有する、工程
    と、 該複数の第1のパケットバッファのうち少なくとも1つから該キューフローの
    うち少なくとも1つと関連付けられる複数の第2のパケットバッファへと該キュ
    ーフローの少なくとも1つのサブセットをルーティングする工程であって、該複
    数の第2のパケットバッファはそれぞれ、第2のパケットバッファ帯域幅および
    第2のパケットバッファ深さを有し、該キューフローのうち少なくとも1つと関
    連付けられる該第1のパケットバッファ帯域幅の合計は、該関連付けられた第2
    のパケットバッファ帯域幅の対応する合計以下である、工程と、 を含む、方法。
  82. 【請求項82】 一連の入力ポートから一連の出力ポートにパケットを転送
    する方法であって、該入力ポートはそれぞれ、該出力ポートの全てに連続的に接
    続され、 第1の一連のキューに組織化される第1のパケットバッファを提供する工程で
    あって、該第1の一連のキューは、複数のプライオリティキューセットを含み、
    第1の一連のプライオリティキューセットはそれぞれ、複数の該第1の一連のキ
    ューを含み、該出力ポートの1つおよびプライオリティレベルと関連付けられ、
    該第1の一連のキューはそれぞれ、第1の一連のキューの大きさを有する、工程
    と、 第2の一連のキューに組織化される第2のパケットバッファを提供する工程で
    あって、該第2の一連のキューは、複数のプライオリティキューセットを含み、
    第2の一連のプライオリティキューセットはそれぞれ、複数の該第2の一連のキ
    ューを含み、該出力ポートの1つおよびプライオリティレベルと関連付けられ、
    該第2の一連のキューはそれぞれ、該第1の一連のキューのうち対応するものの
    大きさよりも大きな第2の一連のキューの大きさを有する、工程と ネットワーク速度の総計で、該入力ポートにおいてパケットを受信する工程で
    あって、該受信されたパケットは、該受信されたパケットと関連付けられる転送
    属性を有する、工程と、 該ネットワーク速度の総計で、該受信されたパケットの各々を検査し、該受信
    されたパケットの各々にプライオリティおよび出力ポートを割り当てる工程と、 該ネットワーク速度の総計で、該割り当てられたプライオリティレベルによっ
    て、該入力ポートの各々から該割り当てられた出力ポートと関連付けられる該第
    1の一連のキューセットの該第1の一連のプライオリティキューの1つにパケッ
    トを転送する工程と、 該ネットワーク速度の総計より遅い速度で、該第1の一連のキューから該第2
    の一連のキューのうち対応するものにパケットを転送する工程であって、該パケ
    ットは、該パケットのプライオリティレベルによる順番によって、該第1の一連
    のキューから該第2の一連のキューに転送される、工程と、 該割り当てられた出力ポートにおける転送のために該第2の一連のキュー内に
    格納されるパケットをスケジューリングする工程と、 を含む、方法。
  83. 【請求項83】 前記入力ポートにおいて受信された前記パケットと関連付
    けられるプライオリティレベルを決定する工程と、 前記第2の一連のキューセットの少なくとも1つに該プライオリティレベルを
    割り当てる工程と、 をさらに含む、請求項82に記載の方法。
  84. 【請求項84】 第1のプライオリティレベルを有する前記複数の第2の一
    連のプライオリティキューセットの1つから第2のプライオリティレベルを有す
    る該複数の第2の一連のプライオリティキューセットの別のキューセットに帯域
    幅を提供する工程をさらに含み、該第1のプライオリティレベルは、該第2のプ
    ライオリティレベルより高い、請求項83に記載の方法。
  85. 【請求項85】 第1のプライオリティレベルを有する前記複数の第2の一
    連のプライオリティキューセットの1つから第2のプライオリティレベルを有す
    る該複数の第2の一連のプライオリティキューセットの別のキューセットに帯域
    幅を提供する工程をさらに含み、該第1のプライオリティレベルは、該第2のプ
    ライオリティレベルより低い、請求項83に記載の方法。
  86. 【請求項86】 前記複数の第2の一連のプライオリティキューセットによ
    って受信されたパケットの独立的なスケジューリングを純粋なプライオリティに
    基づいて行う工程をさらに含む、請求項82に記載の方法。
  87. 【請求項87】 前記複数の第2の一連のプライオリティキューセットによ
    って受信されたパケットの独立的なスケジューリングを、重み付きフェアキュー
    イング技術を用いて行う工程をさらに含む、請求項82に記載の方法。
  88. 【請求項88】 前記複数の第2の一連のプライオリティキューセットによ
    って受信されたパケットの独立的なスケジューリングを、ランダム初期検出技術
    を用いて行う工程をさらに含む、請求項82に記載の方法。
  89. 【請求項89】 前記複数の第2の一連のプライオリティキューセットによ
    って受信されたパケットの独立的なスケジューリングを、重み付きランダム初期
    検出技術を用いて行う工程をさらに含む、請求項82に記載の方法。
  90. 【請求項90】 前記複数の第2の一連のプライオリティキューセットによ
    って受信されたパケットの独立的なスケジューリングを、帯域幅提供技術を用い
    て行う工程をさらに含む、請求項82に記載の方法。
  91. 【請求項91】 前記複数の第2の一連のプライオリティキューセットによ
    って受信されたパケットの独立的なスケジューリングを、純粋なプライオリティ
    、重み付きフェアキューイング、ランダム初期検出、重み付きランダム初期検出
    、および帯域幅提供から選択される技術の組み合わせを用いて行う工程をさらに
    含む、請求項82に記載の方法。
  92. 【請求項92】 実質的に同様の転送属性を有する前記受信されたパケット
    を総計してキューフローを形成する工程と、 前記第1の一連のプライオリティキューへと該キューフローをルーティングす
    る工程と、 をさらに含む、請求項82に記載の方法。
JP2001529151A 1999-10-06 2000-10-06 階層状に出力がキューされたパケットバッファリングシステムおよび方法 Pending JP2003511909A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15792599P 1999-10-06 1999-10-06
US60/157,925 1999-10-06
PCT/US2000/027753 WO2001026309A1 (en) 1999-10-06 2000-10-06 Hierarchical output-queued packet-buffering system and method

Publications (1)

Publication Number Publication Date
JP2003511909A true JP2003511909A (ja) 2003-03-25

Family

ID=22565924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001529151A Pending JP2003511909A (ja) 1999-10-06 2000-10-06 階層状に出力がキューされたパケットバッファリングシステムおよび方法

Country Status (5)

Country Link
EP (1) EP1222780A1 (ja)
JP (1) JP2003511909A (ja)
AU (1) AU1193401A (ja)
CA (1) CA2388348A1 (ja)
WO (1) WO2001026309A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103516619B (zh) 2012-06-29 2017-11-17 华为技术有限公司 一种网络虚拟化系统中带宽调整的方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283813A (ja) * 1994-04-05 1995-10-27 Nec Corp 出力バッファ型atmスイッチ
JPH09149051A (ja) * 1995-09-18 1997-06-06 Toshiba Corp パケット転送装置
JPH09162906A (ja) * 1995-12-13 1997-06-20 Nec Corp Atm交換方法
JPH1188374A (ja) * 1997-09-05 1999-03-30 Nec Corp 大容量マルチクラスコアatmスイッチアーキテクチャ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440523A (en) * 1993-08-19 1995-08-08 Multimedia Communications, Inc. Multiple-port shared memory interface and associated method
DE19617816B4 (de) * 1996-05-03 2004-09-09 Siemens Ag Verfahren zum optimierten Übertragen von ATM-Zellen über Verbindungsabschnitte
US5831980A (en) * 1996-09-13 1998-11-03 Lsi Logic Corporation Shared memory fabric architecture for very high speed ATM switches

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283813A (ja) * 1994-04-05 1995-10-27 Nec Corp 出力バッファ型atmスイッチ
JPH09149051A (ja) * 1995-09-18 1997-06-06 Toshiba Corp パケット転送装置
JPH09162906A (ja) * 1995-12-13 1997-06-20 Nec Corp Atm交換方法
JPH1188374A (ja) * 1997-09-05 1999-03-30 Nec Corp 大容量マルチクラスコアatmスイッチアーキテクチャ

Also Published As

Publication number Publication date
WO2001026309A1 (en) 2001-04-12
AU1193401A (en) 2001-05-10
EP1222780A1 (en) 2002-07-17
CA2388348A1 (en) 2001-04-12

Similar Documents

Publication Publication Date Title
US6850490B1 (en) Hierarchical output-queued packet-buffering system and method
US6034957A (en) Sliced comparison engine architecture and method for a LAN switch
US6970420B1 (en) Method and apparatus for preserving frame ordering across aggregated links supporting a plurality of quality of service levels
US7130308B2 (en) Data path architecture for a LAN switch
US8576839B2 (en) Cascaded contention-free switch modules with interleaved consolidation units
AU2003291743B2 (en) Apparatus and method for distributing buffer status information in a switching fabric
US6888848B2 (en) Compact segmentation of variable-size packet streams
CA2200135C (en) Multipriority data flow control techniques
US7796610B2 (en) Pipeline scheduler with fairness and minimum bandwidth guarantee
US9077466B2 (en) Methods and apparatus for transmission of groups of cells via a switch fabric
JP3002726B1 (ja) 可変速度ディジタル交換方式
US20030189947A1 (en) Routing and rate control in a universal transfer mode network
US20030048792A1 (en) Forwarding device for communication networks
JP2004015561A (ja) パケット処理装置
US7197051B1 (en) System and method for efficient packetization of ATM cells transmitted over a packet network
US20050185582A1 (en) Apparatus and method for managing traffic and quality of service in a high-speed router
KR100572696B1 (ko) 광대역 가입자 집선-스위치 장치
US11728893B1 (en) Method, system, and apparatus for packet transmission
JP2003511909A (ja) 階層状に出力がキューされたパケットバッファリングシステムおよび方法
JP3634992B2 (ja) 可変長パケットスイッチ
Li System architecture and hardware implementations for a reconfigurable MPLS router
CA2347592C (en) Improvements in or relating to packet switches
Li et al. Performance evaluation of crossbar switch fabrics in core routers
CA2570834C (en) Scalable router-switch
Li et al. Architecture and performance of a multi-Tbps protocol independent switching fabric

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091016

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100113

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100903