JP2003504852A - 電気的半導体素子 - Google Patents

電気的半導体素子

Info

Publication number
JP2003504852A
JP2003504852A JP2001508506A JP2001508506A JP2003504852A JP 2003504852 A JP2003504852 A JP 2003504852A JP 2001508506 A JP2001508506 A JP 2001508506A JP 2001508506 A JP2001508506 A JP 2001508506A JP 2003504852 A JP2003504852 A JP 2003504852A
Authority
JP
Japan
Prior art keywords
semiconductor device
contact
substrate
semiconductor
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001508506A
Other languages
English (en)
Inventor
ゲールラッハ アルフレート
ゲプハルト マリオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2003504852A publication Critical patent/JP2003504852A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 電気的半導体素子が、単結晶半導体基板、例えばシリコンから成る単結晶半導体基板と、少なくともコンタクトホール（３０）の位置に貫通孔部を有する、半導体基板（１）上に配置された絶縁層（６）と、前記コンタクトホール（３０）を通して半導体基板（１）に接触するコンタクト素子とを有し、コンタクト素子は例えばアルミニウムのような材料から成っており、コンタクト素子内で基板の半導体材料が異方性溶解プロセスにおいて可溶である。コンタクトホール３０の縁部は拡散停止構造として構成されている。

Description

【発明の詳細な説明】
【０００１】 本発明は、単結晶半導体基板と、少なくともコンタクトホールの位置に貫通孔
部を有する、半導体基板上に配置された絶縁層と、コンタクトホールを通して半
導体に接触するコンタクト構造とを有する電気的半導体素子に関しており、コン
タクト構造は、このコンタクト構造内で基板の半導体材料が異方性溶解プロセス
において可溶であるような材料から成っている。
【０００２】 半導体基板がシリコンであり、コンタクト素子の材料がアルミニウムであるこ
のような半導体素子は、一般に広く普及している。このような構成素子のコンタ
クトホール領域内でのアルミニウムとシリコンの間のコンタクト形成における問
題は、そこで進行するアルミニウムとシリコンの固体内反応である。双方の間の
コンタクトの高い伝導性のために、コンタクトホール内のアルミニウムとシリコ
ンの間に当然常に存在する酸化皮膜の除去が必要である。これは３００°Ｃから
５００°Ｃまでの領域の温度処理を用いて行われる。この温度で、酸化物が除去
された位置においてアルミニウムとシリコンのメタラジカルな反応が生じる。な
お、この反応は、それぞれ他の物質内における両物質の固体可溶性によって制限
される。アルミニウム内でのシリコンの可溶性は、僅かなパーセントのオーダー
で温度に依存している（例えば、Ｔ＝４５０°で０．４８％）。多結晶アルミニ
ウム内でのシリコンの拡散は、加速された拡散に基づいて粒界に沿って非常に大
きい。それゆえ、温度処理の行程において、直接的なコンタクトホール領域だけ
でなく、これに隣接するアルミニウム導体路領域もシリコンで飽和される。その
際、温度に依存して、大量のシリコンが半導体素子の表面から溶解し、アルミニ
ウムコンタクト構造に流出することがある。例えば４５０°Ｃでの３分間の温度
処理で、シリコン原子の拡散の長さはおよそ４０μｍである。結晶から溶解して
出てきたシリコン原子は、コンタクト構造から次いで流出してきたアルミニウム
原子によって取って代わられる。これによって、シリコンを含有したアルミニウ
ムの析出、いわゆる「スパイク」が形成される。コンタクトホールが小さい程、
及びこれに対する飽和されるべきアルミニウムの割合が大きい程、このスパイク
の量が大きくなる。スパイクは、構成素子のＰＮ接合部まで達すると、コンタク
トホール領域内の電界を強く歪め、全体的な破壊に導きかねない。
【０００３】 この問題を回避するために、例えばD.H. Widmann, H. Mader, H. Friedrich,
Technologie hochintegrierter Schaltungen, Berlin, Springer 1996から、シ
リコンドーピングされたアルミニウムを電子的構成素子のコンタクト構造の材料
として使用することが公知である。この場合、ドープされたアルミニウムのシリ
コン濃度は、温度処理時に達成される最も高い処理温度に関連したアルミニウム
内でのシリコンの固体内溶解度を超えている。このシリコン濃度はほぼ１％にな
ることもある。
【０００４】 しかしながら、この解決手段は、高抵抗ｎ型シリコン（ドナー濃度が１０２０ ｃｍ−３未満）上のコンタクトホール内でのコンタクトには適用不可能である。
ここでは、冷却時にコンタクトホール内にエピタキシャルシリコン析出物が形成
される。これらの析出物はアルミニウムドーピングされており、したがってｐ伝
導型である。これらは、ｐｎ接合部の形成がコンタクトホール内を次第に覆って
いくのに従って、コンタクト抵抗を悪化させる。それゆえ、高抵抗ｎ型シリコン
のコンタクトのために、シリコン無添加のアルミニウムがメタライゼーションと
して使用される。コンタクトホール内に伝導性の接合部を形成するために、スパ
イクの出現は我慢しなければならない。
【０００５】 発明の利点 本発明は、半導体素子のコンタクトホール内でのスパイクの形成は、既にコン
タクトホールの縁部の的確な形態によって決定的に制限することができるという
驚くべき洞察に基づいている。付加的な構造、不純物等の追加は必要ない。
【０００６】 本明細書で拡散停止構造と称される縁部には、さまざまな形態の可能性がある
。このような可能性のうちの第１のものは弓状セグメントである。このように、
コンタクトホールは、例えば全体的に円状であるか、またはそれ自体と交差する
円の重なり合いとして構成してもよい。円セグメントの効果は以下のことに基づ
いている。すなわち、円セグメントは、結晶サイズの尺度では多数の直線セグメ
ントから構成されており、これら直線セグメントは、それぞれ異なる方向指数を
有しており、また溶解プロセスは、個々の直線セグメントに沿って、溶解プロセ
スに最も抵抗する結晶内部の面に到達するまで、それぞれ異なって進行する。こ
のような円の半径が小さい程、相応する直線セグメントは短くなり、それぞれ個
々の直線セグメントから出ることのできるスパイクも小さくなる。
【０００７】 類似の効果は、コンタクトホールの従来の直線境界線をミクロ構造化された断
片で置き換えることでも達成される。これらミクロ構造化された断片は、例えば
尖塔状または鋸歯状の輪郭を有してもよい。ここでも同様に、溶解プロセスは通
常通り縁部の直線セグメントから始まり、溶解しにくい結晶面に到達するまで進
行する。ミクロ構造化によって次のことが達成される。すなわち、溶解プロセス
が進行する個々の前線は直線稜線と比べて短く、これに応じて、緩慢に溶解する
かまたは溶解しない結晶面に到達する前に、比較的少量の半導体材料だけが溶解
される。一般的には、このようにして生じたスパイクは、ミクロ構造が精細であ
る程、短いということが妥当する。構造要素の稜線の長さは、２μｍかそれ未満
が有利である。
【０００８】 いずれにせよ、コンタクトホールの直線的縁部におけるスパイクの形成を回避
すること、または少なくとも広範囲に抑制することが可能である。溶解プロセス
の異方性は、半導体材料が、溶解プロセスにおいて腐食しにくいまたは全く腐食
しない結晶面の少なくとも１つのクラスを有していることを含意する。この場合
、このクラスは、それらのミラー指数がそれぞれ置換及び／または符号の反転に
よって互いから得られるような結晶面の族を意味する。このようなクラスのすべ
ての面は結晶学的観点からは等価である。コンタクトホールの縁部の直線的断片
は、有利には、半導体基板内においてコンタクトホールの下方に延在するクラス
の結晶面と交差するように配置すべきである。
【０００９】 コンタクトホールは、そのすべての縁部が上記要求を満たすように構成するこ
ともできる。このようなコンタクトホールは、正三角形またはそれ自体と交差す
る正三角形の重なり合いの形態を有することができる。
【００１０】 有利には、半導体素子の基板は〈１１１〉シリコン基板である。というのも、
シリコンの〈１１１〉面はアルミニウム内での溶解によっては腐食されない面だ
からである。
【００１１】
【外２】
【００１２】 本発明の別の特徴及び利点は、以下の実施例の説明とそれに関連する図面とか
ら明らかになる。
【００１３】 図面 図１は、スパイク形成の問題を明示するために、従来の半導体素子の横断面を
示しており、 図２は、２つのコンタクトホールの縁部に形成されたスパイクを有する半導体
素子の表面を示しており、 図３は、本発明によるコンタクトホールを有する半導体表面の平面図及び断面
図を示しており、 図４は、図３のコンタクトホールの変種を示しており、 図５は、本発明による円状の２つの孔を有する半導体表面を示しており、 図６は、図５のコンタクトホールの変種を示しており、 図７は、本発明によるミクロ構造化された縁部を有する２つのコンタクトホー
ルを有する半導体表面を示しており、 図８は、温度処理によるコンタクトホールのミクロ構造化された縁部を示して
おり、 図９は、溶解しにくい面に対するその配向によってスパイク形成から保護され
る縁部を有する半導体表面を示している。
【００１４】 実施例の説明 図１は、問題を具体的に示すために、高抵抗の半導体基板１とこの中に形成さ
れた２つのドープされた領域２，３とを有する電子的構成素子の断面を示してい
る。ここで、２つのドープされた領域２，３は、相互に高抵抗で分離されていな
ければならない。基板の表面に広がる絶縁層６は２つのコンタクト窓７を有して
おり、これらのコンタクト窓を通して、ドープされた領域２，３は、コンタクト
構造のアルミニウムから成るそれぞれ１つのコンタクト素子４，５と接続されて
いる。コンタクト素子４，５は、相互に導通しないように接続されていなければ
ならない。しかしながら、ドープされた領域とコンタクト素子との間に満足のい
く電気的コンタクトを形成するのに必要な温度処理の間、コンタクト素子４，５
からのアルミニウムは半導体基板１内に拡散する。半導体基板の表面は〈１１１
〉配向度を有しているので、アルミニウムが表面に平行にさらに広く拡大するな
らば、アルミニウムは基板に奥深く浸透せず、また、さまざまなコンタクトホー
ルから、領域２，３の間の導電性接合部を形成するスパイク８，９が生じる。そ
れゆえ構成素子は使用不能である。
【００１５】
【外３】
【００１６】 図中で水平のコンタクトホール２１，２２の縁部は、ウェーハ２０の〈１１０〉
配向面に平行である。図中左にあるコンタクトホール２１，２２の垂直縁部には
スパイク形成がほとんど全くなく、けば線表示された元のシリコン結晶はこの縁
部まで直接達している。他のすべての縁部では、スパイク２３はコンタクトホー
ルの元の縁部から基板表面へ達している。こうなる原因は、表面と同じクラスに
属する結晶面に対する縁部の配向である。このように、垂直縁部はそれぞれ、こ
こでは恣意的に〈−１１１〉面と称される前記クラスの結晶面の交線に平行に走
っている。この面は、これが基板内部においてコンタクトホールの下方に延在す
るような方位で２つのコンタクトホールの左側垂直縁部２４，２５と交差する。
温度処理の間にシリコンとアルミニウムの間の境界面が、他の基板の〈１１１〉
面に対して垂直に基板の深さ方向に緩慢に広がると、直ちに縁部２４，２５に〈
−１１１〉方位の境界面が生じる。ただし、この境界面は同様に緩慢にしか基板
内部へ広がることができない。これに対して右側垂直縁部２６，２７には、溶解
プロセスに対する抵抗が少ない〈１００〉境界面が生じ、その結果そこでは、水
平縁部においてと同様にスパイク２３が広がる可能性がある。
【００１７】
【外４】
【００１８】 図３Ｂ内の領域３ｂは、半導体基板１のシリコンが、コンタクトホール３０内に
取付られた（図示せず）コンタクトの温度処理によって、アルミニウムから基板
１内へ出されるゾーンを表している。ゾーン３１と基板１との間の境界面は、す
べてクラス〈１１１〉の結晶面である。それに応じて、ゾーン３１は、コンタク
トホール３０の縁部から脇へ広がることが少ない。この拡大は図３ａでは破線の
三角形３２によって示されている。
【００１９】 本発明にとって、コンタクトホール３０が尖った角を持った正確な三角形であ
ることは決定的ではない。角は切り取ってもまたは丸めてもよい。確かにこのケ
ースでは、尖った角を持った三角形の理想的なケースとは異なって、まずアルミ
ニウムを含有したゾーン３１とシリコン基板１との間に、クラス〈１１１〉に属
さない境界面が生じるが、アルミニウムを含有したゾーンがこのようなケースに
おいて到達する最終的な形状は同様に三角形３２に相当する。
【００２０】 しばしば、半導体基板のコンタクトには稜線の長さが異なる長方形のコンタク
トホールが望ましい。図４には、平面図を用いて図３におけるのと同じ配向のシ
リコン-〈１１１〉-基板が示されており、線４０によって示されている長方形の
コンタクトホールは、多数の正三角形を互いに交差して重なり合わせることによ
って近似される。このようにして長く延びたコンタクトホール４１が得られる。
このコンタクトホール４１の縁部は、鋸歯状に走る領域を有しており、このよう
にして、縁部が基板内部においてコンタクトホールの下方に延在するクラス〈１
１１〉の結晶面と交差しなければならないという要求を至るところで満たしてい
る。
【００２１】 図５には、平面図でシリコン〈１１１〉面上の円形コンタクトホール５０が示
されており、この円形コンタクトホール５０は、図３及び４におけるのと全く同
じように配向されている。コンタクトホールの縁部は３つの領域５１を有してお
り、これら３つの領域は、少なくとも近似的に、図３及び４のコンタクトホール
の縁部が満たしているのと同じ配向に関する条件を満たしている。これに応じて
この領域内には事実上まったくスパイク形成が生じない。間にある縁部領域５２
には、多数のスパイク５３が存在するが、すべて横方向への拡大は少ない。その
理由は次の通りである。すなわち、コンタクトホール５０の円形は、結晶格子の
サイズの尺度では、異なる配向を有しそれゆえ異なる強さでアルミニウムによる
溶解腐食に耐える多くの個別の直線セグメントの列として見なすことができ、ま
た多数の格子位置が、例えば、シリコン結晶とアルミニウムとの間の境界面の段
または角に存在し、これら格子位置は、強調された配位に基づいて、スパイク形
成の芽として働いたり、またはスパイクの拡大を妨げることができる。それゆえ
、アルミニウム内のシリコンの溶解プロセスは、縁部に沿った近接する多数の点
から始まり、そこから半径方向に外へ向かって進行する。その際、腐食されにく
い〈１１１〉クラスの結晶面が残る。２つのスパイクの境界面が接触するほどス
パイクが深くなるとすぐに、溶解プロセスは実質的に停止する。
【００２２】 この場合、コンタクトホール５０の円形ができるだけ正確であることが重要で
ある。比較のために、より小さな第２のコンタクトホール５４が示されており、
このコンタクトホール５４は近似的にしか円形でなく、その縁部は、少数の直線
セグメントから構成されている。ここでは各直線セグメントがスパイク５３の出
発点を形成しており、またコンタクトホール５０と比べて直線セグメントが比較
的長いので、この場合比較的大きなスパイクが生じる。
【００２３】 図６において図５に似た表示で示されているように、長方形のコンタクトホー
ルは、それぞれが同じ直径ｒを有する互いに交差する円状のコンタクトホールが
間隔ａｉで重なり合うことによっても近似され得る。
【００２４】 図７には、コンタクトホールのさらなる変種が示されており、これらの変種も
同様に、スパイクの拡大を制限するには、長い直線的縁部を避けることが合理的
であるという認識に基づいている。それゆえ、コンタクトホール７０では、縁部
全体が尖塔状の輪郭を有しており、それぞれ絶縁層６の小さな長方形の突起７１
がコンタクトホール７０の内部に食い込んでいる。突起７１は、縁部に対して平
行にａの大きさを有し、これに対して垂直に２μｍまたはそれ未満のオーダーの
大きさｂを有している。尖塔パターンの周期は例えば４μｍにすることができる
。
【００２５】 コンタクトホール７２の例で示されているように、これらの突起７１は、図３
の三角形の縁部に対して定められた条件を満たす配向を有する縁部７３において
は省くことができる。
【００２６】 突起７１の効果は図８に基づいて明らかとなる。この図における半導体基板の
配向度、より詳しく言えば、クラス〈１１１〉の面の配向度は、図２〜７と同じ
である。図８では、コンタクト素子の縁部８０の輪郭が実線として示されている
。縁部は、それぞれ互いに隣接する多数の長方形状の断片に豊かに構造化されて
いる。構成素子の焼きなましの間、スパイク８１が縁部８０に沿って形成され、
腐食しにくいクラス〈１１１〉の境界面によって包囲されるまで絶縁層の下方に
広がる。図８の２つの縁部輪郭の比較が示しているように、これらのスパイクは
、縁部の構造が精密になる程、いっそう数が多くなり小さくなる。
【００２７】 図９には、複数の長方形のコンタクトホール９０を有する半導体基板の平面図
が示されている。半導体基板の配向は前記の図におけるのと同じである。ここで
は、コンタクトホールの縁部は、それぞれこれら３つの方向のうちの１つに対し
て±１５°だけねじれている。これは３つの方向のうちの１つに対する最大のず
れ角であり、一般にシリコンの〈１１１〉面のような３対称な面で可能である。
この配向度によって、それぞれの縁部に沿って多数の露出点の存在が保証され、
これらの点からスパイク形成が始まるか、またはスパイクの拡大が妨害される。
したがって、コンタクトホール９０内に取付られたアルミニウムコンタクト素子
を有する基板の焼きなましの際には、多数の及び高密度のスパイクが生じる。そ
うではあるが、スパイクの成長は、焼きなましプロセスの進行中に溶解しにくい
スパイク境界面が接触し始めるとすぐに停止する。
【００２８】 本発明は、上では、シリコン〈１１１〉面とコンタクト素子の材料としてのア
ルミニウムとに関して説明されている。他の表面−そこではスパイクは基板の深
さ方向と比べて表面に平行の方向にはできるだけ広がらない−への、及び半導体
材料と金属の他の組合せへの本発明の転用は難なく考え得る。決定的なことは、
金属と比べて、半導体材料は異方性のある可溶特性を有していなければならない
ことである。
【図面の簡単な説明】
【図１】 スパイク形成の問題を明示するために、従来の半導体素子の横断面を示す。
【図２】 ２つのコンタクトホールの縁部に形成されたスパイクを有する半導体素子の表
面を示す。
【図３】 本発明によるコンタクトホールを有する半導体表面の平面図及び断面図を示す
。
【図４】 図３のコンタクトホールの変種を示す。
【図５】 本発明による円状の２つの孔を有する半導体表面を示す。
【図６】 図５のコンタクトホールの変種を示す。
【図７】 本発明によるミクロ構造化された縁部を有する２つのコンタクトホールを有す
る半導体表面を示す。
【図８】 温度処理によるコンタクトホールのミクロ構造化された縁部を示す。
【図９】 溶解しにくい面に対するその配向によってスパイク形成から保護される縁部を
有する半導体表面を示す。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB02 CC01 DD06 HH04 5F033 HH08 JJ01 JJ08 KK01 NN29 XX30

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 単結晶半導体基板（１）と、少なくともコンタクトホール（
    ３０，４１，５０，７０）の位置に貫通孔部を有する、前記半導体基板（１）上
    に配置された絶縁層（６）と、コンタクトホール（６）を通して半導体基板（１
    ）に接触するコンタクト構造とを有する電気的半導体素子であって、 前記コンタクト構造が、該コンタクト構造内で基板の半導体材料が異方性溶解
    プロセスにおいて可溶であるような材料から成っている形式の電気的半導体素子
    において、 前記コンタクトホール（３０，４１，５０，７０）の縁部は拡散停止構造とし
    て構成されている、ことを特徴とする電気的半導体素子。
  2. 【請求項２】 前記拡散停止構造は弓状のセグメントを含む、請求項１記載
    の半導体素子。
  3. 【請求項３】 前記コンタクトホール（５０）は、円状にまたはそれ自体と
    交差する円の重なり合いとして構成されている、請求項２記載の半導体素子。
  4. 【請求項４】 前記拡散停止構造は前記縁部（８０）のミクロ構造化された
    断片を含む、請求項１から３のいずれか１項記載の半導体素子。
  5. 【請求項５】 前記ミクロ構造化された断片（８０）は尖塔状または鋸歯状
    の輪郭を有する、請求項４記載の半導体素子。
  6. 【請求項６】 前記尖塔部または鋸歯は、２μｍまたはそれ未満の長さの稜
    線を有する突起（７１）から形成されている、請求項５記載の半導体素子。
  7. 【請求項７】 前記半導体基板の材料は、溶解プロセスにおいて腐食しにく
    いまたは腐食しない結晶面の少なくとも１つのクラスを有しており、 前記拡散停止構造は前記縁部の直線状断片を含んでおり、該直線状断片は、前
    記半導体基板（１）内においてコンタクトホール（３０，４１）の下方に延在す
    る前記クラスの結晶面と交差している、請求項１から６のいずれか１項記載の半
    導体素子。
  8. 【請求項８】 前記コンタクトホール（３０，４１）は、正三角形またはそ
    れ自体と交差する正三角形の重なり合いの形態を有する、請求項８記載の半導体
    素子。
  9. 【請求項９】 前記基板は〈１１１〉−Ｓｉ−基板である、請求項１から８
    のいずれか１項記載の半導体素子。
  10. 【請求項１０】 【外１】 請求項９記載の半導体素子。
JP2001508506A 1999-07-03 2000-07-03 電気的半導体素子 Pending JP2003504852A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19930797A DE19930797A1 (de) 1999-07-03 1999-07-03 Elektrisches Halbleiterbauelement
DE19930797.0 1999-07-03
PCT/DE2000/002113 WO2001003195A1 (de) 1999-07-03 2000-07-03 Elektrisches halbleiterbauelement mit einem kontaktloch

Publications (1)

Publication Number Publication Date
JP2003504852A true JP2003504852A (ja) 2003-02-04

Family

ID=7913604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001508506A Pending JP2003504852A (ja) 1999-07-03 2000-07-03 電気的半導体素子

Country Status (5)

Country Link
US (1) US6787905B1 (ja)
EP (1) EP1198841A1 (ja)
JP (1) JP2003504852A (ja)
DE (1) DE19930797A1 (ja)
WO (1) WO2001003195A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6976238B1 (en) * 2001-06-03 2005-12-13 Cadence Design Systems, Inc. Circular vias and interconnect-line ends
KR101630152B1 (ko) * 2010-02-24 2016-06-14 엘지디스플레이 주식회사 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5363983A (en) * 1976-11-19 1978-06-07 Toshiba Corp Semiconductor device

Also Published As

Publication number Publication date
US6787905B1 (en) 2004-09-07
DE19930797A1 (de) 2001-01-04
WO2001003195A1 (de) 2001-01-11
EP1198841A1 (de) 2002-04-24

Similar Documents

Publication Publication Date Title
JPS6317243Y2 (ja)
TW417190B (en) Semiconductor chips having a mesa structure provided by sawing
US3998662A (en) Migration of fine lines for bodies of semiconductor materials having a (100) planar orientation of a major surface
US20060003514A1 (en) Method of forming ohmic contact to a semiconductor body
JP2003504852A (ja) 電気的半導体素子
JPH10154810A (ja) 半導体装置及び半導体装置の製造方法
CN103187288B (zh) 一种带有静电保护功能的沟槽半导体功率器件的制备方法
JPH09289285A (ja) 半導体装置およびその製造方法
CN103296000A (zh) 沟槽电容器和形成该沟槽电容器的方法
US4029542A (en) Method for sloping the sidewalls of multilayer P+ PN+ junction mesa structures
US3988760A (en) Deep diode bilateral semiconductor switch
US20070290370A1 (en) Device configured to have a nanowire formed laterally between two electrodes and methods for forming the same
JP3161515B2 (ja) 半導体装置の製造方法
US3671339A (en) Method of fabricating semiconductor devices having alloyed junctions
DE102005023059A1 (de) Verfahren zum Herstellen eines mikromechanischen Strukturelementes und Halbleiteranordnung
DE102016122637A1 (de) Verfahren zur Verwendung beim Herstellen von Halbleitervorrichtungen
TW495888B (en) Method of forming nano-scale structures from polycrystalline materials and nano-scale structures formed thereby
CN116072543B (zh) 一种rc-igbt器件及其制作方法
KR100382544B1 (ko) 반도체 소자의 배선 형성 방법
Lesk et al. Selective Electrolytic Etching of Germanium and Silicon Junction Transistor Structures
DE102016108500B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Stützelement und eine Halbleitervorrichtung mit einem Stützelement
GB1566454A (en) Semiconductor materials
JPS58197880A (ja) 半導体装置及びその製造方法
JP2926880B2 (ja) 半導体装置の製造方法
JPS63258065A (ja) 半導体装置