JP2003347856A - 広帯域増幅回路 - Google Patents
広帯域増幅回路Info
- Publication number
- JP2003347856A JP2003347856A JP2002152381A JP2002152381A JP2003347856A JP 2003347856 A JP2003347856 A JP 2003347856A JP 2002152381 A JP2002152381 A JP 2002152381A JP 2002152381 A JP2002152381 A JP 2002152381A JP 2003347856 A JP2003347856 A JP 2003347856A
- Authority
- JP
- Japan
- Prior art keywords
- band
- control signal
- signal
- amplifier circuit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 小型で低コストな構成で、周囲の温度変動や
経年変化による電気信号の帯域劣化を補償する。 【解決手段】 帯域補償部２６は、差動ＦＥＴ１、ＦＥ
Ｔ２の各負荷抵抗Ｒ１、Ｒ２とバイアス調整用抵抗Ｒ３
の間にそれぞれ接続されたインダクタＬ１、Ｌ２と、イ
ンダクタＬ１、Ｌ２にそれぞれ並列に接続されたＦＥＴ
３、ＦＥＴ４とを有し、ＦＥＴ３、ＦＥＴ４の各ゲート
端子に制御信号Ｖｇが印加される。インダクタＬ１、Ｌ
２のインダクタンス成分を変化させることで、高域のピ
ーキング周波数を調整する。
経年変化による電気信号の帯域劣化を補償する。 【解決手段】 帯域補償部２６は、差動ＦＥＴ１、ＦＥ
Ｔ２の各負荷抵抗Ｒ１、Ｒ２とバイアス調整用抵抗Ｒ３
の間にそれぞれ接続されたインダクタＬ１、Ｌ２と、イ
ンダクタＬ１、Ｌ２にそれぞれ並列に接続されたＦＥＴ
３、ＦＥＴ４とを有し、ＦＥＴ３、ＦＥＴ４の各ゲート
端子に制御信号Ｖｇが印加される。インダクタＬ１、Ｌ
２のインダクタンス成分を変化させることで、高域のピ
ーキング周波数を調整する。
Description
【０００１】
【発明の属する技術分野】本発明は、広帯域増幅回路に
関し、特に光伝送システムの光受信装置に好適な広帯域
増幅回路に関する。
関し、特に光伝送システムの光受信装置に好適な広帯域
増幅回路に関する。
【０００２】
【従来の技術】図１２は光伝送システムの構成を示すブ
ロック図である。このシステムは、光信号を生成する光
送信装置１０と、光送信装置１０から送信された光信号
を伝送する光伝送路（光ファイバ）１１と、光伝送路１
１により伝送された光信号を認識する光受信装置１２と
で構成され、光受信装置１２内部には、入力された光信
号を電気信号に変換する光電気変換部１３と、光電気変
換部１３の出力信号を増幅する増幅部１４と、増幅部１
４の出力信号を基に受信データＤＡＴＡとクロックＣＬ
Ｋを識別再生する識別再生部１５とが具備されている。
この光伝送システムは、光送信装置１０から送信された
光信号を１本の伝送路１１で伝送した後、光受信装置１
２に入力される。
ロック図である。このシステムは、光信号を生成する光
送信装置１０と、光送信装置１０から送信された光信号
を伝送する光伝送路（光ファイバ）１１と、光伝送路１
１により伝送された光信号を認識する光受信装置１２と
で構成され、光受信装置１２内部には、入力された光信
号を電気信号に変換する光電気変換部１３と、光電気変
換部１３の出力信号を増幅する増幅部１４と、増幅部１
４の出力信号を基に受信データＤＡＴＡとクロックＣＬ
Ｋを識別再生する識別再生部１５とが具備されている。
この光伝送システムは、光送信装置１０から送信された
光信号を１本の伝送路１１で伝送した後、光受信装置１
２に入力される。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな構成を有する光伝送システムでは、周囲の温度変動
や経年変化によって、光受信装置１２内の光電気変換部
１３及び増幅部１４の特性が劣化してしまい、電気信号
の帯域が劣化してしまう可能性がある。
うな構成を有する光伝送システムでは、周囲の温度変動
や経年変化によって、光受信装置１２内の光電気変換部
１３及び増幅部１４の特性が劣化してしまい、電気信号
の帯域が劣化してしまう可能性がある。
【０００４】また、帯域劣化を補償する従来技術として
は、例えば特開平１０−１６３８１５号公報に記載され
たチューナー回路がある。これは、入力回路と高周波増
幅回路を有するチューナー回路に、入力回路に入力同調
用バリキャップとピーキング周波数変化用バリキャップ
を設け、入力同調用バリキャップとピーキング周波数変
化用バリキャップにそれぞれ調整電圧を印加すること
で、帯域劣化を補償することが可能となる。しかしなが
ら、このような方法では、帯域劣化を補償するために外
部にバリキャップが必要となってしまい、規模が大き
く、かつ、高コストなものになってしまう。
は、例えば特開平１０−１６３８１５号公報に記載され
たチューナー回路がある。これは、入力回路と高周波増
幅回路を有するチューナー回路に、入力回路に入力同調
用バリキャップとピーキング周波数変化用バリキャップ
を設け、入力同調用バリキャップとピーキング周波数変
化用バリキャップにそれぞれ調整電圧を印加すること
で、帯域劣化を補償することが可能となる。しかしなが
ら、このような方法では、帯域劣化を補償するために外
部にバリキャップが必要となってしまい、規模が大き
く、かつ、高コストなものになってしまう。
【０００５】本発明は上記従来例の問題点に鑑み、シス
テムとして小型で低コストな構成で、周囲の温度変動や
経年変化による電気信号の帯域劣化を補償することがで
きる広帯域増幅回路を提供することを目的とする。
テムとして小型で低コストな構成で、周囲の温度変動や
経年変化による電気信号の帯域劣化を補償することがで
きる広帯域増幅回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、入力信号を増幅するソースフォロワと、前
記ソースフォロワの出力信号の周波数帯域を制御信号に
基づいて補償する帯域補償手段と、前記帯域補償手段の
出力信号が広帯域になるように前記制御信号を前記帯域
補償手段に印加する制御手段を備え、前記帯域補償手段
が、差動ＦＥＴ１、ＦＥＴ２の各負荷抵抗Ｒ１、Ｒ２と
バイアス調整用抵抗Ｒ３の間にそれぞれ接続されたイン
ダクタＬ１、Ｌ２と、インダクタＬ１、Ｌ２にそれぞれ
並列に接続されたＦＥＴ３、ＦＥＴ４とを有し、ＦＥＴ
３、ＦＥＴ４の各ゲート端子に前記制御信号が印加され
るように構成した。上記構成により、帯域補償手段をＩ
Ｃ化できるので、システムとして小型で低コストな構成
で、周囲の温度変動や経年変化による電気信号の帯域劣
化を補償することができる。
するために、入力信号を増幅するソースフォロワと、前
記ソースフォロワの出力信号の周波数帯域を制御信号に
基づいて補償する帯域補償手段と、前記帯域補償手段の
出力信号が広帯域になるように前記制御信号を前記帯域
補償手段に印加する制御手段を備え、前記帯域補償手段
が、差動ＦＥＴ１、ＦＥＴ２の各負荷抵抗Ｒ１、Ｒ２と
バイアス調整用抵抗Ｒ３の間にそれぞれ接続されたイン
ダクタＬ１、Ｌ２と、インダクタＬ１、Ｌ２にそれぞれ
並列に接続されたＦＥＴ３、ＦＥＴ４とを有し、ＦＥＴ
３、ＦＥＴ４の各ゲート端子に前記制御信号が印加され
るように構成した。上記構成により、帯域補償手段をＩ
Ｃ化できるので、システムとして小型で低コストな構成
で、周囲の温度変動や経年変化による電気信号の帯域劣
化を補償することができる。
【０００７】また、本発明は上記目的を達成するため
に、入力信号を増幅するソースフォロワと、前記ソース
フォロワの出力信号の周波数帯域を制御信号に基づいて
補償する帯域補償手段と、前記帯域補償手段の出力信号
が広帯域になるように前記制御信号を前記帯域補償手段
に印加する制御手段を備え、前記帯域補償手段が、差動
ＦＥＴ１、ＦＥＴ２の各ソース端子間に接続されたコン
デンサＣ１と、差動ＦＥＴ１、ＦＥＴ２の各ソース端子
とその電流源であるＦＥＴ５のドレイン端子の間にそれ
ぞれ接続された抵抗Ｒ１１、Ｒ１２（Ｒ１１＝Ｒ１２）
と、抵抗Ｒ１、Ｒ２にそれぞれ並列に接続されたＦＥＴ
３、ＦＥＴ４とを有し、ＦＥＴ３、ＦＥＴ４の各ゲート
端子に前記制御信号が印加されるように構成した。上記
構成により、帯域補償手段をＩＣ化できるので、システ
ムとして小型で低コストな構成で、周囲の温度変動や経
年変化による電気信号の帯域劣化を補償することができ
る。
に、入力信号を増幅するソースフォロワと、前記ソース
フォロワの出力信号の周波数帯域を制御信号に基づいて
補償する帯域補償手段と、前記帯域補償手段の出力信号
が広帯域になるように前記制御信号を前記帯域補償手段
に印加する制御手段を備え、前記帯域補償手段が、差動
ＦＥＴ１、ＦＥＴ２の各ソース端子間に接続されたコン
デンサＣ１と、差動ＦＥＴ１、ＦＥＴ２の各ソース端子
とその電流源であるＦＥＴ５のドレイン端子の間にそれ
ぞれ接続された抵抗Ｒ１１、Ｒ１２（Ｒ１１＝Ｒ１２）
と、抵抗Ｒ１、Ｒ２にそれぞれ並列に接続されたＦＥＴ
３、ＦＥＴ４とを有し、ＦＥＴ３、ＦＥＴ４の各ゲート
端子に前記制御信号が印加されるように構成した。上記
構成により、帯域補償手段をＩＣ化できるので、システ
ムとして小型で低コストな構成で、周囲の温度変動や経
年変化による電気信号の帯域劣化を補償することができ
る。
【０００８】また、本発明は上記目的を達成するため
に、入力信号を増幅するソースフォロワと、前記ソース
フォロワの出力信号の周波数帯域を制御信号に基づいて
補償する帯域補償手段と、前記帯域補償手段の出力信号
が広帯域になるように前記制御信号を前記帯域補償手段
に印加する制御手段を備え、前記帯域補償手段が、差動
ＦＥＴ１、ＦＥＴ２の各ソース端子Ｓ間に接続されたＦ
ＥＴ６及びコンデンサＣ１と、差動ＦＥＴ１、ＦＥＴ２
の各ソース端子とその電流源であるＦＥＴ５のドレイン
端子の間にそれぞれ接続された抵抗Ｒ２１、Ｒ２２（Ｒ
２１＝Ｒ２２）とを有し、ＦＥＴ６のゲート端子に前記
制御信号が印加されるようにした構成した。上記構成に
より、帯域補償手段をＩＣ化できるので、システムとし
て小型で低コストな構成で、周囲の温度変動や経年変化
による電気信号の帯域劣化を補償することができる。
に、入力信号を増幅するソースフォロワと、前記ソース
フォロワの出力信号の周波数帯域を制御信号に基づいて
補償する帯域補償手段と、前記帯域補償手段の出力信号
が広帯域になるように前記制御信号を前記帯域補償手段
に印加する制御手段を備え、前記帯域補償手段が、差動
ＦＥＴ１、ＦＥＴ２の各ソース端子Ｓ間に接続されたＦ
ＥＴ６及びコンデンサＣ１と、差動ＦＥＴ１、ＦＥＴ２
の各ソース端子とその電流源であるＦＥＴ５のドレイン
端子の間にそれぞれ接続された抵抗Ｒ２１、Ｒ２２（Ｒ
２１＝Ｒ２２）とを有し、ＦＥＴ６のゲート端子に前記
制御信号が印加されるようにした構成した。上記構成に
より、帯域補償手段をＩＣ化できるので、システムとし
て小型で低コストな構成で、周囲の温度変動や経年変化
による電気信号の帯域劣化を補償することができる。
【０００９】また、本発明は、請求項１から３のいずれ
か１つに記載の広帯域増幅回路において、前記制御手段
が、前記帯域補償手段の非反転出力信号波形の立上り時
間又は立下り時間を計算して前記制御信号を生成するこ
とを特徴とする。上記構成により、帯域補償手段をＩＣ
化できるので、システムとして小型で低コストな構成
で、周囲の温度変動や経年変化による電気信号の帯域劣
化を補償することができる。
か１つに記載の広帯域増幅回路において、前記制御手段
が、前記帯域補償手段の非反転出力信号波形の立上り時
間又は立下り時間を計算して前記制御信号を生成するこ
とを特徴とする。上記構成により、帯域補償手段をＩＣ
化できるので、システムとして小型で低コストな構成
で、周囲の温度変動や経年変化による電気信号の帯域劣
化を補償することができる。
【００１０】また、本発明は、請求項１から３のいずれ
か１つに記載の広帯域増幅回路において、前記制御手段
が、前記帯域補償手段の非反転出力信号波形及び反転出
力信号波形それぞれの立上り時間又は立下り時間を計算
して前記制御信号を生成することを特徴とする。上記構
成により、帯域補償手段をＩＣ化できるので、システム
として小型で低コストな構成で、周囲の温度変動や経年
変化による電気信号の帯域劣化を補償することができ
る。
か１つに記載の広帯域増幅回路において、前記制御手段
が、前記帯域補償手段の非反転出力信号波形及び反転出
力信号波形それぞれの立上り時間又は立下り時間を計算
して前記制御信号を生成することを特徴とする。上記構
成により、帯域補償手段をＩＣ化できるので、システム
として小型で低コストな構成で、周囲の温度変動や経年
変化による電気信号の帯域劣化を補償することができ
る。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。 ［実施の形態１］図１は、本発明における光伝送システ
ムの実施の形態１の構成図である。また図２は図１中の
光受信装置２２の詳しい構成図を、図３は図２中の調整
部３０の動作を、図４は図１中の帯域補償部の構成図を
それぞれ示す。以下、図１〜図４に基づいて、構成及び
動作を説明する。なお、図１〜図４は、この実施の形態
１が理解できる程度に概略的に示してあるに過ぎず、従
って本発明を図１〜図４の構成及び動作に限定するもの
ではない。
施の形態について説明する。 ［実施の形態１］図１は、本発明における光伝送システ
ムの実施の形態１の構成図である。また図２は図１中の
光受信装置２２の詳しい構成図を、図３は図２中の調整
部３０の動作を、図４は図１中の帯域補償部の構成図を
それぞれ示す。以下、図１〜図４に基づいて、構成及び
動作を説明する。なお、図１〜図４は、この実施の形態
１が理解できる程度に概略的に示してあるに過ぎず、従
って本発明を図１〜図４の構成及び動作に限定するもの
ではない。
【００１２】図１に示す光伝送システムは、光送信装置
２０と、光伝送路（光ファイバ）２１と、光電気変換部
２３、広帯域増幅回路２４、識別再生部２９及び調整部
３０から構成される光受信装置２２とで構成される。さ
らに広帯域増幅回路２４は、ソースフォロワ２５＃１〜
２５＃ｎと帯域補償部２６及び差動部（ｎ）２８とで構
成される。
２０と、光伝送路（光ファイバ）２１と、光電気変換部
２３、広帯域増幅回路２４、識別再生部２９及び調整部
３０から構成される光受信装置２２とで構成される。さ
らに広帯域増幅回路２４は、ソースフォロワ２５＃１〜
２５＃ｎと帯域補償部２６及び差動部（ｎ）２８とで構
成される。
【００１３】光送信装置２０は光信号を生成し光伝送路
２１に送出する。光伝送路２１を通った光信号は光受信
装置２２に入力される。ここで光受信装置２２では、光
電気変換部２３において入力された光信号を電気信号に
変換し、広帯域増幅回路２４に送出する。広帯域増幅回
路２４では、入力された電気信号を増幅して識別再生部
２９と調整部３０にそれぞれ送出する。調整部３０で
は、入力された電気信号Ａを基に制御信号Ｖｇを生成
し、広帯域増幅回路２４内の帯域補償部２６に送出す
る。識別再生部２９では、入力された電気信号を識別再
生し、データ信号ＤＡＴＡとクロック信号ＣＬＫを送出
する。
２１に送出する。光伝送路２１を通った光信号は光受信
装置２２に入力される。ここで光受信装置２２では、光
電気変換部２３において入力された光信号を電気信号に
変換し、広帯域増幅回路２４に送出する。広帯域増幅回
路２４では、入力された電気信号を増幅して識別再生部
２９と調整部３０にそれぞれ送出する。調整部３０で
は、入力された電気信号Ａを基に制御信号Ｖｇを生成
し、広帯域増幅回路２４内の帯域補償部２６に送出す
る。識別再生部２９では、入力された電気信号を識別再
生し、データ信号ＤＡＴＡとクロック信号ＣＬＫを送出
する。
【００１４】以下、光受信装置２２の構成及び動作につ
いて図２〜図４を用いて説明する。図２は調整部３０の
内部構成を詳しく示す。図２において、光電気変換部２
３に入力された光信号は電気信号に変換され、この電気
信号は広帯域増幅回路２４に送出される。広帯域増幅回
路２４は入力された電気信号を増幅し、増幅した信号Ａ
を識別再生部２９と調整部３０の位相調整部３１Ａにそ
れぞれ送出する。
いて図２〜図４を用いて説明する。図２は調整部３０の
内部構成を詳しく示す。図２において、光電気変換部２
３に入力された光信号は電気信号に変換され、この電気
信号は広帯域増幅回路２４に送出される。広帯域増幅回
路２４は入力された電気信号を増幅し、増幅した信号Ａ
を識別再生部２９と調整部３０の位相調整部３１Ａにそ
れぞれ送出する。
【００１５】位相調整部３１Ａに入力された電気信号Ａ
の波形は電圧分布が求められる。このとき、電気信号Ａ
の波形の振幅方向の電圧分布を求めるためには、電気信
号Ａの波形のビットレートと完全同期したクロック信号
ＣＬＫ１（周波数ｆｎ）の位相を一定時間ごとに変化さ
せ、それぞれのクロック信号ＣＬＫ１の位相条件におい
て電気信号Ａの波形を一定周期ごとに一定回数サンプル
ホールドし、Ａ／Ｄ変換した後に保存する必要がある。
の波形は電圧分布が求められる。このとき、電気信号Ａ
の波形の振幅方向の電圧分布を求めるためには、電気信
号Ａの波形のビットレートと完全同期したクロック信号
ＣＬＫ１（周波数ｆｎ）の位相を一定時間ごとに変化さ
せ、それぞれのクロック信号ＣＬＫ１の位相条件におい
て電気信号Ａの波形を一定周期ごとに一定回数サンプル
ホールドし、Ａ／Ｄ変換した後に保存する必要がある。
【００１６】位相調整部３１Ａから出力された電気信号
Ａは、サンプルホールド部３３とＣＬＫ部３４にそれぞ
れ入力される。ＣＬＫ部３４にはＶＣＯが内蔵され、入
力された電気信号Ａの波形を基に、ＰＬＬ動作により内
蔵ＶＣＯを制御することでクロック信号ＣＬＫ１を生成
する。そして、クロック信号ＣＬＫ１は位相調整部３１
Ｂを介してサンプルホールド部３３に入力される。ここ
で、位相調整部３１Ａ、３１Ｂは同一の構成で内部の遅
延量も同一であり、電圧部３２からの電圧により位相を
調整することができる。このとき、電圧部３２からの同
一電圧における位相調整部３１Ａ、３１Ｂの位相調整幅
は同一とする。これらにより、サンプルホールド部３３
において電気信号Ａとクロック信号ＣＬＫ１は完全に同
期する。
Ａは、サンプルホールド部３３とＣＬＫ部３４にそれぞ
れ入力される。ＣＬＫ部３４にはＶＣＯが内蔵され、入
力された電気信号Ａの波形を基に、ＰＬＬ動作により内
蔵ＶＣＯを制御することでクロック信号ＣＬＫ１を生成
する。そして、クロック信号ＣＬＫ１は位相調整部３１
Ｂを介してサンプルホールド部３３に入力される。ここ
で、位相調整部３１Ａ、３１Ｂは同一の構成で内部の遅
延量も同一であり、電圧部３２からの電圧により位相を
調整することができる。このとき、電圧部３２からの同
一電圧における位相調整部３１Ａ、３１Ｂの位相調整幅
は同一とする。これらにより、サンプルホールド部３３
において電気信号Ａとクロック信号ＣＬＫ１は完全に同
期する。
【００１７】まず電気信号Ａとクロック信号ＣＬＫ１が
完全同期した状態において、クロック信号ＣＬＫ１の立
ち上がり点で電気信号Ａの波形の振幅方向の電圧値をサ
ンプルホールド部３３でサンプルホールドし、次いでＡ
／Ｄ変換部３５でＡ／Ｄ変換した後、メモリ部３６内の
図示省略のエリアＭＥＭ１に保存する。ここでサンプル
ホールド部３３では、ホールド時間をクロック信号ＣＬ
Ｋ１のＫ倍の周期Ｔｋ（Ｔｋ＝Ｋ／ｆｎ）に設定し、周
期Ｔｋ毎に電気信号Ａの波形の振幅方向の電圧値のサン
プルをｎ回（ｎは正の整数）行う。すなわち、サンプル
ホールド部３３で周期Ｔｋ毎にｎ回サンプルホールドさ
れた電圧が、順次Ａ／Ｄ変換部３５でＡ／Ｄ変換され、
その総和がメモリ部３６内のエリアＭＥＭ１に保存され
る。この時、メモリ部３６内のエリアＭＥＭ１に、位相
調整部３１Ｂに印加した電圧を入力してエリアＭＥＭ１
への書き込みを行い、エリアＭＥＭ１に保存された電圧
分布の情報と対応できるようにしておく。
完全同期した状態において、クロック信号ＣＬＫ１の立
ち上がり点で電気信号Ａの波形の振幅方向の電圧値をサ
ンプルホールド部３３でサンプルホールドし、次いでＡ
／Ｄ変換部３５でＡ／Ｄ変換した後、メモリ部３６内の
図示省略のエリアＭＥＭ１に保存する。ここでサンプル
ホールド部３３では、ホールド時間をクロック信号ＣＬ
Ｋ１のＫ倍の周期Ｔｋ（Ｔｋ＝Ｋ／ｆｎ）に設定し、周
期Ｔｋ毎に電気信号Ａの波形の振幅方向の電圧値のサン
プルをｎ回（ｎは正の整数）行う。すなわち、サンプル
ホールド部３３で周期Ｔｋ毎にｎ回サンプルホールドさ
れた電圧が、順次Ａ／Ｄ変換部３５でＡ／Ｄ変換され、
その総和がメモリ部３６内のエリアＭＥＭ１に保存され
る。この時、メモリ部３６内のエリアＭＥＭ１に、位相
調整部３１Ｂに印加した電圧を入力してエリアＭＥＭ１
への書き込みを行い、エリアＭＥＭ１に保存された電圧
分布の情報と対応できるようにしておく。
【００１８】以上の処理が終了した後、メモリ部３６は
電圧部３２に信号を送出し、電圧部３２は、受信した信
号を基にクロック信号ＣＬＫ１の位相を［１／（１６×
ｆｎ）］時間だけ変化させるような電圧を位相調整部３
１Ｂに送出する。そして、同様にメモリ部３６内のエリ
アＭＥＭ２に保存する。以後、図３の左側に示すように
位相調整部３１Ｂでクロック信号ＣＬＫ１の位相を［１
５／（１６×ｆｎ）］時間まで［１／（１６×ｆｎ）］
時間毎ずらし、それぞれクロック信号ＣＬＫ１の立ち上
がりで電気信号Ａの波形の振幅方向の電圧をｎ回サンプ
ルホールドし、Ａ／Ｄ変換した後、メモリ部３６内のエ
リアＭＥＭ３からＭＥＭ１６にそれぞれ保存する。
電圧部３２に信号を送出し、電圧部３２は、受信した信
号を基にクロック信号ＣＬＫ１の位相を［１／（１６×
ｆｎ）］時間だけ変化させるような電圧を位相調整部３
１Ｂに送出する。そして、同様にメモリ部３６内のエリ
アＭＥＭ２に保存する。以後、図３の左側に示すように
位相調整部３１Ｂでクロック信号ＣＬＫ１の位相を［１
５／（１６×ｆｎ）］時間まで［１／（１６×ｆｎ）］
時間毎ずらし、それぞれクロック信号ＣＬＫ１の立ち上
がりで電気信号Ａの波形の振幅方向の電圧をｎ回サンプ
ルホールドし、Ａ／Ｄ変換した後、メモリ部３６内のエ
リアＭＥＭ３からＭＥＭ１６にそれぞれ保存する。
【００１９】メモリ部３６は、エリアＭＥＭ１からＭＥ
Ｍ１６のそれぞれの値を計算部３７に送出する。計算部
３７では、メモリ部３６から送出された１６個の電圧分
布の値からその値が変化している幅を求めるために、各
電圧分布の値に対応した位相調整部３１Ｂに印加した電
圧を使って電圧差ΔＶを計算する。図３の例では、位相
調整部３１Ｂに印加した電圧Ｖ０からＶ４まで電圧分布
が変化しているため、求める電圧差ΔＶはＶ４−Ｖ１と
なる。そして、この電圧差ΔＶと比較電圧部３８から送
出される比較電圧Ｖｒとを比較し、制御信号Ｖｇを広帯
域増幅回路２４に送出する。ここでＶｒは、Ｖｒ＝Ｖ２
−Ｖ０とする。
Ｍ１６のそれぞれの値を計算部３７に送出する。計算部
３７では、メモリ部３６から送出された１６個の電圧分
布の値からその値が変化している幅を求めるために、各
電圧分布の値に対応した位相調整部３１Ｂに印加した電
圧を使って電圧差ΔＶを計算する。図３の例では、位相
調整部３１Ｂに印加した電圧Ｖ０からＶ４まで電圧分布
が変化しているため、求める電圧差ΔＶはＶ４−Ｖ１と
なる。そして、この電圧差ΔＶと比較電圧部３８から送
出される比較電圧Ｖｒとを比較し、制御信号Ｖｇを広帯
域増幅回路２４に送出する。ここでＶｒは、Ｖｒ＝Ｖ２
−Ｖ０とする。
【００２０】次に、広帯域増幅回路２４内の動作につい
て図４の他、図２、図３も用いて説明する。図４は、広
帯域増幅回路２４内の帯域補償部２６の構成を示し、帯
域補償部２６は、差動ＦＥＴ１、ＦＥＴ２の各負荷抵抗
Ｒ１、Ｒ２とバイアス調整用抵抗Ｒ３の間にそれぞれ接
続されたインダクタＬ１、Ｌ２と、インダクタＬ１、Ｌ
２にそれぞれ並列に接続されたＦＥＴ３、ＦＥＴ４とを
有し、ＦＥＴ３、ＦＥＴ４の各ゲート端子に制御信号Ｖ
ｇが印加される。ここで、一般的な差動回路では、差動
ＦＥＴの負荷抵抗とＧＮＤ間にインダクタを接続する
と、インダクタのインダクタンス成分によって高域でピ
ーキングを持つ周波数特性となる。そこで、この特性を
利用し、インダクタＬ１、Ｌ２のインダクタンス成分を
変化させることで、高域のピーキング周波数を調整す
る。
て図４の他、図２、図３も用いて説明する。図４は、広
帯域増幅回路２４内の帯域補償部２６の構成を示し、帯
域補償部２６は、差動ＦＥＴ１、ＦＥＴ２の各負荷抵抗
Ｒ１、Ｒ２とバイアス調整用抵抗Ｒ３の間にそれぞれ接
続されたインダクタＬ１、Ｌ２と、インダクタＬ１、Ｌ
２にそれぞれ並列に接続されたＦＥＴ３、ＦＥＴ４とを
有し、ＦＥＴ３、ＦＥＴ４の各ゲート端子に制御信号Ｖ
ｇが印加される。ここで、一般的な差動回路では、差動
ＦＥＴの負荷抵抗とＧＮＤ間にインダクタを接続する
と、インダクタのインダクタンス成分によって高域でピ
ーキングを持つ周波数特性となる。そこで、この特性を
利用し、インダクタＬ１、Ｌ２のインダクタンス成分を
変化させることで、高域のピーキング周波数を調整す
る。
【００２１】ＦＥＴ３、ＦＥＴ４がゲート端子の電圧に
よってＯＦＦ状態の場合、電流はインダクタＬ１、Ｌ２
に流れるため、インダクタＬ１、Ｌ２のインダクタンス
成分により高域にピーキングを持つ周波数特性となる。
また、ＦＥＴ３、ＦＥＴ４がＯＮ状態の場合、電流はイ
ンダクタＬ１、Ｌ２には流れずＦＥＴ３、ＦＥＴ４に流
れるため、高域のピーキングのない周波数特性となる。
よってＯＦＦ状態の場合、電流はインダクタＬ１、Ｌ２
に流れるため、インダクタＬ１、Ｌ２のインダクタンス
成分により高域にピーキングを持つ周波数特性となる。
また、ＦＥＴ３、ＦＥＴ４がＯＮ状態の場合、電流はイ
ンダクタＬ１、Ｌ２には流れずＦＥＴ３、ＦＥＴ４に流
れるため、高域のピーキングのない周波数特性となる。
【００２２】図２の計算部３７において電圧差ΔＶ＞Ｖ
ｒという場合は、帯域が不足しているため、広帯域増幅
回路２４には高域のピーキングを持つ周波数特性になる
ような制御信号Ｖｇが調整部３０から送出される。ま
た、電圧差ΔＶ≦Ｖｒという場合は、高域のピーキング
を持たない周波数特性になるような制御信号Ｖｇが調整
部３０から広帯域増幅回路２４に送出される。これによ
り、帯域が不足している場合において、高域のピーキン
グを周波数特性に持たせることにより、帯域を補償する
ことができる。
ｒという場合は、帯域が不足しているため、広帯域増幅
回路２４には高域のピーキングを持つ周波数特性になる
ような制御信号Ｖｇが調整部３０から送出される。ま
た、電圧差ΔＶ≦Ｖｒという場合は、高域のピーキング
を持たない周波数特性になるような制御信号Ｖｇが調整
部３０から広帯域増幅回路２４に送出される。これによ
り、帯域が不足している場合において、高域のピーキン
グを周波数特性に持たせることにより、帯域を補償する
ことができる。
【００２３】また、光受信装置としては図１で示した構
成の他に、図５に示すものもある。図１で示した構成と
図５で示した構成との違いは、光受信装置２２内部の広
帯域増幅回路２４が複数段のソースフォロワ２５＃１〜
２５＃ｎと帯域補償部２６＃１〜２６＃ｎの組み合わせ
で構成されているという点である。広帯域増幅回路２４
内の帯域補償部２６の動作に関しては、前述した通りで
あるためその説明は割愛する。
成の他に、図５に示すものもある。図１で示した構成と
図５で示した構成との違いは、光受信装置２２内部の広
帯域増幅回路２４が複数段のソースフォロワ２５＃１〜
２５＃ｎと帯域補償部２６＃１〜２６＃ｎの組み合わせ
で構成されているという点である。広帯域増幅回路２４
内の帯域補償部２６の動作に関しては、前述した通りで
あるためその説明は割愛する。
【００２４】このように本実施の形態１では、調整部３
０において、広帯域増幅回路２４の出力信号波形Ａに完
全同期したクロック信号を生成し、このクロック信号の
位相を変化させて電気信号Ａの波形の振幅方向の電圧分
布を求める。そして、電圧分布の変化している幅を位相
調整部３１Ｂに印加している電圧値を使って電圧差を計
算し、比較電圧Ｖｒと比較し制御信号Ｖｇを広帯域増幅
回路２４内の帯域補償部２６に送出する。広帯域増幅回
路２４では帯域補償部２６に入力された制御信号Ｖｇに
より、帯域が不足している場合には高域まで周波数を伸
ばすことができ、帯域を補償することができる。また、
本実施の形態１では、帯域を補償する際の手段として外
付けの部品は不要であり、全てＩＣ化することができる
ので、小型化、低コスト化を実現することもできる。
０において、広帯域増幅回路２４の出力信号波形Ａに完
全同期したクロック信号を生成し、このクロック信号の
位相を変化させて電気信号Ａの波形の振幅方向の電圧分
布を求める。そして、電圧分布の変化している幅を位相
調整部３１Ｂに印加している電圧値を使って電圧差を計
算し、比較電圧Ｖｒと比較し制御信号Ｖｇを広帯域増幅
回路２４内の帯域補償部２６に送出する。広帯域増幅回
路２４では帯域補償部２６に入力された制御信号Ｖｇに
より、帯域が不足している場合には高域まで周波数を伸
ばすことができ、帯域を補償することができる。また、
本実施の形態１では、帯域を補償する際の手段として外
付けの部品は不要であり、全てＩＣ化することができる
ので、小型化、低コスト化を実現することもできる。
【００２５】［実施の形態２］また、広帯域増幅回路２
４内の帯域補償部２６には、図４で示した構成の代わり
に、図６に示す構成でもよい。以下、図６に基づいて、
構成及び動作を説明する。なお、図６はこの実施の形態
２が理解できる程度に概略的に示してあるに過ぎず、し
たがって、本発明を図６の構成及び動作に限定するもの
ではない。
４内の帯域補償部２６には、図４で示した構成の代わり
に、図６に示す構成でもよい。以下、図６に基づいて、
構成及び動作を説明する。なお、図６はこの実施の形態
２が理解できる程度に概略的に示してあるに過ぎず、し
たがって、本発明を図６の構成及び動作に限定するもの
ではない。
【００２６】以下、広帯域増幅回路２４の動作について
図６の他、図２、図３も用いて説明する。図６は広帯域
増幅回路２４内の帯域補償部２６の構成を示し、帯域補
償部２６は、差動ＦＥＴ１、ＦＥＴ２の各ソース端子間
に接続されたコンデンサＣ１と、差動ＦＥＴ１、ＦＥＴ
２の各ソース端子とその電流源であるＦＥＴ５のドレイ
ン端子の間にそれぞれ接続された抵抗Ｒ１１、Ｒ１２
（Ｒ１１＝Ｒ１２）と、抵抗Ｒ１、Ｒ２にそれぞれ並列
に接続されたＦＥＴ３、ＦＥＴ４とを有し、ＦＥＴ３、
ＦＥＴ４の各ゲート端子には調整部３０から制御信号Ｖ
ｇが入力される。
図６の他、図２、図３も用いて説明する。図６は広帯域
増幅回路２４内の帯域補償部２６の構成を示し、帯域補
償部２６は、差動ＦＥＴ１、ＦＥＴ２の各ソース端子間
に接続されたコンデンサＣ１と、差動ＦＥＴ１、ＦＥＴ
２の各ソース端子とその電流源であるＦＥＴ５のドレイ
ン端子の間にそれぞれ接続された抵抗Ｒ１１、Ｒ１２
（Ｒ１１＝Ｒ１２）と、抵抗Ｒ１、Ｒ２にそれぞれ並列
に接続されたＦＥＴ３、ＦＥＴ４とを有し、ＦＥＴ３、
ＦＥＴ４の各ゲート端子には調整部３０から制御信号Ｖ
ｇが入力される。
【００２７】ここで、一般的なソースピーキングの回路
では、差動ＦＥＴのゲート幅と、Ｃ１、Ｒ１１、Ｒ１２
の値によって高域にピーキングを持つ周波数特性とな
る。そこで、この特性を利用してＲ１１、Ｒ１２の値を
変化させることで、高域のピーキング周波数を調整す
る。ＦＥＴ３、ＦＥＴ４がゲート端子の電圧Ｖｇによっ
てＯＦＦ状態の場合、電流は抵抗Ｒ１１、Ｒ１２に流れ
るため、コンデンサＣ１と抵抗Ｒ１１、Ｒ１２の時定数
により高域のある周波数でピーキングを持つ周波数特性
となる。また、ＦＥＴ３、ＦＥＴ４がＯＮ状態の場合、
電流は抵抗Ｒ１１、Ｒ１２には流れずＦＥＴ３、ＦＥＴ
４に流れる。このため、抵抗Ｒ１１、Ｒ１２に電流が流
れた場合とは異なる高域の周波数でのピーキングを持つ
周波数特性となる。
では、差動ＦＥＴのゲート幅と、Ｃ１、Ｒ１１、Ｒ１２
の値によって高域にピーキングを持つ周波数特性とな
る。そこで、この特性を利用してＲ１１、Ｒ１２の値を
変化させることで、高域のピーキング周波数を調整す
る。ＦＥＴ３、ＦＥＴ４がゲート端子の電圧Ｖｇによっ
てＯＦＦ状態の場合、電流は抵抗Ｒ１１、Ｒ１２に流れ
るため、コンデンサＣ１と抵抗Ｒ１１、Ｒ１２の時定数
により高域のある周波数でピーキングを持つ周波数特性
となる。また、ＦＥＴ３、ＦＥＴ４がＯＮ状態の場合、
電流は抵抗Ｒ１１、Ｒ１２には流れずＦＥＴ３、ＦＥＴ
４に流れる。このため、抵抗Ｒ１１、Ｒ１２に電流が流
れた場合とは異なる高域の周波数でのピーキングを持つ
周波数特性となる。
【００２８】図２に示す計算部３７において電圧差ΔＶ
＞Ｖｒという場合は、帯域が不足しているため、広帯域
増幅回路２４には高域のピーキングを持つ周波数特性に
なるような制御信号Ｖｇが調整部３０から送出される。
また、電圧差ΔＶ≦Ｖｒという場合は、高域のピーキン
グを持たない周波数特性になるような制御信号Ｖｇが、
調整部３０から広帯域増幅回路２４に送出される。これ
により、帯域が不足している場合において、高域のピー
キングを周波数特性に持たせることにより、帯域を補償
することができる。
＞Ｖｒという場合は、帯域が不足しているため、広帯域
増幅回路２４には高域のピーキングを持つ周波数特性に
なるような制御信号Ｖｇが調整部３０から送出される。
また、電圧差ΔＶ≦Ｖｒという場合は、高域のピーキン
グを持たない周波数特性になるような制御信号Ｖｇが、
調整部３０から広帯域増幅回路２４に送出される。これ
により、帯域が不足している場合において、高域のピー
キングを周波数特性に持たせることにより、帯域を補償
することができる。
【００２９】このように本実施の形態２では、調整部３
０において、電気信号Ａに完全同期したクロック信号を
生成し、このクロック信号の位相を変化させて電気信号
Ａの波形の振幅方向の電圧分布を求める。そして、電圧
分布の変化している幅を位相調整部３１Ｂに印加してい
る電圧値を使って電圧差ΔＶを計算し、比較電圧Ｖｒと
比較して制御信号Ｖｇを広帯域増幅回路２４内の帯域補
償部２６に送出する。広帯域増幅回路２４では帯域補償
部２６に入力された制御信号Ｖｇにより、帯域が不足し
ている場合には高域まで周波数を伸ばすことができ、帯
域を補償することができる。また、本実施の形態２で
は、帯域を補償する際の手段として外付けの部品は不要
であり、また全てをＩＣ化することができるので、小型
化、低コスト化を実現することもできる。
０において、電気信号Ａに完全同期したクロック信号を
生成し、このクロック信号の位相を変化させて電気信号
Ａの波形の振幅方向の電圧分布を求める。そして、電圧
分布の変化している幅を位相調整部３１Ｂに印加してい
る電圧値を使って電圧差ΔＶを計算し、比較電圧Ｖｒと
比較して制御信号Ｖｇを広帯域増幅回路２４内の帯域補
償部２６に送出する。広帯域増幅回路２４では帯域補償
部２６に入力された制御信号Ｖｇにより、帯域が不足し
ている場合には高域まで周波数を伸ばすことができ、帯
域を補償することができる。また、本実施の形態２で
は、帯域を補償する際の手段として外付けの部品は不要
であり、また全てをＩＣ化することができるので、小型
化、低コスト化を実現することもできる。
【００３０】［実施の形態３］また、広帯域増幅回路２
４内の帯域補償部２６には、図４、図６でそれぞれ示し
た構成の代わりに、図７に示す構成でもよい。以下、図
７に基づいて構成及び動作を説明する。なお、図７は、
この実施の形態３が理解できる程度に概略的に示してあ
るに過ぎず、したがって本発明を図７の構成及び動作に
限定するものではない。
４内の帯域補償部２６には、図４、図６でそれぞれ示し
た構成の代わりに、図７に示す構成でもよい。以下、図
７に基づいて構成及び動作を説明する。なお、図７は、
この実施の形態３が理解できる程度に概略的に示してあ
るに過ぎず、したがって本発明を図７の構成及び動作に
限定するものではない。
【００３１】以下、広帯域増幅回路２４の動作について
図７の他、図２、図３も用いて説明する。図７は、広帯
域増幅回路２４内の帯域補償部２６の構成を示し、帯域
補償部２６は、差動ＦＥＴ１、ＦＥＴ２の各ソース端子
Ｓ間に接続されたＦＥＴ６及びコンデンサＣ１と、差動
ＦＥＴ１、ＦＥＴ２の各ソース端子とその電流源である
ＦＥＴ５のドレイン端子の間にそれぞれ接続された抵抗
Ｒ２１、Ｒ２２（Ｒ２１＝Ｒ２２）とを有し、ＦＥＴ６
のゲート端子には調整部３０から制御信号Ｖｇが入力さ
れる。ここで、ＦＥＴ６のドレイン端子及びソース端子
は、ＦＥＴ１、ＦＥＴ２のどちらのソース端子に接続さ
れてもよい。
図７の他、図２、図３も用いて説明する。図７は、広帯
域増幅回路２４内の帯域補償部２６の構成を示し、帯域
補償部２６は、差動ＦＥＴ１、ＦＥＴ２の各ソース端子
Ｓ間に接続されたＦＥＴ６及びコンデンサＣ１と、差動
ＦＥＴ１、ＦＥＴ２の各ソース端子とその電流源である
ＦＥＴ５のドレイン端子の間にそれぞれ接続された抵抗
Ｒ２１、Ｒ２２（Ｒ２１＝Ｒ２２）とを有し、ＦＥＴ６
のゲート端子には調整部３０から制御信号Ｖｇが入力さ
れる。ここで、ＦＥＴ６のドレイン端子及びソース端子
は、ＦＥＴ１、ＦＥＴ２のどちらのソース端子に接続さ
れてもよい。
【００３２】ここで、一般的なソースピーキングの回路
では、差動ＦＥＴ１、ＦＥＴ２のゲート幅と、Ｃ１、Ｒ
２１、Ｒ２２の値によって高域にピーキングを持つ周波
数特性となる。また、ＦＥＴのゲート端子の電圧によっ
てＦＥＴのドレイン−ソース間容量（以降、Ｃｄｓ）が
変化する。そこで、この特性を利用してＦＥＴ６のゲー
ト端子に調整部３０からの制御電圧Ｖｇを入力すること
で、ＦＥＴ６のＣｄｓを変化させ、差動ＦＥＴ１、ＦＥ
Ｔ２のソース端子間の容量値を変化させることで、高域
のピーキング周波数を調整する。
では、差動ＦＥＴ１、ＦＥＴ２のゲート幅と、Ｃ１、Ｒ
２１、Ｒ２２の値によって高域にピーキングを持つ周波
数特性となる。また、ＦＥＴのゲート端子の電圧によっ
てＦＥＴのドレイン−ソース間容量（以降、Ｃｄｓ）が
変化する。そこで、この特性を利用してＦＥＴ６のゲー
ト端子に調整部３０からの制御電圧Ｖｇを入力すること
で、ＦＥＴ６のＣｄｓを変化させ、差動ＦＥＴ１、ＦＥ
Ｔ２のソース端子間の容量値を変化させることで、高域
のピーキング周波数を調整する。
【００３３】図２に示す計算部３７において電圧差ΔＶ
＞Ｖｒという場合は、帯域が不足しているため、広帯域
増幅回路２４には高域のピーキングを持つ周波数特性に
なるような制御信号Ｖｇが調整部３０から送出される。
また、電圧差ΔＶ≦Ｖｒという場合は、高域のピーキン
グを持たない周波数特性になるような制御信号Ｖｇが、
調整部３０から広帯域増幅回路２４に送出される。これ
により、帯域が不足している場合において、高域のピー
キングを周波数特性に持たせることにより、帯域を補償
することができる。
＞Ｖｒという場合は、帯域が不足しているため、広帯域
増幅回路２４には高域のピーキングを持つ周波数特性に
なるような制御信号Ｖｇが調整部３０から送出される。
また、電圧差ΔＶ≦Ｖｒという場合は、高域のピーキン
グを持たない周波数特性になるような制御信号Ｖｇが、
調整部３０から広帯域増幅回路２４に送出される。これ
により、帯域が不足している場合において、高域のピー
キングを周波数特性に持たせることにより、帯域を補償
することができる。
【００３４】このように本実施の形態３では、調整部３
０において電気信号Ａに完全同期したクロック信号を生
成し、このクロック信号の位相を変化させて電気信号Ａ
の波形の振幅方向の電圧分布を求める。そして、電圧分
布の変化している幅を位相調整部３１Ｂに印加している
電圧値を使って電圧差ΔＶを計算し、比較電圧Ｖｒと比
較して生成した制御信号Ｖｇを広帯域増幅回路２４内の
帯域補償部２６に送出する。広帯域増幅回路２４では帯
域補償部２６に入力された制御信号により、帯域が不足
している場合には高域まで周波数を伸ばすことができ、
帯域を補償することができる。また、本実施の形態３で
は、帯域を補償する際の手段として外付けの部品は不要
であり、また、全てをＩＣ化することができるので、小
型化、低コスト化を実現することもできる。
０において電気信号Ａに完全同期したクロック信号を生
成し、このクロック信号の位相を変化させて電気信号Ａ
の波形の振幅方向の電圧分布を求める。そして、電圧分
布の変化している幅を位相調整部３１Ｂに印加している
電圧値を使って電圧差ΔＶを計算し、比較電圧Ｖｒと比
較して生成した制御信号Ｖｇを広帯域増幅回路２４内の
帯域補償部２６に送出する。広帯域増幅回路２４では帯
域補償部２６に入力された制御信号により、帯域が不足
している場合には高域まで周波数を伸ばすことができ、
帯域を補償することができる。また、本実施の形態３で
は、帯域を補償する際の手段として外付けの部品は不要
であり、また、全てをＩＣ化することができるので、小
型化、低コスト化を実現することもできる。
【００３５】［実施の形態４］また、光受信装置には、
図１、図５でそれぞれ示した構成の代わりに、図８、図
９に示す構成でもよい。以下、図８〜図１０に基づい
て、構成及び動作を説明する。なお、図８〜図１０は、
この実施の形態４が理解できる程度に概略的に示してあ
るに過ぎず、したがって、本発明を図８〜図１０の構成
及び動作に限定するものではない。
図１、図５でそれぞれ示した構成の代わりに、図８、図
９に示す構成でもよい。以下、図８〜図１０に基づい
て、構成及び動作を説明する。なお、図８〜図１０は、
この実施の形態４が理解できる程度に概略的に示してあ
るに過ぎず、したがって、本発明を図８〜図１０の構成
及び動作に限定するものではない。
【００３６】図８は光伝送システムの構成図を示すもの
で、光送信装置２０と、光伝送路（光ファイバ）２１
と、光電気変換部２３、広帯域増幅回路２４、識別再生
部２９、調整部３０ａから構成される光受信装置２２と
で構成される。さらに広帯域増幅回路２４は、ソースフ
ォロワ（１）２５＃１〜２５＃ｎ、帯域補償部２６、差
動部（ｎ）２８とで構成される。光送信装置２０は光信
号を生成し光伝送路２１に送出し、光伝送路２１を通っ
た光信号は光受信装置２２に入力される。
で、光送信装置２０と、光伝送路（光ファイバ）２１
と、光電気変換部２３、広帯域増幅回路２４、識別再生
部２９、調整部３０ａから構成される光受信装置２２と
で構成される。さらに広帯域増幅回路２４は、ソースフ
ォロワ（１）２５＃１〜２５＃ｎ、帯域補償部２６、差
動部（ｎ）２８とで構成される。光送信装置２０は光信
号を生成し光伝送路２１に送出し、光伝送路２１を通っ
た光信号は光受信装置２２に入力される。
【００３７】光受信装置２２では、光電気変換部２３に
おいて入力された光信号を電気信号に変換し、広帯域増
幅回路２４に送出する。広帯域増幅回路２４では、入力
された電気信号を増幅し、増幅した電気信号Ａ、Ｂを識
別再生部２９と調整部３０ａにそれぞれ送出する。調整
部３０ａでは、広帯域増幅回路２４から送出された差動
の電気信号Ａ、Ｂを基に制御信号Ｖｇを生成し、広帯域
増幅回路２４内の帯域補償部２６に送出する。識別再生
部２９では、入力された電気信号を識別再生し、データ
信号ＤＡＴＡとクロック信号ＣＬＫを送出する。
おいて入力された光信号を電気信号に変換し、広帯域増
幅回路２４に送出する。広帯域増幅回路２４では、入力
された電気信号を増幅し、増幅した電気信号Ａ、Ｂを識
別再生部２９と調整部３０ａにそれぞれ送出する。調整
部３０ａでは、広帯域増幅回路２４から送出された差動
の電気信号Ａ、Ｂを基に制御信号Ｖｇを生成し、広帯域
増幅回路２４内の帯域補償部２６に送出する。識別再生
部２９では、入力された電気信号を識別再生し、データ
信号ＤＡＴＡとクロック信号ＣＬＫを送出する。
【００３８】以下、光受信装置２２の動作について図
９、図１０を用いて説明する。図９は調整部３０ａの内
部構成を詳しく示す。光電気変換部２３に入力された光
信号は電気信号に変換され広帯域増幅回路２４に送出さ
れる。広帯域増幅回路２４は、入力された電気信号を増
幅し、差動信号Ａ、Ｂを識別再生部２９と調整部３０ａ
内の位相調整部３１Ａａにそれぞれ送出する。位相調整
部３１Ａａに入力された差動の電気信号Ａ、Ｂは、それ
ぞれの電圧分布を求めるためにサンプルホールド部３３
ａに入力される。
９、図１０を用いて説明する。図９は調整部３０ａの内
部構成を詳しく示す。光電気変換部２３に入力された光
信号は電気信号に変換され広帯域増幅回路２４に送出さ
れる。広帯域増幅回路２４は、入力された電気信号を増
幅し、差動信号Ａ、Ｂを識別再生部２９と調整部３０ａ
内の位相調整部３１Ａａにそれぞれ送出する。位相調整
部３１Ａａに入力された差動の電気信号Ａ、Ｂは、それ
ぞれの電圧分布を求めるためにサンプルホールド部３３
ａに入力される。
【００３９】このとき、電気信号Ａ、Ｂの波形の振幅方
向の電圧分布を求めるためには、電気信号Ａ、Ｂのビッ
トレートとそれぞれ完全同期したクロック信号ＣＬＫ
１、ＣＬＫ２（周波数ｆｎ１、ｆｎ２）の位相を一定時
間ごとに変化させ、それぞれのクロック信号ＣＬＫ１、
ＣＬＫ２の位相条件において電気信号Ａ、Ｂの波形を一
定周期ごとに一定回数サンプルホールドし、Ａ／Ｄ変換
した後に保存する必要がある。
向の電圧分布を求めるためには、電気信号Ａ、Ｂのビッ
トレートとそれぞれ完全同期したクロック信号ＣＬＫ
１、ＣＬＫ２（周波数ｆｎ１、ｆｎ２）の位相を一定時
間ごとに変化させ、それぞれのクロック信号ＣＬＫ１、
ＣＬＫ２の位相条件において電気信号Ａ、Ｂの波形を一
定周期ごとに一定回数サンプルホールドし、Ａ／Ｄ変換
した後に保存する必要がある。
【００４０】位相調整部３１Ａａから出力された電気信
号Ａ、Ｂは、サンプルホールド部３３ａとＣＬＫ部３４
ａにそれぞれ入力される。ＣＬＫ部３４ａにはＶＣＯが
内蔵され、入力された電気信号Ａ、Ｂを基にＰＬＬ動作
により内蔵ＶＣＯを制御することでクロック信号ＣＬＫ
１、ＣＬＫ２を生成する。そして、クロック信号ＣＬＫ
１、ＣＬＫ２は位相調整部３１Ｂａを介してサンプルホ
ールド部３３ａに入力される。ここで、位相調整部３１
Ａａ、３１Ｂａは同一の構成で内部の遅延量も同一であ
り、電圧部３２からの電圧により位相を調整することが
できる。この時、電圧部３２からの同一電圧における位
相調整部３１Ａａ、３１Ｂａの位相調整幅は同一とす
る。これらにより、サンプルホールド部３３ａにおい
て、電気信号Ａとクロック信号ＣＬＫ１、及び電気信号
Ｂとクロック信号ＣＬＫ２は完全に同期する。
号Ａ、Ｂは、サンプルホールド部３３ａとＣＬＫ部３４
ａにそれぞれ入力される。ＣＬＫ部３４ａにはＶＣＯが
内蔵され、入力された電気信号Ａ、Ｂを基にＰＬＬ動作
により内蔵ＶＣＯを制御することでクロック信号ＣＬＫ
１、ＣＬＫ２を生成する。そして、クロック信号ＣＬＫ
１、ＣＬＫ２は位相調整部３１Ｂａを介してサンプルホ
ールド部３３ａに入力される。ここで、位相調整部３１
Ａａ、３１Ｂａは同一の構成で内部の遅延量も同一であ
り、電圧部３２からの電圧により位相を調整することが
できる。この時、電圧部３２からの同一電圧における位
相調整部３１Ａａ、３１Ｂａの位相調整幅は同一とす
る。これらにより、サンプルホールド部３３ａにおい
て、電気信号Ａとクロック信号ＣＬＫ１、及び電気信号
Ｂとクロック信号ＣＬＫ２は完全に同期する。
【００４１】まず電気信号Ａとクロック信号ＣＬＫ１、
及び電気信号波形Ｂとクロック信号ＣＬＫ２が完全同期
した状態において、クロック信号ＣＬＫ１、ＣＬＫ２の
立ち上がり点で電気信号Ａ、Ｂの波形の振幅方向の各電
圧値をそれぞれサンプルホールド部３３ａでサンプルホ
ールドし、次いでＡ／Ｄ変換部３５ａでＡ／Ｄ変換した
後、メモリ部３６ａ内のエリアＭＥＭ１＿Ａ、ＭＥＭ１
＿Ｂにそれぞれ保存する。
及び電気信号波形Ｂとクロック信号ＣＬＫ２が完全同期
した状態において、クロック信号ＣＬＫ１、ＣＬＫ２の
立ち上がり点で電気信号Ａ、Ｂの波形の振幅方向の各電
圧値をそれぞれサンプルホールド部３３ａでサンプルホ
ールドし、次いでＡ／Ｄ変換部３５ａでＡ／Ｄ変換した
後、メモリ部３６ａ内のエリアＭＥＭ１＿Ａ、ＭＥＭ１
＿Ｂにそれぞれ保存する。
【００４２】ここで、サンプルホールド部３３ａでは、
ホールド時間をＣＬＫ１、ＣＬＫ２のＫ倍の周期Ｔｋ
（Ｔｋ＝Ｋ／ｆｎ）に設定し、周期Ｔｋ毎に電気信号
Ａ、Ｂの波形の振幅方向電圧値のサンプルをｎ回（ｎは
正の整数）行う。すなわち、サンプルホールド部３３ａ
で周期Ｔｋ毎にｎ回サンプルホールドされた電圧が、順
次Ａ／Ｄ変換部３５ａでＡ／Ｄ変換され、その総和がメ
モリ部３６ａ内のエリアＭＥＭ１＿Ａ、ＭＥＭ１＿Ｂに
それぞれ保存される。このとき、メモリ部３６内のエリ
アＭＥＭ１＿Ａ、ＭＥＭ１＿Ｂに位相調整部３１Ｂａに
印加した電圧をそれぞれ入力してエリアＭＥＭ１＿Ａ、
ＭＥＭ１＿Ｂへの書き込みを行い、エリアＭＥＭ１＿
Ａ、ＭＥＭ１＿Ｂに保存された電圧分布の情報と対応で
きるようにしておく。
ホールド時間をＣＬＫ１、ＣＬＫ２のＫ倍の周期Ｔｋ
（Ｔｋ＝Ｋ／ｆｎ）に設定し、周期Ｔｋ毎に電気信号
Ａ、Ｂの波形の振幅方向電圧値のサンプルをｎ回（ｎは
正の整数）行う。すなわち、サンプルホールド部３３ａ
で周期Ｔｋ毎にｎ回サンプルホールドされた電圧が、順
次Ａ／Ｄ変換部３５ａでＡ／Ｄ変換され、その総和がメ
モリ部３６ａ内のエリアＭＥＭ１＿Ａ、ＭＥＭ１＿Ｂに
それぞれ保存される。このとき、メモリ部３６内のエリ
アＭＥＭ１＿Ａ、ＭＥＭ１＿Ｂに位相調整部３１Ｂａに
印加した電圧をそれぞれ入力してエリアＭＥＭ１＿Ａ、
ＭＥＭ１＿Ｂへの書き込みを行い、エリアＭＥＭ１＿
Ａ、ＭＥＭ１＿Ｂに保存された電圧分布の情報と対応で
きるようにしておく。
【００４３】以上の処理が終了した後、メモリ部３６ａ
は電圧部３２に信号を送出し、電圧部３２は受信した信
号を基にクロック信号ＣＬＫ１、ＣＬＫ２の位相を［１
／（１６×ｆｎ）］時間だけ変化させるような電圧を位
相調整部３１Ｂａに送出する。そして、同様にメモリ部
３６ａ内のエリアＭＥＭ２＿Ａ、ＭＥＭ２＿Ｂにそれぞ
れ保存する。以後、図１０の左側に示すように位相調整
部３１Ｂａでクロック信号ＣＬＫ１、ＣＬＫ２の位相を
［１５／（１６×ｆｎ）］時間まで［１／（１６×ｆ
ｎ）］時間毎ずらし、それぞれクロック信号ＣＬＫ１、
ＣＬＫ２の立ち上がりで電気信号Ａ、Ｂの波形の振幅方
向の電圧をｎ回サンプルホールドしてＡ／Ｄ変換した
後、メモリ部３６ａ内のエリアＭＥＭ３＿Ａ、ＭＥＭ３
＿ＢからエリアＭＥＭ１６＿Ａ、ＭＥＭ１６＿Ｂにそれ
ぞれ保存する。
は電圧部３２に信号を送出し、電圧部３２は受信した信
号を基にクロック信号ＣＬＫ１、ＣＬＫ２の位相を［１
／（１６×ｆｎ）］時間だけ変化させるような電圧を位
相調整部３１Ｂａに送出する。そして、同様にメモリ部
３６ａ内のエリアＭＥＭ２＿Ａ、ＭＥＭ２＿Ｂにそれぞ
れ保存する。以後、図１０の左側に示すように位相調整
部３１Ｂａでクロック信号ＣＬＫ１、ＣＬＫ２の位相を
［１５／（１６×ｆｎ）］時間まで［１／（１６×ｆ
ｎ）］時間毎ずらし、それぞれクロック信号ＣＬＫ１、
ＣＬＫ２の立ち上がりで電気信号Ａ、Ｂの波形の振幅方
向の電圧をｎ回サンプルホールドしてＡ／Ｄ変換した
後、メモリ部３６ａ内のエリアＭＥＭ３＿Ａ、ＭＥＭ３
＿ＢからエリアＭＥＭ１６＿Ａ、ＭＥＭ１６＿Ｂにそれ
ぞれ保存する。
【００４４】メモリ部３６ａは、エリアＭＥＭ１＿Ａ、
ＭＥＭ１＿ＢからエリアＭＥＭ１６＿Ａ、ＭＥＭ１６＿
Ｂのそれぞれの値を計算部３７ａに送出する。計算部３
７ａでは、メモリ部３６ａから送出された電気信号Ａに
関連する１６個の電圧分布の値と、電気信号波形Ｂに関
連する１６個の電圧分布の値から、それぞれの値が変化
している幅を、各電圧分布の値に対応した位相調整部３
１Ｂａに印加した電圧を使って電圧差ΔＶＡ、ΔＶＢを
計算する。
ＭＥＭ１＿ＢからエリアＭＥＭ１６＿Ａ、ＭＥＭ１６＿
Ｂのそれぞれの値を計算部３７ａに送出する。計算部３
７ａでは、メモリ部３６ａから送出された電気信号Ａに
関連する１６個の電圧分布の値と、電気信号波形Ｂに関
連する１６個の電圧分布の値から、それぞれの値が変化
している幅を、各電圧分布の値に対応した位相調整部３
１Ｂａに印加した電圧を使って電圧差ΔＶＡ、ΔＶＢを
計算する。
【００４５】図１０に示す例では、電気信号Ａの場合
は、位相調整部３１Ｂａに印加した電圧Ｖ０からＶ４ま
で電圧分布が変化しているため、求める電圧差ΔＶＡは
Ｖ４−Ｖ０となる。また、電気信号波形Ｂの場合は、位
相調整部３１Ｂａに印加した電圧Ｖ０からＶ５まで電圧
分布が変化しているため、求める電圧差ΔＶＢはＶ５−
Ｖ０となる。そして、このΔＶＡとΔＶＢの平均値ΔＶ
ＡＢ＝（ΔＶＡ＋ΔＶＢ）／２を計算した後、この電圧
差ΔＶＡＢと比較電圧Ｖｒとを比較し、制御信号Ｖｇを
広帯域増幅回路２４に送出する。ここでＶｒは、Ｖｒ＝
Ｖ２−Ｖ０とする。広帯域増幅回路２４内の動作につい
ては、図４、図６、図７で述べてあるためその説明は割
愛する。
は、位相調整部３１Ｂａに印加した電圧Ｖ０からＶ４ま
で電圧分布が変化しているため、求める電圧差ΔＶＡは
Ｖ４−Ｖ０となる。また、電気信号波形Ｂの場合は、位
相調整部３１Ｂａに印加した電圧Ｖ０からＶ５まで電圧
分布が変化しているため、求める電圧差ΔＶＢはＶ５−
Ｖ０となる。そして、このΔＶＡとΔＶＢの平均値ΔＶ
ＡＢ＝（ΔＶＡ＋ΔＶＢ）／２を計算した後、この電圧
差ΔＶＡＢと比較電圧Ｖｒとを比較し、制御信号Ｖｇを
広帯域増幅回路２４に送出する。ここでＶｒは、Ｖｒ＝
Ｖ２−Ｖ０とする。広帯域増幅回路２４内の動作につい
ては、図４、図６、図７で述べてあるためその説明は割
愛する。
【００４６】また、光受信装置には図８で示した構成の
代わりに図１１に示す構成でもよい。図８で示した構成
と図１１で示した構成との違いは、光受信装置２２内部
の広帯域増幅回路２４が複数段のソースフォロワ２５＃
１〜２５＃ｎと帯域補償部２６＃１〜２６＃ｎの組み合
わせで構成されているという点である。広帯域増幅回路
２４内の帯域補償部の動作に関しては、前述した通りで
あるためその説明は割愛する。
代わりに図１１に示す構成でもよい。図８で示した構成
と図１１で示した構成との違いは、光受信装置２２内部
の広帯域増幅回路２４が複数段のソースフォロワ２５＃
１〜２５＃ｎと帯域補償部２６＃１〜２６＃ｎの組み合
わせで構成されているという点である。広帯域増幅回路
２４内の帯域補償部の動作に関しては、前述した通りで
あるためその説明は割愛する。
【００４７】このように本実施の形態４では、調整部３
０ａにおいて差動の電気信号Ａ、Ｂにそれぞれ完全同期
したクロック信号を生成し、これらクロック信号の位相
を変化させて電気信号Ａ、Ｂの波形の振幅方向の電圧分
布をそれぞれ求める。そして、それぞれの電圧分布の変
化している幅を位相調整部３１Ｂａに印加している電圧
値を使って電圧差ΔＶＡ、ΔＶＢを計算し、２つの電圧
差ΔＶＡ、ΔＶＢの平均値ΔＶＡＢを計算して比較電圧
Ｖｒと比較し、制御信号Ｖｇを広帯域増幅回路２４内の
帯域補償部２６に送出する。広帯域増幅回路２４では帯
域補償部２６に入力された制御信号Ｖｇにより、帯域が
不足している場合には高域まで周波数を伸ばすことがで
き、帯域を補償することができる。また、本実施の形態
４では、帯域を補償する際の手段として外付けの部品は
不要であり、また全てをＩＣ化することができるので、
小型化、低コスト化を実現することもできる。
０ａにおいて差動の電気信号Ａ、Ｂにそれぞれ完全同期
したクロック信号を生成し、これらクロック信号の位相
を変化させて電気信号Ａ、Ｂの波形の振幅方向の電圧分
布をそれぞれ求める。そして、それぞれの電圧分布の変
化している幅を位相調整部３１Ｂａに印加している電圧
値を使って電圧差ΔＶＡ、ΔＶＢを計算し、２つの電圧
差ΔＶＡ、ΔＶＢの平均値ΔＶＡＢを計算して比較電圧
Ｖｒと比較し、制御信号Ｖｇを広帯域増幅回路２４内の
帯域補償部２６に送出する。広帯域増幅回路２４では帯
域補償部２６に入力された制御信号Ｖｇにより、帯域が
不足している場合には高域まで周波数を伸ばすことがで
き、帯域を補償することができる。また、本実施の形態
４では、帯域を補償する際の手段として外付けの部品は
不要であり、また全てをＩＣ化することができるので、
小型化、低コスト化を実現することもできる。
【００４８】
【発明の効果】以上説明したように本発明によれば、帯
域補償手段をＩＣ化できるので、小型で低コストな構成
で、周囲の温度変動や経年変化による電気信号の帯域劣
化を補償することができる。
域補償手段をＩＣ化できるので、小型で低コストな構成
で、周囲の温度変動や経年変化による電気信号の帯域劣
化を補償することができる。
【図１】本発明の光伝送システムの実施の形態１の構成
を示すブロック図
を示すブロック図
【図２】図１中の調整部を詳しく示すブロック図
【図３】図２中の調整部の動作説明図
【図４】図１中の帯域補償部の構成を詳しく示すブロッ
ク図
ク図
【図５】図２中の広帯域増幅回路の変形例を示すブロッ
ク図
ク図
【図６】本発明の実施の形態２の帯域補償部を示すブロ
ック図
ック図
【図７】本発明の実施の形態３の帯域補償部を示すブロ
ック図
ック図
【図８】本発明の実施の形態４の光受信装置の構成を示
すブロック図
すブロック図
【図９】図８中の調整部を詳しく示すブロック図
【図１０】図８中の調整部の動作説明図
【図１１】図８中の広帯域増幅回路の変形例を示すブロ
ック図
ック図
【図１２】従来の光伝送システムの構成を示すブロック
図
図
２０ 光送信装置
２１ 光伝送路
２２ 光受信装置
２３ 光電気変換部
２４ 広帯域増幅回路
２５ ソースフォロワ
２６ 帯域補償部
２８ 差動部
２９ 識別再生部
３０ 調整部
３１ 位相調整部
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０４Ｂ 10/26
10/28
Ｆターム(参考） 5J091 AA01 AA56 CA02 CA03 CA63
CA91 CA92 FA20 HA09 HA19
HA25 HA29 HA33 HA34 HA44
KA02 KA12 KA16 KA17 KA19
KA33 KA34 MA02 MA20 SA13
TA01 TA02 TA06
5J092 AA01 AA56 CA02 CA03 CA63
CA91 CA92 FA20 HA09 HA19
HA25 HA29 HA33 HA34 HA44
KA02 KA12 KA16 KA17 KA19
KA33 KA34 MA02 MA20 SA13
TA01 TA02 TA06 UL01
5J500 AA01 AA56 AC02 AC03 AC63
AC91 AC92 AF20 AH09 AH19
AH25 AH29 AH33 AH34 AH44
AK02 AK12 AK16 AK17 AK19
AK33 AK34 AM02 AM20 AS13
AT01 AT02 AT06 LU01
5K102 AA05 AA52 AH22 KA12 KA39
MA02 MB08 MC26 MD01 MD03
MH03 MH14 MH27 RD05 RD27
Claims (5)
- 【請求項１】 入力信号を増幅するソースフォロワと、 前記ソースフォロワの出力信号の周波数帯域を制御信号
に基づいて補償する帯域補償手段と、 前記帯域補償手段の出力信号が広帯域になるように前記
制御信号を前記帯域補償手段に印加する制御手段を備
え、 前記帯域補償手段は、差動ＦＥＴ１、ＦＥＴ２の各負荷
抵抗Ｒ１、Ｒ２とバイアス調整用抵抗Ｒ３の間にそれぞ
れ接続されたインダクタＬ１、Ｌ２と、インダクタＬ
１、Ｌ２にそれぞれ並列に接続されたＦＥＴ３、ＦＥＴ
４とを有し、ＦＥＴ３、ＦＥＴ４の各ゲート端子に前記
制御信号が印加されるように構成された広帯域増幅回
路。 - 【請求項２】 入力信号を増幅するソースフォロワと、 前記ソースフォロワの出力信号の周波数帯域を制御信号
に基づいて補償する帯域補償手段と、 前記帯域補償手段の出力信号が広帯域になるように前記
制御信号を前記帯域補償手段に印加する制御手段を備
え、 前記帯域補償手段は、差動ＦＥＴ１、ＦＥＴ２の各ソー
ス端子間に接続されたコンデンサＣ１と、差動ＦＥＴ
１、ＦＥＴ２の各ソース端子とその電流源であるＦＥＴ
５のドレイン端子の間にそれぞれ接続された抵抗Ｒ１
１、Ｒ１２（Ｒ１１＝Ｒ１２）と、抵抗Ｒ１、Ｒ２にそ
れぞれ並列に接続されたＦＥＴ３、ＦＥＴ４とを有し、
ＦＥＴ３、ＦＥＴ４の各ゲート端子に前記制御信号が印
加されるように構成された広帯域増幅回路。 - 【請求項３】 入力信号を増幅するソースフォロワと、 前記ソースフォロワの出力信号の周波数帯域を制御信号
に基づいて補償する帯域補償手段と、 前記帯域補償手段の出力信号が広帯域になるように前記
制御信号を前記帯域補償手段に印加する制御手段を備
え、 前記帯域補償手段は、差動ＦＥＴ１、ＦＥＴ２の各ソー
ス端子Ｓ間に接続されたＦＥＴ６及びコンデンサＣ１
と、差動ＦＥＴ１、ＦＥＴ２の各ソース端子とその電流
源であるＦＥＴ５のドレイン端子の間にそれぞれ接続さ
れた抵抗Ｒ２１、Ｒ２２（Ｒ２１＝Ｒ２２）とを有し、
ＦＥＴ６のゲート端子に前記制御信号が印加されるよう
に構成された広帯域増幅回路。 - 【請求項４】 前記制御手段は、前記帯域補償手段の非
反転出力信号波形の立上り時間又は立下り時間を計算し
て前記制御信号を生成することを特徴とする請求項１か
ら３のいずれか１つに記載の広帯域増幅回路。 - 【請求項５】 前記制御手段は、前記帯域補償手段の非
反転出力信号波形及び反転出力信号波形それぞれの立上
り時間又は立下り時間を計算して前記制御信号を生成す
ることを特徴とする請求項１から３のいずれか１つに記
載の広帯域増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002152381A JP2003347856A (ja) | 2002-05-27 | 2002-05-27 | 広帯域増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002152381A JP2003347856A (ja) | 2002-05-27 | 2002-05-27 | 広帯域増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003347856A true JP2003347856A (ja) | 2003-12-05 |
Family
ID=29769723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002152381A Withdrawn JP2003347856A (ja) | 2002-05-27 | 2002-05-27 | 広帯域増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003347856A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006157921A (ja) * | 2004-11-30 | 2006-06-15 | Agilent Technol Inc | 光リンクの帯域幅を改善する方法およびシステム |
| JP2008507943A (ja) * | 2004-08-12 | 2008-03-13 | フィニサー コーポレイション | フィルタ処理を一体化して寄生静電容量が低減されたトランスインピーダンス増幅器 |
-
2002
- 2002-05-27 JP JP2002152381A patent/JP2003347856A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008507943A (ja) * | 2004-08-12 | 2008-03-13 | フィニサー コーポレイション | フィルタ処理を一体化して寄生静電容量が低減されたトランスインピーダンス増幅器 |
| JP4917537B2 (ja) * | 2004-08-12 | 2012-04-18 | フィニサー コーポレイション | フィルタ処理を一体化して寄生静電容量が低減されたトランスインピーダンス増幅器 |
| JP2006157921A (ja) * | 2004-11-30 | 2006-06-15 | Agilent Technol Inc | 光リンクの帯域幅を改善する方法およびシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7861277B2 (en) | High-speed cable with embedded power control | |
| US7405594B1 (en) | Current mode driver with constant voltage swing | |
| US8006277B2 (en) | Embedded power control in a high-speed cable | |
| US7873980B2 (en) | High-speed cable with embedded signal format conversion and power control | |
| US5914622A (en) | Pulse-width controller | |
| US7656231B2 (en) | High bandwidth apparatus and method for generating differential signals | |
| US7702004B2 (en) | Simultaneous bidirectional differential signalling interface | |
| US6061279A (en) | Delay circuit for analog signals | |
| JP2002344300A (ja) | インピーダンス調整回路 | |
| FR2692737A1 (fr) | Convertisseur numérique-analogique. | |
| US7477717B2 (en) | Input receiver circuit | |
| JP2003347856A (ja) | 広帯域増幅回路 | |
| EP1122922B1 (en) | Line driver with adaptive output impedance | |
| US6608583B1 (en) | Analog signal input circuit in analog signal processing apparatus | |
| JP2734244B2 (ja) | 高周波電力増幅器の出力レベル制御回路 | |
| KR20080007638A (ko) | 지터 발생 회로 | |
| JP2004222018A (ja) | スイッチトキャパシタ増幅回路 | |
| JPH0595287A (ja) | 減算回路および減算回路を備えるａ／ｄコンバータ | |
| US20080192518A1 (en) | Input current controller arrangement and method | |
| JP6847311B2 (ja) | 反射波検知装置 | |
| US20230403023A1 (en) | Baseline wander compensator and method | |
| JP2004112267A (ja) | 遅延調整回路、光受信装置及び光伝送システム | |
| WO2004053927A2 (en) | Simultaneous bidirectional differential signalling interface | |
| CN114448427A (zh) | 一种用于锁相环的校准电路、方法及芯片、电子设备 | |
| KR0165822B1 (ko) | 오프셋 조절 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |