JP2003347569A - 光起電力素子及びその製造方法 - Google Patents
光起電力素子及びその製造方法Info
- Publication number
- JP2003347569A JP2003347569A JP2002152539A JP2002152539A JP2003347569A JP 2003347569 A JP2003347569 A JP 2003347569A JP 2002152539 A JP2002152539 A JP 2002152539A JP 2002152539 A JP2002152539 A JP 2002152539A JP 2003347569 A JP2003347569 A JP 2003347569A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type semiconductor
- microcrystalline
- amorphous silicon
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/545—Microcrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【課題】 微結晶シリコンの優位性を十分に発揮させ
て、太陽光の下においても長期にわたって膜質が劣化に
起因する光劣化が認められず、変換効率の低下を防止す
るとともに、太陽光スペクトルに対して最適な禁性帯幅
を確保しながら、素子の設計に対する自由度を確保する
ことができる光起電力素子及びその製造方法を提供する
ことを目的とする。 【解決手段】 IV族元素を主成分とした非単結晶のp
型半導体層、i型半導体層及びn型半導体層により形成
されたpin接合を複数有し、少なくとも、i型半導体
層が微結晶シリコンと非晶質シリコンカーバイド又は非
晶質シリコンゲルマニウムとからなる第1のpin接合
と、i型半導体層が微結晶のシリコンからなる第2のp
in接合とを有し、前記第1のpin接合が、前記第2
のpin接合より光入射側に設けられてなる光起電力素
子。
て、太陽光の下においても長期にわたって膜質が劣化に
起因する光劣化が認められず、変換効率の低下を防止す
るとともに、太陽光スペクトルに対して最適な禁性帯幅
を確保しながら、素子の設計に対する自由度を確保する
ことができる光起電力素子及びその製造方法を提供する
ことを目的とする。 【解決手段】 IV族元素を主成分とした非単結晶のp
型半導体層、i型半導体層及びn型半導体層により形成
されたpin接合を複数有し、少なくとも、i型半導体
層が微結晶シリコンと非晶質シリコンカーバイド又は非
晶質シリコンゲルマニウムとからなる第1のpin接合
と、i型半導体層が微結晶のシリコンからなる第2のp
in接合とを有し、前記第1のpin接合が、前記第2
のpin接合より光入射側に設けられてなる光起電力素
子。
Description
【0001】
【産業上の利用分野】本発明は、光起電力素子及びその
製造方法に関し、より詳細には、主として微結晶シリコ
ンを用いたpin複数積層型の光起電力素子の設計自由
度、信頼性及び変換効率の向上を実現することができる
光起電力素子及びその製造方法に関する。
製造方法に関し、より詳細には、主として微結晶シリコ
ンを用いたpin複数積層型の光起電力素子の設計自由
度、信頼性及び変換効率の向上を実現することができる
光起電力素子及びその製造方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】近年、
地球温暖化防止の対策として、発電時に二酸化炭素を排
出しない太陽光発電が注目されており、種々の太陽電池
が開発されている。従来、太陽電池には単結晶、多結晶
を用いた系が使用されてきた。しかし、高純度のシリコ
ンを原材料とするため、太陽電池が普及するにつれて、
原料となるシリコンウェハの不足が問題になってきてい
る。
地球温暖化防止の対策として、発電時に二酸化炭素を排
出しない太陽光発電が注目されており、種々の太陽電池
が開発されている。従来、太陽電池には単結晶、多結晶
を用いた系が使用されてきた。しかし、高純度のシリコ
ンを原材料とするため、太陽電池が普及するにつれて、
原料となるシリコンウェハの不足が問題になってきてい
る。
【0003】そこで、結晶を用いない系として、非晶質
シリコンを用いた太陽電池が提案されてきた。非晶質シ
リコンとしては、一般に、水素化非晶質シリコン又は微
結晶シリコン等が用いられており、これらは、RFプラ
ズマCVD法やマイクロ波プラズマCVD法、実験的に
は光CVD法、ECRCVD法などによって堆積するこ
とができる。水素化非晶質シリコン又は微結晶シリコン
のもっとも普及している堆積方法は、成膜ガスとしてシ
ランSiH4又はジシランSi2H6を用い、必要に応じ
て水素ガスで希釈を行い、13.56MHzの高周波で
プラズマを発生させ、プラズマにより成膜ガスを分解し
て反応性のある活性種をつくり、基板上にシリコンを膜
状に堆積させる方法であり、安価な製造プロセスで大面
積の光起電力素子を製造できる。また、成膜ガスに、ホ
スフィン(PH3)、ジボラン(B2H6)、BF3などの
ドーピングガスを混ぜれば、n型シリコン、p型シリコ
ンを形成することができる。しかし、水素化非晶質シリ
コンは、光照射下では、生成された光キャリアの再結合
中心となるシリコンダングリングボンドが増加するた
め、太陽光の下に長くおくと、膜質が劣化によって太陽
電池の変換効率が低下するという問題がある。
シリコンを用いた太陽電池が提案されてきた。非晶質シ
リコンとしては、一般に、水素化非晶質シリコン又は微
結晶シリコン等が用いられており、これらは、RFプラ
ズマCVD法やマイクロ波プラズマCVD法、実験的に
は光CVD法、ECRCVD法などによって堆積するこ
とができる。水素化非晶質シリコン又は微結晶シリコン
のもっとも普及している堆積方法は、成膜ガスとしてシ
ランSiH4又はジシランSi2H6を用い、必要に応じ
て水素ガスで希釈を行い、13.56MHzの高周波で
プラズマを発生させ、プラズマにより成膜ガスを分解し
て反応性のある活性種をつくり、基板上にシリコンを膜
状に堆積させる方法であり、安価な製造プロセスで大面
積の光起電力素子を製造できる。また、成膜ガスに、ホ
スフィン(PH3)、ジボラン(B2H6)、BF3などの
ドーピングガスを混ぜれば、n型シリコン、p型シリコ
ンを形成することができる。しかし、水素化非晶質シリ
コンは、光照射下では、生成された光キャリアの再結合
中心となるシリコンダングリングボンドが増加するた
め、太陽光の下に長くおくと、膜質が劣化によって太陽
電池の変換効率が低下するという問題がある。
【0004】これに対し、微結晶シリコンをi型半導体
層に用い、ほとんど光劣化の認められない光起電力素子
が発表された(J. Meier et. al., IEEE First World C
onferenceon Photovoltaic Energy Conversion, 1994,
p409)ため、近年、微結晶シリコンを太陽電池に用いる
試みがなされている。この微結晶シリコンは、非晶質系
シリコンと同様に、グロー放電等によるプラズマCVD
を用いて形成することができる。しかし、微結晶シリコ
ンをi型半導体層に用いた光起電力素子では、微結晶シ
リコンのバンドギャップが結晶シリコンと同じく1.1
eV程度と太陽光スペクトルを有効利用するには狭く、
光起電力素子の開放電圧(Voc)が約0.4〜0.5V
と低い点が本質的な問題として挙げられる。
層に用い、ほとんど光劣化の認められない光起電力素子
が発表された(J. Meier et. al., IEEE First World C
onferenceon Photovoltaic Energy Conversion, 1994,
p409)ため、近年、微結晶シリコンを太陽電池に用いる
試みがなされている。この微結晶シリコンは、非晶質系
シリコンと同様に、グロー放電等によるプラズマCVD
を用いて形成することができる。しかし、微結晶シリコ
ンをi型半導体層に用いた光起電力素子では、微結晶シ
リコンのバンドギャップが結晶シリコンと同じく1.1
eV程度と太陽光スペクトルを有効利用するには狭く、
光起電力素子の開放電圧(Voc)が約0.4〜0.5V
と低い点が本質的な問題として挙げられる。
【0005】したがって、この問題を解決するために、
微結晶シリコンをi型半導体層に用いた光起電力素子と
非晶質シリコンをi型半導体層に用いた光起電力素子と
を積層して、スタック型の光起電力素子とすることによ
って、結晶シリコンの感度のピーク(1.1eV)に加
え、より非晶質シリコンの感度のピーク(1.7eV)
により、さらに短波長側の光を効率よく吸収することが
でき、これによって、変換する光のスペクトル範囲を広
げて、光起電力素子の光電変換効率の向上が図られてい
る。その結果、それぞれの光起電力素子で光スペクトル
を分割して吸収することによって、素子の電流密度は約
1/2になり、一方、開放電圧は2倍以上になる。通
常、大面積化するためにはモジュール内の直列抵抗成分
が大きくなるために出力の低下が大きな問題となるが、
電流密度Iが約1/2になる結果、大面積で直列接続を
行う場合の直列抵抗損失分I2Rが1/4程度となり、
公知の技術で集積構造が可能となり、大面積モジュール
の製造も可能となってきた。
微結晶シリコンをi型半導体層に用いた光起電力素子と
非晶質シリコンをi型半導体層に用いた光起電力素子と
を積層して、スタック型の光起電力素子とすることによ
って、結晶シリコンの感度のピーク(1.1eV)に加
え、より非晶質シリコンの感度のピーク(1.7eV)
により、さらに短波長側の光を効率よく吸収することが
でき、これによって、変換する光のスペクトル範囲を広
げて、光起電力素子の光電変換効率の向上が図られてい
る。その結果、それぞれの光起電力素子で光スペクトル
を分割して吸収することによって、素子の電流密度は約
1/2になり、一方、開放電圧は2倍以上になる。通
常、大面積化するためにはモジュール内の直列抵抗成分
が大きくなるために出力の低下が大きな問題となるが、
電流密度Iが約1/2になる結果、大面積で直列接続を
行う場合の直列抵抗損失分I2Rが1/4程度となり、
公知の技術で集積構造が可能となり、大面積モジュール
の製造も可能となってきた。
【0006】しかし、微結晶シリコンをi型半導体層に
用いた光起電力素子と非晶質シリコンをi型半導体層に
用いた光起電力素子とを積層しても、i層半導体を構成
する非晶質シリコン自体の光劣化は避けられず、この光
劣化に起因して10%程度以上の光電力素子全体の変換
効率の低下は避けられず、十分に、微結晶シリコン太陽
電池の優位性を生かしきれていない。このことは、非晶
質シリコンで発生する電流をそろえるため、バンドギャ
ップが大きく、吸収係数の小さな非晶質シリコンの膜厚
を厚くせざるをえないことに起因し、非晶質シリコン部
分の光劣化が大きくなるからである。
用いた光起電力素子と非晶質シリコンをi型半導体層に
用いた光起電力素子とを積層しても、i層半導体を構成
する非晶質シリコン自体の光劣化は避けられず、この光
劣化に起因して10%程度以上の光電力素子全体の変換
効率の低下は避けられず、十分に、微結晶シリコン太陽
電池の優位性を生かしきれていない。このことは、非晶
質シリコンで発生する電流をそろえるため、バンドギャ
ップが大きく、吸収係数の小さな非晶質シリコンの膜厚
を厚くせざるをえないことに起因し、非晶質シリコン部
分の光劣化が大きくなるからである。
【0007】そこで、特開平11−54773号公報で
は、i型半導体層の主成分として微結晶シリコンと微結
晶シリコンカーバイドを用いた光起電力素子、特開平1
1−233803号公報ではi型半導体層の主成分とし
て微結晶シリコンと微結晶シリコンゲルマニウムを用い
た光起電力素子が提案されている。これらの構造では、
上記素子と微結晶シリコンを用いた光起電力素子と積層
することによって、短絡光電流、開放端電圧を改善しな
がら、光劣化を小さくして、光起電力素子の変換効率の
向上および生産性を高めることができる。
は、i型半導体層の主成分として微結晶シリコンと微結
晶シリコンカーバイドを用いた光起電力素子、特開平1
1−233803号公報ではi型半導体層の主成分とし
て微結晶シリコンと微結晶シリコンゲルマニウムを用い
た光起電力素子が提案されている。これらの構造では、
上記素子と微結晶シリコンを用いた光起電力素子と積層
することによって、短絡光電流、開放端電圧を改善しな
がら、光劣化を小さくして、光起電力素子の変換効率の
向上および生産性を高めることができる。
【0008】しかし、原材料ガスの分解効率の違いに起
因して、微結晶シリコンカーバイドは微結晶シリコンと
生成条件が大きく異なるため、双方の結晶性の高い生成
条件を制御することはきわめて困難である。また、光起
電力素子の効率向上のためには両結晶の結晶粒が膜厚方
向に伸びた構造をとることが好適であるが、それぞれの
結晶の最適な成長条件が大きく異なることが原因となっ
て、双方の結晶粒の成長が互いに阻害され、良好な結晶
性を保つことは困難である。加えて、良好な結晶性を有
する微結晶シリコンカーバイドは珪素と炭素が1:1と
なる。このため、禁性帯幅は2.0eV程度に固定され
る。微結晶シリコン太陽電池の上部素子として、太陽光
スペクトルに対して最適な禁性帯幅の1.6eVを上記
微結晶シリコンカーバイドで達成するためには、双方の
微結晶の体積分率を制御しなければならないが、これは
非常に困難である。微結晶シリコンゲルマニウムを用い
た光起電力素子でも、上記と同様の原因で、また、良好
な結晶性を有する珪素とゲルマニウムが1:1の微結晶
シリコンゲルマニウムの禁性帯幅は0.9eV程度に固
定されることとなるため、好適な禁性帯幅を有する光起
電力素子を設計することは極めて困難である。
因して、微結晶シリコンカーバイドは微結晶シリコンと
生成条件が大きく異なるため、双方の結晶性の高い生成
条件を制御することはきわめて困難である。また、光起
電力素子の効率向上のためには両結晶の結晶粒が膜厚方
向に伸びた構造をとることが好適であるが、それぞれの
結晶の最適な成長条件が大きく異なることが原因となっ
て、双方の結晶粒の成長が互いに阻害され、良好な結晶
性を保つことは困難である。加えて、良好な結晶性を有
する微結晶シリコンカーバイドは珪素と炭素が1:1と
なる。このため、禁性帯幅は2.0eV程度に固定され
る。微結晶シリコン太陽電池の上部素子として、太陽光
スペクトルに対して最適な禁性帯幅の1.6eVを上記
微結晶シリコンカーバイドで達成するためには、双方の
微結晶の体積分率を制御しなければならないが、これは
非常に困難である。微結晶シリコンゲルマニウムを用い
た光起電力素子でも、上記と同様の原因で、また、良好
な結晶性を有する珪素とゲルマニウムが1:1の微結晶
シリコンゲルマニウムの禁性帯幅は0.9eV程度に固
定されることとなるため、好適な禁性帯幅を有する光起
電力素子を設計することは極めて困難である。
【0009】一方、アモルファスシリコン太陽電池を電
力応用するためには、光劣化のない太陽電池を形成する
ことが望まれる。そこで、完全な非晶質でなく、非晶質
シリコンの中の一部が結晶相を形成する微結晶相を特徴
とする微結晶シリコンの開発が行われている。微結晶で
は非晶質シリコンに比べ光安定性に優れるため有望視さ
れているが、素子の設計に対する自由度が少ないなど問
題点が多い。たとえば、地球上に照射される太陽光のス
ペクトルを考慮すると、微結晶シリコンと積層するのに
好適なi型半導体層の禁性帯幅は1.8eV程度である
が、光起電力素子が微結晶シリコンカーバイドやシリコ
ンゲルマニウムの場合には体積分率で素子設計を行わね
ばならず、非常に素子作製が困難である。また、宇宙空
間で光起電力素子を使用する場合には、微結晶シリコン
と積層するのに好適なi型半導体層の禁性帯幅は1.9
eV程度であり、微結晶のみでの素子設計は非常に困難
である。
力応用するためには、光劣化のない太陽電池を形成する
ことが望まれる。そこで、完全な非晶質でなく、非晶質
シリコンの中の一部が結晶相を形成する微結晶相を特徴
とする微結晶シリコンの開発が行われている。微結晶で
は非晶質シリコンに比べ光安定性に優れるため有望視さ
れているが、素子の設計に対する自由度が少ないなど問
題点が多い。たとえば、地球上に照射される太陽光のス
ペクトルを考慮すると、微結晶シリコンと積層するのに
好適なi型半導体層の禁性帯幅は1.8eV程度である
が、光起電力素子が微結晶シリコンカーバイドやシリコ
ンゲルマニウムの場合には体積分率で素子設計を行わね
ばならず、非常に素子作製が困難である。また、宇宙空
間で光起電力素子を使用する場合には、微結晶シリコン
と積層するのに好適なi型半導体層の禁性帯幅は1.9
eV程度であり、微結晶のみでの素子設計は非常に困難
である。
【0010】本発明は、上記課題に鑑みなされたもので
あり、微結晶シリコンの優位性を十分に発揮させて、太
陽光の下においても長期にわたって膜質が劣化に起因す
る光劣化が認められず、変換効率の低下を防止するとと
もに、太陽光スペクトルに対して最適な禁性帯幅を確保
しながら、素子の設計に対する自由度を確保することが
できる光起電力素子及びその製造方法を提供することを
目的とする。
あり、微結晶シリコンの優位性を十分に発揮させて、太
陽光の下においても長期にわたって膜質が劣化に起因す
る光劣化が認められず、変換効率の低下を防止するとと
もに、太陽光スペクトルに対して最適な禁性帯幅を確保
しながら、素子の設計に対する自由度を確保することが
できる光起電力素子及びその製造方法を提供することを
目的とする。
【0011】
【課題を解決するための手段】本発明によれば、IV族
元素を主成分とした非単結晶のp型半導体層、i型半導
体層及びn型半導体層により形成されたpin接合を複
数有し、少なくとも、i型半導体層が微結晶シリコンと
非晶質シリコンカーバイド又は非晶質シリコンゲルマニ
ウムとからなる第1のpin接合と、i型半導体層が微
結晶のシリコンからなる第2のpin接合とを有し、前
記第1のpin接合が、前記第2のpin接合より光入
射側に設けられてなる光起電力素子が提供される。微結
晶半導体薄膜を有する光起電力素子の製造に際して、前
記微結晶半導体薄膜を、成膜空間に導入した成膜用ガス
の圧力を1〜20Torrとし、周波数が13.56M
Hz以上、100MHz以下の高周波を用いて前記成膜空
間にプラズマを発生させて前記成膜用ガスを分解するこ
とにより形成する光起電力素子の製造方法が提供され
る。
元素を主成分とした非単結晶のp型半導体層、i型半導
体層及びn型半導体層により形成されたpin接合を複
数有し、少なくとも、i型半導体層が微結晶シリコンと
非晶質シリコンカーバイド又は非晶質シリコンゲルマニ
ウムとからなる第1のpin接合と、i型半導体層が微
結晶のシリコンからなる第2のpin接合とを有し、前
記第1のpin接合が、前記第2のpin接合より光入
射側に設けられてなる光起電力素子が提供される。微結
晶半導体薄膜を有する光起電力素子の製造に際して、前
記微結晶半導体薄膜を、成膜空間に導入した成膜用ガス
の圧力を1〜20Torrとし、周波数が13.56M
Hz以上、100MHz以下の高周波を用いて前記成膜空
間にプラズマを発生させて前記成膜用ガスを分解するこ
とにより形成する光起電力素子の製造方法が提供され
る。
【0012】
【発明の実施の形態】本発明の光起電力素子は、複数の
pin接合が積層されて構成される。pin接合は、光
の入射側からp型半導体層、i型半導体層及びn型半導
体層の順に積層されており、光起電力素子は、通常、透
明基板の上に透明導電層が形成され、その上に、例え
ば、2層、3層・・・のpin接合が配置し、さらにその
上に導電層が配置されて構成される。
pin接合が積層されて構成される。pin接合は、光
の入射側からp型半導体層、i型半導体層及びn型半導
体層の順に積層されており、光起電力素子は、通常、透
明基板の上に透明導電層が形成され、その上に、例え
ば、2層、3層・・・のpin接合が配置し、さらにその
上に導電層が配置されて構成される。
【0013】p型、i型及びn型の各半導体層は、それ
ぞれIV族元素を主成分として構成されており、これら
の層は、非単結晶、つまり、単結晶以外の結晶質からな
り、非晶質、微晶質、多結晶等またはこれらが混在する
結晶成分からなる。ここで微晶質とは、いわゆるマイク
ロクリスタルとよばれる結晶状態であり、部分的にのみ
単結晶、多結晶、アモルファス等の結晶質が含まれてい
てもよい。また、非晶質も同様に、部分的にのみ単結
晶、多結晶、アモルファス等の結晶質が含まれていても
よい。IV族元素としては、シリコン、ゲルマニウム、
炭素等の単独、SixC1-x、SiyGe1-y等の化合物又
はこれらの混合物が挙げられる。
ぞれIV族元素を主成分として構成されており、これら
の層は、非単結晶、つまり、単結晶以外の結晶質からな
り、非晶質、微晶質、多結晶等またはこれらが混在する
結晶成分からなる。ここで微晶質とは、いわゆるマイク
ロクリスタルとよばれる結晶状態であり、部分的にのみ
単結晶、多結晶、アモルファス等の結晶質が含まれてい
てもよい。また、非晶質も同様に、部分的にのみ単結
晶、多結晶、アモルファス等の結晶質が含まれていても
よい。IV族元素としては、シリコン、ゲルマニウム、
炭素等の単独、SixC1-x、SiyGe1-y等の化合物又
はこれらの混合物が挙げられる。
【0014】p型半導体層は、III族元素(例えば、ボ
ロン、アルミニウム、ゲルマニウム、インジウム、チタ
ン等)がドーピングされた層である。p型半導体層は、
単層であってもよいし、III族元素濃度が異なる又は徐
々に変化する積層層により形成されていてもよい。III
族元素濃度としては、例えば、1018〜1020cm-3程
度が挙げられる。p型半導体層の膜厚は、例えば、1〜
200nm程度が挙げられる。i型半導体層は、実質的
にp型及びn型の導電型を示さない層であるが、光電変
換機能を損なわない限り、非常に弱いp型又はn型の導
電型を示すものであってもよい。i型半導体層の膜厚
は、例えば、0.1〜10μm程度が挙げられる。
ロン、アルミニウム、ゲルマニウム、インジウム、チタ
ン等)がドーピングされた層である。p型半導体層は、
単層であってもよいし、III族元素濃度が異なる又は徐
々に変化する積層層により形成されていてもよい。III
族元素濃度としては、例えば、1018〜1020cm-3程
度が挙げられる。p型半導体層の膜厚は、例えば、1〜
200nm程度が挙げられる。i型半導体層は、実質的
にp型及びn型の導電型を示さない層であるが、光電変
換機能を損なわない限り、非常に弱いp型又はn型の導
電型を示すものであってもよい。i型半導体層の膜厚
は、例えば、0.1〜10μm程度が挙げられる。
【0015】特に、本発明においては、最も光入射側に
近いpin接合(つまり、第1のpin接合)を構成す
るi型半導体層は、微晶質シリコンと非晶質シリコンカ
ーバイドとを主成分として含有する。あるいは非晶質シ
リコンカーバイドに代えて、非晶質シリコンゲルマニウ
ムが含有されていてもよい。微晶質シリコンと非晶質シ
リコンカーバイド又は非晶質シリコンゲルマニウムとの
混合割合は、特に限定されるものではなく、得ようとす
る禁性帯等を考慮して決定することができる。例えば、
1:100〜100:1程度の割合、特に100:0.
01〜40程度の割合が好ましい。また、別の観点か
ら、微結晶シリコンと非晶質SiCまたは非晶質シリコ
ンゲルマニウムとを含むi型半導体層に、微結晶シリコ
ンが体積率30%以上で含まれるような混合割合である
ことが好ましい。微晶質シリコンと非晶質シリコンカー
バイド又は非晶質シリコンゲルマニウムとの割合は、面
方向においては均一であることが好ましいが、膜厚方向
においては増加又は減少等、徐々に又は急峻に変化して
もよい。なかでも、微結晶Siと非晶質SiCまたは非
晶質シリコンゲルマニウムとを含むi型半導体層の炭素
の組成比が、膜厚方向に変化しており、このi型半導体
層の膜厚の半分よりp型半導体層側に、炭素の組成比の
最小値か、ゲルマニウムの組成比の最大値があることが
好ましい。このように、i型半導体層中の炭素又はゲル
マニウムの組成比の変化に伴って、このi型半導体層を
構成する微結晶シリコンの平均粒径及び/又は体積率が
変化する。また、このi型半導体層に含まれるシリコン
の微結晶粒は、膜厚方向に伸びた柱状構造であることが
好ましい。
近いpin接合(つまり、第1のpin接合)を構成す
るi型半導体層は、微晶質シリコンと非晶質シリコンカ
ーバイドとを主成分として含有する。あるいは非晶質シ
リコンカーバイドに代えて、非晶質シリコンゲルマニウ
ムが含有されていてもよい。微晶質シリコンと非晶質シ
リコンカーバイド又は非晶質シリコンゲルマニウムとの
混合割合は、特に限定されるものではなく、得ようとす
る禁性帯等を考慮して決定することができる。例えば、
1:100〜100:1程度の割合、特に100:0.
01〜40程度の割合が好ましい。また、別の観点か
ら、微結晶シリコンと非晶質SiCまたは非晶質シリコ
ンゲルマニウムとを含むi型半導体層に、微結晶シリコ
ンが体積率30%以上で含まれるような混合割合である
ことが好ましい。微晶質シリコンと非晶質シリコンカー
バイド又は非晶質シリコンゲルマニウムとの割合は、面
方向においては均一であることが好ましいが、膜厚方向
においては増加又は減少等、徐々に又は急峻に変化して
もよい。なかでも、微結晶Siと非晶質SiCまたは非
晶質シリコンゲルマニウムとを含むi型半導体層の炭素
の組成比が、膜厚方向に変化しており、このi型半導体
層の膜厚の半分よりp型半導体層側に、炭素の組成比の
最小値か、ゲルマニウムの組成比の最大値があることが
好ましい。このように、i型半導体層中の炭素又はゲル
マニウムの組成比の変化に伴って、このi型半導体層を
構成する微結晶シリコンの平均粒径及び/又は体積率が
変化する。また、このi型半導体層に含まれるシリコン
の微結晶粒は、膜厚方向に伸びた柱状構造であることが
好ましい。
【0016】さらに、最も光入射側に近いpin接合に
対して光入射側と反対側に積層されるpin接合(つま
り、第2のpin接合)を構成するi型半導体層は、微
晶質シリコンを主成分として含有している。微結晶シリ
コンを含むi型半導体層においては、その微結晶粒が、
膜厚方向に伸びた柱状構造であることが好ましい。ま
た、pin接合が3層以上積層されている場合には、第
3以降のpin接合は、微晶質シリコンからなるi型半
導体層又は微晶質シリコンと非晶質シリコンゲルマニウ
ムとからなるi型半導体層を含有するものが適当であ
り、特に、後者を含有するものが好ましい。この場合の
i型半導体層中は、ゲルマニウムの組成比の変化に伴っ
て、このi型半導体層を構成する微結晶シリコンの平均
粒径及び/又は体積率が変化する。なお、このi型半導
体層は、第1のpin接合を構成するi型半導体層で説
明したものと同様である。また、第3以降のpin接合
は、第2のpin接合の第1のpin接合と反対側に配
置されることが好ましい。
対して光入射側と反対側に積層されるpin接合(つま
り、第2のpin接合)を構成するi型半導体層は、微
晶質シリコンを主成分として含有している。微結晶シリ
コンを含むi型半導体層においては、その微結晶粒が、
膜厚方向に伸びた柱状構造であることが好ましい。ま
た、pin接合が3層以上積層されている場合には、第
3以降のpin接合は、微晶質シリコンからなるi型半
導体層又は微晶質シリコンと非晶質シリコンゲルマニウ
ムとからなるi型半導体層を含有するものが適当であ
り、特に、後者を含有するものが好ましい。この場合の
i型半導体層中は、ゲルマニウムの組成比の変化に伴っ
て、このi型半導体層を構成する微結晶シリコンの平均
粒径及び/又は体積率が変化する。なお、このi型半導
体層は、第1のpin接合を構成するi型半導体層で説
明したものと同様である。また、第3以降のpin接合
は、第2のpin接合の第1のpin接合と反対側に配
置されることが好ましい。
【0017】n型半導体層は、V族元素(例えば、リ
ン、砒素等)が含有された層であり、p型半導体層と同
様に、単層であってもよいし、V族元素濃度が異なる又
は徐々に変化する積層層により形成されていてもよい。
V族元素濃度としては、例えば、1018〜1020cm-3
程度が挙げられる。n型半導体層の膜厚は、例えば、1
0〜100nm程度が挙げられる。上記pin接合を形
成するための透明基板は、太陽電池全体を支持し、補強
するものであれば特に限定されるものではなく、さらに
耐熱性を有するもの(例えば、200℃程度)が好まし
い。例えば、ガラス;ポリイミド、PET、PEN、P
ES、テフロン(登録商標)等の耐熱性の高分子フィル
ム等の単独又は積層構造が挙げられる。基板は、適当な
強度及び重量等を備える膜厚、例えば、0.1〜30m
m程度の膜厚であることが適当である。また、基板の利
用態様に応じて、さらに絶縁膜、バッファ層等又はこれ
らが組み合わされて形成されていてもよい。また、基板
の表面には凹凸が形成されていてもよい。
ン、砒素等)が含有された層であり、p型半導体層と同
様に、単層であってもよいし、V族元素濃度が異なる又
は徐々に変化する積層層により形成されていてもよい。
V族元素濃度としては、例えば、1018〜1020cm-3
程度が挙げられる。n型半導体層の膜厚は、例えば、1
0〜100nm程度が挙げられる。上記pin接合を形
成するための透明基板は、太陽電池全体を支持し、補強
するものであれば特に限定されるものではなく、さらに
耐熱性を有するもの(例えば、200℃程度)が好まし
い。例えば、ガラス;ポリイミド、PET、PEN、P
ES、テフロン(登録商標)等の耐熱性の高分子フィル
ム等の単独又は積層構造が挙げられる。基板は、適当な
強度及び重量等を備える膜厚、例えば、0.1〜30m
m程度の膜厚であることが適当である。また、基板の利
用態様に応じて、さらに絶縁膜、バッファ層等又はこれ
らが組み合わされて形成されていてもよい。また、基板
の表面には凹凸が形成されていてもよい。
【0018】基板上に形成される透明導電層としては、
特に限定されるものではなく、例えば、SnO2 、In
2 O3 、ZnO、ITO等の透明導電材等の単層又は積
層層により形成することができる。なかでも耐プラズマ
性が高いZnOが好ましい。透明導電層は、抵抗率を低
減するという観点から、不純物が含有されていてもよ
い。この場合の不純物は、ガリウムやアルミニウム等の
III族元素が挙げられる。その濃度は、例えば、5×1
020〜5×1021/cm3 が挙げられる。透明導電層の
膜厚は、0.1nm〜2μm程度が挙げられる。これら
は、基板上に、スパッタ法、真空蒸着法、EB蒸着法、
常圧CVD法、減圧CVD法、ソルゲル法、電析法等に
よって形成することができる。なかでも、透明導電層の
透過率や抵抗率を結晶質シリコン薄膜太陽電池に適した
ものに制御しやすいことからスパッタ法が好ましい。
特に限定されるものではなく、例えば、SnO2 、In
2 O3 、ZnO、ITO等の透明導電材等の単層又は積
層層により形成することができる。なかでも耐プラズマ
性が高いZnOが好ましい。透明導電層は、抵抗率を低
減するという観点から、不純物が含有されていてもよ
い。この場合の不純物は、ガリウムやアルミニウム等の
III族元素が挙げられる。その濃度は、例えば、5×1
020〜5×1021/cm3 が挙げられる。透明導電層の
膜厚は、0.1nm〜2μm程度が挙げられる。これら
は、基板上に、スパッタ法、真空蒸着法、EB蒸着法、
常圧CVD法、減圧CVD法、ソルゲル法、電析法等に
よって形成することができる。なかでも、透明導電層の
透過率や抵抗率を結晶質シリコン薄膜太陽電池に適した
ものに制御しやすいことからスパッタ法が好ましい。
【0019】また、基板と反対側のpin接合上に形成
されている導電層は、上述のような透明導電材、アルミ
ニウム、銀、銅等の金属等により形成することができ
る。なお、この導電層上には保護膜が形成されているこ
とが好ましい。このような光起電力素子は、1つの基板
に、並列又は直列に複数個形成された太陽電池モジュー
ルとして構成されていてもよいし、さらに他の構造の太
陽電池と組み合わせた太陽電池モジュールとして構成さ
れていてもよい。
されている導電層は、上述のような透明導電材、アルミ
ニウム、銀、銅等の金属等により形成することができ
る。なお、この導電層上には保護膜が形成されているこ
とが好ましい。このような光起電力素子は、1つの基板
に、並列又は直列に複数個形成された太陽電池モジュー
ルとして構成されていてもよいし、さらに他の構造の太
陽電池と組み合わせた太陽電池モジュールとして構成さ
れていてもよい。
【0020】本発明における光起電力素子のpin接合
を構成する各半導体層は、代表的にはCVD法によって
形成することができる。ここでのCVD法としては、常
圧CVD、減圧CVD、プラズマCVD、ECRプラズ
マCVD、高温CVD、低温CVD等が挙げられる。な
かでも、RFからVHFの周波数帯の高周波を用いたプ
ラズマCVD法が好ましい。プラズマCVD装置として
は、例えば、図1に示すものを使用することができる。
このプラズマCVD装置は、いわゆる容量結合型のプラ
ズマCVD装置であり、複数(例えば9室)の反応室を
有している。各反応室1内には、カソード電極2と、基
板6を保持するための基板ホルダを兼ねたアノード電極
7とが、例えば、1cmの距離で対向して配置されてい
る。また、反応室1内のカソード電極2は、変調用電源
4、マッチング回路5を介して高周波電源3を介して接
続されており、これらにより、高周波電力がカソード電
極2に供給され、カソード電極2とアノード電極7の間
に、プラズマ8を発生させる構造となっている。さら
に、カソード電極2の表面には、例えば、4個/cm2
以上の密度で、直径0.5mm程度のガスの放出口が形
成されている。
を構成する各半導体層は、代表的にはCVD法によって
形成することができる。ここでのCVD法としては、常
圧CVD、減圧CVD、プラズマCVD、ECRプラズ
マCVD、高温CVD、低温CVD等が挙げられる。な
かでも、RFからVHFの周波数帯の高周波を用いたプ
ラズマCVD法が好ましい。プラズマCVD装置として
は、例えば、図1に示すものを使用することができる。
このプラズマCVD装置は、いわゆる容量結合型のプラ
ズマCVD装置であり、複数(例えば9室)の反応室を
有している。各反応室1内には、カソード電極2と、基
板6を保持するための基板ホルダを兼ねたアノード電極
7とが、例えば、1cmの距離で対向して配置されてい
る。また、反応室1内のカソード電極2は、変調用電源
4、マッチング回路5を介して高周波電源3を介して接
続されており、これらにより、高周波電力がカソード電
極2に供給され、カソード電極2とアノード電極7の間
に、プラズマ8を発生させる構造となっている。さら
に、カソード電極2の表面には、例えば、4個/cm2
以上の密度で、直径0.5mm程度のガスの放出口が形
成されている。
【0021】プラズマCVD法を利用する場合には、そ
の条件は、周波数10〜200MHz程度、パワー数W
〜数kW程度、チャンバ内圧力0.1〜20Torr程度、
基板温度は室温〜600℃程度等が挙げられる。特に、
微結晶半導体薄膜又は微結晶を含有する半導体薄膜を形
成する場合には、周波数13.56〜100MHz程
度、パワー数W〜数kW程度、好ましくはパワー密度1
00mW/cm2 以上、チャンバ内圧力1〜20Torr程
度、基板温度は室温〜600℃程度等とすることが好ま
しい。
の条件は、周波数10〜200MHz程度、パワー数W
〜数kW程度、チャンバ内圧力0.1〜20Torr程度、
基板温度は室温〜600℃程度等が挙げられる。特に、
微結晶半導体薄膜又は微結晶を含有する半導体薄膜を形
成する場合には、周波数13.56〜100MHz程
度、パワー数W〜数kW程度、好ましくはパワー密度1
00mW/cm2 以上、チャンバ内圧力1〜20Torr程
度、基板温度は室温〜600℃程度等とすることが好ま
しい。
【0022】p型半導体層を形成する際には、IV族元
素含有ガスとして、例えば、SiH 4 、Si2 H6 、S
iF4 、SiH2F2 、SiHF3 、SiH2 Cl2 、
SiCl4 等を使用することができる。IV族元素含有
ガスは、通常、希釈ガスとして、H2 、Ar、He、N
e、Xe等の不活性ガスとともに使用される。なかでも
H2 ガスが好ましい。IV族元素含有ガスと希釈ガスと
の混合比は、一定で又は変化させながら、例えば、容量
比で1:1〜100程度、より好ましくは1:10程度
以上、より好ましくは1:20程度以上とすることが適
当である。なお、ドーピングガスとしては、任意にIII
族元素を含有するガス、例えば、B2 H6 等を用いても
よい。
素含有ガスとして、例えば、SiH 4 、Si2 H6 、S
iF4 、SiH2F2 、SiHF3 、SiH2 Cl2 、
SiCl4 等を使用することができる。IV族元素含有
ガスは、通常、希釈ガスとして、H2 、Ar、He、N
e、Xe等の不活性ガスとともに使用される。なかでも
H2 ガスが好ましい。IV族元素含有ガスと希釈ガスと
の混合比は、一定で又は変化させながら、例えば、容量
比で1:1〜100程度、より好ましくは1:10程度
以上、より好ましくは1:20程度以上とすることが適
当である。なお、ドーピングガスとしては、任意にIII
族元素を含有するガス、例えば、B2 H6 等を用いても
よい。
【0023】この場合、IV族元素含有ガスとIII族元
素を含有するガスとの混合比は、CVD等の成膜装置の
大きさ、得ようとするIII族元素濃度等に応じて適宜調
整することができ、一定で又は変化させながら、例え
ば、容量比で1:0.001〜1:1程度とすることが
できる。なお、III族元素のドーピングは、上記のよう
に半導体層の成膜と同時に行ってもよいが、半導体層を
形成した後、イオン注入、半導体層の表面処理又は固相
拡散等により行ってもよい。なお、任意に、シリコン含
有ガス等にフッ素含有ガスを添加してもよい。フッ素含
有ガスとしては、例えば、F2 、SiF4 、SiH2 F
2 等が挙げられる。この場合のフッ素含有ガスの使用量
は、例えば、水素ガスの0.01〜10倍程度が挙げら
れる。
素を含有するガスとの混合比は、CVD等の成膜装置の
大きさ、得ようとするIII族元素濃度等に応じて適宜調
整することができ、一定で又は変化させながら、例え
ば、容量比で1:0.001〜1:1程度とすることが
できる。なお、III族元素のドーピングは、上記のよう
に半導体層の成膜と同時に行ってもよいが、半導体層を
形成した後、イオン注入、半導体層の表面処理又は固相
拡散等により行ってもよい。なお、任意に、シリコン含
有ガス等にフッ素含有ガスを添加してもよい。フッ素含
有ガスとしては、例えば、F2 、SiF4 、SiH2 F
2 等が挙げられる。この場合のフッ素含有ガスの使用量
は、例えば、水素ガスの0.01〜10倍程度が挙げら
れる。
【0024】i型半導体層は、上記した方法により形成
することができ、III族元素を含まないことと、IV族
元素含有ガスとともに炭化水素ガス(例えば、メタンガ
ス等)又はゲルマニウム含有ガス(例えば、GeH
4等)との混合ガスを用いること以外は、p型半導体層
と実質的に同様である。IV族元素含有ガスと炭化水素
ガス又はゲルマニウム含有ガスとの混合比は、特に限定
されるものではなく、例えば、容量比で、100:40
〜0程度とすることができる。なお、成膜中、これらの
ガスは一定の割合で供給してもよいし、割合を変化させ
ながら供給してもよい。例えば、所定の割合で成膜を開
始し、成膜時間の1/4、1/3、1/2、2/3又は
3/4程度のところでIV族元素含有ガスのみの供給と
なるように単調に炭化水素ガス又はゲルマニウム含有ガ
スの供給を減少し、その後、単調増加してもよいし、I
V族元素含有ガスのみで成膜を開始し、成膜時間の1/
4、1/3、1/2、2/3又は3/4程度のところで
IV族元素含有ガスと炭化水素ガス又はゲルマニウム含
有ガスとが所定の割合になるように単調に炭化水素ガス
又はゲルマニウム含有ガスの供給を増加し、その後、単
調減少させてもよい。
することができ、III族元素を含まないことと、IV族
元素含有ガスとともに炭化水素ガス(例えば、メタンガ
ス等)又はゲルマニウム含有ガス(例えば、GeH
4等)との混合ガスを用いること以外は、p型半導体層
と実質的に同様である。IV族元素含有ガスと炭化水素
ガス又はゲルマニウム含有ガスとの混合比は、特に限定
されるものではなく、例えば、容量比で、100:40
〜0程度とすることができる。なお、成膜中、これらの
ガスは一定の割合で供給してもよいし、割合を変化させ
ながら供給してもよい。例えば、所定の割合で成膜を開
始し、成膜時間の1/4、1/3、1/2、2/3又は
3/4程度のところでIV族元素含有ガスのみの供給と
なるように単調に炭化水素ガス又はゲルマニウム含有ガ
スの供給を減少し、その後、単調増加してもよいし、I
V族元素含有ガスのみで成膜を開始し、成膜時間の1/
4、1/3、1/2、2/3又は3/4程度のところで
IV族元素含有ガスと炭化水素ガス又はゲルマニウム含
有ガスとが所定の割合になるように単調に炭化水素ガス
又はゲルマニウム含有ガスの供給を増加し、その後、単
調減少させてもよい。
【0025】n型半導体層は、III族元素を含有するガ
スに代えてV族元素を含むガス、例えば、PH3 等を使
用する以外は、p型半導体層と同様に形成することがで
きる。なお、p型半導体層、i型半導体層、n型半導体
層は、それぞれ非単結晶成分を含む層として、プラズマ
CVD法により使用ガス流量を変化させながら、任意に
他の条件も変化させながら連続的に形成してもよいが、
別々に成膜条件を設定し、別々の成膜チャンバにおいて
形成することが好ましい。これにより、個々の層におけ
る非単結晶成分を制御しながら、各層にとって不純物を
含有せずに各層を形成することができる。
スに代えてV族元素を含むガス、例えば、PH3 等を使
用する以外は、p型半導体層と同様に形成することがで
きる。なお、p型半導体層、i型半導体層、n型半導体
層は、それぞれ非単結晶成分を含む層として、プラズマ
CVD法により使用ガス流量を変化させながら、任意に
他の条件も変化させながら連続的に形成してもよいが、
別々に成膜条件を設定し、別々の成膜チャンバにおいて
形成することが好ましい。これにより、個々の層におけ
る非単結晶成分を制御しながら、各層にとって不純物を
含有せずに各層を形成することができる。
【0026】また、p型半導体層、i型半導体層、n型
半導体層を結合するためにこれらの間に中間ドープ層を
形成してもよく、例えば、高ドープ濃度のp型半導体層
及び/又はn型半導体層、金属膜、透明電極膜等のほか
の再結合層を導入してもよい。以下に、本発明の光起電
力素子及びその製造方法の実施例を詳細に説明する。
半導体層を結合するためにこれらの間に中間ドープ層を
形成してもよく、例えば、高ドープ濃度のp型半導体層
及び/又はn型半導体層、金属膜、透明電極膜等のほか
の再結合層を導入してもよい。以下に、本発明の光起電
力素子及びその製造方法の実施例を詳細に説明する。
【0027】実施例1
この実施例では、3層のpin接合が基板上に積層され
た光起電力素子について説明する。基板として、膜厚1
μm程度で、表面に凹凸構造を有するTCO(透明導電
膜)膜が形成された980mm×730mm×厚み
(4.0mm)のガラス基板を用いた。
た光起電力素子について説明する。基板として、膜厚1
μm程度で、表面に凹凸構造を有するTCO(透明導電
膜)膜が形成された980mm×730mm×厚み
(4.0mm)のガラス基板を用いた。
【0028】まず、この基板を、例えば、上述した図1
に示すプラズマCVD装置の第1反応室内の基板ホルダ
に保持し、第1反応室に、流量コントローラによって1
00sccmのシランガス、2sccmのジボランガス及び10
000sccmの水素ガスを流量制御しながら導入し、一定
の流量割合で排気して、第1反応室内の圧力を5Tor
rに維持する。高周波電源の発振周波数を27.12M
Hzに設定し、高周波電力を発生させる。この高周波電
力により、シランが電離したプラズマが、アノード−カ
ソード電極間に発生し、これが基板上に導かれ、ボロン
がドープされたp型の微結晶シリコン膜が10〜50n
m程度の膜厚で形成される。
に示すプラズマCVD装置の第1反応室内の基板ホルダ
に保持し、第1反応室に、流量コントローラによって1
00sccmのシランガス、2sccmのジボランガス及び10
000sccmの水素ガスを流量制御しながら導入し、一定
の流量割合で排気して、第1反応室内の圧力を5Tor
rに維持する。高周波電源の発振周波数を27.12M
Hzに設定し、高周波電力を発生させる。この高周波電
力により、シランが電離したプラズマが、アノード−カ
ソード電極間に発生し、これが基板上に導かれ、ボロン
がドープされたp型の微結晶シリコン膜が10〜50n
m程度の膜厚で形成される。
【0029】次いで、基板を第2反応室に移し、第2反
応室に、100sccmのシランガス、20〜0sccmのメタ
ンガス及び10000sccmの水素ガスを流量制御しなが
ら導入する。なお、メタンガスは、成膜開始時の20s
ccmから単調減少し、成膜時間が1/3のところで0
sccmとし、再び単調増加し、製膜終了時に20sc
cmになるように設定した。また、第2反応室内の圧力
及び高周波電源の発振周波数は第1反応室と同様とし
た。これにより、p型の微結晶シリコン膜上に、i型の
微結晶シリコンと非晶質シリコンカーバイドとの混晶膜
が10〜50nm程度の膜厚で形成される。
応室に、100sccmのシランガス、20〜0sccmのメタ
ンガス及び10000sccmの水素ガスを流量制御しなが
ら導入する。なお、メタンガスは、成膜開始時の20s
ccmから単調減少し、成膜時間が1/3のところで0
sccmとし、再び単調増加し、製膜終了時に20sc
cmになるように設定した。また、第2反応室内の圧力
及び高周波電源の発振周波数は第1反応室と同様とし
た。これにより、p型の微結晶シリコン膜上に、i型の
微結晶シリコンと非晶質シリコンカーバイドとの混晶膜
が10〜50nm程度の膜厚で形成される。
【0030】続いて、基板を第3反応室に移し、第3反
応室に、100sccmのシランガス、1sccmのホスフィン
ガス及び10000sccmの水素ガスを流量制御しながら
導入する。この際の第3反応室内の圧力及び高周波電源
の発振周波数は第1反応室と同様とした。これにより、
i型の微結晶シリコンと非晶質シリコンカーバイドとの
混晶膜上に、n型の微結晶シリコン膜が10〜50nm
程度の膜厚で形成される。さらに、基板を第4反応室に
移し、第4反応室に、100sccmのシランガス、20sc
cmのジボランガス及び10000sccmの水素ガスを流量
制御しながら導入する。その後、100sccmのシランガ
スと2sccmのジボランガス及び10000sccmの水素ガ
スを第4反応室に流量制御しながら導入する。この際の
第4反応室内の圧力及び高周波電源の発振周波数は第1
反応室と同様とした。これにより、n型の微結晶シリコ
ン膜上に、p/n間の中間ドープ層と、ボロンをドープ
した2層目のp型の微結晶シリコン膜とを、この順で、
それぞれ10〜50nm程度及び10〜50nm程度の
膜厚で形成した。
応室に、100sccmのシランガス、1sccmのホスフィン
ガス及び10000sccmの水素ガスを流量制御しながら
導入する。この際の第3反応室内の圧力及び高周波電源
の発振周波数は第1反応室と同様とした。これにより、
i型の微結晶シリコンと非晶質シリコンカーバイドとの
混晶膜上に、n型の微結晶シリコン膜が10〜50nm
程度の膜厚で形成される。さらに、基板を第4反応室に
移し、第4反応室に、100sccmのシランガス、20sc
cmのジボランガス及び10000sccmの水素ガスを流量
制御しながら導入する。その後、100sccmのシランガ
スと2sccmのジボランガス及び10000sccmの水素ガ
スを第4反応室に流量制御しながら導入する。この際の
第4反応室内の圧力及び高周波電源の発振周波数は第1
反応室と同様とした。これにより、n型の微結晶シリコ
ン膜上に、p/n間の中間ドープ層と、ボロンをドープ
した2層目のp型の微結晶シリコン膜とを、この順で、
それぞれ10〜50nm程度及び10〜50nm程度の
膜厚で形成した。
【0031】次に、基板を第5反応室に移し、第5反応
室に、100sccmのシランガス及び10000sccmの水
素ガスを流量制御しながら導入する。第5反応室内の圧
力及び高周波電源の発振周波数は第1反応室と同様とし
た。これにより、2層目のp型の微結晶シリコン膜上
に、2層目のi型の微結晶シリコン膜を1μm程度の膜
厚で形成した。続いて、基板を第6反応室に移し、第3
反応室での成膜と同様に、2層目のi型の微結晶シリコ
ンと非晶質シリコンカーバイドとの混晶膜上に、2層目
のn型の微結晶シリコン膜を1μm 程度の膜厚で形成し
た。
室に、100sccmのシランガス及び10000sccmの水
素ガスを流量制御しながら導入する。第5反応室内の圧
力及び高周波電源の発振周波数は第1反応室と同様とし
た。これにより、2層目のp型の微結晶シリコン膜上
に、2層目のi型の微結晶シリコン膜を1μm程度の膜
厚で形成した。続いて、基板を第6反応室に移し、第3
反応室での成膜と同様に、2層目のi型の微結晶シリコ
ンと非晶質シリコンカーバイドとの混晶膜上に、2層目
のn型の微結晶シリコン膜を1μm 程度の膜厚で形成し
た。
【0032】さらに、基板を第7反応室に移し、第4反
応室での成膜と同様に、2層目のn型の微結晶シリコン
膜上に、2層目のp/n間の中間ドープ層と、ボロンを
ドープした3層目のp型の微結晶シリコン膜とを、この
順で、それぞれ10〜50nm程度及び10〜50nm
程度の膜厚で形成した。次に、基板を第8反応室に移
し、第8反応室に、100sccmのシランガスと10〜0
sccmのゲルマンガス及び10000sccmの水素ガスを流
量制御しながら導入する。なお、ゲルマンガスの流量
を、成膜開始時の0sccmから単調増加させ、成膜時
間が1/3のところで10sccmとし、再び単調減少
させ、成膜終了時に0sccmになるように設定した。
また、第8反応室内の圧力及び高周波電源の発振周波数
は第1反応室と同様とした。これにより、3層目のp型
の微結晶シリコン膜上に、3層目のi型の微結晶シリコ
ンと非晶質シリコンゲルマニムの混晶膜を1μm程度の
膜厚で形成した。
応室での成膜と同様に、2層目のn型の微結晶シリコン
膜上に、2層目のp/n間の中間ドープ層と、ボロンを
ドープした3層目のp型の微結晶シリコン膜とを、この
順で、それぞれ10〜50nm程度及び10〜50nm
程度の膜厚で形成した。次に、基板を第8反応室に移
し、第8反応室に、100sccmのシランガスと10〜0
sccmのゲルマンガス及び10000sccmの水素ガスを流
量制御しながら導入する。なお、ゲルマンガスの流量
を、成膜開始時の0sccmから単調増加させ、成膜時
間が1/3のところで10sccmとし、再び単調減少
させ、成膜終了時に0sccmになるように設定した。
また、第8反応室内の圧力及び高周波電源の発振周波数
は第1反応室と同様とした。これにより、3層目のp型
の微結晶シリコン膜上に、3層目のi型の微結晶シリコ
ンと非晶質シリコンゲルマニムの混晶膜を1μm程度の
膜厚で形成した。
【0033】続いて、基板を第9反応室に移し、第3反
応室での成膜と同様に、3層目のi型の微結晶シリコン
と非晶質シリコンゲルマニウムとの混晶膜上に、3層目
のn型の微結晶シリコン膜を10〜50nm程度の膜厚
で形成した。その後、3層目のn型の微結晶シリコン膜
上に、例えば、スパッタ装置を用いて、膜厚1μm程度
のAl膜による裏面電極を形成し、光起電力素子を作製
した。上記のようにして作製された光起電力素子では、
i層を形成する場合の原料ガス比を変動させることによ
って、地上の太陽光スペクトル(A.M.1.5)を効率
よく吸収できるように、1〜3層目のi層の禁性帯幅
を、それぞれ1.9eV、1.55eV、1.1eVに
調整した。
応室での成膜と同様に、3層目のi型の微結晶シリコン
と非晶質シリコンゲルマニウムとの混晶膜上に、3層目
のn型の微結晶シリコン膜を10〜50nm程度の膜厚
で形成した。その後、3層目のn型の微結晶シリコン膜
上に、例えば、スパッタ装置を用いて、膜厚1μm程度
のAl膜による裏面電極を形成し、光起電力素子を作製
した。上記のようにして作製された光起電力素子では、
i層を形成する場合の原料ガス比を変動させることによ
って、地上の太陽光スペクトル(A.M.1.5)を効率
よく吸収できるように、1〜3層目のi層の禁性帯幅
を、それぞれ1.9eV、1.55eV、1.1eVに
調整した。
【0034】第2のi層におけるCの組成比及び第3の
i層におけるGeの組成比を図2に示す。また、それら
i層におけるシリコン結晶化率を図3に示す。図2及び
図3によれば、i層におけるC又はGeの組成比が増加
するにつれ、微結晶Siのピーク強度が若干減少すると
ともに、非晶質部分の強度がその分だけ増加する。ま
た、上記の光起電力素子における各pin接合の分光感
度特性を図4に示す。波長感度はi層におけるC又はG
eの組成が増加することにより大きく変動し、1層目〜
3層目のpin接合において波長感度が変化した。した
がって、太陽光スペクトルに適応した感度をもつ素子を
作製することができる。また、この光起電力素子の出力
特性を表1に示す。
i層におけるGeの組成比を図2に示す。また、それら
i層におけるシリコン結晶化率を図3に示す。図2及び
図3によれば、i層におけるC又はGeの組成比が増加
するにつれ、微結晶Siのピーク強度が若干減少すると
ともに、非晶質部分の強度がその分だけ増加する。ま
た、上記の光起電力素子における各pin接合の分光感
度特性を図4に示す。波長感度はi層におけるC又はG
eの組成が増加することにより大きく変動し、1層目〜
3層目のpin接合において波長感度が変化した。した
がって、太陽光スペクトルに適応した感度をもつ素子を
作製することができる。また、この光起電力素子の出力
特性を表1に示す。
【0035】
【表1】
【0036】さらに、この光起電力素子について、A.M.
1.5の擬似太陽光が発生するシミュレータ下で光劣化を
評価した。その結果を図5に示す。なお、比較のため
に、a-Si/a-SiGe/a-SiGeの非晶質シリコンゲルマニウム
をi層として用いた3層のpin接合を有する素子につ
いても、同様の評価を行った。図5によれば、上記で得
られた素子では、光劣化率は、1000時間照射後にお
いて、2%程度であったのに対して、非晶質シリコンゲ
ルマニウムを用いた素子では、10%程度であったこと
から、本発明の素子は、ほとんど光劣化を起こさないこ
とが確認された。
1.5の擬似太陽光が発生するシミュレータ下で光劣化を
評価した。その結果を図5に示す。なお、比較のため
に、a-Si/a-SiGe/a-SiGeの非晶質シリコンゲルマニウム
をi層として用いた3層のpin接合を有する素子につ
いても、同様の評価を行った。図5によれば、上記で得
られた素子では、光劣化率は、1000時間照射後にお
いて、2%程度であったのに対して、非晶質シリコンゲ
ルマニウムを用いた素子では、10%程度であったこと
から、本発明の素子は、ほとんど光劣化を起こさないこ
とが確認された。
【0037】実施例2
この実施例では、1層目のi層を、メタンガスを10s
ccmで一定に制御しながら形成し、さらに、3層目の
i層を、ゲルマンガスを20sccmで一定に制御しな
がら形成する以外は、実質的に実施例1と同様に3層構
造のpin接合を有する光起電力素子を作製した。上記
のようにして作製された光起電力素子では、i層を形成
する場合の原料ガス比を変動させることによって、宇宙
空間での太陽光スペクトル(A.M.0)を効率よく吸収
できるように、1〜3層目のi層の禁性帯幅を、それぞ
れ2.0eV、1.60eV、1.1eVに調整した。
ccmで一定に制御しながら形成し、さらに、3層目の
i層を、ゲルマンガスを20sccmで一定に制御しな
がら形成する以外は、実質的に実施例1と同様に3層構
造のpin接合を有する光起電力素子を作製した。上記
のようにして作製された光起電力素子では、i層を形成
する場合の原料ガス比を変動させることによって、宇宙
空間での太陽光スペクトル(A.M.0)を効率よく吸収
できるように、1〜3層目のi層の禁性帯幅を、それぞ
れ2.0eV、1.60eV、1.1eVに調整した。
【0038】この光起電力素子における各pin接合の
分光感度特性を図6に示す。波長感度はi層における非
晶質部分のC又はGeの組成が異なるために、1層目〜
3層目のpin接合において波長感度が変化した。した
がって、A.M.0の太陽光スペクトルに適応した感度を
もつ素子を作製することができる。また、この光起電力
素子の出力特性を表2に示す。
分光感度特性を図6に示す。波長感度はi層における非
晶質部分のC又はGeの組成が異なるために、1層目〜
3層目のpin接合において波長感度が変化した。した
がって、A.M.0の太陽光スペクトルに適応した感度を
もつ素子を作製することができる。また、この光起電力
素子の出力特性を表2に示す。
【0039】
【表2】
【0040】さらに、この光起電力素子について、A.M.
0の擬似太陽光が発生するシミュレータ下で光劣化を評
価した。その結果を図7に示す。なお、比較のために、
a-Si/a-SiGe/a-SiGeの非晶質シリコンゲルマニウムをi
層として用いた3層のpin接合を有する素子について
も、同様の評価を行った。図7によれば、上記で得られ
た素子では、光劣化率は、1000時間照射後におい
て、2%程度であったのに対して、非晶質シリコンゲル
マニウムを用いた素子では、15%程度であったことか
ら、本発明の素子は、ほとんど光劣化を起こさないこと
が確認された。
0の擬似太陽光が発生するシミュレータ下で光劣化を評
価した。その結果を図7に示す。なお、比較のために、
a-Si/a-SiGe/a-SiGeの非晶質シリコンゲルマニウムをi
層として用いた3層のpin接合を有する素子について
も、同様の評価を行った。図7によれば、上記で得られ
た素子では、光劣化率は、1000時間照射後におい
て、2%程度であったのに対して、非晶質シリコンゲル
マニウムを用いた素子では、15%程度であったことか
ら、本発明の素子は、ほとんど光劣化を起こさないこと
が確認された。
【0041】実施例3
この実施例では、3層目のpin接合を形成しない以外
は、実質的に実施例1と同様の方法で2層構造のpin
接合を有する光起電力素子を作製した。このようにして
作製された光起電力素子では、i層を形成する場合の原
料ガス比を変動させることによって、太陽光スペクトル
(A.M.1.5)を効率よく吸収できるように、1〜2層目
のi層の禁性帯幅を、それぞれ1.9eV、1.55e
Vに調整した。
は、実質的に実施例1と同様の方法で2層構造のpin
接合を有する光起電力素子を作製した。このようにして
作製された光起電力素子では、i層を形成する場合の原
料ガス比を変動させることによって、太陽光スペクトル
(A.M.1.5)を効率よく吸収できるように、1〜2層目
のi層の禁性帯幅を、それぞれ1.9eV、1.55e
Vに調整した。
【0042】第2のi層におけるCの組成比と、第2の
i層における結晶化率とを、それぞれ図2及び図3に示
す。図2及び図3によれば、i層におけるCの組成比が
増加するにつれ、微結晶Siのピーク強度が若干減少す
るとともに、非晶質部分の強度がその分だけ増加する。
また、上記の光起電力素子における各pin接合の分光
感度特性を図8に示す。波長感度はi層におけるCの組
成が増加することにより大きく変動し、1層目〜2層目
のpin接合において波長感度が変化した。したがっ
て、太陽光スペクトルに適応した感度をもつ素子を作製
することができる。また、この光起電力素子の出力特性
を表3に示す。
i層における結晶化率とを、それぞれ図2及び図3に示
す。図2及び図3によれば、i層におけるCの組成比が
増加するにつれ、微結晶Siのピーク強度が若干減少す
るとともに、非晶質部分の強度がその分だけ増加する。
また、上記の光起電力素子における各pin接合の分光
感度特性を図8に示す。波長感度はi層におけるCの組
成が増加することにより大きく変動し、1層目〜2層目
のpin接合において波長感度が変化した。したがっ
て、太陽光スペクトルに適応した感度をもつ素子を作製
することができる。また、この光起電力素子の出力特性
を表3に示す。
【0043】
【表3】
【0044】さらに、この光起電力素子について、A.M.
1.5の擬似太陽光が発生するシミュレータ下で光劣化を
評価した。その結果を図9に示す。なお、比較のため
に、a-Si/a-SiGe/a-SiGeの非晶質シリコンゲルマニウム
をi層として用いた3層のpin接合を有する素子につ
いても、同様の評価を行った。図9によれば、上記で得
られた素子では、光劣化率は、1000時間照射後にお
いて、5%程度であったのに対して、非晶質シリコンゲ
ルマニウムを用いた素子では、10%程度であったこと
から、本発明の素子は、ほとんど光劣化を起こさないこ
とが確認された。
1.5の擬似太陽光が発生するシミュレータ下で光劣化を
評価した。その結果を図9に示す。なお、比較のため
に、a-Si/a-SiGe/a-SiGeの非晶質シリコンゲルマニウム
をi層として用いた3層のpin接合を有する素子につ
いても、同様の評価を行った。図9によれば、上記で得
られた素子では、光劣化率は、1000時間照射後にお
いて、5%程度であったのに対して、非晶質シリコンゲ
ルマニウムを用いた素子では、10%程度であったこと
から、本発明の素子は、ほとんど光劣化を起こさないこ
とが確認された。
【0045】
【発明の効果】本発明によれば、微結晶シリコンと非晶
質シリコンカーバイド又は非晶質シリコンゲルマニウム
との混晶を第1のpin接合のi型半導体層に、微結晶
シリコンを第2のpin接合のi型半導体層に、それぞ
れ有するため、第1のpin接合のi型半導体層の炭素
又はゲルマニウム量の調整により、禁性帯幅を1.1eV〜
1.8eV程度と広範囲に制御することが可能となり、所望
の太陽光スペクトルに応じた素子設計が可能となる。ま
た、微結晶シリコンの優位性を十分に発揮させることが
でき、太陽光の下においても長期にわたって膜質が劣化
に起因する光劣化が認められず、変換効率の低下を防止
することができる。しかも、第1のpin接合のi型半
導体層の炭素又はゲルマニウム量の調整という簡便な方
法により、i型半導体層を構成する微結晶シリコンの平
均粒径及び/又は体積率を変化させることができるとと
もに、微結晶シリコンを含むi型半導体層中の微結晶粒
を、膜厚方向に伸びた柱状構造とすることができ、光の
スペクトルに応じたデバイス設計が容易であり、大面積
モジュールの形成が可能となる。さらに、その製造コス
トの増大を抑制して、安価な光起電力素子を提供するこ
とが可能となる。
質シリコンカーバイド又は非晶質シリコンゲルマニウム
との混晶を第1のpin接合のi型半導体層に、微結晶
シリコンを第2のpin接合のi型半導体層に、それぞ
れ有するため、第1のpin接合のi型半導体層の炭素
又はゲルマニウム量の調整により、禁性帯幅を1.1eV〜
1.8eV程度と広範囲に制御することが可能となり、所望
の太陽光スペクトルに応じた素子設計が可能となる。ま
た、微結晶シリコンの優位性を十分に発揮させることが
でき、太陽光の下においても長期にわたって膜質が劣化
に起因する光劣化が認められず、変換効率の低下を防止
することができる。しかも、第1のpin接合のi型半
導体層の炭素又はゲルマニウム量の調整という簡便な方
法により、i型半導体層を構成する微結晶シリコンの平
均粒径及び/又は体積率を変化させることができるとと
もに、微結晶シリコンを含むi型半導体層中の微結晶粒
を、膜厚方向に伸びた柱状構造とすることができ、光の
スペクトルに応じたデバイス設計が容易であり、大面積
モジュールの形成が可能となる。さらに、その製造コス
トの増大を抑制して、安価な光起電力素子を提供するこ
とが可能となる。
【図1】本発明の光起電力素子を製造するために使用す
る成膜装置の模式図である。
る成膜装置の模式図である。
【図2】本発明の光起電力素子におけるi型半導体層の
炭素とゲルマニウムとの組成比の変化を示すグラフであ
る。
炭素とゲルマニウムとの組成比の変化を示すグラフであ
る。
【図3】本発明の光起電力素子におけるi型半導体層の
結晶化率を示すグラフである。
結晶化率を示すグラフである。
【図4】本発明の光起電力素子の各pin接合の分光感
度特性を示すグラフである。
度特性を示すグラフである。
【図5】本発明の光起電力素子のA.M.1.5照射下での素
子特性変化を示すグラフである。
子特性変化を示すグラフである。
【図6】本発明の別の光起電力素子の各pin接合の分
光感度特性を示すグラフである。
光感度特性を示すグラフである。
【図7】本発明の別の光起電力素子のA.M.0照射下での
素子特性変化を示すグラフである。
素子特性変化を示すグラフである。
【図8】本発明のさらに別の光起電力素子の各pin接
合の分光感度特性を示すグラフである。
合の分光感度特性を示すグラフである。
【図9】本発明のさらに別の光起電力素子のA.M.1.5照
射下での素子特性変化を示すグラフである。
射下での素子特性変化を示すグラフである。
1 反応室
2 カソード電極
3 高周波電源
4 変調用電源
5 マッチング回路
6 基板
7 アノード電極
8 プラズマ
Claims (10)
- 【請求項1】 IV族元素を主成分とした非単結晶のp
型半導体層、i型半導体層及びn型半導体層により形成
されたpin接合を複数有し、少なくとも、 i型半導体層が微結晶シリコンと非晶質シリコンカーバ
イド又は非晶質シリコンゲルマニウムとからなる第1の
pin接合と、 i型半導体層が微結晶のシリコンからなる第2のpin
接合とを有し、 前記第1のpin接合が、前記第2のpin接合より光
入射側に設けられてなることを特徴とする光起電力素
子。 - 【請求項2】 微結晶Siと非晶質シリコンカーバイド
又は非晶質シリコンゲルマニウムとからなるi型半導体
層が、微結晶Siが主成分として含有され、これに非晶
質シリコンカーバイド又は非晶質シリコンゲルマニウム
が添加されてなる請求項1に記載の光起電力素子。 - 【請求項3】 さらに、i型半導体層が微結晶シリコン
と非晶質シリコンゲルマニウムとからなる第3のpin
接合を有し、該第3のpin接合が、第2のpin接合
の光入射側と反対側に設けられてなる請求項1又は2に
記載の光起電力素子。 - 【請求項4】 微結晶シリコンからなるp型半導体層
と、微結晶シリコンと非晶質シリコンカーバイド又は非
晶質シリコンゲルマニウムとが混在するi型半導体層
と、微結晶シリコンからなるn型半導体層とによって構
成されるpin接合を有する請求項1〜3のいずれか1
つに記載の光起電力素子。 - 【請求項5】 微結晶Siと非晶質シリコンカーバイド
又は非晶質シリコンゲルマニウムとを含むi型半導体層
の炭素又はゲルマニウムの組成比が、膜厚方向に変化し
ており、前記i型半導体層の膜厚の半分よりp型半導体
層側に炭素の組成比の最小値又はゲルマニウムの組成比
の最大値がある請求項1〜4のいずれか1つに記載の光
起電力素子。 - 【請求項6】 i型半導体層中の炭素又はゲルマニウム
の組成比の変化に伴って、該i型半導体層を構成する微
結晶シリコンの平均粒径及び/又は体積率が変化する請
求項1〜5のいずれか1つに記載の光起電力素子。 - 【請求項7】 微結晶シリコンを含むi型半導体層中の
微結晶粒が、膜厚方向に伸びた柱状構造である請求項1
〜6のいずれか1つに記載の光起電力素子。 - 【請求項8】 微結晶シリコンと非晶質シリコンカーバ
イド又は非晶質シリコンゲルマニウムとを含むi型半導
体層が、体積率30%以上の微結晶シリコンを含む請求
項1〜7のいずれか1つに記載の光起電力素子。 - 【請求項9】 第3のpin接合のi型半導体層中のゲ
ルマニウムの組成比の変化に伴って、該i型半導体層を
構成する微結晶シリコンの平均粒径及び/又は体積率が
変化する請求項3〜8のいずれか1つに記載の光起電力
素子。 - 【請求項10】 微結晶半導体薄膜を有する光起電力素
子の製造に際して、前記微結晶半導体薄膜を、成膜空間
に導入した成膜用ガスの圧力を1〜20Torrとし、
周波数が13.56MHz以上、100MHz以下の高周
波を用いて前記成膜空間にプラズマを発生させて前記成
膜用ガスを分解することにより形成することを特徴とす
る光起電力素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002152539A JP2003347569A (ja) | 2002-05-27 | 2002-05-27 | 光起電力素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002152539A JP2003347569A (ja) | 2002-05-27 | 2002-05-27 | 光起電力素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003347569A true JP2003347569A (ja) | 2003-12-05 |
Family
ID=29769847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002152539A Pending JP2003347569A (ja) | 2002-05-27 | 2002-05-27 | 光起電力素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003347569A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013151294A1 (en) * | 2012-04-03 | 2013-10-10 | Lg Electronics Inc. | Thin film solar cell |
-
2002
- 2002-05-27 JP JP2002152539A patent/JP2003347569A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013151294A1 (en) * | 2012-04-03 | 2013-10-10 | Lg Electronics Inc. | Thin film solar cell |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8648251B2 (en) | Tandem thin-film silicon solar cell and method for manufacturing the same | |
US8203071B2 (en) | Multi-junction solar cells and methods and apparatuses for forming the same | |
CN101542745B (zh) | 多结太阳能电池及其形成方法与设备 | |
US5256887A (en) | Photovoltaic device including a boron doping profile in an i-type layer | |
JP2001267611A (ja) | 薄膜太陽電池及びその製造方法 | |
JP2009503848A (ja) | 組成傾斜光起電力デバイス及び製造方法並びに関連製品 | |
US20080223440A1 (en) | Multi-junction solar cells and methods and apparatuses for forming the same | |
JP2010517271A (ja) | 多接合太陽電池並びにそれを形成するための方法及び装置 | |
US20080174028A1 (en) | Method and Apparatus For A Semiconductor Structure Forming At Least One Via | |
US20100258169A1 (en) | Pulsed plasma deposition for forming microcrystalline silicon layer for solar applications | |
KR101072472B1 (ko) | 광기전력 장치의 제조 방법 | |
US20130112264A1 (en) | Methods for forming a doped amorphous silicon oxide layer for solar cell devices | |
US20120145239A1 (en) | Photoelectric converter and method for producing same | |
US20120318335A1 (en) | Tandem solar cell with improved tunnel junction | |
US20110114177A1 (en) | Mixed silicon phase film for high efficiency thin film silicon solar cells | |
KR101106480B1 (ko) | 광기전력 장치의 제조 방법 | |
JP4780928B2 (ja) | 光電変換装置およびそれを用いた光発電装置 | |
Yan et al. | High efficiency amorphous and nanocrystalline silicon thin film solar cells on flexible substrates | |
JP2003258286A (ja) | 薄膜太陽電池とその製造方法 | |
JP2003347569A (ja) | 光起電力素子及びその製造方法 | |
KR101100109B1 (ko) | 광기전력 장치의 제조 방법 | |
JP2011018884A (ja) | 光起電力装置及びその製造方法 | |
EP1463125A2 (en) | Stacked photovoltaic element and current balance adjustment method | |
TW202337041A (zh) | 太陽能電池及其形成方法 | |
US20110275200A1 (en) | Methods of dynamically controlling film microstructure formed in a microcrystalline layer |