JP2003347534A - Radiation detection apparatus and its manufacturing method - Google Patents

Radiation detection apparatus and its manufacturing method

Info

Publication number
JP2003347534A
JP2003347534A JP2002154118A JP2002154118A JP2003347534A JP 2003347534 A JP2003347534 A JP 2003347534A JP 2002154118 A JP2002154118 A JP 2002154118A JP 2002154118 A JP2002154118 A JP 2002154118A JP 2003347534 A JP2003347534 A JP 2003347534A
Authority
JP
Japan
Prior art keywords
metal layer
layer
switch tft
electrode
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002154118A
Other languages
Japanese (ja)
Inventor
Keiichi Nomura
慶一 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002154118A priority Critical patent/JP2003347534A/en
Publication of JP2003347534A publication Critical patent/JP2003347534A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the occurrence of an Al spike in a second metal layer (switch TFT source drain wiring) and an ohmic contact layer (n<SP>+</SP>layer), and to achieve the low-resistance contact between an MIS type PD lower electrode and the drain electrode of a switch TFT. <P>SOLUTION: A photoelectric conversion element (an MIS type PD section) and a switch TFT section are laminated in the order of a first electrode layer of the same member, an insulating layer 305, a semiconductor layer 306, an ohmic contact layer 307, a second electrode layer, and a third electrode layer. Additionally, the first electrode layer is connected to the third one by a connection hole 311, and the drain electrode of the switch TFT is directly connected to the MIS type PD lower electrode 303, thus achieving the low-resistance contact. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、X線、γ線等の放
射線を用いた放射線検出装置及びその製造方法、特に、
医療画像診断装置、非破壊検査装置、放射線を用いた分
析装置等に好適な放射線検出装置及びその製造方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a radiation detecting apparatus using radiation such as X-rays and gamma rays, and a method of manufacturing the same.
The present invention relates to a radiation detection device suitable for a medical image diagnostic device, a nondestructive inspection device, an analysis device using radiation, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来、医療画像診断で用いられる撮影方
法は、静止画像を得る一般撮影と動画像を得る透視撮影
に大きく分類される。夫々の撮影方法は必要に応じて、
撮影装置を含めて選択されている。
2. Description of the Related Art Conventionally, imaging methods used in medical image diagnosis are roughly classified into general imaging for obtaining a still image and fluoroscopy for obtaining a moving image. Each shooting method is as required
It is selected including the photographing device.

【0003】一般撮影、即ち、静止画を得る方法は、蛍
光板とフィルムを組み合わせたスクリーンフィルム系
(以下、S/Fと略記)を用い、フィルムを露光、現像
した後、定着させる方法、或いは放射線画像を輝尽性蛍
光体に潜像として記録した後、輝尽性蛍光体にレーザを
走査し、出力された光出力情報をセンサで読み取る方法
(コンピューティッドラジオグラフィ、以下、CRと略
記)が一般的である。
[0003] In general photography, that is, a method of obtaining a still image, using a screen film system (hereinafter abbreviated as S / F) combining a fluorescent plate and a film, exposing and developing the film, and then fixing the film, A method in which an image is recorded on a stimulable phosphor as a latent image, and then the laser is scanned over the stimulable phosphor, and the output light output information is read by a sensor (computed radiography, hereinafter abbreviated as CR). Is common.

【0004】しかしながら、これらの両方法は、放射線
画像を得るためのワークフローが煩雑であると言った欠
点があり、且つ、デジタル化は間接的には可能である
が、即時性に欠け、他の医療画像診断で用いられるC
T、MIR等のデジタル化された環境を考慮すると、整
合性のある十分な状況とは言い難い。
[0004] However, both of these methods have a drawback that a workflow for obtaining a radiographic image is complicated, and digitization is indirectly possible, but lacks immediacy. C used in medical imaging
Considering the digitized environment such as T and MIR, it is hard to say that the situation is consistent and sufficient.

【0005】また、透視撮影、即ち、動画像は電子管を
用いたイメージインテンシファイア(以下、I.Iと略
記)が主に使用されているが、これは、電子管を用いる
ため装置が大規模となるばかりか、未だ視野領域、即
ち、検出面積が小さく、医療画像診断分野においては大
面積化が切望されている。更に、装置構成上の問題から
得られた動画像はクロストークが多く、鮮明な画像への
改善が期待されている。
[0005] An image intensifier (hereinafter, abbreviated as II) using an electron tube is mainly used for fluoroscopy, that is, for a moving image. Not only that, the field of view, that is, the detection area is still small, and there is a strong demand for a larger area in the medical image diagnostic field. Furthermore, a moving image obtained from a problem in the device configuration has much crosstalk, and improvement to a clear image is expected.

【0006】一方、液晶TFT技術の進歩、情報インフ
ラの整備が充実した現在では、非単結晶シリコン、例え
ば、非晶質シリコン(以下、a−Siと略記)を用いた
光電変換素子とスイッチTFTにより構成されたセンサ
アレーと、放射線を可視光等に変換する蛍光体とを組み
合わせたフラットパネル検出器(以下、FPDと略記)
が提案され、大面積で、且つ、真のデジタル化の可能性
が出てきている。
[0006] On the other hand, with the advance of liquid crystal TFT technology and the improvement of information infrastructure, photoelectric conversion elements and switch TFTs using non-single-crystal silicon, for example, amorphous silicon (hereinafter abbreviated as a-Si). Flat panel detector (hereinafter abbreviated as FPD) that combines a sensor array composed of the above and a phosphor that converts radiation into visible light or the like
Has been proposed, and the possibility of realizing digitalization with a large area is emerging.

【0007】このFPDは放射線画像を瞬時に読み取
り、瞬時にディスプレイ上に表示できるものであり、画
像はデジタル情報として直接取り出すことが可能である
ため、データの保管、或いは加工、転送等取り扱いが便
利であると言った特徴がある。また、感度等の諸特性は
撮影条件に依存するが、従来のS/F系撮影法、CR撮
影法に比較して、同等又はそれ以上である事が確認され
ている。
The FPD is capable of instantly reading a radiation image and instantly displaying it on a display. Since the image can be directly taken out as digital information, it is convenient to store, process, and transfer data. There is a feature that said. In addition, various characteristics such as sensitivity depend on imaging conditions, but it has been confirmed that the characteristics are equal to or higher than those of the conventional S / F imaging method and CR imaging method.

【0008】図4は従来のFPDの模式的等価回路図を
示す。図中101は光電変換素子部、102はスイッチ
TFT部、103はスイッチTFT駆動配線、104は
信号線、105はバイアス配線、106は信号処理回
路、107はTFT駆動回路、108はA/D変換部で
ある。
FIG. 4 is a schematic equivalent circuit diagram of a conventional FPD. In the figure, 101 is a photoelectric conversion element portion, 102 is a switch TFT portion, 103 is a switch TFT driving wiring, 104 is a signal line, 105 is a bias wiring, 106 is a signal processing circuit, 107 is a TFT driving circuit, and 108 is A / D conversion. Department.

【0009】X線等の放射線は紙面上部より入射し、不
図示の蛍光体により可視光に変換される。変換光は光電
変換部101により電荷に変換され、光電変換部101
内に蓄積される。その後、TFT駆動回路107により
TFT駆動配線103を通して転送用TFT102を動
作させる。これにより、光電変換素子部101の蓄積電
荷は信号線104に転送され、信号処理回路106で処
理され、A/D変換部108でA/D変換され出力され
る。
Radiation such as X-rays enters from the upper part of the paper and is converted into visible light by a phosphor (not shown). The converted light is converted into electric charges by the photoelectric conversion unit 101, and
Accumulates inside. After that, the transfer TFT 102 is operated by the TFT drive circuit 107 through the TFT drive wiring 103. As a result, the charge stored in the photoelectric conversion element unit 101 is transferred to the signal line 104, processed by the signal processing circuit 106, A / D converted by the A / D conversion unit 108, and output.

【0010】基本的には、上述の様な素子構成が一般的
であり、特に、光電変換素子としてはPIN型フォトダ
イオード(以下、PIN型PDと略記)、或いはMIS
型フォトダイオード(以下、MIS型PDと略記)等の
素子が使用されている。このMIS型PDは、本願出願
人が、例えば、特許第3066944号、USP607
5256等で提案しているものである。
[0010] Basically, the element configuration as described above is generally used. In particular, as a photoelectric conversion element, a PIN photodiode (hereinafter abbreviated as PIN PD) or MIS is used.
An element such as a photodiode (hereinafter abbreviated as MIS PD) is used. This MIS type PD is disclosed in, for example, Japanese Patent No. 3066944, US Pat.
5256 and the like.

【0011】図5は光電変換素子をMIS型PDとした
場合の1画素の模式的平面図を示す。図中201はMI
S型PD部の下部電極、202はスイッチTFT駆動配
線、203はスイッチTFTのゲート電極、204はコ
ンタクトホール(接続孔)、205はセンサバイアス配
線、206は信号線、207はスイッチTFTのソース
ドレイン電極(以下、SD電極と略記)である。
FIG. 5 is a schematic plan view of one pixel when the MIS PD is used as the photoelectric conversion element. In the figure, 201 is MI
The lower electrode of the S-type PD portion, 202 is a switch TFT drive wiring, 203 is a switch TFT gate electrode, 204 is a contact hole (connection hole), 205 is a sensor bias wiring, 206 is a signal line, and 207 is a source and drain of the switch TFT. Electrode (hereinafter abbreviated as SD electrode).

【0012】また、図6は図5に示す1画素内の各素子
を模式的に配列した場合の模式的断面図を示す。図中3
01はガラス基板、302はスイッチTFT駆動配線、
303はMIS型PD下部電極、304はスイッチTF
Tゲート電極、305はゲート絶縁膜、306は真性a
−Si膜、307はホールブロッキング層、308はバ
イアス配線、309はスイッチTFT SD電極、31
0は信号線、311は接続孔(コンタクトホール)、3
20は保護膜、321は有機樹脂層、322は蛍光体層
である。
FIG. 6 is a schematic sectional view showing a case where the elements in one pixel shown in FIG. 5 are schematically arranged. 3 in the figure
01 is a glass substrate, 302 is a switch TFT drive wiring,
303 is an MIS type PD lower electrode, 304 is a switch TF
T gate electrode, 305 is a gate insulating film, 306 is intrinsic a
-Si film, 307 is a hole blocking layer, 308 is a bias wiring, 309 is a switch TFT SD electrode, 31
0 is a signal line, 311 is a connection hole (contact hole), 3
Reference numeral 20 denotes a protective film, 321 denotes an organic resin layer, and 322 denotes a phosphor layer.

【0013】なお、図6におけるMIS型PD部の下部
電極303、スイッチTFTゲート電極304、バイア
ス配線308、信号線310は、それぞれ図5における
MIS型PD部の下部電極201、スイッチTFTゲー
ト電極203、バイアス配線205、信号線206に対
応する。
The lower electrode 303, switch TFT gate electrode 304, bias wiring 308, and signal line 310 of the MIS PD section in FIG. 6 are respectively the lower electrode 201, switch TFT gate electrode 203 of the MIS PD section in FIG. , The bias wiring 205 and the signal line 206.

【0014】次に、MIS型PDを用いたFPDの製造
方法を図6、図7(a)〜(e)を参照しながら説明す
る。なお、図7の符号は図5と対応している。また、図
7は1画素の構成を示す。従来のFPDの製造は以下の
工程で行う。
Next, a method of manufacturing an FPD using a MIS type PD will be described with reference to FIGS. 6 and 7 (a) to 7 (e). Note that the reference numerals in FIG. 7 correspond to those in FIG. FIG. 7 shows a configuration of one pixel. A conventional FPD is manufactured by the following steps.

【0015】(1)まず、ガラス基板301上に第1の
金属層(ゲート配線)によりスイッチTFT駆動配線2
02、MIS型PDの下部電極201、スイッチTFT
ゲート電極203を形成する。第1の金属層としては、
Al−Nd合金とMoの積層膜が使用される。単層膜の
場合は、Cr、Al等が使用される。図7(a)はこの
場合の模式的平面図を示す。
(1) First, a switch TFT drive wiring 2 is formed on a glass substrate 301 by a first metal layer (gate wiring).
02, lower electrode 201 of MIS type PD, switch TFT
A gate electrode 203 is formed. As the first metal layer,
A laminated film of an Al—Nd alloy and Mo is used. In the case of a single layer film, Cr, Al or the like is used. FIG. 7A shows a schematic plan view in this case.

【0016】(2)次に、ゲート絶縁膜305、真性a
−Si膜306、ホールブロッキング層(オーミックコ
ンタクト層)307を順次積層する(図6参照)。
(2) Next, the gate insulating film 305, intrinsic a
-An Si film 306 and a hole blocking layer (ohmic contact layer) 307 are sequentially laminated (see FIG. 6).

【0017】(3)MIS型PD下部電極201とスイ
ッチTFT SD電極207とを接合するためのコンタ
クトホール(接続孔)204を形成する。図7(b)は
この場合の模式的平面図を示す。
(3) A contact hole (connection hole) 204 for joining the MIS type PD lower electrode 201 and the switch TFT SD electrode 207 is formed. FIG. 7B shows a schematic plan view in this case.

【0018】(4)第2の金属層を積層し、1回目のレ
ジストワークによりバイアス配線205を形成する。こ
の時、後述するスイッチTFT SD電極207及び信
号線206を形成する領域を島状領域210として残
す。図7(c)はこの場合の模式的平面図を示す。第2
の金属層(ソースドレイン配線)としては、Al又はA
lとMoの積層膜等が使用される。AlとMoの積層構
造としては、Al(下部)/Mo(上部)構造や、液晶
表示装置(例えば、特開2001−85698)で使用
されている、Mo/Al/Moの構成等が用いられる。
(4) A second metal layer is laminated, and a bias wiring 205 is formed by the first resist work. At this time, a region where a switch TFT SD electrode 207 and a signal line 206 described later are formed is left as an island region 210. FIG. 7C shows a schematic plan view in this case. Second
Al or A as the metal layer (source / drain wiring)
A laminated film of 1 and Mo is used. As a laminated structure of Al and Mo, an Al (lower) / Mo (upper) structure, a Mo / Al / Mo structure used in a liquid crystal display device (for example, JP-A-2001-85698), and the like are used. .

【0019】(5)2回目のレジストワークによりスイ
ッチTFT SD電極207、信号線206を形成し、
引き続いて、n+半導体層を除去する。即ち、スイッチ
TFT SD電極間のギャップ部を形成し、同時にMI
S型PD部のn+半導体層を211で示すように電極と
して残す。図7(d)はこの場合の模式的平面図を示
す。
(5) A switch TFT SD electrode 207 and a signal line 206 are formed by a second resist work.
Subsequently, the n + semiconductor layer is removed. That is, a gap is formed between the switch TFT SD electrodes, and
The n + semiconductor layer of the S-type PD is left as an electrode as indicated by 211. FIG. 7D shows a schematic plan view in this case.

【0020】(6)次に、素子間分離を行う。図7
(e)はこの場合の模式的平面図を示す。
(6) Next, isolation between elements is performed. FIG.
(E) shows a schematic plan view in this case.

【0021】(7)最後に、保護層320を積層し、配
線引き出し部等必要な領域を除去する。その後、蛍光体
層322を有機樹脂層321等で貼り合わる。
(7) Finally, the protective layer 320 is laminated, and a necessary region such as a wiring lead portion is removed. After that, the phosphor layer 322 is attached with the organic resin layer 321 or the like.

【0022】上述の様に製造されるFPDは、図5、図
6からも明らかな様にMIS型PDとスイッチTFTは
層構成が同一であるため、製造方法が簡便で、高歩留
り、低価格を実現できる利点がある。しかも、感度等の
諸特性も十分満足できるものと評価されており、現在、
一般撮影に用いられる装置としては、従来のS/F法及
びCR法に代わって、上述のFPDが採用されるに至っ
ている。
As is clear from FIGS. 5 and 6, the FPD manufactured as described above has the same layer structure as the MIS type PD and the switch TFT, so that the manufacturing method is simple, high yield, and low cost. There is an advantage that can be realized. Moreover, it has been evaluated that various characteristics such as sensitivity can be sufficiently satisfied.
As an apparatus used for general photographing, the above-mentioned FPD has been adopted in place of the conventional S / F method and CR method.

【0023】図8はMIS型PDを用いたFPDの1ビ
ットの等価回路を示す。図中、C1はMIS型PDの合
成容量、C2は信号線に形成される寄生容量、Vsはセ
ンサバイアス電位、Vrはセンサリセット電位、SW1
はMIS型PDのVs/Vr切り替えスイッチ、SW2
はスイッチTFTのON/OFF切り替えスイッチ、SW3
は信号線リセットスイッチ、Voutは出力電圧であ
る。
FIG. 8 shows a 1-bit equivalent circuit of the FPD using the MIS type PD. In the figure, C1 is the combined capacitance of the MIS type PD, C2 is the parasitic capacitance formed on the signal line, Vs is the sensor bias potential, Vr is the sensor reset potential, SW1
Is a Vs / Vr switch of MIS type PD, SW2
Is a switch TFT ON / OFF switch, SW3
Is a signal line reset switch, and Vout is an output voltage.

【0024】MIS型PDには、バイアス電位として半
導体層が空乏化する様にスイッチSW1により電位Vr
が与えられる。この状態で、蛍光体からの変換光が半導
体層に入射すると、ホールブロッキング層で阻止されて
いた正電荷がa−Si層内に蓄積され、電位差Vtが発
生する。その後、スイッチSW2よりスイッチTFTの
ON電圧が印加され、電圧Voutとして出力される。出
力Voutは不図示の読出し回路(図4の信号処理回路
106)に読み出され、その後スイッチSW3により信
号線がリセットされる。
In the MIS PD, the potential Vr is set by the switch SW1 so that the semiconductor layer is depleted as a bias potential.
Is given. In this state, when the converted light from the phosphor enters the semiconductor layer, the positive charges blocked by the hole blocking layer are accumulated in the a-Si layer, and a potential difference Vt is generated. Thereafter, the switch TFT is switched by the switch SW2.
An ON voltage is applied and output as a voltage Vout. The output Vout is read by a read circuit (not shown) (the signal processing circuit 106 in FIG. 4), and thereafter, the signal line is reset by the switch SW3.

【0025】上述の駆動方法に従ってスイッチTFTを
図4の1ライン毎に順次ONする事により、1フレーム
の全読出しが完了する。その後、スイッチSW1により
MIS型PDにリセット電位Vrを与え、リセットを行
う。また、再度、同様にバイアス電位Vsを与え、画像
読み取りの蓄積動作を行う。このようにして放射線を用
いての画像が得られる。
By sequentially turning on the switch TFTs for each line in FIG. 4 in accordance with the above-described driving method, the entire reading of one frame is completed. After that, the reset potential Vr is applied to the MIS PD by the switch SW1 to perform reset. Further, the bias potential Vs is applied again to perform the image reading accumulation operation. In this way, an image using radiation is obtained.

【0026】[0026]

【発明が解決しようとする課題】しかしながら、上記従
来のFPDにおいて、第2の金属層(ソースドレイン配
線)としてAlを使用した場合、図9(a)に示すよう
にホールブロッキング層(オーミックコンタクト層(n
+層))307中のSiが、第2の金属層(スイッチT
FT SDドレイン電極309)のAl中に拡散するた
め、ホールブロッキング層307の界面でAlスパイク
が発生し、歩留まりや信頼性が低下するという問題があ
った。
However, in the above-mentioned conventional FPD, when Al is used as the second metal layer (source / drain wiring), as shown in FIG. 9A, a hole blocking layer (an ohmic contact layer) is formed. (N
+ Layer)) 307 is the second metal layer (switch T
Since it diffuses into Al of the FT SD drain electrode 309), Al spikes occur at the interface of the hole blocking layer 307, and there is a problem that yield and reliability are reduced.

【0027】また、スパイク対策として、図9(b)に
示すようにスイッチTFT SD電極309を、309
(Al)と309(Mo)との積層構造とする場合に
は、Moがバリヤメタルとして働くため、Alスパイク
は防止できるが、Moの抵抗が高くなってしまう。その
ため、第1の金属層であるMIS型PD下部電極303
と第2の金属層であるスイッチTFTのドレイン電極と
のコンタクト抵抗が増加するという問題があった。
As a countermeasure against spikes, as shown in FIG.
In the case of a laminated structure of (Al) and 309 (Mo), since Mo functions as a barrier metal, Al spikes can be prevented, but the resistance of Mo increases. Therefore, the MIS type PD lower electrode 303 which is the first metal layer
There is a problem that the contact resistance with the drain electrode of the switch TFT as the second metal layer increases.

【0028】本発明は、上記従来の問題点に鑑みなされ
たもので、その目的は、第2の金属層(ソースドレイン
配線)とオーミックコンタクト層(n+層)でのAlス
パイクを防止できると共に、スイッチTFTのドレイン
電極とMIS型PD下部電極との低抵抗のコンタクトが
可能な放射線検出装置及びその製造方法を提供すること
にある。
The present invention has been made in view of the above-mentioned conventional problems, and has as its object to prevent Al spikes in the second metal layer (source / drain wiring) and the ohmic contact layer (n + layer), and Another object of the present invention is to provide a radiation detection device capable of making low-resistance contact between a drain electrode of a switch TFT and a MIS PD lower electrode, and a method of manufacturing the same.

【0029】[0029]

【課題を解決するための手段】本発明は、上記目的を達
成するため、放射線信号を可視光に変換する蛍光体と、
前記可視光を電気信号に変換する光電変換素子と、前記
光電変換素子の信号を読み出すスイッチTFTとを有す
る放射線検出装置において、前記光電変換素子及びスイ
ッチTFTは、夫々同一部材の第1の金属層、絶縁層、
半導体層、オーミックコンタクト層、第2の金属層、第
3の金属層の順で積層され、且つ、前記第1の金属層と
第3の金属層が接続孔で接続されていることを特徴とす
る。
According to the present invention, there is provided a phosphor for converting a radiation signal into visible light.
In a radiation detection device including a photoelectric conversion element that converts the visible light into an electric signal and a switch TFT that reads a signal from the photoelectric conversion element, the photoelectric conversion element and the switch TFT are each formed of a first metal layer of the same member. , Insulating layer,
A semiconductor layer, an ohmic contact layer, a second metal layer, and a third metal layer are stacked in this order, and the first metal layer and the third metal layer are connected by a connection hole. I do.

【0030】また、本発明は、上記目的を達成するた
め、放射線信号を可視光に変換する蛍光体と、前記可視
光を電気信号に変換する光電変換素子と、前記光電変換
素子の信号を読み出すスイッチTFTとを有する放射線
検出装置の製造方法において、(1)絶縁基板上に第1
の金属層により前記光電変換素子の下部電極、前記スイ
ッチTFTのゲート電極、スイッチTFTの駆動配線を
形成する工程、(2)絶縁層、半導体層及びオーミック
コンタクト層を順次積層する工程、(3)第2の金属層
を積層する工程、(4)接続孔を形成する工程、(5)
前記第2の金属層上に第3の金属層を積層する工程、
(6)前記第2の金属層と第3の金属層により前記光電
変換素子のバイアス配線、前記スイッチTFTのソース
・ドレイン電極及び信号線を形成する工程、を含むこと
を特徴とする。
According to another aspect of the present invention, there is provided a phosphor for converting a radiation signal into visible light, a photoelectric conversion element for converting the visible light into an electric signal, and reading a signal from the photoelectric conversion element. In the method for manufacturing a radiation detection device having a switch TFT, (1) a first
Forming a lower electrode of the photoelectric conversion element, a gate electrode of the switch TFT, and a drive wiring of the switch TFT with the metal layer of (2), sequentially stacking an insulating layer, a semiconductor layer, and an ohmic contact layer; (3) Laminating a second metal layer, (4) forming a connection hole, (5)
Laminating a third metal layer on the second metal layer,
(6) forming a bias wiring of the photoelectric conversion element, a source / drain electrode of the switch TFT, and a signal line with the second metal layer and the third metal layer.

【0031】[0031]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

【0032】(第1の実施形態)図1は本発明のMIS
型PDを用いた放射線検出装置の第1の実施形態を示す
模式的断面図である。なお、図1では1画素内の各素子
を模式的に配列した場合の模式的断面を示す。また、1
画素の平面図は従来の図5の場合と同様である。図1に
おいて、301はガラス基板(絶縁基板)、302はス
イッチTFT駆動配線、303はMIS型PD下部電
極、304はスイッチTFTゲート電極、305はゲー
ト絶縁膜、306は真性a−Si膜、307はホールブ
ロッキング層、45、46は信号線、311は接続孔
(コンタクトホール)、320は保護膜、321は有機
樹脂層、322は蛍光体層である。
(First Embodiment) FIG. 1 shows an MIS of the present invention.
FIG. 2 is a schematic cross-sectional view illustrating a first embodiment of the radiation detection device using the mold PD. FIG. 1 shows a schematic cross section when each element in one pixel is schematically arranged. Also, 1
The plan view of the pixel is the same as that of the conventional case of FIG. In FIG. 1, reference numeral 301 denotes a glass substrate (insulating substrate), 302 denotes a switch TFT drive wiring, 303 denotes a MIS type PD lower electrode, 304 denotes a switch TFT gate electrode, 305 denotes a gate insulating film, 306 denotes an intrinsic a-Si film, and 307 denotes a gate insulating film. Is a hole blocking layer, 45 and 46 are signal lines, 311 is a connection hole (contact hole), 320 is a protective film, 321 is an organic resin layer, and 322 is a phosphor layer.

【0033】本実施形態では、MIS型PD部のバイア
ス配線をMoのバイアス配線42とAlのバイアス配線
41の積層構造、スイッチTFT SD電極をMoのス
イッチTFT SD電極43とAlのスイッチTFT
SD電極44の積層構造、信号線をMoの信号線45と
Alの信号線46の積層構造としている。
In this embodiment, the bias wiring of the MIS type PD section is a laminated structure of the Mo bias wiring 42 and the Al bias wiring 41, and the switch TFT SD electrode is the Mo switch TFT SD electrode 43 and the Al switch TFT.
The stacked structure of the SD electrode 44 and the signal line have a stacked structure of the Mo signal line 45 and the Al signal line 46.

【0034】このように本実施形態では、スイッチTF
T SD電極を積層構造とすることにより、ホールブロ
ッキング層307の表面がMo層43で覆われるため、
Moがバリヤメタルとして働き、Alスパイクを防止す
ることができる。また、スイッチTFTのドレイン電極
を構成するAl層44がコンタクトホール311内でM
IS型PD下部電極303に直接接続されるため、スイ
ッチTFTのドレイン電極とMIS型PD下部電極との
低抵抗のコンタクトを実現することができる。なお、バ
イアス配線、信号線は製造上の都合で積層構造となって
いる。
As described above, in this embodiment, the switch TF
Since the surface of the hole blocking layer 307 is covered with the Mo layer 43 by forming the TSD electrode in a laminated structure,
Mo acts as a barrier metal and can prevent Al spikes. In addition, the Al layer 44 constituting the drain electrode of the switch TFT is
Since it is directly connected to the IS-type PD lower electrode 303, a low-resistance contact between the drain electrode of the switch TFT and the MIS-type PD lower electrode can be realized. The bias wiring and the signal line have a laminated structure for convenience in manufacturing.

【0035】ここで、図1では1画素の構成を示してい
るが、実際には、図4に示すように図1の画素が2次元
に複数配列され、且つ、図4と同様にTFT駆動配線、
信号線、バイアス配線、信号処理回路、TFT駆動回
路、A/D変換部、放射線を可視光に変換する蛍光体等
を用いて放射線検出装置が構成される。放射線として
は、X線、α線、γ線等を用いることができる。これら
は、以下の実施形態でも同様である。
Here, FIG. 1 shows the configuration of one pixel. However, actually, as shown in FIG. 4, a plurality of pixels of FIG. 1 are two-dimensionally arranged, and the TFT drive is performed similarly to FIG. wiring,
A radiation detection device is configured using a signal line, a bias wiring, a signal processing circuit, a TFT driving circuit, an A / D converter, a phosphor that converts radiation into visible light, and the like. X-rays, α-rays, γ-rays, and the like can be used as the radiation. These are the same in the following embodiments.

【0036】次に、本発明の放射線検出装置の製造方法
を図1、図2(a)〜図2(e)を参照して説明する。
なお、図2は1画素の構成を示す。本実施形態では、以
下の工程で放射線検出装置の製造を行う。
Next, a method of manufacturing the radiation detecting apparatus according to the present invention will be described with reference to FIGS. 1 and 2 (a) to 2 (e).
FIG. 2 shows a configuration of one pixel. In the present embodiment, the radiation detection device is manufactured in the following steps.

【0037】(1)まず、ガラス基板301上にスパッ
タ法で第1の金属層を積層し、スイッチTFT駆動配線
202、MIS型PD下部電極201、スイッチTFT
ゲート電極203を形成する。第1の金属層としては、
単層膜の場合は、Cr、Al等を使用する。なお、第1
の金属層として、Al−Nd合金(下部;ガラス基板
側)とMo(上部)の積層膜を使用しても良い。図2
(a)はこの場合の模式的平面図を示す。なお、図2に
おけるスイッチTFT駆動配線202、MIS型PD下
部電極201、スイッチTFTゲート電極203は、そ
れぞれ図1におけるスイッチTFT駆動配線302、M
IS型PD下部電極303、スイッチTFTゲート電極
304に対応する。
(1) First, a first metal layer is laminated on a glass substrate 301 by a sputtering method, and the switch TFT drive wiring 202, the MIS type PD lower electrode 201, and the switch TFT
A gate electrode 203 is formed. As the first metal layer,
In the case of a single layer film, Cr, Al or the like is used. The first
May be used as the metal layer of (1), a laminated film of Al-Nd alloy (lower; glass substrate side) and Mo (upper). FIG.
(A) shows a schematic plan view in this case. The switch TFT drive wiring 202, the MIS type PD lower electrode 201, and the switch TFT gate electrode 203 in FIG.
It corresponds to the IS type PD lower electrode 303 and the switch TFT gate electrode 304.

【0038】(2)次に、ゲート絶縁膜305、真性a
−Si膜306、ホールブロッキング層(オーミックコ
ンタクト層)307を順次積層する(図1参照)。
(2) Next, the gate insulating film 305, intrinsic a
An Si film 306 and a hole blocking layer (ohmic contact layer) 307 are sequentially laminated (see FIG. 1).

【0039】(3)Moから成る第2の金属層42、4
3、45をスパッタ法で積層する。第2の金属層として
は、高融点金属層で、Ti、TiN、Ta、TaN、M
oTa、MoW等を用いても良い。
(3) Second metal layers 42 and 4 made of Mo
3 and 45 are laminated by a sputtering method. As the second metal layer, a refractory metal layer such as Ti, TiN, Ta, TaN, M
oTa, MoW, etc. may be used.

【0040】(4)MIS型PD下部電極201とスイ
ッチTFT SD電極207とを接合するコンタクトホ
ール(接続孔)204を形成するため、ウエットエッチ
ング法によりMoをエッチングする。次いで、同一レジ
ストを用いて、RIE(Reactive Ion Etching)、又はC
DE(Chemical Dry Etching)等のドライエッチング法に
よりホールブロッキング層(オーミックコンタクト層)
307、真性a−Si膜306、ゲート絶縁膜305を
エッチングする。
(4) Mo is etched by a wet etching method to form a contact hole (connection hole) 204 for joining the MIS type PD lower electrode 201 and the switch TFT SD electrode 207. Then, using the same resist, RIE (Reactive Ion Etching) or C
Hole blocking layer (ohmic contact layer) by dry etching method such as DE (Chemical Dry Etching)
307, the intrinsic a-Si film 306, and the gate insulating film 305 are etched.

【0041】コンタクトホール(接続孔)のエッチング
には、CF4 +2、またはSF6 +2ガスを使用し、基板
温度は25〜35℃とする。図2(b)はこの場合の模
式的平面図を示す。なお、図2におけるコンタクトホー
ル204、スイッチTFTSD電極207は、図1にお
けるコンタクトホール311、スイッチTFT SD電
極43、44に対応する。
For etching the contact holes (connection holes), CF 4 + O 2 or SF 6 + O 2 gas is used, and the substrate temperature is set at 25 to 35 ° C. FIG. 2B shows a schematic plan view in this case. The contact hole 204 and the switch TFT SD electrode 207 in FIG. 2 correspond to the contact hole 311 and the switch TFT SD electrodes 43 and 44 in FIG.

【0042】(5)次に、Alから成る第3の金属層4
1、44、46をスパッタ法で積層し、1回目のフォト
リソグラフィ法によりバイアス配線205を形成する。
この時、後述するスイッチTFT SD電極207及び
信号線206を形成する領域を島状領域210として残
す。なお、第3の金属層としてAl(下部)/Mo(上
部)の積層構造を用いることも可能である。また、この
場合、第3の金属層と第1の金属層として同一材料を用
いることが、MIS型PD下部電極とスイッチTFTの
ドレイン電極とのコンタクト抵抗を小さくする上で好ま
しい。図2(c)はこの場合の模式的平面図を示す。図
2のバイアス配線205、信号線206は、図1のバイ
アス配線41、42、信号線45、46に対応する。
(5) Next, a third metal layer 4 made of Al
1, 44 and 46 are stacked by a sputtering method, and a bias wiring 205 is formed by a first photolithography method.
At this time, a region where a switch TFT SD electrode 207 and a signal line 206 described later are formed is left as an island region 210. Note that a stacked structure of Al (lower) / Mo (upper) can be used as the third metal layer. In this case, it is preferable to use the same material for the third metal layer and the first metal layer in order to reduce the contact resistance between the MIS PD lower electrode and the drain electrode of the switch TFT. FIG. 2C shows a schematic plan view in this case. 1. The bias wiring 205 and the signal line 206 in FIG. 2 correspond to the bias wirings 41 and 42 and the signal lines 45 and 46 in FIG.

【0043】(6)2回目のフォトリソグラフィ法によ
りスイッチTFT SD電極207、信号線206を形
成し、引き続いて、n+半導体層を除去する。即ち、ス
イッチTFT SD電極間のギャップ部を形成し、同時
にMIS型PD部のn+半導体層は211で示すように
電極として残す。図2(d)はこの場合の模式的平面図
を示す。
(6) The switch TFT SD electrode 207 and the signal line 206 are formed by the second photolithography method, and subsequently, the n + semiconductor layer is removed. That is, a gap portion is formed between the switch TFT SD electrodes, and at the same time, the n + semiconductor layer of the MIS type PD portion is left as an electrode as shown by 211. FIG. 2D shows a schematic plan view in this case.

【0044】(7)素子間分離を行う。図2(e)はこ
の場合の模式的平面図を示す。
(7) Isolation between elements is performed. FIG. 2E shows a schematic plan view in this case.

【0045】(8)保護膜320として、SiN膜25
00〜10000ÅをプラズマCVD法により成膜す
る。
(8) SiN film 25 as protective film 320
A film of 00 to 10000 ° is formed by a plasma CVD method.

【0046】(9)RIE或いはCDEを用いたフォト
リソグラフィ法により配線引き出し部等を露出させる。
その後、蛍光体層322を有機樹脂層321で貼り合わ
せて、本実施形態によるFPDが完成する。
(9) The wiring lead portion and the like are exposed by a photolithography method using RIE or CDE.
After that, the phosphor layer 322 is bonded with the organic resin layer 321 to complete the FPD according to the present embodiment.

【0047】(第2の実施形態)次に、本発明のMIS
型PDを用いた放射線検出装置の第2の実施形態につい
て説明する。図3は本実施形態による1画素内の各素子
を模式的に配列した場合の模式的断面図を示す。なお、
図1と同一部分は同一符号を付している。また、平面図
は図1の場合と同様である。図3において、301はガ
ラス基板(絶縁基板)、302はスイッチTFT駆動配
線、303はMIS型PD下部電極、304はスイッチ
TFTゲート電極、305はゲート絶縁膜、306は真
性a−Si膜、307はホールブロッキング層、45、
46は信号線、311は接続孔(コンタクトホール)、
320は保護膜、321は有機樹脂層、322は蛍光体
層である。
(Second Embodiment) Next, the MIS of the present invention will be described.
A second embodiment of the radiation detecting apparatus using the type PD will be described. FIG. 3 is a schematic cross-sectional view when the elements in one pixel according to the present embodiment are schematically arranged. In addition,
1 are denoted by the same reference numerals. The plan view is the same as that of FIG. 3, reference numeral 301 denotes a glass substrate (insulating substrate), 302 denotes a switch TFT drive wiring, 303 denotes an MIS type PD lower electrode, 304 denotes a switch TFT gate electrode, 305 denotes a gate insulating film, 306 denotes an intrinsic a-Si film, and 307 denotes a gate insulating film. Is a hole blocking layer, 45,
46 is a signal line, 311 is a connection hole (contact hole),
320 is a protective film, 321 is an organic resin layer, and 322 is a phosphor layer.

【0048】また、41はAlから成る第3の金属層
(バイアス配線)、42はMoから成る第2の金属層
(バイアス配線)、43はMoから成る第2の金属層
(スイッチTFT SD電極)、44はAlから成る第
3の金属層(スイッチTFT SD電極)である。ま
た、45はMoから成る第2の金属層(信号線)、46
はAlから成る第3の金属層(信号線)である。
Further, reference numeral 41 denotes a third metal layer (bias wiring) made of Al, reference numeral 42 denotes a second metal layer (bias wiring) made of Mo, and reference numeral 43 denotes a second metal layer made of Mo (switch TFT SD electrode). ) And 44 are third metal layers (switch TFT SD electrodes) made of Al. Reference numeral 45 denotes a second metal layer (signal line) made of Mo;
Is a third metal layer (signal line) made of Al.

【0049】更に、本実施形態では、第1の金属層とし
て、Al−Nd合金(下部;ガラス基板301側)とM
o(上部)の積層膜を使用している。なお、第1の金属
層を積層構造としても、図3に示すようにコンタクトホ
ール311のMo層を除去しているので、MIS型PD
下部電極とスイッチTFTのドレイン電極との低抵抗の
コンタクトが可能である。
Further, in this embodiment, as the first metal layer, an Al—Nd alloy (lower portion; glass substrate 301 side) and M
An o (upper) laminated film is used. Even if the first metal layer has a laminated structure, the Mo layer of the contact hole 311 is removed as shown in FIG.
A low-resistance contact between the lower electrode and the drain electrode of the switch TFT is possible.

【0050】次に、本実施形態の放射線検出装置の製造
方法を図3及び図2を参照して詳細に説明する。
Next, a method for manufacturing the radiation detecting apparatus according to the present embodiment will be described in detail with reference to FIGS.

【0051】(1)まず、ガラス基板301上にスパッ
タ法で第1の金属層を積層し、図2(a)に示すように
スイッチTFT駆動配線202、MIS型PD下部電極
201、スイッチTFTゲート電極203を形成する。
第1の金属層としては、Al−Nd合金(下部)とMo
(上部)の積層膜を使用する。なお、図2におけるスイ
ッチTFT駆動配線202、MIS型PD下部電極20
1、スイッチTFTゲート電極203は、それぞれ図3
におけるスイッチTFT駆動配線302、MIS型PD
下部電極303、スイッチTFTゲート電極304に対
応する。
(1) First, a first metal layer is laminated on a glass substrate 301 by a sputtering method, and as shown in FIG. 2A, a switch TFT drive wiring 202, a MIS type PD lower electrode 201, a switch TFT gate An electrode 203 is formed.
As the first metal layer, Al—Nd alloy (lower) and Mo
The (upper) laminated film is used. The switch TFT drive wiring 202 and the MIS type PD lower electrode 20 in FIG.
1. The switch TFT gate electrode 203 is shown in FIG.
TFT drive wiring 302, MIS type PD
It corresponds to the lower electrode 303 and the switch TFT gate electrode 304.

【0052】(2)次いで、ゲート絶縁膜305、真性
a−Si膜306、ホールブロッキング層(オーミック
コンタクト層)307を順次積層する(図3参照)。
(2) Next, a gate insulating film 305, an intrinsic a-Si film 306, and a hole blocking layer (ohmic contact layer) 307 are sequentially laminated (see FIG. 3).

【0053】(3)Moから成る第2の金属層をスパッ
タ法で積層する。第2の金属層としては、高融点金属層
で、Ti、TiN、Ta、TaN、MoTa、MoW等
でも良い。
(3) A second metal layer made of Mo is laminated by a sputtering method. The second metal layer is a high melting point metal layer, and may be Ti, TiN, Ta, TaN, MoTa, MoW, or the like.

【0054】(4)MIS型PD下部電極201とスイ
ッチTFT SD電極207とを接合するためのコンタ
クトホール(接続孔)204を形成するため、ウエット
エッチング法によりMoをエッチングする。次いで、同
一レジストを用いて、RIE(Reactive Ion Etching)、
又はCDE(Chemical Dry Etching)等のドライエッチン
グ法によりホールブロッキング層(オーミックコンタク
ト層)307、真性a−Si膜306、ゲート絶縁膜3
05をエッチングする。CDEを使用する場合、CF4 +
2ガスを使用し、基板温度は25〜35℃とする。
(4) Mo is etched by a wet etching method to form a contact hole (connection hole) 204 for joining the MIS type PD lower electrode 201 and the switch TFT SD electrode 207. Next, using the same resist, RIE (Reactive Ion Etching),
Alternatively, a hole blocking layer (ohmic contact layer) 307, an intrinsic a-Si film 306, and a gate insulating film 3 are formed by a dry etching method such as CDE (Chemical Dry Etching).
05 is etched. When using CDE, CF 4 +
The substrate temperature is set to 25 to 35 ° C. using O 2 gas.

【0055】次いで、同一レジストを用いて、第1の金
属層の上部メタルであるMo層をエッチングする。この
エッチングには、SF6 +2ガスを使用し、基板温度は
60〜80℃とする。この場合の模式的平面図は図2
(b)である。なお、図2のコンタクトホール204、
スイッチTFT SD電極207は、図3のコンタクト
ホール311、スイッチTFT SD電極43、44に
対応する。
Next, using the same resist, the Mo layer as the upper metal of the first metal layer is etched. For this etching, SF 6 + O 2 gas is used, and the substrate temperature is 60 to 80 ° C. The schematic plan view in this case is shown in FIG.
(B). The contact hole 204 in FIG.
The switch TFT SD electrode 207 corresponds to the contact hole 311 and the switch TFT SD electrodes 43 and 44 in FIG.

【0056】(5)Alから成る第3の金属層をスパッ
タ法で積層し、1回目のフォトリソグラフィ法によりバ
イアス配線205を形成する。この時、後述するスイッ
チTFT SD電極207及び信号線206を形成する
領域を島状領域210として残す。この場合の模式的平
面図は図2(c)である。なお、第3の金属層としてA
l(下部)/Mo(上部)の積層構造を用いることも可
能である。なお、図2におけるバイアス配線205、信
号線206は、図3におけるバイアス配線41、42、
信号線45、46に対応する。
(5) A third metal layer made of Al is laminated by a sputtering method, and a bias wiring 205 is formed by a first photolithography method. At this time, a region where a switch TFT SD electrode 207 and a signal line 206 described later are formed is left as an island region 210. FIG. 2C is a schematic plan view in this case. Note that A is used as the third metal layer.
It is also possible to use a laminated structure of 1 (lower) / Mo (upper). Note that the bias wiring 205 and the signal line 206 in FIG.
It corresponds to the signal lines 45 and 46.

【0057】(6)2回目のフォトリソグラフィ法によ
りスイッチTFT SD電極207、信号線206を形
成し、引き続いて、n+半導体層を除去する。即ち、ス
イッチTFT SD電極間のギャップ部を形成し、同時
にMIS型PD部のn+半導体層は211で示すように
電極として残す。この場合の模式的平面図は図2(d)
である。
(6) The switch TFT SD electrode 207 and the signal line 206 are formed by the second photolithography method, and subsequently, the n + semiconductor layer is removed. That is, a gap portion is formed between the switch TFT SD electrodes, and at the same time, the n + semiconductor layer of the MIS type PD portion is left as an electrode as shown by 211. FIG. 2D is a schematic plan view in this case.
It is.

【0058】(7)素子間分離を行う。この場合の模式
的平面図は図2(e)である。
(7) Isolation between elements is performed. FIG. 2E is a schematic plan view in this case.

【0059】(8)保護膜320として、SiN膜25
00〜10000ÅをプラズマCVD法により成膜す
る。
(8) As the protective film 320, the SiN film 25
A film of 00 to 10000 ° is formed by a plasma CVD method.

【0060】(9)RIE或いはCDEを用いたフォト
リソグラフィ法により配線引き出し部等を露出させる。
その後、蛍光体層322を有機樹脂層321を用いて貼
り合わせて、本実施形態のFPDが完成する。
(9) The wiring lead portion and the like are exposed by a photolithography method using RIE or CDE.
Thereafter, the phosphor layer 322 is bonded using the organic resin layer 321 to complete the FPD of the present embodiment.

【0061】本実施形態では、第1の実施形態と同様に
Alスパイクの発生を防止できると共に、第1の金属層
を積層構造とした場合でも、コンタクトホール311内
における第1の金属層のMo層を除去しているので、M
IS型PDの下部電極とスイッチTFTのドレイン電極
との低抵抗のコンタクトを実現することができる。
In the present embodiment, Al spikes can be prevented from occurring as in the first embodiment, and even when the first metal layer has a laminated structure, the Mo of the first metal layer in the contact hole 311 can be prevented. Since the layer has been removed, M
A low-resistance contact between the lower electrode of the IS-type PD and the drain electrode of the switch TFT can be realized.

【0062】[0062]

【発明の効果】以上説明したように本発明によれば、ス
イッチTFTのソースドレイン配線とオーミックコンタ
クト層(n+層)でのAlスパイクの発生を防止するこ
とができ、歩留まりや信頼性を向上することができる。
また、MIS型PDの下部電極とスイッチTFTのドレ
イン電極との低抵抗のコンタクトを実現することができ
る。
As described above, according to the present invention, the occurrence of Al spikes in the source / drain wiring of the switch TFT and the ohmic contact layer (n + layer) can be prevented, and the yield and reliability are improved. can do.
Further, a low-resistance contact between the lower electrode of the MIS PD and the drain electrode of the switch TFT can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態を示す模式的断面図で
ある。
FIG. 1 is a schematic sectional view showing a first embodiment of the present invention.

【図2】本発明の第1の実施形態の製造方法を説明する
図である。
FIG. 2 is a diagram illustrating a manufacturing method according to the first embodiment of the present invention.

【図3】本発明の第2の実施形態を示す模式的断面図で
ある。
FIG. 3 is a schematic sectional view showing a second embodiment of the present invention.

【図4】従来例のFPDを示す模式的等価回路図であ
る。
FIG. 4 is a schematic equivalent circuit diagram showing a conventional FPD.

【図5】光電変換素子としてMIS型PDを用いた場合
の1画素の模式的平面図である。
FIG. 5 is a schematic plan view of one pixel when an MIS PD is used as a photoelectric conversion element.

【図6】図5の1画素内の各素子を模式的に配列した場
合の模式的断面図である。
FIG. 6 is a schematic cross-sectional view when elements in one pixel in FIG. 5 are schematically arranged.

【図7】従来のMIS型PDを用いたFPDの製造方法
を説明するための図である。
FIG. 7 is a view for explaining a method of manufacturing an FPD using a conventional MIS type PD.

【図8】従来のMIS型PDを用いたFPDの1ビット
の等価回路図である。
FIG. 8 is a 1-bit equivalent circuit diagram of an FPD using a conventional MIS type PD.

【図9】従来のMIS型PDを用いたFPDの問題点を
説明する図である。
FIG. 9 is a diagram illustrating a problem of an FPD using a conventional MIS type PD.

【符号の説明】[Explanation of symbols]

101 光電変換素子部 102 スイッチTFT部 103、202、302 スイッチTFT駆動配線 104、206、310 信号線 105、205、308 バイアス配線 106 信号処理回路 107 TFT駆動回路 108 A/D変換部 201、303 MIS型PD下部電極 203、304 スイッチTFTゲート電極 204,311 コンタクトホール 207 スイッチTFT SD電極 301 ガラス基板 305 ゲート絶縁膜 306 真性a−Si膜 307 ホールブロッキング層 320 保護膜 321 有機樹脂層 322 蛍光体層 41 第3の金属層(バイアス配線) 42 第2の金属層(バイアス配線) 43 第2の金属層(スイッチTFT SD電極) 44 第3の金属層(スイッチTFT SD電極) 101 Photoelectric conversion element 102 switch TFT part 103, 202, 302 Switch TFT drive wiring 104, 206, 310 signal lines 105, 205, 308 Bias wiring 106 signal processing circuit 107 TFT drive circuit 108 A / D converter 201, 303 MIS type PD lower electrode 203, 304 switch TFT gate electrode 204, 311 Contact hole 207 switch TFT SD electrode 301 glass substrate 305 Gate insulating film 306 Intrinsic a-Si film 307 Hole blocking layer 320 Protective film 321 Organic resin layer 322 phosphor layer 41 Third metal layer (bias wiring) 42 Second metal layer (bias wiring) 43 Second metal layer (Switch TFT SD electrode) 44 Third metal layer (switch TFT SD electrode)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 613Z Fターム(参考) 2G088 EE01 FF02 FF04 GG19 JJ05 JJ33 JJ37 4M118 AA10 AB01 BA05 CA02 CA19 CA33 CB06 CB11 FB03 FB09 FB13 FB24 FB25 FB30 GA10 5F110 AA03 AA26 BB01 BB10 CC07 DD02 EE03 EE04 EE06 EE14 EE44 GG02 GG15 GG35 HK01 HK03 HK04 HK06 HK09 HK16 HK21 HK22 HK33 HL03 HL04 HL11 HL23 HM19 NN01 NN02 NN04 NN24 NN35 NN71 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 29/78 613Z F-term (Reference) 2G088 EE01 FF02 FF04 GG19 JJ05 JJ33 JJ37 4M118 AA10 AB01 BA05 CA02 CA19 CA33 CB06 CB11 FB03 FB09 FB13 FB24 FB25 FB30 GA10 5F110 AA03 AA26 BB01 BB10 CC07 DD02 EE03 EE04 EE06 EE14 EE44 GG02 GG15 GG35 HK01 HK03 HK04 HK06 HK09 HK16 HK21 HK22 HK33 NN03 NN11 NN03 HL03 NN03 NN03 NN03 NN03 NN03 NN03 NN03 HL03

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 放射線信号を可視光に変換する蛍光体
と、前記可視光を電気信号に変換する光電変換素子と、
前記光電変換素子の信号を読み出すスイッチTFTとを
有する放射線検出装置において、前記光電変換素子及び
スイッチTFTは、夫々同一部材の第1の金属層、絶縁
層、半導体層、オーミックコンタクト層、第2の金属
層、第3の金属層の順で積層され、且つ、前記第1の金
属層と第3の金属層が接続孔で接続されていることを特
徴とする放射線検出装置。
A phosphor for converting a radiation signal into visible light; a photoelectric conversion element for converting the visible light into an electric signal;
In the radiation detection device having a switch TFT for reading a signal of the photoelectric conversion element, the photoelectric conversion element and the switch TFT are respectively formed of a first metal layer, an insulating layer, a semiconductor layer, an ohmic contact layer, a second A radiation detection device, wherein a metal layer and a third metal layer are stacked in this order, and the first metal layer and the third metal layer are connected by a connection hole.
【請求項2】 前記第1の金属層と第3の金属層は、同
一材料から成ることを特徴とする請求項1に記載の放射
線検出装置。
2. The radiation detecting apparatus according to claim 1, wherein the first metal layer and the third metal layer are made of the same material.
【請求項3】 前記第2の金属層は、高融点金属層であ
ることを特徴とする請求項1、2に記載の放射線検出装
置。
3. The radiation detecting apparatus according to claim 1, wherein the second metal layer is a high melting point metal layer.
【請求項4】 放射線信号を可視光に変換する蛍光体
と、前記可視光を電気信号に変換する光電変換素子と、
前記光電変換素子の信号を読み出すスイッチTFTとを
有する放射線検出装置の製造方法において、 (1)絶縁基板上に第1の金属層により前記光電変換素
子の下部電極、前記スイッチTFTのゲート電極、スイ
ッチTFTの駆動配線を形成する工程、 (2)絶縁層、半導体層及びオーミックコンタクト層を
順次積層する工程、 (3)第2の金属層を積層する工程、 (4)接続孔を形成する工程、 (5)前記第2の金属層上に第3の金属層を積層する工
程、 (6)前記第2の金属層と第3の金属層により前記光電
変換素子のバイアス配線、前記スイッチTFTのソース
・ドレイン電極及び信号線を形成する工程、を含むこと
を特徴とする放射線検出装置の製造方法。
4. A phosphor for converting a radiation signal into visible light, a photoelectric conversion element for converting the visible light into an electric signal,
In the method for manufacturing a radiation detection device having a switch TFT for reading a signal of the photoelectric conversion element, (1) a lower electrode of the photoelectric conversion element, a gate electrode of the switch TFT, and a switch by using a first metal layer on an insulating substrate. (2) a step of sequentially laminating an insulating layer, a semiconductor layer, and an ohmic contact layer; (3) a step of laminating a second metal layer; (4) a step of forming a connection hole; (5) a step of laminating a third metal layer on the second metal layer; (6) a bias wiring of the photoelectric conversion element and a source of the switch TFT by the second metal layer and the third metal layer. -A method for manufacturing a radiation detection apparatus, comprising: forming a drain electrode and a signal line.
【請求項5】 前記第2の金属層を積層し、次いで接続
孔を形成することを特徴とする請求項4に記載の放射線
検出装置の製造方法。
5. The method according to claim 4, wherein the second metal layer is laminated, and then a connection hole is formed.
JP2002154118A 2002-05-28 2002-05-28 Radiation detection apparatus and its manufacturing method Pending JP2003347534A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002154118A JP2003347534A (en) 2002-05-28 2002-05-28 Radiation detection apparatus and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002154118A JP2003347534A (en) 2002-05-28 2002-05-28 Radiation detection apparatus and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2003347534A true JP2003347534A (en) 2003-12-05

Family

ID=29770991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002154118A Pending JP2003347534A (en) 2002-05-28 2002-05-28 Radiation detection apparatus and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2003347534A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049122A (en) * 2005-07-11 2007-02-22 Canon Inc Conversion apparatus, radiation detector, and radiation detecting system
JP2008004920A (en) * 2006-05-24 2008-01-10 Canon Inc Radiation imaging apparatus, and radiation imaging system
WO2009139209A1 (en) * 2008-05-12 2009-11-19 コニカミノルタエムジー株式会社 Radiation image detector and method for manufacturing radiation image detector

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049122A (en) * 2005-07-11 2007-02-22 Canon Inc Conversion apparatus, radiation detector, and radiation detecting system
JP2008004920A (en) * 2006-05-24 2008-01-10 Canon Inc Radiation imaging apparatus, and radiation imaging system
WO2009139209A1 (en) * 2008-05-12 2009-11-19 コニカミノルタエムジー株式会社 Radiation image detector and method for manufacturing radiation image detector
JPWO2009139209A1 (en) * 2008-05-12 2011-09-15 コニカミノルタエムジー株式会社 Radiation image detector and method for manufacturing radiation image detector

Similar Documents

Publication Publication Date Title
JP5043373B2 (en) Conversion device, radiation detection device, and radiation detection system
JP5043374B2 (en) Conversion device, radiation detection device, and radiation detection system
JP4845352B2 (en) Radiation imaging apparatus, manufacturing method thereof, and radiation imaging system
JP4908947B2 (en) Conversion device, radiation detection device, and radiation detection system
US8067743B2 (en) Imaging apparatus and radiation imaging apparatus
JP4498283B2 (en) Imaging apparatus, radiation imaging apparatus, and manufacturing method thereof
JP2010056570A (en) Radiation ray detection apparatus and driving method of the same, and photoelectric conversion device
EP2081230B1 (en) Photodetecting device, radiation detecting device, and radiation imaging system
JP2009133837A (en) Manufacturing method of radiation detecting apparatus, and radiation detecting apparatus, and radiation imaging system
US7282719B2 (en) Image pickup apparatus and radiation image pickup apparatus
JP4067055B2 (en) Imaging apparatus and manufacturing method thereof, radiation imaging apparatus, and radiation imaging system
JP4500488B2 (en) Radiation detection apparatus, driving method thereof, and photoelectric conversion apparatus
JP2005116543A (en) Imaging device, its manufacturing method, radiation imaging device, and radiation imaging system
JP2004015000A (en) Radiation detector and radiation imaging systems
JP4054612B2 (en) Radiation imaging device
JP4018461B2 (en) Radiation detection apparatus, method of manufacturing the same, and radiation imaging system
JP2003347534A (en) Radiation detection apparatus and its manufacturing method
JP2006128644A (en) Imaging apparatus, radiation imaging apparatus, and radiation imaging system
JP2002289824A (en) Photodetector, radiation detector and radiation imaging system
JP2003258227A (en) Radiation detector and its fabricating method
JP2003333427A (en) Radiation detecting device and its driving method
JP2004165561A (en) Photoelectric transducer
JP2006128645A (en) Imaging apparatus, radiation imaging apparatus, and radiation imaging system
JP2003309256A (en) Radiation detecting device and its manufacturing method
JP2004014695A (en) Photoelectric converter, radiation detection apparatus and system