JP2003347226A - Method of manufacturing iii-v compound semiconductor and compound semiconductor element - Google Patents

Method of manufacturing iii-v compound semiconductor and compound semiconductor element

Info

Publication number
JP2003347226A
JP2003347226A JP2002157168A JP2002157168A JP2003347226A JP 2003347226 A JP2003347226 A JP 2003347226A JP 2002157168 A JP2002157168 A JP 2002157168A JP 2002157168 A JP2002157168 A JP 2002157168A JP 2003347226 A JP2003347226 A JP 2003347226A
Authority
JP
Japan
Prior art keywords
compound semiconductor
substrate
group
temperature
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002157168A
Other languages
Japanese (ja)
Inventor
Shinichi Morishima
進一 森島
Sadanori Yamanaka
貞則 山中
Yoshinobu Ono
善伸 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2002157168A priority Critical patent/JP2003347226A/en
Publication of JP2003347226A publication Critical patent/JP2003347226A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To grow a III-V compound semiconductor that is improved in surface characteristic on a sapphire substrate by a vapor phase method. <P>SOLUTION: When a GaN layer 3 which is the III-V compound semiconductor expressed by a general formula of In<SB>x</SB>Ga<SB>y</SB>Al<SB>z</SB>N (wherein x+y+z=1, 0≤x≤1, 0≤y≤1, and 0≤z≤1) is grown on the sapphire substrate in a crystallized state, the sapphire substrate 1 formed so that an absolute value (off angle) between the surface 1A and the C-face of the substrate 1 becomes ≤0.5° is prepared. After the surface 1A of the substrate 1 is vapor-phase etched by using HCl, the GaN layer 3 is grown on the surface 1A in a crystallized state by the MOVPE method. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、窒化物3−5族化
合物半導体の製造方法及び化合物半導体素子に関する。
The present invention relates to a method for manufacturing a nitride group 3-5 compound semiconductor and a compound semiconductor device.

【0002】[0002]

【従来の技術】紫外、青色もしくは緑色の発光ダイオー
ド、または紫外、青色もしくは緑色のレーザダイオード
等の発光素子の材料として、窒化物系3−5族化合物半
導体等と称されている一般式Inx Gay Alz N(た
だし、x+y+z=1、0≦x≦1、0≦y≦1、0≦
z≦1)で表される3−5族化合物半導体が公知であ
る。この一般式中のx、yおよびzはそれぞれ窒素
(N)に対する組成比を示しており、xをInN混晶
比、yをGaN混晶比、およびzをAlN混晶比と称す
ることがある。
2. Description of the Related Art As a material for a light emitting device such as an ultraviolet, blue or green light emitting diode or an ultraviolet, blue or green laser diode, a general formula In x called a nitride-based group III-V compound semiconductor or the like is used. Ga y Al z N (provided that, x + y + z = 1,0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦
A group 3-5 compound semiconductor represented by z ≦ 1) is known. In the general formula, x, y, and z each represent a composition ratio with respect to nitrogen (N), and x may be referred to as an InN mixed crystal ratio, y may be referred to as a GaN mixed crystal ratio, and z may be referred to as an AlN mixed crystal ratio. .

【0003】上記一般式で表される窒化物系3−5族化
合物半導体の製造方法としては、分子線エピタキシー
(以下、MBEと記すことがある。)法、有機金属気相
成長(以下、MOVPEと記すことがある。)法、ハイ
ドライド気相成長(以下、HVPEと記すことがあ
る。)法などが知られている。
[0003] As a method for producing a nitride-based group III-V compound semiconductor represented by the above general formula, a molecular beam epitaxy (hereinafter sometimes referred to as MBE) method, a metal organic chemical vapor deposition (hereinafter referred to as MOVPE). And hydride vapor phase epitaxy (hereinafter sometimes referred to as HVPE).

【0004】ところで、気相成長用基板として使用でき
るような該化合物半導体の結晶基板を作ることが困難な
ため、該化合物半導体をMOVPE法、HVPE法ある
いはMBE法等の気相成長法を用いて作製しようとする
場合、サファイア、SiCなどの窒化物系3−5族化合
物半導体以外の材料を用いた基板が用いられている。特
に、サファイア基板は、該化合物半導体と同じ六方晶系
であり、該化合物半導体に用いられる成長温度、成長雰
囲気で安定なことから現在広く用いられている。
[0004] Since it is difficult to produce a crystal substrate of the compound semiconductor that can be used as a substrate for vapor phase growth, the compound semiconductor is prepared using a vapor phase growth method such as MOVPE, HVPE or MBE. In the case of manufacturing, a substrate using a material other than a nitride-based group III-V compound semiconductor such as sapphire or SiC is used. In particular, the sapphire substrate has the same hexagonal system as that of the compound semiconductor and is widely used at present because of its stability at the growth temperature and growth atmosphere used for the compound semiconductor.

【0005】また、窒化物系3−5族化合物半導体の場
合、GaAs系などの他の3−5族化合物半導体とは異
なり、MOVPE法による気相成長によってp型ドーパ
ントを単にドープしただけでは、良好なp型結晶が得ら
れにくいことが知られている。
In the case of a nitride-based group III-V compound semiconductor, unlike other group III-V compound semiconductors such as a GaAs-based compound, simply doping a p-type dopant by vapor phase growth by MOVPE method, It is known that it is difficult to obtain a good p-type crystal.

【0006】このため、従来においては、(1)キャリ
アガスとして水素を用いてp型ドーパントをドープした
窒化物系3−5族化合物半導体層を基板上に気相成長さ
せ、しかる後に、実質的に水素を含まない窒素ガスなど
の雰囲気中700から1000℃の熱処理を行って結晶
中の水素濃度を減らすことにより低抵抗化(p型化)を
図る方法(特開平5−183189号公報)、(2)キ
ャリアガスとして水素を用いてp型ドーパントをドープ
した窒化物系3−5族化合物半導体層を基板上に気相成
長させ、しかる後の冷却工程において、700℃までは
アンモニア雰囲気中で、700℃以下は窒素ガス雰囲気
中で冷却することにより低抵抗化(p型化)を図る方法
(特開平9−199758号公報)等が提案されてい
る。
For this reason, conventionally, (1) a nitride-based group III-V compound semiconductor layer doped with a p-type dopant using hydrogen as a carrier gas is vapor-phase grown on a substrate, and then substantially A heat treatment at 700 to 1000 ° C. in an atmosphere of nitrogen gas or the like containing no hydrogen to reduce the concentration of hydrogen in the crystal to reduce the resistance (p-type) (JP-A-5-183189); (2) A nitride-based group III-V compound semiconductor layer doped with a p-type dopant using hydrogen as a carrier gas is vapor-phase grown on a substrate, and in a subsequent cooling step, up to 700 ° C. in an ammonia atmosphere. And a method of lowering the resistance (p-type) by cooling in a nitrogen gas atmosphere at a temperature of 700 ° C. or lower (Japanese Patent Application Laid-Open No. 9-199758).

【0007】[0007]

【発明が解決しようとする課題】したがって、従来から
採用されている基板を用いてその上に窒化物系3−5族
化合物半導体を気相成長させると、基板の表面の状態に
より、その上に成長させた窒化物系3−5族化合物半導
体の表面の鏡面性が変化することが知られている。基板
上に窒化物系3−5族化合物半導体をエピタキシャル結
晶成長させて、この上にさらに各種のエピタキシャル結
晶薄膜を形成して、発光素子の化合物半導体素子を製造
しようとする場合、このエピタキシャル結晶成長層の表
面のあらさが大きいと、その上に形成されるデバイス層
の結晶性を損ね、最終的に得られる各種半導体素子の電
気的特性にも悪影響を与えることになるという問題点を
有している。
Therefore, when a nitride-based group III-V compound semiconductor is vapor-phase grown on a conventionally used substrate, the state of the surface of the substrate may be increased depending on the state of the surface of the substrate. It is known that the specularity of the surface of the grown nitride-based group III-V compound semiconductor changes. When a nitride-based group III-V compound semiconductor is epitaxially grown on a substrate and various epitaxial crystal thin films are further formed thereon to manufacture a compound semiconductor device of a light emitting device, the epitaxial crystal growth is performed. If the surface roughness of the layer is large, the crystallinity of the device layer formed thereon is impaired, and the electrical characteristics of various finally obtained semiconductor elements are adversely affected. I have.

【0008】また、低抵抗化の点に関しては、上述した
(1)及び(2)の従来方法によっても低抵抗化が十分
ではないという問題があった。このため、キャリアガス
として実質的に水素を含まない不活性ガスを用いてp型
ドーパントをドープした窒化物系3−5族化合物半導体
層を基板上に気相成長させることにより、一挙に低抵抗
化(p型化)された半導体を得、しかる後の冷却工程に
おいて、600℃まではアンモニア雰囲気中で、600
℃以下は窒素ガス雰囲気中で冷却する方法(特開平8−
325094号公報)も提案されている。しかしなが
ら、この方法でも低抵抗化が必ずしも満足し得るもので
はなかった。
Further, with respect to the point of lowering the resistance, there is a problem that the lowering of the resistance is not sufficient even by the above-mentioned conventional methods (1) and (2). Therefore, the nitride-based group III-V compound semiconductor layer doped with a p-type dopant is vapor-phase grown on a substrate by using an inert gas containing substantially no hydrogen as a carrier gas, so that the resistance is reduced at once. (P-type) semiconductor, and in a subsequent cooling step, up to 600 ° C. in an ammonia atmosphere,
Cooling is performed in a nitrogen gas atmosphere at a temperature of not more than ℃.
No. 325094) has also been proposed. However, even with this method, lowering the resistance has not always been satisfactory.

【0009】本発明の目的は、従来技術における上述の
問題点を解決することができる、3−5族化合物半導体
の製造方法及び化合物半導体素子を提供することにあ
る。
An object of the present invention is to provide a method of manufacturing a Group 3-5 compound semiconductor and a compound semiconductor device which can solve the above-mentioned problems in the prior art.

【0010】本発明の目的は、基板上に表面特性の改善
された3−5族化合物半導体を気相成長させることがで
きるようにした3−5族化合物半導体の製造方法及びこ
れを用いた化合物半導体素子を提供することにある。
An object of the present invention is to provide a method for producing a Group 3-5 compound semiconductor capable of vapor-phase growing a Group 3-5 compound semiconductor having improved surface characteristics on a substrate, and a compound using the same. It is to provide a semiconductor device.

【0011】本発明の他の目的は、基板上に3−5族化
合物半導体を良好な生産性をもって形成することができ
るようにした3−5族化合物半導体の製造方法及び化合
物半導体素子を提供することにある。
Another object of the present invention is to provide a method of manufacturing a Group III-V compound semiconductor and a compound semiconductor device capable of forming a Group III-V compound semiconductor on a substrate with good productivity. It is in.

【0012】本発明の他の目的は、p型電気特性の優れ
た窒化物系の3−5族化合物半導体を製造する方法を提
供することにある。
Another object of the present invention is to provide a method for producing a nitride-based group III-V compound semiconductor having excellent p-type electric characteristics.

【0013】本発明のさらに他の目的は、特に発光素子
としての電気的特性に優れた化合物半導体素子を提供す
ることにある。
It is still another object of the present invention to provide a compound semiconductor device having excellent electrical characteristics, particularly as a light emitting device.

【0014】[0014]

【課題を解決するための手段】本発明者等は、基板の表
面の構造とその上に形成される3−5族化合物半導体の
表面特性との関係を種々の実験結果を基に研究を重ね、
基板上に3−5族化合物半導体を適宜の気相成長法によ
り結晶成長させる場合、基板表面を分子中にハロゲン元
素を含むガスを用いて気相エッチングすること、さら
に、基板面とC面とのなす角(オフ角)の絶対値が0.
5度よりも大きい基板を用いると3−5族化合物半導体
の表面粗さが大きくなり、逆に0.5度以下の基板を用
いることによりその表面粗さが小さくなることを見い出
し本発明に至った。
Means for Solving the Problems The present inventors have repeatedly studied the relationship between the surface structure of a substrate and the surface characteristics of a group III-V compound semiconductor formed thereon based on various experimental results. ,
When a group 3-5 compound semiconductor is crystal-grown on a substrate by an appropriate vapor phase epitaxy method, the substrate surface is subjected to vapor phase etching using a gas containing a halogen element in a molecule, and further, the substrate surface and the C surface are etched. The absolute value of the angle (off angle) is 0.
It has been found that when a substrate larger than 5 degrees is used, the surface roughness of the group 3-5 compound semiconductor is increased, and conversely, when a substrate having a temperature of 0.5 degrees or less is used, the surface roughness is reduced. Was.

【0015】すなわち本発明は以下に記す発明である。That is, the present invention is the invention described below.

【0016】請求項1の発明によれば、基板上に一般式
Inx Gay Alz N(ただし、x+y+z=1、0≦
x≦1、0≦y≦1、0≦z≦1)で表される3−5族
化合物半導体を結晶成長させて3−5族化合物半導体を
製造するための方法において、基板表面とC面とのなす
角の絶対値が0.5度以下である基板を用意し、該基板
の基板表面を分子中にハロゲン元素を含むガスを用いて
気相エッチングした後、該基板表面上に3−5族化合物
半導体を気相成長法により結晶成長させることを特徴と
する3−5族化合物半導体の製造方法が提案される。
According to the first aspect of the present invention, the general formula In x Ga y Al z N (where x + y + z = 1, 0 ≦
A method for producing a Group 3-5 compound semiconductor by growing a crystal of a Group 3-5 compound semiconductor represented by x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1). A substrate having an absolute value of an angle of 0.5 degrees or less is prepared, the substrate surface of the substrate is subjected to vapor phase etching using a gas containing a halogen element in a molecule, and then a 3- There has been proposed a method of manufacturing a Group 3-5 compound semiconductor, which comprises growing a Group 5 compound semiconductor by a vapor phase growth method.

【0017】請求項2の発明によれば、基板上に一般式
Inx Gay Alz N(ただし、x+y+z=1、0≦
x≦1、0≦y≦1、0≦z≦1)で表される3−5族
化合物半導体を結晶成長させて3−5族化合物半導体を
製造するための方法において、基板表面とC面とのなす
角の絶対値が0.5度以下である基板を用意し、該基板
の基板表面を分子中にハロゲン元素を含むガスを用いて
気相エッチングした後、該基板の基板表面上にバッファ
層を積層した後、3−5族化合物半導体を気相成長法に
より結晶成長させることを特徴とする3−5族化合物半
導体の製造方法が提案される。
According to the invention of claim 2, generally on the substrate type In x Ga y Al z N (provided that, x + y + z = 1,0 ≦
A method for producing a Group 3-5 compound semiconductor by growing a crystal of a Group 3-5 compound semiconductor represented by x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1). A substrate having an absolute value of 0.5 ° or less is prepared, and the substrate surface of the substrate is subjected to gas phase etching using a gas containing a halogen element in a molecule, and then the substrate surface of the substrate is A method for manufacturing a Group 3-5 compound semiconductor, characterized in that after stacking a buffer layer, a Group 3-5 compound semiconductor is grown by vapor phase epitaxy.

【0018】請求項3の発明によれば、請求項1又は2
の発明において、分子中にハロゲン元素を含むガスがH
Clであることを特徴とする3−5族化合物半導体の製
造方法が提案される。
According to the invention of claim 3, according to claim 1 or 2,
In the invention of the above, the gas containing a halogen element in the molecule is H
A method for producing a Group 3-5 compound semiconductor characterized by being Cl is proposed.

【0019】請求項4の発明によれば、請求項1、2又
は3の発明において、基板がサファイアであることを特
徴とする3−5族化合物半導体の製造方法が提案され
る。
According to a fourth aspect of the present invention, there is provided the method of manufacturing a group 3-5 compound semiconductor according to the first, second or third aspect, wherein the substrate is sapphire.

【0020】請求項5の発明によれば、請求項1、2、
3又は4の発明において、前記気相成長法が有機金属気
相成長法である3−5族化合物半導体の製造方法が提案
される。
According to the invention of claim 5, claims 1, 2,
In the invention according to 3 or 4, there is proposed a method for producing a Group 3-5 compound semiconductor, wherein the vapor phase growth method is an organometallic vapor phase epitaxy method.

【0021】請求項6の発明によれば、請求項1、2、
3、4又は5に記載された製造方法により得られた3−
5族化合物半導体が提案される。
According to the sixth aspect of the present invention, the first, second,
3- obtained by the production method described in 3, 4 or 5
Group 5 compound semiconductors are proposed.

【0022】本発明者等は、また、p型ドーパントがド
ープされた窒化物系3−5族化合物半導体の気相成長工
程において、キャリアガスとして実質的に水素を含まな
い不活性ガスを用い、成長後の冷却工程において、アン
モニアの供給を特定温度に到達した時点で停止すること
により、良好なp型の電気特性を示す窒化物系3−5族
化合物半導体を得ることができることを見出し、本発明
をなすに至った。
In the vapor phase growth process of a nitride-based group III-V compound semiconductor doped with a p-type dopant, the present inventors used an inert gas containing substantially no hydrogen as a carrier gas, In the cooling step after the growth, it was found that by stopping the supply of ammonia when the temperature reached a specific temperature, a nitride-based group III-V compound semiconductor exhibiting good p-type electrical characteristics could be obtained. Invented the invention.

【0023】請求項7の発明によれば、キャリアガスと
して実質的に水素を含まない不活性ガスを用い、5族原
料としてアンモニアを用いた有機金属気相成長法によ
り、p型ドーパントをドープした一般式Inx Gay
z N(0≦x≦1、0≦y≦1、0≦z≦1、x+y
+z=1)で表わされる3−5族化合物半導体を成長さ
せた後、冷却工程において、1100℃〜700℃の範
囲でアンモニアの供給を停止することを特徴とするp型
3−5族化合物半導体の製造方法が提案される。
According to the seventh aspect of the present invention, a p-type dopant is doped by a metal organic chemical vapor deposition method using an inert gas substantially free of hydrogen as a carrier gas and using ammonia as a group V raw material. formula In x Ga y A
l z N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y
+ Z = 1), after the growth of the group 3-5 compound semiconductor represented by the formula (1), the supply of ammonia is stopped in the range of 1100 ° C. to 700 ° C. in the cooling step. Is proposed.

【0024】請求項8の発明によれば、請求項7の発明
において、実質的に水素を含まない不活性ガス中の水素
濃度が0.5容量%以下である製造方法が提案される。
According to an eighth aspect of the present invention, there is provided the method of the seventh aspect, wherein the hydrogen concentration in the inert gas substantially containing no hydrogen is 0.5% by volume or less.

【0025】請求項9の発明によれば、請求項7又は8
の発明において、不活性ガスが、ヘリウム、アルゴン、
窒素から選択された少なくとも1種である製造方法が提
案される。
According to the ninth aspect, the seventh or eighth aspect is provided.
In the invention, the inert gas is helium, argon,
A production method is proposed which is at least one selected from nitrogen.

【0026】請求項10の発明によれば、請求項7、8
又は9の発明において、p型ドーパントがMgである製
造方法が提案される。
According to the tenth aspect, the seventh and eighth aspects are provided.
Alternatively, in the invention according to the ninth aspect, a manufacturing method in which the p-type dopant is Mg is proposed.

【0027】請求項11の発明によれば、請求項7、
8、9又は10の発明において、アンモニアの供給を停
止する温度が1000℃〜800℃の範囲である製造方
法が提案される。
[0027] According to the eleventh aspect, the seventh aspect has
In the invention of 8, 9 or 10, a production method in which the temperature at which the supply of ammonia is stopped is in the range of 1000 ° C to 800 ° C is proposed.

【0028】請求項12の発明によれば、請求項7、
8、9、10又は11に記載の製造方法により得られた
化合物半導体が提案される。
According to the twelfth aspect, the seventh aspect is
A compound semiconductor obtained by the manufacturing method described in 8, 9, 10 or 11 is proposed.

【0029】請求項13の発明によれば、請求項12に
記載の化合物半導体を用いてなる化合物半導体素子が提
案される。
According to a thirteenth aspect of the present invention, there is provided a compound semiconductor device using the compound semiconductor according to the twelfth aspect.

【0030】[0030]

【発明の実施の形態】以下、本発明の実施の形態の一例
につき詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an example of an embodiment of the present invention will be described in detail.

【0031】本発明の対象となる3−5族化合物半導体
は、一般式Inx Gay Alz N(ただし、x+y+z
=1、0≦x≦1、0≦y≦1、0≦z≦1)で表され
る3−5族化合物半導体である。以下の説明中において
は、上記一般式で表される3−5族化合物半導体を窒化
物3−5族化合物半導体、あるいは単に半導体と略称す
ることがある。
[0031] Group III-V compound semiconductor to which the present invention have the general formula In x Ga y Al z N (provided that, x + y + z
= 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1). In the following description, a Group 3-5 compound semiconductor represented by the above general formula may be abbreviated as a nitride 3-5 compound semiconductor or simply a semiconductor.

【0032】図1は、本発明によりサファイア基板上に
窒化物3−5族化合物半導体を形成する場合の実施の形
態の一例を説明するための工程説明図である。本発明に
用いることができる基板としてはサファイア以外にもS
iC、Si、ZrB2 などが挙げられる。図1を参照し
て本実施の形態について説明すると、先ず、図1(A)
に示されるように、適宜の寸法のサファイア基板1を用
意する。このサファイア基板1は、表面を鏡面研磨し、
その基板面(表面)1AがC面となす角(オフ角)が
0.430度にされたものである。オフ角は、0.5度
以下であればよく、オフ角が0.430度というのは一
例にすぎない。オフ角が0.5度以下のサファイア基板
1を用意したならば、油分、水分の除去のための有機洗
浄を行う。有機洗浄のための洗浄液は従来より用いられ
ている公知のものを使用することができる。
FIG. 1 is a process explanatory view for explaining an example of an embodiment in the case of forming a nitride group III-V compound semiconductor on a sapphire substrate according to the present invention. Substrates that can be used in the present invention include S
iC, Si, ZrB 2 and the like. This embodiment will be described with reference to FIG.
As shown in (1), a sapphire substrate 1 having appropriate dimensions is prepared. The surface of the sapphire substrate 1 is mirror-polished,
The angle (off angle) between the substrate surface (front surface) 1A and the C surface is set to 0.430 degrees. The off angle may be 0.5 degrees or less, and the off angle of 0.430 degrees is merely an example. When the sapphire substrate 1 having an off angle of 0.5 degrees or less is prepared, organic cleaning for removing oil and moisture is performed. As a cleaning liquid for organic cleaning, a conventionally known cleaning liquid can be used.

【0033】洗浄後、サファイア基板1を図示しないM
OVPE反応器内に入れ、該MOVPE反応器内にHC
lガスを導入して流すことによりサファイア基板1の表
面1Aのエッチングを行い、その表面改質を行う。この
ときの基板温度は約1000℃程度でよい。エッチング
は、表面1Aに付着していた不純物、あるいは表面1A
に堆積していた酸化物等を除去し、これにより表面1A
を改質するための処理であると考えられる。HCl以外
に本発明に用いることができる分子中にハロゲン元素を
含むエッチング用のガスの具体例としては、AsC
3 、PCl3 、HBr、HIなどが挙げられる。
After cleaning, the sapphire substrate 1 is
In an OVPE reactor, HC was added to the MOVPE reactor.
By introducing and flowing 1 gas, the surface 1A of the sapphire substrate 1 is etched and its surface is modified. The substrate temperature at this time may be about 1000 ° C. Etching is performed by removing impurities adhering to surface 1A or surface 1A.
The oxides and the like deposited on the surface are removed, whereby the surface 1A
This is considered to be a process for reforming. Specific examples of the etching gas containing a halogen element in a molecule other than HCl that can be used in the present invention include AsC.
l 3, PCl 3, HBr, such as HI, and the like.

【0034】次に、サファイア基板1の温度を500℃
程度とし、MOVPE反応器内にトリメチルガリウム
(TMG)及びアンモニアを供給し、表面1A上にGa
N層を所定の厚さに成長させてバッファ層2を形成する
(図1(B))。バッファ層2の厚さは500Åとする
ことができる。バッファ層としてはGaN以外にもAl
N、AlGaN、SiCあるいはこれらの積層構造を用
いることができる。これらのバッファ層は用いる基板に
応じて成長条件、組成、膜厚、構造を適切に制御して用
いることができる。
Next, the temperature of the sapphire substrate 1 is set to 500 ° C.
And trimethylgallium (TMG) and ammonia are supplied into the MOVPE reactor, and Ga on the surface 1A.
The buffer layer 2 is formed by growing the N layer to a predetermined thickness (FIG. 1B). The thickness of the buffer layer 2 can be set to 500 °. As a buffer layer, besides GaN, besides Al
N, AlGaN, SiC or a laminated structure of these can be used. These buffer layers can be used by appropriately controlling the growth conditions, composition, film thickness, and structure according to the substrate to be used.

【0035】このようにしてバッファ層2をサファイア
基板1上に形成した後、MOVPE反応器内にTMG及
びアンモニアにドーパントとしてシラン(SiH4 )を
加えた原料ガスを供給すると共に、基板温度を1040
℃程度にまで上げ、これによりn型の窒化物3−5族化
合物半導体層の結晶薄膜層であるGaN層3を形成す
る。
After the buffer layer 2 is formed on the sapphire substrate 1 in this manner, a source gas obtained by adding silane (SiH 4 ) as a dopant to TMG and ammonia as a dopant is supplied into the MOVPE reactor, and the substrate temperature is set to 1040.
The temperature is raised to about ° C., thereby forming a GaN layer 3 which is a crystalline thin film layer of an n-type nitride group 3-5 compound semiconductor layer.

【0036】GaN層3は、上述の如く、エッチングに
よりその表面から不純物等を取り除いて表面改質されて
いると考えられ且つそのオフ角が0.5度以下のサファ
イア基板1の上に、MOVPE法によるエピタキシャル
気相成長により、GaNの結晶薄膜として形成されるの
で、GaN層3の表面3Aの鏡面性、すなわち面粗さ
は、エッチング及びオフ角に対して考慮を払っていない
従来の方法に比べて格段に改善される。
As described above, the GaN layer 3 is considered to have been surface-modified by removing impurities and the like from its surface by etching, and the GaN layer 3 is formed on the sapphire substrate 1 having an off angle of 0.5 degrees or less by MOVPE. Since the GaN crystal thin film is formed as a crystal thin film by epitaxial vapor deposition, the specularity of the surface 3A of the GaN layer 3, that is, the surface roughness, is lower than that of the conventional method in which the etching and off-angle are not considered. It is much improved.

【0037】なお、本実施の形態では、GaN層3の形
成前に、サファイア基板1上にバッファ層2を形成する
ようにしたが、バッファ層2の形成は必ずしも必要では
なく、サファイア基板1上にバッファ層2を形成するこ
となく、GaN層3を上述の如くして形成した場合であ
っても、従来に比べ、GaN層3の表面3Aの鏡面性を
格段に優れたものとすることができる。
In this embodiment, the buffer layer 2 is formed on the sapphire substrate 1 before the GaN layer 3 is formed. However, the formation of the buffer layer 2 is not necessarily required. Even when the GaN layer 3 is formed as described above without forming the buffer layer 2, the mirror surface of the surface 3A of the GaN layer 3 can be made much more excellent than in the past. it can.

【0038】図1(C)に示すようにして得られたエピ
タキシャル基板4は、GaN層3の表面3Aの鏡面性が
格段に優れているので、このエピタキシャル基板4上に
公知の層構造を有する発光機能層を形成し、これにより
発光ダイオードのような発光素子を製作すれば、輝度等
の改善が図られ、発光ダイオードとしての電気的特性に
優れた発光素子を得ることができる。
The epitaxial substrate 4 obtained as shown in FIG. 1 (C) has a well-known layer structure on the epitaxial substrate 4 because the surface 3A of the GaN layer 3 is much more excellent in specularity. When a light emitting function layer is formed and a light emitting element such as a light emitting diode is manufactured by using the light emitting functional layer, luminance and the like can be improved, and a light emitting element having excellent electric characteristics as a light emitting diode can be obtained.

【0039】図2には、本発明の別の実施の形態が示さ
れている。図2に示した実施例は、本発明の方法を適用
して製作された発光ダイオード結晶構造をサファイア基
板11上に製造した場合の一例である。
FIG. 2 shows another embodiment of the present invention. The embodiment shown in FIG. 2 is an example in which a light emitting diode crystal structure manufactured by applying the method of the present invention is manufactured on a sapphire substrate 11.

【0040】サファイア基板11のオフ角が0.5度以
下であって、基板表面11AをHClでエッチングした
後に低温バッファ層(GaN層)12及びn型GaN層
(Siドープ)13を図1に示した工程に従って形成
し、これにより表面13Aの鏡面性が極めて優れた状態
となっているn型GaN層13を形成するところまでは
前述の実施の形態と同様である。
The off-angle of the sapphire substrate 11 is 0.5 degrees or less, and after etching the substrate surface 11A with HCl, the low-temperature buffer layer (GaN layer) 12 and the n-type GaN layer (Si-doped) 13 are shown in FIG. The process is the same as that of the above-described embodiment up to the point where the n-type GaN layer 13 is formed in accordance with the illustrated steps and thereby forms the n-type GaN layer 13 in which the surface 13A has an extremely excellent specularity.

【0041】したがって、次に、n型GaN層13上に
発光ダイオードとして働く発光機能層を形成する方法に
ついて詳しく説明する。n型GaN層13の上に、さら
に、ノンドープのGaN層14を1040℃の成長温度
で約0.25μm成長させる。しかる後、約800℃に
降温し、キャリアガスを窒素とし、原料ガスとしてTE
G、TMI、シラン、アンモニアを用いてSiをドープ
した25nmの膜厚のGaN障壁層15と3nmの膜厚
のInGaN量子井戸層16とを5回繰り返して形成
し、多重量子井戸構造層17を形成する。さらに、多重
量子井戸構造層17上にAl0.2 Ga0.8 N層18を2
5nm成長させる。
Accordingly, a method of forming a light emitting function layer functioning as a light emitting diode on the n-type GaN layer 13 will be described in detail below. A non-doped GaN layer 14 is further grown on the n-type GaN layer 13 at a growth temperature of 1040 ° C. by about 0.25 μm. Thereafter, the temperature was lowered to about 800 ° C., the carrier gas was nitrogen, and TE was used as a source gas.
A GaN barrier layer 15 having a thickness of 25 nm doped with Si using G, TMI, silane, and ammonia and an InGaN quantum well layer 16 having a thickness of 3 nm are repeatedly formed five times to form a multiple quantum well structure layer 17. Form. Further, on the multiple quantum well structure layer 17, an Al 0.2 Ga 0.8 N layer
Grow 5 nm.

【0042】次に、キャリアガスを窒素としたまま、1
040℃に昇温し、原料ガスとしてTMG、アンモニア
を用い、p型ドーパント原料としてビスエチルシクロペ
ンタジエニルマグネシウム[(C2 5 5 4 2
g、以下ECp2 Mgと記すことがある。]を用いて、
Mgがドープされたp型GaN層19を200nm成長
させる。p型の窒化物3−5族化合物半導体であるp型
GaN層19の成長終了後、サファイア基板11に対す
る加熱を停止し、アンモニアとキャリアガスを流しなが
ら冷却を行う。このとき、サファイア基板11の温度が
900℃になった時点で、アンモニアの供給を停止し、
そのまま室温までサファイア基板11を冷却した後、発
光ダイオード結晶が形成されているサファイア基板11
を取り出す。
Next, with nitrogen as the carrier gas, 1
The temperature was raised to 040 ° C., TMG and ammonia were used as raw material gases, and bisethylcyclopentadienyl magnesium [(C 2 H 5 C 5 H 4 ) 2 M was used as a p-type dopant raw material.
g, hereinafter referred to as ECp 2 Mg. ]Using,
A 200 nm thick p-type GaN layer 19 doped with Mg is grown. After the growth of the p-type GaN layer 19, which is a p-type nitride group 3-5 compound semiconductor, heating of the sapphire substrate 11 is stopped, and cooling is performed while flowing ammonia and a carrier gas. At this time, when the temperature of the sapphire substrate 11 reaches 900 ° C., the supply of ammonia is stopped,
After cooling the sapphire substrate 11 to room temperature as it is, the sapphire substrate 11 on which the light emitting diode crystal is formed is formed.
Take out.

【0043】こうして得られたp型GaN層19は後処
理しない状態でも高いp型キャリア濃度を実現できる。
このようにして高いp型キャリア濃度を実現することが
できる上述した処理の特徴は、MOVPE法によるp型
ドーパントがドープされた窒化物系化合物半導体の気相
成長工程において、キャリアガスとして実質的に水素を
含まない不活性ガスという特定のガスを用い、かつ成長
後の冷却工程において、アンモニアの供給を1100℃
〜700℃という特定温度に到達した時点で停止する点
にある。
The p-type GaN layer 19 thus obtained can realize a high p-type carrier concentration without post-processing.
The feature of the above-described processing that can realize a high p-type carrier concentration in this manner is that, in the vapor phase growth process of a nitride-based compound semiconductor doped with a p-type dopant by the MOVPE method, substantially as a carrier gas, In a cooling step after growth, a specific gas called an inert gas containing no hydrogen is used.
The point is that it stops when it reaches a specific temperature of ~ 700 ° C.

【0044】(実施例)図3に示すような球面状凸面サ
ファイア基板を用いて図1(C)に示す層構造を有する
エピタキシャル基板をMOVPE法により作製した。
(Embodiment) An epitaxial substrate having a layer structure shown in FIG. 1C was fabricated by MOVPE using a spherical convex sapphire substrate as shown in FIG.

【0045】図3は、サファイア基板の断面を示してお
り、このサファイア基板の曲率半径Rは2000mmで
あり、そのオフ角、すなわちサファイア基板面とC面
((0001)面)とのなす角は、基板の中心点aでは
0度であるが、基板の一方の端点bでは−0.72度、
他方の端点cでは+0.72度となっており、端点b〜
端点cとの間においてはオフ角は連続的に変化してい
る。
FIG. 3 shows a cross section of the sapphire substrate. The sapphire substrate has a radius of curvature R of 2000 mm, and its off-angle, that is, the angle formed between the sapphire substrate surface and the C surface ((0001) surface) is as follows. , 0 ° at the center point a of the substrate, but −0.72 ° at one end point b of the substrate,
At the other end point c, the angle is +0.72 degrees.
The off angle changes continuously with the end point c.

【0046】サファイア基板の表面を有機洗浄した後、
サファイア基板をMOVPE反応器内に入れ、水素キャ
リアガス中で濃度20%に水素希釈したHClガスを6
00cc/分でMOVPE反応器内に導入し、1040
℃で15分保持することによりサファイア基板の表面に
エッチング処理を施した。なお、このときのHClガス
は3分間ごとに間欠的に15秒づつ導入させた。
After organically cleaning the surface of the sapphire substrate,
The sapphire substrate is placed in a MOVPE reactor, and HCl gas diluted with hydrogen to a concentration of 20% in a hydrogen carrier gas is supplied to the reactor.
At 100 cc / min into the MOVPE reactor,
The surface of the sapphire substrate was subjected to an etching treatment by holding at 15 ° C. for 15 minutes. The HCl gas at this time was introduced intermittently for 15 seconds every 3 minutes.

【0047】このようにして表面をエッチング処理した
サファイア基板上への窒化物系3−5族化合物半導体の
成長は、バッファ層2として485℃でTMGとアンモ
ニアとを用いてGaN層を500Å成膜した後、TM
G、アンモニアおよびドーパントしてシラン(Si
4 )を用いて1040℃でSiをドープしたGaN層
を5.6μmの厚みで成膜した。
The growth of the nitride-based group III-V compound semiconductor on the sapphire substrate whose surface has been etched in this manner is performed by forming a GaN layer as a buffer layer 2 at 485 ° C. using TMG and ammonia at a thickness of 500 °. After that, TM
G, ammonia and silane as dopant (Si
Using H 4 ), a GaN layer doped with Si was formed at 1040 ° C. with a thickness of 5.6 μm.

【0048】SiドープGaN層の表面の面粗さを測定
するために上記方法で得られた試料に対して触針式表面
粗さ計を用いて評価を行った。測定は中心位置aを基準
としてサファイアのM軸方向(オリフラと平行)とA軸
方向(オリフラと垂直)で行った。各測定位置でのオフ
角θは図3に示すとおり中心からの距離をXmm、R=
2000mmとして式θ=sin-1(X/R)を用いて
求めている。
In order to measure the surface roughness of the surface of the Si-doped GaN layer, the sample obtained by the above method was evaluated using a stylus type surface roughness meter. The measurement was performed in the M-axis direction (parallel to the orientation flat) and the A-axis direction (perpendicular to the orientation flat) of sapphire with reference to the center position a. As shown in FIG. 3, the off angle θ at each measurement position is a distance from the center X mm, and R =
It is determined using the equation θ = sin −1 (X / R) with 2000 mm.

【0049】図4には、位置Xが+25mm〜−25m
mの範囲内での測定結果が示されている。オフ角が変化
するにしたがって表面粗さRaが変化しているのが分か
る。なお、Raの単位はÅである。中心から最も離れた
位置、すなわちオフ角が約0.72度と最大になると
き、表面の粗さは210Å以上と最大となっている。
FIG. 4 shows that the position X is between +25 mm and −25 m.
The measurement results within the range of m are shown. It can be seen that the surface roughness Ra changes as the off-angle changes. The unit of Ra is Å. When the position farthest from the center, that is, when the off-angle is at a maximum of about 0.72 degrees, the surface roughness is at a maximum of 210 ° or more.

【0050】図5は、図4に示されている測定データを
グラフにしたものであり、横軸にオフ角(θ)をとり、
縦軸に表面粗さRa(Å)をとって示している。図5中
には、M軸方向に沿った場合の測定値(オリフラに平行
の方向)と、A軸方向に沿った場合の測定値(オリフラ
に垂直の方向)とが示されている。いずれの場合もオフ
角の絶対値が0.5より小さい場合に表面粗さRaがそ
れより大きい場合に比べて格段に小さくなっていること
が判る。すなわちオフ角を0.5度以下にすることで安
定して200Å程度あるいはそれ以下の表面粗さとする
ことができる。
FIG. 5 is a graph of the measured data shown in FIG. 4, where the abscissa represents the off angle (θ),
The vertical axis indicates the surface roughness Ra (Å). FIG. 5 shows measured values along the M-axis direction (direction parallel to the orientation flat) and measured values along the A-axis direction (direction perpendicular to the orientation flat). In each case, it can be seen that when the absolute value of the off-angle is smaller than 0.5, the surface roughness Ra is much smaller than when the absolute value of the off-angle is larger. That is, by setting the off angle to 0.5 degrees or less, the surface roughness can be stably set to about 200 degrees or less.

【0051】とくにオフ角を0.1度以上0.4度以下
とすることでほぼ100Å以下の表面粗さとなり、きわ
めて平坦性の高い膜を得ることができる。
In particular, by setting the off angle to be 0.1 ° or more and 0.4 ° or less, the surface roughness becomes approximately 100 ° or less, and a film having extremely high flatness can be obtained.

【0052】したがって、HClガスで気相エッチング
されたサファイア基板上に成長されたGaN系窒化物3
−5族化合物半導体表面の鏡面性はサファイア基板のオ
フ角に依存し、オフ角が0度よりも大きくその絶対値が
0.5度以下のときに成長させたGaN系窒化物3−5
族化合物半導体の表面粗さは小さくなり、より平坦な鏡
面状態を得る。
Therefore, the GaN-based nitride 3 grown on the sapphire substrate gas-phase etched with HCl gas
The specularity of the surface of the Group 5 compound semiconductor depends on the off-angle of the sapphire substrate, and the GaN-based nitride grown when the off-angle is greater than 0 degree and the absolute value is 0.5 degree or less.
The surface roughness of the group III compound semiconductor is reduced, and a flat mirror surface state is obtained.

【0053】次に、本発明の他の特徴について説明す
る。本発明の他の特徴は、MOVPE法によるp型ドー
パントがドープされた窒化物系化合物半導体の気相成長
工程において、キャリアガスとして実質的に水素を含ま
ない不活性ガスという特定のガスを用い、かつ成長後の
冷却工程において、アンモニアの供給を1100℃〜7
00℃という特定温度に到達した時点で停止する点にあ
る。
Next, other features of the present invention will be described. Another feature of the present invention is that in the vapor phase growth process of a nitride-based compound semiconductor doped with a p-type dopant by MOVPE, a specific gas of an inert gas containing substantially no hydrogen is used as a carrier gas, In the cooling step after the growth, supply of ammonia is performed at 1100 ° C. to 7 ° C.
The point is that it stops when a specific temperature of 00 ° C. is reached.

【0054】ここで、不活性ガスとしては、例えばヘリ
ウム、アルゴン、ネオン等の希ガス、および窒素等が挙
げられる。これらのなかで、ヘリウムは動粘係数が高
く、本発明のキャリアガスとしては好適に用いることが
できる。アルゴン、窒素は安価に大量に用いることがで
きる点で、やはり好適に用いることができる。これらの
不活性ガスは単独または任意の組み合わせで混合して用
いることができる。また実質的に水素を含まない不活性
ガスとしては、例えば、水素濃度が0.5容量%以下で
ある上記のような不活性ガス等が使用される。
Here, examples of the inert gas include rare gases such as helium, argon and neon, and nitrogen. Among them, helium has a high kinematic viscosity coefficient and can be suitably used as the carrier gas of the present invention. Argon and nitrogen can be suitably used because they can be used in large quantities at low cost. These inert gases can be used alone or in any combination. As the inert gas substantially containing no hydrogen, for example, the above-mentioned inert gas having a hydrogen concentration of 0.5% by volume or less is used.

【0055】MOVPE法により、p型ドーパントがド
ープされた窒化物系化合物半導体を気相成長させるにあ
たり、使用される3族原料としては、例えばトリメチル
ガリウム[(CH3 3 Ga、以下TMGと記すことが
ある。]、トリエチルガリウム[(C2 5 3 Ga、
以下TEGと記すことがある。]等の一般式R1 2
3 Ga(ここで、R1 、R2 、R3 は、低級アルキル基
を示す。)で表されるトリアルキルガリウム;トリメチ
ルアルミニウム[(CH3 3 Al]、トリエチルアル
ミニウム[(C2 5 3 Al、以下TEAと記すこと
がある。]、トリイソブチルアルミニウム[(i−C4
9 3 Al]等の一般式R1 2 3Al(ここで、
1 、R2 、R3 は、低級アルキル基を示す。)で表さ
れるトリアルキルアルミニウム;トリメチルアミンアラ
ン[(CH3 3 N:AlH3 ];トリメチルインジウ
ム[(CH3 3 In、以下「TMI」と記すことがあ
る。]、トリエチルインジウム[(C2 5 3 In]
等の一般式R1 2 3 In(ここで、R1 、R2 、R
3 は、低級アルキル基を示す。)で表されるトリアルキ
ルインジウム、ジエチルインジウムクロライド[(C2
5 2 InCl]などのトリアルキルインジウムから
1ないし3つのアルキル基をハロゲン原子に交換したも
の、インジウムクロライド[InCl]など一般式In
X(Xはハロゲン原子)で表わされるハロゲン化インジ
ウム等が挙げられる。これらは、2種類以上を使用する
こともできる。
When the nitride-based compound semiconductor doped with a p-type dopant is vapor-phase grown by the MOVPE method, a group III raw material used is, for example, trimethylgallium [(CH 3 ) 3 Ga, hereinafter referred to as TMG. Sometimes. ], Triethyl gallium [(C 2 H 5) 3 Ga,
Hereinafter, it may be referred to as TEG. ] And other general formulas R 1 R 2 R
Trialkyl gallium represented by 3 Ga (where R 1 , R 2 and R 3 represent a lower alkyl group); trimethyl aluminum [(CH 3 ) 3 Al], triethyl aluminum [(C 2 H 5 ) 3 Al, sometimes referred to as TEA hereinafter. ], Triisobutylaluminum [(i-C 4
H 9 ) 3 Al], etc., wherein R 1 R 2 R 3 Al (where
R 1 , R 2 and R 3 represent a lower alkyl group. ); Trimethylamine alane [(CH 3 ) 3 N: AlH 3 ]; trimethyl indium [(CH 3 ) 3 In, sometimes hereinafter referred to as “TMI”. ], Triethylindium [(C 2 H 5 ) 3 In]
R 1 R 2 R 3 In (where R 1 , R 2 , R
3 represents a lower alkyl group. ) Trialkylindium, diethylindium chloride [(C 2
H 5 ) 2 InCl] or other trialkyl indium in which one to three alkyl groups have been replaced with halogen atoms, or a general formula In such as indium chloride [InCl].
And indium halide represented by X (X is a halogen atom). These can also use two or more types.

【0056】5族原料としては、アンモニアが使用され
るが、アンモニア以外の5族原料も併用し得る。かかる
5族原料としては、例えばヒドラジン、メチルヒドラジ
ン、1,1−ジメチルヒドラジン、1,2−ジメチルヒ
ドラジン、t−ブチルアミン、エチレンジアミンなどが
挙げられる。
As the Group 5 raw material, ammonia is used, but a Group 5 raw material other than ammonia may be used in combination. Examples of such group V raw materials include hydrazine, methylhydrazine, 1,1-dimethylhydrazine, 1,2-dimethylhydrazine, t-butylamine, ethylenediamine, and the like.

【0057】またp型ドーパントとして用いることがで
きる元素としては、2族元素、とくにBe、Mg、C
a、Zn、Cd、これら2種以上の混合物などが挙げら
れる。このなかではMgがさらに好適である。ここで、
Mgの原料としては、例えばビスシクロペンタジエニル
マグネシウム((C5 5 2 Mg)、ビスメチルシク
ロペンタジエニルマグネシウム((C 5 4 CH3 2
Mg)、ビスエチルシクロペンタジエニルマグネシウム
((C 5 4 2 5 2 Mg)等が挙げられる。
Further, it can be used as a p-type dopant.
Elements that can be cut include Group 2 elements, especially Be, Mg, C
a, Zn, Cd, a mixture of two or more of these, and the like.
It is. Of these, Mg is more preferred. here,
As a raw material of Mg, for example, biscyclopentadienyl
Magnesium ((CFiveHFive)TwoMg), bismethylsic
Lopentadienyl magnesium ((C FiveHFourCHThree)Two
Mg), bisethylcyclopentadienyl magnesium
((C FiveHFourCTwoHFive)TwoMg) and the like.

【0058】またp型ドーパントとともにn型ドーパン
トを同時にドープしても良い。n型ドーパントとp型ド
ーパントを同時にドープすることにより、p型ドーパン
トの活性化率をより高めることができる場合がある。こ
の目的でp型ドーパントと同時にドープすることができ
るn型ドーパントの具体例としては4族元素あるいは6
族元素が挙げられる。とくにSi、Oが好適に用いるこ
とができる。n型ドーパントを用いる場合、好ましいn
型ドーパントの濃度はp型ドーパント濃度の5%以上7
0%以下である。
Further, an n-type dopant may be simultaneously doped with a p-type dopant. By simultaneously doping the n-type dopant and the p-type dopant, the activation rate of the p-type dopant may be further increased. Specific examples of the n-type dopant that can be doped simultaneously with the p-type dopant for this purpose include a Group 4 element or a 6-type dopant.
Group elements. In particular, Si and O can be suitably used. When an n-type dopant is used, the preferred n
The concentration of the p-type dopant is 5% or more of the p-type dopant concentration.
0% or less.

【0059】窒化物系化合物半導体を成長させるための
基板としては、窒化ガリウム系化合物半導体、サファイ
ア、SiC、Si、ZrB2等を好適に用いることがで
きる。これらの基板上に直接窒化物系化合物半導体を成
長した場合、格子不整合等のため、十分高品質な結晶が
得られない場合がある。このような場合、GaN、Al
N、SiC等の層を先ず基板上にバッファ層として成長
した後、さらに窒化物系化合物半導体を成長させること
で、高品質な結晶が得られる場合がある。従って、p型
ドーパントをドープした窒化物系化合物半導体は、基板
上に直接成長させるようにしても良いし、基板上にバッ
ファ層を介して成長させても良い。あるいは、基板上に
バッファ層を介して成長した窒化ガリウム系化合物半導
体上にさらに積層させるようにしてもよい。
As a substrate for growing a nitride-based compound semiconductor, a gallium nitride-based compound semiconductor, sapphire, SiC, Si, ZrB2, or the like can be suitably used. When a nitride-based compound semiconductor is grown directly on these substrates, a crystal of sufficiently high quality may not be obtained due to lattice mismatch or the like. In such a case, GaN, Al
High quality crystals may be obtained by first growing a layer of N, SiC, etc. on a substrate as a buffer layer and then growing a nitride-based compound semiconductor. Therefore, the nitride-based compound semiconductor doped with the p-type dopant may be grown directly on the substrate or may be grown on the substrate via the buffer layer. Alternatively, it may be further laminated on a gallium nitride-based compound semiconductor grown on a substrate via a buffer layer.

【0060】以上のような原材料を用いることにより、
p型ドーパントがドープされた窒化物系化合物半導体が
気相成長されるが、その成長条件については、キャリア
ガスとして実質的に水素を含まない不活性ガス用いる公
知の方法、例えば特開平8−325094号公報等に準
拠し得る。
By using the above raw materials,
A nitride-based compound semiconductor doped with a p-type dopant is grown by vapor phase. The growth condition is determined by a known method using an inert gas substantially containing no hydrogen as a carrier gas, for example, Japanese Patent Application Laid-Open No. H8-325094. Japanese Patent Publication No.

【0061】気相成長により得られたp型ドーパントが
ドープされた窒化物系化合物半導体におけるp型不純物
の濃度は、5×1018〜1×1021cm-3であることが
好ましい。より好ましくは、1×1019〜5×1020
-3、さらに好ましくは2×1019〜2×1020cm-3
である。
The concentration of the p-type impurity in the nitride-based compound semiconductor doped with the p-type dopant obtained by the vapor phase growth is preferably 5 × 10 18 to 1 × 10 21 cm −3 . More preferably, 1 × 10 19 to 5 × 10 20 c
m -3 , more preferably 2 × 10 19 to 2 × 10 20 cm -3
It is.

【0062】本発明は、上記のようにしてp型ドーパン
トがドープされた窒化物系化合物半導体を気相成長した
後、冷却工程において、アンモニアの供給を1100℃
〜700℃という特定温度に到達した時点で停止するこ
とを特徴とする。好ましいアンモニアの停止温度は、1
000℃〜800℃である。ここで、700℃より低く
なってもアンモニアの供給を続けると、該化合物半導体
中のp型ドーパントの不活性化が生じ、一方、1100
℃より高い場合に停止すると該化合物半導体の熱劣化が
生じる。
According to the present invention, after the nitride compound semiconductor doped with the p-type dopant is vapor-phase grown as described above, the supply of ammonia is performed at 1100 ° C. in the cooling step.
The operation is stopped when a specific temperature of up to 700 ° C. is reached. The preferred ammonia shutdown temperature is 1
000 ° C to 800 ° C. Here, if the supply of ammonia is continued even when the temperature becomes lower than 700 ° C., the p-type dopant in the compound semiconductor is inactivated, while 1100
Stopping when the temperature is higher than ° C. causes thermal degradation of the compound semiconductor.

【0063】また冷却雰囲気中に酸素を混入させること
により、p型ドーパントの活性化率を高めることができ
る場合がある。酸素を混入させる場合は、全ガス供給量
の0.05〜20%である。
In some cases, by mixing oxygen into the cooling atmosphere, the activation rate of the p-type dopant can be increased. When oxygen is mixed, it is 0.05 to 20% of the total gas supply amount.

【0064】(実施例)以下、実施例によりp型化につ
いて具体的に説明するが、本発明によるp型化は以下に
説明する実施例に限定されるものではない。サファイア
基板上に、図2に示す層構造の発光ダイオード結晶を本
発明により製造する場合の一実施例について説明する。
サファイア基板11の(0001)面上に、キャリアガ
スとして水素を用い、原料ガスとしてアンモニア、TM
G、シランを用い、MOVPE法により550℃でGa
N層を低温バッファ層12として約50nm成長させ
る。続けて、Siをドープしたn型GaN層13を10
40℃で約3μm成長させ、さらに、ノンドープのGa
N層14を約0.25μm成長させる。しかる後、約8
00℃に降温し、キャリアガスを窒素とし、原料ガスと
してTEG、TMI、シラン、アンモニアを用いてSi
をドープした25nmのGaN障壁層15と3nmのI
nGaN量子井戸層16とを5回繰り返して形成し、多
重量子井戸構造層17を形成する。さらに、多重量子井
戸構造層17上にAl0.2 Ga0.8 N層18を25nm
成長させる。
(Example) Hereinafter, the p-type conversion will be described in detail with reference to examples, but the p-type conversion according to the present invention is not limited to the examples described below. An embodiment in which a light emitting diode crystal having a layer structure shown in FIG. 2 is manufactured on a sapphire substrate according to the present invention will be described.
On the (0001) plane of the sapphire substrate 11, hydrogen was used as a carrier gas, and ammonia, TM
G, using silane at 550 ° C. by MOVPE method
The N layer is grown as the low-temperature buffer layer 12 by about 50 nm. Then, the n-type GaN layer 13 doped with Si is
Grown at 40 ° C. to about 3 μm and further doped with non-doped Ga
The N layer 14 is grown to about 0.25 μm. After that, about 8
The temperature was lowered to 00 ° C., the carrier gas was nitrogen, and TEG, TMI, silane, and ammonia were
-Doped 25 nm GaN barrier layer 15 and 3 nm I
The multiple quantum well structure layer 17 is formed by repeatedly forming the nGaN quantum well layer 16 five times. Further, an Al 0.2 Ga 0.8 N layer 18 is formed on the multiple quantum well structure layer 17 by 25 nm.
Let it grow.

【0065】次に、キャリアガスを窒素としたまま、1
040℃に昇温し、原料ガスとしてTMG、アンモニア
を、p型ドーパント原料としてビスエチルシクロペンタ
ジエニルマグネシウム[(C2 5 5 4 2 Mg、
以下ECp2 Mgと記すことがある。]を用いて、Mg
がドープされたp型GaN層19を200nm成長させ
る。p型の窒化物系3−5族化合物半導体であるこのp
型GaN層19の成長終了後、基板に対する加熱を停止
し、アンモニアとキャリアガスを流しながら冷却を行
う。このとき、サファイア基板11の温度が900℃に
なった時点で、アンモニアの供給を停止し、そのまま室
温までサファイア基板11を冷却した後、発光ダイオー
ド結晶が形成されているサファイア基板11を取り出
す。
Next, with the carrier gas being nitrogen, 1
The temperature was raised to 040 ° C., and TMG and ammonia were used as source gases, bisethylcyclopentadienyl magnesium [(C 2 H 5 C 5 H 4 ) 2 Mg as a p-type dopant source,
Hereinafter, it may be referred to as ECp 2 Mg. Using Mg
Is grown to a thickness of 200 nm. This p-type nitride group 3-5 compound semiconductor
After the growth of the type GaN layer 19, heating of the substrate is stopped, and cooling is performed while flowing ammonia and a carrier gas. At this time, when the temperature of the sapphire substrate 11 reaches 900 ° C., the supply of ammonia is stopped, the sapphire substrate 11 is cooled to room temperature, and the sapphire substrate 11 on which the light emitting diode crystal is formed is taken out.

【0066】こうして得られたp型GaN層19は後処
理しない状態でも高いp型キャリア濃度を実現できる。
実施例の試料について、p型GaN層19の一部をエッ
チングにより取り除きその下層のn型層を露出させた
後、p型GaN層19およびこの露出したn型層の表面
にそれぞれ電極を形成することで、発光ダイオードとし
ての素子構成とすることができる。この発光ダイオード
は、p型GaN層19が十分なp型キャリア濃度を有す
るため、低い駆動電圧で発光させることが可能である。
The p-type GaN layer 19 thus obtained can realize a high p-type carrier concentration without post-processing.
For the sample of the example, after removing a part of the p-type GaN layer 19 by etching to expose the n-type layer under the p-type GaN layer 19, electrodes are formed on the p-type GaN layer 19 and the surface of the exposed n-type layer, respectively. Thus, an element configuration as a light emitting diode can be obtained. This light emitting diode can emit light at a low driving voltage because the p-type GaN layer 19 has a sufficient p-type carrier concentration.

【0067】これに対し、キャリアガスを水素としてM
gをドープしたGaN層を成長すること以外は上述した
実施例と同様にして図2に示すのと同様の層構造の発光
ダイオード結晶を作製した場合には、p型GaN層19
のp型キャリア濃度は上記実施例の場合に比べて低くな
り、低駆動電圧での発光が充分でなく、高品質の発光ダ
イオード素子を製作することが難しい。
On the other hand, when the carrier gas is hydrogen and M
When a light emitting diode crystal having the same layer structure as that shown in FIG. 2 was produced in the same manner as in the above-described embodiment except that a g-doped GaN layer was grown, the p-type GaN layer 19 was formed.
The p-type carrier concentration is lower than that of the above embodiment, and light emission at a low driving voltage is not sufficient, and it is difficult to manufacture a high quality light emitting diode element.

【0068】[0068]

【発明の効果】本発明によれば、上述の如く、オフ角の
絶対値が0.5度以下のサファイア基板を用いることに
よりその上に形成される3−5族化合物半導体表面の鏡
面性を向上させることができる。したがって、これを用
いて半導体機能デバイスを作製すれば、電気的特性に優
れた半導体素子を得ることができる。さらに、サファイ
ア基板の表面をエッチングで改質するようにすれば、よ
り一層鏡面性に優れた3−5族化合物半導体表面を製造
することができる。
According to the present invention, as described above, by using a sapphire substrate having an absolute value of an off angle of 0.5 degrees or less, the surface of the group III-V compound semiconductor formed on the substrate can be made specular. Can be improved. Therefore, when a semiconductor functional device is manufactured by using this, a semiconductor element having excellent electric characteristics can be obtained. Furthermore, if the surface of the sapphire substrate is modified by etching, it is possible to manufacture a group 3-5 compound semiconductor surface with even more excellent mirror surface.

【0069】また、p型ドーパントがドープされた窒化
物系化合物半導体の気相成長工程において、キャリアガ
スとして実質的に水素を含まない不活性ガスという特定
のガスを用い、かつ成長後の冷却工程において、特定温
度に到達した時点アンモニアの供給をで停止することに
より、良好なp型の電気特性を示す窒化物系3−5族化
合物半導体を得ることができる。この結果、低い駆動電
圧で充分な発光強度を有する発光効率の良好な発光素子
を実現することができる。
Further, in the vapor phase growth step of a nitride compound semiconductor doped with a p-type dopant, a specific gas called an inert gas substantially containing no hydrogen is used as a carrier gas, and a cooling step after the growth is performed. In the above, when the supply of ammonia is stopped when the temperature reaches a specific temperature, a nitride-based group III-V compound semiconductor exhibiting good p-type electric characteristics can be obtained. As a result, it is possible to realize a light emitting element having sufficient light emission intensity and good light emission efficiency at a low driving voltage.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の一例を説明するための工
程説明図。
FIG. 1 is a process explanatory view illustrating an example of an embodiment of the present invention.

【図2】本発明の別の実施の形態を説明するための層構
造図。
FIG. 2 is a layer structure diagram for explaining another embodiment of the present invention.

【図3】本発明の一実施例に用いるサファイア基板の断
面図。
FIG. 3 is a sectional view of a sapphire substrate used in one embodiment of the present invention.

【図4】図3に示したサファイア基板を用いて3−5族
化合物半導体を製造した場合の一実施例の表面粗さの測
定結果を示す図。
FIG. 4 is a view showing a measurement result of a surface roughness of one example when a Group 3-5 compound semiconductor is manufactured using the sapphire substrate shown in FIG. 3;

【図5】図4に示した測定データを示すグラフ。5 is a graph showing the measurement data shown in FIG.

【符号の説明】[Explanation of symbols]

1 サファイア基板 2 バッファ層 3 GaN層 4 エピタキシャル基板 11 サファイア基板 12 低温バッファ層(GaN層) 13 n型GaN層 14 GaN層 15 GaN障壁層 16 InGaN量子井戸層 17 多重量子井戸構造層 18 Al0.2 Ga0.8 N層 19 p型GaN層Reference Signs List 1 sapphire substrate 2 buffer layer 3 GaN layer 4 epitaxial substrate 11 sapphire substrate 12 low-temperature buffer layer (GaN layer) 13 n-type GaN layer 14 GaN layer 15 GaN barrier layer 16 InGaN quantum well layer 17 multiple quantum well structure layer 18 Al 0.2 Ga 0.8 N layer 19 p-type GaN layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野 善伸 茨城県つくば市北原6番 住友化学工業株 式会社内 Fターム(参考) 5F041 AA21 AA40 CA34 CA49 CA57 CA65 5F045 AA04 AB14 AB18 AC07 AC08 AC09 AC12 AC19 AD08 AF09 BB12 BB16 CA10 CA11 CA12 HA03 HA22 5F073 AA55 AA74 CA17 CB05 CB14 DA05 DA12 EA29    ────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Yoshinobu Ono             6th Kitahara, Tsukuba, Ibaraki Prefecture Sumitomo Chemical Co., Ltd.             In the formula company F term (reference) 5F041 AA21 AA40 CA34 CA49 CA57                       CA65                 5F045 AA04 AB14 AB18 AC07 AC08                       AC09 AC12 AC19 AD08 AF09                       BB12 BB16 CA10 CA11 CA12                       HA03 HA22                 5F073 AA55 AA74 CA17 CB05 CB14                       DA05 DA12 EA29

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 基板上に一般式Inx Gay Alz
(ただし、x+y+z=1、0≦x≦1、0≦y≦1、
0≦z≦1)で表される3−5族化合物半導体を結晶成
長させて3−5族化合物半導体を製造するための方法に
おいて、 基板表面とC面とのなす角の絶対値が0.5度以下であ
る基板を用意し、 該基板の基板表面を分子中にハロゲン元素を含むガスを
用いて気相エッチングした後、該基板表面上に3−5族
化合物半導体を気相成長法により結晶成長させることを
特徴とする3−5族化合物半導体の製造方法。
1. A general formula onto a substrate In x Ga y Al z N
(However, x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1,
In a method for producing a Group 3-5 compound semiconductor by growing a Group 3-5 compound semiconductor represented by 0 ≦ z ≦ 1), the absolute value of the angle between the substrate surface and the C plane is set to 0. After preparing a substrate having a temperature of 5 degrees or less, the substrate surface of the substrate is subjected to vapor phase etching using a gas containing a halogen element in a molecule, and then a group 3-5 compound semiconductor is vapor-phase grown on the substrate surface. A method for producing a Group 3-5 compound semiconductor, comprising growing a crystal.
【請求項2】 基板上に一般式Inx Gay Alz
(ただし、x+y+z=1、0≦x≦1、0≦y≦1、
0≦z≦1)で表される3−5族化合物半導体を結晶成
長させて3−5族化合物半導体を製造するための方法に
おいて、 基板表面とC面とのなす角の絶対値が0.5度以下であ
る基板を用意し、 該基板の基板表面を分子中にハロゲン元素を含むガスを
用いて気相エッチングした後、該基板の基板表面上にバ
ッファ層を積層した後、3−5族化合物半導体を気相成
長法により結晶成長させることを特徴とする3−5族化
合物半導体の製造方法。
2. A general formula onto a substrate In x Ga y Al z N
(However, x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1,
In a method for producing a Group 3-5 compound semiconductor by growing a Group 3-5 compound semiconductor represented by 0 ≦ z ≦ 1), the absolute value of the angle between the substrate surface and the C plane is set to 0. After preparing a substrate having a temperature of 5 degrees or less, the substrate surface of the substrate is subjected to gas phase etching using a gas containing a halogen element in a molecule, and then a buffer layer is laminated on the substrate surface of the substrate. A method for producing a Group 3-5 compound semiconductor, comprising growing a Group 3 compound semiconductor by a vapor phase growth method.
【請求項3】 分子中にハロゲン元素を含むガスがHC
lであることを特徴とする請求項1又は2記載の3−5
族化合物半導体の製造方法。
3. A gas containing a halogen element in a molecule is HC.
3. 3-5 according to claim 1 or 2,
A method for producing a group III compound semiconductor.
【請求項4】 基板がサファイアであることを特徴とす
る請求項1、2又は3記載の3−5族化合物半導体の製
造方法。
4. The method according to claim 1, wherein the substrate is sapphire.
【請求項5】 前記気相成長法が有機金属気相成長法で
ある請求項1、2、3又は4記載の3−5族化合物半導
体の製造方法。
5. The method for producing a Group 3-5 compound semiconductor according to claim 1, wherein said vapor phase growth method is a metal organic vapor phase growth method.
【請求項6】 請求項1、2、3、4又は5に記載され
た製造方法により得られた3−5族化合物半導体。
6. A Group 3-5 compound semiconductor obtained by the method according to claim 1, 2, 3, 4, or 5.
【請求項7】 キャリアガスとして実質的に水素を含ま
ない不活性ガスを用い、5族原料としてアンモニアを用
いた有機金属気相成長法により、p型ドーパントをドー
プした一般式Inx Gay Alz N(0≦x≦1、0≦
y≦1、0≦z≦1、x+y+z=1)で表わされる3
−5族化合物半導体を成長させた後、冷却工程におい
て、1100℃〜700℃の範囲でアンモニアの供給を
停止することを特徴とするp型3−5族化合物半導体の
製造方法。
Substantially using an inert gas not containing hydrogen as claimed in claim 7 carrier gas, by a metal organic chemical vapor deposition method using ammonia as a group V material, the general formula doped with a p-type dopant an In x Ga y Al z N (0 ≦ x ≦ 1, 0 ≦
3 represented by y ≦ 1, 0 ≦ z ≦ 1, x + y + z = 1)
A method for producing a p-type group 3-5 compound semiconductor, comprising: stopping the supply of ammonia at a temperature in the range of 1100 ° C. to 700 ° C. in a cooling step after growing the group 5 compound semiconductor.
【請求項8】 実質的に水素を含まない不活性ガス中の
水素濃度が0.5容量%以下である請求項7記載の製造
方法。
8. The method according to claim 7, wherein the hydrogen concentration in the inert gas containing substantially no hydrogen is 0.5% by volume or less.
【請求項9】 不活性ガスが、ヘリウム、アルゴン、窒
素から選択された少なくとも1種である請求項7又は8
記載の製造方法。
9. The gas according to claim 7, wherein the inert gas is at least one selected from helium, argon, and nitrogen.
The manufacturing method as described.
【請求項10】 p型ドーパントがMgである請求項
7、8又は9に記載の製造方法。
10. The method according to claim 7, wherein the p-type dopant is Mg.
【請求項11】 アンモニアの供給を停止する温度が1
000℃〜800℃の範囲である請求項7、8、9又は
10に記載の製造方法。
11. The temperature at which the supply of ammonia is stopped is 1
The method according to claim 7, 8, 9, or 10, wherein the temperature is in the range of 000 ° C to 800 ° C.
【請求項12】 請求項7、8、9、10又は11に記
載の製造方法により得られた化合物半導体。
12. A compound semiconductor obtained by the method according to claim 7, 8, 9, 10 or 11.
【請求項13】 請求項12に記載の化合物半導体を用
いてなる化合物半導体素子。
13. A compound semiconductor device comprising the compound semiconductor according to claim 12.
JP2002157168A 2002-05-30 2002-05-30 Method of manufacturing iii-v compound semiconductor and compound semiconductor element Pending JP2003347226A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002157168A JP2003347226A (en) 2002-05-30 2002-05-30 Method of manufacturing iii-v compound semiconductor and compound semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002157168A JP2003347226A (en) 2002-05-30 2002-05-30 Method of manufacturing iii-v compound semiconductor and compound semiconductor element

Publications (1)

Publication Number Publication Date
JP2003347226A true JP2003347226A (en) 2003-12-05

Family

ID=29773142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002157168A Pending JP2003347226A (en) 2002-05-30 2002-05-30 Method of manufacturing iii-v compound semiconductor and compound semiconductor element

Country Status (1)

Country Link
JP (1) JP2003347226A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008172079A (en) * 2007-01-12 2008-07-24 Sumitomo Electric Ind Ltd Method of manufacturing group iii-v compound semiconductor, and group iii-v compound semiconductor
EP2322699A2 (en) 2005-05-06 2011-05-18 Freiberger Compound Materials GmbH Process for producing III-N substrates
CN103996607A (en) * 2014-05-30 2014-08-20 广州市众拓光电科技有限公司 Metal Al monocrystal film growing on sapphire substrate and preparing method and application of metal Al monocrystal film
JP6194138B2 (en) * 2015-07-21 2017-09-06 創光科学株式会社 Nitride semiconductor ultraviolet light emitting device
JP2021161012A (en) * 2020-04-03 2021-10-11 株式会社Flosfia Surface treatment method of sapphire substrate

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2322699A2 (en) 2005-05-06 2011-05-18 Freiberger Compound Materials GmbH Process for producing III-N substrates
US7998273B2 (en) 2005-05-06 2011-08-16 Freiberger Compound Materials Gmbh Method for producing III-N layers, and III-N layers or III-N substrates, and devices based thereon
US9115444B2 (en) 2005-05-06 2015-08-25 Freiberger Compound Materials Gmbh Method for producing III-N layers, and III-N layers or III-N substrates, and devices based thereon
JP2008172079A (en) * 2007-01-12 2008-07-24 Sumitomo Electric Ind Ltd Method of manufacturing group iii-v compound semiconductor, and group iii-v compound semiconductor
CN103996607A (en) * 2014-05-30 2014-08-20 广州市众拓光电科技有限公司 Metal Al monocrystal film growing on sapphire substrate and preparing method and application of metal Al monocrystal film
JP6194138B2 (en) * 2015-07-21 2017-09-06 創光科学株式会社 Nitride semiconductor ultraviolet light emitting device
JPWO2017013729A1 (en) * 2015-07-21 2017-10-12 創光科学株式会社 Nitride semiconductor ultraviolet light emitting device
US10297715B2 (en) 2015-07-21 2019-05-21 Soko Kagaku Co., Ltd. Nitride semiconductor ultraviolet light-emitting element
JP2021161012A (en) * 2020-04-03 2021-10-11 株式会社Flosfia Surface treatment method of sapphire substrate
JP7498902B2 (en) 2020-04-03 2024-06-13 株式会社Flosfia Surface treatment method for sapphire substrate

Similar Documents

Publication Publication Date Title
JP3139445B2 (en) GaN-based semiconductor growth method and GaN-based semiconductor film
JP5023318B2 (en) 3-5 nitride semiconductor multilayer substrate, 3-5 nitride semiconductor free-standing substrate manufacturing method, and semiconductor device
US8882935B2 (en) Fabrication of nonpolar indium gallium nitride thin films, heterostructures, and devices by metalorganic chemical vapor deposition
US8709843B2 (en) Method of manufacturing nitride semiconductor and nitride semiconductor element
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
US20080111144A1 (en) LIGHT EMITTING DIODE AND LASER DIODE USING N-FACE GaN, InN, AND AlN AND THEIR ALLOYS
US20050214992A1 (en) Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
JP2012209582A (en) Optoelectronic device with light emitting device structure grown on nonpolar group-iii nitride template or substrate, and device manufacturing method
JP2003124128A (en) Method of manufacturing iii nitride-based compound semiconductor
WO2010113423A1 (en) Method for growing crystals of nitride semiconductor, and process for manufacture of semiconductor device
JP4734786B2 (en) Gallium nitride compound semiconductor substrate and manufacturing method thereof
JP2010510655A (en) Light emitting diode and laser diode using N-plane GaN, InN and AlN and their alloys
CN102067286B (en) Crystal growth process for nitride semiconductor, and method for manufacturing semiconductor device
WO2018217973A1 (en) Nitrogen-polar and semipolar gan layers and devices formed on sapphire with a high-temperature a1n buffer
JP3934320B2 (en) GaN-based semiconductor device and manufacturing method thereof
JP5814131B2 (en) Structure and manufacturing method of semiconductor substrate
JP3064891B2 (en) Group 3-5 compound semiconductor, method of manufacturing the same, and light emitting device
JP2004356522A (en) Group 3-5 compound semiconductor, its manufacturing method, and its use
JP2003347226A (en) Method of manufacturing iii-v compound semiconductor and compound semiconductor element
JPH0997921A (en) Manufacture of iii-v compd. semiconductor
JPH09148626A (en) Manufacture of iii-v group compound semiconductor
JP2002016009A (en) Method of manufacturing iii nitride semiconductor single- crystal, and method for using the iii nitride single- crystal semiconductor
JP4010318B2 (en) Light emitting element
JP2005057224A (en) Method for manufacturing nitride-based compound semiconductor
JP2007131518A (en) Manufacturing method of nitride crystal substrate and nitride semiconductor substrate for light emitting element