JP2003332720A - Multilayer printed wiring board and method of manufacturing same - Google Patents

Multilayer printed wiring board and method of manufacturing same

Info

Publication number
JP2003332720A
JP2003332720A JP2002138559A JP2002138559A JP2003332720A JP 2003332720 A JP2003332720 A JP 2003332720A JP 2002138559 A JP2002138559 A JP 2002138559A JP 2002138559 A JP2002138559 A JP 2002138559A JP 2003332720 A JP2003332720 A JP 2003332720A
Authority
JP
Japan
Prior art keywords
resist
pad
wiring board
multilayer printed
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002138559A
Other languages
Japanese (ja)
Inventor
Eiji Hirata
英二 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP2002138559A priority Critical patent/JP2003332720A/en
Publication of JP2003332720A publication Critical patent/JP2003332720A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multilayer printed wiring board and a method of manufacturing the same, which are capable of easily compensating a solder resist for alignment accuracy, improving pads in adhesion, and enabling the solder resist to be well formed. <P>SOLUTION: The multilayer printed wiring board is equipped with the mounting pad 14 composed of a lower pad 14b whose diameter is twice or above as large as the alignment tolerance of the solder resist 16 to a design criterion and an upper pad 14c whose diameter is twice or above as small as the alignment tolerance. The wiring board is also equipped with the solder resist 16b which is so formed in size as to be laid across the design criterion corresponding parts of the adjacent pads. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、表面実装部品を実
装する実装パッドを備えた多層プリント配線板とその製
造方法に関し、特にソルダーレジストの合わせ精度の低
さを実装パッドの形状で補うことのできる多層プリント
配線板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board having a mounting pad for mounting a surface mounting component and a method for manufacturing the same, and in particular, a low mounting accuracy of a solder resist is compensated by the shape of the mounting pad. The present invention relates to a multilayer printed wiring board that can be used.

【0002】[0002]

【従来の技術】例えば、BGA(ボールグリッドアレ
イ)やCSP(チップサイズパッケージ或いはチップス
ケールパッケージ)等の表面実装部品を実装する実装パ
ッド部のソルダーレジスト形成として、実装パッドの外
周に数十μm被せるように形成する方法と、実装パッド
に数十μmのクリアランスを持たせて形成する方法とに
大別されるが、前者では部品を実装する際、実装パッド
上にソルダーレジストの段差が生じ、当該部品の実装性
が低下する、或いは、実装パッドの表面でしかはんだ接
合できないため、部品の接合信頼性が低い等の理由か
ら、殆どの場合、後者の方法を利用している。
2. Description of the Related Art For example, in order to form a solder resist for a mounting pad portion for mounting surface mounting components such as BGA (ball grid array) and CSP (chip size package or chip scale package), the outer periphery of the mounting pad is covered by several tens of μm. It is roughly divided into a method of forming the mounting pad and a method of forming the mounting pad with a clearance of several tens of μm, but in the former case, when mounting a component, a step of the solder resist occurs on the mounting pad, In most cases, the latter method is used for the reason that the mountability of the component is deteriorated, or soldering can be performed only on the surface of the mounting pad, and thus the joint reliability of the component is low.

【0003】ここで後者の実装パッド部を、図5を用い
て簡単に説明する。図5(a)は、複数形成される実装
パッド14の一部を拡大表示した概略平面説明図、図5
(b)は、図5(a)の実装パッド14間を更に拡大表
示した概略断面説明図であり、直径uからなる実装パッ
ド14と、ソルダーレジストの合わせ公差(以降、単に
合わせ公差と呼ぶ)rからなるクリアランス16cと、
当該直径uと合わせ公差rとを足した(直径として2r
足した)直径sからなる抜きパターンを有するソルダー
レジスト16とからなり、当該実装パッド14間のソル
ダーレジスト16bが2rの寸法で形成されたものであ
る。
Here, the latter mounting pad portion will be briefly described with reference to FIG. FIG. 5A is a schematic plan view showing a part of a plurality of mounting pads 14 formed in an enlarged manner, FIG.
FIG. 5B is a schematic cross-sectional explanatory view in which the space between the mounting pads 14 in FIG. 5A is further enlarged, and the mounting tolerance of the mounting pad 14 having the diameter u and the solder resist (hereinafter, simply referred to as a matching tolerance). clearance 16c consisting of r,
The diameter u and the combined tolerance r are added (2r as the diameter
Solder resist 16 having a punched pattern of diameter s (added) and solder resist 16b between mounting pads 14 having a size of 2r.

【0004】[0004]

【発明が解決しようとする課題】このように後者の場合
は、実装パッド14の表面よりソルダーレジスト16が
突出することがなく、また、クリアランス16cによ
り、はんだが当該実装パッド14の側面にも回り込むた
め、部品の実装性及び接合信頼性に優れるというもので
あるが、高密度配線化の要求から実装パッド14の直径
uが小さくなり、これにより基板に対する密着性が低下
して、当該実装パッド14が剥離し易いという問題がで
てきた。また、合わせ精度の低いソルダーレジスト16
を形成する場合、合わせ公差rからなるクリアランス1
6cを持たせて形成する必要があるため、当該実装パッ
ド14間に配線回路を通した場合、当該ソルダーレジス
ト16が最大限(合わせ公差r)にずれてしまうと、当
該配線回路が露出するおそれがあるという問題を有して
いた。
As described above, in the latter case, the solder resist 16 does not project from the surface of the mounting pad 14, and the clearance 16c causes the solder to also flow around the side surface of the mounting pad 14. Therefore, the mountability and the joint reliability of the parts are excellent, but the diameter u of the mounting pad 14 is reduced due to the demand for high-density wiring, which reduces the adhesion to the substrate and reduces the mounting pad 14 concerned. However, there is a problem that it is easily peeled off. Also, the solder resist 16 with low alignment accuracy
When forming, clearance 1 consisting of alignment tolerance r
Since it is necessary to form the wiring circuit between the mounting pads 14, the wiring circuit may be exposed if the solder resist 16 deviates to the maximum (alignment tolerance r). Had the problem that there is.

【0005】本発明は、上記不具合に鑑みてなされたも
ので、その目的とするところは、実装パッドの小径化に
よる当該実装パッドの剥離の懸念がなく、また、合わせ
精度の低いソルダーレジスト形成を補う手段として、ク
リアランスを設けるといった不具合の発生し易い手段を
用いる必要がなく、容易にソルダーレジストの合わせ精
度を補うことができる、パッド密着性及びソルダーレジ
スト形成性に優れた多層プリント配線板とその製造方法
を提供することを目的とする。
The present invention has been made in view of the above problems, and it is an object of the present invention to form a solder resist having low alignment accuracy without fear of peeling of the mounting pad due to reduction in diameter of the mounting pad. As a supplementary means, it is not necessary to use a means such as a clearance that is likely to cause a problem, and it is possible to easily supplement the alignment accuracy of the solder resist, and a multilayer printed wiring board excellent in pad adhesion and solder resist formability and the same. It is intended to provide a manufacturing method.

【0006】[0006]

【課題を解決するための手段】上記目的を達成すべく請
求項1に係る本発明は、表面実装部品を実装する実装パ
ッドを備えた多層プリント配線板であって、当該実装パ
ッドが、設計基準値に対してソルダーレジストの合わせ
公差の2倍以上大きい径からなるパッド下段部と、当該
実装パッドの設計基準値に対してソルダーレジストの合
わせ公差の2倍以上小さい径からなるパッド上段部とか
らなり、かつソルダーレジストが、隣接する当該実装パ
ッドの設計基準値相当部位にかかる寸法で形成されてい
ることを特徴とする多層プリント配線板である。
To achieve the above object, the present invention according to claim 1 is a multilayer printed wiring board having a mounting pad for mounting a surface mounting component, wherein the mounting pad is a design standard. From the lower pad part that has a diameter that is at least twice the matching tolerance of the solder resist with respect to the value, and the upper pad part that has a diameter that is at least twice the matching tolerance of the solder resist with respect to the design standard value of the mounting pad. The multilayer printed wiring board is characterized in that the solder resist is formed in such a size that the portion corresponding to the design reference value of the adjacent mounting pad is formed.

【0007】これにより、パッド(パッド上段部)表面
よりソルダーレジストが突出することがなく、尚かつパ
ッド上段部の側面にもはんだが回り込むため、部品の実
装性及び接合信頼性を向上することができる。また、合
わせ精度の低いソルダーレジスト形成を、実装パッドの
形状により容易に補うことができる(即ち、ソルダーレ
ジストのずれに対してパッド面積が常に一定であるた
め、安定した部品実装が可能となる)。また、実装パッ
ド間に配線回路を形成した場合にソルダーレジストが最
大限にずれたとしても、当該配線回路の露出を防止する
ことができる。更に、パッド下段部にソルダーレジスト
を被覆する構成としたため、実装パッドの剥離を防止す
ることができるとともに、パッド上段部とソルダーレジ
ストが略同じ高さで形成できることから、はんだブリッ
ジを防止することができる。
As a result, the solder resist does not project from the surface of the pad (upper part of the pad), and the solder also wraps around the side surface of the upper part of the pad, so that the mountability and joint reliability of the parts can be improved. it can. In addition, the solder resist formation with low alignment accuracy can be easily supplemented by the shape of the mounting pad (that is, the pad area is always constant with respect to the deviation of the solder resist, so stable component mounting is possible). . Further, even if the solder resist is maximally displaced when a wiring circuit is formed between the mounting pads, it is possible to prevent the wiring circuit from being exposed. Further, since the solder resist is coated on the lower part of the pad, the mounting pad can be prevented from peeling off, and the solder bridge can be prevented because the upper part of the pad and the solder resist can be formed at substantially the same height. it can.

【0008】また、請求項2に係る本発明は、前記パッ
ド下段部を含んだ配線回路のエッチング界面の厚さと、
当該配線回路の中の微細配線回路の厚さが同一であり、
かつ当該厚さが絶縁層に予め積層された金属箔と、配線
層間を接続するスルーホール及び/又はブラインドバイ
アホールを形成する際の無電解めっきの厚さとからなる
ことを特徴とする請求項1に記載の多層プリント配線板
である。
According to a second aspect of the present invention, there is provided a thickness of an etching interface of a wiring circuit including the lower pad portion,
The fine wiring circuits in the wiring circuit have the same thickness,
Further, the thickness is composed of a metal foil preliminarily laminated on an insulating layer and a thickness of electroless plating for forming a through hole and / or a blind via hole for connecting wiring layers. The multilayer printed wiring board as described in 1.

【0009】これにより、導体厚の厚い配線回路と隣接
して微細配線回路を形成する場合においても、エッチン
グ液の液回りが良くなるため、サブトラクティブ法にお
いても容易に微細配線回路が得られる。
As a result, even when a fine wiring circuit is formed adjacent to a wiring circuit having a large conductor thickness, the flow of the etching solution is improved, so that the fine wiring circuit can be easily obtained even in the subtractive method.

【0010】また、請求項3に係る本発明は、表層に表
面実装部品を実装する実装パッドと配線層間を接続する
スルーホール及び/又はブラインドバイアホールとを備
えた多層プリント配線板の製造方法であって、絶縁層に
金属箔が積層された絶縁基板に貫通孔及び/又は非貫通
孔を穿孔する工程と、無電解めっき処理により当該貫通
孔及び/又は非貫通孔を導通させる工程と、少なくとも
スルーホール及び/又はブラインドバイアホールとその
ランド形成部に開口部を設けるとともに、当該実装パッ
ド形成部に当該実装パッドの設計基準値に対してソルダ
ーレジストの合わせ公差の2倍以上小さい径の開口部を
設けためっきレジストを形成する工程と、当該金属箔と
無電解めっきの層からなる下地導電層をめっきリードと
して電解めっき処理を施すことにより、当該めっきレジ
ストの開口部に電解めっきを析出させる工程と、当該め
っきレジストを剥離した後、電解めっきの表側面及び当
該実装パッドの設計基準値に対してソルダーレジストの
合わせ公差の2倍以上大きい径の範囲内にある当該下地
導電層、並びにその他の配線回路形成部にエッチングレ
ジストを形成する工程と、当該エッチングレジストから
露出した当該下地導電層をエッチング除去する工程と、
当該エッチングレジストを剥離した後、隣接する当該実
装パッドの設計基準値相当部位にかかる寸法でソルダー
レジストを形成する工程とを含んでなる多層プリント配
線板の製造方法である。
The present invention according to claim 3 is a method of manufacturing a multilayer printed wiring board having a mounting pad for mounting a surface mounting component on a surface layer and a through hole and / or a blind via hole for connecting wiring layers. And a step of forming a through hole and / or a non-through hole in an insulating substrate having a metal foil laminated on an insulating layer, and a step of electrically connecting the through hole and / or the non-through hole by an electroless plating treatment, An opening is provided in the through hole and / or the blind via hole and the land forming portion thereof, and the diameter of the mounting pad forming portion is smaller than the design tolerance of the mounting pad by more than twice the tolerance of the solder resist. And a step of forming a plating resist, and an electrolytic plating process using the underlying conductive layer composed of the metal foil and the electroless plating layer as a plating lead. By applying the step of depositing electrolytic plating in the opening of the plating resist, and after peeling the plating resist, the alignment tolerance of the solder resist with respect to the design side surface of the electrolytic plating and the design reference value of the mounting pad. A step of forming an etching resist on the underlying conductive layer and other wiring circuit forming portions having a diameter that is at least twice as large, and a step of etching away the underlying conductive layer exposed from the etching resist,
A method for manufacturing a multilayer printed wiring board, which comprises a step of forming a solder resist with a dimension corresponding to a design reference value-corresponding portion of an adjacent mounting pad after peeling off the etching resist.

【0011】これにより、ソルダーレジストの合わせ公
差に対応可能な実装パッド、並びに微細配線回路を備え
た多層プリント配線板を、サブトラクティブ法により容
易に製造できる。
This makes it possible to easily manufacture a multi-layer printed wiring board having a mounting pad capable of accommodating the solder resist alignment tolerance and a fine wiring circuit by the subtractive method.

【0012】また、請求項4に係る本発明は、当該めっ
きレジストの開口部が、微細配線回路形成部を除いた部
位に設けられることを特徴とする請求項3に記載の多層
プリント配線板の製造方法である。
The present invention according to claim 4 is the multilayer printed wiring board according to claim 3, wherein the opening of the plating resist is provided in a portion excluding the fine wiring circuit forming portion. It is a manufacturing method.

【0013】これにより、導体厚の厚い配線回路と隣接
して微細配線回路を形成した多層プリント配線板を、サ
ブトラクティブ法により容易に製造できる。
Thus, a multilayer printed wiring board in which a fine wiring circuit is formed adjacent to a wiring circuit having a thick conductor can be easily manufactured by the subtractive method.

【0014】また、請求項5に係る本発明は、当該回路
形成が、液状エッチングレジストを用いてエッチング処
理されることを特徴とする請求項3乃至4に記載の多層
プリント配線板の製造方法である。
The present invention according to claim 5 is the method for manufacturing a multilayer printed wiring board according to any one of claims 3 to 4, characterized in that the circuit formation is subjected to etching treatment using a liquid etching resist. is there.

【0015】これにより、配線回路の電解めっき形成部
にエッチングレジストを追従させることができるため、
当該電解めっきの段差部におけるレジスト未着を防止す
ることができる。
As a result, the etching resist can be made to follow the electrolytic plating forming portion of the wiring circuit.
It is possible to prevent the resist from not adhering to the step portion of the electrolytic plating.

【0016】また、請求項6に係る本発明は、液状エッ
チングレジストが、ポジ型のエッチングレジストである
ことを特徴とする請求項5に記載の多層プリント配線板
の製造方法である。
The present invention according to claim 6 is the method for manufacturing a multilayer printed wiring board according to claim 5, wherein the liquid etching resist is a positive etching resist.

【0017】液状エッチングレジストとしてポジ型のも
のを用いることにより、光が届き難い孔内だけでなく、
レジスト膜厚の不安定なめっき段差部にもエッチングレ
ジストを容易に形成することができる。
By using a positive type liquid etching resist, not only in the holes where light cannot reach easily,
The etching resist can be easily formed even on the plating step portion where the resist film thickness is unstable.

【0018】[0018]

【発明の実施の形態】本発明の実施の形態を図1乃至図
2を用いて説明する。尚、図5と同じ部位及び同じ寸法
に対しては、同様の符号を付すようにした。図1(a)
は、複数形成される実装パッド14の一部を拡大表示し
た概略平面説明図、図1(b)は、図1(a)の実装パ
ッド14間を更に拡大表示した概略断面説明図であり、
直径uからなる実装パッド14の設計基準値14a(設
計基準値14aは、図5に示した実装パッド14の寸法
に該当する)と、当該設計基準値14aに対してソルダ
ーレジスト16の合わせ公差r分大きい(直径として2
r大きい)直径sからなるパッド下段部14bと、当該
パッド下段部14b上に形成され、かつ設計基準値14
aに対してソルダーレジスト16の合わせ公差r分小さ
い(直径として2r小さい)直径tからなるパッド上段
部14cと、当該直径uからなる抜きパターンを有する
ソルダーレジスト16からなり、当該実装パッド14間
のソルダーレジスト16bが、隣接する当該実装パッド
14の設計基準値14a相当部位にかかるように、即
ち、パッド下段部14bに合わせ公差r分被るように形
成されている。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described with reference to FIGS. The same parts and dimensions as in FIG. 5 are designated by the same reference numerals. Figure 1 (a)
1A is a schematic plan view showing a part of a plurality of mounting pads 14 that are enlarged, and FIG. 1B is a schematic cross-sectional view showing a part of the mounting pads 14 shown in FIG.
The design reference value 14a of the mounting pad 14 having the diameter u (the design reference value 14a corresponds to the dimension of the mounting pad 14 shown in FIG. 5) and the alignment tolerance r of the solder resist 16 with respect to the design reference value 14a. Large (2 as diameter
pad lower step portion 14b having a diameter (larger than r), and a design reference value 14 formed on the pad lower step portion 14b.
A pad upper step portion 14c having a diameter t which is smaller than the matching tolerance r of the solder resist 16 by 2r (smaller by 2r as a diameter) and a solder resist 16 having a punching pattern having the diameter u are provided between the mounting pads 14. The solder resist 16b is formed so as to cover a portion corresponding to the design reference value 14a of the adjacent mounting pad 14, that is, to cover the lower pad portion 14b by the tolerance r.

【0019】つづいて、上記構成の実装パッド及びソル
ダーレジストが形成された多層プリント配線板の製造方
法を、図2を用いて説明する。まず、図2(a)に示し
たように、内層にビア底部ランド1等からなる内層配線
回路2を形成する。次に、当該内層配線回路2が形成さ
れた内層上に、層間絶縁層3及び金属箔4を積層する
か、或いは層間絶縁層3に金属箔4が積層された樹脂付
き金属箔5を積層する(図2(b)参照)。次に、レー
ザ加工等によってビア底部ランド1に達する非貫通孔6
を穿孔する(図2(c)参照)。次に、無電解めっき7
により、当該非貫通孔6を導通させた後(図2
(d))、図2(h)に示されるブラインドバイアホー
ル13やパッド上段部14c形成部等に開口部9を設け
ためっきレジスト10を形成する(図2(e)参照)。
ここで、当該パッド上段部14cの形成部に形成される
めっきレジスト10の開口部9は、直径uからなる当該
実装パッド14の設計基準値14aに対して、後に形成
されるソルダーレジスト16の合わせ公差r分小さい
(直径として2r小さい)直径tで形成する(図1参
照)。次に、図2(f)に示したように、金属箔4及び
無電解めっき7からなる下地導電層8をめっきリードと
して電解めっき処理を施すことによって、当該開口部9
に電解めっき11を析出させる。次に、めっきレジスト
10を剥離した後、図2(g)に示したように、電解め
っき11の表側面及びパッド下段部14b形成部、並び
に微細配線回路15等からなるその他の配線回路形成部
にエッチングレジスト12を形成する。ここで、パッド
下段部14b形成部に形成されるエッチングレジスト1
2は、直径uからなる当該実装パッド14の設計基準値
14aに対して、後に形成されるソルダーレジスト16
の合わせ公差r分大きい(直径として2r大きい)直径
sで形成する(図1参照)。次に、当該エッチングレジ
スト12から露出した下地導電層8をエッチング除去し
た後、当該エッチングレジスト12を剥離することによ
って、外層に微細配線回路15、ブラインドバイアホー
ル13、パッド下段部14bとパッド上段部14cから
なる実装パッド14等が形成された図2(h)の積層板
を得る。次いで、隣接する当該実装パッド14の設計基
準値14aにかかる寸法でソルダーレジスト16bが形
成されるようにソルダーレジスト16を形成する(図1
参照)。これにより、図2(i)に示した多層プリント
配線板17を得る。
Next, a method of manufacturing a multilayer printed wiring board on which the mounting pad and the solder resist having the above structure are formed will be described with reference to FIG. First, as shown in FIG. 2A, the inner layer wiring circuit 2 including the via bottom land 1 and the like is formed in the inner layer. Next, the interlayer insulating layer 3 and the metal foil 4 are laminated on the inner layer in which the inner wiring circuit 2 is formed, or the resin-coated metal foil 5 in which the metal foil 4 is laminated on the interlayer insulating layer 3 is laminated. (See FIG. 2 (b)). Next, the non-through hole 6 that reaches the via bottom land 1 by laser processing or the like.
Are perforated (see FIG. 2 (c)). Next, electroless plating 7
After the non-through hole 6 is electrically connected by
(D)), the plating resist 10 having the openings 9 formed in the blind via hole 13 and the pad upper step 14c forming portion shown in FIG. 2 (h) is formed (see FIG. 2 (e)).
Here, the opening 9 of the plating resist 10 formed in the formation portion of the pad upper step portion 14c is aligned with the solder resist 16 to be formed later with respect to the design reference value 14a of the mounting pad 14 having the diameter u. The diameter t is smaller by the tolerance r (smaller by 2r as the diameter) (see FIG. 1). Next, as shown in FIG. 2F, the opening 9 is subjected to electrolytic plating by using the underlying conductive layer 8 made of the metal foil 4 and the electroless plating 7 as a plating lead.
Electrolytic plating 11 is deposited on. Next, after the plating resist 10 is peeled off, as shown in FIG. 2G, the front side surface of the electrolytic plating 11 and the pad lower step portion 14b forming portion, and another wiring circuit forming portion including the fine wiring circuit 15 and the like. Then, an etching resist 12 is formed. Here, the etching resist 1 formed on the pad lower step portion 14b forming portion
2 is a solder resist 16 formed later with respect to the design reference value 14a of the mounting pad 14 having the diameter u.
It is formed with a diameter s which is larger by the matching tolerance r of (larger by 2r as a diameter) (see FIG. 1). Next, the underlying conductive layer 8 exposed from the etching resist 12 is removed by etching, and then the etching resist 12 is peeled off to form a fine wiring circuit 15, a blind via hole 13, a pad lower step portion 14b and a pad upper step portion on the outer layer. The laminated board of FIG. 2 (h) on which the mounting pads 14 and the like made of 14c are formed is obtained. Next, the solder resist 16 is formed so that the solder resist 16b is formed to have a dimension corresponding to the design reference value 14a of the mounting pad 14 adjacent thereto (FIG. 1).
reference). As a result, the multilayer printed wiring board 17 shown in FIG. 2 (i) is obtained.

【0020】本発明において最も注目すべき点は、実装
パッドの構成を、当該実装パッドの設計基準値に対して
ソルダーレジストの合わせ公差の2倍以上大きい径から
なるパッド下段部と、当該実装パッドの設計基準値に対
してソルダーレジストの合わせ公差の2倍以上小さい径
からなるパッド上段部とからなる2層構造とし、ソルダ
ーレジストを、隣接する実装パッドの設計基準値にかか
る寸法で形成した点にある。これにより、図3(a)、
(b)に示したように、ソルダーレジスト16が最大限
(合わせ公差r)ずれた場合においても、実装パッド1
4の露出面積が常に一定になるため、安定した部品実装
が可能となり、尚かつパッド下段部14bにソルダーレ
ジスト16を被覆する構成としたため、実装パッドの剥
離を防止することができる。
The most remarkable point in the present invention is that the structure of the mounting pad is such that the lower part of the pad having a diameter which is at least twice the matching tolerance of the solder resist with respect to the design reference value of the mounting pad, and the mounting pad. The solder resist has a two-layer structure consisting of a pad upper part having a diameter smaller than the design tolerance of the solder resist by more than twice the design tolerance, and the solder resist is formed to have a dimension corresponding to the design criteria of the adjacent mounting pad. It is in. As a result, as shown in FIG.
As shown in (b), even when the solder resist 16 is displaced to the maximum (alignment tolerance r), the mounting pad 1
Since the exposed area of 4 is always constant, stable component mounting is possible, and since the lower pad portion 14b is covered with the solder resist 16, peeling of the mounting pad can be prevented.

【0021】本発明の実施の形態を説明するにあたっ
て、片面ビルドアップ配線板を用いて説明したが、構成
としてはこの限りでなく、両面ビルドアップ配線板、或
いは両面配線板等の構成としても構わない。また、実装
パッドの例として、電極が格子状に配置されたBGA等
の表面実装部品を実装する実装パッドを用いたが、図4
(a)、(b)に示したように、チップ抵抗やチップコ
ンデンサ等を実装する実装パッド14においても、図1
と同様の構成とすることにより、同じ効果が得られる。
In the description of the embodiments of the present invention, the single-sided buildup wiring board is used for description, but the configuration is not limited to this, and a double-sided buildup wiring board or a double-sided wiring board may be used. Absent. As an example of the mounting pad, a mounting pad for mounting a surface mounting component such as BGA in which electrodes are arranged in a grid pattern is used.
As shown in FIGS. 1A and 1B, the mounting pad 14 for mounting a chip resistor, a chip capacitor, etc. is also shown in FIG.
The same effect can be obtained by adopting the same configuration as.

【0022】[0022]

【実施例】本発明の一実施例を図2に倣って説明する。
まず、一般的なサブトラクティブ法によって、ビア底部
ランド等からなる内層配線回路を形成した(図2(a)
参照)。次に、当該内層配線回路が形成された内層上
に、厚さ60μmの層間絶縁層に厚さ12μmの銅箔が積
層された樹脂付き銅箔(住友ベークライト社製:APL
−4001)を積層した後(図2(b)参照)、炭酸ガ
スレーザによってビア底部ランドに達する非貫通孔を穿
孔した(図2(c)参照)。次に、過マンガン酸カリウ
ム系のデスミア溶液でデスミア処理を行った後、厚さ
0.3μm程度の無電解銅めっきを形成することによっ
て、当該非貫通孔を導通させた(図2(d)参照)。次
に、厚さ30μmの感光性めっきレジストフィルム(ニ
チゴーモートン社製:NIT230)をラミネートし、
80mjで露光したあと現像することによって、ブライン
ドバイアホールやパッド上段部の形成部に開口部を設け
ためっきレジストを形成した(図2(e)参照)。ここ
で、パッド上段部の開口径をφ320μmとした。次
に、図2(f)に示したように、銅箔及び無電解銅めっ
きからなる下地導電層をめっきリードとして電解銅めっ
き処理を施すことによって、当該開口部に厚さ20μm
の電解銅めっきを析出させた。次に、めっきレジストを
剥離した後、ポジ型の液状エッチングレジストを電着に
よって全面塗布し、露光・現像によって電解銅めっきの
表側面及びパッド下段部の形成部、並びに微細配線回路
等からなるその他の配線回路形成部にエッチングレジス
トを形成した(図2(g)参照)。ここで、パッド下段
部のエッチングレジスト形成として、直径がφ480μ
mとなるように形成した。次に、当該エッチングレジス
トから露出した下地導電層をエッチング除去した後、当
該エッチングレジストを剥離することによって、外層に
微細配線回路、ブラインドバイアホール、φ320μm
のパッド上段部とφ480μmのパッド下段部からなる
実装パッド等が形成された図2(h)の積層板を得た。
次いで、隣接する当該実装パッドの設計基準値(φ40
0μm)にかかる寸法でソルダーレジストを形成(即
ち、φ480μmのパッド下段部に対してφ400μmの
ソルダーレジスト抜きパターンを形成)することによ
り、合わせ精度の低い(本実施例においては、実装パッ
ドの設計基準値から±40μmの合わせ公差)ソルダー
レジスト形成を実装パッドの形状で補うようにした図2
(i)の多層プリント配線板を得た。
EXAMPLE An example of the present invention will be described with reference to FIG.
First, an inner layer wiring circuit composed of via bottom lands and the like was formed by a general subtractive method (FIG. 2A).
reference). Next, a resin-coated copper foil (made by Sumitomo Bakelite Co., Ltd .: APL) in which a copper foil having a thickness of 12 μm is laminated on an interlayer insulating layer having a thickness of 60 μm on the inner layer on which the inner layer wiring circuit is formed
-4001) (see FIG. 2B), a non-through hole reaching the via bottom land was punched by a carbon dioxide laser (see FIG. 2C). Next, after performing desmearing with a potassium permanganate-based desmear solution, electroless copper plating having a thickness of about 0.3 μm was formed to make the non-through holes conductive (FIG. 2 (d)). reference). Next, a 30 μm thick photosensitive plating resist film (NIT230 manufactured by Nichigo Morton Co., Ltd.) is laminated,
After exposure at 80 mj, development was performed to form a plating resist in which openings were provided in the blind via hole and the pad upper step formation portion (see FIG. 2E). Here, the opening diameter of the upper part of the pad was set to 320 μm. Next, as shown in FIG. 2 (f), an electrolytic copper plating process is performed by using an underlying conductive layer made of copper foil and electroless copper plating as a plating lead, so that the opening has a thickness of 20 μm.
Electrolytic copper plating was deposited. Next, after removing the plating resist, a positive type liquid etching resist is applied over the entire surface by electrodeposition, and exposed and developed to form the front side surface of electrolytic copper plating and the lower part of the pad, and a fine wiring circuit, etc. An etching resist was formed on the wiring circuit forming portion (see FIG. 2G). Here, the diameter of φ480 μm is used to form the etching resist in the lower part of the pad.
It was formed to be m. Next, after removing the underlying conductive layer exposed from the etching resist by etching, the etching resist is peeled off to form a fine wiring circuit, a blind via hole, and a diameter of 320 μm on the outer layer.
The laminated plate of FIG. 2 (h) was obtained in which the mounting pads and the like consisting of the pad upper step and the φ480 μm pad lower step were formed.
Then, the design reference value (φ40
0 μm) to form a solder resist (that is, a φ400 μm solder resist removal pattern is formed on the lower part of the φ480 μm pad), so that the alignment accuracy is low (in this embodiment, the mounting pad design standard is used). (Adjustment tolerance of ± 40 μm from the value) Fig. 2 which compensates the solder resist formation with the shape of the mounting pad
A multilayer printed wiring board of (i) was obtained.

【0023】[0023]

【発明の効果】表面実装部品を実装する実装パッドを備
えた多層プリント配線板を本発明の構成とすることによ
り、合わせ精度の低いソルダーレジスト形成を、実装パ
ッドの形状により容易に補うことができ、尚かつパッド
の一部にソルダーレジストが被覆される構成であるた
め、当該実装パッドの剥離を防止することができる。更
に、当該実装パッドを含んだ全てのエッチング界面を薄
く形成し、サブトラクティブ法によって微細配線回路形
成を可能にしているため、当該実装パッドを備えた多層
プリント配線板を低コストでかつ容易に製造することが
できる。
EFFECTS OF THE INVENTION By using the multilayer printed wiring board having the mounting pad for mounting the surface mount component according to the present invention, the solder resist formation with low alignment accuracy can be easily supplemented by the shape of the mounting pad. Moreover, since the solder resist is coated on a part of the pad, peeling of the mounting pad can be prevented. Further, since all the etching interfaces including the mounting pad are formed thin and the fine wiring circuit can be formed by the subtractive method, the multilayer printed wiring board having the mounting pad can be easily manufactured at low cost. can do.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)は、本発明多層プリント配線板の実装パ
ッドの一部を示す概略平面断面説明図、(b)は、
(a)の実装パッド間を拡大表示した概略断面説明図。
1A is a schematic plan cross-sectional explanatory view showing a part of a mounting pad of a multilayer printed wiring board of the present invention, and FIG.
The schematic sectional explanatory drawing which expanded and displayed between the mounting pads of (a).

【図2】本発明多層プリント配線板の製造方法を示す概
略断面工程説明図。
FIG. 2 is a schematic sectional process explanatory view showing the method for manufacturing a multilayer printed wiring board according to the present invention.

【図3】(a)は、本発明多層プリント配線板の実装パ
ッド部におけるソルダーレジストが最大限にずれた場合
の概略平面説明図、(b)は(a)の実装パッド間の概
略断面説明図。
FIG. 3 (a) is a schematic plan view when the solder resist in the mounting pad portion of the multilayer printed wiring board of the present invention is maximally displaced, and FIG. 3 (b) is a schematic cross-sectional view between the mounting pads of FIG. 3 (a). Fig.

【図4】(a)は本発明多層プリント配線板の他の実装
パッド例を示す概略平面説明図、(b)は(a)の実装
パッド間の概略断面説明図。
FIG. 4A is a schematic plan view showing another mounting pad example of the multilayer printed wiring board of the present invention, and FIG. 4B is a schematic cross-sectional explanatory view between the mounting pads of FIG. 4A.

【図5】(a)は、従来の多層プリント配線板の実装パ
ッドの一部を示す概略平面説明図、(b)は、(a)の
実装パッド間を拡大表示した概略断面説明図。
5A is a schematic plan explanatory view showing a part of mounting pads of a conventional multilayer printed wiring board, and FIG. 5B is a schematic sectional explanatory view enlargedly showing between the mounting pads of FIG. 5A.

【符号の説明】[Explanation of symbols]

1:ビア底部ランド 2:内層配線回路 3:層間絶縁層 4:金属箔 5:樹脂付き金属箔 6:非貫通孔 7:無電解めっき 8:下地導電層 9:開口部 10:めっきレジスト 11:電解めっき 12:エッチングレジスト 13:ブラインドバイアホール 14:実装パッド 14a:設計基準値 14b:パッド下段部 14c:パッド上段部 15:微細配線回路 16、16b:ソルダーレジスト 16c:クリアランス 17:多層プリント配線板 1: Land at the bottom of the via 2: Inner layer wiring circuit 3: Interlayer insulation layer 4: Metal foil 5: Metal foil with resin 6: Non-through hole 7: Electroless plating 8: Base conductive layer 9: opening 10: Plating resist 11: Electrolytic plating 12: Etching resist 13: Blind via hole 14: Mounting pad 14a: Design standard value 14b: Lower part of pad 14c: Upper part of pad 15: Fine wiring circuit 16, 16b: Solder resist 16c: Clearance 17: Multilayer printed wiring board

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H05K 3/46 Z H01L 23/12 N F Fターム(参考) 5E314 AA24 BB06 BB11 BB12 CC06 DD04 FF01 FF17 FF19 GG12 GG17 GG22 5E319 AA03 AB05 AC01 AC13 AC17 BB02 CC22 CD04 CD41 GG05 GG09 5E346 AA01 AA12 AA15 AA17 AA35 AA42 AA43 BB01 BB15 BB16 CC08 CC32 CC46 CC54 CC55 DD01 DD24 DD32 EE31 EE37 FF14 GG15 GG17 GG22 GG23 GG28 HH11 HH26 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05K 3/46 H05K 3/46 Z H01L 23/12 N FF term (reference) 5E314 AA24 BB06 BB11 BB12 CC06 DD04 FF01 FF17 FF19 GG12 GG17 GG22 5E319 AA03 AB05 AC01 AC13 AC17 BB02 CC22 CD04 CD41 GG05 GG09 5E346 AA01 AA12 AA15 AA17 AA35 AA42 AA43 BB01 GG15 EE15 BB15 BB15 BB15 BB17 BB15 BB17 BB17 BB17 BB15 BB17 BB17 BB17

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 表面実装部品を実装する実装パッドを備
えた多層プリント配線板であって、当該実装パッドが、
設計基準値に対してソルダーレジストの合わせ公差の2
倍以上大きい径からなるパッド下段部と、当該実装パッ
ドの設計基準値に対してソルダーレジストの合わせ公差
の2倍以上小さい径からなるパッド上段部とからなり、
かつソルダーレジストが、隣接する当該実装パッドの設
計基準値相当部位にかかる寸法で形成されていることを
特徴とする多層プリント配線板。
1. A multilayer printed wiring board having a mounting pad for mounting a surface mount component, the mounting pad comprising:
2 of the matching tolerance of the solder resist with respect to the design standard value
It consists of a pad lower part with a diameter more than twice as large, and an upper pad part with a diameter twice or more smaller than the solder resist alignment tolerance with respect to the design standard value of the mounting pad.
A multilayer printed wiring board, wherein the solder resist is formed in such a size that the solder resist is applied to a portion corresponding to the design reference value of the adjacent mounting pad.
【請求項2】 前記パッド下段部を含んだ配線回路のエ
ッチング界面の厚さと、当該配線回路の中の微細配線回
路の厚さが同一であり、かつ当該厚さが絶縁層に予め積
層された金属箔と、配線層間を接続するスルーホール及
び/又はブラインドバイアホールを形成する際の無電解
めっきの厚さとからなることを特徴とする請求項1に記
載の多層プリント配線板。
2. The thickness of the etching interface of the wiring circuit including the lower pad portion is the same as the thickness of the fine wiring circuit in the wiring circuit, and the thickness is previously laminated on the insulating layer. The multilayer printed wiring board according to claim 1, comprising a metal foil and a thickness of electroless plating for forming a through hole and / or a blind via hole connecting the wiring layers.
【請求項3】 表層に表面実装部品を実装する実装パッ
ドと配線層間を接続するスルーホール及び/又はブライ
ンドバイアホールとを備えた多層プリント配線板の製造
方法であって、絶縁層に金属箔が積層された絶縁基板に
貫通孔及び/又は非貫通孔を穿孔する工程と、無電解め
っき処理により当該貫通孔及び/又は非貫通孔を導通さ
せる工程と、少なくともスルーホール及び/又はブライ
ンドバイアホールとそのランド形成部に開口部を設ける
とともに、当該実装パッド形成部に当該実装パッドの設
計基準値に対してソルダーレジストの合わせ公差の2倍
以上小さい径の開口部を設けためっきレジストを形成す
る工程と、当該金属箔と無電解めっきの層からなる下地
導電層をめっきリードとして電解めっき処理を施すこと
により、当該めっきレジストの開口部に電解めっきを析
出させる工程と、当該めっきレジストを剥離した後、電
解めっきの表側面及び当該実装パッドの設計基準値に対
してソルダーレジストの合わせ公差の2倍以上大きい径
の範囲内にある当該下地導電層、並びにその他の配線回
路形成部にエッチングレジストを形成する工程と、当該
エッチングレジストから露出した当該下地導電層をエッ
チング除去する工程と、当該エッチングレジストを剥離
した後、隣接する当該実装パッドの設計基準値相当部位
にかかる寸法でソルダーレジストを形成する工程とを含
んでなる多層プリント配線板の製造方法。
3. A method for manufacturing a multilayer printed wiring board comprising a mounting pad for mounting a surface mounting component on a surface layer and a through hole and / or a blind via hole for connecting between wiring layers, wherein a metal foil is used as an insulating layer. A step of forming a through hole and / or a non-through hole in the laminated insulating substrate; a step of electrically connecting the through hole and / or the non-through hole by an electroless plating process; and at least a through hole and / or a blind via hole. A step of forming a plating resist in which an opening is provided in the land forming portion and an opening having a diameter that is twice or more smaller than a matching tolerance of the solder resist with respect to a design reference value of the mounting pad is provided in the mounting pad forming portion. And an electrolytic plating process using the underlying conductive layer composed of the metal foil and the electroless plating layer as a plating lead. Step of depositing electrolytic plating in the opening of the resist, and after peeling the plating resist, the diameter range more than twice the solder resist alignment tolerance with respect to the design reference value of the front surface of the electrolytic plating and the mounting pad. A step of forming an etching resist on the underlying conductive layer inside and other wiring circuit forming parts, a step of etching away the underlying conductive layer exposed from the etching resist, and a step of removing the etching resist and then adjoining A method of manufacturing a multilayer printed wiring board, comprising the step of forming a solder resist in a dimension corresponding to a portion corresponding to the design reference value of the mounting pad.
【請求項4】 前記めっきレジストの開口部は、微細配
線回路形成部を除いた部位に設けることを特徴とする請
求項3に記載の多層プリント配線板の製造方法。
4. The method for manufacturing a multilayer printed wiring board according to claim 3, wherein the opening of the plating resist is provided in a portion excluding the fine wiring circuit forming portion.
【請求項5】 前記回路形成は、液状エッチングレジス
トを用いてエッチング処理することを特徴とする請求項
3又は4に記載の多層プリント配線板の製造方法。
5. The method for manufacturing a multilayer printed wiring board according to claim 3, wherein the circuit formation is performed by etching using a liquid etching resist.
【請求項6】 前記液状エッチングレジストは、ポジ型
のエッチングレジストであることを特徴とする請求項5
に記載の多層プリント配線板の製造方法。
6. The liquid etching resist is a positive type etching resist.
A method for manufacturing the multilayer printed wiring board according to.
JP2002138559A 2002-05-14 2002-05-14 Multilayer printed wiring board and method of manufacturing same Pending JP2003332720A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002138559A JP2003332720A (en) 2002-05-14 2002-05-14 Multilayer printed wiring board and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002138559A JP2003332720A (en) 2002-05-14 2002-05-14 Multilayer printed wiring board and method of manufacturing same

Publications (1)

Publication Number Publication Date
JP2003332720A true JP2003332720A (en) 2003-11-21

Family

ID=29699969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002138559A Pending JP2003332720A (en) 2002-05-14 2002-05-14 Multilayer printed wiring board and method of manufacturing same

Country Status (1)

Country Link
JP (1) JP2003332720A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013014838A1 (en) * 2011-07-25 2013-01-31 日本特殊陶業株式会社 Wiring substrate
US9930790B2 (en) 2013-01-30 2018-03-27 Denso Corporation Method for manufacturing multilayer substrate for having BGA-type component thereon

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013014838A1 (en) * 2011-07-25 2013-01-31 日本特殊陶業株式会社 Wiring substrate
US9485853B2 (en) 2011-07-25 2016-11-01 Ngk Spark Plug Co., Ltd. Wiring substrate having a plurality of connection terminals and a filling member provided therebetween
US9930790B2 (en) 2013-01-30 2018-03-27 Denso Corporation Method for manufacturing multilayer substrate for having BGA-type component thereon

Similar Documents

Publication Publication Date Title
US5258094A (en) Method for producing multilayer printed wiring boards
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US7353590B2 (en) Method of forming printed circuit card
KR101281410B1 (en) Multilayer Wiring Substrate
JPH04148590A (en) Multilayer printed circuit board and manufacture thereof
JP3577421B2 (en) Package for semiconductor device
JPH09246719A (en) Method for formation of conductive layer of substrate
JP2005236067A (en) Wiring substrate, its manufacturing method and semiconductor package
JP2002314253A (en) Printed wiring board structure having z-axis interconnection
JPH05327211A (en) Multilayer flexible printed board and manufacture thereof
JP3155565B2 (en) Manufacturing method of printed wiring board
JP2003209331A (en) Printed wiring board and its manufacturing method
JP2003332720A (en) Multilayer printed wiring board and method of manufacturing same
JP4279090B2 (en) Manufacturing method of component built-in wiring board, component built-in wiring board
JP2001308484A (en) Circuit board and manufacturing method therefor
JP2005197648A (en) Method for manufacturing a circuit board wired by electroplating
JP2003086943A (en) Flexible printed substrate having cable and its manufacturing method
JP4279089B2 (en) Manufacturing method of component built-in wiring board, component built-in wiring board
JPH10321970A (en) Printed wiring board and manufacture thereof
US20030204949A1 (en) Method of forming connections on a conductor pattern of a printed circuit board
JP3817291B2 (en) Printed wiring board
KR20060018758A (en) Making method of printed circuit board
JPH0548246A (en) Manufacture of flexible printed circuit board
JPH08186357A (en) Printed wiring board and manufacture thereof
JPH09246701A (en) Land structure of printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050325

A977 Report on retrieval

Effective date: 20070801

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20070821

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20080115

Free format text: JAPANESE INTERMEDIATE CODE: A02