JP2003323395A

JP2003323395A - データ転送制御装置、電子機器及びデータ転送制御方法

Info

Publication number: JP2003323395A
Application number: JP2003040183A
Authority: JP
Inventors: 伸之 ▲斎▼藤; Nobuyuki Saito; Takashi Oshita; 俊大下; Shinsuke Kubota; 慎介久保田; Kuniaki Matsuda; 邦昭松田; Kaneaki Nagao; 謙陽長尾
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-02-18
Filing date: 2003-02-18
Publication date: 2003-11-14

Abstract

(57)【要約】【課題】ホスト機能及びペリフェラル機能の複数のス
テート間の遷移制御の最適化を図るデータ転送制御装
置、電子機器及びデータ転送制御方法を提供する。【解決手段】データ転送制御装置１００の信号状態検
出回路１１６は、ラインステート検出回路１３２又は電
源ライン検出回路１３４の検出結果を割り込み信号によ
り処理部１３０に通知する。処理部１３０は、通知され
た検出結果に基づき判断した遷移先のステートに対応す
るステートコマンドをステートコントローラ１１０のコ
ントロールレジスタ１１２に設定する。ステートコマン
ドデコーダ１１４は、コントロールレジスタ１１２に設
定されたステートコマンドをデコードしてコントロール
信号を生成する。信号ライン制御回路１２０は、コント
ロール信号に基づいて、データ信号線（Ｄ＋、Ｄ−）と
電源ライン（ＶＢＵＳ、ＧＮＤ）からなる信号ラインの
うち少なくとも１つの信号状態を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ転送制御装
置、電子機器及びデータ転送制御方法に関する。

【０００２】

【背景技術及び発明が解決しようとする課題】近年、パ
ーソナルコンピュータと周辺機器（広義には電子機器）
とを接続するためのインタフェース規格として、ＵＳＢ
（Universal Serial Bus）規格が注目を集めている。と
ころが、ＵＳＢ規格では必ずホストが必要であり、これ
まで周辺機器間でＵＳＢ規格のデータ転送を行うことが
できなかった。そこでＵＳＢ２．０規格の追加規格とし
て、「ＵＳＢＯｎ−Ｔｈｅ−Ｇｏ（ＯＴＧ）１．０」
規格（以下では、ＯＴＧ規格と略す。）が策定され、周
辺機器間でもＵＳＢ規格のデータ転送を行うことができ
る。

【０００３】ＯＴＧ規格では、ＵＳＢ規格におけるデバ
イスとして動作するペリフェラルに、ホストとして動作
するために必要なホスト機能を持たせることができる。
これによって、従来のＵＳＢ規格におけるデバイスだっ
た周辺機器同士を相互に接続することができ、従来のＵ
ＳＢ規格におけるホストを介することなく、データ転送
を行うことができる。

【０００４】そのためＯＴＧ規格では、デュアルロール
デバイス（Dual-role Device）が規定される。デュアル
ロールデバイスとなる機器は、ホストとしてもペリフェ
ラルとしても動作することができるようになる。したが
って、デュアルロールデバイスとなる場合、例えばＯＴ
Ｇ規格において示されるステート遷移により制御が行わ
れる。ＯＴＧ規格では数多くのステートが存在し、各ス
テートに対応した信号状態の生成や検出の制御を行う必
要がある。

【０００５】このようなステート遷移の制御を例えばソ
フトウェア（ファームウェア）のみで行うと、遷移した
ステートごとに信号状態の検出等をソフトウェア（ファ
ームウェア）制御する必要があり、ＣＰＵが末端のＯＴ
Ｇ制御までを管理しなければならず、ソフトウェア（フ
ァームウェア）設計が複雑になるという問題がある。一
方、このステート遷移の制御を例えばハードウェアのみ
で行うと、設計変更の柔軟性を低下させるばかりでな
く、ミリ秒（ｍｓ）単位のタイマ回路が必要となること
から回路規模の増大を招くという問題がある。

【０００６】本発明は、以上のような技術的課題に鑑み
てなされたものであり、その目的とするところは、例え
ばＯＴＧ規格のホスト機能及びペリフェラル機能のよう
に複数のステート間の遷移を行う場合に、ステート遷移
制御の最適化を図るデータ転送制御装置、電子機器及び
データ転送制御方法を提供することにある。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に本発明は、複数のステート間を遷移することによりホ
スト機能及びペリフェラル機能の動作制御を行うコント
ローラを内蔵するデータ転送制御装置であって、前記コ
ントローラを制御するための各ステートに対応したステ
ートコマンドが設定されるコントロールレジスタと、デ
ータライン及び電源ラインの少なくとも１つの信号状態
を検出する信号状態検出回路と、前記ステートコマンド
をデコードして、前記データライン及び前記電源ライン
の少なくとも１つの信号状態を制御するコントロール信
号を生成するステートコマンドデコーダとを含み、所与
の処理部において前記信号状態検出回路の検出結果に基
づき生成された遷移先のステートに対応するステートコ
マンドが、前記コントロールレジスタに設定されるデー
タ転送制御装置に関係する。

【０００８】ここで、ホスト機能とは、マスタ側とし
て、ペリフェラル機能を有する装置との間でデータ転送
を制御する機能であって、例えばＵＳＢ２．０規格で定
義されるＵＳＢホストの機能をいう。またペリフェラル
機能とは、スレーブ側として、ホスト機能を有する装置
との間で該ホスト機能を有する装置からの要求に応答し
てデータ転送を行う機能であって、例えばＵＳＢ２．０
規格で定義されたＵＳＢデバイスの機能をいう。

【０００９】また処理部は、例えばＣＰＵがソフトウェ
ア若しくはファームウェアの内容を読み込むことで実現
することができる。

【００１０】本発明においては、信号状態検出回路によ
り信号状態を検出し、処理部においてその検出結果を遷
移条件としてステート間の遷移制御を行う。そして、該
処理部が遷移先のステートに対応したステートコマンド
をコントロールレジスタに設定する。更に、コントロー
ルレジスタに設定されたステートコマンドを、ステート
コマンドデコーダによりデコードして、コントロール信
号を生成する。このコントロール信号は、例えば信号状
態を制御することができる。これにより、ソフトウェア
（ファームウェア）のみでステート遷移制御を行う場合
に比べて、データ転送制御の末端部まで管理する必要が
なくなり、ソフトウェア（ファームウェア）の簡素化を
図ることができる。また、ハードウェアのみでステート
遷移制御を行う場合に比べて、回路規模の増大を回避す
ることができる。したがって、設定されたステートコマ
ンドをデコードするだけでよく、処理部の簡素化と、回
路規模の増大を抑え、データ転送制御装置において必要
とされる複数のステート間の遷移制御の最適化を図るこ
とができる。

【００１１】また本発明に係るデータ転送制御装置は、
前記所与の処理部は、前記コントロールレジスタに設定
された第１のステートコマンドに対応したステートにお
いて所与のタイムアウト時間のカウントを開始し、前記
所与のタイムアウト時間が経過したとき、前記信号状態
検出回路の検出結果に応じて遷移するステートに対応し
たステートコマンドを、前記コントロールレジスタに設
定することができる。

【００１２】本発明によれば、タイムアウト時間の計測
が必要であった場合でも、当該ステートにおいてファー
ムウェアにタイマ機能を実行させた上でステートの遷移
制御を行わせることができ、回路規模の増大を抑えてス
テート制御の最適化を図ることができる。

【００１３】また本発明に係るデータ転送制御装置は、
前記第１のステートコマンドは、アイドル状態から遷移
して前記電源ラインの電圧が所与の閾値電圧に達するま
で待つステートに対応したステートコマンドであっても
よい。

【００１４】本発明によれば、電源ラインの電圧が所与
の閾値電圧に達するまでに計測が必要なタイムアウト時
間がミリ秒或いはそれ以上であっても、ステート制御の
簡素化を図ることができる。

【００１５】また本発明に係るデータ転送制御装置は、
前記信号状態検出回路は、前記データラインの信号状態
を検出するデータライン検出回路と、電源ラインの信号
状態を検出する電源ライン検出回路とを含み、前記デー
タライン検出回路及び前記電源ライン検出回路のうち少
なくとも１つは、前記コントロールレジスタに設定され
たステートコマンドに応じて、検出すべき信号状態を変
更することができる。

【００１６】本発明によれば、ラインステート及び電源
ラインの状態に応じて遷移したステートに応じて検出条
件を変更することで、ファームウェアの負荷をかけるこ
となく、ファームウェアのステート遷移制御の最適化を
図る。

【００１７】また本発明に係るデータ転送制御装置は、
前記コントロールレジスタに設定されたステートコマン
ドに対応するステートから、次のステートに対応するス
テートコマンドを生成するステート生成回路を含み、前
記コントロールレジスタは、前記所与の処理部により生
成された遷移先のステートに対応するステートコマン
ド、又はステート生成回路によって生成されたステート
コマンドが設定されてもよい。

【００１８】本発明によれば、ファームウェアによる処
理でステート遷移が間に合わない遷移については、ハー
ドウェアでステート制御させることができる。なお、ス
テート遷移制御の一貫性を保ち、制御を簡素化するた
め、ファームウェアでも同様の遷移条件を用いてステー
ト遷移を行って、ハードウェアによる設定後に同じ遷移
先のステートに対応するステートコマンドを設定するこ
とが望ましい。

【００１９】また本発明に係るデータ転送制御装置は、
前記ステート生成回路は、サスペンド状態から遷移して
データ転送を開始するステートに対応するステートコマ
ンドを生成することができる。

【００２０】本発明によれば、データ転送を行うために
バスの駆動開始時間の制約上、ファームウェアで処理で
きないステートへの遷移制御に対応することができる。

【００２１】また本発明に係るデータ転送制御装置は、
前記コントローラは、ＵＳＢ（Universal Serial Bus）
のＯＴＧ（On-The-Go）規格にしたがって、ホスト機能
及びペリフェラル機能の切り替え制御を行うことができ
る。

【００２２】本発明によれば、ＯＴＧ規格のデュアルロ
ールデバイスの制御に適用することができる。これによ
り、ペリフェラル同士であってもＵＳＢ転送を行うこと
ができる。

【００２３】また本発明に係る電子機器は、上記いずれ
か記載のデータ転送制御装置と、前記データ転送制御装
置及びバスを介して転送されるデータの出力処理又は取
り込み処理又は記憶処理を行う装置とを含むことができ
る。

【００２４】本発明によれば、ソフトウェア（ファーム
ウェア）の負荷を軽減し、ホスト機能及びペリフェラル
機能の切り替え可能なデータ転送を行う電子機器を提供
することができる。

【００２５】また本発明は、複数のステート間を遷移す
ることによりホスト機能及びペリフェラル機能の動作制
御を行うコントローラのデータ転送制御方法であって、
データライン及び電源ラインの少なくとも１つの信号状
態を検出し、所与の処理部が前記信号状態の検出結果に
基づいて遷移先のステートを判断すると共に該ステート
に対応するステートコマンドを設定し、前記ステートコ
マンドに基づいて、データライン及び電源ラインの少な
くとも１つの信号状態を制御するデータ転送制御方法に
関係する。

【００２６】本発明においては、処理部において信号状
態の検出結果を遷移条件としてステート間の遷移制御を
行う。そして、該処理部が遷移先のステートに対応した
ステートコマンドをデコードして、コントロール信号を
生成する。このコントロール信号は、例えば信号状態を
制御することができる。これにより、ソフトウェア（フ
ァームウェア）のみでステート遷移制御を行う場合に比
べて、データ転送制御の末端部まで管理する必要がなく
なり、ソフトウェア（ファームウェア）の簡素化を図る
ことができる。また、ハードウェアのみでステート遷移
制御を行う場合に比べて、回路規模の増大を回避するこ
とができる。したがって、設定されたステートコマンド
をデコードするだけでよく、処理部の簡素化と、回路規
模の増大を抑え、複数のステート間の遷移制御の最適化
を図ることができる。

【００２７】また本発明に係るデータ転送制御方法は、
前記所与の処理部は、前記コントロールレジスタに設定
された第１のステートコマンドに対応したステートにお
いて所与のタイムアウト時間のカウントを開始し、前記
所与のタイムアウト時間が経過したとき、前記信号状態
の検出結果に応じたステートに遷移させることができ
る。

【００２８】本発明によれば、タイムアウト時間の計測
が必要であった場合でも、当該ステートにおいてファー
ムウェアにタイマ機能を実行させた上でステートの遷移
制御を行わせることができ、回路規模の増大を抑えてス
テート制御の最適化を図ることができる。

【００２９】また本発明に係るデータ転送制御方法は、
前記第１のステートコマンドは、アイドル状態から遷移
して前記電源ラインの電圧が所与の閾値電圧に達するま
で待つステートに対応したステートコマンドであっても
よい。

【００３０】本発明によれば、電源ラインの電圧が所与
の閾値電圧に達するまでに計測が必要なタイムアウト時
間がミリ秒或いはそれ以上であっても、ステート制御の
簡素化を図ることができる。

【００３１】また本発明に係るデータ転送制御方法は、
データライン及び電源ラインの少なくとも１つは、前記
ステートコマンドに応じて、検出すべき信号状態が変更
されてもよい。

【００３２】本発明によれば、ラインステート及び電源
ラインの状態に応じて遷移したステートに応じて検出条
件を変更することで、ファームウェアの負荷をかけるこ
となく、ファームウェアのステート遷移制御の最適化を
図る。

【００３３】また本発明に係るデータ転送制御方法は、
前記コントローラは、ＵＳＢ（Universal Serial Bus）
のＯＴＧ（On-The-Go）規格にしたがって、ホスト機能
及びペリフェラル機能の切り替え制御を行うことができ
る。

【００３４】本発明によれば、ＯＴＧ規格のデュアルロ
ールデバイスの制御に適用することができる。これによ
り、ペリフェラル同士であってもＵＳＢ転送を行うこと
ができる。

【００３５】

【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を用いて詳細に説明する。なお、以下に説
明する実施の形態は、特許請求の範囲に記載された本発
明の内容を不当に限定するものではない。また以下で説
明される構成の全てが本発明の必須構成要件であるとは
限らない。

【００３６】１．ＯＴＧ（On-The-Go）規格１．１ＡデバイスとＢデバイスまず、ＯＴＧ規格について簡単に説明する。

【００３７】ＵＳＢ（Universal Serial Bus）規格は、
ホスト（host）（例えばパーソナルコンピュータ）と１
又は複数のペリフェラル（peripheral）（例えば周辺機
器）との間のデータ転送を行うための規格であり、ホス
ト側でデータ転送制御が行われる。その一方で、ＵＳＢ
規格においてペリフェラルであった携帯機器等において
処理するデータ量が増大し、ホストを介在させることな
く、低消費電力でＵＳＢ規格のデータ転送する要求が高
まっている。

【００３８】このような背景の下、ＯＴＧ規格はＵＳＢ
２．０規格の追加規格として策定された。ＯＴＧ規格で
は、コネクタの小型化や、ホストとして動作するために
必要なホスト機能をペリフェラルに持たせるデュアルロ
ールデバイス等についての規格が新たに盛り込まれてい
る。

【００３９】ＯＴＧ規格によるデータ転送を行う場合、
例えば図１（Ａ）に示すように、その両端にＭｉｎｉ−
Ａプラグ（plug）及びＭｉｎｉ−Ｂプラグが設けられた
ＵＳＢケーブルにより、ホストとペリフェラルとが接続
される。Ｍｉｎｉ−Ａプラグは、Ｍｉｎｉ−Ａレセプタ
クル（receptacle）及びＭｉｎｉ−ＡＢレセプタクルに
挿入可能な構造を有している。Ｍｉｎｉ−Ｂプラグは、
Ｍｉｎｉ−Ｂレセプタクル及びＭｉｎｉ−ＡＢレセプタ
クルに挿入可能な構造を有している。デュアルロールデ
バイスの場合、Ｍｉｎｉ−ＡＢレセプタクルを備えてお
く必要がある。

【００４０】ところで、ＵＳＢ規格では、ＶＢＵＳ（電
源）、ＧＮＤ（グラウンド）及び２本のデータ信号線
（Ｄ＋、Ｄ−）のみでホストとペリフェラルとを接続す
ることができる。ＶＢＵＳは、ホスト側から供給され
る。データ信号線Ｄ＋、Ｄ−は、差動で用いられる。

【００４１】ＯＴＧ規格では、図１（Ｂ）に示すように
Ｍｉｎｉ−Ａプラグが接続されたデュアルロールデバイ
スは、Ａデバイス（A-Device）となる。Ａデバイスは、
セッション開始時においてホストとして動作し、所与の
条件の下で、Ｂデバイスに対してホスト機能を譲ること
ができる。一方、Ｍｉｎｉ−Ｂプラグが接続されたデュ
アルロールデバイスは、Ｂデバイス（B-Device）とな
る。Ｂデバイスは、セッション開始時においてペリフェ
ラルとして動作し、Ａデバイスからホストとして動作す
ることが許可される。なおＡデバイスが、ＶＢＵＳを供
給する。

【００４２】デュアルロールデバイスにおいて、Ｍｉｎ
ｉ−ＡＢレセプタクルに挿入されたプラグの種類を判別
するため、図１（Ｃ）に示すように、これまでのコネク
タの端子（ＶＢＵＳ、Ｄ−、Ｄ＋、ＧＮＤ）の他に、Ｉ
Ｄ端子が定義されている。Ｍｉｎｉ−ＡプラグではＩＤ
端子がＧＮＤに接続され、Ｍｉｎｉ−ＢプラグではＩＤ
端子がオープン状態である。

【００４３】図２に、ＵＳＢケーブルが接続されたデュ
アルロールデバイスの例を模式的に示す。

【００４４】Ｍｉｎｉ−Ａプラグが接続されたデュアル
ロールデバイス１０と、Ｍｉｎｉ−Ｂプラグが接続され
たデュアルロールデバイス２０とは、ＵＳＢケーブルを
介して接続されている。デュアルロールデバイス１０、
２０は、ＩＤ検出回路１２、２２を含む。ＩＤ検出回路
１２、２２は、それぞれＩＤ端子と電気的に接続される
信号線をプルアップし、該信号線の電圧に応じて、ＩＤ
端子が接地されているか否かを検出する。図２における
ＩＤ検出回路１２は、ＩＤ端子に接続される信号線が接
地されるため、Ｍｉｎｉ−Ａプラグであることを検出す
ることができる。一方、ＩＤ検出回路２２は、ＩＤ端子
に接続される信号線がプルアップされるため、Ｍｉｎｉ
−Ｂプラグであることを検出する。

【００４５】デュアルロールデバイス１０では、ホスト
及びペリフェラルとして動作するため、データ信号線Ｄ
＋をプルアップするためのプルアップ抵抗Ｒ１と、デー
タ信号線Ｄ＋をプルダウンするためのプルダウン抵抗Ｒ
２とを有している。プルアップ抵抗Ｒ１は、プルアップ
のオン／オフを切り替えるために、スイッチ回路ＳＷ１
を介して電源電圧線に接続される。プルダウン抵抗Ｒ２
は、プルダウンのオン／オフを切り替えるために、スイ
ッチ回路ＳＷ２を介して接地線に接続される。スイッチ
回路ＳＷ１、ＳＷ２については、いずれか一方がオンの
とき、他方がオフとなるように排他的に制御される。

【００４６】デュアルロールデバイス２０も同様に、デ
ータ信号線Ｄ＋をプルアップするためのプルアップ抵抗
Ｒ３と、データ信号線Ｄ＋をプルダウンするためのプル
ダウン抵抗Ｒ４とを有している。プルアップ抵抗Ｒ３
は、プルアップのオン／オフを切り替えるために、スイ
ッチ回路ＳＷ３を介して電源電圧線に接続される。プル
ダウン抵抗Ｒ４は、プルダウンのオン／オフを切り替え
るために、スイッチ回路ＳＷ４を介して接地線に接続さ
れる。スイッチ回路ＳＷ３、ＳＷ４については、いずれ
か一方がオンのとき、他方がオフとなるように排他的に
制御される。

【００４７】デュアルロールデバイス１０、２０では、
データ信号線Ｄ−はプルダウンされている。

【００４８】またデュアルロールデバイス１０、２０
は、共にＡデバイスになり得るため、ＶＢＵＳに電流を
供給する電源制御回路ＶＢＡ、ＶＢＢを含む。図２で
は、デュアルロールデバイス１０が、電源制御回路ＶＢ
ＡによりＶＢＵＳに電流を供給する。

【００４９】１．２ＳＲＰ（Session Request Protoc
ol）ＯＴＧ規格では、バス上でやり取りがないとき、Ａデバ
イスがＶＢＵＳへの電流供給を停止することができる。
したがって、バッテリで動作する携帯機器等がホストと
して動作した場合でも無駄な電力消費を削減し、低消費
電力化を図ることができるようになっている。この状態
でＢデバイスがセッションを開始してデータ転送を行う
場合、ＳＲＰと呼ばれる手順にしたがってＡデバイスに
対しＶＢＵＳへの電流供給を要求することができる。こ
こで、セッションとはＶＢＵＳの電圧が所与の閾値電圧
を越えている期間をいう。

【００５０】図３に、図２に示したデュアルロールデバ
イスの構成を参照しながら、ＦＳモードにおけるＳＲＰ
の実行手順を説明するための図を示す。

【００５１】ＦＳモードでは、ホスト側のデータ信号線
Ｄ＋はプルダウンされ（スイッチ回路ＳＷ１がオフ、ス
イッチ回路ＳＷ２がオン）、ペリフェラル側のデータ信
号線Ｄ＋はプルアップされている（スイッチ回路ＳＷ３
がオン、スイッチ回路ＳＷ４がオフ）。

【００５２】バス上のやり取りがなくＡデバイスがＶＢ
ＵＳへの電流供給を停止すると（Ｓ１０）、ＶＢＵＳの
電圧が下がり「Ｖｂ＿ｓｅｓｓ＿ｖｌｄ」レベル（B-De
viceSession Valid未満）となる（Ｓ１１）。Ｂデバイ
スは、これを検出すると、スイッチ回路ＳＷ３によりデ
ータ信号線Ｄ＋のプルアップ抵抗を無効にする（Ｓ１
２）。これにより、データ信号線のラインステートは
「ＳＥ０」状態（ＦＳモードでは、データ信号線Ｄ＋が
「Ｌ」レベル、データ信号線Ｄ−が「Ｌ」レベルの状
態）となる（Ｓ１３）。

【００５３】ＶＢＵＳの電圧が「Ｖｂ＿ｓｅｓｓ＿ｅｎ
ｄ」（B-Device Session End）より小さく、かつライン
ステートの「ＳＥ０」状態が２ｍｓ以上継続すると、Ｂ
デバイスがＳＲＰを開始（initiate）することができ
る。ＳＲＰは、データラインパルシング（Data-line Pu
lsing）又はＶＢＵＳパルシング（VBUS Pulsing）によ
り行うことができる。データラインパルシングは、ライ
ンステートを「ＳＥ０」状態、「Ｊ」状態（ＦＳモード
では、データ信号線Ｄ＋が「Ｈ」レベル、データ信号線
Ｄ−が「Ｌ」レベルの状態）、「ＳＥ０」状態に遷移さ
せる方法である。ＶＢＵＳパルシングは、Ｂデバイスか
らＶＢＵＳに電流を供給し、ＶＢＵＳの電圧を「Ｌ」レ
ベル（Ｖｂ＿ｓｅｓｓ＿ｅｎｄ未満）、「Ｈ」レベル
（Ｖａ＿ｓｅｓｓ＿ｖｌｄより大）、「Ｌ」レベルの状
態に遷移させる方法である（Ｓ１４、Ｓ１５）。

【００５４】Ａデバイスは、データ信号線又はＶＢＵＳ
の電圧を監視して、いずれかの方法によりＳＲＰが行わ
れたことを検出すると、ＡデバイスがＶＢＵＳへの電流
供給を開始する（Ｓ１６）。これにより、ＶＢＵＳの電
圧が「Ｖｂ＿ｓｅｓｓ＿ｖｌｄ」以上となる（Ｓ１
７）。

【００５５】Ｂデバイスは、ＶＢＵＳの電圧が「Ｖｂ＿
ｓｅｓｓ＿ｅｎｄ」以上になったことを検出すると、ス
イッチ回路ＳＷ３によりデータ信号線Ｄ＋のプルアップ
抵抗を有効にして（Ｓ１８）、ラインステートを「Ｊ」
状態に遷移させ（Ｓ１９）、ペリフェラルとして動作開
始する。

【００５６】Ａデバイスは、ラインステートが「Ｊ」状
態になったことを検出すると、ホストとして動作開始す
る（Ｓ２０）。

【００５７】１．３ＨＮＰ（Host Negotiation Proto
col）ＯＴＧ規格では、接続されたプラグによりＡデバイスか
Ｂデバイスかが決まるが、そのプラグを差し替えること
なく、ホスト機能とペリフェラル機能とを交換すること
ができる。ＨＮＰは、このホスト機能とペリフェラル機
能とを交換するための手順である。

【００５８】図４に、図２に示したデュアルロールデバ
イスの構成を参照しながら、ＦＳモードにおけるＨＮＰ
の実行手順を説明するための図を示す。

【００５９】Ａデバイスがホストとして動作し、Ｂデバ
イスがペリフェラルとして動作し、ＨＮＰがイネーブル
の状態であるものとする。

【００６０】Ａデバイスがバスの使用を終了すると（Ｓ
３０）、ラインステートをアイドル状態（ＦＳモードで
は、「Ｊ」状態）にする（Ｓ３１）。

【００６１】Ｂデバイスは、３ｍｓ以上「Ｊ」状態であ
ることを検出すると、スイッチ回路ＳＷ３によりデータ
信号線Ｄ＋のプルアップ抵抗を無効にして（Ｓ３２）、
ラインステートを「ＳＥ０」状態にする（Ｓ３３）。Ａ
デバイスは、ラインステートが「ＳＥ０」状態であるこ
とを検出すると、スイッチ回路ＳＷ１によりデータ信号
線Ｄ＋のプルアップ抵抗を有効（プルダウン抵抗を無
効）にする（Ｓ３４）。これにより、ラインステートが
「Ｊ」状態となるので（Ｓ３５）、Ａデバイスはペリフ
ェラルとして動作を開始し、Ｂデバイスはラインステー
トが「Ｊ」状態であることを検出してホストとして動作
を開始することができる（Ｓ３６）。

【００６２】Ｂデバイスが、ホストとしてバスの使用を
終了すると（Ｓ３７）、スイッチ回路ＳＷ３、ＳＷ４に
よりラインステートをアイドル状態にする（Ｓ３８）。
Ａデバイスは、これを検出するとデータ信号線Ｄ＋のプ
ルアップ抵抗を無効にして（Ｓ３９）、ラインステート
を「ＳＥ０」状態に遷移させる（Ｓ４０）。Ｂデバイス
は、ラインステートが「ＳＥ０」状態であることを検出
すると、スイッチ回路ＳＷ３によりデータ信号線Ｄ＋の
プルアップ抵抗を有効（プルダウン抵抗を無効）にする
（Ｓ４１）。これにより、ラインステートが「Ｊ」状態
となるので（Ｓ４２）、Ｂデバイスはペリフェラルとし
て動作を開始し、Ａデバイスはラインステートが「Ｊ」
状態であることを検出してホストとして動作を開始する
ことができる（Ｓ４３）。

【００６３】このようなプロトコルによるデータ転送制
御は、それぞれの状態を規定したステート間を遷移条件
にしたがって遷移させることで、実現することができ
る。

【００６４】以下では、Ａデバイス及びＢデバイスのス
テート遷移について説明する。

【００６５】１．４Ａデバイスのステート遷移図５に、Ａデバイスのステート遷移を説明するための図
を示す。

【００６６】Ａデバイスは、ａ＿ｉｄｌｅステートが開
始ステートである（ＳＴ１）。

【００６７】デュアルロールデバイスのＭｉｎｉ−ＡＢ
レセプタクルに、ＵＳＢケーブルのＭｉｎｉ−Ａプラグ
が挿入されていないとき、プルアップされたＩＤ端子は
「Ｈ」レベル（id）となるため、ｂ＿ｉｄｌｅステート
に遷移する（ＳＴ２）。すなわち、デュアルロールデバ
イスでは、デフォルトでＢデバイスとなる。一方、Ｍｉ
ｎｉ−Ａプラグが挿入されると、ＩＤ端子が「Ｌ」レベ
ル（id/）となるためａ＿ｉｄｌｅステートとなる（Ｓ
Ｔ１）。

【００６８】ａ＿ｉｄｌｅステートでは、ＶＢＵＳへの
電流供給が停止される。またデータ信号線Ｄ＋のプルア
ップが無効化（オフ）される（プルダウンが有効化され
る。より具体的には、スイッチ回路ＳＷ１がオフ、スイ
ッチ回路ＳＷ２がオン）。したがって、ラインステート
は「ＳＥ０」状態となる。上位アプリケーションからＶ
ＢＵＳの電圧を落とす要求がないとき（a_bus_drop/）
であって、ＵＳＢ転送を行いたいとき（a_bus_req）又
はＢデバイスからのＳＲＰを検出したとき（a_srp_de
t）、ａ＿ｗａｉｔ＿ｖｒｉｓｅステートに遷移する
（ＳＴ３）。

【００６９】ａ＿ｗａｉｔ＿ｖｒｉｓｅステートでは、
ＶＢＵＳへの電流供給が開始され、ＶＢＵＳの電圧が上
がる。Ｍｉｎｉ−Ａプラグが抜かれたとき（id）、上位
アプリケーションからＶＢＵＳの電圧を落とす要求があ
ったとき（a_bus_drop）、ＶＢＵＳの電圧が所与の閾値
電圧を越えたとき（a_vbus_vld）、又は当該ステートに
規定時間以上経過したとき（a_wait_vrise_tmout）、ａ
＿ｗａｉｔ＿ｂｃｏｎステートに遷移する（ＳＴ４）。

【００７０】ａ＿ｗａｉｔ＿ｂｃｏｎステートでは、Ａ
デバイス側のデータ信号線Ｄ＋のプルアップがオフとな
る。このときＢデバイスによりデータ信号線Ｄ＋のプル
アップが有効化（オン）（Ｂデバイスのスイッチ回路Ｓ
Ｗ３がオン、スイッチ回路ＳＷ４がオフ）され、データ
信号線Ｄ＋が「Ｈ」レベルになったとき（ラインステー
トが「Ｊ」状態）（b_conn）、ａ＿ｈｏｓｔステートに
遷移する（ＳＴ５）。なお、Ｍｉｎｉ−Ａプラグが抜か
れたとき（id）、上位アプリケーションからＶＢＵＳの
電圧を落とす要求があったとき（a_bus_drop）、又は当
該ステートで規定時間以上経過したとき（a_wait_bcon_
tmout）、ａ＿ｗａｉｔ＿ｖｆａｌｌステートに遷移す
る（ＳＴ６）。また、何らかの原因で、ＶＢＵＳの電圧
が所与の閾値電圧を下回ったとき（a_vbus_vld/）、ａ
＿ｖｂｕｓ＿ｅｒｒステートに遷移する（ＳＴ７）。

【００７１】すなわちデュアルロールデバイスは、デフ
ォルト状態ではＢデバイスであるため、Ａデバイスにつ
いては、ａ＿ｗａｉｔ＿ｂｃｏｎステートまで、データ
信号線Ｄ＋はプルダウンされた状態のままである。ａ＿
ｗａｉｔ＿ｖｒｉｓｅステートにおいてＶＢＵＳへの電
流供給が開始されると、Ｂデバイスのプルアップがオン
となる。これにより、データ信号線Ｄ＋がプルダウンさ
れた状態であるＡデバイスはホストとして動作し、デー
タ信号線Ｄ＋がプルアップされた状態であるＢデバイス
はペリフェラルとして動作する。

【００７２】ａ＿ｈｏｓｔステートでは、Ａデバイスが
ＵＳＢ規格のホストとして動作する。より具体的には、
ホストとしてペリフェラルをエニュメレート（enumerat
e）するため、バスリセットするためのリセット信号と
して、「ＳＥ０」状態にデータ信号線を駆動する。そし
て、所与の規定時間だけその状態を継続させることによ
り、ペリフェラルではリセット処理が行われる。その
後、ホストは、コントロール転送を用いて、コンフィギ
ュレーション情報の転送やアドレスの割り当てなどを行
い、ＵＳＢ転送を開始する。当該ステートにおいて、ホ
ストになったがバスを使わなくなったとき（a_bus_req
/）、又はサスペンド状態への遷移要求があるとき（a_s
uspend_req）、ａ＿ｓｕｓｐｅｎｄステートに遷移する
（ＳＴ８）。また、Ｍｉｎｉ−Ａプラグが抜かれたとき
（id）、ラインステートが「Ｊ」状態から「ＳＥ０」の
状態になったとき（b_conn/）、又は上位アプリケーシ
ョンからＶＢＵＳの電圧を落とす要求があったとき（a_
bus_drop）、ａ＿ｗａｉｔ＿ｂｃｏｎステートに遷移す
る（ＳＴ９）。また、何らかの原因で、ＶＢＵＳの電圧
が所与の閾値電圧を下回ったとき（a_vbus_vld/）、ａ
＿ｖｂｕｓ＿ｅｒｒステートに遷移する（ＳＴ１０）。

【００７３】ａ＿ｓｕｓｐｅｎｄステートでは、ＳＯＦ
（Start Of Frame）パケットの送出が停止される。この
とき、Ｂデバイスはペリフェラルとして動作しており、
Ｂデバイスではｂ＿ｐｅｒｉｐｈｅｒａｌステートのま
まである。このとき、ＡデバイスがＢデバイスに対して
上述のＨＮＰを許可し（a_set_b_hnp_en）、Ｂデバイス
においてプルアップがオフされてラインステートが「Ｓ
Ｅ０」状態になると（b_conn/）、ａ＿ｐｅｒｉｐｈｅ
ｒａｌステートに遷移する（ＳＴ１１）。また、Ａデバ
イスがバスを使用したいとき（a_bus_req）、又はＢデ
バイスがラインステートを「Ｋ」状態にしたとき（b_bu
s_resume）、ａ＿ｈｏｓｔステートに遷移する（ＳＴ１
２）。更にまたＡデバイスがＢデバイスに対して上述の
ＨＮＰを許可せず（a_set_b_hnp_en/）、Ｂデバイスに
おいてプルアップがオフされてラインステートが「ＳＥ
０」状態になると（b_conn/）、ａ＿ｗａｉｔ＿ｂｃｏ
ｎステートに遷移する（ＳＴ１３）。更にまたＭｉｎｉ
−Ａプラグが抜かれたとき（id）、上位アプリケーショ
ンからＶＢＵＳの電圧を落とす要求があったとき（a_bu
s_drop）、又はａ＿ｓｕｓｐｅｎｄステートで規定時間
以上経過したとき（a_aidl_bdis_tmout）、ａ＿ｗａｉ
ｔ＿ｖｆａｌｌステートに遷移する（ＳＴ１４）。ま
た、何らかの原因で、ＶＢＵＳの電圧が所与の閾値電圧
を下回ったとき（a_vbus_vld/）、ａ＿ｖｂｕｓ＿ｅｒ
ｒステートに遷移する（ＳＴ１５）。

【００７４】ａ＿ｐｅｒｉｐｈｅｒａｌステートでは、
Ａデバイスではプルアップをオンにし、Ｂデバイスでは
後述するようにＡデバイスからＨＮＰのイネーブルによ
りＢデバイス側のプルアップがオフされるため、Ａデバ
イスがペリフェラルとなり、Ｂデバイスがホストにな
る。ホストとなったＢデバイスがデータ転送を終えた場
合のようにＢデバイスがバスを使わないとき（b_bus_su
spend）、ａ＿ｗａｉｔ＿ｂｃｏｎステートに遷移する
（ＳＴ１６）。ａ＿ｗａｉｔ＿ｂｃｏｎステートでは、
上述したようにＡデバイスのプルアップがオフされる。
また、ａ＿ｐｅｒｉｐｈｅｒａｌステートにおいて、Ｍ
ｉｎｉ−Ａプラグが抜かれたとき（id）、又は上位アプ
リケーションからＶＢＵＳの電圧を落とす要求があった
とき（a_bus_drop）、ａ＿ｗａｉｔ＿ｖｆａｌｌステー
トに遷移する（ＳＴ１７）。また、何らかの原因で、Ｖ
ＢＵＳの電圧が所与の閾値電圧を下回ったとき（a_vbus
_vld/）、ａ＿ｖｂｕｓ＿ｅｒｒステートに遷移する
（ＳＴ１８）。

【００７５】ａ＿ｂｕｓ＿ｅｒｒステートでは、過電流
状態となるため、例えばファームウェアによりＶＢＵＳ
の電圧を落とすように要求される。このようなステート
においては、Ｍｉｎｉ−Ａプラグが抜かれたとき（i
d）、又は上位アプリケーションからＶＢＵＳの電圧を
落とす要求があったとき（a_bus_drop）、ａ＿ｗａｉｔ
＿ｖｆａｌｌステートに遷移する（ＳＴ１９）。

【００７６】ａ＿ｗａｉｔ＿ｖｆａｌｌステートでは、
ＶＢＵＳへの電流供給が停止される。Ｍｉｎｉ−Ａプラ
グが抜かれたとき（id）、バスを使いたいとき（a_bus_
req）、又はＶＢＵＳの電圧が所与の閾値電圧を下回っ
た状態で（a_sess_vld/）Ｂデバイスにおいてプルアッ
プがオフされてラインステートが「ＳＥ０」状態になる
と（b_conn/）、ａ＿ｉｄｌｅステートに遷移する（Ｓ
Ｔ２０）。

【００７７】１．５Ｂデバイスのステート遷移図６に、Ｂデバイスのステート遷移を説明するための図
を示す。

【００７８】Ｂデバイスは、ｂ＿ｉｄｌｅステートが開
始ステートである（ＳＴ３０）。

【００７９】ｂ＿ｉｄｌｅステートでは、ＶＢＵＳへの
電流供給は停止される。したがって、ＶＢＵＳの電圧
は、所与の閾値電圧を下回る。またデータ信号線Ｄ＋の
プルアップがオフされる。このとき、Ｍｉｎｉ−Ａプラ
グが挿入されると、ＩＤ端子が「Ｌ」レベル（id/）と
なるためａ＿ｉｄｌｅステートとなる（ＳＴ３１）。ま
たＶＢＵＳの電圧が所与の閾値電圧を越えると（b_sess
_vld）、ｂ＿ｐｅｒｉｐｈｅｒａｌステートに遷移する
（ＳＴ３２）。

【００８０】ｂ＿ｐｅｒｉｐｈｅｒａｌステートでは、
データ信号線Ｄ＋のプルアップがオンとなるため、Ａデ
バイスのａ＿ｗａｉｔ＿ｂｃｏｎステートにおいてｂ＿
ｃｏｎｎの検出を行うことができる。ｂ＿ｐｅｒｉｈｅ
ｒａｌステートでは、Ａデバイスからの要求に応答し
て、ペリフェラルとして動作する。Ｂデバイスがホスト
になるときは、Ａデバイスがａ＿ｓｕｓｐｅｎｄになっ
たことを検出し（a_bus_suspend）、Ｂデバイスの上位
アプリケーションからのホスト動作要求（b_bus_req）
があって、かつＡデバイスからＨＮＰをイネーブルに設
定されているとき（b_hnp_en）、ｂ＿ｗａｉｔ＿ａｃｏ
ｎステートに遷移する（ＳＴ３３）。またｂ＿ｐｅｒｉ
ｐｈｅｒａｌステートにおいて、Ｍｉｎｉ−Ａプラグが
挿入されたとき（id/）、又はＶＢＵＳの電圧が所与の
閾値電圧を下回ったとき（b_sess_vld/）、ｂ＿ｉｄｌ
ｅステートに遷移する（ＳＴ３４）。この結果、ｂ＿ｉ
ｄｌｅステートにおいてプルアップがオフされ、例えば
Ａデバイスはａ＿ｗａｉｔ＿ｖｆａｌｌステートからａ
＿ｉｄｌｅステートに遷移することができる。

【００８１】ｂ＿ｗａｉｔ＿ａｃｏｎステートでは、Ｂ
デバイスのデータ信号線Ｄ＋のプルアップがオフされ、
Ａデバイス側でデータ信号線Ｄ＋がプルアップされるの
を待つ。そして、Ａデバイス側でデータ信号線Ｄ＋のプ
ルアップがオンされると（a_conn）、ｂ＿ｈｏｓｔステ
ートに遷移する（ＳＴ３５）。またｂ＿ｗａｉｔ＿ａｃ
ｏｎステートにおいて、Ａデバイスがラインステートを
「Ｋ」状態にしたことを検出したとき（a_bus_resum
e）、又はｂ＿ｗａｉｔ＿ａｃｏｎステートで規定時間
以上経過すると（b_ase0_brst_tmout）、ｂ＿ｐｅｒｉ
ｐｈｅｒａｌステートに遷移する（ＳＴ３６）。また、
Ｍｉｎｉ−Ａプラグが挿入されたとき（id/）、又はＶ
ＢＵＳの電圧が所与の閾値電圧を下回るとき（b_sess_v
ld/）、ｂ＿ｉｄｌｅステートに遷移する（ＳＴ３
７）。

【００８２】ｂ＿ｈｏｓｔステートでは、ホスト処理が
行われる。すなわち、バスリセットを行って、ＳＯＦパ
ケットの生成を開始する。Ａデバイスは、ホストとして
動作するＢデバイスからの要求に応答することになる。
Ｂデバイスが、ホストとして転送するデータがなくなり
バスを使用しないとき（b_bus_req/）、又はＡデバイス
においてプルアップがオフされたことが検出されたとき
（a_conn/）、ｂ＿ｐｅｒｉｐｈｅｒａｌに遷移する
（ＳＴ３８）。このとき、Ａデバイスは、Ｂデバイスの
ｂ＿ｂｕｓ＿ｓｕｓｐｅｎｄとして検出することがで
き、Ａデバイスではａ＿ｐｅｒｉｐｈｅｒａｌステート
からａ＿ｗａｉｔ＿ｂｃｏｎステートに遷移する。この
結果、Ａデバイスのプルアップがオフされる。ｂ＿ｐｅ
ｒｉｐｈｅｒａｌステートでは、Ｂデバイスはプルアッ
プがオンされる。また、ｂ＿ｈｏｓｔステートにおい
て、Ｍｉｎｉ−Ａプラグが挿入されたとき（id/）、又
はＶＢＵＳの電圧が所与の閾値電圧を下回るとき（b_se
ss_vld/）、ｂ＿ｉｄｌｅステートに遷移する（ＳＴ３
９）。

【００８３】Ｂデバイスは、Ａデバイスがサスペンド状
態のときＳＲＰによりセッション開始を要求することが
できる。すなわち、ｂ＿ｉｄｌｅステートにおいて、Ｂ
デバイスの上位アプリケーションからのバス使用要求が
あり（b_bus_req）、ＶＢＵＳの電圧がＢデバイスのセ
ッション終了閾値電圧を下回った状態で（b_sess_en
d）、かつラインステートが「ＳＥ０」の状態で規定時
間以上経過したとき（b_se0_srp）、ｂ＿ｓｒｐ＿ｉｎ
ｉｔステートに遷移する（ＳＴ４０）。

【００８４】ｂ＿ｓｒｐ＿ｉｎｉｔステートでは、ＳＲ
Ｐによりセッション開始をＡデバイスに対して要求す
る。ＢデバイスがＳＲＰを終了したとき（b_srp_don
e）、又はＭｉｎｉ−Ａプラグが挿入されたとき（id
/）、ｂ＿ｉｄｌｅステートに遷移する（ＳＴ４１）。

【００８５】２．本実施形態の説明本実施形態におけるデータ転送制御装置は、上述したス
テート遷移により、デュアルロールデバイスとしての動
作を実現することができる。すなわち、Ａデバイス又は
Ｂデバイスとして、それぞれホスト及びペリフェラルと
して機能を切り替えながら、ＵＳＢ転送の制御を行うこ
とができる。

【００８６】なお以下では、ＦＳモードを例に説明す
る。

【００８７】図７に、本実施形態におけるデータ転送制
御装置の原理的構成図を示す。

【００８８】データ転送制御装置１００は、ステートコ
ントローラ１１０、信号ライン制御回路１２０を含む。
ステートコントローラ１１０は、遷移される各ステート
に対応したコントロール信号を生成し、データ転送制御
を行う。信号ライン制御回路１２０は、コントロール信
号に基づいて、データ信号線（Ｄ＋、Ｄ−）（データラ
イン）と電源ライン（ＶＢＵＳ、ＧＮＤ）からなる信号
ラインのうち少なくとも１つの信号状態を制御する。

【００８９】またデータ転送制御装置１００は、ホスト
機能の動作制御を行うホストコントローラ（Host Contr
oller：ＨＣ）又はペリフェラル機能の動作制御を行う
ペリフェラルコントローラ（Peripheral Controller：
ＰＣ）を含むことができる。この場合においても、ステ
ートコントローラ１１０で生成されたコントロール信号
により、ＨＣ及びＰＣが動作制御される。

【００９０】このようなステートコントローラ１１０
は、コントロールレジスタ１１２、ステートコマンドデ
コーダ１１４、信号状態検出回路１１６を含むことがで
きる。コントロールレジスタ１１２には、ＣＰＵ（Cent
ral Processing Unit）（処理部）１３０により、遷移
先のステートに対応したステートコマンドが設定され
る。ステートコマンドデコーダ１１４は、コントロール
レジスタ１１２に設定されたステートコマンドをデコー
ドし、当該ステートに対応したコントロール信号を生成
する。信号状態検出回路１１６は、データ信号線及びＶ
ＢＵＳ及びＩＤ端子の監視結果を用いて、所与の条件を
満たしたか否かを検出する。検出すべき条件は、コント
ロールレジスタ１１２に設定されたステートコマンド又
はステートコマンドデコーダ１１４のデコード結果に応
じて変更することができる。すなわち、コントロールレ
ジスタ１１２で設定されたステートコマンドに対応した
ステートに応じて、検出条件を変更することができる。

【００９１】信号状態検出回路１１６は、ラインステー
ト検出回路１３２と、電源ライン検出回路１３４とＩＤ
検出回路１３６とを含む。ラインステート検出回路１３
２は、接続状態及び非接続状態を含むデータ信号線Ｄ
＋、Ｄ−の信号状態を検出する。これにより、ラインス
テートの状態（「Ｊ」状態、「Ｋ」状態及び「ＳＥ０」
状態）を検出することができる。「Ｊ」状態は、データ
信号線Ｄ＋が「Ｈ」レベルで、データ信号線Ｄ−が
「Ｌ」レベルの状態である。「Ｋ」状態は、データ信号
線Ｄ＋が「Ｌ」レベルで、データ信号線Ｄ−が「Ｈ」レ
ベルの状態である。「ＳＥ０」状態は、データ信号線Ｄ
＋が「Ｌ」レベルで、データ信号線Ｄ−が「Ｌ」レベル
の状態である。他に「ＳＥ１」状態として、データ信号
線Ｄ＋、Ｄ−が共に「Ｈ」レベルの状態を検出すること
も可能である。電源ライン検出回路１３４は、ＶＢＵＳ
の電圧が、セッション開始及びセッション終了の検出に
必要な閾値電圧を越えているか否かを検出することがで
きる。ＩＤ検出回路１３６は、ＩＤ端子の信号のレベル
を検出することができる。ラインステート検出回路１３
２及び電源ライン検出回路１３４及びＩＤ検出回路１３
６のうち少なくとも一方において、ステートに応じて検
出された内容は、ハードウェア（Ｈ／Ｗ）割り込みの割
り込み要因としてＣＰＵ１３０に通知される。

【００９２】図８に、ＣＰＵ１３０で行われるステート
遷移制御の処理内容の概要を示す。

【００９３】ＣＰＵ１３０は、Ｈ／Ｗ割り込みを受け付
け、その割り込み要因を解析する（ステップＳ１５
０）。所与の遷移タイミングまで当該ステートにおい
て、Ｈ／Ｗ割り込みを受け付ける（ステップＳ１５１：
Ｎ）。そして、所与の遷移タイミングで（ステップＳ１
５１：Ｙ）、当該ステートで受け付けた割り込み要因か
ら遷移先のステートを判断し、遷移制御を行う（ステッ
プＳ１５２）。

【００９４】続いて、遷移先のステートに対応するステ
ートコマンドを生成し、コントロールレジスタ１１２に
設定する（ステップＳ１５４）。

【００９５】ＣＰＵ１３０は、以上のような処理内容の
ファームウェア（ソフトウェア）に基づき、ステートの
遷移制御を行うことができる。

【００９６】このように本実施形態におけるデータ転送
制御装置１００では、ＣＰＵ１３０によるファームウェ
アの処理でステートの遷移制御が行われ、遷移先のステ
ートが求められ、遷移先のステートに対応したステート
コマンドがステートコントローラ１１０に設定される。
そして、ステートコントローラ１１０が、設定されたス
テートコマンドをデコードしてコントロール信号を生成
し、各ステートに対応した制御を実現する。またステー
トコントローラ１１０は、ファームウェアで処理される
ステートの遷移条件を検出し、Ｈ／Ｗ割り込みにより通
知することができる。

【００９７】これにより、ステートコントローラ１１０
は、設定されたステートコマンドをデコードするだけで
よく、ＣＰＵ１３０は、データ転送制御装置１００のス
テートに対応したコントロール信号を管理する必要がな
くなる。

【００９８】特にＯＴＧ規格では、ステートの遷移条件
を検出するために、ミリ秒単位のタイマが必要となる。
ミリ秒単位のタイマ回路を設けることは、回路規模の増
大を招く。したがって本実施形態では、所与のステート
コマンドに対応したステートにおいてミリ秒或いはそれ
以上のタイムアウト時間の計測が必要な場合には、該ス
テートにおいてファームウェアにタイマ機能を実行させ
た上でステートの遷移制御を行わせることができる。こ
の場合、ステートコントローラ１１０に遷移先のステー
トに対応したステートコマンドを設定してステートごと
に必要なコントロール信号を生成させることができ、回
路規模の増大を抑えてステート制御の最適化を図ること
ができる。

【００９９】例えば、図５に示すａ＿ｗａｉｔ＿ｖｒｉ
ｓｅステート（広義には、アイドル状態から遷移して電
源ラインの電圧が所与の閾値電圧に達するまで待つステ
ート）において、ファームウェアにより、該ステートに
対応したステートコマンド（第１のステートコマンド）
を設定し、所与のタイムアウト時間を計測してａ＿ｗａ
ｉｔ＿ｖｒｉｓｅ＿ｔｍｏｕｔを検出させるようにする
ことができる。或いは、ファームウェアにより、ａ＿ｗ
ａｉｔ＿ｂｃｏｎステートにおいて、ａ＿ｗａｉｔ＿ｂ
ｃｏｎ＿ｔｍｏｕｔを検出させるようにすることができ
る。更に、ファームウェアにより、ａ＿ｓｕｓｐｅｎｄ
ステートにおいて、ａ＿ａｉｄｌ＿ｂｄｉｓ＿ｔｍｏｕ
ｔを検出させるようにすることができる。更にまた図６
に示すｂ＿ｗａｉｔ＿ａｃｏｎステートにおいて、ファ
ームウェアによりｂ＿ａｓｅ０＿ｂｒｓｔ＿ｔｍｏｕｔ
を検出させるようにすることができる。

【０１００】２．１データ転送制御装置の具体的な構
成次に、本実施形態におけるデータ転送制御装置を、ＯＴ
ＧデバイスコントローラＩＣに適用した場合について説
明する。

【０１０１】図９に、ＯＴＧデバイスコントローラＩＣ
の機能ブロック図を示す。

【０１０２】ＯＴＧデバイスコントローラＩＣ２００
は、ＯＴＧコントローラ２１０、ＨＣ２２０、ＰＣ２３
０、レジスタ部２４０、パケットバッファ２５０、バッ
ファコントローラ２６０、ホスト／ペリフェラル切り替
え回路２７０、トランシーバ２８０、ＣＰＵインタフェ
ース（InterFace：Ｉ／Ｆ）２９０、ＤＭＡハンドラ２
９２、クロックコントローラ２９４、テストモジュール
２９６を含む。

【０１０３】ＯＴＧコントローラ２１０は、図７に示し
たステートコントローラ１１０の機能を含むことができ
る。ＨＣ２２０、ＰＣ２３０、ホスト／ペリフェラル切
り替え回路２７０及びトランシーバ２８０は、図７に示
した信号ライン制御回路１２０の機能を含むことができ
る。

【０１０４】ＯＴＧコントローラ２１０は、データライ
ン及びＶＢＵＳの状態を監視しながら各ステートに応じ
たコントロール信号を生成し、例えばホスト及びペリフ
ェラルの切り替え制御を行ってデータライン制御を行
う。

【０１０５】このようなＯＴＧコントローラ２１０は、
ＯＴＧ管理回路２１２、ＩＤ検出回路２１４、ＶＢＵＳ
検出回路２１６、ラインステート検出回路２１８を含
む。ＯＴＧ管理回路２１２は、デュアルロールデバイス
として機能するためのＯＴＧステート（図５及び図６に
示す各ステート）の管理を行う。より具体的には、ＯＴ
Ｇ管理回路２１２は、ＣＰＵから設定されたＯＴＧステ
ートに対応したＯＴＧステートコマンドに基づいて、当
該ＯＴＧステートに対応したコントロール信号を生成す
る。ＩＤ検出回路２１４は、図２に示したようにＩＤ端
子の状態を検出する。ＶＢＵＳ検出回路２１６は、ＶＢ
ＵＳの状態が、ＯＴＧステートに応じた検出条件を満た
したか否かを検出する。ラインステート検出回路２１８
は、トランシーバ２８０から通知されるラインステート
が、ＯＴＧステートに応じた検出条件を満たしたか否か
を検出する。

【０１０６】ＩＤ信号は、ＩＤ端子に接続される信号で
ある。ＩＤ検出回路２１４は、ＩＤ信号によりＡデバイ
スかＢデバイスかを判別することができる。

【０１０７】１．０Ｖレベル検出信号ＣＯＭＰＩＮ１０
は、ＶＢＵＳ／２の電圧が１．０Ｖ以上であるか否かを
示す検出信号である。２．２Ｖレベル検出信号ＣＯＭＰ
ＩＮ２２は、ＶＢＵＳ／２の電圧が２．２Ｖ以上である
か否かを示す検出信号である。ＶＢＵＳ検出回路２１６
は、１．０Ｖレベル検出信号ＣＯＭＰＩＮ１０又は２．
２Ｖレベル検出信号ＣＯＭＰＩＮ２２を参照すること
で、ＶＢＵＳの状態が、所与のステートにおける検出条
件を満たすか否かを検出することができる。

【０１０８】ＶＢＵＳドライブ信号ＢＵＳＰＷＲＳＥＬ
は、５Ｖ電源使用時において、ＶＢＵＳに供給する電流
の８ｍＡ又は５００ｍＡのいずれかに切り替えるための
イネーブル信号である。ＶＢＵＳドライブ信号ＶＢＵＳ
ＤＲＶ５は、５Ｖ電源でＶＢＵＳに電流を供給するため
のイネーブル信号である。ＶＢＵＳドライブ信号ＶＢＵ
ＳＤＲＶ３は、３．３Ｖ電源でＶＢＵＳに電流を供給す
るためのイネーブル信号である。Ｒｐｕイネーブル信号
ｘＲＰＵＥＮは、データ信号線Ｄ＋のプルアップのイネ
ーブル信号である。Ｒｐｄイネーブル信号ＲＰＤＥＮ
は、データ信号線Ｄ＋のプルダウンのイネーブル信号で
ある。

【０１０９】ＯＴＧ管理回路２１２は、当該ＯＴＧステ
ートに対応して、コントロール信号（ＶＢＵＳドライブ
信号ＢＵＳＰＷＲＳＥＬ、ＶＢＵＳＤＲＶ５、ＶＢＵＳ
ＤＲＶ３、Ｒｐｕイネーブル信号ｘＲＰＵＥＮ、Ｒｐｄ
イネーブル信号ＲＰＤＥＮ、ＨＣイネーブル信号ＨＣＥ
ｎｂ、ＰＣイネーブル信号ＰＣＥｎｂなど）を生成する
ことができる。

【０１１０】ＨＣ２２０は、ＯＴＧコントローラ２１０
からのＨＣイネーブル信号ＨＣＥｎｂによりイネーブル
にされたときホスト機能の動作制御を行う。ＨＣ２２０
のステート制御は、ＣＰＵ（ファームウェア）により行
うことができる。より具体的には、ファームウェアが、
種々のイベント（例えばＯＴＧステートａ＿ｈｏｓｔに
遷移したことを示すイベント）をトリガとしてホストの
ステート遷移を行い、ホストの遷移先のステート（Ｓｕ
ｓｐｅｎｄ、Ｒｅｓｅｔ、Ｏｐｒａｔｉｏｎａｌ、Ｒｅ
ｓｕｍｅ）に対応したＨＣステートコマンドを所与のコ
ントロールレジスタに設定することによって各ステート
におけるＵＳＢデータライン状態（「Ｊ」、「Ｋ」、
「ＳＥ０」）の生成をＨＣに指示することができる。Ｈ
Ｃ２２０は、設定されたステートコマンドに応じて、デ
ータライン状態の生成を行う。当該ステートにおいて時
間制限（タイムアウト条件）がある場合にはファームウ
ェアが時間計測を行ってステート遷移制御を行うことが
できる。ＨＣ２２０がＡデバイスでイネーブルにされた
とき、図１０に示すようなフローでホストのステート遷
移を行う。「Ｏｐｅｒａｔｉｏｎａｌ」ステートにおい
て、ＵＳＢ転送が行われる。またＨＣ２２０がＢデバイ
スでイネーブルにされたとき、図１１に示すようなフロ
ーでホストのステート遷移を行う。

【０１１１】ＰＣ２３０は、ＯＴＧコントローラ２１０
からのＰＣイネーブル信号ＰＣＥｎｂによりイネーブル
にされたときペリフェラル機能の動作制御を行う。ＰＣ
２３０は、ＯＴＧコントローラ２１０によって検出され
たラインステート等に基づくＯＴＧステートの遷移にお
いてペリフェラルのとき、リセット検出、サスペンド検
出及びレジューム検出を行い、割り込みによりＣＰＵに
通知する。またＯＴＧステートの遷移においてホストの
とき、リモートウェイクアップ検出が有効になる。ＨＣ
２２０とＰＣ２３０とは、排他的にイネーブル制御され
る。

【０１１２】レジスタ部２４０は、ホスト及びペリフェ
ラルとして動作制御するためのレジスタ群である。

【０１１３】パケットバッファ２５０は、ホスト又はペ
リフェラルとして転送されるパケットを蓄積するバッフ
ァである。

【０１１４】バッファコントローラ２６０は、ＣＰＵ
Ｉ／Ｆ２９０又はＤＭＡハンドラ２９２を介して入出力
されるパケットバッファ２５０へのアクセスアドレスの
管理や、ＵＳＢ転送を行う場合に入出力されるパケット
バッファ２５０へのアクセスアドレスの管理の制御を行
う。

【０１１５】ホスト／ペリフェラル切り替え回路２７０
は、ラインステートコントローラ２７２、ＨＣ／ＰＣセ
レクタ２７４を含む。ラインステートコントローラ２７
２は、トランシーバ２８０に対して信号ライン状態の生
成の指示を行う。ＨＣ／ＰＣセレクタ２７４は、トラン
シーバ２８０と、ＨＣ２２０又はＰＣ２３０とを接続す
るための、経路切り替えを行う。

【０１１６】トランシーバ２８０は、ＵＳＢデータ信号
の送受信、ＵＳＢデータライン状態の生成、パラレル／
シリアル変換処理やビットスタッフィング／アンスタッ
フィング処理等を行う。ＵＳＢ正極信号ＤＰは、データ
信号線Ｄ＋に出力される。ＵＳＢ負極信号ＤＭは、デー
タ信号線Ｄ−に出力される。

【０１１７】ＣＰＵインタフェース２９０は、ＰＩＯ転
送の制御を行うと共に、ＣＰＵへの割り込み信号を生成
する。ＣＰＵアドレスＣＡ［７：０］は、ＣＰＵアドレ
スバスである。ＣＰＵデータＣＤ［１５：０］は、ＣＰ
Ｕデータバスであり、ＤＭＡデータバスと共用される。
チップセレクトｘＣＳは、チップセレクト信号である。
リードストローブｘＲＤは、ＣＰＵリートストローブで
あり、ＤＭＡリードストローブと共用される。ライトス
トローブｘＷＲは、ＣＰＵライトストローブであり、Ｄ
ＭＡライトストローブと共用される。ウェイト信号ｘＷ
ＡＩＴは、ＣＰＵへのウェイト信号である。割り込み信
号ｘＩＮＴは、ＣＰＵへの割り込み信号である。

【０１１８】ＤＭＡハンドラ２９２は、ＤＭＡ転送制御
を行う。ＤＭＡ要求ｘＤＲＥＱは、ＤＭＡ転送要求信号
である。ＤＭＡアクノリッジｘＤＡＣＫは、ＤＭＡ転送
許可信号である。

【０１１９】クロックコントローラ２９４は、上述した
各ブロックに供給されるクロック信号の分配や動作制御
を行う。クロックコントローラ２９４は、発振子入力Ｘ
Ｉ及び発振子出力ＸＯに接続された発振子を用いた発振
出力を、ＰＬＬ回路で逓倍してクロック信号を生成す
る。ＰＬＬフィルタＶＣには、ＰＬＬフィルタ回路が接
続される。クロックコントローラ２９４は、クロック選
択信号ＣＬＫＳＥＬ［１：０］により、外部クロック入
力ＣＬＫＩＮからのクロック信号、又は発振子を使用し
たクロック信号のいずれかを選択することができるよう
になっている。

【０１２０】テストモジュール２９６は、ＯＴＧデバイ
スコントローラＩＣ２００の各部の動作確認テストを行
うためのモジュールである。テストイネーブルＴＥＳＴ
によりテストモードに設定されると、テストモードＴＩ
Ｎ［１：０］で選択されたテストモードでテストを行
い、テストモニタＴＥＳＴＭＯＮを介して内部テストを
モニタすることができる。

【０１２１】このような構成のＯＴＧデバイスコントロ
ーラＩＣ２００では、ＯＴＧコントローラ２１０によっ
て検出された遷移条件が、ＣＰＵインタフェース２９０
を介してＣＰＵに対し割り込み信号として通知され、Ｃ
ＰＵ（ファームウェア）にステート遷移を制御させる。
そして、ＣＰＵインタフェース２９０を介して、遷移先
のＯＴＧステートに対応したＯＴＧステートコマンドが
ＯＴＧコントローラ２１０に設定される。ＯＴＧコント
ローラ２１０は、設定されたＯＴＧステートコマンドに
対応したコントロール信号を生成し、各ブロックを制御
する。すなわち、各ステート間は、ファームウェアによ
り遷移制御される。上述したＨ／Ｗ割り込み信号又は上
位アプリケーション（ソフトウェア）からの指示が、ス
テートの遷移条件となる。

【０１２２】またＨＣ２２０において、ホスト機能を実
行するための各ステートを遷移させる場合にも同様に制
御することができる。より具体的には、図１０及び図１
１に示したように、ファームウェアによりＨＣステート
のステート遷移制御を行い、遷移先のＨＣステートに対
応したＨＣステートコマンドが設定されたＨＣ２２０
が、該ＨＣステートコマンドに応じたコントロール信号
によりホスト制御を行う。

【０１２３】こうすることで、図１２に示すように、Ｈ
ＮＰによりホスト機能及びペリフェラル機能を切り替え
ながらデュアルロールデバイスとしての動作を実現する
ことができる。図１２では、割り込み信号により、ファ
ームウェアがＯＴＧステートコマンド及びＨＣステート
コマンドを設定して、デュアルロールデバイスの動作制
御を行っている。

【０１２４】２．２ＯＴＧコントローラ図１３に、図９に示すデバイスコントローラＩＣのＯＴ
Ｇコントローラの構成の一例を示す。

【０１２５】ＯＴＧコントローラ２１０は、ＯＴＧ管理
回路４００と、ＯＴＧ制御コア回路４１０とを含む。Ｏ
ＴＧ管理回路４００は、モニタレジスタ４０２、コント
ロールレジスタ４０４、ステートコマンドデコーダ４０
６を含む。ＯＴＧ制御コア回路４１０は、図９に示すＩ
Ｄ検出回路２１４、ＶＢＵＳ検出回路２１６及びライン
ステート検出回路２１８と同等の機能を有し、ステート
に応じて検出された条件を割り込み信号として通知する
ことができる。

【０１２６】モニタレジスタ４０２は、図１４に示すよ
うなビットフィールドに、ＬＳ（Low Speed）のデバイ
スが接続されたかを示すＬＳＣｏｎｎｅｃｔ、ＩＤ端子
の状態を示すＩＤ、データ信号線のラインステート
（「Ｊ」状態、「Ｋ」状態、「ＳＥ０」状態、「ＳＥ
１」状態）を示すＬｉｎｅＳｔａｔｅ［１：０］、２．
０Ｖコンパレータ出力結果を示すＣｏｍｐ２０Ｖ、４．
４Ｖコンパレータ出力結果を示すＣｏｍｐ４４Ｖの各値
が設定される。ＣＰＵからは、モニタレジスタ４０２の
設定値を読み出すことができる。

【０１２７】コントロールレジスタ４０４は、図１４に
示すビットフィールドに、リモートウェイクアップ信号
の検出のイネーブル／ディセーブルするためのＡｌｌｏ
ｗＲｍｔＷｋｕＰ、ＶＢＵＳの許容電流を８ｍＡ又はそ
れ以外にするかを設定するためのＢｕｓＰｗｒＳｅｌ、
ＯＴＧステートコマンドが設定されるＯＴＧＳｔａｔｅ
Ｃｍｄ［３：０］の各値が設定される。コントロールレ
ジスタ４０４の設定値は、ＣＰＵからリード又はライト
することができる。更に、コントロールレジスタ４０４
に対し、ＯＴＧ制御コア回路４１０が直接設定すること
ができるようになっている。この場合、ＯＴＧ制御コア
回路４１０がステート生成回路として、ラインステート
やＶＢＵＳの電圧等を監視して、次に遷移すべきステー
トに対応したステートコマンドを生成し、コントロール
レジスタ４０４に設定する。例えば、図５に示すａ＿ｓ
ｕｓｐｅｎｄステート（広義には、サスペンド状態）か
らａ＿ｈｏｓｔステート（広義には、データ転送を開始
するステート）へ遷移させる場合に、ｂ＿ｂｕｓ＿ｒｅ
ｓｕｍｅをハードウェアで検出してａ＿ｈｏｓｔステー
トに対応するステートコマンドを、ＯＴＧ制御コア回路
４１０で生成させることも可能である。

【０１２８】これにより、ファームウェアによる処理で
ステート遷移が間に合わない遷移については、ハードウ
ェアでステート制御させることができる。なお、ステー
ト遷移制御の一貫性を保ち、制御を簡素化するため、フ
ァームウェアでも同様の遷移条件を用いてステート遷移
を行って、ハードウェアによる設定後に同じ遷移先のス
テートに対応するステートコマンドを設定することが望
ましい。

【０１２９】ステートコマンドデコーダ４０６は、コン
トロールレジスタ４０４のＯＴＧＳｔａｔｅＣｍｄ
［３：０］に基づいて、ＲＰＤＥＮ、ｘＲＰＵＥＮ、Ｖ
ＢＵＳＤＲＶ３、ＶＢＵＳＤＲＶ５，ＢＵＳＰＷＲＳＥ
Ｌ、ＰＣＥｎｂ、ＨＣＥｎｂ等のコントロール信号を生
成する。

【０１３０】信号ライン制御回路４２０は、図９に示す
トランシーバ２８０を含む。ＶＢＵＳコンパレータ４３
０は、ＯＴＧデバイスコントローラＩＣ２００の外部に
設けることも可能である。

【０１３１】図１５及び図１６に、ＯＴＧデバイスコン
トローラＩＣ２００を用いたデータ転送制御の一例を示
す。

【０１３２】ここでは、デフォルト状態のｂ＿ｉｄｌｅ
ステートからＡデバイスとしてａ＿ｈｏｓｔステートに
遷移するまでの間で行われるファームウェアの処理と、
接続相手とのやり取りを示している。

【０１３３】Ｃｏｎｎｅｃｔ（Ｊ）Ｄｅｔは、接続相手
と接続されたか否かを検出するためにラインステートが
「Ｊ」状態であることを検出する機能をいう。Ｄｉｓｃ
ｏｎｎｅｃｔ（ＳＥ０）Ｄｅｔは、接続相手と切断され
たか否かを検出するためにラインステートが「ＳＥ０」
状態であることを検出する機能をいう。

【０１３４】更に、図１７に、デフォルト状態のｂ＿ｉ
ｄｌｅステートからＡデバイスとしてａ＿ｈｏｓｔステ
ートに遷移するまでの間のバス上の信号のタイミングチ
ャートの一例を示す。

【０１３５】上述したようにデュアルロールデバイス
は、デフォルト状態ではｂ＿ｉｄｌｅステートである。

【０１３６】その後、接続相手にはＭｉｎｉ−Ｂプラグ
が挿入され、ＯＴＧデバイスコントローラＩＣ２００に
Ｍｉｎｉ−Ａプラグが挿入されると、ＩＤ信号が変化し
たことを示すＣｈｎａｇｅＩＤ割り込みがＣＰＵ（ファ
ームウェア）に通知される。なお、ＣＰＵに通知される
割り込み信号は、ＣＰＵにより非アクティブになるよう
に制御される。

【０１３７】ＣＰＵは、図５に示したように、遷移先の
ステートがａ＿ｉｄｌｅステートであると判断して、Ｏ
ＴＧステートコマンドを設定する。したがって、ＯＴＧ
デバイスコントローラＩＣ２００では、ａ＿ｉｄｌｅス
テートにおけるコントロール信号に基づいて各ブロック
が制御される。

【０１３８】続いて、上位アプリケーションからバスの
使用要求があると（ａ＿ｂｕｓ＿ｒｅｑ）、ＣＰＵは、
遷移先のステートがａ＿ｗａｉｔ＿ｖｒｉｓｅステート
であると判断して、ＯＴＧステートコマンドを設定す
る。

【０１３９】ａ＿ｗａｉｔ＿ｖｒｉｓｅステートに対応
したステートコマンド（第１のステートコマンド）が設
定されてａ＿ｗａｉｔ＿ｖｒｉｓｅステートに遷移する
と、ＣＰＵは２００ｍｓのタイマを起動する。そして、
ＶＢＵＳの電圧が所与の閾値電圧を越えたことが検出さ
れると、Ｃｒｏｓｓ４４Ｖ割り込みにより、当該ステー
トにおけるタイマを停止すると共に、遷移先のステート
がａ＿ｗａｉｔ＿ｂｃｏｎステートであると判断して、
ＯＴＧステートコマンドを設定する。なお、ＣＰＵは起
動したタイマが２００ｍｓになってタイムアウトとなっ
た場合にも、ａ＿ｗａｉｔ＿ｂｃｏｎステートに遷移す
るものと判断し、ａ＿ｗａｉｔ＿ｂｃｏｎステートに対
応するＯＴＧステートコマンドを設定することができ
る。

【０１４０】ａ＿ｗａｉｔ＿ｂｃｏｎステートに遷移す
ると、ＣＰＵは２００ｍｓのタイマを起動する。そし
て、ラインステートが「Ｊ」状態であることを規定時
間、検出するとＣｈａｎｇｅＣｏｎｎＳｔａｔ割り込み
により、タイマを停止すると共に、遷移先のステートが
ａ＿ｈｏｓｔステートであると判断して、ＯＴＧステー
トコマンドを設定する。

【０１４１】以下、同様にしてステート遷移が行われ
る。

【０１４２】３．電子機器次に本実施形態のデータ転送制御装置を含む電子機器の
例について説明する。例えば図１８（Ａ）に電子機器の
１つであるプリンタの内部ブロック図を示し、図１９
（Ａ）にその外観図を示す。ＣＰＵ（マイクロコンピュ
ータ）５１０はシステム全体の制御などを行う。操作部
５１１はプリンタをユーザが操作するためのものであ
る。ＲＯＭ５１６には、制御プログラム、フォントなど
が格納され、ＲＡＭ５１７はＣＰＵ５１０のワーク領域
として機能する。ＤＭＡＣ５１８は、ＣＰＵ５１０を介
さずにデータ転送を行うためのＤＭＡコントローラであ
る。表示パネル５１９はプリンタの動作状態をユーザに
知らせるためのものである。

【０１４３】ＵＳＢを介してパーソナルコンピュータな
どの他のデバイスから送られてきたシリアルの印字デー
タは、データ転送制御装置５００によりパラレルの印字
データに変換される。そして、変換後のパラレル印字デ
ータは、ＣＰＵ５１０又はＤＭＡＣ５１８により、印字
処理部（プリンタエンジン）５１２に送られる。そし
て、印字処理部５１２においてパラレル印字データに対
して所与の処理が施され、プリントヘッダなどからなる
印字部（データの出力処理を行う装置）５１４により紙
に印字されて出力される。

【０１４４】図１８（Ｂ）に電子機器の１つであるデジ
タルカメラの内部ブロック図を示し、図１９（Ｂ）にそ
の外観図を示す。ＣＰＵ５２０はシステム全体の制御な
どを行う。操作部５２１はデジタルカメラをユーザが操
作するためのものである。ＲＯＭ５２６には制御プログ
ラムなどが格納され、ＲＡＭ５２７はＣＰＵ５２０のワ
ーク領域として機能する。ＤＭＡＣ５２８はＤＭＡコン
トローラである。

【０１４５】ＣＣＤなどからなる撮像部５２２により撮
影対象の画像が読み取られ、読み取られた画像のデータ
は画像処理部５２４により処理される。そして、処理後
の画像データは、ＣＰＵ５２０又はＤＭＡＣ５２８によ
りデータ転送制御装置５００に送られる。データ転送制
御装置５００は、このパラレルの画像データをシリアル
データに変換し、ＵＳＢを介してパーソナルコンピュー
タなどの他のデバイスに送信する。

【０１４６】図１８（Ｃ）に電子機器の１つであるＣＤ
−ＲＷドライブの内部ブロック図を示し、図１９（Ｃ）
にその外観図を示す。ＣＰＵ５３０はシステム全体の制
御などを行う。操作部５３１はＣＤ−ＲＷをユーザが操
作するためのものである。ＲＯＭ５３６には制御プログ
ラムなどが格納され、ＲＡＭ５３７はＣＰＵ５３０のワ
ーク領域として機能する。ＤＭＡＣ５３８はＤＭＡコン
トローラである。

【０１４７】レーザ、モータ、光学系などからなる読み
取り＆書き込み部（データの取り込み処理を行う装置又
はデータの記憶処理を行うための装置）５３３によりＣ
Ｄ−ＲＷ５３２から読み取られたデータは、信号処理部
５３４に入力され、エラー訂正処理などの所与の信号処
理が施される。そして、信号処理が施されたデータが、
ＣＰＵ５３０又はＤＭＡＣ５３８によりデータ転送制御
装置５００に送られる。データ転送制御装置５００は、
このパラレルのデータをシリアルデータに変換し、ＵＳ
Ｂを介してパーソナルコンピュータなどの他のデバイス
に送信する。

【０１４８】一方、ＵＳＢを介して他のデバイスから送
られてきたシリアルのデータは、データ転送制御装置５
００によりパラレルのデータに変換される。そして、こ
のパラレルデータは、ＣＰＵ５３０又はＤＭＡＣ５３８
により信号処理部５３４に送られる。そして、信号処理
部５３４においてこのパラレルデータに対して所与の信
号処理が施され、読み取り＆書き込み部５３３によりＣ
Ｄ−ＲＷ５３２に記憶される。

【０１４９】なお、図１８（Ａ）、（Ｂ）、（Ｃ）にお
いて、ＣＰＵ５１０、５２０、５３０の他に、データ転
送制御装置５００でのデータ転送制御のためのＣＰＵを
別に設けるようにしてもよい。

【０１５０】本実施形態のデータ転送制御装置を電子機
器に用いれば、ホスト動作を行うパーソナルコンピュー
タと接続することなく、ＵＳＢ転送を行うことができ
る。特に携帯型の電子機器に用いることによって、ユー
ザはパーソナルコンピュータを持ち歩く必要がなくな
り、手軽にＵＳＢ転送を行うことができる。例えば、パ
ーソナルコンピュータを介することなく、プリンタや、
ＣＤ−ＲＷとの間でＵＳＢ転送を行うことができる。

【０１５１】また本実施形態のデータ転送制御装置を電
子機器に用いれば、ＣＰＵ上で動作するファームウェア
の処理負荷が軽減され、安価なＣＰＵを用いることが可
能になる。更に、データ転送制御装置の低コスト化、小
規模化を図れるため、電子機器の低コスト化、小規模化
も図れるようになる。

【０１５２】なお本実施形態のデータ転送制御装置を適
用できる電子機器としては、上記以外にも例えば、種々
の光ディスクドライブ（ＣＤ−ＲＯＭ、ＤＶＤ）、光磁
気ディスクドライブ（ＭＯ）、ハードディスクドライ
ブ、ＴＶ、ＶＴＲ、ビデオカメラ、オーディオ機器、電
話機、プロジェクタ、パーソナルコンピュータ、電子手
帳、ワードプロセッサなど種々のものを考えることがで
きる。

【０１５３】なお、本発明は本実施形態に限定されず、
本発明の要旨の範囲内で種々の変形実施が可能である。

【０１５４】また、本発明は、ＯＴＧ規格でのデータ転
送に適用されることが特に望ましいが、これに限定され
るものではない。例えばＯＴＧ規格と同様の思想に基づ
く規格やＯＴＧ規格を発展させた規格におけるデータ転
送にも本発明は適用できる。

【０１５５】更に上述した実施形態において、転送に先
立ってＭｉｎｉ−Ａプラグが挿入されたデバイスをＡデ
バイス、Ｍｉｎｉ−Ｂプラグが挿入されたデバイスをＢ
デバイスであるものとして説明したが、転送制御中に、
Ａデバイス及びＢデバイスを入れ替え、例えばＶＢＵＳ
の供給源を切り替えるようにした場合でも、本発明は適
用できる。

【図面の簡単な説明】

【図１】図１（Ａ）は、その両端にＭｉｎｉ−Ａプラ
グ及びＭｉｎｉ−Ｂプラグを有するＵＳＢケーブルの概
要を示す模式図である。図１（Ｂ）は、Ａデバイス及び
Ｂデバイスについて説明するための図である。図１
（Ｃ）は、端子表を示す図である。

【図２】ＵＳＢケーブルが接続されたデュアルロール
デバイスの例を模式的に示す図である。

【図３】ＳＲＰについて説明するための図である。

【図４】ＨＮＰについて説明するための図である。

【図５】Ａデバイスのステート遷移を説明するための
図である。

【図６】Ｂデバイスのステート遷移を説明するための
図である。

【図７】本実施形態におけるデータ転送制御装置の原
理的構成を示す構成図である。

【図８】本実施形態におけるファームウェアの処理の
一例を示す図である。

【図９】ＯＴＧデバイスコントローラＩＣの機能ブロ
ック図である。

【図１０】ＯＴＧデバイスコントローラＩＣがＡデバ
イスのとき、ＨＣで行われるステート遷移の一例を示す
フロー図である。

【図１１】ＯＴＧデバイスコントローラＩＣがＢデバ
イスのとき、ＨＣで行われるステート遷移の一例を示す
フロー図である。

【図１２】ＯＴＧデバイスコントローラＩＣによるＨ
ＮＰの動作タイミングの一例を示すタイミングチャート
である。

【図１３】ＯＴＧデバイスコントローラＩＣのＯＴＧ
コントローラの具体的な構成例を示す構成図である。

【図１４】ＯＴＧコントローラのレジスタマップの一
例を示す説明図である。

【図１５】ＯＴＧデバイスコントローラＩＣのシーケ
ンスの一例の前半部を示す図である。

【図１６】ＯＴＧデバイスコントローラＩＣのシーケ
ンスの一例の後半部を示す図である。

【図１７】ＯＴＧデバイスコントローラＩＣの動作の
一例を示すタイミングチャートである。

【図１８】図１８（Ａ）、（Ｂ）、（Ｃ）は、種々の
電子機器の内部ブロック図の例である。

【図１９】図１９（Ａ）、（Ｂ）、（Ｃ）は、種々の
電子機器の外観図の例である。

【符号の説明】

１０、２０デュアルロールデバイス（Dual-role Devi
ce）、１２、２２、２１４ＩＤ検出回路、１００、
５００データ転送制御装置、１１０ステートコント
ローラ、１１２、４０４コントロールレジスタ、１
１４、４０６ステートコマンドデコーダ、１１６信
号状態検出回路、１２０、４２０信号ライン制御回
路、１３０、５１０、５２０、５３０ＣＰＵ（処理
部）、１３２ラインステート検出回路、１３４電
源ライン検出回路、２００ＯＴＧデバイスコントロー
ラＩＣ（データ転送制御装置）、２１０ＯＴＧコント
ローラ、２１２、４００ＯＴＧ管理回路、２１６
ＶＢＵＳ検出回路、２１８ラインステート検出回
路、２２０ホストコントローラ（ＨＣ）、２３０ペ
リフェラルコントローラ（ＰＣ）、２４０レジスタ
部、２５０パケットバッファ（ＦＩＦＯ）、２６０
バッファコントローラ、２７０ホスト／ペリフェラ
ル切り替え回路、２７２ラインステートコントロー
ラ、２７４ＨＣ／ＰＣセレクタ、２８０トランシ
ーバ、２９０ＣＰＵインタフェース、２９２ＤＭ
Ａハンドラ、２９４クロックコントローラ、２９６
テストモジュール、４０２モニタレジスタ、４１
０ＯＴＧ制御コア回路、４３０ＶＢＵＳコンパレ
ータ、５１１、５２１、５３１操作部、５１２印
字処理部、５１４印字部、５１６、５２６ＲＯ
Ｍ、５１７、５２７ＲＡＭ、５１８、５２８ＤＭ
ＡＣ、５１９表示パネル、５２２撮像部、５２
４画像処理部、５３２ＣＤ−ＲＷ、５３３読み
取り＆書き込み部、５３４信号処理部

───────────────────────────────────────────────────── フロントページの続き (72)発明者久保田慎介長野県諏訪市大和３丁目３番５号セイコーエプソン株式会社内 (72)発明者松田邦昭長野県諏訪市大和３丁目３番５号セイコーエプソン株式会社内 (72)発明者長尾謙陽長野県諏訪市大和３丁目３番５号セイコーエプソン株式会社内Ｆターム(参考） 5B077 AA41 MM02

Claims

【特許請求の範囲】

【請求項１】複数のステート間を遷移することにより
ホスト機能及びペリフェラル機能の動作制御を行うコン
トローラを内蔵するデータ転送制御装置であって、前記コントローラを制御するための各ステートに対応し
たステートコマンドが設定されるコントロールレジスタ
と、データライン及び電源ラインの少なくとも１つの信号状
態を検出する信号状態検出回路と、前記ステートコマンドをデコードして、前記データライ
ン及び前記電源ラインの少なくとも１つの信号状態を制
御するコントロール信号を生成するステートコマンドデ
コーダと、を含み、所与の処理部において前記信号状態検出回路の検出結果
に基づき生成された遷移先のステートに対応するステー
トコマンドが、前記コントロールレジスタに設定される
ことを特徴とするデータ転送制御装置。
【請求項２】請求項１において、前記所与の処理部は、前記コントロールレジスタに設定された第１のステート
コマンドに対応したステートにおいて所与のタイムアウ
ト時間のカウントを開始し、前記所与のタイムアウト時
間が経過したとき、前記信号状態検出回路の検出結果に
応じて遷移するステートに対応したステートコマンド
を、前記コントロールレジスタに設定することを特徴と
するデータ転送制御装置。
【請求項３】請求項２において、前記第１のステートコマンドは、アイドル状態から遷移して前記電源ラインの電圧が所与
の閾値電圧に達するまで待つステートに対応したステー
トコマンドであることを特徴とするデータ転送制御装
置。
【請求項４】請求項１乃至３のいずれかにおいて、前記信号状態検出回路は、前記データラインの信号状態を検出するデータライン検
出回路と、電源ラインの信号状態を検出する電源ライン検出回路
と、を含み、前記データライン検出回路及び前記電源ライン検出回路
のうち少なくとも１つは、前記コントロールレジスタに設定されたステートコマン
ドに応じて、検出すべき信号状態を変更することを特徴
とするデータ転送制御装置。
【請求項５】請求項１乃至４のいずれかにおいて、前記コントロールレジスタに設定されたステートコマン
ドに対応するステートから、次のステートに対応するス
テートコマンドを生成するステート生成回路を含み、前記コントロールレジスタは、前記所与の処理部により生成された遷移先のステートに
対応するステートコマンド、又はステート生成回路によ
って生成されたステートコマンドが設定されることを特
徴とするデータ転送制御装置。
【請求項６】請求項５において、前記ステート生成回路は、サスペンド状態から遷移してデータ転送を開始するステ
ートに対応するステートコマンドを生成することを特徴
とするデータ転送制御装置。
【請求項７】請求項１乃至６において、前記コントローラは、ＵＳＢ（Universal Serial Bus）のＯＴＧ（On-The-G
o）規格にしたがって、ホスト機能及びペリフェラル機
能の切り替え制御を行うことを特徴とするデータ転送制
御装置。
【請求項８】請求項１乃至７のいずれか記載のデータ
転送制御装置と、前記データ転送制御装置及びバスを介して転送されるデ
ータの出力処理又は取り込み処理又は記憶処理を行う装
置と、を含むことを特徴とする電子機器。
【請求項９】複数のステート間を遷移することにより
ホスト機能及びペリフェラル機能の動作制御を行うコン
トローラのデータ転送制御方法であって、データライン及び電源ラインの少なくとも１つの信号状
態を検出し、所与の処理部が前記信号状態の検出結果に基づいて遷移
先のステートを判断すると共に該ステートに対応するス
テートコマンドを設定し、前記ステートコマンドに基づいて、データライン及び電
源ラインの少なくとも１つの信号状態を制御することを
特徴とするデータ転送制御方法。
【請求項１０】請求項９において、前記所与の処理部は、前記コントロールレジスタに設定された第１のステート
コマンドに対応したステートにおいて所与のタイムアウ
ト時間のカウントを開始し、前記所与のタイムアウト時
間が経過したとき、前記信号状態の検出結果に応じたス
テートに遷移させることを特徴とするデータ転送制御方
法。
【請求項１１】請求項１０において、前記第１のステートコマンドは、アイドル状態から遷移して前記電源ラインの電圧が所与
の閾値電圧に達するまで待つステートに対応したステー
トコマンドであることを特徴とするデータ転送制御方
法。
【請求項１２】請求項９乃至１１のいずれかにおい
て、データライン及び電源ラインの少なくとも１つは、前記ステートコマンドに応じて、検出すべき信号状態が
変更されることを特徴とするデータ転送制御方法。
【請求項１３】請求項９乃至１２のいずれかにおい
て、前記コントローラは、ＵＳＢ（Universal Serial Bus）のＯＴＧ（On-The-G
o）規格にしたがって、ホスト機能及びペリフェラル機
能の切り替え制御を行うことを特徴とするデータ転送制
御方法。