JP2003317484A - Device and method for reducing noise of mixed mode integrated circuit - Google Patents

Device and method for reducing noise of mixed mode integrated circuit

Info

Publication number
JP2003317484A
JP2003317484A JP2002121822A JP2002121822A JP2003317484A JP 2003317484 A JP2003317484 A JP 2003317484A JP 2002121822 A JP2002121822 A JP 2002121822A JP 2002121822 A JP2002121822 A JP 2002121822A JP 2003317484 A JP2003317484 A JP 2003317484A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
circuit
battery
micro
connected
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002121822A
Other languages
Japanese (ja)
Inventor
Lonnie G Johnson
ジー ジョンソン ロニー
Original Assignee
Excellatron Solid State Llc
エクセラトロン ソリッド ステート, エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a device and a method for an integrated circuit in which switching noise is reduced. <P>SOLUTION: This circuit comprises an inverter circuit network having at least two transistors, a micro-battery such as a thin film or the like connected to the inverter circuit network, and a resistor of which one end is connected to the micro-battery and the other end is connected to a power source. In a fixed period when the transistor is transitted from a logic state to the other logic state, transistors more than one are turned on. When control is not performed, this state causes high current and voltage spike of the result. Peak voltage disturbing an analog element is prevented by extracting current request of this transition period from the micro-battery. As the battery is charged again gradually, voltage spike is not caused. Further, an integrated circuit component is separated from a power source line by the resistor limiting a current for the line. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は一般に半導体集積回路そしてより詳しくはミクストモード半導体集積回路に於けるノイズを減少する装置及び方法に関する。 BACKGROUND OF THE INVENTION [0001] Field of the Invention The present invention is generally to semiconductor integrated circuits and more particularly to apparatus and method for reducing in noise mixed mode semiconductor integrated circuit. 【0002】 【従来の技術】今日の環境に於ては、半導体はミクストシグナルまたはミクストモード集積回路(IC)と一般に呼ばれている、アナログ素子及びデジタル素子の両方の素子(コンポーネント)を有するするものであり得る。 [0002] Te is at the Related Art Today's environment, semiconductors are commonly referred to as mixed signal or mixed-mode integrated circuit (IC), which has both elements of analog devices and digital devices (components) It may be one. 同一のチップ上にアナログ及びデジタル素子を集積すると、必要なコスト、面積及び電力を減少出来るが、 When integrated analog and digital elements on the same chip, the cost required, but can reduce the area and power,
このことはICの製造に於て重要な考慮すべき事項である。 This is an important considerations At a production of the IC. しかし同じ基板上にアナログ素子及びデジタル素子を組み合わせることは設計リスクに挑戦することとなる。 But combining analog devices and digital devices on the same substrate will be to challenge the design risk. 第一に、高速デジタル回路からのスイッチノイズは、高周波アナログ回路に干渉し損害を与え易い。 First, the switch noise from high-speed digital circuit, likely to interfere with damage to the high frequency analog circuits. 通常デジタル回路は予め決められた電圧水準間で迅速にスイッチングが行われ、従って、電線中に遷移的(一時的) Usually digital circuits rapidly switching is carried out between the voltage levels previously determined, therefore, transitive during wire (temporary)
なノイズを誘発する。 To induce such noise. 多数の電圧水準及び周波数でアナログ作動させられるものであるアナログ回路は、誘発されたノイズに対し影響されやすいが、他方、デジタル回路は誘発されたノイズの干渉によく耐え得る。 Analog circuits are those brought into analog operating in a number of voltage levels and frequencies are susceptible to induced noise, but the other, the digital circuit may well tolerated interference induced noise. 【0003】集積回路はノイズに敏感な高性能デバイスである幾つかのデバイスを含んでいる。 [0003] The integrated circuit includes a number of devices that are sensitive, high-performance device to the noise. 電流の充電又は放電に於ける素速い変化は電圧低下を生じ得る。 Charge or at-containing rapid changes in discharge current can cause voltage drop. この遷移的電圧変化はこれらの敏感なデバイスの性能に干渉するほど大きなものであり得る。 The transient voltage change may be large enough to interfere with the performance of these sensitive devices. 【0004】数多くの用途に於て基板ノイズが影響している。 [0004] is affecting substrate noise At a number of applications. 例えば基板ノイズは位相同期ループシステム(フェーズロックドループシステム(PLL))及びインバーター(位相反連回路)に於て問題となる。 For example, the substrate noise is problematic At a phase locked loop system (phase locked loop system (PLL)) and an inverter (phase counter communication circuit). PLLはディスクドライブのデータ修復、有線及び無線通信、高速マイクロプロセッサー及びメモリーを含めた数多くの用途で使用されている。 PLL data repair disk drives, wired and wireless communications, are used in many applications, including high-speed microprocessors and memory. 【0005】インバーター(フリップフロップとも呼ばれる)も広く使用されている。 [0005] (also referred to as a flip-flop) inverter has also been widely used. フリップフロップはメモリーデバイスに於てワードのビットを読み込み書き込みするのに重要な機能を果たしている。 Flip-flop plays an important function to write reads the bit of word At a memory device. 通常フリップフロップはフリップフロップに書き込み又は読み込みの為にアドレス指定されることが出来る高速スイッチング回路を包含している。 Usually flip-flop is to include a high-speed switching circuit that can be addressed in order to write or read to the flip-flop. (フリップフロップの定義の必要性)。 (The need for the flip-flop definition). 【0006】定常状態又は静的状態、即ち出力状態間にスイッチングが生じないときは、電源からフリップフロップ中には電流が流れない。 [0006] steady-state or static state, i.e. when the switching does not occur between the output state, no current flows from the power supply during the flip-flop. 典型的にはフリップフロップは電源とアースに接続されているトランジスタの回路網を含んでいる。 Typically flip-flop includes a network of transistors connected to the power supply and ground. 定常状態に於ては、一個のトランジスタ(又はトランジスタ群)がオンにされ別のトランジスタ(又はトランジスタ群)がオフにされる。 Te is at a steady state, one of the transistors (or transistor group) is turned on by the transistor (or transistor group) is turned off. 一つのトランジスタから別のトランジスタにスイッチする為に、電源は一つの状態から別の状態に、例えば低い状態から高い状態にスイッチされ、これで電流が引き寄せられる。 To switch from one transistor to another transistor, the power supply from one state to another, is switched for example from a low state to a high state, this current is drawn in.
一つのトランジスタがオフにされ、別のトランジスタがオンにされるとき、ある期間は両方のトランジスタがオンとなる。 One transistor is turned off, when another transistor is turned on, a period of time both transistors are turned on. この期間の間には高電流が回路網中に存在する。 High currents are present in the circuitry during this period. この高電流は電圧のスパイクを生じ、これがスイッチング工程の間のノイズを生じる。 This high current produces a spike of voltage, which results in noise during switching processes. 回路網中の電線を通じて電流が引き出されるにしたがって抵抗が生じ電圧が落ち始めIC全体にわたって遷移的な電圧になる。 Become transitional voltage across IC began falling voltage caused resistance as the current is drawn through the wire in the network. これらの遷移状態は集積回路のボードが取り付けられているプリント回路ボードから該集積回路へ電力を供給している電線に沿って伝播し得る。 These transition states can propagate along the wire that supplies power from the printed circuit board board of the integrated circuit is attached to the integrated circuit. この遷移状態は無線周波数(RF)放射を生じ、これがプリント回路ボード上の他の回路並びに集積回路自身の中の他の回路の適正な動作に干渉し得る。 The transition state occurs a radio frequency (RF) radiation, which can interfere with the proper operation of other circuits in other circuits and integrated circuit itself on the printed circuit board. 【0007】以前にスイッチングのノイズ問題を解決する幾つかの試みが提案されている。 [0007] previous to some of the attempt to solve the switching noise problem have been proposed. 一つの提案された解決法は電流の突然のサージを制御することに焦点をあてている。 One proposed solution is focused on controlling the sudden surge of current. 1999年5月18日発行の「電源ノイズを減少するためのCMOS集積回路調節装置」という名称を有する米国特許第5,905,399号は、スイッチングの遷移状態の間に、論理ゲートの組に対し一定の電流を与える相補的な酸化金属半導体(CMOS)調節装置を含んでいる。 U.S. Patent No. 5,905,399 having the name "CMOS integrated circuit adjusting device for reducing the power supply noise" issued May 18, 1999, during the transition state of the switching, a set of logic gates It contains complementary metal oxide semiconductor (CMOS) regulating device that provides a constant current against. この配置はアナログ回路が共有する外部的な電気供給源との結合を断ち、電源レイルに対し電流を供給する。 This arrangement cuts off the coupling between the external electrical source to share the analog circuit, for supplying a current to the power supply rail. この電流はクランピングトランジスタのクランプ作用によってほぼ一定に保たれる。 This current is kept substantially constant by a clamping action of the clamping transistor. 遷移的な電流の過剰な電荷がコンデンサによって供給され、コンデンサにはスイッチングしていない時間に補充がなされる。 Excess charge of the transition electric current is supplied by a capacitor, the capacitor replenished time not switching is performed. 【0008】ノイズ問題を解決する別の試みはアクティブデバイスの近くに設置されたデカップリング(接続を断つ)コンデンサの追加を含むものである。 [0008] Another attempt to solve the noise problem (disconnects) the installed decoupled near the active device is intended to include additional capacitors. デカップリングコンデンサはこれらのデバイスへの電流の流れを安定化させる。 Decoupling capacitor stabilizes the flow of current to these devices. しかしながら、コンデンサが電圧の幾らかは吸収するものの、それでもスパイクが生じる。 However, although the capacitor is some voltage absorbing, still spike occurs. 【0009】基板ノイズ問題の解決の更に別の試みは、 [0009] Yet another attempt to solve the substrate noise problems,
リニアフィードバックループを用いるアクティブメソッドを含んでいる。 It contains active method using a linear feedback loop. この方法は、ノイズのアナログレシーバー部分に於てノイズをサンプリングし、そしてそのノイズをネガティブフィードバックループの入力ステージに向けることを含んでいる。 This method includes the sampling noise At a analog receiver part of the noise, and directs the noise in the input stage of the negative feedback loop. 逆の位相で増幅された後、 After being amplified by the reverse phase,
ノイズは再度基板中に再注入される。 Noise is re-injected back into the substrate. 基板内を移動している元々のノイズのものと反対の位相を有している再注入されたノイズは元のノイズの83%までを打ち消すのに使用できる。 Reinfused noise has the opposite phase to that of the original noise that is moving in the substrate can be used to counteract the to 83% of the original noise. この解決方法はより低い周波数及び低い電力のポータブルエレクトロニクスであってより遅いデジタルクロックスピードを有するものに於て作用しているミクストモード集積回路上で作動する。 This solution operates in mixed mode integrated circuit acting At a those with slower digital clock speed a lower frequency and low power portable electronics. 【0010】スイッチングノイズを処理する更に別の試みは、アナログ及びデジタル機能を仕切ってしまうことを含んでいる。 [0010] Yet another attempt to process the switching noise includes that would partition the analog and digital functions. この方法は独特の製造工程とカスタムデザインを必要としている。 This method requires a unique manufacturing process and custom design. 例えば2000年2月1日に発行された、「ミクストシグナル集積回路中の基板ノイズカップリングを減少させる方法」という名称の米国特許第6,020,614号は、アナログ回路がデジタル回路とは別個の電源バスを有している、半導体基板のアナログ回路とびデジタル回路との間の境界帯域を形成することによってノイズが減少できることを示唆している。 For example, issued on February 1, 2000, U.S. Patent No. 6,020,614, entitled "mixed-signal integrated method for reducing the substrate noise coupling in circuit" separate analog circuits and digital circuits and a power bus, a noise by forming a boundary zone between the analog circuit jump digital circuit of the semiconductor substrate suggesting that be reduced.
更に、この特許は、他の回路からの連結基板ノイズが低いままであるのに、回路の間の単離された電線は機能的に他の回路と相互作用できるような相互連絡信号線路を提供することを開示している。 Furthermore, this patent, although connection substrate noise from other circuit remains low, providing a interconnection signal line that allows wires interact with functionally other circuits isolated between circuit It discloses the. しかしながら、アナログ素子をデジタル素子と隔てることは大切な半導体の空間を無駄にすることであり得、このことは集積回路設計に於て重要な考慮点である。 However, to obtain is that it separates the analog device and a digital device to waste precious semiconductor space, this is an important consideration At a integrated circuit design. 【0011】スイッチングのノイズ問題を解決する更に別の試みは、1997年7月15日に発行された「集積回路及び回路装置中のノイズの減少」という名称の米国特許第5,649,160号に於て述べられている。 [0011] Yet another attempt to solve the switching noise problem, entitled issued July 15, 1997, "reduction of noise in the integrated circuit and the circuit device" U.S. Patent No. 5,649,160 It stated at a. この特許はデジタル回路からのノイズを整形し、そして単一又は少数の周波数スペクトル部分中にそれを濃縮することによってノイズを減少できることを示唆している。 This patent suggests that can reduce noise by shaping the noise from the digital circuit, and concentrate it in a single or small number of frequency spectral portion. この解決方法はアナログ回路に於けるノイズの存在がある周波数で重要性が少なく、従ってデジタル回路からのスペクトルピーク又はピーク群を注意深く配置して干渉を少なくするかなくするという概念に頼っている。 This solution relies on the concept of no or importance at the frequency where there is the presence of at noise to the analog circuit is small, thus reducing the carefully arranged to interfere with spectral peak or group of peaks from the digital circuit. 【0012】スイッチングノイズの問題を解決する種々の先行技術の試みはそれぞれ限界を有している。 [0012] respectively Attempts various prior art to solve the switching noise problem have limitations. 従ってミクストモード集積回路中のスイッチングノイズを実質的に減少させる装置と方法に対する必要性が存在している。 Thus the need for substantially an apparatus and method for reducing the switching noise in the mixed-mode integrated circuit is present. 【0013】 【発明が解決しようとする課題】本発明はアナログ及びデジタル素子を有している集積回路中に生じるスイッチングノイズと関連する問題を、集積回路上にマイクロバッテリーを含めることによって克服することを目的としている。 [0013] [0008] The present invention is able to overcome by the problems associated with switching noise occurring in the integrated circuit has analog and digital devices, including a micro-battery on an integrated circuit It is an object. ノイズは集積回路中で幾つかの環境を通じて生じる。 Noise occurs throughout the several environments in an integrated circuit. 通常はノイズはインバーター等のある種の集積回路が一つの論理状態から別の論理状態へ遷移する時に起こる。 Normally noise occurs when the certain integrated circuits of the inverter such as transitions from one logic state to another logic state. 例えばインバーターAはオンにされなければならずインバーターBがオフにされなければならないとする。 For example the inverter A is the inverter B must be turned on must be turned off. この遷移状態の間、ある一定時間両方のインバーターがオンとなり、その間に遷移状態が完了する。 During this transition state, the inverter both in a fixed time is turned on, the transition state is completed in the meantime. この場合、高い電流が存在して電圧のスパイク及びノイズの発生を生じる。 In this case, resulting in occurrence of spikes and noise voltages and there is a high current. 【0014】スイッチングノイズを減少する本発明に従う集積回路は、少なくとも2個のトランジスターを有しているインバーター回路網(ネットワーク)、該インバーター回路網に接続されるゲート回路網、該インバーターに接続されるマイクロバッテリー及び一端が該マイクロバッテリーに接続され他端が電源に接続される抵抗器を含んでいる。 [0014] Integrated circuit according to the present invention to reduce switching noise is coupled at least two inverters circuitry has a transistor (network), a gate circuit network connected to the inverter circuitry, to the inverter microbattery and one end contains a resistor and the other end is connected to the micro-battery is connected to the power supply. 定常状態に於て、マイクロバッテリーは充電されていない。 At a steady state, micro-battery is not charged. 充電されると公称電流がマイクロバッテリーを通じて流れる。 Nominal current to be charged to flow through the micro-battery. インバーターが遷移状態となり、そして電流のサージが生じその結果電圧のスパイクが生じると、その電圧を減少させるための電流需要はマイクロバッテリーから引き出される。 Inverter is a transition state, and the spikes resulting voltage surge occurs in current occurs, the current demand for reducing the voltage is withdrawn from the microbattery. 従って集積回路はアナログ素子に流れ、アナログ素子を撹乱するピーク電圧を生じることを回避する。 Thus the integrated circuit flows in an analog element, to avoid causing a peak voltage that disrupt the analog element. 更にバッテリーは徐々に再充電されるので電圧のスパイクは生じない。 Furthermore, the battery does not occur spike of voltage, so gradually be re-charged. 更に集積回路の素子は電源線路即ちV DDから、その線から抜出される電流を制限する抵抗器によって孤立させられている。 Further elements of the integrated circuit from the power supply line i.e. V DD, are then isolated by resistor that limits the current drawn from the line.
別の方法として、インバーターは二つのクロスカップルされたスリーエミッタートランジスタを含んでいるバイポーラーRAMストレジセルを包含することが出来る。 Alternatively, the inverter can include a bipolar RAM Sutorejiseru that contains three emitters transistors two cross-coupled. 【0015】本発明の別の具体例に於て、スイッチングノイズはノンスイッチト集積回路中で減少させられる。 [0015] At a different embodiment of the present invention, the switching noise is reduced in the non-switched integrated circuits.
この態様は一群のトランジスタがオンロジック状態で別の群のトランジスタがオフロジック状態である複数のトランジスタを含んでいる。 This aspect a group of transistors the transistor of another group in the on logic state contains a plurality of transistors are off logic state. マイクロバッテリーがそれぞれのトランジスタの群に接続されている。 Micro battery is connected to a group of each transistor. トランジスタの状態を知ることは関連するマイクロバッテリーが充電されているかいないかによって決定される。 Knowing the state of the transistor is determined by or not or associated micro battery is charged. セルに対し書き込みする為には関連するマイクロバッテリーを充電し、付随するトランジスタをオンにする。 In order to write to the cell to charge the relevant micro-battery, to turn on the associated transistor. 【0016】スイッチングノイズを減少させるための本発明の別の具体例は、スイッチングノイズを減少させるためのマイクロバッテリーと抵抗器を有しているランダムアクセスメモリー回路網を包含している。 [0016] Another embodiment of the present invention to reduce the switching noise encompasses a random access memory circuitry has a microbattery for reducing switching noise resistor. ランダムアクセスメモリー回路網は複数のセルを含んでいる。 Random access memory circuitry includes a plurality of cells. これらのセルはインバーター回路を包含している。 These cells encompasses an inverter circuit. マイクロバッテリーを付加することはマイクロバッテリーから充電を受けるコンデンサ130を与える。 Adding microbattery provides the capacitor 130 receiving charge from the microbattery. 従って、このコンデンサは電力線路に対して電圧スパイクを生じる電流のサージを処理することが出来る。 Thus, this capacitor can handle a surge of current that generates a voltage spike to the power line. 抵抗器は、更に電圧線路から抜出される電流を制限する。 Resistor limits the current drawn from the further voltage line. 【0017】本発明の更に別の具体例は、ランダムアクセスメモリー回路網を含んでおり、この回路網はマイクロバッテリーと抵抗器回路とを有しており、各々のマイクロバッテリーと抵抗器回路とは、マイクロバッテリーと抵抗器回路が独立に作用する回路網の各々のセルと関連している。 Yet another embodiment of the [0017] present invention includes a random access memory circuitry, the circuitry has a resistor circuit and micro battery, the respective micro-battery and resistor circuit , it is associated with each of the cells of the network that micro battery and resistor circuit acts independently. 各セルの為の局部(localized)マイクロバッテリーソースが回路網のスピードを増加させる一方、スイッチングノイズと抵抗器の寸法を減少する。 While local (localized) microbattery source for each cell to increase the speed of the network, to reduce the size of the switching noise and the resistor. 【0018】従って本発明は、次の目的の少なくとも一つ又は一つ以上を達成すること、又は次の目的の組み合わせを達成することを目的としている。 [0018] Accordingly, the present invention aims to achieve at least one or more than one of the following purposes, or to achieve a combination of the following purposes. 【0019】集積回路の素子が遷移的なノイズによってダメージを受けないようにミクストモード集積回路のスイッチングノイズを減少させる装置と方法を提供すること。 [0019] It elements of the integrated circuit to provide an apparatus and method for reducing the switching noise of the mixed-mode integrated circuit so as not damaged by transient noise. 【0020】一つの論理状態から別の論理状態に遷移する期間の間電力要求の増加があった時に集積回路に対し電流を供給する為にマイクロバッテリーを利用した集積回路のスイッチングノイズを減少する装置及び方法を提供すること。 [0020] One apparatus for reducing the switching noise of the integrated circuit using a micro-battery to supply current to the integrated circuit when between was an increase in power demand periods to transition from a logic state to another logic state and to provide a method. 【0021】関連するトランジスタがオフであるかオンであるかを示す為に集積回路中のマイクロバッテリーを使用する装置及び方法を提供すること。 The associated transistors to provide an apparatus and method for using micro-battery in the integrated circuit to indicate whether a on or off. 【0022】半導体の空間を効率的に使用するマイクロバッテリーを用いる集積回路中でスイッチングノイズを減少する装置及び方法を提供すること。 [0022] To provide an apparatus and method for reducing switching noise in integrated circuits using micro-batteries that use semiconductor space efficiently. 【0023】電圧スパイクから電源線路を隔離する装置及び方法を提供すること。 [0023] To provide an apparatus and method for isolating the supply line from the voltage spikes. 【0024】本発明の装置と方法の他の目的、利点及び特徴は一部は以下の記載に述べられ、そして一部は本発明の記載から自明であり、又は本発明の実施によって学ぶことが出来るものである。 [0024] Another object of the apparatus and method of the present invention, advantages and features some will be set forth in the following description, and be learned by practice of the part be obvious from the description of the present invention, or the present invention it is those that can be. 本発明の目的、利点及び特徴は、特許請求の範囲中に特定して指摘した成分及び組み合わせによって実現され、達成されるであろう。 Objects, advantages and features of the invention are achieved by the components and combinations pointed out in particular in the appended claims, it will be achieved. 【0025】 【実施例】添付の図面中に説明されている本発明の例の好ましい態様を詳細にここで参照する。 [0025] Preferred embodiments of the EXAMPLES Examples of the present invention described in the accompanying drawings in detail referring herein. 図1〜5は集積回路の素子をノイズから保護する為の種々の面を描いている。 Figure 1-5 depicts various aspects for protecting the elements of the integrated circuit from the noise. 【0026】図1はノード22、24でつながれたクロスカップル型トランジスタ14、16、18を含んでいるインバーター回路12に接続されたトランジスタ2 [0026] Figure 1 is a transistor 2 which is connected to the inverter circuit 12 that includes a cross-coupled transistors 14, 16, and 18 are connected by nodes 22 and 24
6、28、30及び32のゲート回路網を有するミクストモード集積回路中で使用するためのシングルMOS− Single for use in mixed-mode integrated circuit having a gate circuitry 26, 28, 30 and 32 MOS-
RAMセル10の回路図である。 It is a circuit diagram of a RAM cell 10. ノード36に於てマイクロバッテリー34がインバーター回路12に接続されている。 Microbattery 34 is connected to the inverter circuit 12 At a node 36. 一端42に於て抵抗器38がマイクロバッテリー34に接続され、そして他端44に於て電源42即ちV DDに接続されている。 Resistors 38 At a first end 42 connected to the microbattery 34, and the other end 44 Te at is connected to the power supply 42 i.e. V DD. 説明目的の為に図1は単一セル10が示されているが本発明は単一セル10に限定されない。 Description Figure 1 for the purpose is shown a single cell 10 but the invention is not limited to a single cell 10. インバーター回路12はセル10内でバイナリー情報を読み書きする為に使用し得る。 Inverter circuit 12 may be used to read and write binary information in cell 10. 【0027】第一のゲート回路網を形成しているトランジスタ26、28がワンビット線路46に接続されている。 The first transistor 26 and 28 forming the gate network is connected to one bit line 46. 第二のゲート回路網を形成しているトランジスタ3 Second transistor 3 forming the gate network
0、32が0ビット線路48に接続されている。 0,32 is connected to the 0 bit lines 48. これらのビット線路46、48は、1ビット線路46に又は0 These bits lines 46, 48, or 1 bit line 46 0
ビット線路48に電流が流れているかどうかを検出することによってストレジセルの状態を決定する方法を提供している。 Provides a method of determining the state of Sutorejiseru by detecting whether a current flows in the bit line 48. 【0028】アドレス線路44、46は、インバーター回路12のストレジセルに対し読み込み書き込みをする為に使用される。 [0028] The address lines 44 and 46, is used to read the writing to the Sutorejiseru of the inverter circuit 12. 読み書き操作を実行する為に、アドレス線路44、46はクロックパルス(図示なし)によって励起される。 To perform a read or write operation, the address lines 44 and 46 are excited by a clock pulse (not shown). クロックパルスは通常は、例えば0ボルトの高い値、−10ボルトの低い値(又は−V DD )等の電圧を表わしている方形波の流れを含んでいる。 The clock pulse is usually, for example, 0 volt high value, and includes a flow of a square wave representing the voltage of such low -10 volts value (or -V DD). 【0029】静的な状態に於ては両方のアドレス線路4 [0029] Both of the address line 4 At a static state
4、46が接地電位にある。 4,46 is in the ground potential. この状態で一方のトランジスタ18はオンであり一方のトランジスタ14はオフである。 One in this state of the transistor 18 is one transistor 14 be turned off. 例えばもしトランジスタ18がオンでトランジスタ14がオフであるならばノード24に於ける電圧は低いもの、例えば−V DDであり、ノード22に於ける電圧は高いもの、例えば0である。 For example if the transistor 18 is one transistor 14 is lower in voltage at node 24 if an off-on, for example, -V DD, higher in voltage on node 22, for example, 0. セル中のデータを読み取る為にアドレス線路44、46はクロックパルスでパルス化される。 Address lines 44 and 46 in order to read the data in the cell is pulsed with the clock pulse. 電流は低い(即ち−V DD )ものである1ビット線路46に流れ、そしてゲートデバイス26及び2 Current flows in one bit line 46 is as low (i.e. -V DD), and gate device 26 and 2
8を通ってそしてオンのトランジスタ18を通る。 Through the 8 and through the on of the transistor 18. トランジスタ14がオフであるからこれも低電圧(即ち−V This is also a low voltage because the transistor 14 is off (i.e. -V
DD )にある0ビット線路48には電流は少ししか流れない。 The 0 bit line 48 in the DD) and no current flows only a little. 【0030】セル中にデータを書き込みする為にはアドレス線路44、46が再度クロックパルスでパルス化され、そして1ビット線路46が接地される。 [0030] in order to write the data in the cell is pulsed with again a clock pulse address lines 44, 46, and 1 bit line 46 is grounded. 0ビット線路48を接地するとノード22を接地に引き込み、トランジスタ18をオフにし、トランジスタ14をオンにし、その間インバーター回路12は一つの論理状態から別の論理状態に遷移する。 0 pulls node 22 Grounding bit line 48 to ground, turns off the transistor 18, the transistor 14 is turned on, while the inverter circuit 12 makes a transition from one logic state to another logic state. 【0031】しかしながら、インバーター回路12が一つの論理状態から別の論理状態に遷移する間に短い期間トランジスタ18とトランジスタ14の両方がオンとなる。 [0031] However, both shorter periods transistor 18 and the transistor 14 while the inverter circuit 12 makes a transition from one logic state to another logic state is turned on. この遷移的な期間の間に多量の電流が装置10を通ってサージする。 A large amount of current during this transitional period surge through the device 10. この電流サージが対応する電圧のスパイクの引き金となる。 This current surge triggers a spike corresponding voltage. もしこれが制御されないならばこの電圧のスパイクはノイズを幾つものコンポーネント(素子)、例えばアナログ素子、電源バス、集積回路構造、電源線路又はシリコン基板に対し伝播するようにする。 If this is a spike in the voltage if uncontrolled for a number of noise components (elements), for example an analog device, the power supply bus, the integrated circuit structure, so as to propagate to the power supply line or a silicon substrate. 電圧のスパイクを減少する為には電流が必要である。 In order to reduce the spike of voltage is required current. 【0032】定常状態に於てはマイクロバッテリー34 The micro-battery 34 At a steady state
は充電されていない。 They have not been charged. しかしインバーター回路12が論理状態を変更するとき、即ちフリップするときに、電流のサージが生じてその結果生ずるピーク電圧は、アナログ素子を含めたコンポーネント(素子)に流れそしてそれらを乱すかわりに、マイクロバッテリー34によって吸収される。 But when the inverter circuit 12 changes the logic state, i.e., when the flip, the peak voltage generated resulting surge of current is generated, the flow and instead of disturbing them to the component including the analog element (element), Micro It is absorbed by the battery 34. マイクロバッテリー34は徐々に充電されるので電圧スパイクは起きない。 Micro battery 34 voltage spike does not occur so gradually is charged. 高い電圧を減少する為に電流が必要なときはマイクロバッテリー34から取り出され、そしてトランジスタ及び他の素子は線路44から抜出される電流を制限する抵抗器38によって電源線路44、即ち電源V DDから隔離される。 When current is required in order to reduce the high voltage is removed from the microbattery 34, and the power supply line 44 by the resistors 38 transistors and other devices to limit the current drawn from the line 44, that is, from the power supply V DD It is isolated. 抵抗器38の寸法は装置10で用いられるマイクロバッテリー34の寸法に依存し変わり得るものである。 The dimensions of the resistor 38 are those can vary depending on the size of the microbattery 34 used in the apparatus 10. 【0033】本発明で使用されるための適当なマイクロバッテリー34は、ジョージア州スミルナ スイートジェー ロズウェルストリート1640のエクセラトロン・ソリッド・ステイトLLPから入手できる薄いフィルムバッテリーである。 [0033] Suitable microbattery 34 for use in the present invention is a thin-film battery available from Ekusera tron ​​Solid State LLP Georgia Smyrna Suite J. Roswell Street 1640. このエクセラトロン社は開示が参照によって本発明に取り込まれる米国特許第5,569, The Ekusera Tron Inc. U.S. Patent No. 5,569 which disclosure is incorporated into the present invention by reference,
520号及び米国特許第5,597,660に開示されたマイクロバッテリーを含めた所有権のある、そしてライセンスを受けた薄いフィルムバッテリー技術を有している。 A proprietary, including micro-battery disclosed in 520 and U.S. Patent No. 5,597,660, and has a thin-film battery technology under license. 参照により本明細書に取り込まれる、本願出願人の、1999年4月2日出願の名称『薄いリチウムフィルムバッテリー』の米国特許出願第09/286,11 Incorporated herein by reference, the applicant, 1999 April 2 names of application "thin lithium film battery" U.S. Patent Application No. 09 / 286,11
2号、及び2000年4月5日出願の名称『薄いフィルムバッテリーの製造方法』の米国特許出願第09/54 No. 2, and US patent application of 2000 April 5, the name of the application "method for manufacturing a thin film battery," the first 09/54
3,121号、2000年3月28日出願の名称『薄いフィルムバッテリーの製造方法』の米国特許出願第09 No. 3,121, US patent application Ser. No. 09 of the name of the filed March 28, 2000 "method of manufacturing a thin film battery"
/536,594号、2000年4月5日出願の名称『薄いフィルムバッテリーアノードを製造する方法』の米国特許出願第09/543,280号及び2000年3月28日出願の名称『保護パッケージを有している薄いフィルムバッテリーの製造方法』の米国特許出願第0 / 536,594 Patent, the US patent application Ser. No. 09 / 543,280 Patent and application entitled "protection package March 28, 2000 of the" method of producing a thin film battery anode "name, filed Apr. 5, 2000 U.S. Patent application No. 0 of the manufacturing method of the thin-film battery that "has
9/536,535は、参照により本明細書に含められる。 9 / 536,535 is incorporated herein by reference. 一般的に薄いフィルムのバッテリーは不活性なセラミック又はアルミニウムの基体から始まってその上にカソード電流コレクターとカソードがマウントされているフィルムの積重ねられた形態を含んでいるものである。 Battery generally thin films are those that contain the stacked form of the film that the cathode current collector and cathode is mounted thereon starting from the base of the inert ceramic or aluminum.
固体状態(ソリッドステート)の電解質がカソード上に付着され、アノードが次にその電解質上に付着され、アノード電流コレクターがアノード上にマウントされる。 The electrolyte in the solid state (solid state) is deposited on the cathode, the anode is then deposited on its electrolyte, the anode current collector is mounted on the anode.
典型的には、保護コーティングがセル全体にかけられている。 Typically, the protective coating is applied to the entire cell. 好ましくは薄いフィルムのバッテリーは再充電可能である。 Preferably, the battery of the thin film can be re-charged. 【0034】図2は、本発明の第二の態様に従うバイポーラートランジスタ52、54、ゲートデバイス56及び58、マイクロバッテリー60、62及びアドレス線路64、66の回路略図50を示している。 [0034] Figure 2, bipolar transistors 52 and 54 according to the second aspect of the present invention, the gate device 56 and 58 shows a schematic circuit diagram 50 of the microbattery 60, 62 and address lines 64, 66. ゲートデバイス56、58はそれぞれがビット線路68、70に接続されているバイポーラートランジスタを含んでいる。 Each gate device 56, 58 contains a bipolar transistor connected to the bit lines 68, 70.
ゲートデバイス58は1ビット線路68に接続され、ゲートデバイス56は0ビット線路70に接続される。 The gate device 58 is connected to one bit line 68, the gate device 56 is connected to the 0 bit lines 70. 【0035】初期ステージに於て一方のバイポーラートランジスタ52はオンであり、他方のバイポーラートランジスタ54はオフである。 The bipolar transistor 52 of one At a initial stage is ON, the other bipolar transistor 54 is off. トランジスタ52、54の状態はマイクロバッテリー60、62のどちらが充電されるかを調べることによって決定できる。 State of the transistors 52 and 54 can be determined by examining which of the microbattery 60, 62 are charged. 充電された状態に於て、トランジスタ52がオンであるように1ビット線路68は低い。 At a charged state, one bit line 68 to the transistor 52 is on is low. トランジスタ52、54の論理状態を変更させる為にアドレス線路64、66がクロックパルス(図示なし)を用いて低い値から高い値、即ち−V High value address lines 64 and 66 in order to change the logic state of the transistor 52 and 54 from a low value by using the clock pulses (not shown), i.e. -V
DDから0までパルス化される。 It is pulsed from DD to 0. マイクロバッテリー6 Micro battery 6
0、62を充電すると、トランジスタ52、54の一つの書き込み及びトランジスタ52、54の論理状態の遷移を可能にする。 Charging the 0,62, to allow the transition of the logic state of one of the write and transistors 52 and 54 of the transistors 52 and 54. その遷移の間、システムノイズを生じ得る電圧スパイクの除去が要求されるときにマイクロバッテリー60、62は電流を提供する。 During that transition, the microbattery 60, 62 when the removal of the voltage spikes that can result in system noise is required to provide a current. 【0036】図3は、スイッチングノイズを減少する為に、2個のクロスカップルされたスリーエミッタートランジスター74、76、マイクロバッテリー78及び抵抗器80、82及び84を含んでいるバイポーラーストレジセル72の回路略図を示している。 [0036] Figure 3, in order to reduce switching noise, the two three-emitter transistors 74, 76 are cross-coupled, bipolar strike register cell contains a microbattery 78 and resistors 80, 82 and 84 72 It shows a schematic circuit diagram. トランジスタ7 Transistor 7
4の一つのエミッター86は、トランジスタ74がコンダクトしている間にロジック1を感知又は書き込みする役目をする。 One emitter 86 of 4 serves to sense or write logic 1 while the transistor 74 is Conduct. トランジスタ76の一つのエミッター88 One of the transistor 76 of the emitter 88
は、トランジスタ76がコンダクトしているときにロジック0を読み込み又は書き込みする役目をする。 Serves to read or write a logic 0 when the transistor 76 is Conduct. トランジスタ76のエミッター90及びトランジスタ74のエミッター92は、アドレス線路X94に接続される。 Emitter 92 of emitter 90 and the transistor 74 of the transistor 76 is connected to an address line X94. トランジスタ76のエミッター96及びトランジスタ74 The emitter of the transistor 76 96 and transistor 74
のエミッター98はアドレス線路Y100に接続される。 Emitter 98 is connected to the address lines Y100. 典型的には、アドレス線路94、100は低い値、 Typically, address lines 94 and 100 is low,
即ちロジック0に保たれそして全てのコンダクトしているトランジスタからの電流はこれらのアドレス線路9 That kept logic 0 and all Conduct and the current from which the transistors of these address lines 9
4、100から流出することとなる。 So that the outflow from 4,100. 【0037】もしもバイポーラーRAMストレジセル7 [0037] If bipolar RAM Sutorejiseru 7
2が個々のセル72をアドレスするための行列中の幾つものセルの一つであるならば、アドレス線路94、10 If 2 is one of a number of cells in the matrix for addressing the individual cells 72, address lines 94,10
0がロジック1になるようにトランジスタを働かす。 0 exerts a transistor such that a logic 1. アドレスされていない行列中の残りのセルはそれらのそれぞれのアドレス線路の少なくとも一つをロジック0とするので、それらのセル中では変化は起きない。 Since the remaining cells of the matrix in the non-addressed to a logic 0 at least one of their respective address lines, changes in those cells will not occur. セル72 Cell 72
に於てコンダクトしているトランジスタからの電流はこれらのアドレス線路から読み込み(read)線路に分流し、その後読み込み増幅器(read amplifier:図示なし)の一つに分流する。 Current from Conduct to have transistors At a shunted from these address lines to read (read) line, then read amplifier: shunted to one (read Amplifier not shown). 【0038】セル72に書き込みする為には、セル72 [0038] In order to write to the cell 72, cell 72
は上記のようにアドレス指定される。 It is addressed as above. 書き込みエミッター入力86に適用されるロジック1は、トランスミッター74の出力をロジック0に落とす。 Logic 1 applied to the write emitter input 86, lowering the output of the transmitter 74 to the logic 0. 書き込みエミッター86の出力上のロジック0電圧は、同じ低電圧をセル72の全てのエミッターに対し適用する。 Logic 0 Voltage on output of the write emitter 86 applies the same low voltage for all emitters of the cell 72. セル72が望まれる状態にあるならば変化は生じない。 Change if a state in which the cell 72 is desired not occur. セル72が望まれる状態にないならば、オフである状態のトランジスタ76のエミッター86に適用される低電圧がトランジスタ76をオンにさせ、エネーブルトランジスタ74をオフにする。 If not in a state where the cell 72 is desired, a low voltage applied to the emitter 86 of the state of the transistor 76 is turned off to turn on transistor 76 and turns off the error enable transistor 74. 【0039】トランジスタ76がオンにされ、そしてトランジスタ74がオフにされたときに、ある期間は両方のトランジスタ74、76はオンとなるであろう。 The transistor 76 is turned on, and when the transistor 74 is turned off, a period of time both transistors 74 and 76 will be turned on. この期間の間高電流が存在し、電圧のサージを生じる。 During high current this period is present and produces a surge voltage. このサージが装置に対しノイズを伝播させることを避ける為に、マイクロバッテリー78が回路網に加えられている。 To this surge avoid propagating noise to device, microbattery 78 is added to the network. マイクロバッテリー78はコンデサーのように機能し、そして一時的な電流を供給する。 Microbattery 78 acts like a Kondesa, and provides a temporary current. 従って、電圧サージが起こって電圧を下げるべく電流が抜出される必要があるときは、その電流はマイクロバッテリー78から抜出される。 Therefore, when it is necessary that the voltage surge current to reduce the voltage withdrawn happening, the current is withdrawn from the microbattery 78. 抵抗器80は電圧線路102を他の素子から隔離し、そして線路102から抜出される電流の量を制限する。 Resistor 80 isolates the voltage line 102 from the other elements, and to limit the amount of current drawn from the line 102. 一旦放電されたあとマイクロバッテリー78は徐々に再充電され、従って電圧スパイクは起きない。 It is after micro-battery 78, which is once discharge is recharged slowly, therefore voltage spike does not occur. 【0040】図4は、スイッチングノイズを減少する為にマイクロバッテリー106及び抵抗器108を有しているランダムアクセスメモリー回路網104の回路略図を示している。 [0040] Figure 4 shows a schematic circuit diagram of a random access memory circuitry 104 has a micro-battery 106 and a resistor 108 in order to reduce switching noise. ランダムアクセスメモリー回路網104 Random access memory circuitry 104
は複数のセル110、112、114、116及び11 A plurality of cells 110, 112, 114, 116 and 11
8を有している(5つのセルは説明目的の為だけに示されている)。 Has 8 (five cells are shown only for illustrative purposes). セル110、112、114、116及び118は図1及び図3に示されたインバーター回路又は図2に示されたトランジスタの形態を包含している。 Cells 110, 112, 114, 116 and 118 are included in the form of transistors shown in the inverter circuit or 2 shown in FIGS. 【0041】各々のセル110、112、114、11 [0041] Each cell 110,112,114,11
6及び118はX−Yアドレッシング120、122の為及び読み書き機能124、126の為に入出力リード線を有している。 6 and 118 have input and output leads for for and read and write functions 124, 126 of X-Y addressing 120,122. 読み線路124は一旦エネーブルにされると各セル110、112、114、116及び11 Read lines 124 each cell and once in enabled the 110, 112, 114, 116 and 11
8のそれぞれにストアされたデジタル情報を検出する。 Detecting the digital information stored in each of the eight.
書き込み線路126はデジタル情報が選択されたセル中にストアされるようにする。 The write line 126 to be stored in the cell in which the digital information has been selected. デコーダー128はアドレス指定情報を解読し、そして読み込み又は書き込みトランザクションを受けるように選択された個々のアドレス指定されたセルを選択する。 Decoder 128 decodes the address information, and selects the selected individual of the addressed cell to receive read or write transaction. 各々のセル110、11 Each cell 110,11
2、114、116及び118はコンデンサー130、 2,114,116 and 118 condenser 130,
例えば125マイクロファラッドのコンデンサーを含み、このコンデンサーはオン/オフ論理状態からの遷移状態又はその逆、即ち、読み込み/書き込み又は書き込み/読み込みがなされると、セル110、112、11 For example comprise a condenser 125 microfarads, the capacitor is turned on / off transition state or vice versa from a logic state, i.e., when the read / write or write / read is performed, the cell 110,112,11
4、116、118から幾らかの電流を引き出す役割を果たす。 It serves to draw out some of the current from 4,116,118. しかしコンデンサー130は完全に充電されるまで電流を貯める。 But capacitors 130 accumulate current until it is fully charged. しかしながら、コンデンサー130 However, the condenser 130
は即座には充電することが出来ないので、論理状態の遷移の間に、多量の電流が存在するときは、ゆっくりと充電して充電するまで0ボルトを維持し、従って多量の電流サージを処理することが出来ない。 Because can not instantly charged, processed during the transition of the logic state, when a large amount of current is present, to maintain 0 volts to charging to charge slowly, thus a large amount of current surges It can not be. この期間の間、高電流が存在する。 During this period, high currents are present. 従って電流が回路網104を通してサージする。 Thus current surge through the network 104. コンデンサー130が充電し、高電流が回路網104に存在する間、電源132に対し電圧スパイクが流れ得る。 Condenser 130 is charged, while the high current is present in the network 104, the voltage spike may flow to the power supply 132. 【0042】従って、図4に示すように、多量の電流サージをコンデンサー130が取り扱いできないことを解決する為に、マイクロバッテリー106と抵抗器108 [0042] Therefore, as shown in FIG. 4, in order to solve that capacitor 130 a large amount of current surge can not be handled, a microbattery 106 resistor 108
が回路網に加えられる。 There is added to the network. セル110、112、114、 Cell 110, 112, 114,
116、118が一つの論理状態から別の論理状態に移るとき、ある時間は1を超えるインバーターがオンとなる。 When 116, 118 moves from one logic state to another logic state, a certain time is an inverter more than 1 is turned on. マイクロバッテリー106を付加したため、コンデンサー130は充電されないままとはならずマイクロバッテリー106から充電され、コンデンサー130が遷移期間の間に生じる電流サージの処理準備が出来るようにする。 Because of adding the micro-battery 106, capacitor 130 is charged from the micro battery 106 should not remain not charged, the capacitor 130 is to be able to process ready for current surge occurring during the transition period. 抵抗器108は電圧線路132に引き出される電流を更に制限する役目をする。 Resistor 108 serves to further limit the current drawn to the voltage line 132. 【0043】図5は回路網136のセル110、11 The cell of FIG. 5 circuitry 136 110,11
2、114、116及び118の各々と関連しているマイクロバッテリー138及び抵抗器140を有しているランダムアクセスメモリー回路網136の回路略図を示している。 It shows a schematic circuit diagram of a random access memory circuitry 136 has a micro-battery 138 and resistor 140 associated with each of 2,114,116 and 118. 図4に示された具体例はスイッチングノイズを減少するが、図4の回路網104のスピードは各コンデンサー130がどれほど早く充電するかによって制限されている。 Embodiment shown in FIG. 4 is decreased switching noise, the speed of the network 104 of FIG. 4 is limited by either the capacitor 130 to charge how quickly. しかしながら、もしコンデンサーがより迅速に充電すれば、より多くのノイズが回路網104に導入される。 However, if when the charging capacitor is faster, more noise is introduced to the network 104. 図5に示される回路網は、セル110、11 Circuitry shown in Figure 5, cell 110,11
2、114、116及び118の各々の為の局部(loca 2,114,116 and 118 each local for the (loca
lized)マイクロバッテリー138ソースがある為に増加されたスピードとノイズの減少を達成している。 lized) have achieved a reduction in the speed and the noise that has been increased in order to there is a micro-battery 138 source. 更に、図5の形態は抵抗器140の寸法の減少を可能とする。 Furthermore, the embodiment of FIG. 5 enables a reduction in the size of the resistor 140. 【0044】従って、ランダムアクセスメモリー回路網136は、独立に作動する各セル110、112、11 [0044] Therefore, the random access memory circuitry 136, each cell operates independently 110,112,11
4、116及び118の各々に対するマイクロバッテリー138を含んでいる。 It contains microbattery 138 for each of the 4,116 and 118. マイクロバッテリー138は典型的には図4のマイクロバッテリー106よりも小さい。 Micro batteries 138 are typically smaller than the microbattery 106 of FIG. マイクロバッテリー138はコンデンサー130に充電する局部エネルギーを提供し、このことが回路網1 Micro batteries 138 provide local energy for charging the capacitor 130, this is the network 1
36のスピードを増加させる。 Increase the 36 speed. コンデンサー130を電源に接近させて位置させることによって、即ち、マイクロバッテリー138に接近させて配置することによってコンデンサー130はより早く充電される。 By positioned to approximate the condenser 130 to the power supply, i.e., the capacitor 130 by arranged close to the micro battery 138 is charged more quickly. 何故ならばそれがコンデンサーを充電するのに要する時間はコンデンサーと電源の間の抵抗に関係しているからである。 Because time it takes to charge the capacitor is because is related to the resistance between the capacitor and the power supply. 更に、もしコンデンサー130が電源即ちマイクロバッテリー138に対しより接近して配置されれば抵抗器14 Furthermore, the resistor 14 if if the condenser 130 is disposed closer to relative power That microbattery 138
0の寸法は小さくされることが出来、それによって回路網136の全体のスピードを増加させる。 Size 0 is it is can be reduced, thereby increasing the overall speed of the network 136. 【0045】セル110、112、114、116及び118が一つの論理状態から別の論理状態に移るときに、一定の期間セル110、112、114、116及び118の1を超えるセルがオンにされる。 [0045] When the cells 110, 112, 114, 116 and 118 moves from one logic state to another logic state, the cell of more than one period of time the cells 110, 112, 114, 116 and 118 are turned on that. この期間の間に高電流が存在し、電圧スパイクを生じ、そしてその結果回路網136に対しノイズが導入される。 High current is present during this period results in a voltage spike and noise is introduced to the resulting circuitry 136. 図5に示される具体例は、各セル110、112、114、11 Embodiment shown in Figure 5, each cell 110,112,114,11
6及び118に接続されているマイクロバッテリー13 Microbattery 13 coupled to 6 and 118
8を使用することによってこのノイズを除去する。 To remove the noise through the use of 8. 高電流がその遷移状態に於て必要とされるとき、その電流の要求はマイクロバッテリー138によって満たされる。 When the high current is needed At a transient conditions, requirements of the current are satisfied by microbattery 138.
高電流とその結果の電圧スパイクは抜出される電流の量を制限する抵抗器140の使用によって電源132から隔離される。 Voltage spikes high current and the results are isolated from the power supply 132 by use of a resistor 140 to limit the amount of current drawn. 従って、図5の回路網136はスイッチングノイズを減少又は除去しながら増加されたスピードを与える。 Thus, the network 136 of FIG. 5 provides a speed which is increased with decrease or eliminate switching noise. 【0046】本発明の利点は、集積回路に対しマイクロバッテリーを加えることが大きな電圧スパイクを生じる高電流を発生する論理状態の間のスイッチングのときに起きるスイッチングノイズを有意義に減少させることである。 [0046] An advantage of the present invention is meaningfully reduce the switching noise that occurs when switching between logic states be added microbattery generates a high current results in large voltage spikes to the integrated circuit. マイクロバッテリーが電圧スパイクを消失させるのに必要とされる電流を供給する。 It supplies a current micro battery is needed to eliminate voltage spikes. 【0047】本発明の別の利点は、マイクロバッテリーが追加的なノイズを導入することなしに複数のメモリーセルを有している高速ランダムアクセスメモリー集積回路の動作を可能にすることである。 Another advantage of the [0047] present invention is to enable operation of the high-speed random access memory integrated circuit microbattery has a plurality of memory cells without introducing additional noise. 集積回路中に単独又は抵抗器と組み合わせて局部的に配置されたマイクロバッテリーを用いることによって素子はより早い速度で充電され、そして、高速のスイッチングを生じることが出来る。 Element by using a micro-battery, which is locally arranged, either alone or in combination with resistors in an integrated circuit is charged at a faster rate, and can produce a high-speed switching. 【0048】本発明の更に別の利点は、スイッチングノイズを減少する為にマイクロバッテリーを使用することによって集積回路上のより少ない面積を用いてマイクロバッテリーがより多くのエネルギーを貯蔵するので大切な集積回路上のスペースがこの解決方法によって使用されないで済むということである。 [0048] Yet another advantage of the present invention, an important integration because micro battery stores more energy with less area on the integrated circuit by using a micro-battery to reduce switching noise space on the circuit is that the need not be used by this solution. 【0049】本発明の更に別の利点は、コンデンサーの代わりにマイクロバッテリーを使用するということである。 [0049] Yet another advantage of the present invention is that of using micro-battery, instead of the condenser. マイクロバッテリーは典型的には長い期間に渡ってゆっくりと放出される比較的大量のエネルギーを貯蔵し、一方、コンデンサーは短いバーストで利用できる比較的多量のエネルギーを貯蔵するので従ってバッテリーはゆっくりと貯蔵された電流を放出できるということである。 Micro batteries typically stores a relatively large amount of energy is slowly over a long period release the other hand, since the capacitor will store a relatively large amount of energy available in short bursts Accordingly batteries slowly storage it is that currents can release. 【0050】前記のものは本発明の幾つかの具体例を説明し、図解し、そして記載する目的で提供されている。 [0050] describe some embodiments of the present invention the foregoing are provided in illustrated and described purpose.
これらの具体例に対する修正と適合化は当業者に明らかであり、例えばマイクロバッテリー及び/又は関連する抵抗器は電圧スパイクとその結果としての一時的なノイズを生じる高い電流要求を有している任意の半導体デバイス中のノイズを減少する為に使用することが出来る。 Corrections adapted to these examples will be apparent to those skilled in the art, any example microbattery and / or associated resistors having a temporary high current demand causing noise as a result the voltage spike it can be used to reduce the noise in the semiconductor device.
また、この文書中に記載された具体例は決して追加的な機能を提供するためそして新たな用途を提供する為に使用される為に本発明が容易に修正変更できることを当業者が認識するとおり以下の特許請求の範囲を決して制限するものではない。 Moreover, as those skilled in the art will recognize that the embodiments described in this document which is never present invention to be used to provide and new uses for providing additional functions can be easily corrected change not in any way limit the scope of the following claims.

【図面の簡単な説明】 【図1】図1は本発明の第一の態様に従う、集積回路中のスイッチングノイズを減少するためのインバーター、 BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is according to a first aspect of the present invention, an inverter for reducing the switching noise in integrated circuits,
マイクロバッテリー及び抵抗器を含んでいる集積回路の回路図である。 It is a circuit diagram of an integrated circuit that contains the micro battery and resistor. 【図2】図2は本発明の第二の態様に従う、ノイズを減少する為にバイポーラートランジスタとマイクロバッテリーとを含んでいる集積回路の回路図である。 Figure 2 is according to the second aspect of the present invention, it is a circuit diagram of an integrated circuit and a bipolar transistor and a microbattery to reduce noise. 【図3】図3は本発明の第三の態様に従う、スイッチングノイズを減少する為に二つのクロスカップルドスリーエミッタートランジスタ、マイクロバッテリー及び抵抗器を含んでいるバイポーラーRAMストレジセルの回路図である。 Figure 3 according to a third aspect of the present invention, two cross-coupled three-emitter transistor in order to reduce switching noise, is a circuit diagram of a bipolar RAM Sutorejiseru containing the micro-battery and resistor . 【図4】図4は本発明の第四の態様に従う、スイッチングノイズを減少する為に複数のセルとマイクロバッテリーと抵抗器を有しているランダムアクセスメモリー回路網の回路図である。 Figure 4 according to a fourth aspect of the present invention, is a circuit diagram of a random access memory circuitry having a resistor plurality of cells and the micro battery to reduce switching noise. 【図5】図5は本発明の第五の態様に従う、スイッチングノイズを減少する為に回路網の各セルと関連するマイクロバッテリーと抵抗器とを有している複数のセルを有しているランダムアクセスメモリー回路網の回路図である。 Figure 5 according to the fifth aspect of the present invention, has a plurality of cells and a micro battery resistors associated with each cell of the network in order to reduce switching noise it is a circuit diagram of a random access memory circuitry.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロニー ジー ジョンソン アメリカ合衆国 30309 ジョージア州 アトランタ ザプラド 201 Fターム(参考) 5B015 HH01 HH03 JJ12 KA13 QQ00 QQ05 QQ10 5F038 BB04 BH02 BH03 BH19 DF05 DF12 EZ20 ────────────────────────────────────────────────── ─── front page of the continuation (72) inventor Lonnie G. Johnson, United States 30309 Atlanta, Georgia Zapurado 201 F-term (reference) 5B015 HH01 HH03 JJ12 KA13 QQ00 QQ05 QQ10 5F038 BB04 BH02 BH03 BH19 DF05 DF12 EZ20

Claims (1)

  1. 【特許請求の範囲】 【請求項1】第一の論理状態の第一のトランジスタ回路網、 第二の論理状態の第二のトランジスタ回路網、及び該第一のトランジスタ回路網と該第二のトランジスタ回路網の両方に接続されたマイクロバッテリーを含んでいるミクストモード集積回路中のノイズを減少するための装置であって、 該第一及び該第二のトランジスタの論理状態の遷移の間、及び該第一の及び該第二のトランジスタ回路網の両方がある期間オンになって電流のサージが起きて電圧のスパイクを生じる間には、電流の要求がマイクロバッテリーによって満たされ、マイクロバッテリーがミクストモード集積回路全体に渡る電圧スパイクを除去するように徐々に再充填されることを特徴とする、ミクストモード集積回路中のノイズを減少するため Claims 1. A first transistor network of the first logic state, the second transistor circuitry of the second logic state, and said first transistor circuitry and said second an apparatus for reducing noise in mixed-mode integrated circuit that contains the micro battery that is connected to both the transistor circuit network, during the transition of the logic state of said first and said second transistor and, between cause spikes said first and voltages occurring surge currents turned period on with both said second transistor circuitry, request current is met by microbattery, microbattery is mixed characterized in that it is refilled gradually to remove voltage spikes across the entire mode integrated circuit, to reduce the noise in the mixed-mode integrated circuit 装置。 Apparatus. 【請求項2】更に第一のトランジスタ回路網に接続されている第一のゲート回路網、 更に第二のトランジスタ回路網に接続されている第二のゲート回路網、及び読み込み及び書き込み操作を達成するために該第一及び該第二のゲート回路網に接続されそれによって第一及び第二のトランジスタ回路網の論理状態の遷移を可能にするアドレス線路を含んでいる請求項1に記載の装置。 2. A further first gate circuitry connected to the first transistor circuitry further second gate circuitry connected to the second transistor circuitry and achieve read and write operations apparatus according to claim 1 that contains the address lines to allow the transition of the logic state of the first and second transistor circuitry thereby being connected to said first and said second gate circuitry to . 【請求項3】一端が該マイクロバッテリーに接続され他端が電圧供給源に接続されている抵抗器であって、電圧スパイクから電源を隔離しそして引き出される電流の量を制限するようにした抵抗器を更に含んでいる請求項2 Wherein one end of a resistor the other end is connected to the micro-battery is connected to a voltage supply and to limit the amount of current to and withdrawn isolate the power supply from voltage spikes resistance claim, further comprising a vessel 2
    に記載の装置。 The apparatus according to. 【請求項4】第一及び第二のトランジスタ回路網がモスフェット(MOSFET)ランダムアクセスメモリーセルからなる請求項1に記載の装置。 4. A device according to claim 1 the first and the second transistor circuitry consists Mosufetto (MOSFET) random access memory cell. 【請求項5】更に該マイクロバッテリーが薄いフィルムバッテリーからなる請求項2に記載の装置。 5. The further apparatus of claim 2, wherein the micro-battery is a thin-film battery. 【請求項6】該薄いフィルムバッテリーが更にアルミニウムカソードコレクター、コバルト皮膜を有している該アルミニウムカソードコレクター上に付着された結晶化されたリチウム割り込み化合物のカソード、アノード、 The cathode of claim 6] The thin-film battery further aluminum cathode collector, crystallized lithium interrupt compound is deposited on the aluminum cathode collector having a cobalt film, anode,
    該リチウム割り込み化合物カソードとアノードとの間に配置された電解質、及び該アノードに接続されたアノードコレクターを含んでいる請求項5に記載の装置。 The lithium interrupt compound cathode and electrolyte disposed between the anode and the apparatus of claim 5 comprising an anode collector which is connected to the anode. 【請求項7】該薄いフィルムバッテリーが更に、リチウムを基盤にしたカソード、電解質、及びリチウムと合金可能な金属アノード電流コレクターを有しているバッテリーセルサブ構造を含んでいる請求項5に記載の装置。 7. The thin-film battery further cathode and lithium foundation of claim 5 containing an electrolyte, and a battery cell substructures having an alloy with lithium metal capable anode current collector apparatus. 【請求項8】第一のトランジスタ群が第一の論理状態そして第二のトランジスタ群が第二の論理状態の静的状態で、少なくとも二つのトランジスタ群を含んでいるクロスカップルドフリップフロップ回路を含む、同じ基板上にアナログ及びデジタル素子を有している半導体集積回路のスイッチングノイズを減少させる方法に於て、 ゲートデバイスをオンにし、集積回路のセルが読み込み出来るように1ビット線路に対し電圧を流すクロックパルスで、トランジスタ群の各々に接続されているアドレス線路にパルスを送り、 一端で該トランジスタ群に接続されているマイクロバッテリーを充電し、 該アドレス線路にパルスを送り第二のトランジスタ群と関連する該1ビット線路を接地させることによって、該第一のトランジスタ群を該第一の 8. In the first transistor group and the first logic state the second transistor group is the static state of the second logic state, the cross-coupled flip-flop circuit includes at least two transistors including, on the same substrate at a method for reducing the switching noise of a semiconductor integrated circuit having analog and digital devices, to turn on the gate device, the voltage to 1 bit line so that the cell can be read in the integrated circuit clock pulse to flow, sends a pulse to the address lines connected to each of the transistor groups, charges the microbattery connected to said transistor group at one end and a second transistor group sends a pulse to the address lines and by grounding the associated said bit line, said first group of transistors of said first 理状態から該第二の論理状態に遷移させ、0ビット線路を低ロジック状態から接地状態に遷移させることを生じそれによって該第二のトランジスタ群をオンにし、そして該第一のトランジスタ群を接地に引き込むことによって該第一のトランジスタ群をオフにし、 該第一のトランジスタ群及び該第二のトランジスタ群の両方がオンになっていて高電流が存在し電圧スパイクが生じる期間の間は、該充電されたマイクロバッテリーから電流をとり出し、そして一端が該バッテリーの末端にそして他端が電圧源に接続されている抵抗器を使用することによって電流の流れを制限することからなる方法。 To transition from physical state of the logic state of the second, 0 bit lines from a low logic state occurs that causes a transition to the ground state thereby to turn on said second transistor group and a ground said first group of transistors off said first transistor group by pulling, during a period in which high current both of the first transistor group and said second group of transistors are turned on is present and the voltage spike occurs, the taken out current from charged micro-batteries, and a method one end which consists of limiting the flow of current by using a resistor and the other end to a terminal of the battery is connected to a voltage source. 【請求項9】ミクストモード集積回路中のノイズを減少させる装置であって、 第一の論理状態にある第一のトランジスタ回路網、 第二の論理状態にある第二のトランジスタ回路網、 該第一のトランジスタ回路網及び該第二のトランジスタ回路網の両方に接続された薄いフィルムバッテリー、 該第一のトランジスタ回路網に接続された第一のゲート回路網、 該第二のトランジスタ回路網に接続された第二のゲート回路網、 読み込み及び書き込み動作を活動させるために該第一及び第二のゲート回路網に接続され、それによって該第一のトランジスタ回路網及び該第二のトランジスタ回路網の論理状態の遷移を可能にするアドレス線路、及び一端が薄いフィルムのバッテリーにそして他端が電圧源に接続されており、該電圧源を隔離しそして 9. An apparatus for reducing the noise in mixed-mode integrated circuit, the first transistor circuitry in a first logic state, the second transistor circuitry in a second logic state, said connected first transistor circuitry and said second transistor circuitry connected thin-film battery both of, the first gate circuit network connected to said first transistor circuitry to said second transistor circuitry second gate circuitry is connected in order to work the read and write operations to said first and second gate circuitry, whereby said first transistor circuitry and said second transistor circuitry address lines to allow for transition logic state, and one end is connected to and the other end a voltage source battery of a thin film to isolate the voltage source and いフィルムのバッテリーからとり出される電流を制限する抵抗器、を含んでおり、該第一及び該第二のトランジスタによる論理状態が遷移して第一及び第二のトランジスタ回路網の両方がオンにされる間に電流がサージし電圧のスパイクを生じる間に於いては、電流需要が、徐々に充電される該薄いフィルムバッテリーによって満たされ、該ミクストモード集積回路にわたって生じる電圧スパイクを除去することを特徴とする装置。 Resistor to limit the current Desa taken from battery have films, comprise and, both of the first and second transistor circuitry logic state according to said first and said second transistor is a transition is on the is in while the current results in a spike surge and voltage during the current demand is gradually filled with the thin-film battery is charged, the removal of the voltage spikes that occur over the mixed-mode integrated circuit device according to claim. 【請求項10】該薄いフィルムバッテリーが、更にアルミニウムカソードコレクター、コバルト皮膜を有している該アルミニウムカソードコレクター上に付着された結晶化リチウム割り込み化合物のカソード、アノード、該リチウム割り込み化合物のカソードとアノードとの間に配置された電解質、及びアノードに接続されたアノードコレクターを含んでいる請求項9に記載の装置。 10. The thin film battery, further aluminum cathode cathode collector, crystallization lithium interrupt compounds deposited on the aluminum cathode collector having a cobalt film, anode, cathode and the anode of the lithium interrupt compound the apparatus of claim 9 comprising arranged electrolyte, and the anode connected collector to the anode between. 【請求項11】該薄いフィルムバッテリーが、リチウムを基盤にしたカソード、電解質、及びリチウムと合金可能な金属アノード電流コレクターを有しているバッテリーセルサブ構造を更に含んでいる請求項9に記載の装置。 11. The thin film battery, the cathode in which the lithium based electrolyte, and according to claim 9, which further comprises a battery cell substructures having an alloy with lithium metal capable anode current collector apparatus. 【請求項12】第一のバイポーラートランジスタ、 該第一のバイポーラートランジスタに接続された第二のバイポーラートランジスタ、及び各バイポーラートランジスタと関連するマイクロバッテリーが充電されているか充電されていないかに基づいて、第一のバイポーラートランジスタ又は第二のバイポーラートランジスタが作動しているかどうかを決定するための該第一のバイポーラートランジスタ及び該第二のバイポーラートランジスタに接続されているマイクロバッテリー、からなるメモリーセル。 12. A first bipolar transistor, a second bipolar transistor being connected to said first bipolar transistor, and in that each bipolar transistor and associated micro-battery is not charged or is charged based on, the first bipolar transistor or the second bipolar transistor micro battery is connected to said first bipolar transistor and said second bipolar transistor to determine whether the operation, memory cell comprising. 【請求項13】ミクストモード回路中のノイズを減少するための、少なくとも一つのバイポーラーランダムアクセスメモリー(RAM)ストレジセルを含んでいる集積回路であって、 読み込み又は書き込み論理値を感知する1個のエミッターを有しており、トランスミッターの一つは第一の論理状態でありトランスミッターの別のものは第二の論理状態にある、少なくとも2つのクロスカップルドスリーエミッタートランジスタ(cross-coupled three emitter t Of 13. To reduce the noise in mixed mode circuit, at least one of a bipolar random access memory integrated circuit including (RAM) Sutorejiseru, the one for sensing a read or write logic value has an emitter, one transmitter is a first logic state transmitter another of in a second logic state, at least two cross-coupled three-emitter transistors (cross-coupled three emitter t
    ransistor)、 個々のセルを選択するために各トランジスタの残りの二つのエミッターに接続されているアドレス線路、 現在の論理状態から別の論理状態への各トランジスタの遷移を活性化(activate)するための電圧源、 電流のサージを吸収し徐々に再充電するために該トランスミッター及び電圧源の間に接続されたマイクロバッテリー、及び電流のサージをトランジスタから隔離するための該電圧源と該マイクロバッテリーに接続されている抵抗器、を含んでいる集積回路。 Ransistor), remaining address lines are connected to the two emitters of each transistor in order to select individual cells, activate the transition of each transistor from the current logic state to another logic state (The activate) to order voltage source, connected microbattery between said transmitter and a voltage source for recharging gradually absorb the surge current, and a surge of current to the voltage source and the microbattery to isolate the transistor integrated circuit including a resistor, which are connected. 【請求項14】更に、該マイクロバッテリーが薄いフィルムバッテリーからなっている請求項13に記載の集積回路。 14. Furthermore, the integrated circuit of claim 13, wherein the micro-battery is made from a thin-film battery. 【請求項15】該マイクロバッテリーがリチウムを基盤にしたカソード、電解質、及びリチウムと合金可能な金属アノード電流コレクターを有しているバッテリーセルサブ構造を含んでいる請求項13に記載の集積回路。 15. The cathode of the microbattery has the foundation lithium, electrolytes, and the integrated circuit of claim 13 comprising a battery cell substructures having an alloy with lithium metal capable anode current collector. 【請求項16】更に該薄いフィルムバッテリーが、カソードコレクター、該カソードコレクター上に付着された結晶化されたリチウム割り込み化合物のカソード、アノード、該リチウム割り込み化合物のカソードと該アノードとの間に配置された電解質、及び該アノードに接続されたアノードコレクターを含んでいる請求項14に記載の集積回路。 16. Further the thin film battery, the cathode collector, the cathode of the cathode deposited on the collector has been crystallized lithium interrupt compound, an anode, it is disposed between the cathode and the anode of the lithium interrupt compound electrolytes, and the integrated circuit of claim 14 comprising an anode collector which is connected to the anode was. 【請求項17】第一の論理状態にあって、第一のノードに対し接続された第一のインバーター、 第二の論理状態にあって、第二のノードにコンバートされ該第一のインバーターにクロス接続されている、第二のインバーター、 第一の末端に於て該第一のインバーターと第二のインバーターの間に接続され電源電圧に充電するようにされているマイクロバッテリー、 一端がマイクロバッテリーの第二の末端に接続され、他端が電圧源に接続されている抵抗器、 該第一のインバーター及び該第二のインバーターに接続されているゲート回路網、 ゲートデバイスを活動(activate)させるためのクロックパルスを受けるために各ゲート回路網に接続されたアドレス線路、及びゲートデバイスが活動させられたときにゲートデバイスから電流を受ける 17. In the first logic state, the first inverter connected to the first node, in the second logic state, the second node is converted to an inverter of said first are cross-connected, a second inverter, the first end at a and said first inverter second connected microbattery being adapted to charge the power supply voltage between the inverter, one end of the microbattery is connected to a second end of the causes resistor the other end is connected to a voltage source, a gate network connected to said first inverter and said second inverter, activity gating device (the activate) It receives current from the gate device when connected to address lines to each gate circuitry and the gate device is brought into action in order to receive a clock pulse for 、各ゲートデバイスに接続されているビット線路であって、該ビット線路の一つは第一のインバーターと関連する1ビット線路としての役割を果たしそして別のビット線路は第二のインバーターと関連する0ビット線路としての役割を果たす該ビット線路、を含むフリップフロップ回路であって、 高い電流の要求を伴って、第一のインバーターが第二の論理状態に遷移しそして第二のインバーターが第一の論理状態に遷移するものとして、該第一及び第二のインバーターの論理状態を変更するために各アドレス線路にパルスを送ったときに、該マイクロバッテリーが遷移期間に要求されるその電流を供給し、該抵抗器がとり出される電流の量を制限するフリップフロップ回路。 , A bit line connected to the gate device, one of said bit lines is role played and another bit line of the bit line associated with the first inverter associated with the second inverter 0 serves the bit lines as bit lines, a flip-flop circuit including, with a request for high current, the first inverter transitions to the second logic state and the second inverter is first as a transition of the logic state, when sending a pulse to each address line in order to change the logic state of said first and second inverters, supplies the current to which the micro-battery is required for the transition period and, a flip-flop circuit to limit the amount of current the resistor is Desa taken. 【請求項18】該マイクロバッテリーが、リチウムを基盤にしたカソード、電解質、及びリチウムと合金可能な金属アノード電流コレクターを有しているバッテリーセルサブ構造を更に含んでいる請求項17に記載の回路。 18. The micro-battery, the cathode was a lithium base, electrolyte, and circuit of claim 17, further comprising a battery cell substructures having an alloy with lithium metal capable anode current collector . 【請求項19】少なくとも一つの論理状態を有している少なくとも一つのインバーターを含んでいるミクストモード集積回路中のノイズを減少するための装置であって、 論理状態が遷移する間にサージする、該インバーターから発せられる電流の供給源、 該インバーターに接続されそして該電流の供給源を吸収するようにしたマイクロバッテリー、及び該マイクロバッテリーと電源に接続され、該マイクロバッテリーからとり出される電流を制限する抵抗器、を含んでいる装置。 19. An apparatus for reducing noise in mixed-mode integrated circuit that includes at least one inverter has at least one logic state, a surge while the logic state transitions, the source of the current emanating from the inverter, microbattery and to absorb the source of which is connected to said inverter and said current, and is connected to the micro-battery and power, limit the current Desa taken from the microbattery resistor to a comprise that device. 【請求項20】第一の論理状態から第二の論理状態に遷移するようにされたインバーターを有している複数のメモリーセルを有しているランダムアクセスメモリー回路網であって、 各々のセルに接続されたコンデンサー、及び該セルと電圧源の間に接続されるマイクロバッテリーと抵抗器とを含む回路、を含んでおり、一つの論理状態から別の論理状態に遷移する期間の間に、1個を超えるインバーターがオンにされて高電流と、電位の結果としての電圧スパイクとを生じるときに、該マイクロバッテリーが該コンデンサーを充電しそれによって該コンデンサーが充電されて該遷移期間の間に起こる電流のサージを吸収可能であるランダムアクセスメモリー回路網。 20. A random access memory circuitry having a plurality of memory cells having an inverter which is adapted to transition from a first logic state to a second logic state, each cell a capacitor connected to the, and a circuit including a micro battery resistor connected between the cell and the voltage source includes a, during the period of transition from one logic state to another logic state, a high current inverter more than one a is turned on, when causing a voltage spike as a result of the potential, the micro battery charges the capacitor thereby been charged the capacitor during the transition period random access memory circuit network is capable of absorbing the surge of current that occurs. 【請求項21】該コンデンサーが125ピコファラッドの容量を有している請求項20に記載の回路網。 21. The circuitry defined in claim 20 in which said capacitor has a capacitance of 125 picofarads. 【請求項22】更に該マイクロバッテリーが薄いフィルムバッテリーからなっている請求項20に記載の回路網。 22. A further circuitry of claim 20 wherein the micro-battery is made from a thin-film battery. 【請求項23】更に該マイクロバッテリーがリチウムを基盤にしたカソード、電解質、及びリチウムと合金可能な金属アノード電流コレクターを有しているバッテリーセルサブ構造を更に含んでいる請求項20に記載の回路網。 Cathode 23. Further the microbattery has the foundation lithium, electrolyte, and circuits described in metals capable of forming alloys with lithium anode current claim 20 which the in which the battery cell substructures have collector further comprises network. 【請求項24】一つの論理状態から別の論理状態に遷移する期間に、1個を超えるインバーターがオンにされて高電流と電位の結果としての電圧スパイクとを生じる間に、各コンデンサーが各セルと関連しているマイクロバッテリーから充電を受け、そして高電流を消失させ、それによって回路網のスピードを増加させスイッチングノイズを減少させるように、該マイクロバッテリーと抵抗器が各セルに接続されている請求項20に記載の回路網。 To 24. During the period of transition from one logic state to another logic state, while the inverter more than one results in a voltage spike as a result of high current and potential are turned on, the condenser each receiving a charge from microbattery associated with the cell, and a high current is lost, thereby to reduce the switching noise increases the speed of the network, the micro-battery and resistor are connected to each cell the circuitry defined in claim 20 which are. 【請求項25】半導体チップ上に少なくとも二つの機能的な回路ブロックを集積させることによって形成された半導体集積回路であって、 第一の電源を半導体チップに供給するための電源線路、 層と層の間の絶縁フィルム上に形成された2つの導電性層の間に導イオン性材料が含められており、該電源線路に接続されている容量性(capacitive)デバイス、及び抵抗値の時間定数に該容量性デバイスの容量値を掛けたものが、該容量性デバイスから放電される電荷の量が再充電及び回復出来る範囲のものであるように選択された抵抗値を有しており、該電源線路に接続されている抵抗性のデバイス、を含んでいる半導体集積回路。 25. A semiconductor integrated circuit formed by integrating at least two functional circuit blocks on the semiconductor chip, the power supply line for supplying a first power source to the semiconductor chip, a layer and a layer electrically ionic materials have been included between the two electrically conductive layer formed on an insulating film between the capacitive connected to the power supply line (-capacitive) devices, and the time constant of the resistance multiplied by the capacitance value of the capacitive device has a selected resistance value to be in a range in which the amount of charge discharged from said capacitive device can be recharged and recovery, power supply the semiconductor integrated circuit including a device, the resistance is connected to the line. 【請求項26】該選択された抵抗値を有している抵抗性のデバイスが、 該電源の供給点から容量性(capacitive)デバイスに接続している線路への配線抵抗器、 導電性の不純物の濃度を選択することによって調節された抵抗値を有している主としてシリコンで作られた導電性材料の抵抗器、及び電源線路の配線抵抗よりも高い配線抵抗を有している電源を包含しているのと同じ材料で作られた抵抗器からなる群から選択される請求項25に記載の回路。 26. The selected device resistance having a resistance value, capacitance from the supply point of the power supply (-capacitive) wiring resistors to line connected to the device, conductive impurities resistor conductive material primarily made of silicon having an adjusted resistance value by selecting the concentration, and includes a power source having a high wiring resistance than the wiring resistance of the power supply line the circuit of claim 25 which is selected from the group consisting of made a resistor of the same material as in're. 【請求項27】幾つかの抵抗性デバイスが容量性デバイスのそれぞれに対する一つの抵抗性デバイス、 少なくとも二つの容量性デバイスに対する一つの抵抗性デバイス、 全ての容量性デバイスに対する一つの抵抗性デバイスからなる群から選択される請求項26に記載の回路。 27. One resistive device for each several resistive device is a capacitive device, comprising at least one resistive device for two capacitive devices, from one resistive device for all of the capacitive devices the circuit of claim 26 which is selected from the group. 【請求項28】容量性デバイスの二つの導電性の層の一つがカソード材料であり、二つの導電性の層の別の層がアノード材料であり、それによってカソード材料、導イオン性材料、及びアノード材料が、エネルギーストレジセルをなしている請求項27に記載の回路。 28. One of the two conductive layers of the capacitive device is a cathode material, a further layer is the anode material of the two conductive layers, whereby the cathode material, conductive ionic material and, anode material the circuit of claim 27 which forms an energy strike register cell.
JP2002121822A 2002-04-24 2002-04-24 Device and method for reducing noise of mixed mode integrated circuit Pending JP2003317484A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002121822A JP2003317484A (en) 2002-04-24 2002-04-24 Device and method for reducing noise of mixed mode integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002121822A JP2003317484A (en) 2002-04-24 2002-04-24 Device and method for reducing noise of mixed mode integrated circuit

Publications (1)

Publication Number Publication Date
JP2003317484A true true JP2003317484A (en) 2003-11-07

Family

ID=29537608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002121822A Pending JP2003317484A (en) 2002-04-24 2002-04-24 Device and method for reducing noise of mixed mode integrated circuit

Country Status (1)

Country Link
JP (1) JP2003317484A (en)

Similar Documents

Publication Publication Date Title
US5781062A (en) Semiconductor integrated circuit
US6518825B2 (en) Semiconductor integrated circuit device
US6424585B1 (en) Semiconductor memory device with a voltage down converter stably generating an internal down-converted voltage
US6414881B1 (en) Semiconductor device capable of generating internal voltage effectively
US6798688B2 (en) Storage array such as a SRAM with reduced power requirements
US20030080780A1 (en) Output circuit
US6847244B2 (en) Variable duty cycle clock generation circuits and methods and systems using the same
US20040051574A1 (en) Retention register with normal functionality independent of retention power supply
US7215188B2 (en) Integrated circuit having a low power mode and method therefor
US7302598B2 (en) Apparatus to reduce the internal frequency of an integrated circuit by detecting a drop in the voltage and frequency
US20050218943A1 (en) State retention within a data processing system
US6545525B2 (en) Semiconductor device including interface circuit, logic circuit, and static memory array having transistors of various threshold voltages and being supplied with various supply voltages
US7521978B2 (en) Clock driver
US5828231A (en) High voltage tolerant input/output circuit
US20020140494A1 (en) On-chip power supply boost for voltage droop reduction
US20070063763A1 (en) Source transistor configurations and control methods
US6586982B2 (en) Semiconductor circuit having a combination circuit being switched between an active and inactive state
US6166991A (en) Circuit, architecture and method for reducing power consumption in a synchronous integrated circuit
US7471580B2 (en) Flip-flop with additional state storage in the event of turn-off
US6154078A (en) Semiconductor buffer circuit with a transition delay circuit
US7791406B1 (en) Low leakage power management
US20040051555A1 (en) Apparatus and method for power efficient line driver
JPH11112297A (en) Latch circuit and semiconductor integrated circuit having the same
US6414363B1 (en) Semiconductor device with power cutting transistors
US6075741A (en) Multiple staged power up of integrated circuit

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080310

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080610

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080708